KR20160101316A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20160101316A
KR20160101316A KR1020150023585A KR20150023585A KR20160101316A KR 20160101316 A KR20160101316 A KR 20160101316A KR 1020150023585 A KR1020150023585 A KR 1020150023585A KR 20150023585 A KR20150023585 A KR 20150023585A KR 20160101316 A KR20160101316 A KR 20160101316A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
disposed
capacitor
liquid crystal
Prior art date
Application number
KR1020150023585A
Other languages
English (en)
Other versions
KR102315811B1 (ko
Inventor
김훈
신기철
한민주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150023585A priority Critical patent/KR102315811B1/ko
Priority to US14/960,929 priority patent/US10185180B2/en
Priority to CN201511001158.1A priority patent/CN105892179B/zh
Publication of KR20160101316A publication Critical patent/KR20160101316A/ko
Application granted granted Critical
Publication of KR102315811B1 publication Critical patent/KR102315811B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133621—Illuminating devices providing coloured light
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Abstract

표시 장치는 복수의 화소들을 포함하고, 상기 각각의 화소는, 서로 절연되어 교차하는 게이트 라인 및 데이터 라인에 연결된 트랜지스터 및 상기 트랜지스터에 연결된 제1 액정 커패시터를 포함하는 제1 서브 화소 및 상기 제1 액정 커패시터에 연결된 제1 커패시터, 상기 제1 커패시터에 연결된 제2 액정 커패시터, 상기 제1 커패시터에 연결된 저항, 및 상기 저항에 연결된 제2 커패시터를 포함한다.

Description

표시 장치{DISPLAY APPARATUS}
본 발명은 표시 장치에 관한 것으로, 더욱 상세하게는 개구율을 증가시켜 광 투과율을 향상시킬 수 있는 표시 장치에 관한 것이다.
최근 액정표시장치, 전기습윤 표시장치, 전기영동 표시장치, 및 유기전계발광 표시장치 등 다양한 표시장치가 개발되고 있다. 일반적으로 표시 장치는 영상을 표시하기 위한 복수의 화소들을 포함한다. 화소들은 게이트 신호들에 응답하여 데이터 신호들을 제공받고, 데이터 신호들에 대응하는 계조들을 표시한다.
표시 장치들 중 액정표시장치는 다른 표시장치에 비해 낮은 시야각 성능을 갖는다. 측면 시인성이 정면 시인성에 가까워져야 시야각 성능이 개선될 수 있다. 시야각 문제를 개선하기 위해 피브이에이(Patterned Vertical Alignment: PVA) 모드, 엠브이에이(Multi-domain Vertical Alignment: MVA) 모드 및 에스-피브이에이(Super-Patterned Vertical Alignment: S-PVA) 모드 등의 구동 방식이 개발되었다.
이 중 S-PVA 모드 표시 장치의 화소들은 각각 두 개의 서브 화소들을 포함한다. 두 개의 서브 화소들에 서로 다른 데이터 전압들이 인가된다. 두 개의 서브 화소들에 서로 다른 화소 전압이 충전됨으로써 두 개의 서브 화소들은 서로 다른 휘도 값을 갖는다.
표시 장치를 바라보는 사람의 눈은 두 개의 데이터 전압들의 중간값을 인식한다. 따라서, 중간 계조 이하에서 감마커브의 왜곡에 의해 발생되는 측면 시야각의 저하가 방지될 수 있다. 즉, 두 개의 서브 화소들이 서로 다른 화소 전압을 갖도록 충전됨으로써, 표시 장치의 측면 시인성이 개선될 수 있다.
본 발명의 목적은, 개구율을 증가시켜 광 투과율을 향상시킬 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는 복수의 화소들을 포함하고, 상기 각각의 화소는, 서로 절연되어 교차하는 게이트 라인 및 데이터 라인에 연결된 트랜지스터 및 상기 트랜지스터에 연결된 제1 액정 커패시터를 포함하는 제1 서브 화소 및 상기 제1 액정 커패시터에 연결된 제1 커패시터, 상기 제1 커패시터에 연결된 제2 액정 커패시터, 상기 제1 커패시터에 연결된 저항, 및 상기 저항에 연결된 제2 커패시터를 포함한다.
상기 트랜지스터는, 상기 게이트 라인에 연결된 게이트 전극, 상기 데이터 라인에 연결된 소스 전극, 및 상기 제1 액정 커패시터에 연결된 드레인 전극을 포함한다.
상기 제1 액정 커패시터는, 상기 드레인 전극에 연결된 제1 화소 전극, 상기 제1 화소 전극과 마주보도록 배치된 공통 전극, 및 상기 제1 화소 전극과 상기 공통 전극 사이에 배치된 액정층을 포함한다.
상기 제1 커패시터는, 상기 제1 화소 전극에 연결된 제1 전극 및 상기 제1 전극과 절연되어 상기 제1 전극과 오버랩되도록 배치된 제2 전극을 포함한다.
상기 제1 전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제2 전극은 상기 소스 및 드레인 전극들과 동일층에 배치된다.
상기 제2 액정 커패시터는, 상기 제2 전극에 연결된 제2 화소 전극, 상기 제2 화소 전극과 마주보도록 배치되는 상기 공통 전극, 및 상기 제2 화소 전극과 상기 공통 전극 사이에 배치된 상기 액정층을 포함한다.
상기 화소의 평면상의 영역은, 상기 제1 화소 전극이 배치된 제1 화소 영역, 상기 제2 화소 전극이 배치된 제2 화소 영역, 및 상기 제1 화소 영역 주변 및 상기 제2 화소 영역 주변의 비화소 영역을 포함하고, 상기 트랜지스터, 상기 제1 및 제2 커패시터들, 및 상기 저항은 상기 제1 화소 영역 및 상기 제2 화소 영역 사이의 비화소 영역에 배치된다.
상기 제2 커패시터는 서로 절연되어 오버랩되도록 배치된 제3 전극 및 제4 전극을 포함하고, 상기 제3 전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제4 전극은 상기 소스 및 드레인 전극들과 동일층 배치된다.
상기 게이트 라인과 동일층에 배치되어 상기 게이트 라인과 평행하게 연장된 스토리지 라인을 더 포함하고, 상기 제3 전극은 상기 스토리지 라인으로부터 분기되어 형성된다.
상기 게이트 전극, 상기 제1 전극, 및 상기 제3 전극이 배치된 제1 베이스 기판, 상기 게이트 전극, 상기 제1 전극, 및 상기 제3 전극을 덮도록 상기 제1 베이스 기판 상에 배치된 제1 절연막, 상기 게이트 전극을 덮고 있는 제1 절연막 상에 배치된 제1 반도체 층, 상기 제1 및 제3 전극들 사이의 제1 절연막 및 상기 제1 및 제3 전극들을 덮고 있는 제1 절연막 상에 배치된 제2 반도체 층, 상기 트랜지스터, 상기 제1 및 제2 커패시터들, 및 상기 제2 반도체층을 덮도록 상기 제1 절연막 상에 배치된 제2 절연막, 및 열 방향으로 연장되어 열 방향으로 배열된 화소들과 오버랩되도록 배치되는 컬러 필터를 더 포함하고, 상기 제1 커패시터와 상기 제2 커패시터 사이의 제1 절연막 상에 배치된 제2 반도체 층은 상기 저항을 형성한다.
상기 소스 및 드레인 전극들은 상기 제1 반도체 층 상에 서로 이격되어 배치되고, 상기 제2 전극 및 상기 제4 전극은 상기 제2 반도체 층 상에 배치되고, 상기 제1 및 제2 화소 전극들은 상기 컬러 필터 상에 배치된다.
상기 컬러 필터, 상기 제2 절연막을 관통하여 상기 드레인 전극의 소정의 영역을 노출시키는 제1 컨택홀 및 상기 컬러 필터 및 상기 제1 및 제2 절연막들을 관통하여 상기 제1 전극의 소정의 영역을 노출시키는 제2 컨택홀을 더 포함한다.
상기 드레인 전극은 연장되어 상기 제1 컨택홀을 통해 상기 제1 화소 전극으로부터 분기된 연결 전극에 전기적으로 연결되고, 상기 제1 전극은 연장되어 상기 제2 컨택홀을 통해 상기 제1 화소 전극으로부터 분기된 연결 전극에 전기적으로 연결된다.
상기 컬러 필터 및 상기 제2 절연막을 관통하여 상기 제2 전극의 소정의 영역을 노출시키는 제3 컨택홀을 더 포함하고, 상기 제2 전극은 제2 화소 전극의 중심부까지 연장되어 상기 제3 컨택홀을 통해 상기 제2 화소 전극의 중심부에 전기적으로 연결된다.
상기 제1 커패시터는 상기 제2 커패시터보다 큰 면적을 갖는다.
본 발명의 표시 장치는 개구율을 증가시켜 광 투과율을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 화소의 레이 아웃이다.
도 3은 도 2에 도시된 I-I' 선의 단면도이다.
도 4는 도 2에 도시된 Ⅱ-Ⅱ' 선의 단면도이다.
도 5는 도 2에 도시된 Ⅲ-Ⅲ' 선의 단면도이다.
도 6은 도 1에 도시된 화소의 등가 회로이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제 1, 제 2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 소자, 제 1 구성요소 또는 제 1 섹션은 본 발명의 기술적 사상 내에서 제 2 소자, 제 2 구성요소 또는 제 2 섹션일 수도 있음은 물론이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 본 발명의 표시 장치(500)는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(300), 및 인쇄 회로 기판(400)을 포함한다. 표시 패널(100)은 서로 마주보는 제1 기판 및 제2 기판 사이에 배치된 액정층을 포함하는 액정 표시 패널일 수 있다.
표시 패널(100)은 복수의 게이트 라인들(GL1~GLm), 복수의 데이터 라인들(DL1~DLn), 및 복수의 화소들(PX11~PXmn)을 포함한다. m 및 n은 0보다 큰 정수이다. 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)은 서로 절연되어 교차하도록 배치된다.
게이트 라인들(GL1~GLm)은 제1 방향(DR1)으로 연장되어 게이트 구동부(200)에 연결된다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되어 데이터 구동부(300)에 연결된다. 제1 방향(DR1)은 행 방향일 수 있고, 제2 방향(DR2)은 열 방향일 수 있다.
표시 패널(100)의 평면상의 영역은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA)을 둘러싸도록 배치되어 영상을 표시하지 않는 비표시 영역(NDA)을 포함한다.
화소들(PX11~PXmn)은 매트릭스 형태로 배열되어 표시 영역(DA)에 배치된다. 예를 들어, 화소들(PX11~PXmn)은 서로 교차하는 게이트 라인들(GL1~GLm) 및 데이터 라인들(DL1~DLn)에 의해 구획된 영역들에 배치된다. 따라서, 화소들(PX11~PXmn)은 m개의 행들 및 n개의 열들로 배열될 수 있다.
화소들(PX11~PXmn)은 각각 게이트 라인들(GL1~GLm) 중 대응하는 게이트 라인 및 데이터 라인들(DL1~DLn) 중 대응하는 데이터 라인에 연결된다. 각 화소(PX11~PXmn)는 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루, 및 화이트 색을 포함할 수 있다. 그러나, 이에 한정되지 않고, 주요색은 옐로우, 시안, 및 마젠타 등 다양한 색을 더 포함할 수 있다.
게이트 구동부(200)는 제1 방향(DR1)에서 표시 영역(DA)의 일측에 인접한 비표시 영역(NDA)에 배치된다. 게이트 구동부(200)는 화소들(PX11~PXmn)의 트랜지스터들과 동일한 공정으로 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태 또는 OSG(Oxide Silicon TFT Gate driver circuit) 형태로 표시 패널(100)에 실장될 수 있다.
그러나, 이에 한정되지 않고, 게이트 구동부(200)는 복수의 구동 칩들로 형성되고 가요성 인쇄 회로 기판상에 실장되어 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 표시 패널(100)에 연결될 수 있다. 또한, 게이트 구동부(200)는 복수의 구동 칩들로 형성되어 표시 패널(100)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다.
게이트 구동부(200)는 인쇄 회로 기판(400) 상에 실장된 타이밍 컨트롤러(미 도시됨)로부터 게이트 제어 신호를 수신한다. 도시되지 않았으나, 타이밍 컨트롤러는 집적 회로 칩의 형태로 인쇄 회로 기판(400) 상에 실장되어 게이트 구동부(200) 및 데이터 구동부(300)에 연결될 수 있다.
게이트 구동부(200)는 게이트 제어 신호에 응답하여 복수의 게이트 신호들을 생성한다. 게이트 신호들은 순차적으로 출력될 수 있다. 게이트 신호들은 게이트 라인들(GL1~GLm)을 통해 행 단위로 화소들(PX11~PXmn)에 제공된다. 그 결과, 화소들(PX11~PXmn)은 행 단위로 구동될 수 있다.
데이터 구동부(300)는 복수의 소스 구동칩들(310_1~310_k)을 포함한다. 소스 구동칩들(310_1~310_k)은 연성회로기판들(320_1~320_k) 상에 실장되어 구동 회로 기판(400)과 표시 영역(DA)의 상측에 인접한 비표시 영역(NDA)에 연결된다. 즉, 데이터 구동부(300)는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 표시 패널(100)에 연결될 수 있다.
그러나 이에 한정되지 않고, 데이터 구동부(300)는 복수의 구동 칩들로 형성되어 표시 패널(100)에 칩 온 글래스(COG: Chip on Glass) 방식으로 실장될 수 있다.
데이터 구동부(300)는 타이밍 컨트롤러로부터 영상 신호들 및 데이터 제어 신호를 수신한다. 데이터 구동부(300)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 아날로그 형태의 데이터 전압들을 생성한다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX11~PXmn)에 제공된다.
화소들(PX11~PXmn)은 게이트 라인들(GL1~GLm)을 통해 제공받은 게이트 신호들에 응답하여 데이터 라인들(DL1~DLn)을 통해 데이터 전압들을 제공받는다. 화소들(PX11~PXmn)은 데이터 전압들에 대응하는 계조를 표시한다. 그 결과, 영상이 표시될 수 있다.
도 2는 도 1에 도시된 화소의 레이 아웃이다.
도 2에는 하나의 화소(PXij)만을 도시하였으나, 도 1에 도시된 다른 화소들 역시 동일한 구성을 가질 것이다. 이하, 설명의 편의를 위해 하나의 화소(PXij)의 구성이 설명될 것이다.
도 2를 참조하면, 화소(PXij)는 게이트 라인(GLi) 및 데이터 라인(DLj)에 연결된다. 게이트 라인(GLi)은 제1 방향(DR1)으로 연장된다. 데이터 라인(DLj)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장된다.
화소(PXij)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 제1 서브 화소(SPX1)는 트랜지스터(TR) 및 트랜지스터(TR)에 연결된 제1 화소 전극(PE1)을 포함한다. 제2 서브 화소(SPX2)는 제1 화소 전극(PE1)에 연결된 제1 커패시터(CP1), 제1 커패시터(CP1)에 연결된 제2 화소 전극(PE2), 및 제1 커패시터(CP1)에 인접하게 배치된 제2 커패시터(CP2)를 포함한다.
제1 서브 화소(SPX1)에서 영상이 표시되는 영역은 제1 화소 영역(PA1)으로 정의될 수 있다. 제2 서브 화소(SPX2)에서 영상이 표시되는 영역은 제2 화소 영역(PA2)으로 정의될 수 있다. 제1 화소 전극(PE1)은 제1 화소 영역(PA1)에 배치된다. 제2 화소 전극(PE2)은 제2 화소 영역(PA2)에 배치된다.
화소(PXij)의 제1 화소 영역(PA1)의 주변 영역과 제2 화소 영역(PA2)의 주변 영역은 비화소 영역(NPA)으로 정의될 수 있다. 게이트 라인(GLi) 및 데이터 라인들(DLj,DLj+1)은 비화소 영역(NPA)에 배치된다.
트랜지스터(TR) 및 제1 및 제2 커패시터들(CP1,CP2)은 제2 방향(DR2)에서 화소(PXij)의 제1 화소 영역(PA1) 및 제2 화소 영역(PA2) 사이의 비화소 영역(NPA)에 배치된다.
제1 서브 화소(SPX1)의 트랜지스터(TR)는 게이트 라인(GLi)으로부터 분기된 게이트 전극(GE), 데이터 라인(DLj)으로부터 분기된 소스 전극(SE), 및 제1 화소 전극(PE1)에 연결된 드레인 전극(DE)을 포함한다. 드레인 전극(DE)은 연장되어 제1 컨택홀(CH1)을 통해 제1 화소 전극(PE1)으로부터 분기된 연결 전극(CNE)에 전기적으로 연결된다.
스토리지 라인(SLi)은 제1 방향(DR1)으로 연장된다. 스토리지 라인(SLi)은 제1 화소 전극(PE1)의 하부와 부분적으로 오버랩된다. 스토리지 라인(SLi)으로부터 제2 방향(DR2)으로 분기된 제1 및 제2 스토리지 전극들(STE1,STE2)은 제1 방향(DR1)에서 제1 화소 전극(PE1)의 좌측 및 우측과 부분적으로 오버랩된다.
스토리지 라인(SLi) 및 제1 및 제2 스토리지 전극들(STE1,STE2)은 게이트 라인(GLi)과 동일층에 배치된다. 스토리지 라인(SLi)은 스토리지 전압을 인가받을 수 있다.
제2 서브 화소(SPX2)의 제1 커패시터(CP1)는 서로 오버랩되도록 배치된 제1 전극(E1) 및 제2 전극(E2)을 포함한다. 제1 전극(E1) 및 제2 전극(E2)은 서로 절연되어 마주보도록 배치된다. 제1 전극(E1)은 게이트 전극(GE)과 동일층에 배치된다. 제2 전극(E2)은 소스 및 드레인 전극들(SE,DE)과 동일층에 배치된다.
제1 전극(E1)은 연장되어 제2 컨택홀(CH2)을 통해 연결 전극(CNE)에 전기적으로 연결된다. 제2 전극(E2)은 연장되어 제3 컨택홀(CH3)을 통해 제2 화소 전극(PE2)에 연결된다. 예시적인 실시 예로서 제2 전극(E2)은 제2 화소 전극(PE2)의 중심부까지 연장되어 제3 컨택홀(CH3)을 통해 제2 화소 전극(PE2)의 중심부에 연결될 수 있다.
제2 서브 화소(SPX2)의 제2 커패시터(CP2)는 서로 오버랩되도록 배치된 제3 전극(E3) 및 제4 전극(E4)을 포함한다. 제3 전극(E3) 및 제4 전극(E4)은 서로 절연되어 마주보도록 배치된다. 제3 전극(E3)은 스토리지 라인(SLi)으로 부터 분기되어 형성된다. 제4 전극(E4)은 소스 및 드레인 전극들(SE,DE)과 동일층에 배치된다.
평면상에서 제1 커패시터(CP1)의 면적은 제2 커패시터(CP2)의 면적보다 클 수 있다. 따라서, 제1 커패시터(CP1)의 용량은 제2 커패시터(CP2)의 용량보다 클 수 있다.
제1 화소 전극(PE1)은 제1 줄기부(PE1a) 및 제1 줄기부(PE1a)로부터 방사형으로 돌출되어 연장된 복수의 제1 가지부들(PE1b)을 포함한다. 제1 줄기부(PE1a)는 다양한 형상으로 제공될 수 있다. 예시적인 실시 예로서 도 2에 도시된 바와 같이 제1 줄기부(PE1a)는 십자형상을 가질 수 있다. 이러한 경우, 화소(PXij)의 제1 화소 영역(PA1)은 제1 줄기부(PE1a)에 의해 4개의 도메인들로 구분될 수 있다.
제1 가지부들(PE1b)은 각 도메인에 대응되어, 각 도메인마다 서로 다른 방향으로 연장될 수 있다. 제1 가지부들(PE1b)은 제1 줄기부(PE1a)에 의해 구획된 각각의 도메인 내에서 서로 평행하게 연장되며 서로 이격되어 배열된다. 서로 인접한 제1 가지부들(PE1b)은 마이크로미터 단위의 거리로 서로 이격되어 복수의 미세 슬릿들을 형성한다.
미세 슬릿들에 의해 제1 화소 영역(PA1)에서 액정층의 액정분자들은 도메인별로 서로 다른 방향으로 프리틸트 된다. 따라서 액정 분자의 배향 방향이 서로 다른 네 개의 도메인이 액정층에 형성된다. 이와 같이 액정분자가 기울어지는 방향을 다양하게 하면 액정층을 포함하는 표시 장치(100)의 기준 시야각이 커질 수 있다.
제1 화소 전극(PE1)은 투명 도전성 물질을 포함할 수 있다. 예를 들어, 제1 화소 전극(PE1)은 ITO(indium tin oxide), IZO(indium zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성 물질로 형성될 수 있다.
제2 화소 전극(PE2)은 제2 줄기부(PE2a) 및 제2 줄기부(PE2a)로부터 방사형으로 돌출되어 연장된 복수의 제2 가지부들(PE2b)을 포함한다. 제2 화소 전극(PE2)의 평면상의 면적은 제1 화소 전극(PE1)의 평면상의 면적보다 크다.
면적 차이를 제외하고 제2 화소 전극(PE2)의 형상은 실질적으로 제1 화소 전극(PE1)의 형상과 동일하다. 또한, 제2 화소 전극(PE2)은 제1 화소 전극(PE1)과 동일한 물질로 형성될 수 있다. 따라서, 이하, 제2 화소 전극(PE2)의 구성에 대한 설명은 생략한다.
도 2에 도시되지 않았으나, 제2 방향(DR2)으로 연장된 복수의 컬러 필터들이 제2 방향(DR2)으로 배열된 화소들과 오버랩되도록 배치될 수 있다. 컬러 필터들은 화소들을 투과하는 광에 색을 제공한다.
도 2에 도시되지 않았으나, 비화소 영역(NPA)에 블랙 매트릭스가 배치될 수 있다. 블랙 매트릭스는 비화소 영역(NPA)에서 불필요한 광을 차단한다. 또한, 블랙 매트릭스는 제1 및 제2 화소 영역들(PA1,PA2)의 가장 자리에서 발생할 수 있는 액정 분자들의 이상 거동에 의한 빛 샘을 차단한다.
도 3은 도 2에 도시된 I-I' 선의 단면도이다. 도 4는 도 2에 도시된 Ⅱ-Ⅱ' 선의 단면도이다. 도 5는 도 2에 도시된 Ⅲ-Ⅲ' 선의 단면도이다.
도 3, 도 4, 및 도 5를 참조하면, 화소(PX1j)는 제1 기판(110), 제1 기판(110)과 마주보는 제2 기판(120), 및 제1 기판(110)과 제2 기판(120) 사이에 배치된 액정층(LC)을 포함한다.
제1 기판(110)은 제1 베이스 기판(SUB1) 및 제1 베이스 기판(SUB1) 상에 배치된 트랜지스터(TR), 제1 및 제2 커패시터들(CP1,CP2), 컬러 필터(CF), 및 제1 및 제2 화소 전극들(PE1,PE2)을 포함한다.
제1 베이스 기판(SUB1)은 투명 또는 불투명한 절연 기판일 수 있다. 예를 들어, 제1 베이스 기판(SUB1)은 실리콘 기판, 유리 기판, 및 플라스틱 기판일 수 있다.
제1 베이스 기판(SUB1) 상에 게이트 라인(GLi), 스토리지 라인(SLi), 트랜지스터(TR)의 게이트 전극(GE), 제1 커패시터(CP1)의 제1 전극(E1), 및 제2 커패시터(CP2)의 제3 전극(E3)이 배치된다.
제1 베이스 기판(SUB1) 상에 게이트 라인(GLi), 스토리지 라인(SLi), 게이트 전극(GE), 제1 전극(E1), 및 제3 전극(E3)을 덮도록 제1 절연막(INS1)이 배치된다. 제1 절연막(INS1)은 게이트 절연막으로 정의될 수 있다. 제1 절연막(INS1)은 무기 물질을 포함하는 무기 절연막일 수 있다.
게이트 전극(GE)을 덮고 있는 제1 절연막(INS1) 상에 트랜지스터(TR)의 제1 반도체 층(SM1)이 배치된다. 도시하지 않았으나, 제1 반도체 층(SM1)은 액티브 층 및 오믹 콘택층을 포함할 수 있다.
제1 반도체 층(SM1) 및 제1 절연막(INS1) 상에 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격되어 배치된다. 제1 반도체 층(SM1)은 소스 전극(SE) 및 드레인 전극(DE) 사이에서 전도 채널(conductive channel)을 형성한다.
제1 전극(E1)과 제3 전극(E3) 사이의 제1 절연막(INS1) 상에 제2 반도체 층(SM2)이 배치된다. 제2 반도체 층(SM2)은 연장되어 제1 및 제3 전극들(E1,E3)을 덮고 있는 제1 절연막(INS1) 상에 배치된다. 제2 반도체 층(SM2)은 제1 반도체 층(SM1)과 동일한 구성을 갖는다.
제2 반도체 층(SM2) 상에 제1 전극(E1)과 오버랩되도록 제2 전극(E2)이 배치된다. 제2 반도체 층(SM2) 상에 제3 전극(E3)과 오버랩되도록 제4 전극(E4)이 배치된다.
도 3에 도시된 바와 같이, 제1 전극(E1)은 제2 컨택홀(CH2)이 배치된 영역까지 연장된다. 도 5에 도시된 바와 같이, 제2 전극(E2)은 제2 화소 전극(PE2)의 중심부에 배치된 제3 컨택홀(CH3)까지 연장된다.
서로 오버랩되는 제1 전극(E1) 및 제2 전극(E2)과 제1 전극(E1) 및 제2 전극(E2) 사이에 배치된 제1 절연막(INS1) 및 제2 반도체 층(SM2)에 의해 제1 커패시터(CP1)가 형성된다.
서로 오버랩되는 제3 전극(E3) 및 제4 전극(E4)과 제3 전극(E3) 및 제4 전극(E4) 사이에 배치된 제1 절연막(INS1) 및 제2 반도체 층(SM2)에 의해 제2 커패시터(CP2)가 형성된다.
제1 커패시터(CP1)와 제2 커패시터(CP2) 사이의 제2 반도체 층(SM2)은 저항(R)을 형성한다. 이하, 제1 커패시터(CP1)와 제2 커패시터(CP2) 사이의 제2 반도체 층(SM2)은 저항(R)이라 칭한다.
제1 절연막(INS1) 상에 데이터 라인들(DLj,DLj+1)이 배치된다. 제1 절연막(INS1) 상에 트랜지스터(TR), 제1 및 제2 커패시터들(CP1,CP2), 저항(R), 및 데이터 라인들(DLj,DLj+1)을 덮도록 제2 절연막(INS2)이 배치된다. 제2 절연막(INS2)은 패시베이션(passivation) 막으로 정의될 수 있다. 제2 절연막(INS2)은 무기 물질을 포함하는 무기 절연막일 수 있다.
제2 절연막(INS2) 상에 컬러 필터들(CF)이 배치된다. 전술한 바와 같이 컬러 필터들(CF)은 제2 방향(DR2)으로 연장되어 제2 방향(DR2)으로 배열된 화소들에 오버랩된다. 도 3에 도시된 바와 같이, 컬러 필터들(CF)의 경계는 데이터 라인들(DLj,DLj+1)이 배치된 비화소 영역(NPA)에서 서로 접촉되도록 배치될 수 있다.
컬러 필터(CF) 및 제2 절연막(INS2)을 관통하여 드레인 전극(DE)의 소정의 영역을 노출시키는 제1 컨택홀(CH1)이 형성된다.
컬러 필터(CF) 및 제1 및 제2 절연막들(INS1,INS2)을 관통하여 제1 전극(E1)의 소정의 영역을 노출시키는 제2 컨택홀(CH2)이 형성된다. 제2 컨택홀(CH2)에 의해 노출되는 제1 전극(E1)의 영역은 제2 전극(E2)과 오버랩되지 않는 영역이다.
컬러 필터(CF) 및 제2 절연막(INS2)을 관통하여 제2 화소 전극(PE2)의 중심부까지 연장된 제2 전극(E2)의 소정의 영역을 노출시키는 제3 컨택홀(CH3)이 형성된다.
제1 화소 영역(PA1)에서 컬러 필터(CF) 상에 제1 화소 전극(PE1)이 배치된다. 제2 화소 영역(PA2)에서 컬러 필터(CF) 상에 제2 화소 전극(PE2)이 배치된다.
제1 화소 전극(PE1)으로부터 비화소 영역(NPA)으로 분기된 연결 전극(CNE)은 제1 컨택홀(CH1)을 통해 트랜지스터(TR)의 드레인 전극(DE)에 전기적으로 연결된다.
연결 전극(CNE)은 제2 컨택홀(CH2)을 통해 제1 커패시터(CP1)의 제1 전극(E1)에 연결된다. 제2 전극(E2)은 연장되어 제3 컨택홀(CH3)을 통해 제2 화소 전극(PE2)의 중심부에 전기적으로 연결된다.
제2 기판(120)는 제2 베이스 기판(SUB2) 및 제2 베이스 기판(SUB2)의 하부에 배치된 블랙 매트릭스(BM), 오버 코트층(OC), 및 공통 전극(CE)을 포함한다. 제2 베이스 기판(SUB2)은 제1 베이스 기판(SUB1)과 동일한 물질을 포함할 수 있다.
비화소 영역(NPA)에서 제2 베이스 기판(SUB2)의 하부에 블랙 매트릭스(BM)가 배치된다. 블랙 매트릭스(BM)를 덮도록 제2 베이스 기판(SUB2)의 하부에 오버 코트층(OC)이 배치된다. 오버 코트층(OC)은 절연막이다.
오버 코트층(OC) 하부에 공통 전극(CE)이 배치된다. 공통 전극(CE)은 공통 전압을 인가 받는다. 공통 전압과 스토리지 전압은 동일한 전압일 수 있다. 그러나, 이에 한정되지 않고, 스토리지 전압은 공통 전압과 다른 전압 레벨을 가질 수 있다.
서로 마주보는 제1 화소 전극(PE1)과 공통 전극(CE) 및 제1 화소 전극(PE1)과 공통 전극(CE) 사이에 배치된 액정층(LC)에 의해 제1 액정 커패시터(CLC1)가 형성된다.
서로 마주보는 제2 화소 전극(PE2)과 공통 전극(CE) 및 제2 화소 전극(PE2)과 공통 전극(CE) 사이에 배치된 액정층(LC)에 의해 제2 액정 커패시터(CLC2)가 형성된다.
도 6은 도 1에 도시된 화소의 등가 회로이다.
도 6을 참조하면, 화소(PXij)는 게이트 라인(GLi) 및 데이터 라인(DLj)에 연결된다. 화소(PXij)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다.
제1 서브 화소(SPX1)는 게이트 라인(GLi) 및 데이터 라인(DLj)에 연결된 트랜지스터(TR) 및 트랜지스터(TR)에 연결된 제1 액정 커패시터(CLC1)를 포함한다.
트랜지스터(TR)의 게이트 전극(GE)은 게이트 라인(GLi)에 연결된다. 트랜지스터(TR)의 소스 전극(SE)은 데이터 라인(DLj)에 연결된다. 트랜지시터(TR)의 드레인 전극(DE)은 제1 액정 커패시터(CLC1)의 제1 화소 전극(PE1)에 연결된다.
제2 서브 화소(SPX2)는 제1 액정 커패시터(CLC1)에 연결된 제1 커패시터(CP1), 제1 커패시터(CP1)에 연결된 제2 액정 커패시터(CLC2), 제1 커패시터(CP1)에 연결된 저항(R), 및 저항(R)에 연결된 제2 커패시터(CP2)를 포함한다.
제1 커패시터(CP1)의 제1 전극(E1)은 제1 액정 커패시터(CLC1)의 제1 화소 전극(PE1)에 연결된다. 제1 커패시터(CP1)의 제2 전극(E2)은 제2 액정 커패시터(CLC2)의 제2 화소 전극(PE2)에 연결된다.
저항(R)의 일단에 제1 커패시터(CP1)가 연결되고, 저항(R)의 타단에 제2 커패시터(CP2)가 연결된다. 제2 커패시터(CP2)의 제3 전극(E3)은 스토리지 라인(SLi)에 연결된다.
전술한 바와 같이, 공통 전극(CE)은 공통 전압을 인가받고, 스토리지 라인(GLi)은 스토리지 전압을 인가받는다. 따라서, 스토리지 전압은 제2 커패시터(CP2)의 제3 전극(E3)에 인가된다.
게이트 라인(GLi)을 통해 게이트 신호가 트랜지스터(TR)의 게이트 전극(GE)에 인가된다. 트랜지스터(TR)는 게이트 신호에 의해 턴온 된다. 턴온된 트랜지스터(TR)는 데이터 라인(DLj)을 통해 데이터 전압을 수신하여 제1 액정 커패시터(CLC1)의 화소 전극(PE1)에 인가한다. 데이터 전압과 공통 전압의 레벨 차이에 대응하는 제1 화소 전압이 제1 액정 커패시터(CLC1)에 충전된다.
제1 화소 전극(PE1)으로부터 분기된 연결 전극(CNE)이 트랜지스터(TR)의 드레인 전극(DE)과 제1 커패시터(CP1)의 제1 전극(E1)에 연결되므로, 데이터 전압은 제1 커패시터(CP1)의 제1 전극(E1)에 인가된다.
제1 커패시터(CP1)의 제2 전극(E2)이 제2 액정 커패시터(CLC2)의 제2 화소 전극(PE2)에 연결되므로, 실질적으로 제1 커패시터(CP1)와 제2 액정 커패시터(CLC2)는 직렬 연결 구성을 갖는다.
이러한 경우, 데이터 전압과 공통 전압의 레벨 차이에 대응하는 제1 화소 전압이 제1 커패시터(CP1)와 제2 액정 커패시터(CLC2)에 분배되어 충전된다. 즉, 제1 커패시터(CP1)와 제2 액정 커패시터(CLC2)에 전하가 분배된다. 따라서, 제2 액정 커패시터(CLC2)에 제1 화소 전압보다 작은 제2 화소 전압이 충전된다.
트랜지스터(TR)의 턴 온 상태에서, 제2 반도체 층(SM2)으로 형성된 저항(R)은 매우 높은 저항값을 가지므로, 제2 커패시터(CP2)로 전류가 흐르지 않을 수 있다.
트랜지스터(TR)가 턴 오프되면, 저항(R)을 통해 제2 액정 커패시터(CLC2)와 제2 커패시터(CP2)는 전하를 공유한다. 따라서, 제2 액정 커패시터(CLC2)에 충전된 제2 화소 전압의 크기는 더 작아질 수 있다.
제1 서브 화소(SPX1)에 제1 화소 전압이 충전되고, 제2 서브 화소(SPX2)에 제1 화소 전압보다 작은 제2 화소 전압이 충전된다. 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2)에 서로 다른 크기의 화소 전압이 충전되므로, 표시 장치(500)를 바라보는 사람의 눈은 두 개의 화소 전압들의 중간값을 인식한다.
따라서, 중간 계조 이하에서 감마커브의 왜곡에 의해 발생되는 측면 시야각의 저하가 방지될 수 있다. 즉, 제1 및 제2 서브 화소들(SPX1,SPX2)이 서로 다른 화소 전압을 갖도록 충전됨으로써, 표시 장치(500)의 시인성이 개선될 수 있다.
본 발명과 달리 제1 서브 화소가 데이터 전압을 수신하는 제1 트랜지스터 및 제1 트랜지스터에 연결된 제1 액정 커패시터를 포함할 수 있다. 제2 서브 화소는 데이터 전압을 수신하는 제2 트랜지스터, 제2 트랜지스터에 연결된 제2 액정 커패시터, 및 제2 트랜지스터에 연결되어 스토리지 전압을 수신하는 제3 트랜지스터를 포함할 수 있다. 제1 내지 제3 트랜지스터들은 동일한 게이트 라인에 연결되어 동시에 턴온될 수 있다. 제1 및 제2 트랜지스터들은 동일한 데이터 라인에 연결된다. 이러한 구조는 저항 분배 구조로 정의된다.
저항 분배 구조에서 제1 트랜지스터는 데이터 전압을 제1 액정 커패시터에 제공한다. 제1 액정 커패시터에는 데이터 전압에 대응하는 화소 전압이 충전된다. 제2 트랜지스터는 데이터 전압을 수신하고 제3 트랜지스터는 스토리지 전압을 수신한다. 이러한 경우, 제2 트랜지스터와 제3 트랜지스터의 접점의 전압은 스토리지 전압과 데이터 전압의 중간 레벨의 전압값을 갖는다. 따라서, 제2 액정 커패시터에는 제1 액정 커패시터보다 작은 크기의 화소 전압이 충전된다.
저항 분배 구조에서 화소는 제1 내지 제3 트랜지스터들, 제1 트랜지스터와 제1 화소 전극을 연결하는 컨택홀, 제2 트랜지스터와 제2 화소 전극을 연결하는 컨택홀, 및 제3 트랜지스터와 스토리지 라인으로분기된 분기 전극을 연결하는 컨택홀을 포함한다. 저항 분배 구조에서 3개의 트랜지스터들 및 3개의 컨택홀들은 제1 화소 영역과 제2 화소 영역 사이의 비화소 영역에 배치된다.
사용되는 트랜지스터들과 컨택홀들의 개수가 많아질 수록 트랜지스터들과 컨택홀들을 배치하기 위한 영역이 확보되어야 하므로, 비화소 영역이 증가될 수 있다. 이러한 경우, 상대적으로 제1 및 제2 화소 영역들이 줄어든다.
본 발명의 실시 예에서, 제1 화소 영역(PA1)과 제2 화소 영역(PA2) 사이의 비화소 영역(NPA)에 하나의 트랜지스터(TR)와 두 개의 컨택홀들(CH1,CH2)이 배치된다. 사용되는 트랜지스터 및 컨택홀들의 수가 줄어들므로, 저항 분배 구조보다 비화소 영역이 감소될 수 있다. 비화소 영역이 감소되어 상대적으로 제1 및 제2 화소 영역들(PA1,PA2)이 증가될 수 있다. 따라서, 화소들(PX11~PXnm)의 개구율이 증가하여, 광 투과율이 향상될 수 있다.
결과적으로 본 발명의 실시 예에 따른 표시 장치(500)는 개구율을 증가시켜 광투과율을 향상시킬 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 패널 200: 게이트 구동부
300: 데이터 구동부 400: 구동 회로 기판
500: 표시 장치 110: 제1 기판
120: 제2 기판 TR: 트랜지스터
CLC1,CLC2: 제1 및 제2 액정 커패시터
CP1,CP2: 제1 및 제2 커패시터 PE1,PE2: 제1 및 제2 화소 전극
CH1,CH2,CH3: 제1, 제2, 및 제3 컨택홀

Claims (19)

  1. 복수의 화소들을 포함하고,
    상기 각각의 화소는,
    서로 절연되어 교차하는 게이트 라인 및 데이터 라인에 연결된 트랜지스터 및 상기 트랜지스터에 연결된 제1 액정 커패시터를 포함하는 제1 서브 화소; 및
    상기 제1 액정 커패시터에 연결된 제1 커패시터, 상기 제1 커패시터에 연결된 제2 액정 커패시터, 상기 제1 커패시터에 연결된 저항, 및 상기 저항에 연결된 제2 커패시터를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 트랜지스터는,
    상기 게이트 라인에 연결된 게이트 전극;
    상기 데이터 라인에 연결된 소스 전극; 및
    상기 제1 액정 커패시터에 연결된 드레인 전극을 포함하는 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 액정 커패시터는,
    상기 드레인 전극에 연결된 제1 화소 전극;
    상기 제1 화소 전극과 마주보도록 배치된 공통 전극; 및
    상기 제1 화소 전극과 상기 공통 전극 사이에 배치된 액정층을 포함하는 표시 장치.
  4. 제 3 항에 있어서,
    상기 제1 커패시터는,
    상기 제1 화소 전극에 연결된 제1 전극; 및
    상기 제1 전극과 절연되어 상기 제1 전극과 오버랩되도록 배치된 제2 전극을 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 제1 전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제2 전극은 상기 소스 및 드레인 전극들과 동일층에 배치되는 표시 장치.
  6. 제 4 항에 있어서,
    상기 제2 액정 커패시터는,
    상기 제2 전극에 연결된 제2 화소 전극;
    상기 제2 화소 전극과 마주보도록 배치되는 상기 공통 전극; 및
    상기 제2 화소 전극과 상기 공통 전극 사이에 배치된 상기 액정층을 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 화소의 평면상의 영역은,
    상기 제1 화소 전극이 배치된 제1 화소 영역;
    상기 제2 화소 전극이 배치된 제2 화소 영역; 및
    상기 제1 화소 영역 주변 및 상기 제2 화소 영역 주변의 비화소 영역을 포함하고,
    상기 트랜지스터, 상기 제1 및 제2 커패시터들, 및 상기 저항은 상기 제1 화소 영역 및 상기 제2 화소 영역 사이의 비화소 영역에 배치되는 표시 장치.
  8. 제 7 항에 있어서,
    상기 비화소 영역에 배치되는 블랙 매트릭스를 더 포함하는 표시 장치.
  9. 제 6 항에 있어서,
    상기 제2 커패시터는 서로 절연되어 오버랩되도록 배치된 제3 전극 및 제4 전극을 포함하는 표시 장치.
  10. 제 9 항에 있어서,
    상기 제3 전극은 상기 게이트 전극과 동일층에 배치되고, 상기 제4 전극은 상기 소스 및 드레인 전극들과 동일층 배치된 표시 장치.
  11. 제 9 항에 있어서,
    상기 게이트 라인과 동일층에 배치되어 상기 게이트 라인과 평행하게 연장된 스토리지 라인을 더 포함하고, 상기 제3 전극은 상기 스토리지 라인으로부터 분기되어 형성되는 표시 장치.
  12. 제 9 항에 있어서,
    상기 게이트 전극, 상기 제1 전극, 및 상기 제3 전극이 배치된 제1 베이스 기판;
    상기 게이트 전극, 상기 제1 전극, 및 상기 제3 전극을 덮도록 상기 제1 베이스 기판 상에 배치된 제1 절연막;
    상기 게이트 전극을 덮고 있는 제1 절연막 상에 배치된 제1 반도체 층;
    상기 제1 및 제3 전극들 사이의 제1 절연막 및 상기 제1 및 제3 전극들을 덮고 있는 제1 절연막 상에 배치된 제2 반도체 층;
    상기 트랜지스터, 상기 제1 및 제2 커패시터들, 및 상기 제2 반도체층을 덮도록 상기 제1 절연막 상에 배치된 제2 절연막; 및
    열 방향으로 연장되어 열 방향으로 배열된 화소들과 오버랩되도록 배치되는 컬러 필터를 더 포함하고,
    상기 제1 커패시터와 상기 제2 커패시터 사이의 제1 절연막 상에 배치된 제2 반도체 층은 상기 저항을 형성하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 소스 및 드레인 전극들은 상기 제1 반도체 층 상에 서로 이격되어 배치되고, 상기 제2 전극 및 상기 제4 전극은 상기 제2 반도체 층 상에 배치되고, 상기 제1 및 제2 화소 전극들은 상기 컬러 필터 상에 배치되는 표시 장치.
  14. 제 12 항에 있어서,
    상기 컬러 필터, 상기 제2 절연막을 관통하여 상기 드레인 전극의 소정의 영역을 노출시키는 제1 컨택홀; 및
    상기 컬러 필터 및 상기 제1 및 제2 절연막들을 관통하여 상기 제1 전극의 소정의 영역을 노출시키는 제2 컨택홀을 더 포함하는 표시 장치.
  15. 제 14 항에 있어서,
    상기 드레인 전극은 연장되어 상기 제1 컨택홀을 통해 상기 제1 화소 전극으로부터 분기된 연결 전극에 전기적으로 연결되는 표시 장치.
  16. 제 14 항에 있어서,
    상기 제1 전극은 연장되어 상기 제2 컨택홀을 통해 상기 제1 화소 전극으로부터 분기된 연결 전극에 전기적으로 연결되는 표시 장치.
  17. 제 12 항에 있어서,
    상기 컬러 필터 및 상기 제2 절연막을 관통하여 상기 제2 전극의 소정의 영역을 노출시키는 제3 컨택홀을 더 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 제2 전극은 제2 화소 전극의 중심부까지 연장되어 상기 제3 컨택홀을 통해 상기 제2 화소 전극의 중심부에 전기적으로 연결되는 표시 장치.
  19. 제 1 항에 있어서,
    상기 제1 커패시터는 상기 제2 커패시터보다 큰 면적을 갖는 표시 장치.

KR1020150023585A 2015-02-16 2015-02-16 표시 장치 KR102315811B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150023585A KR102315811B1 (ko) 2015-02-16 2015-02-16 표시 장치
US14/960,929 US10185180B2 (en) 2015-02-16 2015-12-07 Liquid crystal display device provided with a reflective-type monochromatic display screen in addition to a color display screen
CN201511001158.1A CN105892179B (zh) 2015-02-16 2015-12-28 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150023585A KR102315811B1 (ko) 2015-02-16 2015-02-16 표시 장치

Publications (2)

Publication Number Publication Date
KR20160101316A true KR20160101316A (ko) 2016-08-25
KR102315811B1 KR102315811B1 (ko) 2021-10-25

Family

ID=56621143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150023585A KR102315811B1 (ko) 2015-02-16 2015-02-16 표시 장치

Country Status (3)

Country Link
US (1) US10185180B2 (ko)
KR (1) KR102315811B1 (ko)
CN (1) CN105892179B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9989815B2 (en) 2015-08-24 2018-06-05 Samsung Display Co., Ltd. Liquid crystal display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379414B2 (en) * 2015-03-03 2019-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a transistor electrically connected to a resistor and a first capacitor and electronic device having the same
US9746663B2 (en) * 2015-06-30 2017-08-29 Amazon Technologies, Inc. Electrowetting pixel with two electrowetting elements
KR102544323B1 (ko) * 2016-11-08 2023-06-19 삼성디스플레이 주식회사 표시 장치
CN107037643A (zh) * 2017-06-01 2017-08-11 厦门天马微电子有限公司 液晶显示面板及显示装置
JP7057134B2 (ja) * 2018-01-10 2022-04-19 キヤノン株式会社 表示装置及び撮像装置
TWI667522B (zh) * 2018-09-06 2019-08-01 友達光電股份有限公司 畫素結構
KR20200133043A (ko) * 2019-05-15 2020-11-26 삼성디스플레이 주식회사 액정 표시 장치
US20220408557A1 (en) * 2019-11-14 2022-12-22 Lcp Medical Technologies, Inc. Liquid crystal polymer embedded microelectronics device
KR20210119621A (ko) * 2020-03-24 2021-10-06 삼성디스플레이 주식회사 광원 부재, 이를 포함한 표시 장치, 및 광원 부재의 제조 방법
CN113176690B (zh) * 2021-04-25 2022-09-27 Tcl华星光电技术有限公司 像素结构及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074130A (ko) * 2006-01-06 2007-07-12 삼성전자주식회사 표시패널
KR20090083753A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 액정 표시 장치
KR20110117998A (ko) * 2010-04-22 2011-10-28 삼성전자주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
KR101133761B1 (ko) * 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
TWI342975B (en) * 2006-08-08 2011-06-01 Au Optronics Corp Polymer stabilized alignment lcd panel
TWI352868B (en) 2006-11-03 2011-11-21 Au Optronics Corp Liquid crystal display pannel and active device ar
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
US8174636B2 (en) * 2007-08-10 2012-05-08 Chimei Innolux Corporation Thin film transistor substrate and liquid crystal display having the same comprising a coupling capacitor as a voltage divider between a TFT and a data line
KR101538320B1 (ko) 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
WO2010052954A1 (ja) 2008-11-05 2010-05-14 シャープ株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
KR101255283B1 (ko) 2009-09-29 2013-04-15 엘지디스플레이 주식회사 액정 표시 장치
KR101769585B1 (ko) * 2010-08-10 2017-08-21 삼성디스플레이 주식회사 액정표시패널
KR101995919B1 (ko) 2013-01-30 2019-07-04 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070074130A (ko) * 2006-01-06 2007-07-12 삼성전자주식회사 표시패널
KR20090083753A (ko) * 2008-01-30 2009-08-04 삼성전자주식회사 액정 표시 장치
KR20110117998A (ko) * 2010-04-22 2011-10-28 삼성전자주식회사 액정표시장치, 이를 구동하는 방법 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9989815B2 (en) 2015-08-24 2018-06-05 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
CN105892179B (zh) 2021-08-13
US20160238915A1 (en) 2016-08-18
US10185180B2 (en) 2019-01-22
KR102315811B1 (ko) 2021-10-25
CN105892179A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
KR102315811B1 (ko) 표시 장치
US10453869B2 (en) Display apparatus
US9140944B2 (en) Nanocrystal display including black matrix between common electrode and data line in boundary between pixel areas
US9778521B2 (en) Display apparatus
KR102412153B1 (ko) 표시 장치
US9535301B2 (en) Liquid crystal display device
KR102421145B1 (ko) 표시 장치
KR102481169B1 (ko) 액정 표시 장치
JP2010139598A (ja) 液晶表示パネル
US10732474B2 (en) Display apparatus
JP5681269B2 (ja) 液晶表示パネル
US9425222B2 (en) Display device and method of manufacturing the same
US9646556B2 (en) Display apparatus and method of manufacturing the same
KR102246102B1 (ko) 표시 장치
KR20160133059A (ko) 표시 장치
US20150185534A1 (en) Liquid crystal display
US9869899B2 (en) Display device having improved control force over directers of liquid crystals
US20150234242A1 (en) Display device
KR20210099234A (ko) 표시 장치
KR101682223B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right