KR20160093586A - Light emitting device, light emitting device package, and lighting apparatus - Google Patents
Light emitting device, light emitting device package, and lighting apparatus Download PDFInfo
- Publication number
- KR20160093586A KR20160093586A KR1020160094634A KR20160094634A KR20160093586A KR 20160093586 A KR20160093586 A KR 20160093586A KR 1020160094634 A KR1020160094634 A KR 1020160094634A KR 20160094634 A KR20160094634 A KR 20160094634A KR 20160093586 A KR20160093586 A KR 20160093586A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- substrate
- semiconductor layer
- electrode
- Prior art date
Links
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 292
- 239000004065 semiconductor Substances 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 15
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000000465 moulding Methods 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 description 23
- 239000000463 material Substances 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910005540 GaP Inorganic materials 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021476 group 6 element Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 241000408495 Iton Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
실시 예는 발광소자, 발광 소자 패키지, 및 발광 소자 제조방법과 조명장치에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, a method of manufacturing a light emitting device, and a lighting device.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. Ⅲ-Ⅴ nitride semiconductor having a composition formula of normal In x Al y Ga 1 -x- y N (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤≤x + y≤≤1) Semiconductor material.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 표시장치, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. And is widely used in light emitting devices for obtaining light of an LED or an LD using such a nitride semiconductor material and has been applied as a light source for various products such as a keypad light emitting portion of a cellular phone, an electric sign board, a display device, and a lighting device.
실시 예는 발광 소자의 탑측 또는/및 바텀 측에 균일한 두께의 형광체층을 부착한 발광소자, 발광 소자 패키지, 및 발광 소자 제조방법과 조명장치를 제공하고자 한다.Embodiments provide a light emitting device, a light emitting device package, a method of manufacturing a light emitting device, and a lighting device in which a phosphor layer having a uniform thickness is attached to a top side and / or a bottom side of a light emitting device.
실시예에 따른 발광소자는 기판; 상기 기판의 제1 면에 배치된 제1 형광체층; 상기 기판의 일면과 마주보는 제2 면에 배치된 발광구조물; 상기 발광구조물의 제1 면에 배치되는 복수의 전극;을 포함할 수 있다.A light emitting device according to an embodiment includes a substrate; A first phosphor layer disposed on a first surface of the substrate; A light emitting structure disposed on a second surface of the substrate opposite to the first surface; And a plurality of electrodes disposed on a first surface of the light emitting structure.
상기 제1 형광체층은, 상기 기판의 제1 면에 균일한 두께로 배치될 수 있다.The first phosphor layer may be disposed on the first surface of the substrate with a uniform thickness.
상기 제1 형광체층은, 상기 기판의 제1 면 상에 형광체층 및 상기 형광체층 상에 절연층;을 포함할 수 있다.The first phosphor layer may include a phosphor layer on the first surface of the substrate and an insulating layer on the phosphor layer.
상기 발광구조물은, 상기 기판의 제2 면 상에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함할 수 있다.The light emitting structure may include a first conductive semiconductor layer on a second surface of the substrate, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer.
상기 제2 도전형 반도체층의 일부 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층의 일부가 노출될 수 있다.A part of the second conductivity type semiconductor layer and a part of the active layer may be removed to expose a part of the first conductivity type semiconductor layer.
상기 복수의 전극은, 노출된 상기 제1 도전형 반도체층의 일부에 전기적으로 연결된 제1전극; 및 상기 제2 도전형 반도체층에 전기적으로 연결된 제2전극;을 포함할 수 있다.The plurality of electrodes include a first electrode electrically connected to a part of the exposed first conductive type semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer.
상기 제1형광체층은, 상기 기판 제1 면에 배치된 접착제층을 포함하고, 상기 형광체층은 상기 접착제층 상에 배치될 수 있다.The first phosphor layer includes an adhesive layer disposed on the first surface of the substrate, and the phosphor layer may be disposed on the adhesive layer.
상기 형광체층은, 상기 기판의 제1 면 상에 균일한 두께로 배치될 수 있다.The phosphor layer may be disposed on the first surface of the substrate at a uniform thickness.
상기 절연층 또는 상기 접착체층 중 어느 하나는, 균일한 두께로 배치될 수 있다.Either the insulating layer or the adhesive layer may be arranged with a uniform thickness.
상기 제1 형광체층의 수평폭은 상기 기판의 상면의 수평폭과 같을 수 있다.The horizontal width of the first phosphor layer may be equal to the horizontal width of the upper surface of the substrate.
실시 예에 따른 발광소자는, 기판; 상기 기판 아래에 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결된 제2전극; 및 상기 기판 위에 형성된 제1형광체층을 포함한다. A light emitting device according to an embodiment includes a substrate; A plurality of compound semiconductor layers including a first conductive semiconductor layer below the substrate, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer; A first electrode electrically connected to the first conductive semiconductor layer; A second electrode electrically connected to the second conductive semiconductor layer; And a first phosphor layer formed on the substrate.
상기 제1 형광체층은 상기 기판 상면에 균일한 두께로 형성될 수 있다. 상기 제1 형광체층의 수평폭은 상기 기판의 상면의 수평폭과 같을 수 있다. The first phosphor layer may be formed on the upper surface of the substrate to have a uniform thickness. The horizontal width of the first phosphor layer may be equal to the horizontal width of the upper surface of the substrate.
실시예는 상기 제2도전형 반도체층의 아래에 배치된 투명 전극층 및 반사 전극층을 중 적어도 하나를 더 포함할 수 있다. The embodiment may further include at least one of a transparent electrode layer and a reflective electrode layer disposed under the second conductive type semiconductor layer.
상기 제2전극은 상기 투명 전극층 및 상기 반사 전극층과 중 적어도 하나에 전기적으로 연결될 수 있다. The second electrode may be electrically connected to at least one of the transparent electrode layer and the reflective electrode layer.
상기 반사전극층은 상기 제2도전형 반도체층과 오믹 접촉할 수 있다.The reflective electrode layer may be in ohmic contact with the second conductivity type semiconductor layer.
실시 예에 따른 발광 소자는, 투광성 기판; 상기 투광성 기판 아래에 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제2도전형 반도체층 위에 형성된 투명 전극층; 상기 투명 전극층 위에 형성된 제2전극; 상기 투명전극층 위에 형성된 제2형광체층; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극을 포함한다. 실시예는 상기 투명 전극층의 제1 영역 위에 배치된 제3형광체층을 더 포함할 수 있고, 상기 제2 전극은 상기 제3 형광체층 사이에 개재될 수 있다. A light emitting device according to an embodiment includes a light transmitting substrate; A plurality of compound semiconductor layers including a first conductive type semiconductor layer below the transparent substrate, an active layer below the first conductive type semiconductor layer, and a second conductive type semiconductor layer below the active layer; A transparent electrode layer formed on the second conductive semiconductor layer; A second electrode formed on the transparent electrode layer; A second phosphor layer formed on the transparent electrode layer; And a first electrode electrically connected to the first conductive semiconductor layer. The embodiment may further include a third phosphor layer disposed on the first region of the transparent electrode layer, and the second electrode may be interposed between the third phosphor layers.
실시 예에 따른 발광 소자 패키지는, 기판; 상기 기판 아래에 제1도전형 반도체층, 상기 제1도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제1도전형 반도체층 아래에 형성된 제1전극; 및 상기 제2도전형 반도체층 아래에 형성된 제2전극을 포함하는 발광 소자; 상기 발광 소자의 탑 측에 형성된 형광체층; 상기 발광 소자의 전극들에 전기적으로 연결된 복수의 리드 단자를 갖는 몸체; 및 상기 발광 소자 주위에 형성된 수지층을 포함한다. 상기 발광 소자는 상기 복수의 리드 단자와 플립 칩 방식으로 실장될 수 있다.A light emitting device package according to an embodiment includes: a substrate; A plurality of compound semiconductor layers including a first conductive semiconductor layer below the substrate, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer; A first electrode formed under the first conductive semiconductor layer; And a second electrode formed under the second conductive type semiconductor layer; A phosphor layer formed on a top side of the light emitting element; A body having a plurality of lead terminals electrically connected to the electrodes of the light emitting element; And a resin layer formed around the light emitting element. The light emitting device may be mounted on the plurality of lead terminals in a flip chip manner.
실시 예에 따른 발광 소자 제조방법은, 투광성 기판 위에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 형성하는 단계; 상기 제2도전형 반도체층 위에 전극층을 형성하는 단계; 상기 제1도전형 반도체층의 일부를 노출하는 단계; 상기 제1도전형 반도체층에 제1전극 및 상기 전극층 위에 제2전극을 형성하는 단계; 및 상기 투광성 기판 아래에 형광체층을 형성하는 단계를 포함한다.A method of manufacturing a light emitting device according to an embodiment of the present invention includes: forming a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a light transmitting substrate; Forming an electrode layer on the second conductive semiconductor layer; Exposing a portion of the first conductive semiconductor layer; Forming a first electrode on the first conductive semiconductor layer and a second electrode on the electrode layer; And forming a phosphor layer below the translucent substrate.
실시 예는 백색 발광 다이오드 칩을 제공할 수 있다.The embodiment can provide a white light emitting diode chip.
실시 예는 색좌표 산포를 줄일 수 있다. Embodiments can reduce color coordinate spread.
실시예는 색 균일성을 향상시킬 수 있다.Embodiments can improve color uniformity.
실시 예는 형광체층을 균일한 두께로 제공할 수 있다.The embodiment can provide the phosphor layer with a uniform thickness.
실시 예는 발광소자 및 이를 구비한 패키지의 신뢰성을 개선시켜 줄 수 있다.Embodiments can improve the reliability of the light emitting device and the package having the light emitting device.
도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 2 내지 도 6은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 7은 도 1의 발광 소자를 구비한 패키지를 나타낸 도면이다.
도 8은 제2실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 9는 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 10은 도 9의 발광 소자를 구비한 패키지를 나타낸 도면이다.
도 11은 제4실시 예에 따른 발광소자를 나타낸 측 단면도이다.1 is a side sectional view showing a light emitting device according to a first embodiment.
2 to 6 are views illustrating a manufacturing process of the light emitting device of FIG.
7 is a view showing a package including the light emitting device of FIG.
8 is a side sectional view showing a light emitting device according to the second embodiment.
9 is a side sectional view showing a light emitting device according to a third embodiment.
10 is a view showing a package including the light emitting element of FIG.
11 is a side sectional view showing a light emitting device according to the fourth embodiment.
실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 각 실시 예의 기술적 특징은 각 실시 예로 한정하지 않고 다른 실시 예에 선택적으로 적용될 수 있다.In describing an embodiment, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer On "and" under "include both the meaning of" directly "and" indirectly ". In addition, the criteria for above or below each layer will be described with reference to the drawings. The technical features of the embodiments are not limited to the embodiments, but can be selectively applied to other embodiments.
이하, 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, embodiments will be described with reference to the accompanying drawings.
도 1은 제1실시 예에 따른 발광소자를 나타낸 단면도이다. 1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.
도 1을 참조하면, 발광소자(100)는 기판(101), 화합물 반도체층(110), 반사 전극층(130), 제1전극(141), 제2전극(143) 및 형광체층(150)을 포함한다.1, the
상기 발광소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV(Ultra violet) LED일 수 있다. 상기 LED의 방출 광은 실시 예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있다.The
상기 기판(101)은 화합물 반도체가 성장될 수 있는 절연 재질 또는 전도성 재질의 성장 기판이다. 상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이하 실시 예의 설명을 위해 상기 기판(101)은 사파이어와 같은 투광성 기판을 그 예로 설명하기로 한다.The
상기 기판(101)의 위 또는 아래에는 렌즈 형상 또는 스트라이프 형상의 복수의 돌출부가 형성될 수 있으며, 상기 돌출부는 광 추출 효율을 개선시켜 줄 수 있다.A plurality of lens-shaped or stripe-shaped protrusions may be formed on or below the
상기 기판(101) 아래에는 반도체층(미도시)이 형성될 수 있다. 상기 반도체층은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴으로 형성될 수 있으며, 그 재질은 ZnO, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 형성될 수 있다. 상기 반도체층은 예컨대, 버퍼층 또는 언도프드 반도체층으로 형성될 수 있으며, 상기 버퍼층은 기판과의 격자 상수의 차이를 줄여주게 된다. 상기 언도프드 반도체층(미도시)은 예컨대, 도핑하지 않는 GaN계 반도체로 형성될 수 있다. A semiconductor layer (not shown) may be formed under the
상기 기판(101)의 아래에는 복수의 화합물 반도체층(110)이 형성되며, 상기 화합물 반도체층(110)은 제1도전형 반도체층(112), 활성층(114) 및 제2도전형 반도체층(116)을 포함한다. A plurality of
상기 기판(101) 아래에는 제 1도전형 반도체층(112)이 형성되고, 상기 제 1도전형 반도체층(112) 아래에는 활성층(114)이 형성되며, 상기 활성층(114) 아래에는 제 2도전형 반도체층(116)이 형성된다. 상기 각 층의 위 또는 아래에는 다른 반도체층 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.A first
상기 제1도전형 반도체층(112)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(112)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(112)은 활성층(114)과 동일한 면적 또는 그 이상으로 형성될 수 있다. The first
상기 제1도전형 반도체층(112) 아래에는 활성층(114)이 형성되며, 상기 활성층(114)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(114)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다. An
상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 상기 활성층(114)의 밴드 갭과 다른 밴드 갭을 갖는 GaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed on and / or below the
상기 활성층(114) 위에는 상기 제2도전형 반도체층(116)이 형성되며, 상기 제 2도전형 반도체층(116)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(116)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.The second conductivity
또한 상기 제2도전형 반도체층(116) 아래에는 제3도전형 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 상기 복수의 화합물 반도체층(110)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 복수의 화합물 반도체층(110)의 하층에는 제2도전형 반도체층(116)이 배치된 구조를 일 예로 설명하기로 한다.A third conductive semiconductor layer, for example, a semiconductor layer having a polarity opposite to that of the second conductive type may be formed under the second
상기 제2도전형 반도체층(116)의 아래에는 반사 전극층(130)이 형성되며, 상기 반사 전극층(130)은 상기 제2도전형 반도체층(116)과 오믹 접촉되며, 입사되는 광을 반사하게 된다.A
상기 반사 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 반사 전극층(130)은 상기의 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 선택적으로 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기의 반사 전극층(130)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사 전극층(130)과 상기 제2도전형 반도체층(116) 사이에 ITO와 같은 투명 전극층이 배치될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 제1도전형 반도체층(112)의 아래에는 제1전극(141)이 배치되고, 상기 반사 전극층(130) 또는/및 상기 제2도전형 반도체층(116)의 아래에는 제2전극(143)이 배치된다. 상기 제1전극(141)은 전극 패드를 포함할 수 있으며, 상기 제2전극(143)은 여러 가지 형상의 전극 패턴을 구비할 수 있으며 전극 패드를 포함할 수 있다.A
상기 제1전극(141)의 재질은 Cu, Ti, Cr, Ta, Al, In, Pd, Co, Ni, Ge, Ag, 및 Au 중 어느 하나 또는 복수의 물질을 혼합한 금속으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전극(143)의 재질은 Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The
상기 기판(101)의 상면에는 형광체층(150)이 형성된다. 상기 형광체층(150)은 스크린 프린팅 방식으로 코팅되거나 광 여기 필름(PLF : photo luminescent film)으로 형성할 수 있다.On the upper surface of the
상기 형광체층(150)은 상기 활성층(114)으로부터 방출된 제1광을 흡수하여 다른 파장의 제2광을 방출하게 된다. 상기 형광체층(150)으로부터 방출된 제2광은 상기 활성층(114)로부터 방출된 제1광과 서로 보색 관계일 수 있으며, 상기 제1광과 상기 제2광의 혼색을 통해 타켓 컬러의 광 예컨대, 백색 광을 만들 수 있다.The
상기 형광체층(150)은 칩 탑측에 균일한 두께로 형성되어, 상기 활성층(114)으로부터 방출된 제1광의 일부를 여기시켜 제2광으로 방출함으로써, 기판을 통해 타켓 광으로의 조합이 가능한 제1광과 제2광이 방출될 수 있다. 여기서, 상기 제1광과 제2광이 방출되는 영역은 상기 기판(101)의 전 영역으로 방출되므로, 색 좌표 산포는 줄일 수 있고, 색 균일성은 개선될 수 있다.The
도 2내지 도 6은 제1실시 예에 따른 발광 소자 제조과정을 나타낸 도면이다.FIGS. 2 to 6 are views illustrating a manufacturing process of the light emitting device according to the first embodiment.
도 2를 참조하면, 기판(101)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체를 이용하여 층 또는 패턴 형태로 형성될 수 있다. Referring to FIG. 2, the
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor deposition, and the like, and the present invention is not limited thereto.
상기 기판(101)은 도전성 기판 또는 절연성 기판 등을 포함할 수 있으며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101)의 상면에는 렌즈 형상 또는 스트라이프 형상의 돌출부가 형성될 수 있다. 또한 상기 기판(101) 위에는 반도체층이 형성되며, 상기 반도체층은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴으로 형성될 수 있으며, 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. The
상기 기판(101) 위에는 제 1도전형 반도체층(112)이 형성되고, 상기 제 1도전형 반도체층(112) 위에는 활성층(114)이 형성되며, 상기 활성층(114) 위에는 제 2도전형 반도체층(116)이 형성된다. 상기 각 층의 위 또는 아래에는 다른 층이 배치될 수 있으며, 이에 대해 한정하지는 않는다.A first
상기 제1도전형 반도체층(112)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. The first
상기 제1도전형 반도체층(112) 위에는 활성층(114)이 형성되며, 상기 활성층(114)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. The
상기 활성층(114)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체 또는 상기 활성층보다 밴드 갭이 높은 물질로 형성될 수 있다.A conductive clad layer may be formed on and / or below the
상기 활성층(114) 위에는 상기 제2도전형 반도체층(116)이 형성되며, 상기 제 2도전형 반도체층(116)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. The second conductivity
상기 제1도전형 반도체층(112), 상기 활성층(114) 및 상기 제2도전형 반도체층(116)은 화합물 반도체층(110)으로 정의될 수 있다. 또한 상기 제2도전형 반도체층(116) 위에는 제3도전형 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 상기 복수의 화합물 반도체층(110)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나가 형성될 수 있다. 이하의 설명에서는 복수의 화합물 반도체층(110)의 상층에는 제2도전형 반도체층(116)이 배치된 구조를 일 예로 설명하기로 한다.The first
도 3을 참조하면, 메사 에칭을 수행하여 각 개별 칩 영역에 제1도전형 반도체층(112)을 노출시켜 준다.Referring to FIG. 3, mesa etching is performed to expose the first conductive
상기 노출된 제1도전형 반도체층(112)의 영역은 제1전극을 형성하기 위한 영역으로서, 칩의 일측 또는 중앙 등의 영역에 배치될 수 있다.The exposed region of the first conductivity
상기 제2도전형 반도체층(116) 위에 반사 전극층(130)이 형성될 수 있다. 상기 반사 전극층(130)은 상기 메사 에칭 전 또는 후에 수행될 수 있으며, 이에 대해 한정하지는 않는다.A
상기 반사 전극층(130)의 형성 후 전극 형성 공정을 수행하게 된다.After the
도 4를 참조하면, 상기 반사 전극층(130) 위에 제2전극(143)이 형성되고, 상기 제1도전형 반도체층(112) 위에 제1전극(141)이 형성된다. 상기 제2전극(143)은 상기 반사 전극층(130)에 직접 접촉되거나, 상기 반사 전극층(130) 및 상기 제2도전형 반도체층(116)에 직접 접촉될 수 있다. 여기서, 상기 반사 전극층(130)에는 전극 홈을 형성하여, 상기 제2전극(143)과 상기 제2도전형 반도체층(116)이 접촉될 수 있도록 하게 된다. Referring to FIG. 4, a
상기 반사 전극층(130)은 상기 제2도전형 반도체층(116)에 오믹 접촉될 수 있으며, 전류를 전 영역으로 확산시켜 줄 수 있다. 즉, 상기 반사 전극층(130)은 전류 확산층 및 광 반사층으로 기능하게 된다.The
상기 반사 전극층(130)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 반사 전극층(130)은 상기의 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 선택적으로 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기의 반사 전극층(130)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The
도 5를 참조하면, 상기 기판(101)이 탑 측으로 배치되도록 회전시켜 준다. 이때 상기 칩 하부의 전극이나 반도체층의 손상을 방지하기 위해 칩 하부에 보호 시트 등을 배치할 수 있다. Referring to FIG. 5, the
상기 기판(101)의 상면에 대해 래핑 또는/및 폴리싱할 수 있다. 상기 기판(101)의 두께는 100~400um 정도를 사용할 수 있으며, 이에 대해 한정하지는 않는다. And may be lapped and / or polished with respect to the upper surface of the
상기 기판(101)의 상면에는 형광체층(150)이 형성될 수 있다. 상기 형광체층(150)은 예컨대, 형광체가 혼합된 액상의 수지물을 스크린 프린팅 방식으로 형성하게 된다. 이러한 형광체층(150)은 상기 기판(101)의 상면에 균일한 두께로 형성될 수 있다.The
상기 형광체층(150)은 황색 형광체, 녹색 형광체, 적색 형광체 등과 같은 형광체 종류 중에서 적어도 한 컬러의 형광체가 첨가될 수 있다.The
상기 활성층(114)으로부터 방출된 제1광은 청색 파장, UV 파장, 적색 파장, 녹색 파장 등의 스펙트럼으로 발광할 수 있으며, 상기 형광체층(150)로부터 방출된 제2광은 상기 제1광을 흡수하여 여기시켜 발광하게 되며, 상기 제1광과 제2광은 혼색되어 타켓 컬러의 광으로 구현될 수 있다. 예컨대, 상기 제1광은 청색 광이고, 상기 제2광은 황색 광이면, 타켓 광은 백색 광이 될 수 있다. 이러한 형광체층(150)과 상기 활성층(112)으로부터 방출된 광의 조합은 실시 예의 기술적 범위 내에서 다양하게 변경할 수 있다.The first light emitted from the
도 5 및 도 6을 참조하면, 개별 칩 크기로 분리하게 된다. 상기 개별 칩 크기로의 분리 과정은 다이싱(DICING) 공정을 이용하거나, 브레이킹 공정을 이용할 수 있으며, 이러한 분리 과정에 대해 한정하지는 않는다. Referring to FIG. 5 and FIG. 6, the chips are separated into individual chip sizes. The process of separating into the individual chip sizes may be performed using a dicing process or a braking process, and the separation process is not limited thereto.
도 7은 제2실시 예로서, 도 1을 구비한 발광 소자 패키지를 나타낸 도면이다. Fig. 7 is a view showing a light emitting device package including Fig. 1 as a second embodiment.
도 7을 참조하면, 발광 소자 패키지(200)는 몸체(210) 내에 상부가 개방된 캐비티(215)를 구비하고, 상기 캐비티(215) 내에 발광 소자(100)를 탑재하게 된다.Referring to FIG. 7, the light emitting
상기 캐비티(215)에는 복수의 리드 단자(201, 203)가 배치되며, 복수의 리드 단자(201,203)는 몸체(210)의 분리부(217)에 의해 분리되며, 그 하면이 몸체 바닥면과 동일한 평면을 형성하게 된다.A plurality of
상기 발광 소자(100)는 도 1에 도시된 바와 같이, 칩 탑측에 형광체층(150)이 형성되어 있으며, 칩 하부에 제1전극(141) 및 제2전극(143)이 하 방향으로 돌출된다. 이러한 제1전극(141) 및 제2전극(143)은 전도성 범프(205)를 이용하여 상기 각 리드 단자(201,203) 위에 탑재된다. 즉, 상기 발광 소자(100)는 상기 복수의 리드 단자(201,203) 위에 플립 칩 방식으로 탑재된다. 1, a
상기 캐비티(215)에는 수지층(220)이 형성되며, 상기 수지층(220)은 실리콘 또는 에폭시와 같은 물질을 사용할 수 있다. 상기 수지층(220)에는 형광체가 첨가될 수 있으며, 상기 형광체는 상기 형광체층(150)과 보색 관계에 있거나, 상기 활성층에서 방출된 광과 보색 관계에 있을 수 있으며, 이에 대해 한정하지는 않는다.A
상기 발광 소자(100)의 탑 측에 형광체층(150)이 형성되어 있어, 칩 상부로 방출된 광들은 서로 혼색될 수 있다. 또한 상기 형광체층(150)은 균일한 두께로 칩의 탑측 전체에 형성되어 있어, 각 발광 소자 패키지들의 색 좌표를 측정할 때 색 좌표 영역에서의 산포를 줄일 수 있고, 색 균일성 또한 개선될 수 있다.The
도 8은 제3실시 예에 따른 발광 소자를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.8 is a view illustrating a light emitting device according to the third embodiment. In describing the third embodiment, the same parts as those of the first embodiment will be referred to in the first embodiment, and redundant description will be omitted.
도 8을 참조하면, 발광 소자(100A)는 기판(101) 위에 형광체층(150A)을 부착된다.Referring to FIG. 8, the
상기 형광체층(150A)은 투명한 접착제층(153), 형광체층(152), 및 절연층(154)을 포함한다. 상기 접착제층(153)은 실리콘 또는 에폭시와 같은 투명한 접착제로서 양면 테이프로 구현될 수 있다. 상기 접착제층(153)은 상기 기판(101) 위에 부착되며, 상기 형광체층(152)은 상기 접착제층(153) 위에 부착되며, 상기 형광체층(152) 위에는 절연층(154)이 형성된다. 상기 형광체층(152)은 형광체가 첨가된 시트 예컨대, 광 여기 필름(PLF : photo Luminescent film)을 포함할 수 있다. The
상기 절연층(154)은 보호층으로서, SiO2, SiOx, SiOxNy, Al2O3, TiO2 등으로 형성될 수 있다. The insulating
도 9는 제4실시 예에 따른 발광 소자를 나타낸 단면도이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 설명을 참조하기로 한다.9 is a cross-sectional view illustrating a light emitting device according to a fourth embodiment. In describing the fourth embodiment, reference will be made to the description given above.
도 9를 참조하면, 발광 소자(100B)는 제2도전형 반도체층(116) 위에 투명 전극층(120)이 형성되고, 상기 투명 전극층(120) 위에 형광체층(150B)이 형성될 수 있다. 9, the
상기 투명 전극층(120)은 전류 확산층으로 기능하며, 상기 전류 확산층은 투명한 재질의 산화물 또는 질화물을 포함하며, 예컨대 ITO(indium tin oxide), ITON(ITO nitride), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 이러한 전류 확산층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The transparent electrode layer 120 functions as a current diffusion layer. The current diffusion layer includes an oxide or nitride of a transparent material. For example, ITO (indium tin oxide), ITON nitride, IZO (indium zinc oxide), IZTO indium zinc oxide (IZO), indium gallium zinc oxide (IZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO) As shown in FIG. Such a current diffusion layer may not be formed, but the present invention is not limited thereto.
상기 투명 전극층(120) 위에는 형광체층(150B) 및 제2전극(143)이 형성되며, 상기 형광체층(150B)은 스크린 프린팅 방식으로 형성될 수 있다. 상기 제2전극(143)은 상기 형광체층(150)의 형성 전에 형성될 수 있다. 예컨대, 상기 형광체층(150B)의 형성 과정은 상기 제2전극(143) 영역을 마스킹한 후, 상기 스크린 프린팅 방식으로 형성하게 된다.A
이러한 실시 예는 기판(101)의 반대 측 즉, 칩 탑측에 형광체층(150B)을 형성하여, 칩 상측으로 방출된 광들을 다른 광으로 변환시켜 줄 수 있다.In this embodiment, the
도 10은 제 5실시 예로서, 도 9의 발광 소자를 구비한 패키지를 나타낸 단면도이다.10 is a cross-sectional view showing a package including the light emitting element of Fig. 9 as a fifth embodiment.
도 10을 참조하면, 발광 소자 패키지(200A)는 기판(250) 위에 탑재된다. 상기 발광 소자 패키지(200A) 및 기판(250)은 발광 모듈로 기능하게 된다.Referring to FIG. 10, a light emitting
상기 발광 소자 패키지(200A)는 몸체(210)에 캐비티(215)가 형성되고, 상기 캐비티(215)에 도 9에 개시된 발광 소자(100B)가 탑재된다. 상기 발광 소자(100B)는 칩 탑측에 형광체층(150B)이 배치되고, 칩 하부에 기판이 배치된 구조이다.A
상기 몸체(210)에는 복수의 리드 단자(201A,201B) 및 방열 프레임(207)을 구비한다. 상기 리드 단자(201A,201B)는 캐비티(215)의 양측 바닥면에 배치되며, 발광 소자(100B)의 전극들과 와이어(209)로 연결된다.The
상기 복수의 리드 단자(201A,201B)는 몸체 외부를 통해 돌출되며, 다단 절곡될 수 있다. The plurality of
상기 방열 프레임(207) 위에는 발광 소자(100B)가 부착되며, 그 하단은 몸체(210)의 하면으로 노출된다. A
기판(250)은 전극 단자(251,253), 방열 플레이트(255), 절연층(270) 및 금속 플레이트(260)를 포함한다. 상기 전극 단자(251,253)는 상기 리드 단자(201A,201B)에 대응되며, 각각 연결된다. 상기 방열 플레이트(255)는 상기 방열 프레임(207)이 부착되며, 상기 발광 소자(100B)로부터 발생된 열을 방열하게 된다.The
상기 전극 단자(251,253)는 상기 절연층(270) 위에서 분리되어 배치되며, 쓰루 홀 구조 또는 회로 패턴 등을 통해 전원을 공급하게 된다.The
상기 금속 플레이트(260)는 복수의 발광 소자 패키지(200A)로부터 방출된 열을 방열하여, 발광 소자(100B)가 안정적으로 동작하도록 한다. The
도 11은 제6실시 예에 따른 발광 소자의 측 단면도이다. 제6실시 예를 설명함에 있어서, 상기에 개시된 설명을 참조하기로 한다.11 is a side cross-sectional view of the light emitting device according to the sixth embodiment. In describing the sixth embodiment, reference will be made to the description given above.
도 11을 참조하면, 발광 소자(100C)는 기판(101) 아래에 제1형광체층(150)이 배치되고, 투명 전극층(120) 상측에 제2형광체층(150B)을 배치할 수 있다. 상기 제1 및 제2형광체층(150,150B)은 동일한 종류의 형광체 또는 서로 다른 종류의 형광체가 첨가될 수 있다. 상기 발광 소자(100C)는 도 7과 같은 방식으로 탑재되거나, 도 11과 같은 방식으로 탑재될 수 있다.11, a
상기 실시 예(들)에 따른 발광소자는 패키징되고, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.The light emitting device according to the embodiment (s) may be packaged and used as a light source for an indicating device, a lighting device, a display device, and the like. The above-described embodiments are not limited to the embodiments, but can be selectively applied to other embodiments described above, and the present invention is not limited to these embodiments.
상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.
100, 100A, 100B , 100C : 발광소자, 101, 기판, 110 : 화합물 반도체층, 130 : 반사 전극층, 141 : 제1전극, 143 : 제2전극, 150, 150A, 150B: 형광체층, 200: 발광소자 패키지, 201, 203 : 리드 전극, 210 : 몸체A first electrode formed on the first electrode and a second electrode formed on the first electrode and having a first electrode formed on the first electrode and a second electrode formed on the second electrode;
Claims (11)
상기 기판의 제1 면에 배치된 제1 형광체층;
상기 기판의 일면과 마주보는 제2 면에 배치된 발광구조물;
상기 발광구조물의 제1 면에 배치되는 복수의 전극;을 포함하고,
상기 제1 형광체층은, 상기 기판의 제1 면에 균일한 두께로 배치되며,
상기 제1 형광체층은,
상기 기판의 제1 면 상에 형광체층 및
상기 형광체층 상에 절연층;을 포함하는 발광 소자.
Board;
A first phosphor layer disposed on a first surface of the substrate;
A light emitting structure disposed on a second surface of the substrate opposite to the first surface;
And a plurality of electrodes disposed on a first surface of the light emitting structure,
The first phosphor layer is disposed on the first surface of the substrate with a uniform thickness,
Wherein the first phosphor layer comprises:
A phosphor layer on the first surface of the substrate,
And an insulating layer on the phosphor layer.
상기 발광구조물은,
상기 기판의 제2 면 상에 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 활성층, 상기 활성층 아래에 제2 도전형 반도체층을 포함하고,
상기 제2 도전형 반도체층의 일부 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층의 일부가 노출되고,
상기 복수의 전극은,
노출된 상기 제1 도전형 반도체층의 일부에 전기적으로 연결된 제1전극; 및
상기 제2 도전형 반도체층에 전기적으로 연결된 제2전극;을 포함하는 발광 소자.
The method according to claim 1,
The light-
A first conductive semiconductor layer on the second surface of the substrate, an active layer below the first conductive semiconductor layer, and a second conductive semiconductor layer below the active layer,
A part of the second conductivity type semiconductor layer and a part of the active layer are removed to expose a part of the first conductivity type semiconductor layer,
Wherein the plurality of electrodes comprise:
A first electrode electrically connected to a part of the exposed first conductivity type semiconductor layer; And
And a second electrode electrically connected to the second conductive semiconductor layer.
상기 제1형광체층은, 상기 기판 제1 면에 배치된 접착제층을 포함하고,
상기 형광체층은 상기 접착제층 상에 배치된 발광 소자.
The method according to claim 1,
The first phosphor layer includes an adhesive layer disposed on the first surface of the substrate,
And the phosphor layer is disposed on the adhesive layer.
상기 형광체층은,
상기 기판의 제1 면 상에 균일한 두께로 배치된 발광 소자.
The method according to claim 1,
The phosphor layer is formed,
Wherein the light emitting element is disposed on the first surface of the substrate at a uniform thickness.
상기 절연층 또는 상기 접착체층 중 어느 하나는,
균일한 두께로 배치된 발광 소자.
The method of claim 3,
Wherein either one of the insulating layer and the adhesive layer comprises
The light emitting device is arranged with a uniform thickness.
상기 제1 형광체층의 수평폭은
상기 기판의 상면의 수평폭과 같은 발광 소자.
6. The method according to any one of claims 1 to 5,
The horizontal width of the first phosphor layer is
And a horizontal width of the upper surface of the substrate.
상기 제2 도전형 반도체층의 아래에 배치된 반사 전극층을 더 포함하며,
상기 제2 전극은 상기 반사 전극층과 전기적으로 연결되는 발광 소자.
3. The method of claim 2,
And a reflective electrode layer disposed under the second conductive type semiconductor layer,
And the second electrode is electrically connected to the reflective electrode layer.
상기 제2 도전형 반도체층 아래에 배치된 투명 전극층; 및
상기 투명 전극층의 제1 영역 위에 배치된 제3 형광체층;을 포함하고,
상기 제2 전극은 상기 투명 전극층의 제2 영역에 배치된 발광 소자.
3. The method of claim 2,
A transparent electrode layer disposed under the second conductive semiconductor layer; And
And a third phosphor layer disposed on the first region of the transparent electrode layer,
And the second electrode is disposed in a second region of the transparent electrode layer.
상기 제2 전극은
상기 제3 형광체층 사이에 개재된 발광 소자.
9. The method of claim 8,
The second electrode
And the third phosphor layer interposed between the first and second phosphor layers.
상기 발광 소자 주위에 형성된 몰딩부;를 포함하는 발광 소자 패키지.
A body having a lead terminal electrically connected to the light emitting element of any one of claims 1 to 5; And
And a molding part formed around the light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160094634A KR20160093586A (en) | 2016-07-26 | 2016-07-26 | Light emitting device, light emitting device package, and lighting apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160094634A KR20160093586A (en) | 2016-07-26 | 2016-07-26 | Light emitting device, light emitting device package, and lighting apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100004505A Division KR101644501B1 (en) | 2010-01-18 | 2010-01-18 | Light emitting device, light emitting device package, and lighting apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160093586A true KR20160093586A (en) | 2016-08-08 |
Family
ID=56711981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160094634A KR20160093586A (en) | 2016-07-26 | 2016-07-26 | Light emitting device, light emitting device package, and lighting apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160093586A (en) |
-
2016
- 2016-07-26 KR KR1020160094634A patent/KR20160093586A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8421110B2 (en) | Light emitting device and light emitting device package | |
KR100986318B1 (en) | Semiconductor light emitting device and fabrication method thereof | |
KR100986560B1 (en) | Light emitting device and fabrication method thereof | |
US8071973B2 (en) | Light emitting device having a lateral passivation layer | |
KR101072193B1 (en) | Light emitting device, fabrication method thereof, and light emitting device package | |
KR101014013B1 (en) | Semiconductor light emitting device and fabrication method thereof | |
US10892390B2 (en) | Light-emitting element and light-emitting element package including the same | |
US8436383B2 (en) | Light emitting device, light emitting device package, and lighting system | |
US9391248B2 (en) | Light emitting device, light emitting device package | |
KR20120014955A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system | |
KR102163956B1 (en) | Light emitting device and lighting system | |
KR102343872B1 (en) | Light emitting device and package including the same | |
KR102200000B1 (en) | Light emitting device and lighting system | |
KR101644501B1 (en) | Light emitting device, light emitting device package, and lighting apparatus | |
US20160218243A1 (en) | Light emitting device, light emitting device package having the same and light system having the same | |
KR102445539B1 (en) | Light emitting device and lighting apparatus | |
KR102153125B1 (en) | Light emitting device and lighting system | |
KR102261954B1 (en) | Phosphor film, light emitting device package and lighting apparatus including the same | |
KR102181429B1 (en) | Light emitting device and lighting system | |
KR20160093586A (en) | Light emitting device, light emitting device package, and lighting apparatus | |
KR101500027B1 (en) | Semiconductor light emitting device | |
KR20130038061A (en) | Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit | |
KR101734544B1 (en) | Light emitting device package | |
KR102181398B1 (en) | Light emitting device and lighting system | |
KR20120022091A (en) | Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E601 | Decision to refuse application |