KR20160087471A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20160087471A
KR20160087471A KR1020150006322A KR20150006322A KR20160087471A KR 20160087471 A KR20160087471 A KR 20160087471A KR 1020150006322 A KR1020150006322 A KR 1020150006322A KR 20150006322 A KR20150006322 A KR 20150006322A KR 20160087471 A KR20160087471 A KR 20160087471A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
protective film
line
hydrogen bond
Prior art date
Application number
KR1020150006322A
Other languages
English (en)
Other versions
KR102193180B1 (ko
Inventor
정용빈
백철현
조은정
조정연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150006322A priority Critical patent/KR102193180B1/ko
Priority to US14/799,995 priority patent/US9536908B2/en
Publication of KR20160087471A publication Critical patent/KR20160087471A/ko
Application granted granted Critical
Publication of KR102193180B1 publication Critical patent/KR102193180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 배치되어 있는 게이트선, 상기 게이트선 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 반도체층, 상기 반도체층 위에 배치되어 있으며, 소스 전극을 포함하는 데이터선, 상기 반도체층 위에 배치되어 있으며, 상기 소스 전극과 마주하는 드레인 전극, 상기 게이트 절연막 위에 배치되어 있는 제1 전극, 상기 제1 전극 위에 배치되어 있으며, 질화 규소로 이루어져 있는 제1 보호막, 상기 제1 보호막 위에 배치되어 있는 상기 질화 규소로 이루어져 있는 제2 보호막, 그리고 상기 보호막 위에 배치되어 있는 제2 전극을 포함하고, 상기 제1 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비와 상기 제2 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비가 서로 다르다.

Description

박막 트랜지스터 표시판 {THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 배치되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 전기장 생성 전극을 모두 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.
한편, 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판은 박막 트랜지스터의 채널을 보호하기 위한 보호막을 형성한다. 보호막의 증착 시, 증착 장치와 기판 위에 형성된 금속 사이에서 아크 방전(arcing)이 발생할 수 있다. 이로 인하여 기판의 불량이 발생한다.
본 발명이 해결하고자 하는 과제는 보호막의 증착 시 아크 방전을 방지할 수 있는 두 전기장 생성 전극을 하나의 기판에 형성하는 액정 표시 장치에 사용되는 박막 트랜지스터 표시판을 제공하는 것이다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 배치되어 있는 게이트선, 상기 게이트선 위에 배치되어 있는 게이트 절연막, 상기 게이트 절연막 위에 배치되어 있는 반도체층, 상기 반도체층 위에 배치되어 있으며, 소스 전극을 포함하는 데이터선, 상기 반도체층 위에 배치되어 있으며, 상기 소스 전극과 마주하는 드레인 전극, 상기 게이트 절연막 위에 배치되어 있는 제1 전극, 상기 제1 전극 위에 배치되어 있으며, 질화 규소로 이루어져 있는 제1 보호막, 상기 제1 보호막 위에 배치되어 있는 상기 질화 규소로 이루어져 있는 제2 보호막, 그리고 상기 보호막 위에 배치되어 있는 제2 전극을 포함하고, 상기 제1 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비와 상기 제2 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비가 서로 다르다.
상기 제1 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비는 22 내지 24일 수 있다.
상기 제1 보호막의 두께는 200Å 내지 400Å일 수 있다.
상기 제2 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비는 0.9 내지 1.1일 수 있다.
상기 제2 보호막의 두께는 2600Å 내지 2800Å일 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 상기 게이트선과 동일한 층에 배치되어 있으며, 상기 게이트선과 분리되어 있는 기준 전극선을 더 포함하고, 상기 기준 전극선은 평면상 아래로 돌출되어 있는 연결부를 포함할 수 있다.
상기 제1 전극은 판 형태이고, 상기 제2 전극은 복수의 가지 전극을 포함할 수 있다.
상기 제1 전극은 화소 전극이고, 상기 제2 전극은 기준 전극일 수 있다.
상기 게이트 절연막, 상기 제1 보호막 및 상기 제2 보호막은 상기 연결부를 노출하는 기준 전극선 노출구를 포함할 수 있다.
상기 제1 전극은 상기 드레인 전극 위에 배치되어 상기 드레인 전극과 직접 연결되어 있고, 상기 제2 전극은 상기 기준 전극선 노출구를 통하여 상기 연결부와 연결되어 있을 수 있다.
상기 제1 전극은 기준 전극이고, 상기 제2 전극은 화소 전극일 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 상기 제1 보호막과 상기 게이트 절연막, 상기 데이터선 및 상기 드레인 전극 사이에 위치하는 층간 절연막을 더 포함하고, 상기 제1 전극은 상기 층간 절연막 위에 위치할 수 있다.
상기 게이트 절연막 및 상기 층간 절연막은 상기 연결부를 노출하는 기준 전극선 노출구를 포함할 수 있다.
상기 제1 전극은 상기 기준 전극선 노출구를 통하여 상기 연결부와 연결되어 있을 수 있다.
상기 게이트 절연막, 상기 층간 절연막, 상기 제1 보호막 및 상기 제2 보호막은 상기 드레인 전극을 노출하는 드레인 전극 노출구를 포함할 수 있다.
상기 제2 전극은 상기 드레인 전극 노출구를 통하여 상기 드레인 전극과 연결되어 있을 수 있다.
본 발명의 실시예에 따르면, 보호막을 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비가 서로 다른 제1 및 제2 보호막의 이중 구조로 형성하고, 제1 보호막은 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 22 내지 24로 형성함에 따라, 보호막의 형성 과정에서 발생하는 아크 방전의 발생을 감소시킬 수 있다. 이에 따라, 기판에 손실이 발생하는 것을 방지할 수 있다.
또한, 상기와 같은 이중 구조의 보호막에 의해 투과율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ 선을 따라 자른 단면도이다.
도 4는 도 1의 박막 트랜지스트 표시판을 Ⅳ-Ⅳ 선을 따라 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 종래의 박막 트랜지스터 표시판의 투과율을 비교한 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다.
도 7은 도 6의 박막 트랜지스터 표시판을 Ⅶ-Ⅶ 선을 따라 잘라 도시한 단면도이다.
도 8은 도 6의 박막 트랜지스터 표시판을 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다.
도 9는 도 6의 박막 트랜지스터 표시판을 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다. 도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다. 도 3은 도 1의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ 선을 따라 자른 단면도이다. 도 4는 도 1의 박막 트랜지스트 표시판을 Ⅳ-Ⅳ 선을 따라 자른 단면도이다.
도 1 내지 도 4를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 기준 전극선(131)이 배치되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 게이트 패드(도시하지 않음)를 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 절연 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 절연 기판(110) 위에 직접 장착되거나, 절연 기판(110)에 집적될 수 있다. 게이트 구동 회로가 절연 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
기준 전극선(131)은 기준 전압(reference voltage)를 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 각 기준 전극선(131)은 평면상 기준 전극선(131) 아래로 돌출한 복수의 연결부(135)를 포함한다.
게이트선(121) 및 기준 전극선(131) 위에 질화 규소(SiNx) 또는 산화 규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 배치되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 반도체층(151)이 배치되어 있다. 반도체층(151)은 주로 세로 방향으로 뻗어 있으며, 각 반도체층(151)은 게이트 전극(124)을 향하여 뻗어 나온 돌출부(154)를 포함한다.
반도체층(151) 위에 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 배치되어 있다. 선형 및 섬형 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 각 선형 저항성 접촉 부재(161)는 돌출된 돌출 저항성 접촉 부재(163)를 가지고 있으며, 이 돌출 저항성 접촉 부재(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 선형 반도체층(151)의 돌출부(154) 위에 배치되어 있다.
선형 및 섬형 저항성 접촉 부재(161, 165) 위에 각각 복수의 데이터선 (171)과 복수의 드레인 전극(drain electrode)(175)이 배치되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 데이터 패드(179)을 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 드레인 전극(175)은 막대형인 한 쪽 끝 부분과 면적이 넓은 확장부를 포함한다. 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(151)의 돌출부(154)에 형성된다.
선형 및 섬형 저항성 접촉 부재(161, 165)는 반도체층(151)과 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
드레인 전극(175) 및 게이트 절연막(140) 위에 화소 전극(191)이 배치되어 있다.
화소 전극(191)은 화소 영역을 덮고 있는 판 형태(plane shape)를 가지고, 드레인 전극(175)의 확장부와 직접 접촉하여 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 화소 전극(191)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다.
데이터선(171), 드레인 전극(175), 화소 전극(191) 및 노출된 반도체층(151)의 돌출부(154) 부분 위에 제1 보호막(180p)이 배치되어 있다.
제1 보호막(180p)은 질화 규소(SiNx)로 이루어져 있으며, 그 두께는 200Å 내지 400Å가 바람직하다. 여기서, 제1 보호막(180p)의 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 22 내지 24가 바람직하다.
제1 보호막(180p) 위에 제2 보호막(180q)이 배치되어 있다.
제2 보호막(180q)은 질화 규소로 이루어져 있으며, 그 두께는 2600Å 내지 2800Å가 바람직하다. 여기서, 제2 보호막(180q)의 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 0.9 내지 1.1이 바람직하다.
종래에는 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 0.9 내지 1.1인 단일막의 보호막이 배치되는데, 이 경우 보호막의 증착 과정에서 아크 방전(arcing)이 발생할 수 있는데, 이러한 아크 방전에 의해 기판에 손실(damage)을 입히게 된다.
본 실시예에서는 보호막이 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비가 서로 다른 제1 및 제2 보호막(180p, 180q)의 이중 구조로 배치되어 있다. 특히, 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 22 내지 24인 제1 보호막(180p)을 배치함에 따라, 보호막의 형성 과정에서 발생하는 아크 방전의 발생을 감소시킬 수 있다. 이에 따라, 기판에 손실이 발생하는 것을 방지할 수 있다.
제1 보호막(180p), 제2 보호막(180q) 및 게이트 절연막(140)에는 기준 전극선(131)의 연결부(135)를 노출하는 기준 전극선 노출구(187)가 형성되어 있다. 또한, 제1 보호막(180p) 및 제2 보호막(180q)에는 데이터 패드(179)를 노출하는 데이터 패드 노출구(182)가 형성되어 있다.
제2 보호막(180q) 위에 기준 전극(270) 및 접촉 보조 부재(82)가 배치되어 있다. 기준 전극(270) 및 접촉 보조 부재(82)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있다. 또한, 기준 전극(270) 및 접촉 보조 부재(82)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등의 불투명한 도전 물질로 이루어질 수도 있다.
기준 전극(270)은 기준 전극선 노출구(187)를 통하여 기준 전극선(131)의 연결부(135)와 연결되어 있으며, 기준 전극선(131)으로부터 기준 전압(reference voltage)을 인가 받는다.
기준 전극(270)은 복수의 가지 전극(271)을 포함한다. 기준 전극(270)의 가지 전극(271)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5° 내지 약 20°의 각도를 이루도록 기울어질 수 있다.
또한, 한 화소의 기준 전극(270)은 열방향으로 인접한 화소의 기준 전극(270)과 연결되어 있다.
데이터 전압이 인가된 화소 전극(191)은 기준 전압을 인가 받는 기준 전극(270)과 함께 전기장을 생성함으로써, 화소 전극(191) 및 공통 전극(270) 위에 위치하는 액정층(도시하지 않음)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 실시예에서는 화소 전극이 판 형태이고, 기준 전극이 복수의 가지 전극을 포함함을 설명하고 있으나, 화소 전극이 복수의 가지 전극을 포함하고, 기준 전극이 판 형태일 수도 있다.
접촉 보조 부재(82)는 데이터 패드 노출구(182)를 통하여 데이터 패드(179)와 접촉한다.
그러면, 도 5를 참고하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 투과율에 대해 설명한다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판 및 종래의 박막 트랜지스터 표시판의 투과율을 비교한 그래프이다.
도 5에서, A는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 투과율을 나타내고, B는 종래의 박막 트랜지스터 표시판의 투과율을 나타낸다. 종래의 박막 트랜지스터 표시판은 보호막의 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 0.9 내지 1.1인 단일막 구조이다.
도 5를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판, 즉, 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비가 22 내지 24인 보호막을 포함하는 이중 구조의 보호막이 배치된 본 실시예에 따른 박막 트랜지스터 표시판의 투과율의 투과율이 종래의 박막 트랜지스터 표시판의 투과율보다 향상되었음을 알 수 있다.
이하에서는, 도 6 내지 도 9를 참고하여, 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이다. 도 7은 도 6의 박막 트랜지스터 표시판을 Ⅶ-Ⅶ 선을 따라 잘라 도시한 단면도이다. 도 8은 도 6의 박막 트랜지스터 표시판을 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이다. 도 9는 도 6의 박막 트랜지스터 표시판을 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다.
도 6 내지 도 9를 참고하면, 본 실시예에 따른 박막 트랜지스터 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 기준 전극선(131)이 배치되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 게이트 패드(도시하지 않음)를 포함한다.
기준 전극선(131)은 기준 전압를 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 각 기준 전극선(131)은 아래로 돌출한 복수의 연결부(135)를 포함한다.
게이트선(121) 및 기준 전극선(131) 위에 질화 규소 또는 산화 규소 등으로 이루어지는 게이트 절연막(140)이 배치되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 반도체층(151)이 배치되어 있다. 반도체층(151)은 주로 세로 방향으로 뻗어 있으며, 각 반도체층(151)은 게이트 전극(124)을 향하여 뻗어 나온 돌출부(154)를 포함한다.
반도체층(151) 위에 복수의 선형 및 섬형 저항성 접촉 부재(161, 165)가 배치되어 있다. 선형 및 섬형 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드로 만들어질 수 있다. 각 선형 저항성 접촉 부재(161)는 돌출된 돌출 저항성 접촉 부재(163)를 가지고 있으며, 이 돌출 저항성 접촉 부재(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 위에 복수의 데이터선 (171)과 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 소스 전극(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 데이터 패드(179)를 포함한다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 드레인 전극(175)은 막대형인 한 쪽 끝 부분과 면적이 넓은 확장부를 포함한다. 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
선형 및 섬형 저항성 접촉 부재(161, 165)는 선형 반도체층(151)과 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
게이트 절연막(140), 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(151)의 돌출부(154) 부분 위에 층간 절연막(145)이 배치되어 있다. 층간 절연막(145) 및 게이트 절연막(140)에는 기준 전극선(131)의 연결부(135)를 노출하는 기준 전극선 노출구(187)가 형성되어 있다.
층간 절연막(145) 위에 기준 전극(270)이 배치되어 있다. 기준 전극(270)은 화소 영역을 덮고 있는 판 형태를 가진다. 기준 전극(270)은 기준 전극선 노출구(187)를 통하여 기준 전극선(131)의 연결부(135)와 연결되어 있으며, 기준 전극선(131)으로부터 기준 전압을 인가 받는다. 기준 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 또한, 한 화소의 기준 전극(270)은 열방향으로 인접한 화소의 기준 전극(270)과 연결되어 있다.
기준 전극(270) 및 층간 절연막(145) 위에 제1 보호막(180p)이 배치되어 있다.
제1 보호막(180p)은 질화 규소(SiNx)로 이루어져 있으며, 그 두께는 200Å 내지 400Å가 바람직하다. 여기서, 제1 보호막(180p)의 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 22 내지 24가 바람직하다.
제1 보호막(180p) 위에 제2 보호막(180q)이 배치되어 있다.
제2 보호막(180q)은 질화 규소로 이루어져 있으며, 그 두께는 2600Å 내지 2800Å가 바람직하다. 여기서, 제2 보호막(180q)의 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비는 0.9 내지 1.1이 바람직하다.
이와 같이, 규소-수소 결합(Si-H)에 대한 질소-수소 결합(N-H)의 비가 22 내지 24인 제1 보호막(180p)을 배치함에 따라, 보호막의 형성 과정에서 발생하는 아크 방전의 발생을 감소시킬 수 있다. 이에 따라, 기판에 손실이 발생하는 것을 방지할 수 있다.
층간 절연막(145), 제1 보호막(180p) 및 제2 보호막(180q)에는 드레인 전극(175)을 노출하는 드레인 전극 노출구(185)가 형성되어 있다. 또한, 층간 절연막(145), 제1 보호막(180p) 및 제2 보호막(180q)에는 데이터 패드(179)를 노출하는 데이터 패드 노출구(182)가 형성되어 있다.
제2 보호막(180q) 위에 화소 전극(191) 및 접촉 보조 부재(82)가 배치되어 있다. 화소 전극(191)은 드레인 전극 노출구(185)를 통하여 드레인 전극(175)과 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(82)는 데이터 패드 노출구(182)를 통하여 데이터 패드(179)와 접촉한다.
화소 전극(191) 및 접촉 보조 부재(82)는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 또한, 화소 전극(191) 및 접촉 보조 부재(82)는 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속, 은이나 은 합금 등 은 계열 금속, 몰리브덴이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬, 탄탈륨 및 티타늄 등의 불투명한 도전 물질로 이루어질 수 있다.
화소 전극(191)은 복수의 가지 전극(192)을 포함한다. 화소 전극(191)의 가지 전극(192)은 게이트선(121)과 거의 나란한 방향으로 뻗어 있으며, 게이트선(121)과 약 5° 내지 약 20°의 각도를 이루도록 기울어질 수 있다.
데이터 전압이 인가된 화소 전극(191)은 기준 전압을 인가 받는 기준 전극(270)과 함께 전기장을 생성함으로써, 화소 전극(191) 및 공통 전극(270) 위에 위치하는 액정층(도시하지 않음)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 실시예에서는 기준 전극이 판 형태이고, 화소 전극이 복수의 가지 전극을 포함함을 설명하고 있으나, 기준 전극이 복수의 가지 전극을 포함하고, 화소 전극이 판 형태일 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
121: 게이트선 124: 게이트 전극
131: 기준 전극선 135: 연결부
151: 반도체층 171: 데이터선
173: 소스 전극 175: 드레인 전극
180p: 제1 보호막 180q: 제2 보호막
191: 화소 전극 270: 공통 전극

Claims (16)

  1. 절연 기판,
    상기 절연 기판 위에 배치되어 있는 게이트선,
    상기 게이트선 위에 배치되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 배치되어 있는 반도체층,
    상기 반도체층 위에 배치되어 있으며, 소스 전극을 포함하는 데이터선,
    상기 반도체층 위에 배치되어 있으며, 상기 소스 전극과 마주하는 드레인 전극,
    상기 게이트 절연막 위에 배치되어 있는 제1 전극,
    상기 제1 전극 위에 배치되어 있으며, 질화 규소로 이루어져 있는 제1 보호막,
    상기 제1 보호막 위에 배치되어 있는 상기 질화 규소로 이루어져 있는 제2 보호막, 그리고
    상기 보호막 위에 배치되어 있는 제2 전극을 포함하고,
    상기 제1 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비와 상기 제2 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비가 서로 다른 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비는 22 내지 24인 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 보호막의 두께는 200Å 내지 400Å인 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제2 보호막의 규소-수소 결합에 대한 질소-수소 결합의 비는 0.9 내지 1.1인 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 보호막의 두께는 2600Å 내지 2800Å인 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 게이트선과 동일한 층에 배치되어 있으며, 상기 게이트선과 분리되어 있는 기준 전극선을 더 포함하고,
    상기 기준 전극선은 평면상 아래로 돌출되어 있는 연결부를 포함하는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 전극은 판 형태이고, 상기 제2 전극은 복수의 가지 전극을 포함하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 제1 전극은 화소 전극이고, 상기 제2 전극은 기준 전극인 박막 트랜지스터 표시판.
  9. 제8항에서,
    상기 게이트 절연막, 상기 제1 보호막 및 상기 제2 보호막은 상기 연결부를 노출하는 기준 전극선 노출구를 포함하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제1 전극은 상기 드레인 전극 위에 배치되어 상기 드레인 전극과 직접 연결되어 있고, 상기 제2 전극은 상기 기준 전극선 노출구를 통하여 상기 연결부와 연결되어 있는 박막 트랜지스터 표시판.
  11. 제7항에서,
    상기 제1 전극은 기준 전극이고, 상기 제2 전극은 화소 전극인 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 제1 보호막과 상기 게이트 절연막, 상기 데이터선 및 상기 드레인 전극 사이에 위치하는 층간 절연막을 더 포함하고,
    상기 제1 전극은 상기 층간 절연막 위에 위치하는 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 게이트 절연막 및 상기 층간 절연막은 상기 연결부를 노출하는 기준 전극선 노출구를 포함하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 제1 전극은 상기 기준 전극선 노출구를 통하여 상기 연결부와 연결되어 있는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 게이트 절연막, 상기 층간 절연막, 상기 제1 보호막 및 상기 제2 보호막은 상기 드레인 전극을 노출하는 드레인 전극 노출구를 포함하는 박막 트랜지스터 표시판.
  16. 제15항에서,
    상기 제2 전극은 상기 드레인 전극 노출구를 통하여 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
KR1020150006322A 2015-01-13 2015-01-13 박막 트랜지스터 표시판 KR102193180B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150006322A KR102193180B1 (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판
US14/799,995 US9536908B2 (en) 2015-01-13 2015-07-15 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150006322A KR102193180B1 (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20160087471A true KR20160087471A (ko) 2016-07-22
KR102193180B1 KR102193180B1 (ko) 2020-12-21

Family

ID=56368073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006322A KR102193180B1 (ko) 2015-01-13 2015-01-13 박막 트랜지스터 표시판

Country Status (2)

Country Link
US (1) US9536908B2 (ko)
KR (1) KR102193180B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047550A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078064A (zh) * 2014-10-14 2017-08-18 夏普株式会社 氮化物半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871940B2 (en) * 2004-03-12 2011-01-18 Universiteit Utrecht Holding B.V. Apparatus and process for producing thin films and devices
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100279265B1 (ko) 1998-10-29 2001-02-01 김영환 박막 트랜지스터 액정표시소자의 보호막 형성방법
KR100488939B1 (ko) 2000-12-29 2005-05-11 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 박막액정트랜지스터 액정표시소자제조방법
US20040018750A1 (en) 2002-07-02 2004-01-29 Sophie Auguste J.L. Method for deposition of nitrogen doped silicon carbide films
KR101449460B1 (ko) 2008-05-23 2014-10-13 주성엔지니어링(주) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7871940B2 (en) * 2004-03-12 2011-01-18 Universiteit Utrecht Holding B.V. Apparatus and process for producing thin films and devices
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047550A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20160204125A1 (en) 2016-07-14
KR102193180B1 (ko) 2020-12-21
US9536908B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
KR101382481B1 (ko) 표시 장치
KR20080046807A (ko) 표시판
KR20070087395A (ko) 표시판
US20070139572A1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR101702645B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101230307B1 (ko) 액정 표시 장치
KR101535810B1 (ko) 액정 표시 장치
KR102140644B1 (ko) 박막 트랜지스터 표시판 및 이의 제조방법
KR102193180B1 (ko) 박막 트랜지스터 표시판
KR20070052173A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20160095700A (ko) 액정 표시 장치
US10216051B2 (en) Liquid crystal display and a method of measuring a capacitance of a liquid crystal display
KR20080051536A (ko) 액정 표시 장치
US7394099B2 (en) Thin film array panel
KR20140057726A (ko) 액정 표시 장치
KR20150109544A (ko) 표시 장치 및 이의 제조 방법
US9048143B2 (en) Defect-resistant thin film transistor array panel and manufacturing method thereof
KR102050512B1 (ko) 액정 표시 장치
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same
KR20150024646A (ko) 액정 표시 장치
KR102065764B1 (ko) 박막 트랜지스터 표시판
US9287298B2 (en) Liquid crystal display and manufacturing method thereof
KR102228900B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20070079377A (ko) 박막 트랜지스터 표시판 및 그 의 제조 방법
KR20080036367A (ko) 표시판

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant