KR20160081787A - Highly efficient light-emitting diode - Google Patents

Highly efficient light-emitting diode Download PDF

Info

Publication number
KR20160081787A
KR20160081787A KR1020150165706A KR20150165706A KR20160081787A KR 20160081787 A KR20160081787 A KR 20160081787A KR 1020150165706 A KR1020150165706 A KR 1020150165706A KR 20150165706 A KR20150165706 A KR 20150165706A KR 20160081787 A KR20160081787 A KR 20160081787A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
layer
contact
insulating layer
Prior art date
Application number
KR1020150165706A
Other languages
Korean (ko)
Other versions
KR102478524B1 (en
Inventor
오세희
강민우
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to US14/985,162 priority Critical patent/US9847457B2/en
Publication of KR20160081787A publication Critical patent/KR20160081787A/en
Priority to US15/838,264 priority patent/US10573785B2/en
Priority to US16/782,969 priority patent/US10784406B2/en
Priority to US17/024,167 priority patent/US10950755B2/en
Priority to KR1020220173754A priority patent/KR102647674B1/en
Application granted granted Critical
Publication of KR102478524B1 publication Critical patent/KR102478524B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

The present invention relates to a highly efficient light emitting diode. The highly efficient light emitting diode comprises: a first conductive type semiconductor layer; a mesa including a second conductive type semiconductor layer arranged on the first conductive type semiconductor layer and an active layer arranged between the first conductive type semiconductor layer and the second conductive type semiconductor layer; and a first electrode arranged on the mesa. Additionally, the first conductive type semiconductor layer comprises: a first contact area arranged near the mesa, along the outline of the first conductive type semiconductor layer; and a second contact area which is partially covered by the mesa. Meanwhile, the first electrode is electrically connected to at least parts of the first contact area and at least parts of the second contact area. Here, the line width of the area where the first contact area is in contact with the first electrode may be wider than the line width of the area where the second contact area is in contact with the first electrode. The purpose of the present invention is to provide the light emitting diode whose forward voltage is low, thereby preventing damage to the light emitting diode, caused by cracks, and improving reliability and efficiency.

Description

고효율 발광 다이오드{Highly efficient light-emitting diode}[0001] The present invention relates to a high-efficiency light-emitting diode

본 발명은 고효율 발광 다이오드에 관한 것으로, 특히, 제1 전극과 제1 도전형 반도체층이 접하는 영역을 조절하여 순방향 전압을 낮출 수 있는 발광 다이오드에 관한 것이다.The present invention relates to a high efficiency light emitting diode, and more particularly, to a light emitting diode capable of lowering a forward voltage by adjusting a region where a first electrode and a first conductivity type semiconductor layer are in contact with each other.

발광 다이오드(LED)는 전기적 에너지를 광으로 변환하는 고체 상태 소자이며, 일반적으로 반대 도전형 불순물로 도핑된 반도체층들 사이에 개재된 하나 이상의 반도체 재료의 활성층을 포함한다. 바이어스가 이 도핑 층들을 가로질러 인가되는 경우, 전자와 정공이 활성층에 주입되고, 재결합하여 광이 발생한다.Light emitting diodes (LEDs) are solid state devices that convert electrical energy into light and generally comprise an active layer of one or more semiconductor materials interposed between semiconductor layers doped with opposite conductivity type impurities. When a bias is applied across these doping layers, electrons and holes are injected into the active layer and recombined to generate light.

발광 다이오드에서 광을 발생시키기 위해 순방향 전압(Vf)을 공급하게 되며, 발광 효율이 우수한 발광 다이오드는 통상 동일한 광량을 더 낮은 순방향 전압에서 방출시킬 수 있는 발광 다이오드를 말한다. 따라서, 발광 다이오드의 순방향 전압을 낮추기 위한 방법들이 시도되고 있다.A forward voltage Vf is supplied to the light emitting diode to generate light, and a light emitting diode having an excellent light emitting efficiency is generally a light emitting diode capable of emitting the same amount of light at a lower forward voltage. Therefore, methods for lowering the forward voltage of the light emitting diode have been attempted.

한편, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 절단되는 면에 노출된 절연층에 크랙(crack)이 발생하기 쉽다. 이러한 크랙(crack)은 발광 다이오드의 내부로 진행할 수 있다. 나아가, 크랙에 기인하여 절연층이 반도체층으로부터 분리되는 계면 박리가 발생할 수 있다. 이에 따라, 크랙이나 절연층과 반도체층의 계면을 따라, 습기 등의 오염물질이 발광 다이오드 내부로 침투하여 발광 다이오드가 오염될 수 있으며, 발광 다이오드 내의 층들의 박리력이 감소할 수 있어서, 발광 다이오드의 신뢰성이 저하되는 문제가 발생할 수 있다.On the other hand, in the dicing process of separating the wafer type light emitting diodes into individual light emitting diodes, cracks are likely to be generated in the insulating layer exposed on the cut surface. Such a crack can proceed inside the light emitting diode. Furthermore, interface delamination may occur where the insulating layer is separated from the semiconductor layer due to the crack. Accordingly, contaminants such as moisture or the like may penetrate into the light emitting diode along the crack or the interface between the insulating layer and the semiconductor layer, and the light emitting diode may be contaminated, and the peeling force of the layers in the light emitting diode may decrease, There is a possibility that the reliability of the apparatus is deteriorated.

따라서, 절연층의 크랙 발생을 방지하여, 발광 다이오드의 신뢰성을 개선할 필요가 있다.Therefore, it is necessary to prevent the occurrence of cracks in the insulating layer and to improve the reliability of the light emitting diode.

본 발명이 해결하고자 하는 과제는, 순방향 전압이 낮은 발광 다이오드를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a light emitting diode having a low forward voltage.

본 발명이 해결하고자 하는 또 다른 과제는, 크랙에 의한 발광 다이오드의 손상을 방지하여, 신뢰성 및 발광 효율이 향상된 발광 다이오드를 제공하는 것이다.Another object of the present invention is to provide a light emitting diode which can prevent damage to a light emitting diode due to cracks, thereby improving reliability and luminous efficiency.

본 발명의 일 실시예에 따른 발광 다이오드는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사; 상기 메사 상에 배치된 제1 전극을 포함하되, 상기 제1 도전형 반도체층은, 상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및 상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며, 상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고, 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 클 수 있다. 제1 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적을 제2 컨택 영역을 통해 제1 전극과 제1 도전형 반도체층이 접하는 면적에 비해 상대적으로 증가시킴으로써, 상기 발광 다이오드의 순방향 전압(Vf)을 감소시킬 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.According to an embodiment of the present invention, there is provided a light emitting diode including: a first conductive semiconductor layer; A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer, and an active layer disposed between the second conductivity type semiconductor layer and the first conductivity type semiconductor layer; And a first electrode disposed on the mesa, wherein the first conductive type semiconductor layer comprises: a first contact region disposed around the mesa along an outline of the first conductive type semiconductor layer; And a second contact region at least partially surrounded by the mesa, wherein the first electrode is electrically connected to at least a portion of the first contact region and to at least a portion of the second contact region, And the line width of the area in which the first electrode is in contact may be larger than the line width of the area in which the second contact area is in contact with the first electrode. The area where the first electrode and the first conductivity type semiconductor layer are in contact with each other through the first contact region is increased relatively to the area of the first electrode and the first conductivity type semiconductor layer in contact with each other through the second contact region, The forward voltage Vf can be reduced. Further, the current can be more effectively dispersed in the horizontal direction, and the luminous efficiency can be improved.

상기 제2 컨택 영역은 상기 제1 컨택 영역과 연결될 수 있다. 이를 통해, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다.The second contact area may be connected to the first contact area. Thereby, the current can be more effectively dispersed in the horizontal direction, and the luminous efficiency can be improved.

상기 제2 컨택 영역의 장축 방향의 길이는 상기 발광 다이오드의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극과 제1 도전형 반도체층이 접하는 영역이 증가할 수 있으므로, 상기 제1 전극에서 상기 제1 도전형 반도체층으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.The length of the second contact region in the major axis direction may be 0.5 times or more the length of one side of the light emitting diode. In this case, since the region in which the first electrode and the first conductivity type semiconductor layer are in contact can be increased, the current flowing from the first electrode to the first conductivity type semiconductor layer can be more effectively dispersed, .

상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛를 초과하며, 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛ 이하일 수 있다. The line width of the region in which the first contact region and the first electrode are in contact may exceed 10 mu m and the line width of the region in which the second contact region and the first electrode are in contact may be 10 mu m or less.

상기 제1 전극과 상기 메사 사이에 배치된 제1 절연층을 더 포함하되, 상기 제1 절연층은 상기 제1 컨택 영역 및 상기 제2 컨택 영역을 부분적으로 노출시킬 수 있다. And a first insulating layer disposed between the first electrode and the mesa, wherein the first insulating layer may partially expose the first contact region and the second contact region.

상기 제1 절연층은 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역보다 상기 메사에 인접하게 한정되어 배치될 수 있다. 이에 따라, 발광 면적을 줄이지 않고도 제1 전극과 제1 도전형 반도체층이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드들을 개별 발광 다이오드들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층의 외곽에 배치된 제1 절연층에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해 제1 전극 또는 후술할 제2 절연층의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극이 오염되는 것을 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.The first insulating layer may be disposed adjacent to the mesa, rather than a region in contact with the first contact region and the first electrode. Accordingly, the area of contact between the first electrode and the first conductivity type semiconductor layer can be increased without reducing the light emitting area. In addition, in the dicing process for separating the wafer-type light emitting diodes into the individual light emitting diodes, it is possible to prevent cracks from being generated in the first insulating layer disposed outside the first conductivity type semiconductor layer. Therefore, the peeling force of the first electrode or the second insulating layer, which will be described later, can be prevented from being weakened due to penetration of contaminants such as moisture through cracks, and the first electrode can be prevented from being contaminated, Reliability can be enhanced.

상기 제1 전극은 상기 제1 절연층에 의해 노출된 제1 컨택 영역 및 상기 제2 컨택 영역에 접하되, 상기 제1 컨택 영역의 외곽을 노출시킬 수 있다.The first electrode may contact the first contact region and the second contact region exposed by the first insulating layer, and may expose an outer portion of the first contact region.

상기 제1 도전형 반도체층 중 상기 제1 절연층의 하부에 배치되지 않는 부분의 두께는 상기 제1 절연층 하부에 배치된 부분의 두께보다 작을 수 있다. 상기 제1 도전형 반도체층 상면의 일부가 식각되어 제거되므로, 도전성 및 접착력을 저하시키는 불활성 입자 등을 제거할 수 있다.The thickness of a portion of the first conductive semiconductor layer that is not disposed below the first insulating layer may be smaller than a thickness of a portion disposed below the first insulating layer. A part of the upper surface of the first conductive type semiconductor layer is etched and removed, so that inert particles or the like, which deteriorates conductivity and adhesion, can be removed.

상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께는 상기 제1 도전형 반도체층의 상면에 배치된 제1 절연층의 두께와 동일할 수 있다. 이에 따라, 메사 측면으로 외부 오염 물질이 침투되는 것이 방지될 수 있다.The thickness of the first insulating layer disposed on the upper surface of the second conductive type semiconductor layer may be equal to the thickness of the first insulating layer disposed on the upper surface of the first conductive type semiconductor layer. As a result, external contaminants can be prevented from penetrating into the mesa side surface.

상기 제1 전극 및 상기 제1 전극에 의해 노출된 상기 제2 컨택 영역을 덮는 제2 절연층을 더 포함할 수 있다.And a second insulating layer covering the second contact region exposed by the first electrode and the first electrode.

상기 제1 전극은 복수개의 층으로 이루어진 복합층이며,Wherein the first electrode is a composite layer composed of a plurality of layers,

상기 제1 전극의 상면 중 상기 제2 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제1 전극과 상기 제2 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.An area of the upper surface of the first electrode in contact with the second insulating layer may be a Ti layer. Accordingly, the adhesion between the first electrode and the second insulating layer is improved, and reliability can be improved.

상기 제2 절연층은 상기 제1 전극을 노출시키는 개구부를 포함하며, 상기 제1 전극의 상면 중 상기 제2 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.The second insulating layer may include an opening for exposing the first electrode, and an area of the upper surface of the first electrode exposed by the opening of the second insulating layer may be an Au layer.

상기 제1 전극과 접하는 제1 패드를 더 포함하며, 상기 제1 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제1 패드와 제1 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.And a first pad in contact with the first electrode, wherein the first pad is in contact with the exposed Au layer. Accordingly, the adhesion between the first pad and the first electrode can be improved and the resistance can be reduced.

상기 제2 도전형 반도체층 상에 배치되며 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 제1 절연층에 의해 상기 제1 전극으로부터 절연될 수 있다.And a second electrode disposed on the second conductive type semiconductor layer and electrically connected to the second conductive type semiconductor layer, wherein the second electrode is insulated from the first electrode by the first insulating layer .

상기 제2 전극의 상면에 배치된 제1 절연층의 두께는 상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께보다 작을 수 있다.The thickness of the first insulating layer disposed on the upper surface of the second electrode may be smaller than the thickness of the first insulating layer disposed on the upper surface of the second conductive type semiconductor layer.

상기 제2 전극은 복수개의 층으로 이루어진 복합층이며, 상기 제2 전극의 상면 중 상기 제1 절연층과 접하는 영역은 Ti층일 수 있다. 이에 따라, 상기 제2 전극과 상기 제1 절연층의 접착력이 개선되어 신뢰성이 향상될 수 있다.The second electrode may be a composite layer including a plurality of layers, and the upper surface of the second electrode may be a Ti layer in contact with the first insulating layer. Accordingly, the adhesion between the second electrode and the first insulating layer is improved, and reliability can be improved.

상기 제1 절연층은 상기 제2 전극을 노출시키는 개구부를 포함하며, 상기 제2 전극의 상면 중 상기 제1 절연층의 개구부에 의해 노출된 영역은 Au층일 수 있다.The first insulating layer includes an opening for exposing the second electrode, and an exposed region of the upper surface of the second electrode by the opening of the first insulating layer may be an Au layer.

상기 제2 전극과 접하는 제2 패드를 더 포함하며, 상기 제2 패드는 상기 노출된 Au층과 접할 수 있다. 이에 따라, 제2 패드와 제2 전극 간의 접착력이 개선되고 저항이 줄어들 수 있다.And a second pad in contact with the second electrode, wherein the second pad is in contact with the exposed Au layer. Accordingly, the adhesion between the second pad and the second electrode can be improved and the resistance can be reduced.

상기 제1 도전형 반도체층 아래에 배치된 성장 기판을 더 포함할 수 있다.And a growth substrate disposed under the first conductive type semiconductor layer.

상기 제2 절연층이 상기 제1 도전형 반도체층의 측면의 전 영역과 상기 성장 기판의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층이 보호될 수 있으며, 성장 기판과 제1 도전형 반도체층의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 개선될 수 있다.The second insulating layer may cover a whole area of the side surface of the first conductivity type semiconductor layer and a part of a side surface of the growth substrate. As a result, the first conductivity type semiconductor layer can be protected from external moisture or impact, and the interface between the growth substrate and the first conductivity type semiconductor layer can be prevented from spreading, so that the reliability of the light emitting diode can be improved .

상기 성장 기판은 상기 성장 기판의 적어도 일 측면에서 수평 방향으로 연장된 띠 현상을 가지는 적어도 하나의 개질 영역을 포함할 수 있다. 이에 따라, 활성층에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다.The growth substrate may include at least one modified region having a banding phenomenon extending horizontally on at least one side of the growth substrate. Accordingly, extraction efficiency of light generated in the active layer to the outside can be improved.

상기 제2 절연층은 상기 제1 도전형 반도체층의 외곽으로부터 소정의 거리만큼 이격될 수 있다. 이에 따라, 개별 소자로 분리하는 공정에서 상기 제2 절연층의 손상이 최소화될 수 있다.The second insulating layer may be spaced apart from the first conductive semiconductor layer by a predetermined distance. Thus, damage to the second insulating layer can be minimized in the step of separating into individual elements.

상기 메사는 상기 제1 도전형 반도체층의 일 측면을 향해 돌출된 복수개의 돌출부; 및 상기 일 측면과 반대 방향에 배치된 타 측면을 향해 돌출된 복수개의 돌출부를 포함할 수 있다. 이에 따라, 상기 제1 도전형 반도체층의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극과 제2 컨택 영역 상에 배치된 제1 전극 간의 전류 이동이 원활하게 이루어질 수 있다. 따라서, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.The mesa includes a plurality of protrusions protruding toward one side of the first conductive semiconductor layer; And a plurality of protrusions protruding toward the other side disposed opposite to the one side surface. As a result, not only in the region adjacent to one side of the first conductivity type semiconductor layer but also in the region adjacent to the other side, the current movement between the second electrode on the protrusion and the first electrode disposed on the second contact region is smooth . Therefore, the degree of light emission of the region adjacent to the other side can be improved.

본 발명의 실시예들에 따르면, 제1 전극에서 제1 도전형 반도체층으로 흐르는 전류가 효과적으로 분산될 수 있어서, 순방향 전압이 감소될 수 있다. 또한, 제1 절연층의 크랙에 의한 제1 전극의 오염이 방지될 수 있으므로, 발광 다이오드의 신뢰성이 높아질 수 있다.According to embodiments of the present invention, the current flowing from the first electrode to the first conductivity type semiconductor layer can be effectively dispersed, so that the forward voltage can be reduced. In addition, since the first electrode can be prevented from being contaminated by cracks in the first insulating layer, the reliability of the light emitting diode can be enhanced.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 3은 도 1의 절취선 C-C'를 따라 취해진 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 4는 도 2의 일부분(I1)에 대한 확대도이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이다.
도 6은 도 5의 일부분(I2)에 대한 확대도이다.
도 7은 도 6의 일부분(I3)에 대한 확대도이다.
도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.
도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.
도 11는 도 9의 발광 다이오드의 측면도이다.
도 12은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 13은 도 12의 A-B-B'-A'를 따라 취해진 단면도이다.
도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드를 설명하기 위한 평면도이다.
도 15은 도 14의 A-A'를 따라 취해진 단면도이다.
도 16는 도 14의 B-B'를 따라 취해진 단면도이다.
도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.
도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 19는 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다.
도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
1 is a plan view illustrating a light emitting diode according to an embodiment of the present invention.
2 is a cross-sectional view taken along the tear line AB-B'-A 'of FIG.
FIG. 3 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention taken along the perforated line C-C 'of FIG.
4 is an enlarged view of a portion I 1 of FIG. 2;
5 is a cross-sectional view illustrating a light emitting diode and a circuit member on which the light emitting diode is mounted according to an embodiment of the present invention.
Figure 6 is an enlarged view of a portion (I 2) of FIG.
FIG. 7 is an enlarged view of a portion I 3 of FIG. 6; FIG.
8 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention mounted on a circuit member.
9 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
10 is a cross-sectional view taken along the tear line AB-B'-A 'in Fig.
11 is a side view of the light emitting diode of Fig.
12 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
13 is a cross-sectional view taken along the line AB-B'-A 'in FIG.
14 is a plan view illustrating a light emitting diode according to another embodiment of the present invention.
15 is a cross-sectional view taken along line A-A 'in Fig.
16 is a cross-sectional view taken along line B-B 'in Fig.
17 is an exploded perspective view illustrating an example in which a light emitting diode according to an embodiment of the present invention is applied to a lighting apparatus.
18 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a display device.
19 is a cross-sectional view for explaining an example of applying a light emitting diode according to an embodiment of the present invention to a display device.
20 is a cross-sectional view illustrating an example in which a light emitting diode according to an embodiment of the present invention is applied to a headlamp.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example so that those skilled in the art can sufficiently convey the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of components may be exaggerated for convenience. It is also to be understood that when an element is referred to as being "above" or "above" another element, But also includes the case where there are other components in between. Like reference numerals designate like elements throughout the specification.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드(200)를 설명하기 위한 평면도이고, 도 2는 도 1의 절취선 A-B-B'-A'를 따라 취해진 단면도이고, 도 3은 도 1의 절취선 C-C'를 따라 취해진 단면도이며, 도 4는 도 2의 일부분(I)의 확대도이다.1 is a plan view for explaining a light emitting diode 200 according to an embodiment of the present invention, FIG. 2 is a sectional view taken along a perforated line AB-B'-A 'of FIG. 1, C-C ', and Fig. 4 is an enlarged view of a portion (I) of Fig.

도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드(200)는 제1 도전형 반도체층(111), 활성층(112)과 제2 도전형 반도체층(113)을 포함하는 메사(M), 제1 절연층(130), 제1 전극(140), 및 제2 절연층(150)을 포함할 수 있으며, 나아가, 성장 기판(100) 및 제2 전극(120)을 포함할 수 있다.1 to 4, a light emitting diode 200 according to an exemplary embodiment of the present invention includes a first conductive semiconductor layer 111, an active layer 112, and a second conductive semiconductor layer 113 And may include a mesa M, a first insulating layer 130, a first electrode 140, and a second insulating layer 150, and further includes a growth substrate 100 and a second electrode 120 can do.

성장 기판(100)은 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 질화갈륨 기판, 질화알루미늄 기판, 실리콘 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(100)은 패터닝된 사파이어 기판(PSS)일 수 있다. 성장 기판(100)의 측면은 경사면을 포함할 수 있으며, 이에 따라 활성층(112)에서 생성된 광의 추출이 개선될 수 있다.The growth substrate 100 is not limited as long as it can grow the first conductivity type semiconductor layer 111, the active layer 112 and the second conductivity type semiconductor layer 113. For example, the growth substrate 100 may be a sapphire substrate, A carbide substrate, a gallium nitride substrate, an aluminum nitride substrate, a silicon substrate, or the like. In particular, in this embodiment, the growth substrate 100 may be a patterned sapphire substrate (PSS). The side surface of the growth substrate 100 may include an inclined surface, whereby the extraction of the light generated in the active layer 112 can be improved.

제2 도전형 반도체층(113)은 제1 도전형 반도체층(111) 상에 배치될 수 있으며, 활성층(112)은 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 사이에 배치될 수 있다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 Ⅲ-Ⅴ 계열 화합물 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(111)은 n형 불순물(예를 들어, Si)을 포함할 수 있고, 제2 도전형 반도체층(113)은 p형 불순물(예를 들어, Mg)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(112)은 다중양자우물구조(MQM)를 포함할 수 있다. 발광 다이오드(200)에 순방향 바이어스가 가해지면 활성층(112)에서 전자와 정공이 결합하면서 빛을 방출하게 된다. 제1 도전형 반도체층(111), 활성층(112), 및 제2 도전형 반도체층(113)은 금속유기화학 기상증착(MOCVD) 또는 분자선에피택시(MBE) 등의 기술을 이용하여 성장 기판(100) 상에 성장될 수 있다.The second conductive semiconductor layer 113 may be disposed on the first conductive semiconductor layer 111. The active layer 112 may include a first conductive semiconductor layer 111 and a second conductive semiconductor layer 113, As shown in FIG. The first conductive semiconductor layer 111, the active layer 112, and the second conductive semiconductor layer 113 may include a III-V compound semiconductor, for example, (Al, Ga, In) N Based semiconductor, for example. The first conductivity type semiconductor layer 111 may include an n-type impurity (for example, Si), and the second conductivity type semiconductor layer 113 may include a p-type impurity (for example, Mg) have. It may also be the opposite. The active layer 112 may comprise a multiple quantum well structure (MQM). When a forward bias is applied to the light emitting diode 200, electrons and holes are combined with each other in the active layer 112 to emit light. The first conductivity type semiconductor layer 111, the active layer 112 and the second conductivity type semiconductor layer 113 are formed on the growth substrate 110 by using a technique such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxy (MBE) 100). ≪ / RTI >

본 발명의 일 실시예에 따른 발광 다이오드(200)는 활성층(112) 및 제2 도전형 반도체층(113)을 포함하는 적어도 하나의 메사(M)를 포함할 수 있다. 도 1을 참조하면, 메사(M)는 복수개의 돌출부를 포함할 수 있으며, 복수개의 돌출부들 사이는 서로 이격될 수 있다. 이에 한정되는 것은 아니며, 발광 다이오드(200)는 서로 이격된 복수개의 메사(M)를 포함할 수도 있다. 메사(M)의 측면은 포토레지스트 리플로우와 같은 기술을 사용함으로써 경사지게 형성될 수 있으며, 경사진 메사(M)의 측면은 활성층(112)에서 생성된 발광 효율을 향상시킬 수 있다.The light emitting diode 200 according to an exemplary embodiment of the present invention may include at least one mesa M including an active layer 112 and a second conductive semiconductor layer 113. Referring to FIG. 1, the mesa M may include a plurality of protrusions, and a plurality of protrusions may be spaced apart from each other. The present invention is not limited thereto, and the light emitting diode 200 may include a plurality of mesas M spaced from each other. The side surface of the mesa M may be inclined by using a technique such as photoresist reflow and the side surface of the inclined mesa M may improve the luminous efficiency generated in the active layer 112. [

제1 도전형 반도체층(111)은 메사(M)를 통해 노출되는 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 포함할 수 있다. 메사(M)는 제1 도전형 반도체층(111) 상에 배치된 활성층(112) 및 제2 도전형 반도체층(113)을 제거하여 형성하기 때문에, 메사(M)를 제외한 부분은 제1 도전형 반도체층(111)의 노출된 상면인 컨택 영역이 된다. 후술할 제1 전극(140)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)과 접함으로써, 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 외곽을 따라 메사(M) 주위에 배치될 수 있으며, 구체적으로, 메사(M)와 발광 다이오드(200)의 측면 사이에서 제1 도전형 반도체층의 상면 외곽을 따라 배치될 수 있다. 제2 컨택 영역(R2)은 메사(M)에 의해 적어도 부분적으로 둘러싸일 수 있다. 예를 들어, 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)은 제1 도전형 반도체층(111)의 측면들과 인접하게 배치될 수 있고, 제2 컨택 영역(R2)은 메사(M)의 돌출부 사이에 배치되어, 메사(M)에 의해 부분적으로 둘러싸일 수 있다. 도시되진 않았지만, 메사가 복수인 경우, 제2 컨택 영역(R2)은 복수의 메사들 사이에 배치될 수 있다. 나아가, 제2 컨택 영역(R1)은 메사(M)에 의해 완전히 둘러싸일 수도 있다. 이를 통해, 발광 다이오드(200)의 외곽 및 중심부에서 전류가 이동할 수 있어서, 전류가 효과적으로 분산될 수 있다.The first conductivity type semiconductor layer 111 may include a first contact region R 1 and a second contact region R 2 exposed through the mesa M. [ Since the mesa M is formed by removing the active layer 112 and the second conductivity type semiconductor layer 113 disposed on the first conductivity type semiconductor layer 111, Type semiconductor layer 111 is exposed. The first electrode 140 to be described later may be electrically connected to the first conductivity type semiconductor layer 111 by being in contact with the first contact region R 1 and the second contact region R 2 . The first contact region R 1 may be disposed around the mesa M along the outer periphery of the first conductivity type semiconductor layer 111 and specifically between the mesa M and the side of the light emitting diode 200 And may be disposed along the upper surface of the first conductivity type semiconductor layer. The second contact region R 2 may be at least partially surrounded by the mesa M. [ For example, referring to FIGS. 1 and 2, the first contact region R 1 may be disposed adjacent to the sides of the first conductive semiconductor layer 111, and the second contact region R 2 may be disposed adjacent to the second contact region R 1 . May be disposed between the protrusions of the mesa (M) and partially surrounded by the mesa (M). Although not shown, when the mesa is plural, the second contact region R 2 may be disposed between the plurality of mesas. Further, the second contact region R 1 may be completely surrounded by the mesa M. Accordingly, the current can be moved at the outer portion and the center portion of the light emitting diode 200, so that the current can be effectively dispersed.

제2 컨택 영역(R2)의 장축 방향의 길이는 발광 다이오드(200)의 일 변 길이의 0.5배 이상일 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.The length of the second contact region R 2 in the major axis direction may be 0.5 times or more the length of one side of the light emitting diode 200. In this case, the region where the first electrode 140 and the first conductivity type semiconductor layer 111 are in contact with each other can be increased, so that the current flowing from the first electrode 140 to the first conductivity type semiconductor layer 111 can be more effectively So that the forward voltage can be further reduced.

제1 컨택 영역(R1) 및 제2 컨택 영역(R2)은 사진 및 식각 기술을 이용하여 형성될 수 있다. 예를 들어, 포토레지스트를 이용하여 식각 영역을 정의하고, ICP와 같은 건식 식각을 이용하여 제2 도전형 반도체층(113)과 활성층(112)를 식각함으로써 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)이 형성될 수 있다.The first contact region R 1 and the second contact region R 2 may be formed using photolithography and etching techniques. For example, an etching region is defined by using a photoresist, and the second conductive type semiconductor layer 113 and the active layer 112 are etched by dry etching such as ICP to form first contact regions R 1 and R 2 2 contact region R 2 may be formed.

제2 전극(120)은 제2 도전형 반도체층(113) 상에 배치되며, 제2 도전형 반도체층(113)과 전기적으로 접속할 수 있다. 제2 전극(120)은 메사(M) 상에 형성되며, 메사(M)의 형상을 따라 동일한 형상을 가질 수 있다. 제2 전극(120)은 반사 금속층(121)을 포함하며, 나아가 장벽 금속층(122)을 포함할 수 있으며, 장벽 금속층(122)은 반사 금속층(121)의 상면 및 측면을 덮을 수 있다. 예컨대, 반사 금속층(121)의 패턴을 형성하고, 그 위에 장벽 금속층(122)을 형성함으로써, 장벽 금속층(122)이 반사 금속층(121)의 상면 및 측면을 덮도록 형성될 수 있다. 예를 들어, 반사 금속층(121)은 Ag, Ag 합금, Ni/Ag, NiZn/Ag, TiO/Ag층을 증착 및 패터닝하여 형성될 수 있다. 한편, 장벽 금속층(122)은 Ni, Cr, Ti, Pt, Au 또는 그 복합층으로 형성될 수 있으며, 구체적으로, 제2 도전형 반도체층(113) 상면에 순차적으로 Ni/Ag/[Ni/Ti]2/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제2 전극(120)의 상면의 적어도 일부는 300Å 두께의 Ti층을 포함할 수 있다. 제2 전극(120)의 상면 중 제1 절연층과 접하는 영역이 Ti층으로 이루어지는 경우, 후술할 제1 절연층(130)과 제2 전극(120)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 반사 금속층(121)의 금속 물질이 확산되거나 오염되는 것을 방지한다. 또한, 제2 전극(120)은 ITO(Indium tin oxide), ZnO(Zinc oxide) 등의 투명 도전성막을 포함할 수 있다. ITO는 광투과율이 높은 금속 산화물로 이루어져서, 제2 전극(120)에 의한 광의 흡수를 억제하여 발광 효율을 향상시킬 수 있다. 제2 전극(120) 상에 전극 보호층(160)이 배치될 수 있으며, 도 1 및 도 2를 참조하여 상술한 것처럼, 전극 보호층(160)은 제1 전극(140)과 동일한 재료일 수 있으나, 이에 한정된 것은 아니다.The second electrode 120 is disposed on the second conductive type semiconductor layer 113 and can be electrically connected to the second conductive type semiconductor layer 113. The second electrode 120 is formed on the mesa M and may have the same shape according to the shape of the mesa M. The second electrode 120 includes a reflective metal layer 121 and may further include a barrier metal layer 122 and the barrier metal layer 122 may cover the upper surface and side surfaces of the reflective metal layer 121. The barrier metal layer 122 may be formed to cover the upper surface and the side surface of the reflective metal layer 121 by forming a pattern of the reflective metal layer 121 and forming the barrier metal layer 122 thereon. For example, the reflective metal layer 121 may be formed by depositing and patterning Ag, Ag alloy, Ni / Ag, NiZn / Ag, and TiO / Ag layers. The barrier metal layer 122 may be formed of Ni, Cr, Ti, Pt, Au or a composite layer thereof. Specifically, the barrier metal layer 122 may be formed of Ni / Ag / [Ni / Ti] 2 / Au / Ti. More specifically, at least a part of the upper surface of the second electrode 120 may include a Ti layer having a thickness of 300 ANGSTROM. When the area of the upper surface of the second electrode 120 in contact with the first insulating layer is made of a Ti layer, adhesion between the first insulating layer 130 and the second electrode 120, which will be described later, Can be improved. Thereby preventing the metallic material of the reflective metal layer 121 from being diffused or contaminated. The second electrode 120 may include a transparent conductive film such as indium tin oxide (ITO) or zinc oxide (ZnO). ITO is made of a metal oxide having a high light transmittance, so that absorption of light by the second electrode 120 can be suppressed and the luminous efficiency can be improved. The electrode protection layer 160 may be disposed on the second electrode 120 and the electrode protection layer 160 may be formed of the same material as that of the first electrode 140, However, it is not limited thereto.

제1 절연층(130)은 제1 전극(140)과 메사(M) 사이에 배치될 수 있다. 제1 절연층(130)을 통해, 제1 전극(140)과 메사(M)가 절연될 수 있으며, 제1 전극(140)과 제2 전극(120)이 절연될 수 있다. 제1 절연층(130)은 제1 컨택 영역(R1) 및 제2 컨택 영역(R2)을 부분적으로 노출시킬 수 있다. 구체적으로, 제1 절연층(130)은 개구부(130a)를 통해 제2 컨택 영역(R2)의 일부를 노출시킬 수 있으며, 제1 절연층(130)이 제1 도전형 반도체층(111)의 외곽과 메사(M) 사이에서 제1 컨택 영역(R1)의 일부 영역만을 덮어, 제1 컨택 영역(R1)의 적어도 일부가 노출될 수 있다. 도 1 및 도 2를 참조하면, 제1 절연층(130)이 제2 컨택 영역(R2) 상에서, 제2 컨택 영역(R2)의 외곽을 따라 배치될 수 있다. 동시에, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 메사(M)에 인접하게 한정되어 배치될 수 있다. 구체적으로, 제1 절연층(130)은 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역보다 발광 다이오드(200) 내부에 한정되어 배치될 수 있다. 이 경우, 발광 면적을 줄이지 않고도 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적을 증가시킬 수 있다. 뿐만 아니라, 웨이퍼 형태의 발광 다이오드(200)들을 개별 발광 다이오드(200)들로 분리하는 다이싱 공정에서, 제1 도전형 반도체층(111)의 외곽에 배치된 제1 절연층(130)에 크랙이 발생하는 것을 방지할 수 있다. 따라서 크랙을 통한 습기 등의 오염물질의 침투로 인해, 제1 전극(140) 또는 후술할 제2 절연층(150)의 박리력이 약해지는 것을 방지할 수 있으며, 제1 전극(140)이 오염되는 것을 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 높아질 수 있다. 제1 절연층(130)은 후술할 제2 전극(120)을 노출시키는 개구부(130b)를 가질 수 있다. 개구부(130b)를 통해 제2 전극(120)은 패드 또는 범프 등과 전기적으로 접속할 수 있다. The first insulating layer 130 may be disposed between the first electrode 140 and the mesa M, The first electrode 140 and the mesa M may be insulated through the first insulating layer 130 and the first electrode 140 and the second electrode 120 may be insulated. The first insulating layer 130 may partially expose the first contact region R 1 and the second contact region R 2 . The first insulating layer 130 may expose a portion of the second contact region R 2 through the opening 130a and the first insulating layer 130 may be formed on the first conductive semiconductor layer 111, At least a part of the first contact region R 1 may be exposed, covering only a part of the first contact region R 1 between the outer portion of the first contact region R 1 and the mesa M. 1 and 2, the first may be an insulating layer 130 is disposed along the periphery of the second contact area, a second contact region (R 2) on a (R 2). At the same time, the first insulating layer 130 may be disposed adjacent to the mesa M rather than a region where the first contact region R 1 and the first electrode 140 are in contact with each other. Specifically, the first insulation layer 130 may be disposed within the light emitting diode 200 rather than a region where the first contact region R 1 and the first electrode 140 are in contact with each other. In this case, the contact area between the first electrode 140 and the first conductive type semiconductor layer 111 can be increased without reducing the light emitting area. In addition, in the dicing process of separating the wafer-type light emitting diodes 200 into the individual light emitting diodes 200, cracks are generated in the first insulating layer 130 disposed on the outer periphery of the first conductivity type semiconductor layer 111, Can be prevented. Therefore, the peeling force of the first electrode 140 or the second insulating layer 150, which will be described later, can be prevented from being weakened due to penetration of contaminants such as moisture through cracks, The reliability of the light emitting diode 200 can be enhanced. The first insulating layer 130 may have an opening 130b for exposing the second electrode 120, which will be described later. The second electrode 120 can be electrically connected to the pad or the bump through the opening 130b.

제1 절연층(130)은, 도 4에 도시된 바와 같이, 예비 절연층(131) 및 주(main) 절연층(132)을 포함할 수 있다.The first insulating layer 130 may include a preliminary insulating layer 131 and a main insulating layer 132 as shown in FIG.

예비 절연층(131)은 메사(m) 상면 상 및 제1 도전형 반도체층(111) 상에 형성되되, 제2 전극(120)이 형성되는 영역 및 제1 도전형 반도체층(111)이 노출된 영역의 적어도 일부를 덮도록 형성될 수 있다. 나아가, 예비 절연층(131)은 메사(M)의 측면을 더 덮을 수 있으며, 더 나아가, 메사(M)들의 상면을 부분적으로 덮을 수 있다. 예비 절연층(131)은 제2 전극(120)과 접촉할 수도 있으며, 이격될 수도 있다. 예비 절연층(131)이 이격되는 경우, 예비 절연층(131)과 제2 전극(120)의 사이에는 제2 도전형 반도체층(113)이 부분적으로 노출된다. 예비 절연층(131)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 예비 절연층(131)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다.The preliminary insulating layer 131 is formed on the upper surface of the mesa m and on the first conductive semiconductor layer 111 so that the region where the second electrode 120 is formed and the region of the first conductive semiconductor layer 111 exposed To cover at least a part of the region where the semiconductor device is formed. Further, the preliminary insulating layer 131 may further cover the side surface of the mesa M, and further, may partially cover the upper surface of the mesa M. The preliminary insulating layer 131 may be in contact with the second electrode 120 and may be spaced apart. When the preliminary insulating layer 131 is separated, the second conductive semiconductor layer 113 is partially exposed between the preliminary insulating layer 131 and the second electrode 120. The preliminary insulating layer 131 may be formed of SiO 2 , SiN x , MgF 2 And the like. Further, the preliminary insulating layer 131 may include multiple layers and may include a distributed Bragg reflector in which materials having different refractive indices are alternately stacked.

한편, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수도 있고, 제2 전극(120)의 형성 후에 형성될 수도 있으며, 또한 제2 전극(120)의 형성 중에 형성될 수도 있다. 예컨대, 제2 전극(120)이 도전성 산화물층 및 상기 도전성 산화물층 상에 배치된 금속을 포함하는 반사층을 포함하는 경우, 제2 도전형 반도체층(225) 상에 도전성 산화물층을 형성하고, 반사층을 형성하기 전에 예비 절연층(131)을 형성할 수 있다. 이때, 상기 도전성 산화물층은 제2 도전형 반도체층(225)과 오믹 컨택하며, 예비 절연층(131)은 400 내지 2000Å의 두께로 형성될 수 있다. 또 다른 실시예에서, 예비 절연층(131)은 제2 전극(120)의 형성 전에 형성될 수 있으며, 이 경우, 제2 전극(120)은 제2 도전형 반도체층(113)과 오믹 컨택을 형성하며, 금속 물질로 형성된 반사층을 포함할 수 있다. 이러한 실시예들에서, 금속 물질을 포함하는 반사층의 형성 전에 예비 절연층(131)을 형성함으로써, 상기 반사층과 발광 구조체(220) 상호 간의 물질 확산에 의해 상기 반사층의 광 반사율 감소 및 저항 증가를 방지할 수 있다. 또한, 금속 물질을 포함하는 반사층의 형성 과정에서, 제2 전극(120)이 형성되지 않는 다른 부분에 금속 물질이 잔류하여 발생할 수 있는 전기적 쇼트 등의 문제를 방지할 수 있다.Alternatively, the preliminary insulating layer 131 may be formed prior to the formation of the second electrode 120, may be formed after the formation of the second electrode 120, or may be formed during the formation of the second electrode 120 have. For example, when the second electrode 120 includes a conductive oxide layer and a reflective layer including a metal disposed on the conductive oxide layer, a conductive oxide layer may be formed on the second conductive type semiconductor layer 225, The preliminary insulating layer 131 may be formed before forming the preliminary insulating layer 131. [ At this time, the conductive oxide layer contacts ohmic contact with the second conductive type semiconductor layer 225, and the preliminary insulating layer 131 may have a thickness of 400 to 2000 Å. In another embodiment, the pre-insulating layer 131 may be formed prior to the formation of the second electrode 120, in which case the second electrode 120 may form an ohmic contact with the second conductive semiconductor layer 113 And may include a reflective layer formed of a metal material. In these embodiments, the preliminary insulating layer 131 is formed before the formation of the reflective layer including the metal material, thereby preventing the light reflection factor of the reflective layer from increasing due to the diffusion of the material between the reflective layer and the light emitting structure 220, can do. In addition, in the process of forming the reflective layer including the metal material, it is possible to prevent a problem such as an electric short which may occur due to the metal material remaining in another portion where the second electrode 120 is not formed.

주 절연층(132)은 예비 절연층(131)을 덮도록 배치될 수 있다. 주 절연층(132)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 주 절연층(132)은 제1 도전형 반도체층(111), 메사(M) 및 제2 전극(120)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다. 주 절연층(132)은 SiO2, SiNx, MgF2 등을 포함할 수 있다. 나아가, 주 절연층(132)은 다중층을 포함할 수 있고, 굴절률이 다른 물질이 교대로 적층된 분포 브래그 반사기를 포함할 수도 있다. 또한, 주 절연층(132)은 예비 절연층(131)에 비해 두꺼운 두께를 가질 수 있으며, 예를 들어, 1000 내지 18000Å 일 수 있다.The main insulating layer 132 may be disposed so as to cover the preliminary insulating layer 131. The main insulating layer 132 may be formed through a known deposition method such as PECVD or E-beam evaporation. The main insulating layer 132 may be formed to cover the first conductive semiconductor layer 111, the mesa M, and the second electrode 120 as a whole, and may be provided in the form of FIG. 4 through a patterning process . The patterning process may include a photolithography process or a lift-off process. The main insulating layer 132 is made of SiO 2 , SiN x , MgF 2 And the like. Further, the main insulating layer 132 may comprise multiple layers and may include a distributed Bragg reflector in which materials of different refractive index are alternately stacked. In addition, the main insulating layer 132 may have a thicker thickness than the pre-insulating layer 131, and may be, for example, 1000 to 18000 ANGSTROM.

상술한 바와 같이, 제1 절연층(130)은 식각 공정에 의해 도 1 내지 도 4의 형태로 형성될 수 있다. 이 때, 상기 식각 공정 시, 제2 전극(120)의 상면의 일부가 제거되어, 제2 전극(120)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제1 절연층(130)의 개구부(130b)에 의해 노출된 제2 전극(120)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제2 전극(120)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제2 전극(120)의 상면 중 제1 절연층(130)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제2 전극(120)과 제1 절연층(130)의 접착력이 우수할 수 있다. 이와 동시에, 외부 전류가 인가되는 제2 전극(120)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.As described above, the first insulating layer 130 may be formed in the shape of FIG. 1 through FIG. 4 by an etching process. At this time, a part of the upper surface of the second electrode 120 may be removed during the etching process, so that the thickness of the second electrode 120 may be reduced. Specifically, the etching process may remove the exposed surface of the second electrode 120 exposed by the opening 130b of the first insulating layer 130 by a predetermined thickness. More specifically, the Ti layer including the exposed surface of the second electrode 120 can be removed by the etching process. Therefore, the surface of the second electrode 120, which is in contact with the first insulating layer 130, is still excellent in adhesion between the second electrode 120 and the first insulating layer 130 due to the unremoved Ti layer. have. At the same time, in the remaining region of the second electrode 120 to which the external current is applied, the connection resistance can be lowered due to the removal of the Ti layer, so that the forward voltage can be reduced.

제1 절연층(130)이 식각 공정에 의해 도 1 내지 도 4의 형태로 형성된 이후, 노출된 제1 도전형 반도체층(111)의 상면이 추가로 식각될 수 있다. 구체적으로, 주 절연층(132) 형성 이후, 제1 컨택 영역(L1) 및 제2 컨택 영역(L2) 중 제1 절연층(130)에 의해 덮히지 않은 영역에 대해 식각 공정이 이루어질 수 있다. 이에 따라, 제1 도전형 반도체층(111) 중 제1 절연층(130) 하부에 배치되지 않는 부분의 두께는 제1 절연층(130) 하부에 배치된 부분의 두께보다 작을 수 있다. 또한, 제1 절연층(130)의 식각 공정에 사용된 CF4 등의 불활성 가스에서 유래된 입자 중 노출된 제1 도전형 반도체층(111) 상에 잔류하는 입자가 제거될 수 있다. 따라서, 제1 전극(140)과 제1 도전형 반도체층(111)의 접착력이 개선될 수 있으며, 제1 전극(140)과 제1 도전형 반도체층(111) 간의 접속 저항이 줄어들 수 있다.1 to 4 by the etching process, the top surface of the exposed first conductive type semiconductor layer 111 may be further etched. More specifically, after the main insulating layer 132 is formed, an etching process can be performed on a region of the first contact region L 1 and the second contact region L 2 that is not covered by the first insulating layer 130 have. Accordingly, the thickness of the portion of the first conductivity type semiconductor layer 111 that is not disposed under the first insulating layer 130 may be smaller than the thickness of the portion disposed below the first insulating layer 130. Particles remaining on the exposed first conductive type semiconductor layer 111 out of particles derived from an inert gas such as CF 4 used in the etching process of the first insulating layer 130 can be removed. The adhesion between the first electrode 140 and the first conductive type semiconductor layer 111 can be improved and the connection resistance between the first electrode 140 and the first conductive type semiconductor layer 111 can be reduced.

도 4를 참조하면, 예비 절연층(131)이 제2 전극(120) 상에 배치되지 않으며, 제2 도전형 반도체층(113)의 상면에서부터 연장되어 제1 도전형 반도체층(111) 상면의 일부를 덮기 때문에, 제2 전극(120) 상면에 배치된 제1 절연층(130)의 두께(130T1)는 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)보다 작을 수 있다. 또한, 제2 도전형 반도체층(113) 상면에 배치된 제1 절연층(130)의 두께(130T2)는 제1 도전형 반도체층(111) 의 상면에 배치된 제1 절연층(130)의 두께(130T3)와 동일할 수 있다. 따라서, 제1 절연층(130)은 그 두께가 줄어들지 않으면서 메사(M)의 측면을 덮을 수 있으므로, 메사(M) 측면 상의 제1 절연층(130)의 손상이 줄어들며, 이로 인한 외부 오염 물질의 침입이 방지될 수 있다.4, the preliminary insulating layer 131 is not disposed on the second electrode 120 and extends from the upper surface of the second conductivity type semiconductor layer 113 to form the upper surface of the first conductivity type semiconductor layer 111 The thickness 130T 1 of the first insulating layer 130 disposed on the upper surface of the second electrode 120 is greater than the thickness 130T 1 of the first insulating layer 130 disposed on the upper surface of the second conductive semiconductor layer 113 May be less than the thickness (130T 2 ). The thickness 130T 2 of the first insulating layer 130 disposed on the upper surface of the second conductive type semiconductor layer 113 is greater than the thickness 130T 2 of the first insulating layer 130 disposed on the upper surface of the first conductive type semiconductor layer 111, May be the same as the thickness (130T 3 ). Therefore, since the first insulating layer 130 can cover the side surface of the mesa M without reducing its thickness, the damage of the first insulating layer 130 on the side of the mesa M is reduced, Can be prevented.

제1 전극(140)은 제1 절연층(130) 상에 배치될 수 있다. 구체적으로, 제1 전극(140)은 제1 절연층(130)의 대부분 영역을 덮을 수 있다. 제1 전극(140)은 제1 컨택 영역(R1)의 적어도 일부 및 제2 컨택 영역(R2)의 적어도 일부와 접할 수 있다. 이를 통해 제1 도전형 반도체층(111)과 전기적으로 접속될 수 있다. 제1 전극(140)은 제1 컨택 영역의 외곽을 노출시킬 수 있다. 도 1 및 도 2를 참조하면, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 메사(M)에 인접하게 배치될 수 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 컨택 영역(R1)과 후술할 제2 절연층(150)이 접하는 영역보다 발광 다이오드(200) 내부에 배치될 수 있다. 이 경우, 제1 전극(140)이 발광 다이오드(200)의 측면으로 노출되지 않기 때문에, 제1 전극(140)이 외부의 습기 등의 오염물질로부터 효과적으로 보호될 수 있다. 또한, 제1 전극(140)은 제2 컨택 영역(R2)의 일부와 접할 수 있고, 접하는 면은 선형일 수 있다.The first electrode 140 may be disposed on the first insulating layer 130. Specifically, the first electrode 140 may cover most of the first insulating layer 130. The first electrode 140 may contact at least a portion of the first contact region R 1 and at least a portion of the second contact region R 2 . And may be electrically connected to the first conductive type semiconductor layer 111. The first electrode 140 may expose an outer edge of the first contact region. 1 and 2, an area where the first contact area R 1 and the first electrode 140 are in contact is smaller than a contact area between the first contact area R 1 and a second insulating layer 150 May be disposed adjacent to the mesa (M). The region where the first contact region R 1 and the first electrode 140 are in contact with each other is closer to the inside of the light emitting diode 200 than the region where the first contact region R 1 and the second insulating layer 150, As shown in FIG. In this case, since the first electrode 140 is not exposed to the side surface of the light emitting diode 200, the first electrode 140 can be effectively protected from contaminants such as moisture from the outside. Also, the first electrode 140 may contact a portion of the second contact region R 2 , and the contacting surface may be linear.

제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역의 선폭인 제1 선폭(L1)은 제2 컨택 영역(R2)과 제1 전극(140)이 접하는 영역의 선폭인 제2 선폭(L2)보다 클 수 있다. 이를 통해, 제1 컨택 영역(R1)을 통해 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 면적이 상대적으로 증가되며, 발광 다이오드(200)의 순방향 전압이 감소될 수 있다. 또한, 전류가 수평 방향으로 더욱 효과적으로 분산되어 발광 효율이 향상될 수 있다. 구체적으로, 제1 선폭(L1)은 10㎛를 초과할 수 있고, 제2 선폭(L2)은 10㎛ 이하일 수 있다. 예를 들어, 제1 선폭(L1)은 11㎛이고, 제2 선폭(L2)은 10㎛일 수 있다.The first line width L 1 which is the line width of the region where the first contact region R 1 and the first electrode 140 are in contact is the line width of the region in which the second contact region R 2 and the first electrode 140 are in contact And may be larger than the second line width L 2 . As a result, the area of the first electrode 140 and the first conductive type semiconductor layer 111 contacting with each other is relatively increased through the first contact region R 1 and the forward voltage of the light emitting diode 200 is reduced have. Further, the current can be more effectively dispersed in the horizontal direction, and the luminous efficiency can be improved. Specifically, the first line width L 1 may exceed 10 탆, and the second line width L 2 may be 10 탆 or less. For example, the first line width L 1 may be 11 μm and the second line width L 2 may be 10 μm.

제1 전극(140)은 도시된 것처럼, 개구부(130b)를 통해 후술할 제2 전극(120) 상에도 배치될 수 있으며, 이는 상술한 전극 보호층(160)의 일 예에 해당한다. 동시에 제1 컨택 영역(R1)과 제2 컨택 영역(R2)에 접하는 제1 전극(140)은 후술할 제2 절연층(150)에 의해 후술할 제2 전극(120) 상에 배치된 전극 보호층(160)과 전기적으로 절연될 수 있다. 이 경우, 전기적 접속을 위해 AuSn 등으로 구성된 솔더를 사용할 시, 제1 전극(140)은 솔더 물질이 제2 전극(120)으로 확산되는 것이 방지될 수 있으며, 제1 전극(140)과 제2 전극(120) 간의 단차를 줄여, 발광 다이오드(200)가 인쇄회로기판 등 회로부재에 더 안정적으로 부착될 수 있다. The first electrode 140 may also be disposed on the second electrode 120, which will be described later, through the opening 130b, as illustrated, which corresponds to an example of the electrode protection layer 160 described above. The first electrode 140 contacting the first contact region R 1 and the second contact region R 2 is disposed on the second electrode 120 to be described later by the second insulating layer 150 And may be electrically insulated from the electrode protection layer 160. In this case, when the solder composed of AuSn or the like is used for electrical connection, the first electrode 140 can be prevented from diffusing the solder material into the second electrode 120, and the first electrode 140 and the second electrode The step between the electrodes 120 can be reduced, so that the light emitting diode 200 can be more stably attached to the circuit member such as the printed circuit board.

제1 전극(140)은 Al층과 같은 고반사 금속층을 포함할 수 있으며, 고반사 금속층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 고반사 금속층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 전극(140)은 예컨대, Cr/Ti/Al/Ti/Ni/Au 의 다층 구조를 가질 수 있으며, 구체적으로, 제1 도전형 반도체층(111) 에서부터 순차적으로 Cr/Al/[Ti/Ni]2/Ti/Ni/Au/Ti으로 형성된 복합층일 수 있으며, 더욱 구체적으로, 제1 전극(140)의 상면은 100Å 두께의 Ti층을 포함할 수 있다.. 제1 전극(140)의 상면이 Ti층으로 이루어지는 경우, 후술할 제2 절연층(150)과 제1 전극(140)의 접착력이 개선되어, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 제1 전극(140)은 금속 물질을 증착하고, 이를 패터닝하여 형성될 수 있다.The first electrode 140 may include a highly reflective metal layer such as an Al layer and the highly reflective metal layer may be formed on an adhesive layer such as Ti, Cr, or Ni. Further, a protective layer of a single layer or a multiple layer structure such as Ni, Cr, Au or the like may be formed on the highly reflective metal layer. The first electrode 140 may have a multi-layer structure of Cr / Ti / Al / Ti / Ni / Au. Specifically, the first electrode 140 may be formed of Cr / Al / Ti / Ni] 2 / Ti / Ni / Au / Ti. More specifically, the upper surface of the first electrode 140 may include a Ti layer of 100 Å thick. When the upper surface is made of a Ti layer, adhesion between the second insulating layer 150 and the first electrode 140, which will be described later, is improved, and reliability of the light emitting diode 200 can be improved. The first electrode 140 may be formed by depositing a metal material and patterning the metal material.

제2 절연층(150)은 제1 컨택 영역(R1)의 일부와 접할 수 있다. 구체적으로, 제1 전극(140)에 의해 노출된 제1 컨택 영역(R1)를 덮을 수 있다. 또한, 제2 절연층(150)은 제1 전극(140)의 적어도 일부를 덮을 수 있다. 제2 절연층(150)은 제1 전극(140)을 노출시키는 개구부(150a) 및 후술할 제2 전극(120)을 노출시키는 개구부(150b)를 가질 수 있다. 발광 다이오드(200)가 전극 보호층(160)을 포함하는 경우, 제2 절연층(150)은 제1 전극(140) 및 전극 보호층(160) 사이에 배치될 수 있다. 이에 따라, 제1 전극(140)과 전극 보호층(160)의 절연이 더욱 확보될 수 있다. 제2 절연층(150)은 제1 전극(140) 상에 산화물 절연층, 질화물 절연층 또는 폴리이미드, 테플론, 파릴렌 등의 폴리머를 증착 및 패터닝하여 형성할 수 있다.The second insulating layer 150 may contact a part of the first contact region Rl. Specifically, the first contact region R 1 exposed by the first electrode 140 can be covered. In addition, the second insulating layer 150 may cover at least a part of the first electrode 140. The second insulating layer 150 may have an opening 150a for exposing the first electrode 140 and an opening 150b for exposing the second electrode 120 to be described later. The second insulating layer 150 may be disposed between the first electrode 140 and the electrode protecting layer 160 when the light emitting diode 200 includes the electrode protecting layer 160. Accordingly, insulation between the first electrode 140 and the electrode protection layer 160 can be further secured. The second insulating layer 150 may be formed by depositing and patterning an oxide insulating layer, a nitride insulating layer, or a polymer such as polyimide, Teflon, or parylene on the first electrode 140.

제2 절연층(150)은 PECVD, 전자선 증착(E-beam evaporation) 등의 공지의 증착 방법을 통해 형성될 수 있다. 이때, 제2 절연층(150)은 제1 도전형 반도체층(111), 제1 전극(140)을 전체적으로 덮도록 형성된 후, 패터닝 공정을 통해 도 1 내지 도 4의 형태로 제공될 수 있다. 상기 패터닝 공정은 사진 식각 공정 또는 리프트 오프 공정을 포함할 수 있다.The second insulating layer 150 may be formed by a known deposition method such as PECVD or E-beam evaporation. In this case, the second insulating layer 150 may be formed to cover the first conductive semiconductor layer 111 and the first electrode 140 as a whole, and may be provided in the form of FIG. 1 through FIG. 4 through a patterning process. The patterning process may include a photolithography process or a lift-off process.

상기 제2 절연층(150)의 패터닝 공정 시, 제1 전극(140)의 상면의 일부가 제거되어, 제1 전극(140)의 두께가 줄어들 수 있다. 구체적으로, 상기 식각 공정은 제2 절연층(150)의 개구부(150a, 150b)에 의해 노출된 제1 전극(140)의 노출된 면을 소정의 두께만큼 제거할 수 있다. 더욱 구체적으로, 상기 식각 공정에 의해, 제1 전극(140)의 노출된 면을 포함하는 Ti층을 제거할 수 있다. 따라서, 제1 전극(140)의 상면 중 제2 절연층(150)과 접하는 면은 제거되지 않은 Ti층에 의해 여전히 제1 전극(140)과 제2 절연층(150)의 접착력이 우수할 수 있다. 이와 동시에, 솔더 등에 의해 외부 전극과 연결되는 제1 전극(140)의 나머지 영역에 있어서, Ti층의 제거로 인해 접속 저항이 낮아질 수 있으므로, 순방향 전압이 줄어들 수 있다.제2 절연층(150)은 제1 도전형 반도체층(111)의 측면의 전 영역과 성장 기판(100)의 측면의 일부를 덮을 수 있다. 이를 통해, 외부의 습기나 충격으로부터 제1 도전형 반도체층(111)이 보호될 수 있으며, 성장 기판(100)과 제1 도전형 반도체층(111)의 계면이 벌어지는 현상이 방지될 수 있으므로, 발광 다이오드(200)의 신뢰성이 개선될 수 있다.A part of the upper surface of the first electrode 140 may be removed during the patterning process of the second insulating layer 150 so that the thickness of the first electrode 140 may be reduced. Specifically, the etching process may remove the exposed surface of the first electrode 140 exposed by the openings 150a and 150b of the second insulating layer 150 by a predetermined thickness. More specifically, the Ti layer including the exposed surface of the first electrode 140 can be removed by the etching process. Therefore, the surface of the first electrode 140, which is in contact with the second insulating layer 150, may have a good adhesive force between the first electrode 140 and the second insulating layer 150 due to the unremoved Ti layer. have. At the same time, in the remaining region of the first electrode 140 connected to the external electrode by solder or the like, the connection resistance can be lowered due to the removal of the Ti layer, so that the forward voltage can be reduced. The entire surface of the side surface of the first conductivity type semiconductor layer 111 and a part of the side surface of the growth substrate 100 can be covered. As a result, the first conductivity type semiconductor layer 111 can be protected from external moisture or impact, and the interface between the growth substrate 100 and the first conductivity type semiconductor layer 111 can be prevented from spreading, The reliability of the light emitting diode 200 can be improved.

제2 절연층(150)은 성장 기판(100)의 경사면의 적어도 일부를 덮을 수 있다. 이를 통해, 제2 절연층(150)이 상기 성장 기판(100)에 효과적으로 부착될 수 있어 박리력이 높아지고, 발광 다이오드(200)의 신뢰성이 개선될 수 있다. 경사면은 웨이퍼를 개별 발광 다이오드(200)로 나누는 다이싱 공정에서 레이저가 성장 기판을 파고드는 과정에서 형성될 수 있다.The second insulating layer 150 may cover at least a part of the inclined surface of the growth substrate 100. As a result, the second insulating layer 150 can be effectively attached to the growth substrate 100, so that the peeling force is increased and the reliability of the light emitting diode 200 can be improved. The inclined plane can be formed in the dicing process of dividing the wafer into individual light emitting diodes 200 in the course of laser penetrating the growth substrate.

도 5는 본 발명의 일 실시예에 따른 발광 다이오드 및 발광 다이오드가 실장된 회로 부재에 대한 단면도이며, 도 6은 도 5의 일부분(I2)에 대한 확대도이고, 도 7은 도 6의 일부분(I3)에 대한 확대도이며, 도 8은 본 발명의 일 실시예에 따른 발광 다이오드가 회로 부재에 실장된 형태를 구체적으로 설명하기 위한 단면도이다.FIG. 5 is a cross-sectional view of a circuit member on which a light emitting diode and a light emitting diode are mounted according to an embodiment of the present invention, FIG. 6 is an enlarged view of a portion I 2 of FIG. 5, an enlarged view of the (I 3), Figure 8 is a sectional view illustrating the shape of the circuit members mounted on the light emitting diode according to an embodiment of the present invention in detail.

도 5에 도시된 바와 같이, 복수개의 발광 다이오드(200)는 회로 부재(300) 상에 실장될 수 있으며, 나아가, 하나의 모듈로 사용될 수 있다. 회로 부재(300)는 인쇄회로기판(PCB)일 수 있으나, 이에 한정되는 것은 아니다. 회로 부재(300)는 , 도시된 바와 같이, 베이스(310) 및 배선(321, 322)를 포함할 수 있으며, 그 형태는 도 5에 반드시 한정되는 것은 아니다.As shown in FIG. 5, the plurality of light emitting diodes 200 may be mounted on the circuit member 300, and further, may be used as one module. The circuit member 300 may be a printed circuit board (PCB), but is not limited thereto. The circuit member 300 may include the base 310 and the wirings 321 and 322 as shown, but the shape thereof is not limited to that shown in Fig.

도 6을 참조하면, 발광 다이오드(200)는 패드(170, 180)를 통해 회로 부재 상에 실장될 수 있으며, 구체적으로, 패드(170, 180)가 발광 다이오드(200)과 회로 부재의 배선(321, 322) 사이에 배치될 수 있다. 패드(170, 180)는 솔더 또는 유테틱 메탈(Eutectic Metal)일 수 있으나, 이에 한정되는 것은 아니다. 구체적으로, 유테틱 메탈로 AuSn이 사용될 수도 있다.6, the light emitting diode 200 may be mounted on the circuit member through the pads 170 and 180. Specifically, the pads 170 and 180 may be connected to the light emitting diode 200 and the wiring 321, 322, respectively. The pads 170 and 180 may be, but are not limited to, solder or eutectic metal. Specifically, AuSn may be used as the eutectic metal.

도 7을 추가로 참조하면, 패드(170, 180)는 각각 제1 전극(140) 및 제2 전극(120)과 접할 수 있으며, 제2 전극(120) 상에 전극 보호층(160)이 배치되는 경우, 각각 제1 전극(140) 및 전극 보호층(160)과 접할 수 있다. 이 때, 상술한 제1 절연층(130) 및 제2 절연층(150) 형성 시의 식각 공정에 의해, 제1 전극(140)과 제2 전극(120) 중 노출된 Ti층(140a)이 제거되었으므로, 패드(170, 180)은 각각 상기 Ti층(140a) 제거된 제1 전극(140) 및 제2 전극(120)과 접할 수 있다. 구체적으로, 제1 전극(140) 및 제2 전극(120)에 있어서, Ti층(140a)이 제거되므로 Au층(140b)이 노출될 수 있으며, 노출된 Au층(140b)과 패드(170, 180)이 접할 수 있다. 또한, 전극 보호층(160)이 제2 전극(120) 상에 배치되며, 전극 보호층(160)이 제1 전극(140)과 동일한 물질인 경우, 전극 보호층(160)의 Ti층도 제거될 수 있어서, 노출된 Au층과 패드(180)가 접할 수 있다. 7, the pads 170 and 180 may be in contact with the first electrode 140 and the second electrode 120, respectively, and the electrode protection layer 160 may be disposed on the second electrode 120 The first electrode 140 and the electrode protection layer 160 can be in contact with each other. The exposed Ti layer 140a of the first electrode 140 and the second electrode 120 is etched by the etching process at the time of forming the first insulating layer 130 and the second insulating layer 150, The pads 170 and 180 can be in contact with the first electrode 140 and the second electrode 120 from which the Ti layer 140a is removed, respectively. The Au layer 140b may be exposed because the Ti layer 140a is removed from the first electrode 140 and the second electrode 120 and the exposed Au layer 140b and the pads 170, 180 can be contacted. When the electrode protection layer 160 is disposed on the second electrode 120 and the electrode protection layer 160 is formed of the same material as the first electrode 140, So that the exposed Au layer and the pad 180 can be in contact with each other.

도 8을 참조하면, 패드(170, 180)로 유테틱 메탈을 사용할 수 있다. 이 경우, 패드(170, 180)가 Au를 포함하는 물질, 예를 들어 AuSn일 수 있다. 이에 따라, 패드(170, 180)의 Au성분과 제1 전극(140) 및 제2 전극(120), 또는 제1 전극(140) 및 전극 보호층(160)의 Au층이 접할 수 있으므로, 발광 다이오드(200)와 패드(170, 180)의 접착력이 높아질 수 있다. 이에 따라, 발광 다이오드(200)가 실장된 회로 부재의 신뢰성이 개선될 수 있다.Referring to FIG. 8, eutectic metals may be used for the pads 170 and 180. In this case, the pads 170 and 180 may be a material containing Au, for example, AuSn. As a result, the Au component of the pads 170 and 180 can contact the first electrode 140 and the second electrode 120 or the Au layer of the first electrode 140 and the electrode protection layer 160, The adhesion between the diode 200 and the pads 170 and 180 can be increased. Thus, the reliability of the circuit member on which the light emitting diode 200 is mounted can be improved.

도 9은 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(201)를 설명하기 위한 평면도이며, 도 10은 도 9의 절취선 A-B-B'-A'를 따라 취해진 단면도이며, 도 11는 도 9의 발광 다이오드(201)의 측면도이다. 도 9의 발광 다이오드(201)은 도 1 내지 도 4를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치되며, 성장 기판(100)이 적어도 하나의 개질 영역(100R)을 포함하는 점에서 차이가 있다. 9 is a plan view for explaining a light emitting diode 201 according to another embodiment of the present invention, FIG. 10 is a sectional view taken along the cutting line AB-B'-A 'in FIG. 9, FIG. 3 is a side view of the light emitting diode 201 of FIG. The light emitting diode 201 of FIG. 9 is similar to the light emitting diode 200 described with reference to FIGS. 1 to 4 except that the second insulating layer 150 is disposed apart from the outer periphery of the first conductivity type semiconductor layer 111 And the growth substrate 100 includes at least one modified region 100R.

구체적으로, 성장 기판(100)은, 성장 기판(100)의 적어도 일 측면에서 수평 방향으로 연장된 띠 형상을 가지는 적어도 하나의 개질 영역(100R)을 포함할 수 있다. 개질 영역(100R)은 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서 형성될 수 있다. 예를 들어, 내부 가공 방법을 이용하여 성장 기판(100)을 내부 가공함으로써 개질 영역(100R)이 형성될 수 있다. 상기 내부 가공 레이저를 통해 성장 기판(100)의 내부에 스크라이빙면을 형성할 수 있다. 이때, 개질 영역(100R)으로부터 성장 기판(100)의 하부면까지의 거리는, 개질 영역(100R)으로부터 성장 기판(100)의 상부면까지의 거리보다 작을 수 있다. 발광 다이오드(201)의 측면으로 방사되는 광을 고려할 때, 성장 기판(100)의 아래쪽으로 치우쳐서 레이저 가공을 하여 상기 개질 영역(100R)이 상대적으로 하부로 치우쳐 형성되게 함으로써, 활성층(112)에서 생성된 광의 외부로의 추출 효율을 향상시킬 수 있다. 또한, 개질 영역(100R)이 제1 도전형 반도체층(111)에 가깝게 형성되면, 레이저 가공 공정 중에 질화물계 반도체가 손상되어 전기적 특성에 문제가 발생할 수 있다. 따라서 개질 영역(100R)을 성장 기판(100)의 아래쪽에 치우쳐 배치되도록 형성함으로써, 질화물계 반도체의 손상에 따른 발광 다이오드(201)의 신뢰성 저하 및 발광 효율 저하을 방지할 수 있다.Specifically, the growth substrate 100 may include at least one modified region 100R having a strip shape extending in the horizontal direction on at least one side of the growth substrate 100. [ The modified region 100R may be formed in the process of separating the growth substrate 100 and individualizing the device. For example, the modified region 100R can be formed by processing the growth substrate 100 using an internal processing method. The scribing surface can be formed inside the growth substrate 100 through the internal processing laser. At this time, the distance from the modified region 100R to the lower surface of the growth substrate 100 may be smaller than the distance from the modified region 100R to the upper surface of the growth substrate 100. Considering the light emitted to the side of the light emitting diode 201, laser processing is performed on the lower side of the growth substrate 100 to form the modified region 100R at a lower position relative to the growth substrate 100, It is possible to improve the extraction efficiency of the emitted light to the outside. In addition, if the modified region 100R is formed close to the first conductive type semiconductor layer 111, the nitride based semiconductor may be damaged during the laser processing step, thereby causing a problem in electrical characteristics. Therefore, by forming the modified region 100R so as to lie below the growth substrate 100, it is possible to prevent the reliability of the light emitting diode 201 and the degradation of the luminous efficiency due to the damage of the nitride-based semiconductor.

제2 절연층(150)이 제1 도전형 반도체층(111)의 외곽으로부터 이격되어 배치될 수 있다. 구체적으로, 제2 절연층(150)은 제1 도전형 반도체층(111)의 측면 상 및 성장 기판(100)의 측면 상에 배치되지 않을 수 있으며, 제1 도전형 반도체층(111)의 외곽으로부터 소정의 거리를 두고 이격되어 배치될 수 있다. 이에 따라, 성장 기판(100)을 분리하여 소자를 개별화하는 과정에서, 분리가 이루어지는 개별 발광 다이오드의 경계면에 인가되는 응력에 의해 제1 절연층(150)이 손상되는 것이 방지될 수 있다.The second insulating layer 150 may be spaced apart from the outer periphery of the first conductive type semiconductor layer 111. [ The second insulating layer 150 may not be disposed on the side surfaces of the first conductivity type semiconductor layer 111 and the side surface of the growth substrate 100, And may be spaced apart from each other by a predetermined distance. Accordingly, in the process of separating the growth substrate 100 and individualizing the devices, the first insulation layer 150 can be prevented from being damaged by the stress applied to the interface of the individual light emitting diodes to be separated.

도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드(202)를 설명하기 위한 평면도이고, 도 11는 도 10의 절취선 A-B-B'-A'를 따라 취해진 단면도이다.10 is a plan view for explaining a light emitting diode 202 according to yet another embodiment of the present invention, and FIG. 11 is a sectional view taken along a perforated line A-B-B'-A 'of FIG.

도 3 및 도 4의 발광 다이오드(202)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역이 제1 도전형 반도체층 상면의 전 외곽을 따라 배치되고 있는 점에서 차이가 있다. 구체적으로, 제1 컨택 영역(R1)과 제1 전극(140)이 접하는 영역은 제1 도전형 반도체층(111)의 네 측면과 모두 인접하도록 배치될 수 있으며, 메사(M)를 완전히 둘러쌀 수 있다. 이 경우, 제1 전극(140)과 제1 도전형 반도체층(111)이 접하는 영역이 증가할 수 있으므로, 제1 전극(140)에서 제1 도전형 반도체층(111)으로 흐르는 전류가 더욱 효과적으로 분산될 수 있어서, 순방향 전압이 더욱 감소될 수 있다.The light emitting diode 202 of FIGS. 3 and 4 is similar to the light emitting diode 200 described with reference to FIGS. 1 and 2, except that a region where the first contact region R 1 and the first electrode 140 are in contact with each other is 1 conductive semiconductor layer is disposed along the entire outer periphery of the upper surface of the one-conductivity-type semiconductor layer. More specifically, the region where the first contact region R 1 and the first electrode 140 are in contact with each other may be arranged to be adjacent to all four sides of the first conductivity type semiconductor layer 111, and the mesa M may be completely surrounded It can be rice. In this case, the region where the first electrode 140 and the first conductivity type semiconductor layer 111 are in contact with each other can be increased, so that the current flowing from the first electrode 140 to the first conductivity type semiconductor layer 111 can be more effectively So that the forward voltage can be further reduced.

도 14는 본 발명의 또 다른 일 실시예에 따른 발광 다이오드(203)를 설명하기 위한 평면도이며, 도 15은 도 14의 A-A'를 따라 취해진 단면도이며, 도 16는 도 14의 B-B'를 따라 취해진 단면도이다.14 is a plan view for explaining a light emitting diode 203 according to another embodiment of the present invention, FIG. 15 is a sectional view taken along line A-A 'in FIG. 14, and FIG. 16 is a cross- ≪ / RTI >

도 14 내지 도 16의 발광 다이오드(203)는 도 1 및 도 2를 참조하여 설명한 발광 다이오드(200)와 유사하나, 메사(M)의 형태에서 차이가 있다.The light emitting diode 203 of Figs. 14-16 is similar to the light emitting diode 200 described with reference to Figs. 1 and 2, but differs in the form of a mesa M.

구체적으로, 도 1 및 도 2를 통해 설명한 발광 다이오드(200)의 메사(M)는 발광 다이오드(200)의 일 측면을 향하여 돌출된 복수개의 돌출부를 포함하는 것을 일 예로 들고 있다. 이에 반해, 도 14 내지 도 16의 발광 다이오드(203)는 제1 도전형 반도체층(111)의 일 측면을 향하여 돌출된 복수개의 돌출부 뿐만 아니라, 상기 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들을 추가로 포함할 수 있다. Specifically, the mesa M of the light emitting diode 200 illustrated in FIGS. 1 and 2 includes a plurality of protrusions protruding toward one side of the light emitting diode 200. On the other hand, the light emitting diode 203 of FIGS. 14 to 16 has a plurality of protrusions protruding toward one side of the first conductivity type semiconductor layer 111, as well as a plurality of protrusions protruding toward the other side And may further include a plurality of protruding protrusions.

이에 따라, 메사(M)에 의해 부분적으로 둘러쌓인 제2 컨택 영역(R2)이 늘어날 수 있다. 즉, 상기 제1 도전형 반도체층(111)의 일 측면과 반대 방향에 배치되는 타 측면을 향하여 돌출된 복수개의 돌출부들 사이에 배치된 제2 컨택 영역(R2)이 더 확보될 수 있다. 이를 통해, 상기 제1 도전형 반도체층(111)의 일 측면에 인접한 영역 뿐만 아니라, 상기 타 측면에 인접한 영역에 있어서도, 돌출부 상의 제2 전극(120)과 제2 컨택 영역(R2) 상에 배치된 제1 전극(140) 간의 전류 이동이 원활하게 이루어질 수 있다. 이에 따라, 상기 타 측면에 인접한 영역의 발광 정도가 개선될 수 있다.As a result, the second contact region R 2 partially surrounded by the mesa M can be extended. That is, a second contact region R 2 disposed between the plurality of protrusions protruding toward the other side, which is disposed in a direction opposite to one side of the first conductivity type semiconductor layer 111, can be further secured. As a result, not only in the region adjacent to one side of the first conductive semiconductor layer 111 but also in the region adjacent to the other side, on the second electrode 120 and the second contact region R 2 on the protrusions The current can be smoothly moved between the first electrodes 140 arranged. Accordingly, the degree of light emission of the region adjacent to the other side can be improved.

도 17은 본 발명의 일 실시예에 따른 발광 다이오드를 조명 장치에 적용한 예를 설명하기 위한 분해 사시도이다.17 is an exploded perspective view illustrating an example in which a light emitting diode according to an embodiment of the present invention is applied to a lighting apparatus.

도 17을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 다이오드 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 다이오드 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 다이오드 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.Referring to FIG. 17, the illumination device according to the present embodiment includes a diffusion cover 1010, a light emitting diode module 1020, and a body part 1030. The body 1030 may receive the light emitting diode module 1020 and the diffusion cover 1010 may be disposed on the body 1030 to cover the upper portion of the light emitting diode module 1020.

바디부(1030)는 발광 다이오드 모듈(1020)을 수용 및 지지하여, 발광 다이오드 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다. The body part 1030 is not limited as long as it can receive and support the light emitting diode module 1020 and supply the electric power to the light emitting diode module 1020. For example, as shown, the body portion 1030 may include a body case 1031, a power supply 1033, a power supply case 1035, and a power connection 1037. [

전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 다이오드 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 다이오드 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(115)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.The power supply unit 1033 is accommodated in the power supply case 1035 and is electrically connected to the light emitting diode module 1020, and may include at least one IC chip. The IC chip may control, convert or control the characteristics of the power supplied to the light emitting diode module 1020. The power supply case 1035 can receive and support the power supply device 1033 and the power supply case 1035 in which the power supply device 1033 is fixed can be located inside the body case 1031 . The power connection portion 115 is disposed at the lower end of the power source case 1035 and can be connected to the power source case 1035. [ The power connection unit 115 may be electrically connected to the power supply unit 1033 in the power supply case 1035 and may serve as a path through which external power may be supplied to the power supply unit 1033. [

발광 다이오드 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 다이오드(1021)를 포함한다. 발광 다이오드 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.The light emitting diode module 1020 includes a substrate 1023 and a light emitting diode 1021 disposed on the substrate 1023. The light emitting diode module 1020 is provided on the body case 1031 and may be electrically connected to the power supply unit 1033.

기판(1023)은 발광 다이오드(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 다이오드(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. The substrate 1023 is not limited as long as it is a substrate capable of supporting the light emitting diode 1021, and may be, for example, a printed circuit board including wiring. The substrate 1023 may have a shape corresponding to the fixing portion on the upper portion of the body case 1031 so as to be stably fixed to the body case 1031. [ The light emitting diode 1021 may include at least one of the light emitting diodes according to the embodiments of the present invention described above.

확산 커버(1010)는 발광 다이오드(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 다이오드(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.The diffusion cover 1010 is disposed on the light emitting diode 1021 and may be fixed to the body case 1031 to cover the light emitting diode 1021. [ The diffusion cover 1010 may have a light-transmitting material and may control the shape and the light transmittance of the diffusion cover 1010 to control the directivity characteristics of the illumination device. Accordingly, the diffusion cover 1010 can be modified into various forms depending on the purpose and application of the illumination device.

도 18은 본 발명의 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 18 is a cross-sectional view for explaining an example in which a light emitting diode according to an embodiment of the present invention is applied to a display device.

본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛(BLU1) 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드(2100)를 포함한다.The display device of this embodiment includes a display panel 2110, a backlight unit BLU1 for providing light to the display panel 2110 and a panel guide 2100 for supporting the lower edge of the display panel 2110. [

표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB(2112, 2113)는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.The display panel 2110 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. At the edge of the display panel 2110, a gate driving PCB for supplying a driving signal to the gate line may be further disposed. Here, the gate driving PCBs 2112 and 2113 are not formed on a separate PCB, but may be formed on a thin film transistor substrate.

백라이트 유닛(BLU1)은 적어도 하나의 기판(2150) 및 복수의 발광 다이오드(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛(BLU1)은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.The backlight unit (BLU1) includes a light source module including at least one substrate (2150) and a plurality of light emitting diodes (2160). Further, the backlight unit BLU1 may further include a bottom cover 2180, a reflection sheet 2170, a diffusion plate 2131, and optical sheets 2130. [

바텀커버(2180)는 상부로 개구되어, 기판(2150), 발광 다이오드(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드(2100)와 결합될 수 있다. 기판(2150)은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판(2150)은 복수로 형성되어, 복수의 기판(2150)들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판(2150)으로 형성될 수도 있다.The bottom cover 2180 is opened upward and can accommodate the substrate 2150, the light emitting diode 2160, the reflection sheet 2170, the diffusion plate 2131, and the optical sheets 2130. In addition, the bottom cover 2180 can be engaged with the panel guide 2100. The substrate 2150 may be disposed under the reflective sheet 2170 and surrounded by the reflective sheet 2170. However, the present invention is not limited thereto, and it may be placed on the reflective sheet 2170 when the reflective material is coated on the surface. In addition, a plurality of substrates 2150 may be arranged so that a plurality of substrates 2150 are arranged side by side, but it is not limited thereto and may be formed as a single substrate 2150.

발광 다이오드(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다. 발광 다이오드(2160)들은 기판(2150) 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 다이오드(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 다이오드(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.The light emitting diode 2160 may include at least one of the light emitting diodes according to the embodiments of the present invention described above. The light emitting diodes 2160 may be regularly arranged on the substrate 2150 in a predetermined pattern. Further, a lens 2210 is disposed on each of the light emitting diodes 2160, so that uniformity of light emitted from the plurality of light emitting diodes 2160 can be improved.

확산 플레이트(2131) 및 광학 시트들(2130)은 발광 다이오드(2160) 상에 위치한다. 발광 다이오드(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다. The diffusion plate 2131 and the optical sheets 2130 are placed on the light emitting diode 2160. The light emitted from the light emitting diode 2160 may be supplied to the display panel 2110 in the form of a surface light source via the diffusion plate 2131 and the optical sheets 2130.

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.As described above, the light emitting diode according to the embodiments of the present invention can be applied to the direct-type display device as in the present embodiment.

도 19는 일 실시예에 따른 발광 다이오드를 디스플레이 장치에 적용한 예를 설명하기 위한 단면도이다. 19 is a cross-sectional view illustrating an example in which a light emitting diode according to an embodiment is applied to a display device.

본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛(BLU2)을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛(BLU2)이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.The display device having the backlight unit according to the present embodiment includes a display panel 3210 on which an image is displayed, and a backlight unit BLU2 disposed on the back surface of the display panel 3210 to emit light. The display device further includes a frame 240 supporting the display panel 3210 and storing the backlight unit BLU2 and covers 3240 and 3280 surrounding the display panel 3210. [

표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛(BLU2)과 결속될 수 있다.The display panel 3210 is not particularly limited and may be, for example, a liquid crystal display panel including a liquid crystal layer. At the edge of the display panel 3210, a gate driving PCB for supplying a driving signal to the gate line may be further disposed. Here, the gate driving PCB may not be formed on a separate PCB, but may be formed on the thin film transistor substrate. The display panel 3210 is fixed by the covers 3240 and 3280 located at the upper and lower portions thereof and the cover 3280 located at the lower portion can be engaged with the backlight unit BLU2.

표시패널(3210)에 광을 제공하는 백라이트 유닛(BLU2)은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛(BLU2)은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.The backlight unit BLU2 for providing light to the display panel 3210 includes a lower cover 3270 partially opened on the upper surface thereof, a light source module disposed on one side of the inner side of the lower cover 3270, And a light guide plate 3250 for converting the light into the plane light. The backlight unit BLU2 of the present embodiment is disposed on the light guide plate 3250 and includes optical sheets 3230 for diffusing and condensing light, a light guide plate 3250 disposed below the light guide plate 3250, And a reflective sheet 3260 that reflects the light toward the display panel 3210. [

광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 다이오드(3110)를 포함한다. 기판(3220)은 발광 다이오드(3110)를 지지하고 발광 다이오드(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 다이오드(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 다이오드(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.The light source module includes a substrate 3220 and a plurality of light emitting diodes 3110 spaced apart from each other at a predetermined interval on one surface of the substrate 3220. The substrate 3220 is not limited as long as it supports the light emitting diode 3110 and is electrically connected to the light emitting diode 3110, for example, it may be a printed circuit board. The light emitting diode 3110 may include at least one light emitting diode according to the embodiments of the present invention described above. The light emitted from the light source module is incident on the light guide plate 3250 and is supplied to the display panel 3210 through the optical sheets 3230. Through the light guide plate 3250 and the optical sheets 3230, the point light source emitted from the light emitting diodes 3110 can be transformed into a surface light source.

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.As described above, the light emitting diode according to the embodiments of the present invention can be applied to the edge type display device as in the present embodiment.

도 20은 본 발명의 일 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.20 is a cross-sectional view illustrating an example in which a light emitting diode according to an embodiment of the present invention is applied to a headlamp.

도 20을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 다이오드(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.Referring to FIG. 20, the head lamp includes a lamp body 4070, a substrate 4020, a light emitting diode 4010, and a cover lens 4050. Furthermore, the head lamp may further include a heat dissipating unit 4030, a support rack 4060, and a connecting member 4040.

기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 다이오드(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 다이오드(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 다이오드(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 다이오드(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. Substrate 4020 is fixed by support rack 4060 and is spaced apart on lamp body 4070. The substrate 4020 is not limited as long as it can support the light emitting diode 4010, and may be a substrate having a conductive pattern such as a printed circuit board. The light emitting diode 4010 is located on the substrate 4020 and can be supported and fixed by the substrate 4020. [ In addition, the light emitting diode 4010 may be electrically connected to an external power source through the conductive pattern of the substrate 4020. In addition, the light emitting diode 4010 may include at least one light emitting diode according to the embodiments of the present invention described above.

커버 렌즈(4050)는 발광 다이오드(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 다이오드(4010)로부터 이격되어 배치될 수 있고, 발광 다이오드(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 다이오드(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 다이오드(4010) 구동 시 발생하는 열을 외부로 방출시킨다.The cover lens 4050 is located on a path through which light emitted from the light emitting diode 4010 travels. For example, as shown, the cover lens 4050 may be spaced from the light emitting diode 4010 by a connecting member 4040 and may be disposed in a direction to provide light emitted from the light emitting diode 4010 . The directional angle and / or color of the light emitted from the headlamp to the outside by the cover lens 4050 can be adjusted. The connecting member 4040 may serve as a light guide for fixing the cover lens 4050 to the substrate 4020 and for arranging the light emitting diode 4010 to provide the light emitting path 4045. [ At this time, the connection member 4040 may be formed of a light reflective material or may be coated with a light reflective material. The heat dissipation unit 4030 may include a heat dissipation fin 4031 and / or a heat dissipation fan 4033 to discharge heat generated when the light emitting diode 4010 is driven.

이와 같이, 본 발명의 실시예들에 따른 발광 다이오드는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.As described above, the light emitting diode according to the embodiments of the present invention can be applied to a head lamp, particularly a headlamp for a vehicle, such as the present embodiment.

Claims (23)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치된 제2 도전형 반도체층, 및 상기 제2 도전형 반도체층과 상기 제1 도전형 반도체층 사이에 배치된 활성층을 포함하는 메사;
상기 메사 상에 배치된 제1 전극을 포함하되,
상기 제1 도전형 반도체층은,
상기 제1 도전형 반도체층의 외곽을 따라 상기 메사 주위에 배치된 제1 컨택 영역; 및
상기 메사에 의해 적어도 부분적으로 둘러싸인 제2 컨택 영역을 포함하며,
상기 제1 전극은 상기 제1 컨택 영역의 적어도 일부 및 상기 제2 컨택 영역의 적어도 일부에 전기적으로 접속하고,
상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭은 상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭보다 큰 발광 다이오드.
A first conductive semiconductor layer;
A second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer, and an active layer disposed between the second conductivity type semiconductor layer and the first conductivity type semiconductor layer;
A first electrode disposed on the mesa,
The first conductivity type semiconductor layer may include a first conductivity type semiconductor layer,
A first contact region disposed around the mesa along the periphery of the first conductive semiconductor layer; And
A second contact region at least partially surrounded by the mesa,
The first electrode electrically connecting at least a portion of the first contact region and at least a portion of the second contact region,
Wherein a line width of an area in which the first contact area and the first electrode are in contact is greater than a line width of an area in which the second contact area is in contact with the first electrode.
청구항 1에 있어서,
상기 제2 컨택 영역은 상기 제1 컨택 영역과 연결된 발광 다이오드.
The method according to claim 1,
And the second contact region is connected to the first contact region.
청구항 1에 있어서,
상기 제2 컨택 영역의 장축 방향의 길이는 상기 제1 도전형 반도체층의 상면의 일 변 길이의 0.5배 이상인 발광 다이오드.
The method according to claim 1,
Wherein the length of the second contact region in the long axis direction is 0.5 times or more the length of one side of the upper surface of the first conductivity type semiconductor layer.
청구항 1에 있어서,
상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛를 초과하며,
상기 제2 컨택 영역과 상기 제1 전극이 접하는 영역의 선폭이 10㎛ 이하인 발광 다이오드.
The method according to claim 1,
Wherein the line width of the region in which the first contact region and the first electrode are in contact is more than 10 mu m,
And a line width of an area in which the second contact region and the first electrode are in contact with each other is 10 mu m or less.
청구항 1에 있어서,
상기 제1 전극과 상기 메사 사이에 배치된 제1 절연층을 더 포함하되,
상기 제1 절연층은 상기 제1 컨택 영역 및 상기 제2 컨택 영역을 부분적으로 노출시키는 발광 다이오드.
The method according to claim 1,
Further comprising a first insulating layer disposed between the first electrode and the mesa,
Wherein the first insulating layer partially exposes the first contact region and the second contact region.
청구항 5에 있어서,
상기 제1 절연층은 상기 제1 컨택 영역과 상기 제1 전극이 접하는 영역보다 상기 메사에 인접하게 한정되어 배치된 발광 다이오드.
The method of claim 5,
Wherein the first insulating layer is disposed adjacent to the mesa in a region where the first contact region and the first electrode are in contact with each other.
청구항 5에 있어서,
상기 제1 전극은 상기 제1 절연층에 의해 노출된 제1 컨택 영역 및 상기 제2 컨택 영역에 접하되, 상기 제1 컨택 영역의 외곽을 노출시키는 발광 다이오드.
The method of claim 5,
Wherein the first electrode is in contact with the first contact region and the second contact region exposed by the first insulating layer, and exposes an outline of the first contact region.
청구항 5에 있어서,
상기 제1 도전형 반도체층 중 상기 제1 절연층의 하부에 배치되지 않는 부분의 두께는 상기 제1 절연층 하부에 배치된 부분의 두께보다 작은 발광 다이오드.
The method of claim 5,
Wherein a thickness of a portion of the first conductive type semiconductor layer not disposed below the first insulating layer is smaller than a thickness of a portion disposed below the first insulating layer.
청구항 5에 있어서,
상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께는 상기 제1 도전형 반도체층의 상면에 배치된 제1 절연층의 두께와 동일한 발광 다이오드.
The method of claim 5,
Wherein a thickness of the first insulating layer disposed on the upper surface of the second conductive type semiconductor layer is equal to a thickness of the first insulating layer disposed on the upper surface of the first conductive type semiconductor layer.
청구항 1에 있어서,
상기 제1 전극 및 상기 제1 전극에 의해 노출된 상기 제2 컨택 영역을 덮는 제2 절연층을 더 포함하는 발광 다이오드.
The method according to claim 1,
And a second insulating layer covering the second contact region exposed by the first electrode and the first electrode.
청구항 10에 있어서,
상기 제1 전극은 복수개의 층으로 이루어진 복합층이며,
상기 제1 전극의 상면 중 상기 제2 절연층과 접하는 영역은 Ti층인 발광 다이오드.
The method of claim 10,
Wherein the first electrode is a composite layer composed of a plurality of layers,
Wherein a region of the upper surface of the first electrode in contact with the second insulating layer is a Ti layer.
청구항 11에 있어서,
상기 제2 절연층은 상기 제1 전극을 노출시키는 개구부를 포함하며,
상기 제1 전극의 상면 중 상기 제2 절연층의 개구부에 의해 노출된 영역은 Au층인 발광 다이오드.
The method of claim 11,
Wherein the second insulating layer includes an opening for exposing the first electrode,
Wherein a region of the upper surface of the first electrode exposed by the opening of the second insulating layer is an Au layer.
청구항 12에 있어서,
상기 제1 전극과 접하는 제1 패드를 더 포함하며,
상기 제1 패드는 상기 노출된 Au층과 접하는 발광 다이오드.
The method of claim 12,
And a first pad in contact with the first electrode,
Wherein the first pad is in contact with the exposed Au layer.
청구항 5에 있어서,
상기 제2 도전형 반도체층 상에 배치되며 상기 제2 도전형 반도체층과 전기적으로 접속하는 제2 전극을 더 포함하되, 상기 제2 전극은 상기 제1 절연층에 의해 상기 제1 전극으로부터 절연된 발광 다이오드.
The method of claim 5,
And a second electrode disposed on the second conductive type semiconductor layer and electrically connected to the second conductive type semiconductor layer, wherein the second electrode is insulated from the first electrode by the first insulating layer Light emitting diode.
청구항 14에 있어서,
상기 제2 전극의 상면에 배치된 제1 절연층의 두께는 상기 제2 도전형 반도체층의 상면에 배치된 제1 절연층의 두께보다 작은 발광 다이오드.
15. The method of claim 14,
Wherein the thickness of the first insulating layer disposed on the upper surface of the second electrode is smaller than the thickness of the first insulating layer disposed on the upper surface of the second conductive type semiconductor layer.
청구항 14에 있어서,
상기 제2 전극은 복수개의 층으로 이루어진 복합층이며,
상기 제2 전극의 상면 중 상기 제1 절연층과 접하는 영역은 Ti층인 발광 다이오드.
15. The method of claim 14,
Wherein the second electrode is a composite layer comprising a plurality of layers,
Wherein a region of the upper surface of the second electrode in contact with the first insulating layer is a Ti layer.
청구항 16에 있어서,
상기 제1 절연층은 상기 제2 전극을 노출시키는 개구부를 포함하며,
상기 제2 전극의 상면 중 상기 제1 절연층의 개구부에 의해 노출된 영역은 Au층인 발광 다이오드.
18. The method of claim 16,
Wherein the first insulating layer includes an opening for exposing the second electrode,
Wherein a region of the upper surface of the second electrode exposed by the opening of the first insulating layer is an Au layer.
청구항 17에 있어서,
상기 제2 전극과 접하는 제2 패드를 더 포함하며,
상기 제2 패드는 상기 노출된 Au층과 접하는 발광 다이오드.
18. The method of claim 17,
And a second pad in contact with the second electrode,
And the second pad is in contact with the exposed Au layer.
청구항 10에 있어서,
상기 제1 도전형 반도체층 아래에 배치되는 성장 기판을 더 포함하는 발광 다이오드.
The method of claim 10,
And a growth substrate disposed under the first conductive type semiconductor layer.
청구항 19에 있어서,
상기 제2 절연층이 상기 제1 도전형 반도체층의 측면의 전 영역과 상기 성장 기판의 측면의 일부를 덮는 발광 다이오드.
The method of claim 19,
And the second insulating layer covers a whole area of a side surface of the first conductivity type semiconductor layer and a part of a side surface of the growth substrate.
청구항 19에 있어서,
상기 성장 기판은 상기 성장 기판의 적어도 일 측면에서 수평 방향으로 연장된 띠 현상을 가지는 적어도 하나의 개질 영역을 포함하는 발광 다이오드.
The method of claim 19,
Wherein the growth substrate comprises at least one modified region having a banding phenomenon extending horizontally on at least one side of the growth substrate.
청구항 21에 있어서,
상기 제2 절연층은 상기 제1 도전형 반도체층의 외곽으로부터 소정의 거리만큼 이격된 발광 다이오드.
23. The method of claim 21,
And the second insulating layer is spaced apart from a periphery of the first conductive type semiconductor layer by a predetermined distance.
청구항 1에 있어서,
상기 메사는 상기 제1 도전형 반도체층의 일 측면을 향해 돌출된 복수개의 돌출부; 및
상기 일 측면과 반대 방향에 배치되는 타 측면을 향해 돌출된 복수개의 돌출부를 포함하는 발광 다이오드.
The method according to claim 1,
The mesa includes a plurality of protrusions protruding toward one side of the first conductive semiconductor layer; And
And a plurality of protrusions protruding toward the other side disposed opposite to the one side surface.
KR1020150165706A 2013-07-29 2015-11-25 Highly efficient light-emitting diode KR102478524B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US14/985,162 US9847457B2 (en) 2013-07-29 2015-12-30 Light emitting diode, method of fabricating the same and LED module having the same
US15/838,264 US10573785B2 (en) 2013-07-29 2017-12-11 Light emitting diode, method of fabricating the same and LED module having the same
US16/782,969 US10784406B2 (en) 2013-07-29 2020-02-05 Light emitting diode, method of fabricating the same and led module having the same
US17/024,167 US10950755B2 (en) 2013-07-29 2020-09-17 Light emitting diode, method of fabricating the same and LED module having the same
KR1020220173754A KR102647674B1 (en) 2014-12-31 2022-12-13 Highly efficient light-emitting diode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140195162 2014-12-31
KR1020140195162 2014-12-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220173754A Division KR102647674B1 (en) 2014-12-31 2022-12-13 Highly efficient light-emitting diode

Publications (2)

Publication Number Publication Date
KR20160081787A true KR20160081787A (en) 2016-07-08
KR102478524B1 KR102478524B1 (en) 2022-12-19

Family

ID=56503958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165706A KR102478524B1 (en) 2013-07-29 2015-11-25 Highly efficient light-emitting diode

Country Status (1)

Country Link
KR (1) KR102478524B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139770A1 (en) * 2017-01-26 2018-08-02 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
KR20180102763A (en) * 2017-03-08 2018-09-18 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
US11233176B2 (en) 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090098676A1 (en) * 2007-10-12 2009-04-16 Eudyna Devices Inc. Method of manufacturing light emitting diode
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP2010504640A (en) * 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド Light emitting diode with electrode extension for current spreading
KR101014102B1 (en) * 2010-04-06 2011-02-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20120056467A (en) * 2010-11-25 2012-06-04 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR20130030178A (en) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010504640A (en) * 2006-09-25 2010-02-12 ソウル オプト デバイス カンパニー リミテッド Light emitting diode with electrode extension for current spreading
US20090098676A1 (en) * 2007-10-12 2009-04-16 Eudyna Devices Inc. Method of manufacturing light emitting diode
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101014102B1 (en) * 2010-04-06 2011-02-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20120056467A (en) * 2010-11-25 2012-06-04 엘지이노텍 주식회사 Light emitting diode and method for fabricating the light emitting device
KR20130030178A (en) * 2011-09-16 2013-03-26 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018139770A1 (en) * 2017-01-26 2018-08-02 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
US11094865B2 (en) 2017-01-26 2021-08-17 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
KR20180102763A (en) * 2017-03-08 2018-09-18 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
US11233176B2 (en) 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package

Also Published As

Publication number Publication date
KR102478524B1 (en) 2022-12-19

Similar Documents

Publication Publication Date Title
US10950755B2 (en) Light emitting diode, method of fabricating the same and LED module having the same
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
CN110036483B (en) Light emitting diode with multiple light emitting units
KR101761835B1 (en) Light-emitting diode with high efficiency
KR20160025456A (en) Light emitting diode and method of fabricating the same
US20220149241A1 (en) Vertical light-emitting diode
KR102478524B1 (en) Highly efficient light-emitting diode
KR20170016630A (en) Light emitting diode and method of fabricating the same
KR102647674B1 (en) Highly efficient light-emitting diode
KR20170027490A (en) LIGHT-EMITTING apparatus AND METHOD OF FABRICATING THE SAME
KR20170009359A (en) LIGHT-EMITTING apparatus AND METHOD OF FABRICATING THE SAME
KR102475409B1 (en) Light-emitting diode including metal bulk
KR20160099430A (en) Light-emitting device including metal bulk
KR102457684B1 (en) Light-emitting diode including metal bulk
KR20170009750A (en) Method of fabricating light-emitting diode package
KR20160089230A (en) Light emitting device
OA20478A (en) "Vertical light-emitting diode"

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant