KR20160077700A - 발광소자, 발광소자 패키지 및 조명시스템 - Google Patents

발광소자, 발광소자 패키지 및 조명시스템 Download PDF

Info

Publication number
KR20160077700A
KR20160077700A KR1020140187918A KR20140187918A KR20160077700A KR 20160077700 A KR20160077700 A KR 20160077700A KR 1020140187918 A KR1020140187918 A KR 1020140187918A KR 20140187918 A KR20140187918 A KR 20140187918A KR 20160077700 A KR20160077700 A KR 20160077700A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting device
horizontal width
semiconductor layer
Prior art date
Application number
KR1020140187918A
Other languages
English (en)
Other versions
KR102309670B1 (ko
Inventor
이건화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140187918A priority Critical patent/KR102309670B1/ko
Priority to PCT/KR2015/014276 priority patent/WO2016105167A1/ko
Priority to US15/539,277 priority patent/US10038119B2/en
Publication of KR20160077700A publication Critical patent/KR20160077700A/ko
Application granted granted Critical
Publication of KR102309670B1 publication Critical patent/KR102309670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/182—Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120); 상기 제1 도전형 반도체층(115)에 전기적으로 연결된 제1 전극(135); 상기 제2 도전형 반도체층(119)에 전기적으로 연결된 제2 전극(137); 상기 제1 전극(135)과 상기 제2 전극(137)을 노출하면서 상기 발광구조물(120) 상에 배치되는 절연부재(151); 상기 제1 전극(135) 상에 전기적으로 연결된 제1 연결 전극(141); 상기 제2 전극(137) 상에 전기적으로 연결된 제2 연결 전극(143); 및 상기 제1 연결 전극(141)의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극(141a);을 포함할 수 있다.

Description

발광소자, 발광소자 패키지 및 조명시스템{LIGHT EMITTING DEVICE, LIGHT EMITTING PACKAGE AND LIGHTING SYSTEM}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 3-5족의 원소 또는 2-6족 원소가 화합되어 생성될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭 넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 예를 들어, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자, 적색(RED) 발광소자 등은 상용화되어 널리 사용되고 있다.
한편, 최근의 반도체 산업은 각종 전자제품의 크기가 소형화되는 추세에 따라, 소형이면서도 고집적의 반도체 패키지를 제조하여 한정된 크기의 기판에 보다 많은 수의 반도체 칩을 실장시키기 위한 다양한 연구가 진행되고 있다.
반도체소자인 발광소자 분야에는 고집적 추세에 따라 발광소자 실장기술로 플립칩 실장기술이 적용되고 있다.
발광소자의 플립칩 실장기술은 도전성 재질의 솔더범프를 이용하여 발광소자 칩을 패키지 기판에 직접 실장하는 기술로서, 패키지 기판과 발광소자 칩의 접속길이를 최소화시킬 수 있으며 별도의 와이어 공정이 필요하지 않다.
예를 들어, 종래기술의 플립칩 실장구조는 소정의 패키지 기판에 솔더 범프들이 형성되고, 발광소자 칩에는 상기 각각의 솔더 범프에 대응되는 금속 범프들이 형성되어, 솔더 범프와 금속 범프를 접합시키게 된다.
그런데, 이와 같은 종래기술에 따른 플립칩 실장구조에서는 발광소자 칩의 전극과 플립칩을 위해 형성되는 연결전극인 금속 범프의 계면에서 필링(peeling)이 발생하여 전기적 신뢰성에 저하되는 문제가 있다.
또한 종래기술에 의하면, 패키지 기판의 솔더 범프와 발광소자 칩의 금속 범프간의 접합 면적이 충분치 않아 전기적인 특성이 저하되는 문제가 있다.
또한 종래기술에 의하면, 발광소자 칩의 금속 범프 상에 Ni/Au 플레이팅(plating)에 의해 추가적인 접촉전극을 형성하는데, 금속 범프와 접촉전극의 열팽창계수의 차이에 의해 전기적이 신뢰성이 저하되는 문제가 있다.
또한 종래기술에 의하면, 발광소자 칩에서 발생된 열에 의해 발광소자의 전기적인 특성이 저하되는 문제가 있다.
또한 종래기술에 의하면, 발광소자 칩에서 발광된 빛의 상측으로의 반사률이 낮아 광추출 효율이 낮은 문제가 있다.
실시예는 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한 실시예는 방열특성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
또한 실시예는 광추출 효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120); 상기 제1 도전형 반도체층(115)에 전기적으로 연결된 제1 전극(135); 상기 제2 도전형 반도체층(119)에 전기적으로 연결된 제2 전극(137); 상기 제1 전극(135)과 상기 제2 전극(137)을 노출하면서 상기 발광구조물(120) 상에 배치되는 절연부재(151); 상기 제1 전극(135) 상에 전기적으로 연결된 제1 연결 전극(141); 상기 제2 전극(137) 상에 전기적으로 연결된 제2 연결 전극(143); 및 상기 제1 연결 전극(141)의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극(141a);을 포함할 수 있다.
또한 실시예에 따른 발광소자는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120); 상기 제2 도전형 반도체층(119)과 상기 활성층(117)을 일부 관통하여 상기 제1 도전형 반도체층(115)에 전기적으로 연결된 관통 전극(136); 상기 관통 전극(136)에 전기적으로 연결된 제3 전극(138); 상기 제2 도전형 반도체층(119)에 전기적으로 연결된 제4 전극(139); 상기 제3 전극(138)과 상기 제4 전극(139)을 노출하면서 상기 발광구조물(120) 상에 배치되는 절연부재(151); 상기 제3 전극(138) 상에 전기적으로 연결된 제3 연결 전극(145); 상기 제4 전극(139) 상에 전기적으로 연결된 제4 연결 전극(147); 상기 제3 연결 전극(145)의 상측에서 적어도 일측면으로 연장된 제3 돌출 전극(145a);을 포함할 수 있다.
실시예에 따른 발광소자 패키지는 패키지 기판(171); 상기 패키지 기판(171) 상에 배치된 제1 패드 전극(173)과 제2 패드 전극(174); 및 상기 패키지 기판(171) 상에 배치되며 상기 제1 패드 전극(173), 제2 패드 전극(174)과 전기적으로 연결되는 제1 항 내지 제13 항 중 어느 하나에 기재된 발광소자(100, 103, 104);를 포함할 수 있다.
실시예에 따른 조명시스템은 상기 발광소자 또는 상기 발광소자 패키지를 구비하는 발광유닛을 포함할 수 있다.
실시예는 신뢰성이 우수한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
또한 실시예는 광추출 효율이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
또한 실시예는 방열특성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제2 실시예에 따른 발광소자의 단면도.
도 3은 제1 실시예에 따른 발광소자 패키지의 단면도.
도 4는 제2 실시예에 따른 발광소자 패키지의 단면도.
도 5는 제3 실시예에 따른 발광소자의 단면도.
도 6은 제4 실시예에 따른 발광소자의 단면도.
도 7은 제3 실시예에 따른 발광소자 패키지의 단면도.
도 8은 제4 실시예에 따른 발광소자 패키지의 단면도.
도 9 내지 도 17은 실시예에 따른 발광소자 및 발광소자 패키지의 제조방법 공정단면도.
도 18은 실시예에 따른 조명 장치의 사시도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
(실시예)
도 1은 제1 실시예에 따른 발광소자(100)의 단면도이며, 도 3은 제1 실시예에 따른 발광소자 패키지(200)의 단면도이며, 우선 도 1을 중심으로 실시예에 따른 발광소자를 설명하기로 한다.
실시예에 따른 발광소자(100)는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120)과, 상기 제1 도전형 반도체층(115)에 전기적으로 연결된 제1 전극(135)과, 상기 제2 도전형 반도체층(119)에 전기적으로 연결된 제2 전극(137)과, 상기 제1 전극(135)과 상기 제2 전극(137)을 노출하면서 상기 발광구조물(120) 상에 배치되는 절연부재(151)와, 상기 제1 전극(135) 상에 전기적으로 연결된 제1 연결 전극(141)과, 상기 제2 전극(137) 상에 전기적으로 연결된 제2 연결 전극(143)을 포함할 수 있다.
종래기술에 따른 플립칩 실장구조에서는 패키지 기판의 솔더 범프와 발광소자 칩의 금속 범프간의 접촉면적이 충분치 않아 전기적인 특성이 저하되는 문제가 있다.
이러한 문제를 해결하기 위해, 실시예는 상기 제1 연결 전극(141)의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극(141a)을 포함할 수 있다. 또한 실시예는 상기 제2 연결 전극(143)의 상측에서 적어도 일측면으로 연장된 제2 돌출 전극(143a)을 포함할 수 있다.
실시예에 의하면 도 3과 같이, 상기 제1 연결 전극(141) 또는 상기 제2 연결 전극(143)의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)을 포함함으로써, 이후 패키징 공정에서 제1 패드 전극(173) 또는 제2 패드 전극(174)과 접하는 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)의 수평폭을 넓게 확보함으로써 결합력의 확대에 따른 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
예를 들어, 도 1과 같이, 실시예에서 상기 제1 돌출 전극의 수평폭(W15)은 상기 제1 연결 전극의 수평폭(W13)보다 넓게 형성될 수 있다. 또는 실시예에서 상기 제2 돌출 전극의 수평폭(W25)은 상기 제2 연결 전극의 수평폭(W23)보다 넓게 형성될 수 있다.
실시예에 의하면 상기 제1 돌출 전극의 수평폭(W15) 또는 제2 돌출 전극의 수평폭(W25)이 상기 제1 연결 전극의 수평폭(W13) 또는 제2 연결 전극의 수평폭(W23)에 비해 넓게 형성됨으로써, 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)이 제1 패드 전극(173) 또는 제2 패드 전극(174)과 각각 넓은 접촉면적으로 접하게 함으로써 물리적 또는 전기적인 신뢰성을 향상시킬 수 있다.
예를 들어, 상기 제1 돌출 전극의 수평폭(W15) 또는 상기 제2 돌출 전극의 수평폭(W25)이 상기 제1 연결 전극의 수평폭(W13) 또는 제2 연결 전극의 수평폭(W23)에 비해 약 1. 1 배 이상의 폭으로 형성되어 넓은 접촉면적을 확보함에 따라 전기적, 물리적 신뢰성이 향상될 수 있다.
상기 상기 제1 돌출 전극의 수평폭(W15) 또는 상기 제2 돌출 전극의 수평폭(W25)은 상호간에 전기적인 단락이 발생하지 않는 범위에서 넓은 폭으로 형성될 수 있다.
예를 들어, 상기 제1 돌출 전극의 수평폭(W15) 또는 상기 제2 돌출 전극의 수평폭(W25)이 상기 제1 연결 전극의 수평폭(W13) 또는 제2 연결 전극의 수평폭(W23)에 비해 약 1.2배 내지 3.0배 범위의 폭을 구비할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 돌출 전극의 수평폭(W15) 또는 상기 제2 돌출 전극의 수평폭(W25)이 상기 제1 연결 전극의 수평폭(W13) 또는 제2 연결 전극의 수평폭(W23)에 비해 약 1.2배 내지 1.4배 넓은 폭을 구비할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 연결 전극의 수평폭(W13) 또는 제2 연결 전극의 수평폭(W23)이 약 50㎛ 내지 500㎛인 경우, 상기 제1 돌출 전극의 수평폭(W15) 또는 상기 제2 돌출 전극의 수평폭(W25)이 약 70㎛ 내지 600㎛일 수 있으나 이에 한정되는 것은 아니다.
또한 실시예에 의하면 상기 제1 돌출 전극의 수평폭(W15) 또는 제2 돌출 전극의 수평폭(W25)이 상기 제1 전극의 수평폭(W11) 또는 제2 전극의 수평폭(W21)보다 넓게 형성됨으로써 전기적 성능을 향상시킬 수 있다.
한편 종래기술에 의하면, 발광소자 칩의 금속 범프 상에 Ni/Au 플레이팅(plating)에 의해 추가적인 접촉전극을 형성하는데, 금속 범프와 접촉전극의 열팽창계수의 차이에 의해 전기적이 신뢰성이 저하되는 문제가 있다.
이러한 문제를 해결하기 위해, 실시예에서 상기 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)의 물질은 상기 제1 연결 전극(141) 또는 제2 연결 전극(143)과 각각 같은 물질로 형성될 수 있다. 이를 통해 발광소자 또는 발광소자 패키지의 온도가 상승하더라도 제1 돌출 전극(141a), 제2 돌출 전극(143a)과 제1 연결 전극(141), 제2 연결 전극(143)의 열팽창 계수가 같으므로 전기적인 신뢰성이 증대될 수 있다.
한편, 종래기술에 따른 플립칩 실장구조에서는 발광소자 칩 상의 전극과 금속 범프의 계면에서 필링(peeling)이 발생하여 전기적 신뢰성에 저하되는 문제가 있다.
이에 실시예에서 상기 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)은 상기 절연부재(151)의 상면과 접하도록 형성됨으로써 물리적인 구조의 견고성을 높임에 따라 제1 전극(135)과 제1 연결 전극(141) 사이 및 제2 전극(137)과 제2 연결 전극(143) 사이 간의 물리적인 결합성, 전기적인 신뢰성을 향상시킬 수 있다.
상기 절연부재(151)는 감광성 물질, 레진 또는 에폭시 등을 포함할 수 있다.
예를 들어, 상기 절연부재(151)가 감광성 물질로 형성되는 경우 폴리이미드(polyimide)를 포함할 수 있으나 이에 한정되는 것은 아니다.
또한 상기 절연부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 형성될 수 있다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다.
한편, 도 1 및 도 3에 도시된 구성 중 미설명 도면부호는 이하 제조방법에서 설명하기로 한다.
도 2는 제2 실시예에 따른 발광소자(100)의 단면도이며, 도 4는 제2 실시예에 따른 발광소자 패키지(202)의 단면도이다.
제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 시시예의 기술적인 특징을 위주로 설명하기로 한다.
종래기술에 의하면, 발광소자 칩에서 발광된 빛의 상측으로 반사률이 낮아 광추출 효율이 낮은 문제가 있으며, 발광소자 칩에서 발생된 열에 의해 발광소자의 전기적인 특성이 저하되는 문제가 있다.
이에 제2 실시예는 상기 제1 전극(135)의 적어도 일측면으로 연장된 제1 측면 전극(135a)을 포함할 수 있다. 예를 들어, 상기 제1 측면 전극(135a)은 상기 제1 전극(135)에서 절연층(133)을 개재하여 제1 도전형 반도체층(115) 상면을 따라 측면으로 연장될 수 있다.
예를 들어, 제2 실시예는 상기 제1 전극(135)의 일측면으로 연장된 제1 측면 전극(135a)을 포함할 수 있다. 또한, 제2 실시예는 상기 제1 전극(135)의 양측면으로 연장된 제1 측면 전극(135a)을 포함할 수 있다.
또한 제2 실시예는 상기 제2 전극(137)의 적어도 일측면으로 연장된 제2 측면 전극(137a)을 포함할 수 있다. 예를 들어, 상기 제2 측면 전극(137a)은 상기 제2 전극(137)에서 절연층(133)을 개재하여 제2 도전형 반도체층(119) 상면을 따라 측면으로 연장될 수 있다.
제2 실시예는 상기 제2 전극(137)의 일측면으로 연장된 제2 측면 전극(137a)을 포함할 수 있다. 또한 제2 실시예는 상기 제2 전극(137)의 적어도 양측면으로 연장된 제2 측면 전극(137a)을 포함할 수 있다.
제2 실시예에 의하면, 상기 발광구조물(120), 상기 제1 측면 전극(135a), 상기 제2 측면 전극(137a)의 측면에 절연층으로 패시베이션층이 형성되어 전기적인 단락을 방지할 수 있다.
제2 실시예에 의하면, 상기 제1 전극(135) 또는 제2 전극(137)의 적어도 일측면으로 연장된 제1 측면 전극(135a) 또는 제2 측면 전극(137a)을 포함으로써, 발광소자에서 발생된 빛이 제1 측면 전극(135a) 또는 제2 측면 전극(137a)에 의해 발광소자 패키지의 상측으로 반사됨으로써 광추출 효율을 향상시켜 광 효율을 향상시킬 수 있다.
또한 제2 실시예에 의하면, 상기 제1 전극(135) 또는 제2 전극(137)의 적어도 일측면으로 연장된 제1 측면 전극(135a) 또는 제2 측면 전극(137a)을 포함으로써, 발광소자에서 발생된 열이 제1 측면 전극(135a) 또는 제2 측면 전극(137a)에 의해 제1 전극(135) 또는 제2 전극(137)으로 효과적으로 전달됨으로써 방열특성이 현저히 향상될 수 있다.
또한 도 4와 같이, 제2 실시예에 의하면 제1 기판(111) 상에 광추출 패턴(P)을 구비하여 광추출 효율을 향상시킬 수 있다.
또한 제2 실시예에 의하면 광추출 패턴이 제1 기판(111)이 제거된 후, 노출되는 제1 도전형 반도체층(115)에 형성될 수도 있으나 이에 한정되는 것은 아니다.
실시예는 신뢰성이 우수한 발광소자 및 발광소자 패키지를 제공할 수 있다.
또한 실시예는 광추출 효율이 향상되고, 방열특성이 향상된 발광소자 및 발광소자 패키지를 제공할 수 있다.
이하 도 5 내지 도 8을 참조하여 제3, 제4 실시예에 따른 발광소자, 발광소자 패키지를 설명하기로 한다.
도 5는 제3 실시예에 따른 발광소자(103)의 단면도이며, 도 7은 제3 실시예에 따른 발광소자 패키지(203)의 단면도이다.
제3 실시예는 제1 실시예 또는 제2 실시예의 특징을 채용할 수 있으며, 이하 제3 실시예의 특징 위주로 설명하기로 한다.
제3 실시예에 따른 발광소자(103)는 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120)과, 상기 제2 도전형 반도체층(119)과 상기 활성층(117)을 일부 관통하여 상기 제1 도전형 반도체층(115)에 전기적으로 연결된 관통 전극(136)과, 상기 관통 전극(136)에 전기적으로 연결된 제3 전극(138)과, 상기 제2 도전형 반도체층(119)에 전기적으로 연결된 제4 전극(139)과, 상기 제3 전극(138)과 상기 제4 전극(139)을 노출하면서 상기 발광구조물(120) 상에 배치되는 절연부재(151)를 포함할 수 있다.
제3 실시예에서 상기 발광구조물(120)은 제2 기판(112) 상에 형성될 수 있다. 상기 제2 기판(112)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다. 예를 들어, 상기 제2 기판(112)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, 또는 Ga203 중 적어도 하나를 사용할 수 있다.
제3 실시예는 제2 도전형 반도체층(119) 상에 오믹층(132a)과 반사층(132b)을 포함할 수 있다. 상기 오믹층(132a)은 캐리어 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
예를 들어, 상기 오믹층(132a)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 오믹층(132a)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 반사층(132b)은 반사성이 우수하고, 전기적인 접촉이 우수한 물질로 형성될 수 있다. 예를 들어, 상기 반사층(132b)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
상기 관통 전극(136)은 제1 절연층(134)을 개재하여 발광구조물(120) 상에 형성될 수 있으며, 제2 절연층(135)은 반사층(132b)과 관통 전극(136)의 일부를 노출하면서 발광구조물(120) 상에 형성될 수 있다. 상기 제1 절연층(134) 또는 제2 절연층(135)은 산화물 또는 질화물 등의 절연물질로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제3 전극(138)과 상기 제4 전극(139)은 노출된 관통 전극(136) 및 반사층(132b)에 각각 전기적으로 연결될 수 있다.
상기 절연부재(151)는 감광성 물질, 레진 또는 에폭시 등을 포함할 수 있다.
예를 들어, 상기 절연부재(151)가 감광성 물질로 형성되는 경우 폴리이미드(polyimide)를 포함할 수 있으나 이에 한정되는 것은 아니다.
또한 상기 절연부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 형성될 수 있다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다.
제3 실시예는 상기 제3 연결 전극(145)의 상측에서 적어도 일측면으로 연장된 제3 돌출 전극(145a)을 포함할 수 있다. 예를 들어, 제3 실시예는 상기 제3 연결 전극(145)의 상측에서 일측면으로 연장된 제3 돌출 전극(145a)을 포함할 수 있다. 또한 제3 실시예는 상기 제3 연결 전극(145)의 상측에서 적어도 양측면으로 연장된 제3 돌출 전극(145a)을 포함할 수 있다.
또한 제3 실시예는 상기 제4 연결 전극(147)의 상측에서 적어도 일측면으로 연장된 제4 돌출 전극(147a)을 포함할 수 있다. 예를 들어, 제3 실시예는 상기 제4 연결 전극(147)의 상측에서 일측면으로 연장된 제4 돌출 전극(147a)을 포함할 수 있다. 또한 제3 실시예는 상기 제4 연결 전극(147)의 상측에서 양측면으로 연장된 제4 돌출 전극(147a)을 포함할 수 있다.
제3 실시예에 의하면, 상기 제3 연결 전극(145) 또는 상기 제4 연결 전극(147)의 상측에서 적어도 일측면으로 연장된 제3 돌출 전극(145a) 또는 제4 돌출 전극(147a)을 포함함으로써, 도 7과 같이 이후 패키징 공정에서 제3 패드 전극(173) 또는 제4 패드 전극(174)과 접하는 제3 돌출 전극(145a) 또는 제4 돌출 전극(147a)의 수평폭을 넓게 확보함으로써 결합력의 확대에 따른 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
예를 들어 도 7과 같이, 제3 실시예에 의하면 상기 제3 돌출 전극의 수평폭(W35) 또는 제4 돌출 전극의 수평폭(W45)이 상기 제3 연결 전극의 수평폭(W33) 또는 제4 연결 전극의 수평폭(W43)에 비해 넓게 형성됨으로써, 제3 돌출 전극(145a) 또는 제4 돌출 전극(147a)이 제3 패드 전극(173) 또는 제4 패드 전극(174)과 각각 넓은 접촉면적으로 접하게 함으로써 물리적 또는 전기적인 신뢰성을 향상시킬 수 있다.
예를 들어, 상기 제3 돌출 전극의 수평폭(W35) 또는 상기 제4 돌출 전극의 수평폭(W45)이 상기 제3 연결 전극의 수평폭(W33) 또는 제4 연결 전극의 수평폭(W43)에 비해 약 1. 1 배 이상의 폭으로 형성되어 넓은 접촉면적을 확보함에 따라 전기적, 물리적 신뢰성이 향상될 수 있다.
상기 상기 제3 돌출 전극의 수평폭(W35) 또는 상기 제4 돌출 전극의 수평폭(W45)은 상호간에 전기적인 단락이 발생하지 않는 범위에서 넓은 폭으로 형성될 수 있다.
예를 들어, 상기 제3 돌출 전극의 수평폭(W35) 또는 상기 제4 돌출 전극의 수평폭(W45)이 상기 제3 연결 전극의 수평폭(W33) 또는 제4 연결 전극의 수평폭(W43)에 비해 약 1.2배 내지 3.0배 범위의 폭을 구비할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제3 돌출 전극의 수평폭(W35) 또는 상기 제4 돌출 전극의 수평폭(W45)이 상기 제3 연결 전극의 수평폭(W33) 또는 제4 연결 전극의 수평폭(W43)에 비해 약 1.2배 내지 1.4배 넓은 폭을 구비할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제3 연결 전극의 수평폭(W33) 또는 제4 연결 전극의 수평폭(W43)이 약 50㎛ 내지 500㎛인 경우, 상기 제3 돌출 전극의 수평폭(W35) 또는 상기 제4 돌출 전극의 수평폭(W45)이 약 70㎛ 내지 600㎛일 수 있으나 이에 한정되는 것은 아니다.
또한 제3 실시예에 의하면 상기 제3 전극의 수평폭(W31) 또는 제4 전극의 수평폭(W41)이 상기 제3 돌출 전극의 수평폭(W35) 또는 제4 돌출 전극의 수평폭(W45) 보다 각각 넓게 형성되어 열방출 효율을 향상시킬 수 있고, 발광된 빛의 반사율을 높여 광추출 효율을 향상시킬 수 있다.
또한 실시예에 의하면, 상기 제3 전극(138)과 상기 제4 전극(139) 사이의 제2 거리(D2)는 상기 제3 돌출 전극(145a)과 상기 제4 돌출 전극(147a) 사이의 제1 거리(D1)에 비해 좁게 형성되어, 상기 제3 전극의 수평폭(W31) 또는 제4 전극의 수평폭(W41)의 수평폭을 최대한 확보함으로써 반사율 향상에 따른 광출력 향상과, 열방출 효율 향상에 따른 신뢰성을 향상시킬 수 있다.
제3 실시예에서 상기 제3 돌출 전극(145a) 또는 제4 돌출 전극(147a)의 물질은 상기 제3 연결 전극(145) 또는 제4 연결 전극(147)과 각각 같은 물질로 형성될 수 있다. 이를 통해 발광소자 또는 발광소자 패키지의 온도가 상승하더라도 제3 돌출 전극(145a), 제4 돌출 전극(147a)과 제3 연결 전극(145), 제4 연결 전극(147)의 열팽창 계수가 같으므로 전기적인 신뢰성이 증대될 수 있다.
제3 실시예에서 상기 제3 돌출 전극(145a) 또는 제4 돌출 전극(147a)은 상기 절연부재(151)의 상면과 접하도록 형성됨으로써 물리적인 구조의 견고성을 높임에 따라 제3 전극(138), 제4 전극(139)과 제3 연결 전극(145), 제4 연결 전극(147) 간의 물리적인 결합성, 전기적인 신뢰성을 향상시킬 수 있다.
도 6은 제4 실시예에 따른 발광소자(104)의 단면도이며, 도 8은 제4 실시예에 따른 발광소자 패키지(204)의 단면도이다.
제4 실시예는 제3 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제4 시시예의 기술적인 특징을 위주로 설명하기로 한다.
종래기술에 의하면, 발광소자 칩에서 발광된 빛의 상측으로 반사률이 낮아 광추출 효율이 낮은 문제가 있으며, 발광소자 칩에서 발생된 열에 의해 발광소자의 전기적인 특성이 저하되는 문제가 있다.
이에 제4 실시예는 상기 제3 전극(138)의 적어도 일측면으로 연장된 제3 측면 전극(138a)을 포함할 수 있다. 예를 들어, 상기 제3 측면전극(138a)은 발광구조물(120)의 일측이 일부 제거된 메사 에지 영역으로 하측 연장될 수 있다. 예를 들어, 상기 제3 측면전극(138a)은 제1 절연층(134)을 개재하여 발광구조물(120)의 측면을 따라 하측으로 연장될 수 있고, 상기 제3 측면전극(138a)의 저면은 활성층(117) 보다 낮게 위치할 수 있다.
또한 제4 실시예는 상기 제4 전극(139)의 적어도 일측면으로 연장된 제4 측면 전극(139a)을 포함할 수 있다. 예를 들어, 상기 제4 측면 전극(139a)은 발광구조물(120)의 타측이 일부 제거된 메사 에지 영역으로 하측 연장될 수 있다. 예를 들어, 상기 제4 측면 전극(139a)은 제1 절연층(134)을 개재하여 발광구조물(120)의 측면을 따라 하측으로 연장될 수 있고, 상기 제4 측면 전극(139a)의 저면은 활성층(117) 보다 낮게 위치할 수 있다.
제4 실시예에 의하면, 상기 제3 전극(138) 또는 제4 전극(139)의 적어도 일측면으로 연장된 제3 측면 전극(138a) 또는 제4 측면 전극(139a)을 포함함으로써, 발광소자에서 발생된 빛이 제3 측면 전극(138a) 또는 제4 측면 전극(139a)에 의해 발광소자 패키지의 상측으로 반사됨으로써 광추출 효율을 향상시켜 광 효율을 향상시킬 수 있다.
또한 제4 실시예에 의하면, 상기 제3 전극(138) 또는 제4 전극(139)의 적어도 일측면으로 연장된 제3 측면 전극(138a) 또는 제4 측면 전극(139a)을 포함으로써, 발광소자에서 발생된 열이 제3 측면 전극(138a) 또는 제4 측면 전극(139a)에 의해 제3 전극(138) 또는 제4 전극(139)으로 효과적으로 전달됨으로써 방열특성이 현저히 향상될 수 있다.
도 7과 제8은 제3 또는 제4 실시예에 따른 발광소자 패키지(203, 204)이다.
제3 또는 제4 실시예에서 발광소자(103, 104)는 모듈 기판(170) 상에 플립 방식으로 탑재될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 제3 또는 제4 실시예에 따른 발광소자 패키지(203, 204)는 패키지 기판(171)과, 상기 패키지 기판(171) 상에 배치된 제1 패드 전극(173)과 제2 패드 전극(174) 및 상기 패키지 기판(171) 상에 배치되며 상기 제1 패드 전극(173), 제2 패드 전극(174)과 전기적으로 연결되는 제3 또는 제4 실시예에 따른 발광소자(103, 104)를 포함할 수 있다.
상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
실시예에서 모듈 기판(170)은 패키지 기판(171), 절연층(172)을 포함하며, 상기 절연층(172)을 관통하여 형성되는 제1 패드 전극(173) 및 제2 패드 전극(174)을 포함할 수 있다. 상기 제1 패드 전극(173) 및 제2 패드 전극(174)는 제3 또는 제4 발광소자(103, 104)에 전원을 공급해 주게 된다.
상기 절연층(172) 상에는 상기 제1 패드 전극(173), 제2 패드 전극(174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함할 수 있다.
상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.
실시예에서 상기 제1 패드 전극의 수평폭(W37)은 상기 제3 연결전극의 수평폭(W33)에 비해 넓게 형성되어, 제1 패드 전극(173)이 제3 돌출 전극(145a)과 접하는 면적을 넓게 확보하여 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
또한 실시예에서 상기 제2 패드 전극의 수평폭(W47)은 상기 제4 연결전극의 수평폭(W43)에 비해 넓게 형성되어, 제2 패드 전극(174)이 제4 돌출 전극(147a)과 접하는 면적을 넓게 확보하여 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
이하 도 9 내지 도 17을 참조하여 실시예에 따른 발광소자 및 발광소자 패키지의 제조방법을 설명하기로 한다. 한편, 도 9 내지 도 17은 제1 실시예를 기준으로 도시되어 있으나 실시예가 이에 한정되는 것은 아니다.
먼저, 도 9와 같이 제1 기판(111)을 준비한다. 상기 제1 기판(111)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일수 있다.
예를 들어, 상기 제1 기판(111)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다. 상기 제1 기판(111) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 기판(111)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 제1 기판(111) 상에 제1 도전형 반도체층(115), 활성층(117) 및 제2 도전형 반도체층(119)을 포함하는 발광구조물(120)이 형성될 수 있다.
한편, 상기 제1 기판(111) 위에는 버퍼층(113)이 형성될 수 있다. 상기 버퍼층(113)은 상기 발광구조물(120)의 재료와 제1 기판(111)의 격자 부정합을 완화시켜 줄 수 있다.
예를 들어, 상기 버퍼층(113)은 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층(113) 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(115)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(115)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(115)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(115)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(115)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(115)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
다음으로, 상기 제1 도전형 반도체층(115) 상에 전류확산층(미도시)을 형성될 수 있다. 상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예는 전류확산층 상에 스트레인 제어층(미도시)이 형성될 수 있다. 예를 들어, 상기 스트레인 제어층은 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성될 수 있으며, 제1 도전형 반도체층(115)과 활성층(117) 사이의 격자 불일치로 인한 응력을 효과적으로 완화시킬 수 있다.
실시예에서 상기 활성층(117)은 제1 도전형 반도체층(115)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(119)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
예를 들어, 상기 활성층(117)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(117)의 우물층/장벽층 구조를 포함할 수 있다. 예를 들어, 상기 활성층(117)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs/AlGaAs, InGaAs/AlGaAs, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
실시예에서 상기 활성층(117) 상에는 전자차단층(미도시)이 형성될 수 있고, 상기 전자차단층은 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(117)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있다.
또한, 상기 전자차단층은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.
상기 제2 도전형 반도체층(119)은 반도체 화합물, 예를 들어 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예를 들어, 상기 제2 도전형 반도체층(119)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(119)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(119)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(115)은 n형 반도체층, 상기 제2 도전형 반도체층(119)은 p형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다.
또한 상기 제2 도전형 반도체층(119) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 n형 반도체층(미도시)이 형성될 수 있다.
이에 따라 실시예의 발광구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
다음으로 도 9와 같이, 상기 제2 도전형 반도체층(119), 상기 전자차단층, 상기 활성층(117)의 일부가 제거되는 리세스(A1)를 형성하여 제1 도전형 반도체층(115)의 상면이 노출될 수 있다. 이때, 상기 제1 도전형 반도체층(115)의 일부 상면도 제거될 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 10과 같이, 상기 제2 도전형 반도체층(119) 상에 전극층(131)이 형성될 수 있다.
예를 들어, 상기 전극층(131)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다.
예를 들어, 상기 전극층(131)은 반도체와 전기적인 접촉인 우수한 물질로 형성될 수 있다. 예를 들어, 상기 전극층(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
다음으로 도 11과 같이, 상기 전극층(131)과 상기 제1 도전형 반도체층(115) 상에 제2 전극(137)과 제1 전극(135)이 각각 형성될 수 있다.
상기 제1 전극(135)과 제2 전극(137)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나로 형성될 수도 있으나 이에 한정되는 것은 아니다.
다음으로 도 12와 같이, 상기 전극층(131) 위에 절연층(133)이 형성될 수 있다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1 전극(135) 및 상기 제2 전극(137)을 제외한 영역 상에 형성되어, 상기 전극층(131) 및 상기 제2 도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
다음으로, 상기 제1 전극(135), 상기 제2 전극(137) 및 상기 절연층(133) 상에 절연부재(151)가 형성될 수 있다.
상기 절연부재(151)는 감광성 물질, 레진 또는 에폭시 등을 포함할 수 있다. 예를 들어, 상기 절연부재(151)가 감광성 물질로 형성되는 경우 폴리이미드(polyimide)를 포함할 수 있으나 이에 한정되는 것은 아니다.
또한 상기 절연부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 형성될 수 있다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다.
상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다.
상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다.
상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C(탄소), CNT 등의 성분을 포함할 수 있다. 상기 열 확산제는 상기 절연부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.
상기 절연부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, 비드밀(Bead Mill), 배스켓 밀(Basket Mill) 등을 이용할 수 있다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가될 수 있다.
용매로는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가로 입자간 결합을 증가시키기 위해, 실란계열의 첨가물이 들어갈 수 있다.
다음으로 도 13과 같이, 제1 마스크(191)가 절연부재(151) 상에 형성되고, 제1 연결 전극(141)과 제2 연결 전극(143)이 형성될 영역에 제1 홀(B1) 및 제2 홀(B2)이 형성되어 제1 전극(135) 및 제2 전극(137)의 상면이 노출될 수 있다. 상기 제1 마스크(191)는 스텐실 마스크(stencil mask)일 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 절연부재(151)가 양성 감광성 수지인 경우, 노광에 의해 노출된 절연부재 영역이 반응하여 제거됨에 따라 제1 전극(135) 및 제2 전극(137)의 상면이 노출될 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 14와 같이, 상기 제1 리세스(B1) 및 제2 리세스(B2)에 제1 연결 전극(141), 제2 연결 전극(143)을 형성할 수 있다.
실시예에서 상기 제1 마스크(191)가 제거된 후, 제2 마스크(192)가 형성될 수 있으며, 제2 마스크(192)도 스텐실 마스크(stencil mask)일 수 있다.
제2 마스크(192)가 노출하는 수평 폭이 제1 전극(135)이나 제2 전극(137)의 수평폭 또는 제1 연결 전극(141) 또는 제2 연결 전극(143)의 수평폭보다 크게 형성할 수 있고, 이를 통해 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)이 제1 연결 전극(141) 또는 제2 연결 전극(143)의 수평폭보다 넓게 형성될 수 있다. 상기 제1 연결 전극(141), 제2 연결 전극(143), 제1 돌출 전극(141a) 및 제2 돌출 전극(143a)은 스크린 프린팅 공정에 의해 형성될 수 있다.
또는 도시된 바와 달리, 제1 마스크(191)가 제거되지 않고, 제1 연결 전극(141) 또는 제2 연결 전극(143)을 형성하는 경우, 제1 연결 전극(141) 또는 제2 연결 전극(143)이 스크린 프린팅 공정에 의해 형성시 일부 전극물질이 제1 연결 전극(141) 또는 제2 연결 전극(143) 상측에 추가로 형성됨에 따라 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)이 형성될 수도 있다.
상기 제1 연결 전극(141), 제1 돌출 전극(141a), 제2 연결 전극(143), 제2 돌출 전극(143a)의 물질은 같은 전극물질로 형성될 수 있다.
예를 들어, 상기 제1 연결 전극(141), 제1 돌출 전극(141a), 제2 연결 전극(143), 제2 돌출 전극(143a)의 전극물질로 메탈 페이스트 물질로 형성될 수 있다. 예를 들어, 메탈 페이스트 물질은 AuSi, AuGe, AuSn, PbIn, SnCu, SnCuNi, SnAg, SnAgCu, SnAgCuSb, SnPb, BiSn 중 어느 하나의 물질을 포함할 수 있으나 이에 한정되는 것은 아니다.
도 15와 도 16은 비교예와 실시예의 연결 전극 이미지 사진이다.
예를 들어, 도 15는 도금(plating)으로 형성한 Cu 필라(pillar) 연결 전극의 이미지(R)이며, 도 16은 스크린 프린팅 공정에 의한 메탈 페이스트로 형성된 SnCu 연결 전극의 이미지(E)이다.
비교에 따라 Cu 필라(pillar)를 형성하기 위해서는 플레이팅(plating) 공법으로 해야 하며, 약 80um 정도 증착에 소요되는 시간이 5시간 내재 7시간이 소요된다. 또한 플레이팅 공법은 습식(wet) 방식으로 많은 비용의 설비 투자가 이루어져하므로 칩의 단가 상승이 발생하며, 양품의 재현성을 위해 많은 관리가 필요한 문제가 있어 품질저하가 발생할 가능성이 높다.
반면, 실시예에 따라 스크린프린팅(Screen printing)을 이용한 메탈 페이스트(Metal paste) 공법은 약 5분 이내 연결 전극공정이 가능하여 대량생산(Mass production)이 가능하며, 양품의 재현 가능성이 높아 고품질의 제품을 제공할 수 있다.
실시예에서 상기 제1 연결 전극(141)의 길이(H1)는 상기 제2 연결 전극(143)의 길이(H2)보다 길게 형성될 수 있다.
도 14를 기준으로 실시예에 따른 발광소자의 특징을 좀 더 상술하기로 한다.
실시예에 의하면, 상기 제1 연결 전극(141) 또는 상기 제2 연결 전극(143)의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)을 포함함으로써, 이후 패키징 공정에서 제1 패드 전극(173) 또는 제2 패드 전극(174)과 접하는 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)의 수평폭을 넓게 확보함으로써 결합력의 확대에 따른 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
또한 실시예에 의하면 상기 제1 돌출 전극의 수평폭(W15) 또는 제2 돌출 전극의 수평폭(W25)이 상기 제1 전극의 수평폭(W11) 또는 제2 전극의 수평폭(W21) 보다 각각 넓게 형성됨으로써 전기적 성능을 향상시킬 수 있다.
실시예에서 상기 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)의 물질은 상기 제1 연결 전극(141) 또는 제2 연결 전극(143)과 각각 같은 물질로 형성될 수 있다. 이를 통해 발광소자 또는 발광소자 패키지의 온도가 상승하더라도 제1 돌출 전극(141a), 제2 돌출 전극(143a)과 제1 연결 전극(141), 제2 연결 전극(143)의 열팽창 계수가 같으므로 전기적인 신뢰성이 증대될 수 있다.
실시예에서, 상기 제1 돌출 전극(141a) 또는 제2 돌출 전극(143a)은 상기 절연부재(151)의 상면과 접하도록 형성됨으로써 물리적인 구조의 견고성을 높임에 따라 제1 전극(135)과 제1 연결 전극(141), 제2 전극(137)과 제2 연결 전극(143) 간의 물리적인 결합성, 전기적인 신뢰성을 향상시킬 수 있다.
또한 도 2와 같이, 실시예는 상기 제1 전극(135) 또는 제2 전극(137)의 적어도 일측면으로 연장된 제1 측면 전극(135a) 또는 제2 측면 전극(137a)을 포함으로써, 발광소자에서 발생된 빛이 제1 측면 전극(135a) 또는 제2 측면 전극(137a)에 의해 발광소자 패키지의 상측으로 반사됨으로써 광추출 효율을 향상시켜 광 효율을 향상시킬 수 있고, 발광소자에서 발생된 열이 제1 측면 전극(135a) 또는 제2 측면 전극(137a)에 의해 제1 전극(135) 또는 제2 전극(137)으로 효과적으로 전달됨으로써 방열특성이 현저히 향상될 수 있다.
또한 실시예에 의하면 제1 기판(111) 상에 광추출 패턴(P)을 구비하여 광추출 효율을 향상시킬 수 있다. 또한 실시예에 의하면 광추출 패턴이 제1 기판(111)이 제거된 후, 노출되는 제1 도전형 반도체층(115)에 형성될 수도 있으나 이에 한정되는 것은 아니다.
다음으로 도 17과 같이, 실시예에서 발광소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재될 수 있으나 이에 한정되는 것은 아니다.
상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 예를 들어, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
실시예에서 모듈 기판(170)은 패키지 기판(171), 절연층(172)을 포함하며, 상기 절연층(172)을 관통하여 형성되는 제1 패드 전극(173) 및 제2 패드 전극(174)을 포함할 수 있다. 상기 제1패드 전극(173) 및 제2패드 전극(174)는 발광소자(100)에 전원을 공급할 수 있다.
상기 절연층(172) 상에는 상기 제1 패드 전극(173), 제2 패드 전극(174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함할 수 있다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.
실시예에서 상기 제1 패드 전극의 수평폭(W17)은 상기 제1 전극의 수평폭(W11) 또는 제1 연결전극의 수평폭(W13)에 비해 넓게 형성되어, 제1 패드 전극(173)이 제1 돌출 전극(141a)과 접하는 면적을 넓게 확보하여 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
또한 실시예에서 상기 제2 패드 전극의 수평폭(W27)은 상기 제2 전극의 수평폭(W21) 또는 제2 연결전극의 수평폭(W23)에 비해 넓게 형성되어, 제2 패드 전극(174)이 제2 돌출 전극(143a)과 접하는 면적을 넓게 확보하여 물리적 신뢰성 및 전기적 신뢰성이 증대될 수 있다.
실시예에 따른 발광소자, 발광소자 패키지는 백라이트 유닛, 조명 유닛, 디스플레이 장치, 지시 장치, 램프, 가로등, 차량용 조명장치, 차량용 표시장치, 스마트 시계 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
도 18은 실시예에 따른 조명시스템의 분해 사시도이다.
실시예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자(100, 103, 104) 또는 발광소자 패키지(200, 202, 203, 204)를 포함할 수 있다.
상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다. 상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다. 상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
제1 도전형 반도체층(115), 활성층(117), 제2 도전형 반도체층(119),
발광구조물(120), 제1 전극(135), 제2 전극(137),
절연부재(151), 제1 연결 전극(141), 제2 연결 전극(143),
제1 돌출 전극(141a)

Claims (16)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제1 도전형 반도체층에 전기적으로 연결된 제1 전극;
    상기 제2 도전형 반도체층에 전기적으로 연결된 제2 전극;
    상기 제1 전극과 상기 제2 전극을 노출하면서 상기 발광구조물 상에 배치되는 절연부재;
    상기 제1 전극 상에 전기적으로 연결된 제1 연결 전극;
    상기 제2 전극 상에 전기적으로 연결된 제2 연결 전극; 및
    상기 제1 연결 전극의 상측에서 적어도 일측면으로 연장된 제1 돌출 전극;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 제2 연결 전극의 상측에서 적어도 일측면으로 연장된 제2 돌출 전극을 더 포함하는 발광소자.
  3. 제1 항에 있어서,
    상기 제1 돌출 전극의 수평폭은
    상기 제1 연결 전극의 수평폭보다 넓은 발광소자.
  4. 제1 항에 있어서,
    상기 제1 돌출 전극의 수평폭은
    상기 제1 전극의 수평폭보다 넓은 발광소자.
  5. 제1 항에 있어서,
    상기 제1 돌출 전극은
    상기 제1 연결 전극과 같은 물질로 형성되는 발광소자.
  6. 제1 항에 있어서,
    상기 제1 돌출 전극은
    상기 절연부재의 상면과 접하는 발광소자.
  7. 제1 항에 있어서,
    상기 절연부재는
    감광성 물질, 레진 또는 에폭시 중 어느 하나를 포함하는 발광소자.
  8. 제1 항에 있어서,
    상기 제1 연결 전극 및 상기 제1 돌출 전극은
    AuSi, AuGe, AuSn, PbIn, SnCu, SnCuNi, SnAg, SnAgCu, SnAgCuSb, SnPb, BiSn 중 어느 하나의 물질을 포함하는 발광소자.
  9. 제1 항에 있어서,
    상기 제1 전극의 적어도 일측면으로 연장된 제1 측면 전극을 더 포함하는 발광소자.
  10. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제2 도전형 반도체층과 상기 활성층을 일부 관통하여 상기 제1 도전형 반도체층에 전기적으로 연결된 관통 전극;
    상기 관통 전극에 전기적으로 연결된 제3 전극;
    상기 제2 도전형 반도체층에 전기적으로 연결된 제4 전극;
    상기 제3 전극과 상기 제4 전극을 노출하면서 상기 발광구조물 상에 배치되는 절연부재;
    상기 제3 전극 상에 전기적으로 연결된 제3 연결 전극;
    상기 제4 전극 상에 전기적으로 연결된 제4 연결 전극;
    상기 제3 연결 전극의 상측에서 적어도 일측면으로 연장된 제3 돌출 전극;을 포함하는 발광소자.
  11. 제10 항에 있어서,
    상기 제3 돌출 전극의 수평폭은
    상기 제3 연결 전극의 수평폭보다 넓은 발광소자.
  12. 제10 항에 있어서,
    상기 제3 돌출 전극은
    상기 제3 연결 전극과 같은 물질로 형성되고,
    상기 제3 돌출 전극은 상기 절연부재의 상면과 접하는 발광소자.
  13. 제10 항에 있어서,
    상기 제3 전극의 적어도 일측면으로 연장된 제3 측면 전극을 더 포함하는 발광소자.
  14. 패키지 기판;
    상기 패키지 기판 상에 배치된 제1 패드 전극과 제2 패드 전극; 및
    상기 패키지 기판 상에 배치되며 상기 제1 패드 전극, 제2 패드 전극과 전기적으로 연결되는 제1 항 내지 제13 항 중 어느 하나에 기재된 발광소자;를 포함하는 발광소자 패키지.
  15. 제14 항에 있어서,
    상기 제1 패드 전극의 수평폭은
    상기 제1 전극의 수평폭보다 넓은 발광소자 패키지.
  16. 제14 항에 기재된 발광소자 패키지를 구비하는 발광유닛을 포함하는 조명시스템.
KR1020140187918A 2014-12-24 2014-12-24 발광소자, 발광소자 패키지 및 조명시스템 KR102309670B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140187918A KR102309670B1 (ko) 2014-12-24 2014-12-24 발광소자, 발광소자 패키지 및 조명시스템
PCT/KR2015/014276 WO2016105167A1 (ko) 2014-12-24 2015-12-24 발광소자, 발광소자 패키지, 라이트 유닛 및 그 제조방법
US15/539,277 US10038119B2 (en) 2014-12-24 2015-12-24 Light emitting device, light emitting device package, light unit, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140187918A KR102309670B1 (ko) 2014-12-24 2014-12-24 발광소자, 발광소자 패키지 및 조명시스템

Publications (2)

Publication Number Publication Date
KR20160077700A true KR20160077700A (ko) 2016-07-04
KR102309670B1 KR102309670B1 (ko) 2021-10-07

Family

ID=56151082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140187918A KR102309670B1 (ko) 2014-12-24 2014-12-24 발광소자, 발광소자 패키지 및 조명시스템

Country Status (3)

Country Link
US (1) US10038119B2 (ko)
KR (1) KR102309670B1 (ko)
WO (1) WO2016105167A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015114590B4 (de) * 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102016105407A1 (de) * 2016-03-23 2017-09-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer elektronischen Vorrichtung und elektronische Vorrichtung

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102631A (ja) * 1999-10-01 2001-04-13 Sharp Corp 窒化物系化合物半導体発光素子
JP2001230448A (ja) * 1997-01-31 2001-08-24 Matsushita Electric Ind Co Ltd 発光素子および発光装置ならびにそれらの製造方法
JP2008034821A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子及び発光装置
KR20090115156A (ko) * 2007-01-22 2009-11-04 크리, 인코포레이티드 웨이퍼 레벨 형광체 코팅 방법 및 이 방법을 이용하여 제조된 소자
KR20120031342A (ko) * 2010-09-24 2012-04-03 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120132211A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
KR20130044717A (ko) * 2011-10-24 2013-05-03 서울옵토디바이스주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20140134425A (ko) * 2013-05-14 2014-11-24 서울반도체 주식회사 발광소자 패키지 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447029B1 (ko) * 2004-05-24 2004-09-07 삼성전기주식회사 반도체 엘이디 소자 및 그 제조 방법
KR101798232B1 (ko) * 2010-07-07 2017-11-15 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 발광 시스템
US8610161B2 (en) * 2010-10-28 2013-12-17 Tsmc Solid State Lighting Ltd. Light emitting diode optical emitter with transparent electrical connectors
US8344392B2 (en) * 2011-05-12 2013-01-01 Epistar Corporation Light-emitting element and the manufacturing method thereof
KR101969334B1 (ko) 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
JP5869961B2 (ja) * 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230448A (ja) * 1997-01-31 2001-08-24 Matsushita Electric Ind Co Ltd 発光素子および発光装置ならびにそれらの製造方法
JP2001102631A (ja) * 1999-10-01 2001-04-13 Sharp Corp 窒化物系化合物半導体発光素子
JP2008034821A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子及び発光装置
KR20090115156A (ko) * 2007-01-22 2009-11-04 크리, 인코포레이티드 웨이퍼 레벨 형광체 코팅 방법 및 이 방법을 이용하여 제조된 소자
KR20120031342A (ko) * 2010-09-24 2012-04-03 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120132211A (ko) * 2011-05-27 2012-12-05 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법
KR20130044717A (ko) * 2011-10-24 2013-05-03 서울옵토디바이스주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20140134425A (ko) * 2013-05-14 2014-11-24 서울반도체 주식회사 발광소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR102309670B1 (ko) 2021-10-07
WO2016105167A1 (ko) 2016-06-30
US20170352785A1 (en) 2017-12-07
US10038119B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
US8071973B2 (en) Light emitting device having a lateral passivation layer
US9287460B2 (en) Light emitting device, light emitting device package and lighting system including the same
US9391248B2 (en) Light emitting device, light emitting device package
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
EP2315272A2 (en) Light emitting device, light emitting device package and lighting system
KR20120138275A (ko) 발광소자
KR102309670B1 (ko) 발광소자, 발광소자 패키지 및 조명시스템
KR20130024152A (ko) 라이트 유닛 및 표시장치
US9444016B2 (en) Light emitting device
KR101742617B1 (ko) 발광소자
US10510925B2 (en) Light-emitting device and lighting system comprising same
KR102309093B1 (ko) 발광소자
KR102261957B1 (ko) 발광소자 및 조명시스템
KR20130022439A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101734544B1 (ko) 발광소자 패키지
KR101644501B1 (ko) 발광소자, 발광 소자 패키지 및 조명장치
KR20170124281A (ko) 발광소자 패키지
KR20170094859A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR102221112B1 (ko) 발광소자 및 조명시스템
KR20170037024A (ko) 발광소자
KR102261950B1 (ko) 발광소자 및 조명시스템
KR20120001388A (ko) 발광 소자
KR20160093586A (ko) 발광소자, 발광 소자 패키지 및 조명장치
KR20160124456A (ko) 발광소자
KR20120011176A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant