KR20160075464A - 센서용 칩 패키지 제조방법 - Google Patents
센서용 칩 패키지 제조방법 Download PDFInfo
- Publication number
- KR20160075464A KR20160075464A KR1020160075718A KR20160075718A KR20160075464A KR 20160075464 A KR20160075464 A KR 20160075464A KR 1020160075718 A KR1020160075718 A KR 1020160075718A KR 20160075718 A KR20160075718 A KR 20160075718A KR 20160075464 A KR20160075464 A KR 20160075464A
- Authority
- KR
- South Korea
- Prior art keywords
- sensor chip
- lead portion
- chip
- sensor
- adhesive layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000005452 bending Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000011888 foil Substances 0.000 claims abstract description 11
- 239000012790 adhesive layer Substances 0.000 claims description 29
- 239000002994 raw material Substances 0.000 claims description 15
- 239000010410 layer Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 2
- 230000000638 stimulation Effects 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명의 일 실시예는, 절곡 성형이 가능한 원재료의 일 면에 제1 접착층를 이용하여 금속박을 부착하는 단계; 상기 금속박에 이너 리드부 및 아우터 리드부를 포함한 회로 패턴을 형성하는 단계; 상기 원재료의 중앙부에 개구부를 형성하는 단계; 상기 원재료의 각 측 단부를 절곡하는 단계; 상기 이너 리드부에 제2 접착층을 도포하는 단계; 및 상기 이너 리드부에 센서용 칩을 플립칩 본딩하는 단계;를 포함하며, 상기 센서용 칩은 상기 개구부를 통해서 외부의 자극을 입력받는 센서용 칩 패키지 제조 방법을 개시한다.
Description
본 발명은 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법에 관한 것으로서, 보다 상세하게는 플립칩 본딩기술을 사용하여 간략화된 구조를 가지는 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법에 관한 것이다.
일반적으로 반도체 패키지는, 고체 촬상 소자(CCD; charge coupled device) 또는 씨모스 이미지 센서(CIS; CMOS Image Sensor)라고 불리는 것으로서, 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다. 이러한 센서 모듈은 민생용, 산업용, 방송용, 군사용 등 매우 다양한 응용 분야를 가지고 있다. 예컨대, 휴대폰과 같은 모바일, 카메라, 캠코더, 멀티미디어 퍼스널 컴퓨터, 감시 카메라 등에 응용되고 있으며, 그 수요가 크게 증가하고 있다.
반도체 칩은 외부의 충격 및 환경으로부터 보호하고, 외부와 전기적인 신호를 주고 받기 위해 패키징 된다. 또한, 센서로부터 나온 전기적인 신호를 처리하기 위해 디지털 신호 처리기 (digital signal processor, DSP)와 연결될 수 있고, 영상 정보를 저장하기 위해 메모리와 연결될 수도 있다. 카메라 모듈 외부의 전자 소자와 전기 신호를 주고 받기 위해 연성회로기판(flexible printed circuit board, FPCB)이나 강성회로기판(hard printed circuit board, HPCB)에 전기적으로 접속(interconnection)될 수도 있다.
본 발명의 목적은 경량 박형화되며 생산 효율성을 높인 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면 중앙에 개구부가 형성되며, 각 축의 단부는 절곡부를 구비하는 하우징; 상기 하우징의 내 측면에 배치되는 제1 접착층; 상기 제1 접착층에 접착되며 이너 리드부와 아우터 리드부가 일체화되어 배치되며 상기 아우터 리드부가 외부와 전기적으로 연결되는 리드부; 및 상기 하우징의 내부의 상기 이너 리드부에 플립칩 본딩되는 센서용 칩;을 포함하는 센서용 칩 패키지를 개시한다.
상기 하우징은 절곡 성형이 가능한 금속 또는 폴리머를 포함하는 물질로 만들어질 수 있다.
상기 리드부는 연성 동박 적층판(FCCL, flexible copper clad layer)에 형성될 수 있다.
상기 절곡부는 소정의 높이를 가져 상기 센서용 칩의 두께보다 크거나 같도록 2단 절곡 되게 구성할 수 있다.
상기 리드부의 적어도 일부를 덮는 절연층; 및 상기 센서용 칩 패키지의 일 면에 도포 되어 적어도 상기 센서용 칩을 덮는 언더필;을 더 포함할 수 있다.
여기서, 상기 센서용 칩은 이미지 센서용 칩일 수 있다. 이와 달리, 상기 센서용 칩은 지문 인식용 칩일 수 있다.
상기 제1 접착층은 제1 절연층을 더 포함할 수 있다.
본 발명의 다른 실시예로 렌즈부를 내부에 지지하는 렌즈 홀더; 상기 렌즈 홀더의 후방에 배치되며, 상기 렌즈부를 통과한 피사체광이 입사되는 개구부가 형성되며, 각 측의 단부는 절곡부를 구비하는 하우징; 상기 하우징의 내측 면에 배치되는 제1 접착층; 상기 제1 접착층에 접착되며 이너 리드부와 아우터 리드부가 일체화되어 배치되며 상기 아우터 리드부가 외부와 전기적으로 연결되는 리드부; 및 상기 하우징 내부의 상기 이너 리드부에 플립칩 본딩되어 상기 하우징의 상기 개구부를 통해 입사된 상기 피사체광들을 일 면에 입력받아 전기 신호로 변환하는 이미지 센서용 칩;을 포함하는 칩 패키지를 구비한 카메라 모듈을 개시한다.
여기서, 상기 리드부는 연성 동박 적층판에 형성되며, 상기 하우징의 단부는 소정의 높이를 갖도록 2단 절곡되며, 상기 하우징의 내부 높이는 상기 이미지 센서용 칩의 두께보다 크거나 같은 칩 패키지를 구비할 수 있다.
본 발명의 또 다른 실시예로 절곡 성형이 가능한 원 재료의 일 면에 금속박을 부착하는 단계; 상기 금속박에 이너 리드부 및 아우터 리드부를 포함한 회로 패턴을 형성하는 단계; 상기 원재료의 중앙부에 개구를 형성하는 단계; 상기 원재료의 각 측 단부를 절곡하는 단계; 및 상기 원재료의 단부를 절곡하는 단계; 및 상기 이너리드부에 센서용 칩을 플립칩 본딩하는 단계;를 포함하는 센서용 칩 패키지 제조 방법을 개시한다.
여기서, 상기 금속박을 부착하는 단계는 절연성 접착재를 이용하여 수행될 수 있다.
여기서, 상기 절곡하는 단계는 상기 원재료가 소정의 높이를 갖도록 상기 원재료의 각 측의 단부를 두 번 절곡할 수 있다.
상기 회로 패턴을 형성하는 단계 이후에 상기 회로 패턴을 덮도록 절연층을 도포하는 단계를 더 포함하며 상기 플립칩 본딩 하는 단계 이후에 상기 개구부에 대응하는 부분 이외의 상기 센서용 칩 부분을 덮도록 상기 센서용 칩의 플립칩 본딩 되는 면의 반대 면에 언더필을 도포하는 단계를 더 포함할 수 있다.
여기서, 상기 센서용 칩은 이미지 센서용 칩일 수 있다. 이와 달리, 상기 센서용 칩은 지문 인식용 칩일 수도 있다.
본 발명의 실시예에 따른 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법에 의하면 기존 기술을 활용하여 센서 모듈의 부피를 최소화 할 수 있고, 제조 비용을 절감하고 그에 따른 제조 공정을 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 센서용 칩 패키지의 개략적 사시도이다.
도 2는 도 1의 II-II'에 따른 단면도이다.
도 3은 도 1의 실시예를 적용한 카메라 모듈의 개략적 단면도이다.
도 4a 내지 도 4e는 센서용 칩 패키지의 강성인쇄회로기판 제조 방법을 도시하고 있다.
도 5는 도 4a 내지 도 4e의 제조 방법을 통해 제조된 강성인쇄회로기판의 개략적 사시도이다.
도 6a 내지 도 6c는 센서용 칩 패키지의 강성인쇄회로기판에 센서용 칩을 부착하는 단계를 도시하고 있다.
도 7은 도 6a 내지 도 6c의 제조 방법을 통해 제조된 센서용 칩 패키지의 개략적 사시도이다.
도 3은 도 1의 실시예를 적용한 카메라 모듈의 개략적 단면도이다.
도 4a 내지 도 4e는 센서용 칩 패키지의 강성인쇄회로기판 제조 방법을 도시하고 있다.
도 5는 도 4a 내지 도 4e의 제조 방법을 통해 제조된 강성인쇄회로기판의 개략적 사시도이다.
도 6a 내지 도 6c는 센서용 칩 패키지의 강성인쇄회로기판에 센서용 칩을 부착하는 단계를 도시하고 있다.
도 7은 도 6a 내지 도 6c의 제조 방법을 통해 제조된 센서용 칩 패키지의 개략적 사시도이다.
이하에서는 첨부된 도면의 도시된 실시예들을 참조하여, 본 발명을 상세히 설명한다.
도 1 내지 도 2를 참조하여 센서 모듈을 설명한다. 도 1은 본 발명의 일 실시예에 따른 센서용 칩 패키지(1)의 개략적 사시도이다. 도 2는 도 1의 II-II'에 따른 단면도이다. 센서용 칩 패키지(1)는 하우징(10), 제1 접착층(30), 리드부(40), 절연층(50), 센서용 칩(60), 제2 접착층(80), 언더필 재료(100)를 구비한다.
여기서, 하우징(10)은 성형가능한 금속 또는 고분자 소재를 구비할 수 있으며 따라서 하우징(10)은 절곡 및 성형에 용이하다. 그러나 하우징(10)을 구비할 수 있는 재료는 이에 제한되지 않으며 절곡 및 성형이 용이한 재료가 사용될 수 있다. 하우징(10)은 개구부(20)를 포함하며 단부에 절곡부(70)를 형성할 수 있다. 이때, 도 2에 도시된 바와 같이, 하우징(10)의 절곡부(70)는 두 번 형성될 수 있다. 여기서, 절곡부(70)의 절곡 폭(D1)은 센서용 칩(60)의 두께(D2)보다 좁지 않게 구성될 수 있다. 하우징(10)의 절곡부(70)를 통해 형성된 공간의 내 측에는 제1 접착층(30)이 형성될 수 있다. 이때, 제1 접착층(30)은 구부러질 수 있는 절연 및 접착 기능을 가진 물질을 구비할 수 있다. 여기서, 제1 접착층(30)은 절연층과 접착층으로 각각 구성 될 수도 있다. 이때, 절연층으로서 폴리이미드(PI, Poly Imide)를 구비할 수도 있다.
리드부(40)는 제1 접착층(30)을 통해 하우징(10)에 접착되어 있다. 이때, 리드부(40)는 이너(inner) 리드부(41)와 아우터(outer) 리드부(42)를 구비하며, 이너 리드부(41)와 아우터 리드부(42)는 일체화되어 구성된다. 즉 이너 리드부(41)와 아우터 리드부(42)는 하우징(10)에 접착된 연성 금속박을 회로 배선을 위하여 패터닝 함으로써 동시에 형성된다. 절연층(50)은 적어도 리드부(40)의 일부를 덮도록 형성되어 쇼트를 방지하는 절연 역할을 한다. 여기서, 절연층(50)은 PSR(Photo Solder Resist), 커버레이(coverlay) 등을 포함하여 절연 가능한 재료를 구비할 수 있다.
센서용 칩(60)은 하우징(10)에 플립칩(FC, flip chip) 본딩 방법으로 부착할 수 있다. 플립칩 기술이란 칩을 뒤집어서 칩의 패드가 기판과 마주보게한 후 칩과 기판을 전기적, 기계적으로 연결하는 방법을 말한다. 플립칩 본딩은 범프의 재질과형상, 접속 방식에 따라 몇 가지로 구분할 수 있다. 첫번째로 솔더링 프로세스(Soldering Process)를 사용한 것으로 플럭스 도포 및 Reflow하여 기판과 칩의 패드를 솔더로 접속한다. 플럭스를 세척한 후 언더필을 도포 및 경화시킬 수 있다. 두번째 방법으로 열초음파 방식에 의한 Au-Au Interconnect 기술로 Stud범핑 방법으로 Au 범프를 형성한 후 패키지의 금패드와 열초음파로 직접 접속하는 방법이다. 세번째 방법으로는 접착제를 사용하는 방법으로 금범프를 형성한 후 접착제를 사용하여 접속할 수 있다. 플립칩 본딩 방법은 이에 제한되지 않으며 다양한 방법을 구비할 수 있다.
도 2에서는 세번째 방법을 사용하여 센서용 칩(60)을 하우징(10)에 제2 접착층(80)을 사용하여 플립칩 본딩한 센서용 칩 패키지(1)를 도시하고 있다. 제2 접착층(80)으로는 ACF(Anisotropic conductive film), ACP(Anisotropic conductive paste), 및 NCP(Non conductive film) 등이 사용될 수 있으나 이에 제한되지 아니한다. 이때, 제2 접착층(80)을 통하여 센서용 칩(60)은 하우징(10)에 부착된다. 여기서, 예를 들어 ACF는 전도성 단자를 포함하는 열경화성 수지 필름으로 센서용 칩(60)과 하우징(10) 사이에 배치하면 ACF를 통해 센서용 칩(60)과 하우징(10)상의 이너 리드부(41)가 전기적으로 연결될 수 있다. 여기서, 센서용 칩(60)을 하우징(10)에 플립칩 본딩하는 방법은 제2 접착층(80)을 통하여 하는 방법에 제한되지 않으며, 예를 들어, 솔더링(Soldering) 공정을 통해 조립할 수도 있다.
이와 같이 플립칩 본딩을 함으로써, 몇 가지 효과를 얻을 수 있다. 첫째로 센서용 칩(60)과 하우징(10) 상의 리드부(40)와 접속하는 접속부의 길이가 최소화되어 임피던스가 낮아진다. 둘째로 센서용 칩(60)의 가장자리만을 접속 경로로 활용하는 것이 아니라면 배열 형태를 사용함으로써 집적도를 높일 수 있다. 셋째로 보다 컴팩트한 구조를 만듦으로써, 부피와 무게를 감소할 수 있다. 넷째로 열방출 경로가 집중되지 않고 고르게 분산시킬 수 있으므로 센서용 칩(60) 내부에서 발생한 열을 빠른 속도로 외부에 방출할 수 있다.
하우징(10)에 센서용 칩(60)이 플립칩 본딩으로 접착된 센서용 칩 패키지(1)의 하부에 적어도 센서용 칩(60)을 덮도록 언더필(underfill) 재료(100)를 도포할 수 있다. 이때, 언더필 재료(100)는 외부와 전기적으로 연결할 수 있도록 리드부(40)의 아우터 리드부의 일단만 노출 되도록 도포될 수도 있다.
이와 같이 개구부(20)를 구비한 하우징(10)을 이용하여, 센서용 칩(60)을 하우징(10)에 부착시킴으로 센서용 칩(60)을 지지하는 별도의 기판이나 구조물이 필요 없이 하우징(10) 만으로 센서용 칩(60)을 부착 지지할 수 있어, 센서용 칩 패키지(1)의 크기를 센서용 칩(60)의 크기에 근접하도록 소형화로 구성할 수 있는 효과가 있다.
이때, 하우징(10)은 개구부(20)를 구비하고 있으므로 하우징(10)에 배치되는 센서용 칩(60)은 외부의 자극을 입력받기 위해 개구부를 필요로 하는 어떠한 종류의 센서용 칩(60)도 적용 가능하다. 예를 들어, 센서용 칩(60)은 이미지 센서용 칩(61), 지문 인식 센서, 또는 열 감지 센서 등을 사용할 수 있다. 도 3을 참조하면, 하우징(10)에 이미지 센서(61)를 부착하여 카메라 모듈(2)에 적용한 예를 설명한다. 도 3은 도 1의 실시예에 이미지 센서용 칩(60)을 적용한 카메라 모듈(2)의 개략적 단면도이다. 여기서, 카메라 모듈(2)은 렌즈 홀더(110)와 이미지 센서용 칩 패키지(1')를 구비한다. 여기서 렌즈 홀더(110)는 피사체광 이미지 센서용 칩 패키지들을 제1 측으로 입사 받아 제2 측에 맺히도록 하는 렌즈부(120)를 내부에 지지한다. 여기서, 렌즈 홀더(110)의 구조는 도 3에 제한되지 않으며 당업자라면 다양한 구성이 가능함을 알 수 있을 것이다. 또한, 이미지 센서용 칩 패키지(1')은 센서용 칩(60)에 이미지 센서(61)를 배치하고, 개구부(20)에 글래스(130)를 배치하여 구성할 수도 있다. 이때, 이미지 센서용 칩 패키지(1')의 하우징(10)의 절곡부(70)는 도 3에 도시된 바와 같이 두 번 절곡되었지만 하우징(10)의 단부를 절곡하는 횟수와 절곡을 통해 구성되는 구조의 변화는 이에 제한되지 않는다.
도 4a 내지 도 7을 참조하여 센서용 칩 패키지(1)의 제조 방법을 설명한다. 도 4a 내지 도 4e는 센서용 칩 패키지(1)의 강성인쇄회로기판(FPCB)의 제조 방법을 도시하고 있다. 도 4a에 도시된 바와 같이 일자(ㅡ)형 제1 하우징 원재료(10a)에 일자형 제1 접착 부재(30a)를 부착하고 일자형 금속박(40a)을 배치한다. 도 4b를 참조하면, 금속박(40a)에 회로 패턴을 형성하여 제1 리드부(40b)를 형성한다. 이때, 제1 리드부(40b)는 이너(inner)리드부(41)와 아우터(outer) 리드부(42)가 일체 되도록 형성할 수 있다. 도 4c를 참조하면, 적어도 일부의 제1 리드부(40b)를 덮도록 제1 PSR(Photo Solder Resist)(50a) 또는 SR(Solder Resist)을 형성한다. 이때, 제1 PSR(50a)은 커버레이(coverlay)로 구성할 수도 있다. 도 4d를 참조하면, 제1 하우징 원재료(10a)에 개구부(20)를 형성하여 제2 하우징(10b)를 제조한다. 여기서, 제2 하우징(10b)상에 형성된 제1 리드부(40b)는 연성 동박 적층판(FCCL, flexible copper clad layer)이 절곡 및 성형이 가능하므로, 도 4e에서 제2 하우징(10b)의 단부에 절곡부(70)를 형성하여 제3 하우징(10c)를 제조할 수 있다. 도 4e에서 제1 리드부(40b)를 구성하는 부재로 연성 동박 적층판(FCCL)을 일 예로 도시하였으나, 제1 리드부(40b)의 구성은 구리에 제한되지 않는다.
이때, 제2 하우징(10b)에 절곡부(70)가 형성됨에 따라 제2 접착 부재(30c), 제3 리드부(40c), 및 제2 PSR(50b)는 각각 절곡부(70)의 모양에 따라 변형된다.
이때, 도 4a 내지 도 4e의 제조 방법의 순서는 이에 제한되지 않으며 다양하게 순서를 바꾸어 제작할 수 있다.
여기서, 도 5는 도 4a 내지 도 4e의 제조 방법을 통해 제조된 강성인쇄회로기판의 개략적 사시도이다. 여기서, 하우징(10) 상의 리드부(40)는 메탈 베이스의 연성 동박 적층판(FCCL, flexible copper clad layer)을 응용하여 절곡 성형이 가능하므로 하우징(10)에 개구부(20)를 형성하고 절곡부(70)를 형성할 수 있다.
도 6a 내지 도 6c는 센서용 칩 패키지(1)의 강성인쇄회로기판(FPCB)에 센서용 칩(60)을 접착제를 통하여 플립칩 본딩하는 단계를 도시하고 있다. 도 6a에 따르면, 하우징(10)의 절곡부로 형성된 일 면에 리드부(40)를 덮도록 제2 접착층(80)을 도포한다. 이때, 제2 접착층(80)은 ACF, ACP, NCP등의 재료를 구비할 수 있다. 도 6b를 참조하면, 하우징(10)에 제2 접착층(80)을 이용하여 센서용 칩(60)을 플립칩 본딩한다. 이때, 제2 접착층(80)을 통하여 센서용 칩(60)은 하우징(10)에 부착된다. 도 6c를 참조하면, 센서용 칩(60)이 제2 접착층(80)에 접착되는 반대면에 언더필(underfill) 재료(100)를 도포할 수 있다.
도 7은 도 6a 내지 도 6c의 제조 방법을 통해 제조된 센서용 칩 패키지(1)의 개략적 사시도이다. 도 7에 도시된 바와 같이 제조 공정이 마무리된 센서용 칩 패키지(1)는 리드부(40)의 아우터 리드가 센서용 칩(60)과 외부를 전기적으로 연결할 수 있도록 배치된다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야할 것이다.
본 발명은 센서용 칩 패키지, 이를 구비한 카메라 모듈을 제조 및 사용하는 산업에 이용될 수 있다.
1: 센서용 칩 패키지
2: 카메라 모듈
10: 하우징 20: 개구부
30: 제1 접착층 40: 리드부
41:이너 리드부 42: 아우터 리드부
50: 절연층 60: 센서용 칩
61: 이미지 센서용 칩 70: 절곡부
80: 제2 접착층 90: 범프 칩(Bumped Chip)
100: 언더필 재료 110:렌즈 홀더
120: 렌즈부 130: 글래스
10: 하우징 20: 개구부
30: 제1 접착층 40: 리드부
41:이너 리드부 42: 아우터 리드부
50: 절연층 60: 센서용 칩
61: 이미지 센서용 칩 70: 절곡부
80: 제2 접착층 90: 범프 칩(Bumped Chip)
100: 언더필 재료 110:렌즈 홀더
120: 렌즈부 130: 글래스
Claims (10)
- 절곡 성형이 가능한 원재료의 일 면에 제1 접착층를 이용하여 금속박을 부착하는 단계;
상기 금속박에 이너 리드부 및 아우터 리드부를 포함한 회로 패턴을 형성하는 단계;
상기 원재료의 중앙부에 개구부를 형성하는 단계;
상기 원재료의 각 측 단부를 절곡하는 단계;
상기 이너 리드부에 제2 접착층을 도포하는 단계; 및
상기 이너 리드부에 센서용 칩을 플립칩 본딩하는 단계;를 포함하며,
상기 센서용 칩은 상기 개구부를 통해서 외부의 자극을 입력받는 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 제1 접착층은 절연성 접착제인 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 절곡하는 단계는 상기 원재료가 소정의 높이를 갖도록 상기 원재료의 각 측의 단부를 두 번 절곡하는 단계인 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 회로 패턴을 형성하는 단계 이후에 상기 회로 패턴을 적어도 일부 덮는 절연층을 도포하는 단계;를 더 포함하는 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 플립칩 본딩하는 단계 이후에 상기 센서용 칩의 플립칩 본딩 되는 면의 반대 면에 언더필을 도포하는 단계;를 더 포함하는 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 제2 접착층은 ACF(Anisotropic Conductive Film)인 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 제1 접착층은 상기 원재료와 상기 회로 패턴 사이에 배치되며,
상기 제2 접착층은 상기 이너 리드부와 상기 센서용 칩 사이에 배치되는, 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 원재료는 금속 또는 폴리머를 포함하는 물질로 만들어지는 센서용 칩 패키지 제조 방법. - 제1항에 있어서,
상기 센서용 칩은 이미지 센서용 칩인, 센서용 칩 패키지 제조 방법. - 제1 항에 있어서,
상기 센서용 칩은 지문 인식용 칩인, 센서용 칩 패키지 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160075718A KR20160075464A (ko) | 2016-06-17 | 2016-06-17 | 센서용 칩 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160075718A KR20160075464A (ko) | 2016-06-17 | 2016-06-17 | 센서용 칩 패키지 제조방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090096396A Division KR101641527B1 (ko) | 2009-10-09 | 2009-10-09 | 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160075464A true KR20160075464A (ko) | 2016-06-29 |
Family
ID=56365862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160075718A KR20160075464A (ko) | 2016-06-17 | 2016-06-17 | 센서용 칩 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20160075464A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021112498A1 (ko) * | 2019-12-02 | 2021-06-10 | 엘지이노텍 주식회사 | 지문 인식 모듈 및 이를 포함하는 전자 디바이스 |
-
2016
- 2016-06-17 KR KR1020160075718A patent/KR20160075464A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021112498A1 (ko) * | 2019-12-02 | 2021-06-10 | 엘지이노텍 주식회사 | 지문 인식 모듈 및 이를 포함하는 전자 디바이스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019374B2 (en) | Small-sized image pick up module | |
US7665915B2 (en) | Camera module, method of manufacturing the same, and printed circuit board for the camera module | |
US20100328525A1 (en) | Camera module | |
EP1774453B1 (en) | System and method for mounting an image capture device on a flexible substrate | |
KR101187899B1 (ko) | 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법 | |
US8917340B2 (en) | Circuit board assembly and camera module using same | |
JP2002223378A (ja) | 撮像装置及びその製造方法、ならびに電気機器 | |
KR20140028700A (ko) | 반도체 패키지 | |
KR20040110296A (ko) | 고체 촬상용 반도체 장치 | |
JP4849703B2 (ja) | 光学モジュール | |
US7091571B1 (en) | Image sensor package and method for manufacture thereof | |
US9997554B2 (en) | Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same | |
KR20130034310A (ko) | 인쇄회로기판 어셈블리 | |
CN112770019B (zh) | 感光组件及其制备方法和摄像模组 | |
KR20080079086A (ko) | 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법 | |
KR20160075464A (ko) | 센서용 칩 패키지 제조방법 | |
KR101641527B1 (ko) | 센서용 칩 패키지, 이를 구비한 카메라 모듈 및 센서용 칩 패키지 제조방법 | |
KR101012700B1 (ko) | 이미지 센서용 모듈과 그것을 구비한 카메라 모듈 및,그것의 제조 방법 | |
JP2004274164A (ja) | 光モジュール及びその製造方法並びに電子機器 | |
KR100526191B1 (ko) | 고체 촬상용 반도체 장치 | |
KR101070918B1 (ko) | 카메라 모듈 및 그 제조 방법 | |
JP2001044452A (ja) | 光通信用モジュール | |
JP2004221874A (ja) | 光モジュール及びその製造方法、回路基板並びに電子機器 | |
JP5045952B2 (ja) | 光デバイス、光モジュール及び電子機器 | |
JP2006129255A (ja) | 回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |