KR20160070579A - 통신 시스템에서 이득 제어를 위한 방법 및 장치 - Google Patents

통신 시스템에서 이득 제어를 위한 방법 및 장치 Download PDF

Info

Publication number
KR20160070579A
KR20160070579A KR1020140177727A KR20140177727A KR20160070579A KR 20160070579 A KR20160070579 A KR 20160070579A KR 1020140177727 A KR1020140177727 A KR 1020140177727A KR 20140177727 A KR20140177727 A KR 20140177727A KR 20160070579 A KR20160070579 A KR 20160070579A
Authority
KR
South Korea
Prior art keywords
gain
power
average
time slot
difference
Prior art date
Application number
KR1020140177727A
Other languages
English (en)
Other versions
KR102190358B1 (ko
Inventor
김도윤
조영익
박정순
김범곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140177727A priority Critical patent/KR102190358B1/ko
Priority to US14/849,111 priority patent/US9548772B2/en
Priority to CN201510895523.1A priority patent/CN105704805B/zh
Publication of KR20160070579A publication Critical patent/KR20160070579A/ko
Application granted granted Critical
Publication of KR102190358B1 publication Critical patent/KR102190358B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Electromagnetism (AREA)

Abstract

본 발명의 실시 예에 따른 통신 시스템에서 단말의 동작 방법은, 타임 슬롯(time slot)의 미드 앰블(mid amble)이 버퍼링(buffering)되기 전 데이터 심볼에서 마지막 이득(gain)이 적용된 구간에 획득한 전력을 평균 전력으로 결정하는 과정과, 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러(error) 전력으로 결정하는 과정과, 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정하는 과정을 포함하는 것을 특징으로 한다.

Description

통신 시스템에서 이득 제어를 위한 방법 및 장치{APPARATUS AND METHOD FOR COTROLLING GAIN IN COMMUNICATION SYSTEM}
본 발명은 통신 시스템에서 이득 제어를 위한 방법에 대한 발명이다.
시분할 연동코드 분할 다중접속(Time Division Synchronous Code Division Multiple Access, 이하 TD-SCDMA라 한다.)는 송수신 주파수 대역이 다른 CDMA(Code Division Multiple Access)나 WCDMA(Wideband Code Division Multiple Access)와 달리 다수의 가입자가 하나의 주파수로 시간대역을 구분해 통신할 수 있는 기술이다. 상기 TD-SCDMA는 TDD(Time Division Duplex) 기반의 이동 통신 방식으로 타임슬롯(time slot, 이하 TS라 한다.)을 기본 단위로 데이터 블록이 송수신된다. 상기 TD-SCDMA는 기준 신호(reference signal)로 미드 앰블(mid-amble)을 사용하며, 상기 기준 신호를 기준으로 상기 기준신호의 앞 부분을 Data-1, 뒷 부분을 Data-2로 구분한다. 상기 TD-SCDMA에서는 데이터 블록별로 수신 전력의 차이가 발생할 수 있는데 이러한 수신 전력의 차를 보상하기 위해 이득 조절을 수행한다. 상기 이득 제어를 위한 방법으로, AGC(Automatic Gain Control) 방법이 수행될 수 있다. 상기 AGC를 위한 방법으로 종래 기술이 존재한다.
첫 번째 기술은 상기 Data-1 부분을 이용해 N번 이득 추정과 이득 조정을 수행한 후 마지막 이득을 고정한다. 이 때 이득 제어를 위한 방법으로 TS의 데이터 할당이 처음이면 가장 작은 이득을 초기값으로 설정하고 처음이 아니면 앞 선 서브 프레임의 마지막 이득을 초기값으로 설정할 수 있다.
두 번째 기술은 입력 전력과 목표 전력의 에러를 계산하고, 이 값에 따라 AGC 루프 속도를 가변하는 알고리즘을 사용한다. 즉, 갭(gap) 구간에서 신호가 입력되는 순간에 에러 값이 크게 증가하고, 증가된 에러 값에 따라 속도를 빠르게 구성하여 빠른 AGC를 수행하고, 에러 값이 정해진 범위 내로 조절되면 느린 AGC를 수행하는 방법이다. 또한 상기 AGC의 이득 초기값은 메모리에 저장된 에러값에 대한 이전 수렴 값으로 설정하고 이를 통해 AGC 안정화 시간을 줄이게 된다.
상술한 첫 번째 및 두 번째 기술은 데이터 블록별로 수신 전력의 차이가 큰 경우에 AGC가 작동하여 일정 시간이 지난 후, 신호를 목표 레벨로 수렴시킬 수 있는 방법이다. 즉, 데이터 블록 내에서 사용된 이득과 수신 신호 레벨이 기준의 앞 부분에서 다를 수 있다는 것을 의미한다. 특히 데이터 블록별로 항구 이득(constant gain)에서 높은 성능을 확보할 수 있는 수신기 구조를 가정할 경우 종래 기술은 성능 열화를 극복할 수 없다. 따라서 블록별로 수신 전력 차이가 큰 경우 목표 레벨로 신호를 수렴시키면서 열화를 극복할 수 있는 방법이 필요하다.
본 발명의 일 실시 예는 통신 시스템에서 이득을 제어하기 위한 장치 및 방법을 제공한다.
본 발명의 다른 실시 예는 통신 시스템에서 이득을 보상하기 위한 장치 및 방법을 제공한다.
본 발명의 실시 예에 따른 통신 시스템에서 단말의 동작 방법은, 타임 슬롯(time slot)의 미드 앰블(mid amble)이 버퍼링(buffering)되기 전 데이터 심볼에서 마지막 이득(gain)이 적용된 구간에 획득한 전력을 평균 전력으로 결정하는 과정과, 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러(error) 전력으로 결정하는 과정과, 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 통신 시스템에서 단말은, 타임 슬롯의 미드 앰블이 버퍼링 되기 전 데이터 심볼에서 마지막 이득이 적용된 구간에 획득한 전력을 평균 전력으로 결정하고, 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러 전력으로 결정하고, 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정하는 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 평균 오차를 수신 신호에 보상하여 목표 전력 레벨에 도달할 수 있다.
본 발명의 실시 예에 따르면, 이득 보상을 수행함으로써 열화를 줄이는 효과가 있다.
도 1은 본 발명의 실시 예에 따른 이득 보상을 위한 장치 구성을 나타낸다.
도 2는 본 발명의 실시 예에 따른 전력 검출 및 이득 보상의 변화의 예를 나타낸다.
도 3은 본 발명의 실시 예에 따른 유지 이득 결정 과정의 예를 도시한다.
도 4는 본 발명의 실시 예에 따른 이득 업데이트(update)를 위한 과정의 예를 나타낸다.
도 5는 본 발명의 실시 예에 따른 이득 보상을 위한 과정의 예를 도시한다.
도 6은 본 발명의 실시 예에 따른 이득 보상 과정의 예를 도시한다.
도 7은 본 발명의 실시 예에 따른 초기 데이터 심볼의 이득 제어를 위한 과정의 예를 도시한다.
도 8은 본 발명의 다른 실시 예에 따른 타임 슬롯에서의 이득 제어를 위한 과정의 예를 도시한다.
도 9는 본 발명의 실시 예에 따른 단말 장치의 블록 구성을 도시한다.
이하 본 발명은 이득 제어를 위한 기술에 대해 설명한다. 본 발명의 단말은 휴대전화(cellular phone), 스마트폰(smart phone)을 비롯한 이동 통신 단말기를 포함한다. 또한 본 발명에서는 TD-SCDMA 시스템을 예를 들어 설명하지만, 본 발명은 이에 국한되지 않고 다른 시스템에도 적용 가능하다.
도 1은 본 발명의 실시 예에 따른 이득 보상을 위한 장치의 블록 구성을 나타낸다.
상기 도 1을 참고하면, 상기 이득 보상을 위한 장치는 다운 컨버터(down converter)(110), 증폭부(amplifier)(120), A/D(analog to digital) 컨버터(130), 전력 검출부(140), AGC(auto gain control) 루프(loop) 제어부(150), 2차 제어부(160), 타임 슬롯 버퍼(time slot buffer)(161), 이득 보상부(163), 이득 형태 보정부(170), 복조부(180)를 포함한다.
상기다운 컨버터(110)는 입력 주파수를 기저대역으로 변환하여 출력한다. 상기 다운 컨버터 (110)는 전송된 높은 주파수 대역의 신호를 심볼 레이트(symbol rate)레벨의 낮은 동작주파수를 가진 단말에 적용하기 위해 기저대역 혹은 낮은 주파수로 변환하는 기능을 수행한다.
상기 증폭부(120)는 입력 신호의 에너지를 증가시켜 출력한다. 특히 본 발명에서 상기 증폭부(120)는 상기 AGC 루프 제어부(150)에서 피드백(feedback)된 정보를 사용해 아날로그 신호의 크기를 조절하는 기능을 수행한다. 상기 A/D 컨버터(130)는 아날로그 신호를 디지털 신호로 변환한다.
상기 전력 검출부(140)는 수신 신호의 전력을 측정하는 기능을 수행한다. 상기 전력 검출부(140)는 원하는 구간 동안 수신 신호의 전력의 계산을 수행한다. 특히 본 발명의 실시 예에 따르는 상기 전력 검출부(140)는 하기 수학식1을 이용하여 수신 신호의 전력을 계산할 수 있다.
Figure pat00001
상기 AGC 루프 제어부(150)는 상기 전력 검출부(140)에서 계산한 신호 전력을 사용해 상기 증폭부(120)의 이득을 결정한다. 예컨대, 계산한 신호전력이 A/D 컨버터(130)의 제어 범위를 벗어나지 않도록 이득을 결정한다.
상기 2차 제어부(160)는 상기 타임 슬롯 버퍼(161)와, 상기 이득 보상부(163)를 포함한다. 상기 타임 슬롯 버퍼(161)는 실시간으로 수신한 신호를 상기 복조부(180)가 미드 앰블을 수신하여 디코딩(decoding)에 필요한 정보를 획득할 때까지 수신 신호를 저장한다. 상기 이득 보상부(163)는 실시간으로 수신한 신호를 상기 타임 슬롯 버퍼(161)로부터 수신하여 평균 에러 전력을 결정한다. 상기 이득 보상부(163)는 타임슬롯 출력을 수신하여 초기 결정된 샘플 단위로 평균 에러 전력과 이득 차이를 합한 값만큼의 이득 보상을 수행한다.
상기 이득 형태 보정부(170)는 상기 증폭부(120)와 상기 이득 보상부(163) 사이에 존재하는 전반적인 필터 임펄스(impulse) 응답에 해당하는 임의의 형태로 보상을 수행한다. 본 발명의 실시 예에 따른 상기 이득 형태 보정부(170)는 불연속적인 이득 보상을 제거할 수 있다.
도 2는 본 발명의 실시 예에 따른 전력 검출 및 이득 보상의 변화의 예를 나타낸다.
상기 도 2를 참고하면, 상기 전력 검출 및 이득 보상을 위해 전력 검출부(210), 증폭부(220), 이득 보상부(230, 240), 형태 보상부(250)에서의 동작이 수행된다.
상기 전력 검출부(210)는 전력이 감지된 시간(Nagc)(212, 214, 216) 구간 동안 수신 신호의 전력을 측정한다. 본 발명의 실시 예에 따르면 상기 측정된 신호는 상기 AGC 루프 제어부(150)와 이득 보상부(230, 240)로 전달된다. 상기 전력 검출부(210)가 전력의 변화를 감지하면(212, 214, 216) 상기 AGC 루프 제어부(150)는 수신 전력을 사용하여 이득을 계산한다. 상기 AGC 루프 제어부(150)가 계산된 이득에 대한 정보를 상기 증폭부(220)로 전달하면 상기 증폭부(220)는 해당 이득 값으로 수신 신호를 증폭한다.
이득 값에 대한 정보는 타임슬롯 버퍼 및 이득 보상부(230, 240)로도 전달된다. 이득 값을 수신한 이득 보상부(230, 240)는 일정 구간(Nerror)(232)의 평균 전력을 측정한 후, 설정된 목표 레벨과 상기 일정 구간(232)의 평균 전력과의 차이를 이용하여 평균 에러 전력(234)을 계산한다. 상기 평균 에러 전력(234)을 계산하기 위한 일정 구간(Nerror)(232)은 마지막 차수의 이득 업데이트(updated)(MAX_ITER_NUM)가 시작되는 순간부터 미드 앰블 시작 시점(260)까지의 구간일 수 있다. 상기 평균 에러 전력(234)은 하기 수학식 2에 따라 결정된다.
Figure pat00002
여기서 Pe는 평균 에러 전력, TargetLevel은 목표 전력, ENerror는 타임 슬롯의 Nerror 측정 구간에서의 평균 전력을 의미한다. 상기 목표 전력은 모뎀의 설계, RFIC(Radio Frequency Intergrated Circuit), ADC(Analog Digital Converter) 등에 따라 기본 값이 결정되며 추가적으로 채널 환경에 따라 변경될 수 있다. 상기 채널 환경은 간섭 신호의 크기 또는 수신 데이터의 요구 SNR(Signal to Noise Ratio) 등의 요소를 포함할 수 있다.
상기 단말은 상기 이득 보상 동작 외에 추가적으로 이득 형태의 보상을 수행할 수 있다. 상기 형태 보상부(250)는 불연속적인 이득을 제거하여 보상을 수행할 수 있다. 실제 증폭부에서 적용된 항구 이득(constant gain)은 타임슬롯 버퍼(buffer)에 도달하기까지 다양한 필터(filter)를 거치기 때문에 이득 보상부 블록에서 전체 필터 응답에 해당하는 형태 보상을 사용하여 이득을 보상하면 모든 수신 신호에 대해 더욱 정확한 이득 보상 동작을 수행할 수 있다. 이를 위해 해당 블록의 형태 보상부는 보정을 통해 전반적인 필터의 응답을 추정하고, 이 값을 소프트웨어를 사용하여 해당 블록에 적용하여 사용할 수 있다.
도 3은 본 발명의 실시 예에 따른 유지 이득을 결정하기 위한 과정의 예를 도시한다.
310 단계에서 단말은 동기화 여부를 확인하고 만일 송신단과 수신단의 동기화가 이루어졌다면, 320 단계에서 초기 이득을 설정한다. 상기 단말은 수신 신호를 확인하고 수신한 신호의 전력에 따라 초기 이득 값을 설정한다. 330 단계에서 상기 단말의 증폭부는 상기 설정한 초기 이득 값에 따라 이득을 적용하여 전력의 증폭을 수행한다. 340 단계에서 상기 단말은 이득 보상부로 이득 정보를 제공한다. 350 단계에서 상기 단말은 이득 업데이트가 완료되었는지 확인한다. 상기 단말은 미리 설정된 횟수만큼 이득의 업데이트를 수행하고 만일 상기 미리 설정된 횟수만큼의 이득 업데이트가 완료되면 이득의 업데이트를 종료한다. 만일 상기 미리 설정된 횟수만큼 이득 업데이트가 완료되지 않았다면 360 단계에서 이득의 업데이트를 수행하고, 미리 설정된 횟수에 도달할 때까지 업데이트를 반복하여 업데이트를 완료한다. 상기 업데이트 횟수는 미리 설정하거나 또는 최적의 값으로 재설정될 수 있다.
도 4는 본 발명의 실시 예에 따른 이득 업데이트를 위한 과정의 예를 나타낸다.
410 단계에서 단말은 전력을 측정한다. 상기 단말의 전력 검출부는 전력을 수신한 구간(Ngac)에서 전력을 측정하고, 420 단계에서 AGC 루프 제어부는 상기 전력 검출부에서 측정한 수신 전력을 사용하여 수신 전력의 크기에 따른 적합한 이득을 계산한다. 상기 단말은 430단계에서 설정된 업데이트 횟수(MAX_ITER_NUM)가 완료될때까지 이득의 업데이트를 수행한다.
도 5는 본 발명의 실시 예에 따른 이득 보상을 위한 과정의 예를 도시한다.
510 단계에서 상기 단말은 이득이 유지되고 있는지 검사한다. 상기 단말은 설정된 이득 업데이트 횟수(MAX_ITER_NUM)가 충족되어 이득이 유지되고 있을 경우 520 단계로 진행하여 전력을 측정한다.
520 단계에서 상기 단말은 설정된 시간 동안 타임 슬롯의 평균 전력을 측정한다. 상기 설정된 시간은 마지막 차수의 이득 업데이트(MAX_ITER_NUM)가 시작되는 순간부터 미드 앰블 시작 전까지의 구간일 수 있다.
530 단계에서 상기 단말은 평균 에러 전력(Pe)을 계산한다. 상기 단말은 목표 전력과 520 단계에서 측정한 평균 전력의 차이를 이용하여 상기 평균 에러 전력을 산출할 수 있다.
540 단계에서 상기 단말은 수신 신호의 보상을 수행한다. 상기 단말은 최종 업데이트가 완료된 이득 값(GMAX _ ITER _ NUM)과 각 블록의 차이를 계산한 값과 평균 에러 전력을 합산한 값(EN)을 이용하여 수신 신호의 보상을 수행한다. 이에 따라 상기 EN은 하기 수학식3에 의하여 결정된다.
Figure pat00003
상기 EN을 이용하여 수신 신호의 보상을 수행하는 것은 하기 수학식4와 같다.
Figure pat00004
550 단계에서 상기 단말은 선택적으로 임의의 형태로 이득을 보상할 수 있다. 상기 단말은 불연속적인 이득을 제거하여 보상을 수행할 수 있다. 실제 증폭부에서 적용된 항구 이득(constant gain)은 타임슬롯 버퍼(buffer)에 도달하기까지 다양한 필터(filter)를 거치기 때문에 이득 보상부 블록에서 전체 필터 응답에 해당하는 형태 보상을 사용하여 이득을 보상하면 모든 수신 신호에 대해 더욱 정확한 이득 보상 동작을 수행할 수 있다. 이를 위해 해당 블록의 형태 보상부는 보정을 통해 전반적인 필터의 응답을 추정하고, 이 값을 소프트웨어를 사용하여 해당 블록에 적용하여 사용할 수 있다.
도 6은 본 발명의 실시 예에 따른 이득 보상 과정의 예를 도시한다.
610 단계에서 상기 단말은 수신한 전력을 보상할 수 있다. 상기 단말은 수신한 전력의 특정 구간에서 평균 전력을 결정하고, 목표 전력과 평균 전력의 차이를 이용하여 평균 에러 전력을 결정한 후, 수신 신호에 상기 평균 에러 전력을 합산하여 수신한 전력의 보상을 수행할 수 있다.
620 단계에서 상기 단말은 버퍼링된 이득 정보에 보상을 실시한다. 상기 단말은 증폭부에 의해 이득이 적용된 전력에 대한 정보를 AGC 루프 제어부(150)로부터 확보한다. 상기 단말은 목표 전력과 설정된 구간의 평균 전력의 차이와, 마지막 이득과 각 구간의 이득 차이를 이용한 값의 합산을 통해 보상값을 결정하고, 결정된 보상값에 따라 각 구간의 이득의 보상을 실시할 수 있다.
도 7은 본 발명의 실시 예에 따른 초기 데이터 심볼의 이득 제어를 위한 과정의 예를 도시한다.
710 단계에서 상기 단말은 평균 전력을 결정한다. 상기 단말은 타임 슬롯의 미드 앰블이 버퍼링(buffering)되기 전 데이터 심볼에서 마지막 이득(gain)이 적용된 구간에 획득한 전력을 평균 전력으로 결정한다. 720 단계에서 상기 단말은 평균 에러 전력을 결정한다 상기 단말은 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러 전력으로 결정한다. 730 단계에서 상기 단말은 전력의 보상을 수행한다. 상기 단말은 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정한다.
도 8은 본 발명의 다른 실시 예에 따른 타임 슬롯에서의 이득 제어를 위한 과정의 예를 도시한다.
810 단계에서 상기 단말은 제 1 데이터 심볼에 대한 보상을 수행한다. 상기 단말은 도 3, 도 4, 도 5, 도 6, 도 7에 따라 특정 구간의 평균 전력을 측정하고, 측정한 평균 전력과 목표 전력에 따른 평균 에러 전력을 결정하고, 마지막 이득과 각 구간의 이득의 차이를 이용하여 이득 차를 결정하고, 각 이득 구간에 상기 평균 에러 전력과 상기 이득 차를 합산하여 전력의 보상을 수행할 수 있다.
820 단계에서 상기 단말은 제 2 데이터 심볼에 대한 보상을 수행한다. 상기 단말은 상기 810 단계에서 상기 전력의 보상을 수행한 후, 선택적으로 제 2 데이터 심볼에 대해서 보상을 더 수행할 수 있다. 또는 상기 단말은 제 1 데이터 심볼에 대한 보상을 생략한 채 제 2 데이터 심볼에 대한 보상만을 수행할 수도 있다.
도 9는 본 발명의 실시 예에 따른 단말 장치의 블록 구성을 도시한다.
상기 도 9를 참고하면, 상기 장치는 RF(Radio Frequency)처리부(910), 기저대역 처리부(920), 저장부(930), 제어부(940), 이득 제어부(942)를 포함한다.
상기 RF처리부(910)는 신호의 대역 변환, 증폭 등 무선 채널을 통해 신호를 송수신하기 위한 기능을 수행한다. 즉, 상기 RF처리부(910)는 상기 기저대역처리부(920)로부터 제공되는 기저대역 신호를 RF 대역 신호로 상향변환한 후 안테나를 통해 송신하고, 상기 안테나를 통해 수신되는 RF 대역 신호를 기저대역 신호로 하향변환한다. 예를 들어, 상기 RF처리부(910)는 송신 필터, 수신 필터, 증폭부, 믹서(Mixer), 오실레이터(Oscillator), DAC(Digital to Analog Convertor), ADC(Analog to Digital Convertor) 등을 포함할 수 있다. 상기 도 9에서, 하나의 안테나만이 도시되었으나, 상기 송신단은 다수의 안테나들을 구비할 수 있다.
상기 기저대역처리부(920)는 시스템의 물리 계층 규격에 따라 기저대역 신호 및 비트열 간 변환 기능을 수행한다. 예를 들어, 데이터 송신 시, 상기 기저대역 처리부(920)는 송신 비트열을 부호화 및 변조함으로써 복소 심벌들을 생성한다. 또한, 데이터 수신 시, 상기 기저대역 처리부(920)는 상기 RF처리부(910)로부터 제공되는 기저대역 신호를 복조 및 복호화를 통해 수신 비트열을 복원한다. 예를 들어, OFDM 방식에 따르는 경우, 데이터 송신 시, 상기 기저대역 처리부(920)는 송신 비트열을 부호화 및 변조함으로써 복소 심벌들을 생성하고, 상기 복소 심벌들을 부반송파들에 매핑한 후, IFFT(Inverse Fast Furier Transform) 연산 및 CP(Cyclic Prefix) 삽입을 통해 OFDM(Othogonal Frequency Division Multiplexing)심벌들을 구성한다. 또한, 데이터 수신 시, 상기 기저대역처리부(920)는 상기 RF처리부(910)로부터 제공되는 기저대역 신호를 OFDM 심벌 단위로 분할하고, FFT 연산을 통해 부반송파들에 매핑된 신호들을 복원한 후, 복조 및 복호화를 통해 수신 비트열을 복원한다. 상기 기저대역 처리부(920) 및 상기 RF처리부(910)는 상술한 바와 같이 신호를 송신 및 수신한다. 이에 따라, 상기 기저대역 처리부(920) 및 상기 RF처리부(910)는 전송부, 송신부, 수신부, 송수신부 또는 통신부로 지칭될 수 있다. 특히, 본 발명의 실시 예에 따른 통신부는 CQI 정보를 전송할 수 있다.
상기 저장부(930)는 상기 CQI 선택을 위한 장치의 동작을 위한 기본 프로그램, 응용 프로그램, 설정 정보 등의 데이터를 저장한다. 특히, 상기 저장부(930)는 이득 제어를 위한 정보와 특히 수신 실패율과 관련된 정보를 저장할 수 있다. 그리고, 상기 저장부(930)는 상기 제어부(940)의 요청에 따라 저장된 데이터를 제공한다.
상기 제어부(940)는 상기 이득 제어를 위한 위한 장치의 전반적인 동작들을 제어한다. 예를 들어, 상기 제어부(940)는 상기 기저대역 처리부(920) 및 상기 RF처리부(910)를 통해 신호를 송수신한다. 또한, 상기 제어부(940)는 상기 저장부(930)에 데이터를 기록하고, 읽는다. 본 발명의 실시 예에 따라, 상기 제어부(940)는 상기 이득 제어부(942)를 포함한다. 예를 들어, 상기 이득 제어부(942)는 상기 이득 제어를 위한 장치가 상기 도 3, 도 4, 도 5, 도 6, 도 7, 도 8에 도시된 절차를 수행하도록 제어한다. 본 발명의 실시 예에 따른 상기 제어부(940)의 동작은 다음과 같다.
상기 제어부(940)는, 타임 슬롯의 미드 앰블이 버퍼링되기 전 데이터 심볼에서 마지막 이득이 적용된 구간에 획득한 전력을 평균 전력으로 결정하고, 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러 전력으로 결정한 후, 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정한다.
본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: Read Only Memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: Electrically Erasable Programmable Read Only Memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(Local Area Network), WLAN(Wide LAN), 또는 SAN(Storage Area Network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 발명의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 발명의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 발명의 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 발명이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (10)

  1. 통신 시스템에서 단말의 동작 방법에 있어서,
    타임 슬롯(time slot)의 미드 앰블(mid amble)이 버퍼링(buffering)되기 전 데이터 심볼에서 마지막 이득(gain)이 적용된 구간에 획득한 전력을 평균 전력으로 결정하는 과정과,
    미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러(error) 전력으로 결정하는 과정과,
    상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정하는 과정을 포함하는 방법.
  2. 제1항에 있어서,
    상기 출력 전력을 결정하는 과정은,
    상기 마지막 이득과 각 구간의 이득의 차이를 각 이득 구간에 합산하는 과정을 포함하는 방법.
  3. 제1항에 있어서,
    상기 데이터 심볼에 적용된 이득에 대한 정보를 저장하는 과정을 더 포함하는 방법.
  4. 제3항에 있어서,
    상기 출력 전력을 결정하는 과정은,
    상기 저장된 이득에 대한 정보에 상기 평균 에러 전력 및 상기 마지막 이득과 각 구간의 이득의 차이를 합산하는 과정을 더 포함하는 방법.
  5. 제1항에 있어서,
    불연속적인 이득 구간에 이득 형태의 보상을 수행하는 과정을 더 포함하는 방법.
  6. 통신 시스템에서 단말 장치에 있어서,
    타임 슬롯(time slot)의 미드 앰블(mid amble)이 버퍼링(buffering)되기 전 데이터 심볼에서 마지막 이득(gain)이 적용된 구간에 획득한 전력을 평균 전력으로 결정하고, 미리 결정된 목표 전력과 상기 평균 전력의 차이를 평균 에러(error) 전력으로 결정하고, 상기 타임슬롯의 전체 구간에 걸쳐 수신 전력에 상기 평균 에러 전력을 합산하여 출력 전력을 결정하는 제어부를 포함하는 장치.
  7. 제6항에 있어서,
    상기 제어부는,
    상기 마지막 이득과 각 구간의 이득의 차이를 각 이득 구간에 합산하는 장치.
  8. 제6항에 있어서,
    상기 데이터 심볼에 적용된 이득에 대한 정보를 저장하는 저장부를 더 포함하는 장치.
  9. 제8항에 있어서,
    상기 제어부는, 상기 저장된 이득에 대한 정보에 상기 평균 에러 전력 및 상기 마지막 이득과 각 구간의 이득의 차이를 합산하는 장치.
  10. 제6항에 있어서,
    상기 제어부는,
    불연속적인 이득 구간에 이득 형태의 보상을 수행하는 장치.
KR1020140177727A 2014-12-10 2014-12-10 통신 시스템에서 이득 제어를 위한 방법 및 장치 KR102190358B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140177727A KR102190358B1 (ko) 2014-12-10 2014-12-10 통신 시스템에서 이득 제어를 위한 방법 및 장치
US14/849,111 US9548772B2 (en) 2014-12-10 2015-09-09 Apparatus and method for controlling gain in communication system
CN201510895523.1A CN105704805B (zh) 2014-12-10 2015-12-08 用于在通信系统中控制增益的方法、终端和芯片组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140177727A KR102190358B1 (ko) 2014-12-10 2014-12-10 통신 시스템에서 이득 제어를 위한 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160070579A true KR20160070579A (ko) 2016-06-20
KR102190358B1 KR102190358B1 (ko) 2020-12-11

Family

ID=56112189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140177727A KR102190358B1 (ko) 2014-12-10 2014-12-10 통신 시스템에서 이득 제어를 위한 방법 및 장치

Country Status (3)

Country Link
US (1) US9548772B2 (ko)
KR (1) KR102190358B1 (ko)
CN (1) CN105704805B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2547459B (en) * 2016-02-19 2019-01-09 Imagination Tech Ltd Dynamic gain controller
CN106488545B (zh) * 2016-12-15 2019-08-30 京信通信系统（中国）有限公司 用于das的自动增益校准方法与系统
CN107018563B (zh) * 2017-02-22 2019-06-28 中国人民解放军信息工程大学 针对宽带系统信道化后窄带信号的数字自动增益控制方法
CN107086875B (zh) * 2017-04-11 2019-07-09 深圳思凯微电子有限公司 自动增益控制装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054583A1 (en) * 2000-10-10 2002-05-09 Interdigital Technology Corporation Automatic gain control for a time division duplex receiver
KR20050114657A (ko) * 2003-03-14 2005-12-06 인터디지탈 테크날러지 코포레이션 타임슬롯화된 데이터 전송을 위한 개선된 자동 이득 제어메카니즘
KR20100126589A (ko) * 2008-03-29 2010-12-01 콸콤 인코포레이티드 Ｄｃ 보상 및 ａｇｃ를 위한 방법 및 시스템
US20140355572A1 (en) * 2011-07-25 2014-12-04 Qualcomm Incorporated Method and apparatus for automatic gain control for td-scdma systems

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301364A (en) 1988-11-30 1994-04-05 Motorola, Inc. Method and apparatus for digital automatic gain control in a receiver
KR950009559A (ko) 1993-09-14 1995-04-24 이헌조 브이씨알(vcr)의 자동 피지(pg)조정장치
US6563891B1 (en) 1998-11-24 2003-05-13 Telefonaktiebolaget L M Ericsson (Publ) Automatic gain control for slotted mode operation
US6229998B1 (en) * 1999-04-12 2001-05-08 Qualcomm Inc. Method and system for detecting in-band jammers in a spread spectrum wireless base station
JP2000349640A (ja) * 1999-06-02 2000-12-15 Nec Corp 符号分割多重化送信装置
US20030026363A1 (en) 2001-07-31 2003-02-06 Jan Stoter Adaptive automatic gain control
US6975449B1 (en) 2003-03-05 2005-12-13 Nortel Networks Limited Fast, continuously variable automatic gain control for optical amplifiers
US7197289B2 (en) 2003-03-06 2007-03-27 Interdigital Technology Corporation Automatic gain control for a wireless transmit/receive unit in a time slotted data transmissions
US6873833B2 (en) 2003-03-27 2005-03-29 Interdigital Technology Corporation Method and apparatus for estimating and controlling initial time slot gain in a wireless communication system
KR20050061170A (ko) * 2003-12-18 2005-06-22 엘지전자 주식회사 이동 통신 단말기의 폐루프 전력 제어 장치 및 방법
KR100526417B1 (ko) 2003-12-22 2005-11-08 한국전자통신연구원 직교 주파수 분할 다중화 시스템의 자동 이득 조정 장치및 방법
US7148749B2 (en) 2005-01-31 2006-12-12 Freescale Semiconductor, Inc. Closed loop power control with high dynamic range
KR100897414B1 (ko) 2006-12-04 2009-05-14 한국전자통신연구원 프리앰블과 헤더 데이터 구간에서 수행하는 자동 이득 제어장치 및 방법
BRPI0808529A2 (pt) 2007-03-02 2014-11-11 Qualcomm Inc Técnicas de filtragem e controle automático de ganho para uso em repetidor em canal.
US7592863B2 (en) 2007-05-30 2009-09-22 Newport Media, Inc. Optimized gain filtering technique with noise shaping
CN101075832B (zh) * 2007-06-26 2011-07-13 京信通信系统（中国）有限公司 一种应用于tdma系统中的全数字agc控制方法及其系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054583A1 (en) * 2000-10-10 2002-05-09 Interdigital Technology Corporation Automatic gain control for a time division duplex receiver
KR20050114657A (ko) * 2003-03-14 2005-12-06 인터디지탈 테크날러지 코포레이션 타임슬롯화된 데이터 전송을 위한 개선된 자동 이득 제어메카니즘
KR20100126589A (ko) * 2008-03-29 2010-12-01 콸콤 인코포레이티드 Ｄｃ 보상 및 ａｇｃ를 위한 방법 및 시스템
US20140355572A1 (en) * 2011-07-25 2014-12-04 Qualcomm Incorporated Method and apparatus for automatic gain control for td-scdma systems

Also Published As

Publication number Publication date
KR102190358B1 (ko) 2020-12-11
CN105704805A (zh) 2016-06-22
US9548772B2 (en) 2017-01-17
CN105704805B (zh) 2020-10-09
US20160173146A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR101294021B1 (ko) 무선 통신 시스템에서 데이터 수신 장치 및 방법
JP5456861B2 (ja) Ｄｃ補償およびａｇｃのための方法およびシステム
US8494097B1 (en) Tracking automatic gain control of orthogonal frequency domain multiplexing systems
KR101656083B1 (ko) 근거리 무선 통신 시스템에서의 수신 동기 획득 방법 및 그 장치
US9912467B2 (en) Full duplex technique
CN108292940B (zh) 收发器装置、调制解调器、通信装置和处理信号的方法
US9270312B2 (en) Method and apparatus for controlling gain in communicaton system supporting beam forming scheme
US20110134980A1 (en) Technique for Controlling a Gain of a Receiver
US8213891B2 (en) Gain control apparatus and method in receiver of multiband OFDM system
KR102190358B1 (ko) 통신 시스템에서 이득 제어를 위한 방법 및 장치
US9118514B2 (en) Receiver and signal processing method
EP3113370B1 (en) Preemptive automatic gain control (agc) for interference mitigation
JP6009059B2 (ja) 受信機によって受信されたシンボル上の周波数シフトを補正するための方法、デバイス、及びコンピュータプログラム
JP5231915B2 (ja) 自動利得制御装置および該方法ならびにｏｆｄｍ受信装置および該方法
CN103369659A (zh) 用于对接收信号进行自动增益控制agc的方法和设备
US8855250B2 (en) Wireless communication system with improved automatic gain control
JP2006295766A (ja) 非線形歪等化システム
US8750440B1 (en) Noise estimation in communication receivers
KR100737746B1 (ko) 적응적 자동이득제어 방법 및 장치
KR100826517B1 (ko) 초광대역 수신 장치에서 자동이득 제어기의 구동제어 장치및 그 방법
JP5593144B2 (ja) 受信装置及び自動利得制御方法
JP3792163B2 (ja) 無線通信装置
CN104954293A (zh) 零信号检测方法及设备
US9467951B2 (en) Uplink transmit power control
JP2005039479A (ja) ダイバーシチ受信装置および電子装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant