KR20160068684A - 증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법 - Google Patents

증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법 Download PDF

Info

Publication number
KR20160068684A
KR20160068684A KR1020150172209A KR20150172209A KR20160068684A KR 20160068684 A KR20160068684 A KR 20160068684A KR 1020150172209 A KR1020150172209 A KR 1020150172209A KR 20150172209 A KR20150172209 A KR 20150172209A KR 20160068684 A KR20160068684 A KR 20160068684A
Authority
KR
South Korea
Prior art keywords
transistor
node
bulk
coupled
amplifier
Prior art date
Application number
KR1020150172209A
Other languages
English (en)
Inventor
낸시 자파리
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20160068684A publication Critical patent/KR20160068684A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0283—Reducing the number of DC-current paths
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/174—Floating gate implemented in MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)

Abstract

증폭기는, 제 1 노드에 커플링되는 입력 단자; 제 2 노드에 커플링되는 출력 단자; 및 제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터를 포함하고, 트랜지스터는: 제 1 노드에 커플링되는 게이트 전극; 제 2 노드에 커플링되는 드레인 전극; 제 3 노드에 커플링되는 소스 전극; 및 제 4 노드에 커플링되고 트랜지스터의 임계 전압을 변경하기 위한 벌크(bulk) 전압을 수신하도록 구성되는 벌크 전극을 포함한다.

Description

증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법{AMPLIFIER, ELECTRONIC DEVICE INCLUDING THE SAME AND METHOD OF INCREASING 3dB LOSS FREQUENCY OF COMMON SOURCE AMPLIFIER}
본 기재는 높은 대역폭 공통 소스 증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법에 관한 것이다.
단일 스테이지 증폭기는 일반적으로, 하나의 트랜지스터, 바이어스 회로 및 다른 구성요소를 포함한다. 단일 스테이지 증폭기는, 트랜지스터의 어느 단자에서 신호가 입력되고 나가는지에 따라, 공통-게이트 증폭기, 공통-드레인 증폭기 또는 공통 소스 증폭기로 카테고리화될 수 있다. 신호가 입력되지 않고 나가지도 않는 단자는 "공통 단자"로 지칭된다.
공통-게이트 증폭기에서는, 소스 단자가 입력부로 기능하고, 드레인 단자가 출력부로 기능하고, 게이트는 일반적으로 접지 또는 공통 전압에 접속된다. 공통-드레인 증폭기에서는, 게이트 단자가 입력부로 기능하고, 소스 단자가 출력부로 기능하고, 드레인 단자는 공통이다. 공통 소스 증폭기에서는, 게이트 단자가 입력부로 기능하고, 드레인 단자가 출력부로 기능하고, 소스 단자는 공통이다.
이상적인 증폭기는 높은 이득(예를 들어, DC 이득) 및 높은 대역폭(또한 3dB 손실 주파수로 공지됨)을 갖는다. 몇몇 증폭기에서, 3dB 손실 주파수는, 주파수 피킹(peaking)을 제공함으로서 증가될 수 있다. 그러나, 이러한 증폭기에서, 주파수 피킹을 제공하기 위해 DC 이득은 통상적으로 감소된다.
상기 정보는 단지 본 발명의 배경에 대한 이해의 향상을 위한 것이고, 따라서, 종래 기술을 구성하지 않는 정보를 포함할 수 있다.
본 발명이 해결하고자 하는 과제는 높은 대역폭을 갖지만 DC 이득에서의 손실을 줄일 수 있는 공통 소스 증폭기 및 이를 포함하는 전자 디바이스, 그리고 그 방법을 제공하는 것이다.
본 발명의 예시적인 실시예의 하나 이상의 양상은 공통 소스 증폭기에 관한 것이다. 본 발명의 예시적인 실시예의 하나 이상의 양상은, 다른 공통 소스 증폭기의 대역폭보다 높은 대역폭을 갖지만 DC 이득에서는 무시가능한 손실을 갖거나 손실이 없는 공통 소스 증폭기에 관한 것이다.
본 발명의 실시예에 따르면, 전자 디바이스는: 복수의 게이트 라인 및 복수의 데이터 라인에 커플링되는 복수의 픽셀을 포함하는 디스플레이 디바이스; 및 증폭기를 포함하고, 증폭기는, 제 1 노드에 커플링되는 입력 단자; 제 2 노드에 커플링되는 출력 단자; 및 제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터를 포함하고, 트랜지스터는: 제 1 노드에 커플링되는 게이트 전극; 제 2 노드에 커플링되는 드레인 전극; 제 3 노드에 커플링되는 소스 전극; 및 제 4 노드에 커플링되고 트랜지스터의 임계 전압을 변경하기 위한 벌크(bulk) 전압을 수신하도록 구성되는 벌크 전극을 포함한다.
증폭기는, 제 1 노드와 제 4 노드 사이에 커플링되는 벌크 커패시터를 더 포함할 수 있다.
증폭기는, 제 3 노드와 제 4 노드 사이에 커플링되는 벌크 저항기를 더 포함할 수 있다.
트랜지스터는, NMOS 트랜지스터를 포함할 수 있고, 제 3 노드는 제 2 전원에 커플링될 수 있다.
트랜지스터는 PMOS 트랜지스터를 포함할 수 있고, 제 3 노드는 제 1 전원에 커플링될 수 있다.
벌크 커패시터 및 벌크 저항기는, 주파수에서 피킹을 제공하기 위한 벌크 전압을 생성하도록 구성될 수 있다.
트랜지스터의 트랜스컨덕턴스는,
Figure pat00001
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ는 기술-의존 상수일 수 있고, Rz는 벌크 저항기의 저항일 수 있고, Cz는 벌크 커패시터의 커패시턴스일 수 있고, s는 라플라스 변환 변수일 수 있고, φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있다.
증폭기는 제 2 노드에 커플링되는 부하 저항기를 더 포함할 수 있고, 증폭기의 이득은,
Figure pat00002
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ는 기술-의존 상수일 수 있고, Rz는 벌크 저항기의 저항일 수 있고, Cz는 벌크 커패시터의 커패시턴스일 수 있고, s는 라플라스 변환 변수일 수 있고, φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있고, Rload는 부하 저항기의 저항일 수 있다.
본 발명의 실시예에 따르면, 증폭기는: 제 1 노드에 커플링되는 입력 단자; 제 2 노드에 커플링되는 출력 단자; 및 제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터를 포함하고, 트랜지스터는: 제 1 노드에 커플링되는 게이트 전극; 제 2 노드에 커플링되는 드레인 전극; 제 3 노드에 커플링되는 소스 전극; 및 제 4 노드에 커플링되고 트랜지스터의 임계 전압을 변경하기 위한 벌크 전압을 수신하도록 구성되는 벌크 전극을 포함한다.
증폭기는, 제 1 노드와 제 4 노드 사이에 커플링되는 벌크 커패시터를 더 포함할 수 있다.
증폭기는, 제 3 노드와 제 4 노드 사이에 커플링되는 벌크 저항기를 더 포함할 수 있다.
트랜지스터는, NMOS 트랜지스터를 포함할 수 있고, 제 3 노드는 제 2 전원에 커플링될 수 있다.
트랜지스터는 PMOS 트랜지스터를 더 포함할 수 있고, 제 3 노드는 제 1 전원에 커플링될 수 있다.
벌크 커패시터 및 벌크 저항기는, 주파수에서 피킹을 제공하기 위한 벌크 전압을 생성하도록 구성될 수 있다.
트랜지스터의 트랜스컨덕턴스는,
Figure pat00003
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ는 기술-의존 상수일 수 있고, Rz는 벌크 저항기의 저항일 수 있고, Cz는 벌크 커패시터의 커패시턴스일 수 있고, s는 라플라스 변환 변수일 수 있고, φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있다.
증폭기는 제 2 노드에 커플링되는 부하 저항기를 더 포함할 수 있고, 증폭기의 이득은,
Figure pat00004
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ는 기술-의존 상수일 수 있고, Rz는 벌크 저항기의 저항일 수 있고, Cz는 벌크 커패시터의 커패시턴스일 수 있고, s는 라플라스 변환 변수일 수 있고, φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있고, Rload는 부하 저항기의 저항일 수 있다.
본 발명의 실시예에 따르면, 제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터, 트랜지스터의 게이트 전극과 벌크 전극 사이에 커플링되는 벌크 커패시터, 트랜지스터의 소스 전극과 벌크 전극 사이에 커플링되는 벌크 저항기, 및 트랜지스터의 드레인 전극에 커플링되는 부하 저항기를 포함하는 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법은: 트랜지스터의 벌크 전극에서 벌크 전압을 생성하는 단계를 포함하고, 벌크 전압은,
Figure pat00005
와 동일하고, 여기서, s는 라플라스 변환 변수이고, Rz는 벌크 저항기의 저항이고, Cz는 벌크 커패시터의 커패시턴스이고, Vin은 트랜지스터의 게이트 전극에 인가되는 입력 전압이다.
방법은, 주파수 피킹을 제공하기 위한 벌크 전압에 따라 트랜지스터의 임계 전압을 변경하는 단계를 더 포함할 수 있고, 임계 전압은
Figure pat00006
와 동일할 수 있고, 여기서, VTO는, 트랜지스터의 벌크 전극이 트랜지스터의 소스 전극에 접속되는 경우 임계 전압의 공칭값일 수 있고, γ 및 φF는 기술-의존 상수일 수 있다.
트랜지스터의 트랜스컨덕턴스는,
Figure pat00007
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ 및 φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있다.
증폭기의 이득은,
Figure pat00008
와 동일할 수 있고, 여기서, VDSAT는 트랜지스터의 포화 전압일 수 있고, I는 트랜지스터를 통한 DC 전류일 수 있고, γ 및 φF는 기술-의존 상수일 수 있고, Vgs는 트랜지스터의 게이트-소스 전압일 수 있고, Rload는 부하 저항기의 저항일 수 있다.
본 실시예에 따르면 높은 대역폭을 갖지만 DC 이득에서의 손실을 줄일 수 있는 공통 소스 증폭기 및 이를 포함하는 전자 디바이스, 그리고 그 방법이 제공된다.
도 1은, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 회로도이다.
도 2는, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 회로도이다.
도 3은, 다른 공통 소스 증폭기의 주파수 응답과 비교된, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 주파수 응답을 예시하는 그래프이다.
이후, 예시적인 실시예는 첨부된 도면을 참조하여 더 상세히 설명될 것이고, 도면에서 유사한 참조 부호는 도면에 걸쳐 유사한 요소를 지칭한다. 그러나, 본 발명은 다양한 상이한 형태로 구현될 수 있고, 본 명세서에서 예시된 실시예에만 제한되는 것으로 해석되어서는 안된다. 오히려, 이러한 실시예는, 본 개시가 철저하고 완전해지도록, 그리고 본 발명의 양상 및 특징을 당업자에게 완전히 전달하도록 예시로서 제공된다. 따라서, 본 발명의 양상 및 특징의 완전한 이해를 위해 당업자에게 필수적이지는 않은 프로세스, 요소 및 기술은 설명되지 않을 수 있다. 달리 언급되지 않으면, 첨부된 도면 및 기재된 설명 전반에 걸쳐 유사한 참조 부호는 유사한 요소를 나타내고, 따라서 이들의 설명은 반복되지 않을 것이다. 도면에서, 요소, 층 및 영역의 상대적 크기는 명확화를 위해 과장될 수 있다.
용어, "제 1", "제 2", "제 3" 등은 본 명세서에서 다양한 요소, 구성요소, 영역, 층 및/또는 부분을 설명하기 위해 사용될 수 있지만, 이러한 요소, 구성요소, 영역, 층 및/또는 부분이 이러한 용어에 의해 제한되어서는 안됨을 이해할 것이다. 이러한 용어는, 하나의 요소, 구성요소, 영역, 층 또는 부분을 다른 요소, 구성요소, 영역, 층 또는 부분과 구별하기 위해 사용된다. 따라서, 본 발명의 사상 및 범위를 벗어남이 없이, 아래에서 설명되는 제 1 요소, 구성요소, 영역, 층 또는 부분은 제 2 요소, 구성요소, 영역, 층 또는 부분으로 지칭될 수 있다.
공간적으로 상대적인 용어, 예를 들어, "밑", "아래", "하부", "하", "위", "상부" 등은, 본 명세서에서 설명의 용이함을 위해, 도면에 도시된 바와 같은 하나의 요소 또는 특징의, 다른 요소(들) 또는 특징(들)에 대한 관계를 설명하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는, 도면에 도시된 배향에 부가하여, 이용되는 또는 동작되는 디바이스의 상이한 배향을 포함하도록 의도됨을 이해할 것이다. 예를 들어, 도면의 디바이스가 뒤집어지면, 다른 요소 또는 특징의 "아래" 또는 "밑" 또는 "하"로 설명된 요소는 그 다른 요소 또는 특징의 "위"로 배향될 것이다. 따라서, 예시적인 용어 "아래" 및 "하"는 위 및 아래의 배향 둘 모두를 포함할 수 있다. 디바이스는 달리 배향될 수 있고(예를 들어, 90도 또는 다른 배향로 회전될 수 있고), 본 명세서에서 사용되는 공간적으로 상대적인 설명어는 그에 따라 해석되어야 한다.
요소 또는 층이 다른 요소 또는 층 "위에 있는 것", "그에 접속된 것" 또는 "그에 커플링된 것"으로 지칭되는 경우, 요소 또는 층은, 다른 요소 또는 층의 바로 위에 있거나, 그에 접속되거나, 그에 커플링될 수 있거나, 또는 하나 이상의 개입 요소 또는 층이 존재할 수 있음을 이해할 것이다. 또한, 요소 또는 층이 2개의 요소 또는 층 "사이"에 있는 것으로 지칭되는 경우, 요소 또는 층은 2개의 요소 또는 층 사이의 유일한 요소 또는 층일 수 있거나, 또는 하나 이상의 개입 요소 또는 층이 또한 존재할 수 있음을 또한 이해할 것이다.
본 명세서에서 사용되는 용어는, 오직 특정 실시예를 설명하기 위한 목적이며, 본 발명의 제한으로 의도되지 않는다. 본 명세서에서 사용되는 바와 같이, 단수형 형태는, 문맥에서 달리 명시적으로 나타내기 않으면, 복수형 형태를 포함하도록 의도된다. 용어 "포함하다", "포함하는", "구비하다" 및/또는 "구비하는"은, 본 명세서에서 사용되는 경우, 언급된 특징, 정수, 단계, 동작, 요소, 및/또는 구성요소의 존재를 특정하지만, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 구성요소, 및/또는 그들의 그룹의 존재 또는 부가를 배제하지 않음을 추가로 이해할 것이다. 본 명세서에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 나열된 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다. "적어도 하나"와 같은 표현은, 요소의 리스트에 선행되는 경우, 요소의 전체 리스트를 수정하지만, 리스트의 개별적인 요소를 수정하지는 않는다.
본 명세서에서 사용되는 바와 같이, 용어 "실질적으로", "약" 및 유사한 용어는, 정도의 용어로 사용되지는 것이 아니라, 근사치의 용어로 사용되며, 측정된 또는 계산된 값에서, 당업자에게 인식될 고유의 편차를 설명하는 것으로 의도된다. 본 발명의 실시예를 설명하는 경우 "수 있다"의 이용은 "본 발명의 하나 이상의 실시예"를 지칭한다. 본 명세서에서 이용되는 바와 같이, 용어 "이용하다", "이용하는" 및 "이용되는"은 "활용하다", "활용하는" 및 "활용되는"과 동의어로 고려될 수 있다.
달리 정의되지 않으면, 본 명세서에서 이용되는 (기술적 및 과학적 용어를 포함하는) 모든 용어는, 본 발명이 속하는 분야의 당업자에게 통상적으로 이해되는 의미과 동일한 의미를 갖는다. 통상적으로 이용되는 사전에 정의된 용어와 같은 용어는, 관련 분야 및/또는 본 명세서의 문맥에서 그러한 용어의 의미와 일치하는 의미를 갖도록 해석되어야 하며, 본 명세서에서 명백하게 그렇게 정의되지 않는 한, 이상화되거나 과도하게 형식적인 관점에서 해석되지 않아야 함을 추가로 이해할 것이다.
본 발명의 몇몇 실시예에 따르면, 3dB 손실 주파수가 증가되도록 주파수 피킹이 제공되지만 DC 이득에서는 무시가능한 손실을 갖거나 손실이 없는 피킹 증폭기가 제공된다. (예를 들어, 소스-악화된) 다른 피킹 증폭기에서는, 피킹을 제공하기 위해, DC 이득이 통상적으로 감소된다. 본 발명의 몇몇 실시예에 따르면, 피킹은, 공통 소스 트랜지스터의 벌크 전극에 제로(zero) 및 폴(pole)을 생성하여, 공통 소스 트랜지스터의 임계 전압을 변경함으로써 제공된다.
본 발명의 몇몇 실시예에 따르면, 피킹 증폭기는 고속 I/O 애플리케이션의 지속 시간 선형 등화기에서 활용될 수 있고, 여기서, 데이터는 주파수 선택적 감쇠를 갖는 채널에 걸쳐 전송된다. 선형 등화기는 채널의 고주파수 손실을 보상할 수 있고, 채널 응답을 평탄화할 수 있다. 예를 들어, 피킹 증폭기는, PCI-e(peripheral component interconnect express) 애플리케이션, 범용 직렬 버스(USB) 애플리케이션, 고해상도 멀티미디어 인터페이스(HDMI) 애플리케이션 등을 포함하는 전자 디바이스에서 활용될 수 있다. 그러나, 본 발명은 이에 제한되지 않는다.
도 1은, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 회로도이다.
도 1을 참조하면, 공통 소스 증폭기(예를 들어, 피킹 증폭기)(100)는, 제 1 전원(예를 들어, 고전력 전원) Vdd와 제 2 전원(예를 들어, 저전력 전원 또는 접지) Vss 사이에 커플링되는 트랜지스터 M1(예를 들어, NMOS 트랜지스터)을 포함한다. 트랜지스터 M1은, 제 1 노드 N1에 커플링되는 게이트 전극(102), 제 2 노드 N2에 커플링되는 드레인 전극(104), 제 3 노드 N3에 커플링되는 소스 전극(106) 및 제 4 노드 N4에 커플링되는 벌크 전극(108)을 포함한다.
입력 단자 Vin은 제 1 노드 N1에 커플링되고, 출력 단자 Vout은 제 2 노드 N2에 커플링되고, 제 2 전원 Vss는 제 3 노드 N3에 커플링된다. 즉, 입력 단자 Vin은 트랜지스터 M1의 게이트 전극(102)에 커플링되고, 출력 단자 Vout은 트랜지스터 M1의 드레인 전극(104)에 커플링되고, 제 2 전원 Vss는 트랜지스터 M1의 소스 전극(106)에 커플링된다.
벌크 저항기 Rz는 제 3 노드 N3과 제 4 노드 N4 사이에 커플링된다. 벌크 저항기 Rz의 제 1 전극(110)은 제 3 노드 N3에 커플링되고, 벌크 저항기 Rz의 제 2 전극(112)은 제 4 노드 N4에 커플링된다. 즉, 벌크 저항기 Rz는 트랜지스터 M1의 소스와 벌크 전극(106 및 108) 사이에 커플링된다.
벌크 커패시터 Cz는 제 1 노드 N1과 제 4 노드 N4 사이에 커플링된다. 벌크 커패시터 Cz의 제 1 전극(114)은 제 1 노드 N1에 커플링되고, 벌크 커패시터 Cz의 제 2 전극(116)은 제 4 노드 N4에 커플링된다. 즉, 벌크 커패시터 Cz는 트랜지스터 M1의 게이트와 벌크 전극(102 및 108) 사이에 커플링된다.
아래에서 더 상세히 설명될 바와 같이, 벌크 저항기 Rz 및 벌크 커패시터 Cz는, 트랜지스터 M1의 벌크 전극(108)에 제로 및 폴을 생성하도록 구성된다. 따라서, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기는, 주파수에서 피킹을 생성하기 위해 자신의 전달 함수에 제로 및 폴을 가질 것이다.
부하 저항기 Rload는 제 1 전원 Vdd와 제 2 노드 N2 사이에 커플링된다. 부하 저항기 Rload의 제 1 전극(118)은 제 1 전원 Vdd에 커플링되고, 부하 저항기 Rload의 제 2 전극(120)은 제 2 노드 N2에 커플링된다. 즉, 부하 저항기 Rload의 제 2 전극(120)은 제 2 노드 N2에서 트랜지스터 M1의 드레인 전극(104) 및 출력 단자 Vout에 커플링된다.
부하 커패시터 Cload는 제 2 노드 N2와 제 2 전원 Vss 사이에 커플링된다. 부하 커패시터 Cload의 제 1 전극(122)은 제 2 노드 N2에 커플링되고, 부하 커패시터 Cload의 제 2 전극(124)은 제 2 전원 Vss에 커플링된다. 즉, 부하 커패시터 Cload의 제 1 전극(122)은 제 2 노드 N2에서 부하 저항기 Rload의 제 2 전극(120), 출력 단자 Vout, 트랜지스터 M1의 드레인 전극(104)에 커플링된다.
도 2는, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 회로도이다.
도 2를 참조하면, 공통 소스 증폭기(200)는, 제 1 전원(예를 들어, 고전력 전원) Vdd와 제 2 전원(예를 들어, 저전력 전원 또는 접지) Vss 사이에 커플링되는 트랜지스터 M1(예를 들어, PMOS 트랜지스터)을 포함한다. 트랜지스터 M1은, 제 1 노드 N1에 커플링되는 게이트 전극(202), 제 2 노드 N2에 커플링되는 드레인 전극(204), 제 3 노드 N3에 커플링되는 소스 전극(206) 및 제 4 노드 N4에 커플링되는 벌크 전극(208)을 포함한다.
입력 단자 Vin은 제 1 노드 N1에 커플링되고, 출력 단자 Vout은 제 2 노드 N2에 커플링되고, 제 1 전원 Vdd는 제 3 노드 N3에 커플링된다. 즉, 입력 단자 Vin은 트랜지스터 M1의 게이트 전극(202)에 커플링되고, 출력 단자 Vout은 트랜지스터 M1의 드레인 전극(204)에 커플링되고, 제 1 전원 Vdd는 트랜지스터 M1의 소스 전극(206)에 커플링된다.
벌크 저항기 Rz는 제 3 노드 N3과 제 4 노드 N4 사이에 커플링된다. 벌크 저항기 Rz의 제 1 전극(210)은 제 3 노드 N3에 커플링되고, 벌크 저항기 Rz의 제 2 전극(212)은 제 4 노드 N4에 커플링된다. 즉, 벌크 저항기 Rz는 트랜지스터 M1의 소스와 벌크 전극(206 및 208) 사이에 커플링된다.
벌크 커패시터 Cz는 제 1 노드 N1과 제 4 노드 N4 사이에 커플링된다. 벌크 커패시터 Cz의 제 1 전극(214)은 제 1 노드 N1에 커플링되고, 벌크 커패시터 Cz의 제 2 전극(216)은 제 4 노드 N4에 커플링된다. 즉, 벌크 커패시터 Cz는 트랜지스터 M1의 게이트와 벌크 전극(202 및 208) 사이에 커플링된다.
아래에서 더 상세히 설명될 바와 같이, 벌크 저항기 Rz 및 벌크 커패시터 Cz는, 트랜지스터 M1의 벌크 전극(208)에 제로 및 폴을 생성하도록 구성된다. 따라서, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기는, 주파수에서 피킹을 생성하기 위해 자신의 전달 함수에 제로 및 폴을 가질 것이다.
부하 저항기 Rload는 제 2 전원 Vss와 제 2 노드 N2 사이에 커플링된다. 부하 저항기 Rload의 제 1 전극(218)은 제 2 전원 Vss에 커플링되고, 부하 저항기 Rload의 제 2 전극(220)은 제 2 노드 N2에 커플링된다. 즉, 부하 저항기 Rload의 제 2 전극(220)은 제 2 노드 N2에서 트랜지스터 M1의 드레인 전극(204) 및 출력 단자 Vout에 커플링된다.
부하 커패시터 Cload는 제 2 노드 N2와 제 2 전원 Vss 사이에 커플링된다. 부하 커패시터 Cload의 제 1 전극(222)은 제 2 노드 N2에 커플링되고, 부하 커패시터 Cload의 제 2 전극(224)은 제 2 전원 Vss에 커플링된다. 즉, 부하 커패시터 Cload의 제 1 전극(222)은 제 2 노드 N2에서 부하 저항기 Rload의 제 2 전극(220), 출력 단자 Vout, 트랜지스터 M1의 드레인 전극(204)에 커플링된다.
도 1 및 도 2를 참조하면, 본 발명의 몇몇 실시예에 따라, 벌크 저항기 Rz 및 벌크 커패시터 Cz는 트랜지스터 M1의 벌크 전극에 제로 및 폴을 생성하도록 구성된다. 벌크 저항기 Rz 및 벌크 커패시터 Cz는, 입력 전압 Vin(s)에 따라 제 4 노드 N4에 벌크 전압 VB(s)를 생성하고, 여기서 s는 라플라스 변환 변수이다. 제 4 노드 N4의 벌크 전압 VB(s)는 방정식 (1)로 결정될 수 있다.
(1)
Figure pat00009
트랜지스터 M1의 임계 전압 VT는 벌크 전압 VB(s)에 비례하고, 따라서, 벌크 전압 VB(s)에 따라 변경될 수 있다. 임계 전압 VT는 방정식 (2)에 의해 결정될 수 있고,
(2)
Figure pat00010
여기서, VTO는, 트랜지스터 M1의 벌크 전극이 트랜지스터 M1의 소스 전극에 접속되는 경우 임계 전압의 공칭값을 포현하고, γ는 기술-의존 상수를 표현하고, VSB는 트랜지스터 M1의 소스 전극과 벌크 전극 사이의 전압차(예를 들어, VSB = VS - VB)를 표현하고, φF는 기술-의존 상수를 표현한다.
방정식 (2)의 전압 VSB에 대해 방정식 (1)의 벌크 전압 VB(s)를 대입함으로써 (예를 들어, 소스 전극이 제로 전위에 접속되는 경우 VSB = -VB), 방정식 (3)은,
(3)
Figure pat00011
로 결정될 수 있다.
트랜지스터 M1의 드레인-소스 전류 Ids는 방정식 (4)로 결정될 수 있고:
(4)
Figure pat00012
여기서, Vgs는 트랜지스터 M1의 게이트 소스 전압을 표현한다.
방정식 (4)의 임계 전압 VT에 대해 방정식 (3)의 임계 전압 VT를 대입함으로써, 트랜지스터 M1의 트랜스컨덕턴스 gm은 방정식 (5)에 의해 결정될 수 있고:
(5)
Figure pat00013
여기서, VDSAT는 트랜지스터 M1의 포화 전압을 표현하고, I는 트랜지스터 M1을 통한 DC 전류 (또는 바이어스 전류)를 표현한다.
공통 소스 증폭기의 이득은 방정식 (6)에 의해 결정될 수 있다.
(6)
Figure pat00014
따라서, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기는, 3dB 손실 주파수를 증가시키기 위한 주파수 피킹을 제공하지만 DC 이득에서는 무시가능한 손실을 갖거나 손실이 없음으로써 다른 공통 소스 증폭기의 대역폭에 비해 높은 대역폭을 가질 수 있다.
도 3은, 다른 공통 소스 증폭기의 주파수 응답과 비교된, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 주파수 응답을 예시하는 그래프이다.
도 3을 참조하면, 본 발명의 몇몇 실시예에 따라 도 1에 도시된 공통 소스 증폭기를 시뮬레이션하였고 다른 공통 소스 증폭기의 시뮬레이션과 비교하였다. 다른 공통 소스 증폭기는 도 1에 도시된 공통 소스 증폭기의 구성과 실질적으로 동일한 구성을 갖지만, 벌크 저항기 Rz 및 벌크 커패시터 Cz가 생략되었다. 실선은, 본 발명의 몇몇 실시예에 따라 도 1에 도시된 공통 소스 증폭기의 주파수 응답을 표현하고, 점선은 벌크 저항기 Rz 및 벌크 커패시터 Cz가 생략된 다른 공통 소스 증폭기를 표현한다.
도 1의 공통 소스 증폭기 및 다른 공통 소스 증폭기 각각은, 다음 파라미터, 즉, 5㎛/180nm의 크기를 갖는 NMOS 트랜지스터로 구현되는 180nm 프로세스의 입력 트랜지스터(예를 들어, 도 1에 도시된 트랜지스터 M1), 200㎂의 DC 전류 Idc, 600Ω의 부하 저항기 Rload, 75fF의 부하 커패시터 Cload, 1.8V로 설정된 제 1 전원 Vdd, 및 접지로 설정된 제 2 전원 Vss를 이용하여 시뮬레이션되었다. 추가로, 도 1의 공통 소스 증폭기의 경우, 벌크 저항기 Rz는 6㏀으로 설정되었고, 벌크 커패시터 Cz는 100fF로 설정되었다. 다른 공통 소스 증폭기는 벌크 저항기 Rz 및 벌크 커패시터 Cz 모두를 포함하지 않았다.
도 3에 따르면, 본 발명의 몇몇 실시예에 따른 공통 소스 증폭기의 3dB 손실 주파수는 약 3.9GHz의 3dB 손실 주파수를 갖는 반면, 다른 공통 소스 증폭기는 약 2.9GHz의 3dB 손실 주파수를 갖는다. 즉, 다른 공통 소스 증폭기의 3dB 손실 주파수와 비교되는 경우, 도 1의 공통 소스 증폭기에서 3dB 손실 주파수는 약 33%만큼 증가하였다.
따라서, 본 발명의 몇몇 실시예에서는, 3dB 손실 주파수가 증가되지만, (예를 들어, 소스-악화된) 다른 피킹 증폭기의 DC 이득에 비교되는 경우 DC 이득에서는 무시가능한 손실을 갖거나 손실이 없도록 주파수 피킹이 제공된다.
본 발명의 몇몇 실시예에 따르면, 피킹은, 벌크 전압을 변경하고, 그에 따라 공통 소스 트랜지스터의 임계 전압을 변경함으로써 생성된다. 벌크 커패시터는 트랜지스터의 벌크 전극과 입력 노드 사이에 커플링되고, 벌크 저항기는 벌크 전극과 전원 사이에 커플링된다. 벌크 커패시터 및 벌크 저항기는, 입력에 따라 트랜지스터의 벌크 전극에 제로 및 폴을 생성하고, 그에 따라 트랜지스터의 임계 전압을 변경하고 3dB 손실 주파수를 증가시킨다.
앞서 설명된 바와 같이, 본 발명의 하나 이상의 실시예에 따른 피킹 증폭기는, PCI-e(peripheral component interconnect express) 애플리케이션, 범용 직렬 버스(USB) 애플리케이션, 고해상도 멀티미디어 인터페이스(HDMI) 애플리케이션 등을 포함하는 전자 디바이스에서 활용될 수 있다. 이러한 전자 디바이스의 몇몇 예는, 예를 들어, 디스플레이 디바이스, 스마트폰, 디지털 카메라, 랩탑 컴퓨터, 개인용 컴퓨터, 내비게이션 유닛, 텔레비젼 등을 포함할 수 있다. 디스플레이 디바이스는, 복수의 게이트 라인 및 복수의 데이터 라인에 커플링되는 복수의 픽셀을 포함할 수 있다. 그러나, 전자 디바이스의 예는 이에 제한되지 않고, 전자 디바이스는, 데이터가 채널을 통해 전송되는 고속 I/O 애플리케이션의 피킹 증폭기를 활용할 수 있는 임의의 적절한 전자 디바이스를 포함할 수 있다.
본 발명은 예시적인 실시예를 참조하여 설명되었지만, 본 발명의 사상 및 범위를 모두 벗어남이 없이, 설명된 실시예에 대한 다양한 변화 및 변형이 수행될 수 있음을 당업자는 인식할 것이다. 게다가, 다양한 분야의 당업자는, 본 명세서에서 설명된 본 발명이 다른 작업에 대한 솔루션 및 다른 애플리케이션에 대한 적응을 제시할 것을 인식할 것이다. 본 발명의 사상 및 범위를 모두 벗어남이 없이, 본 명세서의 청구항에 의해, 본 발명의 모든 이러한 이용, 및 본 개시의 목적을 위해 본 명세서에서 선택된 본 발명의 예시적인 실시예에 대해 행해질 수 있는 이러한 변화 및 변형을 커버하는 것이 본 출원인의 의도이다. 따라서, 본 발명의 예시적인 실시예는 모든 양상에서 제한적인 것이 아니라 예시적인 것으로 고려되어야 하며, 본 발명의 사상 및 범위는 첨부된 청구항 및 이들의 균등물에 의해 나타난다.

Claims (20)

  1. 전자 디바이스로서,
    복수의 게이트 라인 및 복수의 데이터 라인에 커플링되는 복수의 픽셀을 포함하는 디스플레이 디바이스; 및
    증폭기를 포함하고,
    상기 증폭기는,
    제 1 노드에 커플링되는 입력 단자;
    제 2 노드에 커플링되는 출력 단자; 및
    제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터를 포함하고,
    상기 트랜지스터는:
    상기 제 1 노드에 커플링되는 게이트 전극;
    상기 제 2 노드에 커플링되는 드레인 전극;
    제 3 노드에 커플링되는 소스 전극; 및
    제 4 노드에 커플링되고 상기 트랜지스터의 임계 전압을 변경하기 위한 벌크(bulk) 전압을 수신하도록 구성되는 벌크 전극을 포함하는,
    전자 디바이스.
  2. 제 1 항에 있어서,
    상기 증폭기는, 상기 제 1 노드와 상기 제 4 노드 사이에 커플링되는 벌크 커패시터를 더 포함하는,
    전자 디바이스.
  3. 제 2 항에 있어서,
    상기 증폭기는, 상기 제 3 노드와 상기 제 4 노드 사이에 커플링되는 벌크 저항기를 더 포함하는,
    전자 디바이스.
  4. 제 3 항에 있어서,
    상기 트랜지스터는, NMOS 트랜지스터를 포함하고, 상기 제 3 노드는 상기 제 2 전원에 커플링되는,
    전자 디바이스.
  5. 제 3 항에 있어서,
    상기 트랜지스터는 PMOS 트랜지스터를 포함하고, 제 3 노드는 상기 제 1 전원에 커플링되는,
    전자 디바이스.
  6. 제 3 항에 있어서,
    상기 벌크 커패시터 및 상기 벌크 저항기는, 주파수에서 피킹을 제공하기 위한 벌크 전압을 생성하도록 구성되는,
    전자 디바이스.
  7. 제 3 항에 있어서,
    상기 트랜지스터의 트랜스컨덕턴스는,
    Figure pat00015
    와 동일할 수 있고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ는 기술-의존 상수이고, Rz는 상기 벌크 저항기의 저항이고, Cz는 상기 벌크 커패시터의 커패시턴스이고, s는 라플라스 변환 변수이고, φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압인,
    전자 디바이스.
  8. 제 3 항에 있어서,
    상기 증폭기는 상기 제 2 노드에 커플링되는 부하 저항기를 더 포함하고, 상기 증폭기의 이득은,
    Figure pat00016
    와 동일하고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ는 기술-의존 상수이고, Rz는 상기 벌크 저항기의 저항이고, Cz는 상기 벌크 커패시터의 커패시턴스이고, s는 라플라스 변환 변수이고, φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압이고, Rload는 상기 부하 저항기의 저항인,
    전자 디바이스.
  9. 증폭기로서,
    제 1 노드에 커플링되는 입력 단자;
    제 2 노드에 커플링되는 출력 단자; 및
    제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터를 포함하고,
    상기 트랜지스터는:
    상기 제 1 노드에 커플링되는 게이트 전극;
    상기 제 2 노드에 커플링되는 드레인 전극;
    제 3 노드에 커플링되는 소스 전극; 및
    제 4 노드에 커플링되고 상기 트랜지스터의 임계 전압을 변경하기 위한 벌크(bulk) 전압을 수신하도록 구성되는 벌크 전극을 포함하는,
    증폭기.
  10. 제 9 항에 있어서,
    상기 증폭기는, 상기 제 1 노드와 상기 제 4 노드 사이에 커플링되는 벌크 커패시터를 더 포함하는,
    증폭기.
  11. 제 10 항에 있어서,
    상기 증폭기는, 상기 제 3 노드와 상기 제 4 노드 사이에 커플링되는 벌크 저항기를 더 포함하는,
    증폭기.
  12. 제 11 항에 있어서,
    상기 트랜지스터는, NMOS 트랜지스터를 포함하고, 상기 제 3 노드는 상기 제 2 전원에 커플링되는,
    증폭기.
  13. 제 11 항에 있어서,
    상기 트랜지스터는 PMOS 트랜지스터를 포함하고, 제 3 노드는 상기 제 1 전원에 커플링되는,
    증폭기.
  14. 제 11 항에 있어서,
    상기 벌크 커패시터 및 상기 벌크 저항기는, 주파수에서 피킹을 제공하기 위한 벌크 전압을 생성하도록 구성되는,
    증폭기.
  15. 제 11 항에 있어서,
    상기 트랜지스터의 트랜스컨덕턴스는,
    Figure pat00017
    와 동일할 수 있고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ는 기술-의존 상수이고, Rz는 상기 벌크 저항기의 저항이고, Cz는 상기 벌크 커패시터의 커패시턴스이고, s는 라플라스 변환 변수이고, φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압인,
    증폭기.
  16. 제 11 항에 있어서,
    상기 증폭기는 상기 제 2 노드에 커플링되는 부하 저항기를 더 포함하고, 상기 증폭기의 이득은,
    Figure pat00018
    와 동일하고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ는 기술-의존 상수이고, Rz는 상기 벌크 저항기의 저항이고, Cz는 상기 벌크 커패시터의 커패시턴스이고, s는 라플라스 변환 변수이고, φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압이고, Rload는 상기 부하 저항기의 저항인,
    증폭기.
  17. 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법으로서,
    상기 공통 소스 증폭기는, 제 1 전원과 제 2 전원 사이에 커플링되는 트랜지스터, 상기 트랜지스터의 게이트 전극과 벌크 전극 사이에 커플링되는 벌크 커패시터, 상기 트랜지스터의 소스 전극과 상기 벌크 전극 사이에 커플링되는 벌크 저항기, 및 상기 트랜지스터의 드레인 전극에 커플링되는 부하 저항기를 포함하고,
    상기 방법은, 상기 트랜지스터의 상기 벌크 전극에서 벌크 전압을 생성하는 단계를 포함하고,
    상기 벌크 전압은,
    Figure pat00019
    와 동일하고, s는 라플라스 변환 변수이고, Rz는 상기 벌크 저항기의 저항이고, Cz는 상기 벌크 커패시터의 커패시턴스이고, Vin은 상기 트랜지스터의 상기 게이트 전극에 인가되는 입력 전압인,
    공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법.
  18. 제 17 항에 있어서,
    주파수 피킹을 제공하기 위한 벌크 전압에 따라 상기 트랜지스터의 임계 전압을 변경하는 단계를 더 포함하고,
    상기 임계 전압은
    Figure pat00020
    와 동일하고, VTO는, 상기 트랜지스터의 상기 벌크 전극이 상기 트랜지스터의 소스 전극에 접속되는 경우 상기 임계 전압의 공칭값이고, γ 및 φF는 기술-의존 상수인,
    공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법.
  19. 제 17 항에 있어서,
    상기 트랜지스터의 트랜스컨덕턴스는,
    Figure pat00021
    와 동일하고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ 및 φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압인,
    공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법.
  20. 제 17 항에 있어서,
    상기 증폭기의 이득은,
    Figure pat00022
    와 동일하고, VDSAT는 상기 트랜지스터의 포화 전압이고, I는 상기 트랜지스터를 통한 DC 전류이고, γ 및 φF는 기술-의존 상수이고, Vgs는 상기 트랜지스터의 게이트-소스 전압이고, Rload는 상기 부하 저항기의 저항인,
    공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법.
KR1020150172209A 2014-12-04 2015-12-04 증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법 KR20160068684A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462087776P 2014-12-04 2014-12-04
US62/087,776 2014-12-04
US14/946,704 US9906195B2 (en) 2014-12-04 2015-11-19 High bandwidth amplifier
US14/946,704 2015-11-19

Publications (1)

Publication Number Publication Date
KR20160068684A true KR20160068684A (ko) 2016-06-15

Family

ID=56095238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150172209A KR20160068684A (ko) 2014-12-04 2015-12-04 증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법

Country Status (2)

Country Link
US (1) US9906195B2 (ko)
KR (1) KR20160068684A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021167155A1 (ko) * 2020-02-20 2021-08-26 원광대학교산학협력단 소형 광대역 증폭기 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517472B2 (ja) 1990-10-26 1996-07-24 菊水電子工業株式会社 Ｆｅｔ緩衝増幅器
US6624699B2 (en) 2001-10-25 2003-09-23 Broadcom Corporation Current-controlled CMOS wideband data amplifier circuits
US7193468B2 (en) 2004-05-14 2007-03-20 Electronics And Telecommunications Research Institute Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic
US7602246B2 (en) 2004-06-02 2009-10-13 Qualcomm, Incorporated General-purpose wideband amplifier
US7676239B1 (en) 2005-02-24 2010-03-09 National Semiconductor Corporation System and method for providing a power controller with flat amplitude and phase response
US7639079B2 (en) 2007-02-09 2009-12-29 Agere Systems Inc. Techniques for designing wide band low noise amplifiers
US7893766B1 (en) 2009-09-10 2011-02-22 International Business Machines Corporation Adaptive common mode bias for differential amplifier input circuits
US7982542B1 (en) 2010-02-26 2011-07-19 Freescale Semiconductor, Inc. Power transistor feedback circuit with noise and offset compensation
KR101449690B1 (ko) 2013-02-08 2014-10-13 숭실대학교산학협력단 피드백 신호를 이용한 차동 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021167155A1 (ko) * 2020-02-20 2021-08-26 원광대학교산학협력단 소형 광대역 증폭기 회로

Also Published As

Publication number Publication date
US20160164475A1 (en) 2016-06-09
US9906195B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
US9484888B2 (en) Linear resistor with high resolution and bandwidth
US9785164B2 (en) Power supply rejection for voltage regulators using a passive feed-forward network
US20100289521A1 (en) Termination resistance adjusting circuit
WO2015103768A1 (en) Linear regulator with improved power supply ripple rejection
US8310308B1 (en) Wide bandwidth class C amplifier with common-mode feedback
US20170353188A1 (en) Series regulator and semiconductor integrated circuit
Liu et al. Tunnel FET-based ultra-low power, low-noise amplifier design for bio-signal acquisition
CN107750351A (zh) 电压调节器
JP2011155488A (ja) 差動入力段回路、差動入力段回路を備えた演算増幅器及び電圧レギュレータ回路
US20200395897A1 (en) Differential input circuit, amplification circuit, and display apparatus
WO2012083781A1 (en) Voltage comparator
WO2023011223A1 (zh) 一种电源抑制电路、芯片及通信终端
US9246459B2 (en) Variable gain amplifier
DE112013007055T5 (de) Spannungsregler mit einer Mitkopplungs- und Rückkopplungssteuerung
EP2824835B1 (en) Impedance component having low sensitivity to power supply variations
US9143089B2 (en) Active cascode circuit using backgate control
CN105099393A (zh) 线性均衡器及其方法
US9811105B2 (en) Reference voltage circuit
US9520849B2 (en) Rail-to-rail constant transconductance differential input stage
US20150256135A1 (en) Rail-to-rail follower circuits
KR20160068684A (ko) 증폭기, 이를 포함하는 전자 디바이스, 그리고 공통 소스 증폭기의 3dB 손실 주파수를 증가시키는 방법
US20210021894A1 (en) Methods and apparatus for an output buffer
TW201824747A (zh) 具有超級源極隨耦器的低通濾波器及傳輸零點控制方法
US10205423B1 (en) Rail-to-rail source follower
US10320351B1 (en) Switch for controlling a gain of an amplifier and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment