KR20160067528A - 서미스터 내장형 엘이디 패키지 및 그 제조방법 - Google Patents
서미스터 내장형 엘이디 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20160067528A KR20160067528A KR1020140173047A KR20140173047A KR20160067528A KR 20160067528 A KR20160067528 A KR 20160067528A KR 1020140173047 A KR1020140173047 A KR 1020140173047A KR 20140173047 A KR20140173047 A KR 20140173047A KR 20160067528 A KR20160067528 A KR 20160067528A
- Authority
- KR
- South Korea
- Prior art keywords
- thermistor
- led chip
- light emitting
- lead frame
- lead
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 230000005611 electricity Effects 0.000 claims description 8
- 230000003068 static effect Effects 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 21
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000012778 molding material Substances 0.000 description 11
- 238000001816 cooling Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 239000004593 Epoxy Substances 0.000 description 8
- 239000006071 cream Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 229920000515 polycarbonate Polymers 0.000 description 6
- 239000004417 polycarbonate Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000009877 rendering Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 229920000265 Polyparaphenylene Polymers 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyphenylene Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S362/00—Illumination
- Y10S362/80—Light emitting diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
서미스터 내장형 엘이디 패키지가 개시된다. 본 발명의 서미스터 내장형 엘이디 패키지는, 리드 프레임; 리드 프레임에 마련되는 발광 소자; 및 리드 프레임에 마련되는 서미스터를 포함하고, 서미스터는 리드 프레임의 내측 천장부에 마련되는 것을 특징으로 한다.
Description
본 발명은, 서미스터 내장형 엘이디 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 간단한 제조 및 결합 방식으로 방열 된 발광 소자의 온도를 최근접 위치에서 정확하게 감지할 수 있는 서미스터 내장형 엘이디 패키지 및 그 제조방법에 관한 것이다.
엘이디(LED)는 전류 인가에 의해 p-n 반도체 접합(p-n junction)에서 전자와 정공이 만나 빛을 발하는 반도체 발광 장치로서, 통상 엘이디 칩을 포함하는 패키지 구조로 제작되며, 그와 같은 구조의 발광장치는 흔히 '엘이디 패키지'라 한다.
일반적으로 엘이디 패키지는 엘이디 칩으로부터 발생 된 소정 파장의 광만으로는 원하는 색의 광을 만들기 어렵다.
이에 따라, 서로 다른 파장의 광을 혼합하여 원하는 색의 광, 특히, 백색광을 만드는 많은 기술이 제안된 바 있다. 그 중, 엘이디 칩을 밀봉하는 투광성의 밀봉부 내에 형광체가 포함되도록 하여, 그 형광체를 이용하여 광의 파장을 변환하는 기술이 많이 이용되고 있다.
엘이디 칩을 밀봉하는 밀봉부는 형광체가 혼합된 수지를 이용하여 마련되며, 엘이디 칩이 실장 된 베이스(하우징, PCB, 세라믹 또는 금속 리드 프레임 등) 상에 형성된다. 이때, 형광체는 밀봉부 내에서 불규칙적으로 그리고 넓게 산재한다.
따라서, 밀봉부 내에 산재하는 형광체는 엘이디 칩으로부터 나온 광을 파장 변환시키는데 있어서 낮은 효율을 나타낸다. 또한, 밀봉부 내의 형광체 양을 늘리면 광 파장의 변환 효율은 어느 정도 개선되지만 발광 효율이 저하될 수 있으며 경제적으로도 불리하다.
한편 엘이디 예를 들어 조명용 엘이디는 공급되는 전력 중 반도체 내에서 전자와 정공의 결합을 제외한 대부분이 열로 소모된다. 이러한 발열에 의해 엘이디 p-n 접합부의 온도가 상승하면 전자와 정공의 결합에 의해 이를 빛으로 변환하는 발광 효율이 저하된다.
그에 따라 엘이디 칩의 온도는 더욱 증가 되어 에이디 소자의 수명은 이에 반비례하여 급격하게 감소한다. 엘이디 p-n 접합부에 영향을 끼치는 요인은 구동 전류, 열의 이동 경로, 외부 온도 등이다.
조명용 엘이디 구조에 있어 높은 온도를 발생시키는 p-n 접합부와 상대적으로 낮은 온도인 엘이디 패키지의 방열부 간에는 열 흐름 경로가 존재한다. 이러한 열 흐름을 가로 막는 저항 역할을 하는 것이 열 저항이고, 열 저항이 낮을수록 p-n 접합부에서 발생 된 열은 외부로 빨리 전달될 수 있다.
하지만 방열을 위해서는 엘이디 소자의 발열 정도 및 그 상태를 사전에 정확히 확인하여야 한다. 엘이디 패키지 상태에서 엘이디 p-n 접합부의 온도를 직접적으로 측정하는 것은 불가능하기에 대부분 엘이디 패키지의 외부 임의의 위치에 온도 센서를 설치한다.
엘이디를 조명용으로 사용하기 위해 엘이디의 고출력을 이루기 위해서는 엘이디 칩의 대면적화가 요구된다. 이 경우 엘이디 칩을 구성하는 물질들 간의 열팽창 계수(thermal expansion coefficient) 차로 인해 스트레스(stress)는 더욱 커지게 된다.
이는 조명용 고출력 엘이디에 있어서는 간과할 수 없는 매우 중요한 고려 요소이다.
엘이디 소자의 온도 측정 정확도를 높이기 위해 선행기술인 한국등록특허공보 제10-0999760호(2010.12.02) "발광소자 패키지 및 그 제조방법"에는 온도 측정 소자가 발광 소자와 직접 접촉되며 금속층면 상면부에 마련되는 기술이 개시되어 있다.
이 경우 온도 측정 소자가 발광 소자와 직접 접촉되어 발광 소자의 온도를 정확히 측정할 수 있지만, 발광 소자의 고열에 의해 온도 측정 소자의 내구성에 문제가 발생 될 수 있고, 온도 측정 소자의 수명이 단축될 수 있다.
또한 발광 소자는 일반적으로 금속 재질의 전극('리드 프레임' 이라고도 함)에 접촉되어 방열이 되는 데, 온도 측정 소자로 인해 방열이 제한될 수 있다.
나아가 온도 측정 소자는 직접 발광 소자와 접촉되어 온도를 감지하므로 발광 소자의 방열 온도를 고려할 수 없는 단점이 있다.
그리고 엘이디 소자의 온도 측정 정확도를 높이기 위한 선행기술이 한국등록특허공보 제10-1221492호(2013.01.07) "온도 조절용 써어미스터를 내장하는 LED 및 LED 조명 및 그 제조방법"에는 PTC 또는 NTC 써어미스터들이 젤(gel) 또는 크림(cream) 형태로 혼합물로 형성되어 세라믹 그린시트 또는 세라믹 기판에 마련된 기술이 개시되어 있다.
하지만 전술한 선행기술은 써어미스터를 젤 또는 크림 형태의 혼합물로 형성하므로 써어미스터의 정확한 설치 위치를 세팅하기 어렵고, 젤 또는 크림 형태의 혼합물로 된 써어미스터를 제조하는 것이 복잡하고 어려운 단점이 있다.
특히 젤 또는 크림 형태의 혼합물로 된 써어미스터가 반도체 LED 칩의 고온에 의해 영향을 받아 파우더 형태를 유지할 수 있는지 여부 등에 대한 문제 해결도 남아 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는, 간단한 제조 및 결합 방식으로 방열 된 발광 소자의 온도를 최근접 위치에서 정확하게 감지할 수 있는 서미스터 내장형 엘이디 패키지 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 리드 프레임; 상기 리드 프레임에 마련되는 발광 소자; 및 상기 리드 프레임에 마련되는 서미스터를 포함하고, 상기 서미스터는 상기 리드 프레임의 내측 천장부에 마련되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지가 제공될 수 있다.
상기 서미스터는 상기 발광 소자가 배치되는 상기 리드 프레임의 영역에 마련될 수 있다.
상기 리드 프레임은, 양극 리드; 및 상기 양극 리드와 분리되어 서로 이격 배치되는 음극 리드를 포함할 수 있다.
상기 발광 소자는 상기 양극 리드의 내측 천장부 및 상기 음극 리드의 내측 천장부에 마련될 수 있다.
상기 발광 소자는 레드(RED) 엘이디 칩, 블루(blue) 엘이디 칩 및 그린(green) 엘이디 칩 중 적어도 하나를 포함할 수 있다.
상기 레드 엘이디 칩과 상기 블루 엘이디 칩은 서로 직렬로 연결되고, 상기 블루 엘이디 칩은 복수로 마련되되 서로 병렬로 연결될 수 있다.
상기 서미스터는 상기 레드 엘이디 칩, 상기 블루 엘이디 칩 및 상기 그린 엘이디 칩 중 적어도 하나와 직렬로 연결될 수 있다.
상기 서미스터는 상기 블루 엘이디 칩과 상기 레드 엘이디 칩의 사이에 배치되어 상기 블루 엘이디 칩으로부터 상기 레드 엘이디 칩으로 흐르는 전류를 제어할 수 있다.
상기 서미스터는 상기 레드 엘이디 칩, 상기 블루 엘이디 칩 및 상기 그린 엘이디 칩 중 적어도 하나와 병렬로 연결될 수 있다.
상기 서미스터는 PTC(Positive Temperature Coefficient) 서미스터 또는 NTC(Negative Temperature Coefficient) 서미스터일 수 있다.
상기 리드 프레임에 마련되며 상기 발광 소자와 연결되어 상기 발광 소자를 정전기로부터 보호하는 정전기 방지소자를 더 포함할 수 있다.
상기 정전기 방지소자는 상기 리드 프레임의 내측 천장부에 마련될 수 있다.
상기 서미스터는 상기 리드 프레임의 내측 천장부에 본딩(bonding) 결합 될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 양극 리드와 음극 리드로 서로 분리되어 이루어진 리드 프레임의 내측 천장부에 서미스터를 결합하는 단계; 및 상기 리드 프레임의 상면부에 리플렉터(reflector)를 마련하는 단계를 포함하고, 상기 서미스터는 본딩(bonding) 결합 되는 것을 특징으로 하는 엘이디 패키지의 제조방법이 제공될 수 있다.
본 발명의 실시예들은, 서미스터를 리드 프레임의 내측 천장부에 마련하여 발광 소자의 고열로부터 서미스터를 보호하여 내구성을 확보함과 아울러 리드 프레임을 통해 방열 된 발광 소자의 온도를 정확하게 측정할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 3은 도 2의 개략적인 평면도이다.
도 4는 도 2의 개략적인 저면도이다.
도 5는 도 2의 개략적인 회로도이다.
도 6은 본 발명의 제3 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 7은 도 6의 개략적인 회로도이다.
도 8은 본 발명의 제4 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 9는 도 8의 개략적인 회로도이다.
도 10은 본 발명의 제5 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 11은 도 10의 개략적인 평면도이다.
도 12는 도 10의 개략적인 저면도이다.
도 13은 도 10의 개략적인 회로도이다.
도 14는 본 발명의 제6 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 15는 도 14의 개략적인 회로도이다.
도 16은 본 발명의 제7 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 17은 도 16의 개략적인 회로도이다.
도 18은 본 발명의 제8 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 19는 도 18의 개략적인 평면도이다.
도 20은 도 18의 개략적인 저면도이다.
도 21은 도 18의 개략적인 회로도이다.
도 2는 본 발명의 제2 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 3은 도 2의 개략적인 평면도이다.
도 4는 도 2의 개략적인 저면도이다.
도 5는 도 2의 개략적인 회로도이다.
도 6은 본 발명의 제3 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 7은 도 6의 개략적인 회로도이다.
도 8은 본 발명의 제4 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 9는 도 8의 개략적인 회로도이다.
도 10은 본 발명의 제5 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 11은 도 10의 개략적인 평면도이다.
도 12는 도 10의 개략적인 저면도이다.
도 13은 도 10의 개략적인 회로도이다.
도 14는 본 발명의 제6 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 15는 도 14의 개략적인 회로도이다.
도 16은 본 발명의 제7 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이다.
도 17은 도 16의 개략적인 회로도이다.
도 18은 본 발명의 제8 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
도 19는 도 18의 개략적인 평면도이다.
도 20은 도 18의 개략적인 저면도이다.
도 21은 도 18의 개략적인 회로도이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
이 도면에 도시된 바와 같이, 본 실시예에 따른 서미스터 내장형 엘이디 패키지(1)는, 리드 프레임(10)과, 리드 프레임(10)에 마련되는 발광 소자(20)와, 리드 프레임(10)에 마련되는 서미스터(30)와, 리드 프레임(10)에 마련되어 정전기로부터 발광 소자(20)를 보호하는 정전기 방지소자(40)와, 리드 프레임(10)의 상면부에 마련되는 리플렉터(50)와, 리플렉터(50)에 의해 마련된 공간부를 충진하는 몰딩재(60)를 구비한다.
리드 프레임(10)은, 전기적인 입출력 단자의 역할을 함과 아울러 열 방출의 통로로 이용되는 것으로서, 도 1에 도시된 바와 같이, 패키지 몸체(PB)를 둘러싸도록 마련될 수 있다.
본 실시 예에서 리드 프레임(10)은, 도 1에 도시된 바와 같이, 양극 리드(11)와 음극 리드(12)로 마련될 수 있고, 양극 리드(11)와 음극 리드(12)는 서로 분리되어 패키지 몸체(PB)에 결합될 수 있다.
또한 본 실시 예에서 리드 프레임(10)의 상면부, 예를 들어 양극 리드(11)의 상면부에는, 도 1에 도시된 바와 같이, 발광 소자(20)가 마련될 수 있다. 그리고 본 실시 예에서 발광 소자(20)는 음극 리드(12)의 상면부에도 마련될 수 있다.
나아가 본 실시 예에서 양극 리드(11)와 음극 리드(12)는 각각 복수로 마련될 수 있고, 패키지 몸체(PB)에 일측부가 벤딩 되어 고정될 수 있다.
그리고 본 실시 예에서 리드 프레임(10)은 Cu 재질로 제작될 수 있다.
발광 소자(20)는, 리드 프레임(10)의 상면부에 마련되고, 리드 프레임(10)과 전선 와이어(W)로 연결되어 공급되는 전원에 의해 발광 되어 빛을 방출한다.
본 실시 예에서 발광 소자(20)는 다색 엘이디(LED) 칩, 예를 들어 400 내지 480nm의 파장을 갖는 블루(blue) 엘이디 칩, 600 내지 700nm의 파장을 갖는 레드(red) 엘이디 칩, 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 사이의 파장을 갖는 그린(green) 엘이디 칩을 포함할 수 있다.
또한 본 실시 예에서 블루 엘이디 칩(21)과 레드 엘이디 칩(22)은 복수로 마련될 수 있고, 블루 엘이디 칩(21)과 레드 엘이디 칩(22)은 서로 직렬로 연결될 수 있다. 나아가 복수로 마련되는 레드 엘이디 칩(22)은 서로 병렬로 연결될 수 있다.
그리고 본 실시 예에서 발광 소자(20)는 양극 리드(11) 또는 음극 리드(12)의 상면부에 도전성 에폭시에 의해 다이 본딩(die bonding) 방법으로 실장 될 수 있다.
특히 블루 엘이디 칩(21)과 복수의 레드 엘이디 칩(22)을 조합하여 화이트(white) 색상을 내는 경우 레드 엘이디 칩(22)의 열화에 의해 색 컬러가 변화될 수 있으나, 이는 서미스터(30)를 블루 엘이디 칩(21)과 레드 엘이디 칩(22)의 사이에 마련하여 방지할 수 있다. 이에 대해서는 후술하는 실시예에서 상세히 설명한다.
서미스터(30)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 내측 천장부에 마련되어 발광 소자(20)의 온도를 감지하는 기능을 하며, 별도로 마련되는 회로를 통해 발광 소자(20)에 흐르는 전류를 제어하거나 냉각 장치 가동의 신호로 이용될 수 있다.
본 실시 예는 서미스터(30)를 발광 소자(20)와 최근접 위치에 마련하되 발광 소자(20)의 고열에 의한 내구성을 고려하고, 제작이나 결합의 용이성을 위해 리드 프레임(10)의 내측 천장부에 마련한다.
즉 발명의 배경이 되는 기술에서 전술한 바와 같이 발광 소자(20)와 직접 접촉되게 서미스터(30)를 마련하면 발광 소자(20)의 온도를 정확히 측정할 수 있지만, 발광 소자(20)의 고열에 의해 온도 측정 소자의 내구성에 문제가 발생 될 수 있고, 온도 측정 소자의 수명이 단축될 수 있다.
또한 발광 소자(20)는 일반적으로 금속 재질의 전극('리드 프레임' 이라고도 함)에 접촉되어 방열이 되는 데, 온도 측정 소자로 인해 방열이 제한될 수 있다.
나아가 온도 측정 소자는 직접 발광 소자(20)와 접촉되어 온도를 감지하므로 발광 소자(20)의 방열 온도를 고려할 수 없는 단점이 있다.
그리고 서미스터(30)를 젤 또는 크림 형태의 혼합물로 형성하면 서미스터(30)의 정확한 설치 위치를 세팅하기 어렵고, 젤 또는 크림 형태의 혼합물로 된 서미스터(30)를 제조하는 것이 복잡하고 어려운 단점이 있다.
하지만 본 실시 예와 같이 서미스터(30)를 리드 프레임(10)의 내측 천장부에 마련하면 발광 소자(20)의 고열에 의한 영향을 줄이면서 발광 소자(20)와 최근접의 위치에 서미스터(30)를 배치할 수 있다.
또한 본 실시 예에서 서미스터(30)는 리드 프레임(10)의 내측 천장부에 도전성 에폭시(epoxy)를 적용하여 본딩(bonding) 결합 방식으로 결합 되므로 결합 작업을 간단하고 신속하게 할 수 있다.
본 실시 예에서 서미스터(30)는 다른 실시예에서 자세히 설명하겠지만 발광 소자(20)와 직렬로 연결되어 발광 소자(20)로 흐르는 전류의 양을 제어하여 발광 소자(20)의 온도가 오르면서 저하되는 광량을 증가시킬 수 있다
또한 본 실시 예에서 서미스터(30)는 발광 소자(20)와 개별적으로 연결되어 별도 회로, 예를 들어 온도 보상 회로 또는 냉각 회로로 이용될 수 있다.
그리고 본 실시 예에서 서미스터(30)는, 발광 소자(20)의 온도가 상승 되면 저항이 증가 되어 레드 엘이디 칩(22)으로 흐르는 전류의 양을 감소시키는 PTC(Positive Temperature Coefficient) 서미스터일 수 있다.
또한 본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도가 상승 되면 저항이 감소 되어 레드 엘이디 칩(22)으로 흐르는 전류의 양을 증가시키는 NTC(Negative Temperature Coefficient) 서미스터일 수 있다.
덧붙여 본 실시 예에서 서미스터(30)는 리드 프레임(10)의 상면부에 마련될 수도 있으나, 이는 발광 소자(20)의 광 추출을 저해시키는 요인으로 작용하므로 바람직하지 않을 수 있다.
정전기 방지소자(40)는, 리드 프레임(10)에 마련되어 정전기로 인해 발광 소자(20) 방향으로 역방향의 전류가 인가되어도 정전기 방지소자(40)를 통해 전류를 바이 패스(by-pass) 시켜 발광 소자(20)가 정전기 방전 충격으로 인해 손상되는 것을 방지하는 역할을 한다.
본 실시 예에서 정전기 방지소자(40)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 음극 리드(12) 상면부에 마련될 수 있고, 발광 소자(20)와 병렬로 연결될 수 있다.
그리고 본 실시 예에서 정전기 방지소자(40)는 정전압 다이오드 또는 반도체 저항소자(varistor)로 마련될 수 있다.
리플렉터(50)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 상면부에 마련되어 하우징(housing)의 역할을 하며, 발광 소자(20)의 측면으로 방출되는 광을 상부측으로 전환시키는 역할을 한다.
본 실시 예에서 리플렉터(50)는 발광 소자(20)를 둘러싸도록 마련될 수 있고, 리플렉터(50)에 의해 마련된 공간부에는, 도 1에 도시된 바와 같이, 발광 소자(20)가 배치된다.
그리고 본 실시 예에서 리플렉터(50)는 리드 프레임(10)의 상면부에 수지(resin)를 사용하여 사출 성형(injection molding) 방식으로 마련될 수 있다. 본 실시 예에서 리플렉터(50)는 PCT(polycyclohexanedimethylene terephthalate) 또는 PPA(Polyphethal Amide) 수지 중 어느 하나의 재질로 제작될 수 있다.
또한 본 실시 예에서 리플렉터(50)의 내부는 발광 소자(20)를 보호하기 위해 투명 몰딩되거나 광의 색상을 변환시키는 물질이 포함되어 몰딩 될 수 있다.
한편 본 실시 예에서 리플렉터(50)는 Al, Au 등과 같은 고반사성 금속, 석영 재료 등으로 마련되는 미러형 리플렉터 일 수 있다.
본 실시 예에서 리플렉터(50)는 미러형 리플렉터를 대신하여 반사 프리즘 리플렉터가 이용될 수도 있고, 미러형 리플렉터와 반사 프리즘 리프렉터 각각이 갖는 특유의 반사 특성을 모두 이용하도록 미러형 리플렉터와 반사 프리즘 리플렉터를 혼용할 수도 있다.
몰딩재(60)는, 도 1에 도시된 바와 같이, 리플렉터(50)에 의해 마련된 공간부에 채워져 발광 소자(20)로부터 방출되는 빛의 파장을 변환하여 백색 광원은 비롯한 여러 종류의 빛을 발산시키는 역할을 한다.
본 실시 예에서 몰딩재(60)는 형광체가 함유된 에폭시 또는 실리콘 젤을 사용할 수 있고, 리플렉터(50)에 의해 마련된 공간부에 충진 될 수 있다.
본 실시 예에서 몰딩재(60)는 구현하려는 발광 소자(20)의 색상에 따라 투명 재료나 형광체가 포함되어 있는 투광성 수지로 이루어질 수 있다.
이하에서 본 실시 예의 제조 방법을 간략히 설명한다.
먼저 리드 프레임(10)을 스탬핑(stamping) 하여 제작하고, 제작된 리드 프레임(10)을 도금하는 단계가 이루어진다. 이때 리드 프레임(10)은 양극 리드(11)와 음극 리드(12)로 각각 제작될 수 있다.
다음으로 리드 프레임(10)의 내측 천장부에 서미스터(30)를 본딩(bonding) 하는 단계가 이루어진다. 본 실시 예에서 서미스터(30)는 도전성 에폭시를 이용하여 리드 프레임(10)에 부착될 수 있다.
그 다음으로 리드 프레임(10)에 리플렉터(50)를 마련하는 단계가 이루어질 수 있다. 본 실시 예에서 리플렉터(50)는 리드 프레임(10)의 상면부에 PPA 수지 또는 PCT 수지를 포함하는 사출 수지를 이용하여 사출 성형 방식으로 마련될 수 있다.
이어서 리드 프레임(10)을 커팅 및 벤딩 하는 단계가 이루어질 수 있다. 이 단계는 리드 프레임(10)의 불필요한 부분을 따내고 단자를 구성하는 단계로, 리드 프레임(10)이 결합 되는 패키지 몸체(PB, 도 1 참조)의 형상을 고려하여 커팅 또는 벤딩 될 수 있다.
본 실시 예에서 서미스터(30)가 결합 된 리드 프레임(10)의 단부는, 도 1에 도시된 바와 같이, 패키지 몸체(PB)의 저면부로 벤딩 될 수 있다.
도 2는 본 발명의 제2 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 3은 도 2의 개략적인 평면도이고, 도 4는 도 2의 개략적인 저면도이고, 도 5는 도 2의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(100)는 발광 소자(20)를 정전기로부터 보호하는 정전기 방지소자(40)를 리드 프레임(10)의 상면부가 아닌 리드 프레임(10)의 내측 천장부에 마련한 점에서 차이점이 있다.
이 경우 정전기 방지소자(40)가 몰딩재(60)의 내부에서 발광 소자(20)에서 방출되는 빛을 간섭하지 않으므로 발광 소자(20)의 광 효율이 저하되지 않는 이점이 있다.
그리고 본 실시 예는 서미스터(30)가 엘이디 회로에 직접 연결되어 발광 소자(20)로 흐르는 전류의 양을 제어하여 발광 소자(20)로부터 방출되는 빛의 세기를 제어할 수도 있고, 이는 전술한 제1 실시예에도 그대로 적용될 수 있다.
본 실시 예는 도 3 및 도 4에 도시된 바와 같이, 총 6개의 리드로 마련되되 이 중 양극 리드(11)와 음극 리드(12)는 각각 하나씩 마련될 수 있다.
또한 양극 리드(11)를 통해 유입되는 전류는, 도 5에 도시된 바와 같이, 서미스터(30)와, 발광 소자(20)를 거친 후 도 3 및 도 4에 도시된 음극 리드(12)를 통해 흐를 수 있다.
즉 본 실시 예에서 서미스터(30)는, 도 3에 도시된 바와 같이, 일측부는 양극 리드(11)에 연결되고, 타측부는 양극 리드(11)와 동일 선상에 있는 여분 리드(ST)와 연결될 수 있다. 이 여분 리드(ST)의 상면부에는, 도 2 및 도 3에 도시된 바와 같이, 발광 소자(20)가 마련될 수 있다. 본 실시 예에서 발광 소자(20)는 00 내지 480nm의 파장을 갖는 블루(blue) 엘이디 칩, 600 내지 700nm의 파장을 갖는 레드(red) 엘이디 칩, 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 사이의 파장을 갖는 그린(green) 엘이디 칩을 포함할 수 있다.
본 실시 예에서 서미스터(30)는, 도 5에 도시된 바와 같이, 발광 소자(20)와 직렬 연결되며, 서미스터(30)의 저항은 발광 소자(20)에 의해 온도가 상승 되는 리드 프레임(10)의 온도에 종속적이고, 발광 소자(20)의 동작 온도에 종속되어 발광 소자(20)로 흐르는 전류를 제어하도록 동작 될 수 있다.
구체적으로 본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도가 상승 되면 저항이 증가 되어 발광 소자(20)로 흐르는 전류의 양을 감소시키는 PTC 서미스터일 수 있고, 발광 소자(20)의 온도가 상승 되면 저항이 감소 되어 발광 소자(20)로 흐르는 전류의 양을 증가시키는 NTC 서미스터일 수 있다.
그리고 본 실시 예에서 정전기 방지소자(40)는, 도 5에 도시된 바와 같이, 발광 소자(20)와 병렬로 연결될 수 있다.
도 6은 본 발명의 제3 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 7은 도 6의 개략적인 회로도이다.
본 실시예에 따른 서미스터 내장형 엘이디 패키지(200)는, 도 6 및 7에 도시된 바와 같이, 발광 소자(20)로 하나의 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 채택하고, 블루 엘이디 칩(21)을 레드 엘이디 칩(22)과 연결하지 않고, 레드 엘이디 칩(22)의 전방에 서미스터(30)를 배치한 점에서 전술한 실시예와 차이점이 있다.
이는 고연색성 및 고휘도 온백색(warm white) 엘이디 구현을 위해 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 조합의 구성 시 레드 엘이디 칩(22)의 온도에 따른 급격한 컬러 변화를 방지하기 위해서다.
구체적으로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)의 동작 온도에 따른 방출 세기에서의 변화는 서로 다르다. 일반적으로 레드 엘이디 칩(22)의 방출 세기는 동작 온도가 증가함에 따라 블루 엘이디 칩(21)보다 감소 된다.
예를 들어 발광 소자(20)의 동작 온도 범위가 25 내지 75℃ 범위에서 GaN계 블루 엘이디 칩의 방출 세기는 약 5% 감소 될 수 있는 반면, AlGaInP계 레드 엘이디 칩의 방출 세기는 약 40%만큼 감소 될 수 있다.
따라서 발광 소자(20)의 온도가 상승 될수록 레드 엘이디 칩(22)에서 방출되는 레드 광의 상대적 비율 감소가 CRI(Color Rendering Index) 지수(조명 빛이 자연 태양광 아래에서 보여지는 본래 색감을 얼마나 비슷하게 나타내는 지에 대한 수치를 말한다)를 낮춰 광 효율을 감소시킬 수 있다.
하지만 본 실시 예는, 도 7에 도시된 바와 같이, 레드 엘이디 칩(22)의 전방에 서미스터(30), 즉 NTC 서미스터를 마련하여 발광 소자(20)에 의해 온도가 상승 되어도 레드 엘이디 칩(22)으로 흐르는 전류의 양을 증가시킬 수 있다.
그 결과 레드 엘이디 칩(22)으로 흐르는 전류의 양이 증가 되어 레드 엘이디 칩(22)에서 방출되는 빛의 세기를 증가시킬 수 있으므로 레드 엘이디 칩(22)의 온도에 따른 급격한 컬러 변화를 방지할 수 있다.
한편 본 실시 예에서 도 6에 도시된 한 쌍의 양극 리드(11) 중 어느 하나의 양극 리드(11)로 유입되는 전류는 블루 엘이디 칩(21)을 통과한 후 음극 리드(12)로 흐른다. 또한 나머지 하나의 양극 리드(11)로 유입되는 전류는 서미스터(30), 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다.
그리고 본 실시 예에서 발광 소자(20)를 보호하는 정전기 방지소자(40)는 미 도시되었지만 리드 프레임(10)의 상면부 또는 내측 천장부에 선택적으로 마련될 수 있다.
도 8은 본 발명의 제4 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 9는 도 8의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(300)는, 서미스터(30)를 발광 소자(20)와 직렬로 연결하고, 발광 소자(20)로 블루 엘이디 칩(21), 레드 엘이디 칩(22), 그린 엘이디 칩(23)을 채택한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예는 레드 엘이디 칩(22)과 그린 엘이디 칩(23)의 전방에 서미스터(30)를 마련하고 그린 엘이디 칩(23)과 레드 엘이디 칩(22)으로 흐르는 전류를 제어할 수 있도록 한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예에서 서미스터(30)는 도 9에 도시된 예에 한정되지 않고 블루 엘이디 칩(21)의 전방에 배치되거나, 그린 엘이디 칩(23)과 레드 엘이디 칩(22)의 사이에 배치될 수도 있다.
도 10은 본 발명의 제5 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 11은 도 10의 개략적인 평면도이고, 도 12는 도 10의 개략적인 저면도이고, 도 13은 도 10의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(400)는, 서미스터(30)를 엘이디 회로에 직접 연결하지 않고 별도 회로, 예를 들어 온도 보상 회로 또는 냉각 회로로 구성하고, 이를 위해 별도의 서미스터 단자(31)를 마련한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도를 측정하는 용도로 사용될 수 있다. 본 실시 예는 서미스터(30)에서 측정되는 발광 소자(20)의 온도를 기초로 발광 소자(20)를 냉각시키는 냉각 회로를 작동시킬 수도 있다.
또한, 본 실시 예에서 서미스터(30)는, 도 11에 도시된 바와 같이, 한 쌍이 서로 이격 마련되는 서미스터 단자(31) 중 어느 하나의 서미스터 단자(31)에 일측부가 연결되고, 타측부는 나머지 하나의 서미스터 단자(31)에 연결될 수 있다.
그리고 본 실시 예에서 서미스터 단자(31)는, 도 11에 도시된 바와 같이, 한 쌍이 동일 선상에 위치하도록 마련될 수 있다.
한편 본 실시 예에서 서미스터(30)와 발광 소자(20)를 흐르는 전류는, 도 13에 도시된 바와 같이, 각각 별개로 흐를 수 있다. 즉 발광 소자(20)를 흐르는 전류는, 도 11 및 도 12에 도시된 양극 리드(11)를 통해 발광 소자(20)로 유입되고, 음극 리드(12)를 통해 배출된다. 서미스터(30)를 흐르는 전류은 한 쌍의 서미스터 단자(31) 중 어느 하나의 서미스터 단자(31)를 통해 유입된 후 다른 하나의 서미스터 단자(31)를 통해 배출된다.
도 14는 본 발명의 제6 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 15는 도 14의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(500)는 발광 소자(20)로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 채택하고, 양자를 직렬로 연결한 점에서 전술한 제5 실시예와 차이점이 있다.
본 실시 예에서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다. 또한 본 실시예에서 서미스터(30)는 발광 소자(20)와 별도의 회로로 연결되므로 서미스터(30)로 흐르는 전류는, 도 14에 도시된 바와 같이, 양극 리드(11) 및 음극 리드(12)가 아닌 서미스터 단자(31)를 통해 흐른다.도 16은 본 발명의 제7 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 17은 도 16의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(600)는 발광 소자(20)로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)과 그린 엘이디 칩(23)을 채택하고, 이들을 서로 직렬로 연결한 점에서 전술한 제6 실시예와 차이점이 있다.
본 실시 예에서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21)과 그린 엘이디 칩(23)과 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다. 또한 본 실시 예도 전술한 제6 실시예와 같이 서미스터(30)가 발광 소자(20)와 별도의 회로로 연결되므로 서미스터(30)로 흐르는 전류는 서미스터 단자(31)를 통해 흐른다.
도 18는 본 발명의 제8 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 19는 도 18의 개략적인 평면도이고, 도 20은 도 18의 개략적인 저면도이고, 도 21은 도 18의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(400)는, 한 쌍의 레드 엘이디 칩(22)을, 도 19 및 도 21에 도시된 바와 같이, 블루 엘이디 칩(21)과 직렬로 마련하되 한 쌍의 블루 엘이디 칩(21) 간에는 병렬로 마련한 점에서 전술한 제4 실시예와 차이점이 있다.
또한 발광 소자(20)가 레드 엘이디 칩(22)과 블루 엘이디 칩(21)으로 복수로 마련됨으로 인해 서미스터 단자(31)의 배치 위치를 변경하고, 음극 리드(12)를 한 쌍으로 마련한 점에서 전술한 실시예와 차이점이 있다.
구체적으로 본 실시 예는, 도 19에 도시된 바와 같이, 한 쌍의 서미스터 단자(31)의 사이에 양극 리드(11)를 배치하고, 양극 리드(11)와 동일 선상에 여분 리드(ST)를 마련하고, 여분 리드(ST)의 상하 방향에 각각 음극 리드(12)를 마련한다.
따라서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21), 여분 리드(ST), 한 쌍의 레드 엘이디 칩(22), 음극 리드(12)를 순차적으로 흐른 후 배출된다. 서미스터(본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 제1 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이다.
이 도면에 도시된 바와 같이, 본 실시예에 따른 서미스터 내장형 엘이디 패키지(1)는, 리드 프레임(10)과, 리드 프레임(10)에 마련되는 발광 소자(20)와, 리드 프레임(10)에 마련되는 서미스터(30)와, 리드 프레임(10)에 마련되어 정전기로부터 발광 소자(20)를 보호하는 정전기 방지소자(40)와, 리드 프레임(10)의 상면부에 마련되는 리플렉터(50)와, 리플렉터(50)에 의해 마련된 공간부를 충진하는 몰딩재(60)를 구비한다.
리드 프레임(10)은, 전기적인 입출력 단자의 역할을 함과 아울러 열 방출의 통로로 이용되는 것으로서, 도 1에 도시된 바와 같이, 패키지 몸체(PB)를 둘러싸도록 마련될 수 있다.
본 실시 예에서 리드 프레임(10)은, 도 1에 도시된 바와 같이, 양극 리드(11)와 음극 리드(12)로 마련될 수 있고, 양극 리드(11)와 음극 리드(12)는 서로 분리되어 패키지 몸체(PB)에 결합될 수 있다.
또한 본 실시 예에서 리드 프레임(10)의 상면부, 예를 들어 양극 리드(11)의 상면부에는, 도 1에 도시된 바와 같이, 발광 소자(20)가 마련될 수 있다. 그리고 본 실시 예에서 발광 소자(20)는 음극 리드(12)의 상면부에도 마련될 수 있다.
나아가 본 실시 예에서 양극 리드(11)와 음극 리드(12)는 각각 복수로 마련될 수 있고, 패키지 몸체(PB)에 일측부가 벤딩 되어 고정될 수 있다.
그리고 본 실시 예에서 리드 프레임(10)은 Cu 재질로 제작될 수 있다.
발광 소자(20)는, 리드 프레임(10)의 상면부에 마련되고, 리드 프레임(10)과 전선 와이어(W)로 연결되어 공급되는 전원에 의해 발광 되어 빛을 방출한다.
본 실시 예에서 발광 소자(20)는 다색 엘이디(LED) 칩, 예를 들어 400 내지 480nm의 파장을 갖는 블루(blue) 엘이디 칩, 600 내지 700nm의 파장을 갖는 레드(red) 엘이디 칩, 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 사이의 파장을 갖는 그린(green) 엘이디 칩을 포함할 수 있다.
또한 본 실시 예에서 블루 엘이디 칩(21)과 레드 엘이디 칩(22)은 복수로 마련될 수 있고, 블루 엘이디 칩(21)과 레드 엘이디 칩(22)은 서로 직렬로 연결될 수 있다. 나아가 복수로 마련되는 레드 엘이디 칩(22)은 서로 병렬로 연결될 수 있다.
그리고 본 실시 예에서 발광 소자(20)는 양극 리드(11) 또는 음극 리드(12)의 상면부에 도전성 에폭시에 의해 다이 본딩(die bonding) 방법으로 실장 될 수 있다.
특히 블루 엘이디 칩(21)과 복수의 레드 엘이디 칩(22)을 조합하여 화이트(white) 색상을 내는 경우 레드 엘이디 칩(22)의 열화에 의해 색 컬러가 변화될 수 있으나, 이는 서미스터(30)를 블루 엘이디 칩(21)과 레드 엘이디 칩(22)의 사이에 마련하여 방지할 수 있다. 이에 대해서는 후술하는 실시예에서 상세히 설명한다.
서미스터(30)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 내측 천장부에 마련되어 발광 소자(20)의 온도를 감지하는 기능을 하며, 별도로 마련되는 회로를 통해 발광 소자(20)에 흐르는 전류를 제어하거나 냉각 장치 가동의 신호로 이용될 수 있다.
본 실시 예는 서미스터(30)를 발광 소자(20)와 최근접 위치에 마련하되 발광 소자(20)의 고열에 의한 내구성을 고려하고, 제작이나 결합의 용이성을 위해 리드 프레임(10)의 내측 천장부에 마련한다.
즉 발명의 배경이 되는 기술에서 전술한 바와 같이 발광 소자(20)와 직접 접촉되게 서미스터(30)를 마련하면 발광 소자(20)의 온도를 정확히 측정할 수 있지만, 발광 소자(20)의 고열에 의해 온도 측정 소자의 내구성에 문제가 발생 될 수 있고, 온도 측정 소자의 수명이 단축될 수 있다.
또한 발광 소자(20)는 일반적으로 금속 재질의 전극('리드 프레임' 이라고도 함)에 접촉되어 방열이 되는 데, 온도 측정 소자로 인해 방열이 제한될 수 있다.
나아가 온도 측정 소자는 직접 발광 소자(20)와 접촉되어 온도를 감지하므로 발광 소자(20)의 방열 온도를 고려할 수 없는 단점이 있다.
그리고 서미스터(30)를 젤 또는 크림 형태의 혼합물로 형성하면 서미스터(30)의 정확한 설치 위치를 세팅하기 어렵고, 젤 또는 크림 형태의 혼합물로 된 서미스터(30)를 제조하는 것이 복잡하고 어려운 단점이 있다.
하지만 본 실시 예와 같이 서미스터(30)를 리드 프레임(10)의 내측 천장부에 마련하면 발광 소자(20)의 고열에 의한 영향을 줄이면서 발광 소자(20)와 최근접의 위치에 서미스터(30)를 배치할 수 있다.
또한 본 실시 예에서 서미스터(30)는 리드 프레임(10)의 내측 천장부에 도전성 에폭시(epoxy)를 적용하여 본딩(bonding) 결합 방식으로 결합 되므로 결합 작업을 간단하고 신속하게 할 수 있다.
본 실시 예에서 서미스터(30)는 다른 실시예에서 자세히 설명하겠지만 발광 소자(20)와 직렬로 연결되어 발광 소자(20)로 흐르는 전류의 양을 제어하여 발광 소자(20)의 온도가 오르면서 저하되는 광량을 증가시킬 수 있다
또한 본 실시 예에서 서미스터(30)는 발광 소자(20)와 개별적으로 연결되어 별도 회로, 예를 들어 온도 보상 회로 또는 냉각 회로로 이용될 수 있다.
그리고 본 실시 예에서 서미스터(30)는, 발광 소자(20)의 온도가 상승 되면 저항이 증가 되어 레드 엘이디 칩(22)으로 흐르는 전류의 양을 감소시키는 PTC(Positive Temperature Coefficient) 서미스터일 수 있다.
또한 본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도가 상승 되면 저항이 감소 되어 레드 엘이디 칩(22)으로 흐르는 전류의 양을 증가시키는 NTC(Negative Temperature Coefficient) 서미스터일 수 있다.
덧붙여 본 실시 예에서 서미스터(30)는 리드 프레임(10)의 상면부에 마련될 수도 있으나, 이는 발광 소자(20)의 광 추출을 저해시키는 요인으로 작용하므로 바람직하지 않을 수 있다.
정전기 방지소자(40)는, 리드 프레임(10)에 마련되어 정전기로 인해 발광 소자(20) 방향으로 역방향의 전류가 인가되어도 정전기 방지소자(40)를 통해 전류를 바이 패스(by-pass) 시켜 발광 소자(20)가 정전기 방전 충격으로 인해 손상되는 것을 방지하는 역할을 한다.
본 실시 예에서 정전기 방지소자(40)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 음극 리드(12) 상면부에 마련될 수 있고, 발광 소자(20)와 병렬로 연결될 수 있다.
그리고 본 실시 예에서 정전기 방지소자(40)는 정전압 다이오드 또는 반도체 저항소자(varistor)로 마련될 수 있다.
리플렉터(50)는, 도 1에 도시된 바와 같이, 리드 프레임(10)의 상면부에 마련되어 하우징(housing)의 역할을 하며, 발광 소자(20)의 측면으로 방출되는 광을 상부측으로 전환시키는 역할을 한다.
본 실시 예에서 리플렉터(50)는 발광 소자(20)를 둘러싸도록 마련될 수 있고, 리플렉터(50)에 의해 마련된 공간부에는, 도 1에 도시된 바와 같이, 발광 소자(20)가 배치된다.
그리고 본 실시 예에서 리플렉터(50)는 리드 프레임(10)의 상면부에 수지(resin)를 사용하여 사출 성형(injection molding) 방식으로 마련될 수 있다. 본 실시 예에서 리플렉터(50)는 PCT(polycyclohexanedimethylene terephthalate) 또는 PPA(Polyphethal Amide) 수지 중 어느 하나의 재질로 제작될 수 있다.
또한 본 실시 예에서 리플렉터(50)의 내부는 발광 소자(20)를 보호하기 위해 투명 몰딩되거나 광의 색상을 변환시키는 물질이 포함되어 몰딩 될 수 있다.
한편 본 실시 예에서 리플렉터(50)는 Al, Au 등과 같은 고반사성 금속, 석영 재료 등으로 마련되는 미러형 리플렉터 일 수 있다.
본 실시 예에서 리플렉터(50)는 미러형 리플렉터를 대신하여 반사 프리즘 리플렉터가 이용될 수도 있고, 미러형 리플렉터와 반사 프리즘 리프렉터 각각이 갖는 특유의 반사 특성을 모두 이용하도록 미러형 리플렉터와 반사 프리즘 리플렉터를 혼용할 수도 있다.
몰딩재(60)는, 도 1에 도시된 바와 같이, 리플렉터(50)에 의해 마련된 공간부에 채워져 발광 소자(20)로부터 방출되는 빛의 파장을 변환하여 백색 광원은 비롯한 여러 종류의 빛을 발산시키는 역할을 한다.
본 실시 예에서 몰딩재(60)는 형광체가 함유된 에폭시 또는 실리콘 젤을 사용할 수 있고, 리플렉터(50)에 의해 마련된 공간부에 충진 될 수 있다.
본 실시 예에서 몰딩재(60)는 구현하려는 발광 소자(20)의 색상에 따라 투명 재료나 형광체가 포함되어 있는 투광성 수지로 이루어질 수 있다.
이하에서 본 실시 예의 제조 방법을 간략히 설명한다.
먼저 리드 프레임(10)을 스탬핑(stamping) 하여 제작하고, 제작된 리드 프레임(10)을 도금하는 단계가 이루어진다. 이때 리드 프레임(10)은 양극 리드(11)와 음극 리드(12)로 각각 제작될 수 있다.
다음으로 리드 프레임(10)의 내측 천장부에 서미스터(30)를 본딩(bonding) 하는 단계가 이루어진다. 본 실시 예에서 서미스터(30)는 도전성 에폭시를 이용하여 리드 프레임(10)에 부착될 수 있다.
그 다음으로 리드 프레임(10)에 리플렉터(50)를 마련하는 단계가 이루어질 수 있다. 본 실시 예에서 리플렉터(50)는 리드 프레임(10)의 상면부에 PPA 수지 또는 PCT 수지를 포함하는 사출 수지를 이용하여 사출 성형 방식으로 마련될 수 있다.
이어서 리드 프레임(10)을 커팅 및 벤딩 하는 단계가 이루어질 수 있다. 이 단계는 리드 프레임(10)의 불필요한 부분을 따내고 단자를 구성하는 단계로, 리드 프레임(10)이 결합 되는 패키지 몸체(PB, 도 1 참조)의 형상을 고려하여 커팅 또는 벤딩 될 수 있다.
본 실시 예에서 서미스터(30)가 결합 된 리드 프레임(10)의 단부는, 도 1에 도시된 바와 같이, 패키지 몸체(PB)의 저면부로 벤딩 될 수 있다.
도 2는 본 발명의 제2 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 3은 도 2의 개략적인 평면도이고, 도 4는 도 2의 개략적인 저면도이고, 도 5는 도 2의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(100)는 발광 소자(20)를 정전기로부터 보호하는 정전기 방지소자(40)를 리드 프레임(10)의 상면부가 아닌 리드 프레임(10)의 내측 천장부에 마련한 점에서 차이점이 있다.
이 경우 정전기 방지소자(40)가 몰딩재(60)의 내부에서 발광 소자(20)에서 방출되는 빛을 간섭하지 않으므로 발광 소자(20)의 광 효율이 저하되지 않는 이점이 있다.
그리고 본 실시 예는 서미스터(30)가 엘이디 회로에 직접 연결되어 발광 소자(20)로 흐르는 전류의 양을 제어하여 발광 소자(20)로부터 방출되는 빛의 세기를 제어할 수도 있고, 이는 전술한 제1 실시예에도 그대로 적용될 수 있다.
본 실시 예는 도 3 및 도 4에 도시된 바와 같이, 총 6개의 리드로 마련되되 이 중 양극 리드(11)와 음극 리드(12)는 각각 하나씩 마련될 수 있다.
또한 양극 리드(11)를 통해 유입되는 전류는, 도 5에 도시된 바와 같이, 서미스터(30)와, 발광 소자(20)를 거친 후 도 3 및 도 4에 도시된 음극 리드(12)를 통해 흐를 수 있다.
즉 본 실시 예에서 서미스터(30)는, 도 3에 도시된 바와 같이, 일측부는 양극 리드(11)에 연결되고, 타측부는 양극 리드(11)와 동일 선상에 있는 여분 리드(ST)와 연결될 수 있다. 이 여분 리드(ST)의 상면부에는, 도 2 및 도 3에 도시된 바와 같이, 발광 소자(20)가 마련될 수 있다. 본 실시 예에서 발광 소자(20)는 00 내지 480nm의 파장을 갖는 블루(blue) 엘이디 칩, 600 내지 700nm의 파장을 갖는 레드(red) 엘이디 칩, 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 사이의 파장을 갖는 그린(green) 엘이디 칩을 포함할 수 있다.
본 실시 예에서 서미스터(30)는, 도 5에 도시된 바와 같이, 발광 소자(20)와 직렬 연결되며, 서미스터(30)의 저항은 발광 소자(20)에 의해 온도가 상승 되는 리드 프레임(10)의 온도에 종속적이고, 발광 소자(20)의 동작 온도에 종속되어 발광 소자(20)로 흐르는 전류를 제어하도록 동작 될 수 있다.
구체적으로 본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도가 상승 되면 저항이 증가 되어 발광 소자(20)로 흐르는 전류의 양을 감소시키는 PTC 서미스터일 수 있고, 발광 소자(20)의 온도가 상승 되면 저항이 감소 되어 발광 소자(20)로 흐르는 전류의 양을 증가시키는 NTC 서미스터일 수 있다.
그리고 본 실시 예에서 정전기 방지소자(40)는, 도 5에 도시된 바와 같이, 발광 소자(20)와 병렬로 연결될 수 있다.
도 6은 본 발명의 제3 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 7은 도 6의 개략적인 회로도이다.
본 실시예에 따른 서미스터 내장형 엘이디 패키지(200)는, 도 6 및 7에 도시된 바와 같이, 발광 소자(20)로 하나의 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 채택하고, 블루 엘이디 칩(21)을 레드 엘이디 칩(22)과 연결하지 않고, 레드 엘이디 칩(22)의 전방에 서미스터(30)를 배치한 점에서 전술한 실시예와 차이점이 있다.
이는 고연색성 및 고휘도 온백색(warm white) 엘이디 구현을 위해 블루 엘이디 칩(21)과 레드 엘이디 칩(22) 조합의 구성 시 레드 엘이디 칩(22)의 온도에 따른 급격한 컬러 변화를 방지하기 위해서다.
구체적으로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)의 동작 온도에 따른 방출 세기에서의 변화는 서로 다르다. 일반적으로 레드 엘이디 칩(22)의 방출 세기는 동작 온도가 증가함에 따라 블루 엘이디 칩(21)보다 감소 된다.
예를 들어 발광 소자(20)의 동작 온도 범위가 25 내지 75℃ 범위에서 GaN계 블루 엘이디 칩의 방출 세기는 약 5% 감소 될 수 있는 반면, AlGaInP계 레드 엘이디 칩의 방출 세기는 약 40%만큼 감소 될 수 있다.
따라서 발광 소자(20)의 온도가 상승 될수록 레드 엘이디 칩(22)에서 방출되는 레드 광의 상대적 비율 감소가 CRI(Color Rendering Index) 지수(조명 빛이 자연 태양광 아래에서 보여지는 본래 색감을 얼마나 비슷하게 나타내는 지에 대한 수치를 말한다)를 낮춰 광 효율을 감소시킬 수 있다.
하지만 본 실시 예는, 도 7에 도시된 바와 같이, 레드 엘이디 칩(22)의 전방에 서미스터(30), 즉 NTC 서미스터를 마련하여 발광 소자(20)에 의해 온도가 상승 되어도 레드 엘이디 칩(22)으로 흐르는 전류의 양을 증가시킬 수 있다.
그 결과 레드 엘이디 칩(22)으로 흐르는 전류의 양이 증가 되어 레드 엘이디 칩(22)에서 방출되는 빛의 세기를 증가시킬 수 있으므로 레드 엘이디 칩(22)의 온도에 따른 급격한 컬러 변화를 방지할 수 있다.
한편 본 실시 예에서 도 6에 도시된 한 쌍의 양극 리드(11) 중 어느 하나의 양극 리드(11)로 유입되는 전류는 블루 엘이디 칩(21)을 통과한 후 음극 리드(12)로 흐른다. 또한 나머지 하나의 양극 리드(11)로 유입되는 전류는 서미스터(30), 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다.
그리고 본 실시 예에서 발광 소자(20)를 보호하는 정전기 방지소자(40)는 미 도시되었지만 리드 프레임(10)의 상면부 또는 내측 천장부에 선택적으로 마련될 수 있다.
도 8은 본 발명의 제4 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 9는 도 8의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(300)는, 서미스터(30)를 발광 소자(20)와 직렬로 연결하고, 발광 소자(20)로 블루 엘이디 칩(21), 레드 엘이디 칩(22), 그린 엘이디 칩(23)을 채택한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예는 레드 엘이디 칩(22)과 그린 엘이디 칩(23)의 전방에 서미스터(30)를 마련하고 그린 엘이디 칩(23)과 레드 엘이디 칩(22)으로 흐르는 전류를 제어할 수 있도록 한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예에서 서미스터(30)는 도 9에 도시된 예에 한정되지 않고 블루 엘이디 칩(21)의 전방에 배치되거나, 그린 엘이디 칩(23)과 레드 엘이디 칩(22)의 사이에 배치될 수도 있다.
도 10은 본 발명의 제5 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 11은 도 10의 개략적인 평면도이고, 도 12는 도 10의 개략적인 저면도이고, 도 13은 도 10의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(400)는, 서미스터(30)를 엘이디 회로에 직접 연결하지 않고 별도 회로, 예를 들어 온도 보상 회로 또는 냉각 회로로 구성하고, 이를 위해 별도의 서미스터 단자(31)를 마련한 점에서 전술한 실시예와 차이점이 있다.
본 실시 예에서 서미스터(30)는 발광 소자(20)의 온도를 측정하는 용도로 사용될 수 있다. 본 실시 예는 서미스터(30)에서 측정되는 발광 소자(20)의 온도를 기초로 발광 소자(20)를 냉각시키는 냉각 회로를 작동시킬 수도 있다.
또한, 본 실시 예에서 서미스터(30)는, 도 11에 도시된 바와 같이, 한 쌍이 서로 이격 마련되는 서미스터 단자(31) 중 어느 하나의 서미스터 단자(31)에 일측부가 연결되고, 타측부는 나머지 하나의 서미스터 단자(31)에 연결될 수 있다.
그리고 본 실시 예에서 서미스터 단자(31)는, 도 11에 도시된 바와 같이, 한 쌍이 동일 선상에 위치하도록 마련될 수 있다.
한편 본 실시 예에서 서미스터(30)와 발광 소자(20)를 흐르는 전류는, 도 13에 도시된 바와 같이, 각각 별개로 흐를 수 있다. 즉 발광 소자(20)를 흐르는 전류는, 도 11 및 도 12에 도시된 양극 리드(11)를 통해 발광 소자(20)로 유입되고, 음극 리드(12)를 통해 배출된다. 서미스터(30)를 흐르는 전류은 한 쌍의 서미스터 단자(31) 중 어느 하나의 서미스터 단자(31)를 통해 유입된 후 다른 하나의 서미스터 단자(31)를 통해 배출된다.
도 14는 본 발명의 제6 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 15는 도 14의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(500)는 발광 소자(20)로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 채택하고, 양자를 직렬로 연결한 점에서 전술한 제5 실시예와 차이점이 있다.
본 실시 예에서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21)과 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다. 또한 본 실시예에서 서미스터(30)는 발광 소자(20)와 별도의 회로로 연결되므로 서미스터(30)로 흐르는 전류는, 도 14에 도시된 바와 같이, 양극 리드(11) 및 음극 리드(12)가 아닌 서미스터 단자(31)를 통해 흐른다.도 16은 본 발명의 제7 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 평면도이고, 도 17은 도 16의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(600)는 발광 소자(20)로 블루 엘이디 칩(21)과 레드 엘이디 칩(22)과 그린 엘이디 칩(23)을 채택하고, 이들을 서로 직렬로 연결한 점에서 전술한 제6 실시예와 차이점이 있다.
본 실시 예에서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21)과 그린 엘이디 칩(23)과 레드 엘이디 칩(22)을 순차적으로 통과한 후 음극 리드(12)로 흐른다. 또한 본 실시 예도 전술한 제6 실시예와 같이 서미스터(30)가 발광 소자(20)와 별도의 회로로 연결되므로 서미스터(30)로 흐르는 전류는 서미스터 단자(31)를 통해 흐른다.
도 18는 본 발명의 제8 실시예에 따른 서미스터 내장형 엘이디 패키지를 개략적으로 도시한 단면도이고, 도 19는 도 18의 개략적인 평면도이고, 도 20은 도 18의 개략적인 저면도이고, 도 21은 도 18의 개략적인 회로도이다.
본 실시 예에 따른 서미스터 내장형 엘이디 패키지(400)는, 한 쌍의 레드 엘이디 칩(22)을, 도 19 및 도 21에 도시된 바와 같이, 블루 엘이디 칩(21)과 직렬로 마련하되 한 쌍의 블루 엘이디 칩(21) 간에는 병렬로 마련한 점에서 전술한 제4 실시예와 차이점이 있다.
또한 발광 소자(20)가 레드 엘이디 칩(22)과 블루 엘이디 칩(21)으로 복수로 마련됨으로 인해 서미스터 단자(31)의 배치 위치를 변경하고, 음극 리드(12)를 한 쌍으로 마련한 점에서 전술한 실시예와 차이점이 있다.
구체적으로 본 실시 예는, 도 19에 도시된 바와 같이, 한 쌍의 서미스터 단자(31)의 사이에 양극 리드(11)를 배치하고, 양극 리드(11)와 동일 선상에 여분 리드(ST)를 마련하고, 여분 리드(ST)의 상하 방향에 각각 음극 리드(12)를 마련한다.
따라서 양극 리드(11)를 통해 유입되는 전류는 블루 엘이디 칩(21), 여분 리드(ST), 한 쌍의 레드 엘이디 칩(22), 음극 리드(12)를 순차적으로 흐른 후 배출된다. 서미스터(30)를 흐르는 전류는 블루 엘이디 칩(21)을 흐르는 전류와 별개로 흐를 수 있고, 한 쌍의 서미스터 단자(31) 중 어느 하나의 서미스터 단자(31)를 통해 유입되는 전류는 서미스터(30), 나머지 하나의 서미스터(30)를 통해 흐른 후 배출된다.
그리고 본 실시 예에서 서미스터(30)는, 도 19에 도시된 바와 같이, 한 쌍의 서미스터 단자(31)와 양극 리드(11)에 걸쳐서 마련될 수 있다.
이상에서 살펴 본 바와 같이 본 실시 예는 서미스터를 리드 프레임의 내측 천장부에 마련하여 발광 소자의 고열로부터 서미스터를 보호하여 내구성을 확보함과 아울러 리드 프레임을 통해 방열 된 발광 소자의 온도를 정확하게 측정할 수 있다.
또한 본 실시 예는 블루 엘이디 칩과 레드 엘이디 칩의 사이에 서미스터를 마련하고, 발광 소자에 의해 온도가 상승 되는 경우에도 레드 엘이디 칩으로 흐르는 전류를 제어하여 레드 엘이디 칩에서 방출되는 빛의 세기를 증가시켜 레드 엘이디 칩의 온도에 따른 급격한 컬러 변화를 방지할 수 있다.
이와 같이 본 발명은 기재된 실시 예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서 그러한 수정 예 또는 변형 예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
1,100,200,300,400,500,600,700 : 서미스터 내장형 엘이디 패키지
10 : 리드 프레임 11 : 양극 리드
12 : 음극 리드 20 : 발광 소자
21 : 블루 엘이디 칩 22 : 레드 엘이디 칩
23 : 블루 엘이디 칩 30 : 서미스터
31 : 서미스터 단자 40 : 정전기 방지소자
50 : 리플렉터 60 : 몰딩재
PB : 패키지 바디 ST : 여분 리드
W : 와이어
10 : 리드 프레임 11 : 양극 리드
12 : 음극 리드 20 : 발광 소자
21 : 블루 엘이디 칩 22 : 레드 엘이디 칩
23 : 블루 엘이디 칩 30 : 서미스터
31 : 서미스터 단자 40 : 정전기 방지소자
50 : 리플렉터 60 : 몰딩재
PB : 패키지 바디 ST : 여분 리드
W : 와이어
Claims (14)
- 리드 프레임;
상기 리드 프레임에 마련되는 발광 소자; 및
상기 리드 프레임에 마련되는 서미스터를 포함하고,
상기 서미스터는 상기 리드 프레임의 내측 천장부에 마련되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 1에 있어서,
상기 서미스터는 상기 발광 소자가 배치되는 상기 리드 프레임의 영역에 마련되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 1에 있어서,
상기 리드 프레임은,
양극 리드; 및
상기 양극 리드와 분리되어 서로 이격 배치되는 음극 리드를 포함하는 서미스터 내장형 엘이디 패키지. - 청구항 3에 있어서,
상기 발광 소자는 상기 양극 리드의 내측 천장부 및 상기 음극 리드의 내측 천장부에 마련되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 1에 있어서,
상기 발광 소자는 레드(RED) 엘이디 칩, 블루(blue) 엘이디 칩 및 그린(green) 엘이디 칩 중 적어도 하나를 포함하는 서미스터 내장형 엘이디 패키지. - 청구항 5에 있어서,
상기 레드 엘이디 칩과 상기 블루 엘이디 칩은 서로 직렬로 연결되고,
상기 블루 엘이디 칩은 복수로 마련되되 서로 병렬로 연결되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 5에 있어서,
상기 서미스터는, 상기 레드 엘이디 칩, 상기 블루 엘이디 칩 및 상기 그린 엘이디 칩 중 적어도 하나와 직렬로 연결되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 7에 있어서,
상기 서미스터는 상기 블루 엘이디 칩과 상기 레드 엘이디 칩의 사이에 배치되어 상기 블루 엘이디 칩으로부터 상기 레드 엘이디 칩으로 흐르는 전류를 제어하는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 5에 있어서,
상기 서미스터는 상기 레드 엘이디 칩, 상기 블루 엘이디 칩 및 상기 그린 엘이디 칩 중 적어도 하나와 병렬로 연결되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 8 또는 청구항 9에 있어서,
상기 서미스터는 PTC(Positive Temperature Coefficient) 서미스터 또는 NTC(Negative Temperature Coefficient) 서미스터인 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 1에 있어서,
상기 리드 프레임에 마련되며 상기 발광 소자와 연결되어 상기 발광 소자를 정전기로부터 보호하는 정전기 방지소자를 더 포함하는 서미스터 내장형 엘이디 패키지. - 청구항 11에 있어서,
상기 정전기 방지소자는 상기 리드 프레임의 내측 천장부에 마련되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 청구항 1에 있어서,
상기 서미스터는 상기 리드 프레임의 내측 천장부에 본딩(bonding) 결합 되는 것을 특징으로 하는 서미스터 내장형 엘이디 패키지. - 양극 리드와 음극 리드로 서로 분리되어 이루어진 리드 프레임의 내측 천장부에 서미스터를 결합하는 단계; 및
상기 리드 프레임의 상면부에 리플렉터(reflector)를 마련하는 단계를 포함하고,
상기 서미스터는 본딩(bonding) 결합 되는 것을 특징으로 하는 엘이디 패키지 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140173047A KR101687209B1 (ko) | 2014-12-04 | 2014-12-04 | 서미스터 내장형 엘이디 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140173047A KR101687209B1 (ko) | 2014-12-04 | 2014-12-04 | 서미스터 내장형 엘이디 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160067528A true KR20160067528A (ko) | 2016-06-14 |
| KR101687209B1 KR101687209B1 (ko) | 2016-12-19 |
Family
ID=56191762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140173047A KR101687209B1 (ko) | 2014-12-04 | 2014-12-04 | 서미스터 내장형 엘이디 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101687209B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463335A (zh) * | 2020-05-11 | 2020-07-28 | 福建省信达光电科技有限公司 | 一种led支架、led灯珠和led灯具 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070809A (ko) * | 2004-12-21 | 2006-06-26 | 한국에너지기술연구원 | 능동형 열 제어기를 갖는 조명용 백색 ｌｅｄ 램프 시스템및 그 제어방법 |
| JP2007287962A (ja) * | 2006-04-18 | 2007-11-01 | Nichia Chem Ind Ltd | 半導体発光装置 |
| JP2009283653A (ja) * | 2008-05-22 | 2009-12-03 | Sanyo Electric Co Ltd | 発光装置およびその製造方法 |
| KR100999760B1 (ko) | 2008-09-26 | 2010-12-08 | 엘지이노텍 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR101221492B1 (ko) | 2012-02-09 | 2013-01-14 | 주식회사 웨이브인 | 온도 조절용 써어미스터를 내장하는 ｌｅｄ 및 ｌｅｄ 조명 및 그 제조방법 |
-
2014
- 2014-12-04 KR KR1020140173047A patent/KR101687209B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060070809A (ko) * | 2004-12-21 | 2006-06-26 | 한국에너지기술연구원 | 능동형 열 제어기를 갖는 조명용 백색 ｌｅｄ 램프 시스템및 그 제어방법 |
| JP2007287962A (ja) * | 2006-04-18 | 2007-11-01 | Nichia Chem Ind Ltd | 半導体発光装置 |
| JP2009283653A (ja) * | 2008-05-22 | 2009-12-03 | Sanyo Electric Co Ltd | 発光装置およびその製造方法 |
| KR100999760B1 (ko) | 2008-09-26 | 2010-12-08 | 엘지이노텍 주식회사 | 발광소자 패키지 및 그 제조방법 |
| KR101221492B1 (ko) | 2012-02-09 | 2013-01-14 | 주식회사 웨이브인 | 온도 조절용 써어미스터를 내장하는 ｌｅｄ 및 ｌｅｄ 조명 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111463335A (zh) * | 2020-05-11 | 2020-07-28 | 福建省信达光电科技有限公司 | 一种led支架、led灯珠和led灯具 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101687209B1 (ko) | 2016-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8820950B2 (en) | Light emitting device and illumination apparatus | |
| US8710525B2 (en) | Light emitting device | |
| KR101088910B1 (ko) | Ｌｅｄ 패키지 및 그 제조방법 | |
| US20150355032A1 (en) | Using An LED Die To Measure Temperature Inside Silicone That Encapsulates An LED Array | |
| KR20120031182A (ko) | 발광 장치 | |
| US20110220955A1 (en) | Light emitting device | |
| KR20090084903A (ko) | 광원 및 발광 요소 패키지 | |
| US11510294B2 (en) | Lumiphoric arrangements for light emitting diode packages | |
| KR20080030584A (ko) | 반도체 발광 장치 패키지 구조 | |
| EP2679895A1 (en) | Light-emitting module and luminaire | |
| US10412808B2 (en) | Light emitting module and lighting device having same | |
| KR101255671B1 (ko) | Led 패키지 모듈 및 그 제조 방법 | |
| KR101221492B1 (ko) | 온도 조절용 써어미스터를 내장하는 ｌｅｄ 및 ｌｅｄ 조명 및 그 제조방법 | |
| KR102261955B1 (ko) | 발광 모듈 및 이를 구비한 조명 장치 | |
| US9897298B2 (en) | Light emitting module and light unit having the same | |
| JP2013191685A (ja) | 発光装置及びそれを用いた照明装置 | |
| KR101872253B1 (ko) | 발광 소자 패키지, 발광 장치 및 조명 장치 | |
| JP2009206422A (ja) | 表面実装型ｌｅｄパッケージ | |
| JP4552798B2 (ja) | Ｌｅｄ照明装置 | |
| KR101687209B1 (ko) | 서미스터 내장형 엘이디 패키지 및 그 제조방법 | |
| KR101202168B1 (ko) | 고전압 발광 다이오드 패키지 | |
| JP2018182309A (ja) | 発光装置 | |
| JP2023032709A (ja) | 発光モジュール | |
| KR101896669B1 (ko) | 조명 장치 | |
| KR20120069290A (ko) | 발광다이오드 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |