KR20160064023A - 이미지 압축 에러 보상 시스템, 방법 및 디스플레이 장치 - Google Patents

Abstract

이미지 압축 에러를 보상하는 방법이 제시된다. 본 방법은: 자연수인 n의 프레임 기간 동안 이미지 프레임 F_n을 수신하는 단계; 보상된 프레임 E_n을 생성하기 위해 상기 이미지 프레임 F_n에 보상 프레임 C_n을 부가하는 단계; 압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 단계; 압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하는 단계; 및 다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하는 단계를 포함한다.

Description

이미지 압축 에러 보상 시스템, 방법 및 디스플레이 장치{SYSTEM, METHOD AND DISPLAY DEVICE OF COMPENSATING FOR IMAGE COMPRESSION ERRORS}

본 발명은 이미지 압축 에러를 감소시키는 시스템, 방법 및 디스플레이 장치에 관한 것이다.

관련 출원에 대한 상호 참조

본 출원은 그 전체 내용이 여기에 참조로서 통합되고, 2014년 11월 26일자로 출원되고 발명의 명칭이 "고품질 디스플레이를 위한 시간적 보상을 사용하는 프레임 압축"인 미국 가특허 출원 제62/085,146호에 대한 우선권 및 이익을 주장한다.

디스플레이 장치의 해상도가 증가할수록 기하급수적으로 증가하는 디스플레이 데이터의 양도 증가한다. 디스플레이 데이터의 이러한 증가는 일반적으로 저장의 증가 및 디스플레이 장치의 프레임 버퍼 메모리의 물리적 크기의 증가로 해석된다. 예를 들어, 11MB SRAM 프레임 버퍼를 갖는 쿼드 고해상(QHD) 디스플레이는 65nm 프로세스 기술을 사용하여 제조되는 경우 대략 88mm²의 면적을 점유할 수 있다.

디스플레이 데이터 압축은 프레임 버퍼의 필요한 크기를 상당히 감소시키는 데 사용될 수 있으며, 주요한 비용 및 전력 절약으로 귀결된다. 2:1 압축 비율이 디스플레이 장치 생산에 현재 사용되고 있으며, 비디오 전자 표준 협회(VESA)는 4:1까지 압축 비율을 올리기 위해 노력하고 있다. 4:1 초과의 압축 비율이 가능할 수 있어도, 결과적인 압축 에러가 특정 이미지에 대한 시각적 아티팩트(artifacts)를 생성할 수 있다.

따라서 상술한 관점에서, 표시된 이미지의 이미지 품질을 향상시키기 위해 이미지 압축 에러를 보상하는 시스템 및 방법에 대한 필요성이 존재한다.

본 발명이 해결하고자 하는 과제는 표시된 이미지의 이미지 품질을 향상시키기 위해 이미지 압축 에러를 보상하는 시스템 및 방법을 제공하는 것이다.

본 발명은 이미지 압축 에러를 보상하는 방법을 제공한다. 예시적인 실시예에 따르면, 본 방법은, 자연수인 n의 프레임 기간(frame period) 동안 이미지 프레임 F_n을 수신하는 단계; 보상된 프레임(compensated frame) E_n을 생성하기 위해 보상 프레임(compensation frame) C_n을 상기 이미지 프레임 F_n에 부가하는 단계; 압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 단계; 압축해제된(decompressed) 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하는 단계; 및 다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하는 단계를 포함한다.

본 발명은 또한 이미지 압축 에러를 보상하는 시스템을 제공한다. 예시적인 실시예에 따르면, 본 시스템은, 자연수인 n의 프레임 기간 동안 이미지 프레임 Fn을 수신하도록 구성된 인코딩부(encoding part); 보상된 프레임 E_n을 생성하기 위해 보상 프레임 C_n을 상기 이미지 프레임 F_n에 부가하도록 구성된 합산 유닛; 압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하도록 구성된 인코더; 압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하도록 구성된 디코더; 및 다음 보상 프레임 C_n+1을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하도록 구성된 보상 유닛을 포함한다.

본 발명은 또한 이미지 압축 에러를 보상하는 디스플레이 장치를 제공한다. 예시적인 실시예에 따르면 본 디스플레이 장치는 자연수인 n의 프레임 기간 동안 이미지 프레임 F_n을 수신하도록 구성된 인코딩부를 포함한다. 인코딩부는 보상된 프레임 E_n을 생성하기 위해 보상 프레임 C_n을 상기 이미지 프레임 F_n에 부가하도록 구성된 합산 유닛, 압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하도록 구성된 인코더, 압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하도록 구성된 제1 디코더, 그리고 다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하도록 구성된 보상 유닛을 포함한다. 디스플레이 장치는 상기 압축된 프레임 CE_n을 저장하도록 구성된 프레임 버퍼 메모리, 상기 압축해제된 프레임 D_n과 동등한 디스플레이 프레임을 생성하기 위해 상기 프레임 버퍼 메모리로부터 상기 압축된 프레임 CE_n을 수신하고 수신된 상기 압축된 프레임 CE_n을 압축해제하도록 구성된 제2 디코더, 그리고 상기 디스플레이 프레임을 표시하도록 구성된 디스플레이 패널을 추가로 포함한다.

본 발명의 일 실시예에 따르면, 표시된 이미지의 이미지 품질을 향상시킬 수 있다. 본 발명의 여러 효과와 추가적인 이점들이 본 명세서에 기재된 사항으로부터 인식될 수 있을 것이다.

본 발명의 일부로서 포함되는 첨부 도면은 여기에 설명되는 원리를 설명 및 교시하는 역할을 하는 후술하는 다양한 실시예의 상세한 설명과 상술한 일반적인 설명과 함께 다양한 실시예를 예시한다.
도 1은 압축된 이미지 프레임을 버퍼링하는 통상의 구현을 나타낸다.
도 2는 실시예에 따른 본 시스템 및 방법의 예시적인 구현을 나타낸다.
도 3a는 도 1의 통상적인 구현 하에서 도출될 수 있는 평균 압축 에러의 예를 나타낸다.
도 3b는 도 2의 예시적인 구현 하에서 도출될 수 있는 평균 압축 에러의 예를 나타낸다.
도 4는 실시예에 따른 도 2의 인코딩부의 예시적인 동작의 흐름도를 나타낸다.

여기에 개시된 각각의 특징 및 교시는 본 시스템 및 방법을 제공하기 위해 개별로 또는 다른 특징 및 교시와 연계하여 이용될 수 있다. 별개로 그리고 조합하여 양쪽으로 이러한 다수의 특징 및 교시를 이용하는 대표적인 예가 첨부 도면을 참조하여 설명된다. 여기에서 상세한 설명은 본 교시의 양태를 실시하기 위해 본 발명 분야의 당업자에게 추가적인 상세사항을 예시하지만, 이것이 청구항의 범위를 한정하지는 않는다. 따라서, 상세한 설명에 개시된 특징의 조합은 본 교시의 대표적인 예이며, 반드시 교시를 가장 넓은 의미로 실시할 필요는 없을 수 있다.

도면에서의 각 그림은 반드시 스케일대로 도시된 것은 아니며, 유사한 구조 및 기능의 요소는 일반적으로 도면 전체에서 예시적인 목적을 위해 동일한 참조 부호에 의해 나타내어진다. 도면은 단지 여기에 설명된 다양한 실시예의 설명을 편리하게 하도록 의도된 것이며, 여기에 개시된 교시의 모든 양태를 설명하지 않으며 청구항의 범위를 한정하지 않는다.

상술한 바와 같이, 디스플레이 데이터를 압축하고 그 후 압축해제하는 것은 종종 압축해제된 디스플레이 데이터에서의 압축 에러 및 손실을 도입한다. 예시하기 위해, 압축된 이미지 프레임을 버퍼링하는 통상적인 구현이 도시된 도 1의 예를 고려한다. 여기에서 사용되는 "프레임"은 정지 이미지를 렌더링하기 위한 디스플레이 데이터를 나타낸다. 추가적인 상황을 부가하면, 비디오는 일반적으로 신속한 연속, 예를 들어 60 또는 120 Hz의 프레임 레이트에서 표시되는 복수의 프레임을 포함한다.

도 1의 구현에 따르면, 현재 프레임 F_n은 인코더(101)에 의해 압축된 후 SRAM(102)에 저장된다. 다음으로, 프레임 F_n을 표시할 시간이 되었을 때, 압축된 프레임 CF_n이 SRAM(102)으로부터 검색되어 디코더(103)에 의해 압축해제되어 압축해제된 프레임 D_n을 생성한다. 디스플레이 패널(104)은 압축해제된 프레임 D_n을 수신하고 표시한다.

즉, 도 1의 구현은 프레임 버퍼 메모리 - 이 경우에, SRAM(102) - 의 저장 크기가 감소될 수 있도록 현재 프레임 F_n을 압축하는 압축 기술(예를 들어, 인트라-프레임 코딩)을 사용한다. 하지만, 압축 및 압축해제 프로세스가 에러 및 손실을 도입하므로, 압축해제된 프레임 D_n은 프레임 F_n보다 더 낮은 이미지 품질을 갖는다. 일반적으로, 더 높은 압축 비율이 사용되면, 압축해제된 프레임 D_n과 원래 프레임 F_n 사이에 더 큰 차이가 존재한다. 따라서, 도 1의 구현 하에서, 디스플레이 이미지 품질은 정지 이미지 압축 비율에 의해 제한된다.

이러한 제한을 정량적으로 예시하기 위해, 정적인 이미지 F가 자연수인 n개의 연속 프레임(즉, F=F₁=F₂=...=F_n)으로서 디스플레이를 위해 반복적으로 전송되고, 디스플레이 패널(104)은 그 재생률에서 반복적으로 압축해제된 프레임 D(즉, D=D₁=D₂=...=D_n)를 표시하는 경우를 고려한다. 따라서, 정지 이미지 F가 초당 60 프레임으로 디스플레이를 위해 반복적으로 전송되면, 압축해제된 이미지 D는 60회 표시되며, 프레임당 평균 에러 |F-D|는 이하와 같다:

식 (1):

.

여기에서 F=F₁=F₂=...=F₆₀이고 D=D₁=D₂=...=D₆₀이다. 이것이 의미하는 것은, 각각의 표시된 프레임 D에 대한 압축 에러가 하나의 프레임으로부터 다음 프레임까지 동일하게 유지되고, 표시된 프레임 D의 이미지 품질이 정지 이미지 압축 비율에 의해 제한된다는 것이다. 도 1의 통상적인 구현과 반대로 본 시스템 및 방법은 프레임 버퍼 메모리 크기의 감소를 가능하게 하면서, 이미지 압축의 일부로서 시간적인 보상을 통합함으로써 우수한 이미지 품질을 제공한다.

도 2는 실시예에 따른 본 시스템 및 방법의 예시적인 구현을 나타낸다. 인코더(101)만을 포함하는 도 1의 인코딩부와 달리, 도 2의 인코딩부는 합산 유닛(211), 인코더(212), 디코더(213) 및 보상 유닛(214)을 포함한다. 인코딩부(210)는 프레임 기간 n(n은 자연수) 동안 현재 프레임 F_n을 수신하며, 프레임 F_n에 보상 프레임을 부가하여 압축된 프레임 CE_n을 SRAM(220)으로 출력한다. 예를 들어, 인코딩부(210)는 그래픽 프로세싱 유닛(GPU)과 같은 애플리케이션 프로세서에 의해 구현될 수 있다.

그 후, 도 1의 구현과 유사하게, 프레임 F_n을 표시할 시간이 되었을 때, 압축된 프레임 CE_n이 SRAM(220)으로부터 검색되고 디코더(230)에 의해 압축해제되어 압축해제된 프레임 D_n을 생성한다. 디스플레이 패널(240)은 압축해제된 프레임 D_n을 수신하고 표시한다. 따라서, 도 1의 구현과 도 2의 구현 사이의 차이는 인코딩부(210)에 있다.

인코딩부(210)는 프레임 F_n을 수신하고 이를 입력으로서 프레임 기간 n 동안 합산 유닛(211)으로 제공하도록 구성된다. 또한 보상 유닛(214)으로부터 보상 프레임 C_n을 수신하는 합산 유닛(211)은 인코더(212) 및 보상 유닛(214)에 출력되는 보상된 프레임 E_n을 생성하기 위해 이미지 프레임 F_n에 보상 프레임 C_n을 부가하도록 구성된다. 인코더(212)는 그 후 SRAM(220)에 저장될 수 있는 압축된 프레임 CE_n을 생성하기 위해 보상된 프레임 E_n을 압축하도록 구성된다.

디코더(213)는 압축해제된 프레임 D_n을 생성하기 위해 압축된 프레임 CE_n을 수신하고 압축해제하도록 구성된다. 보상 유닛(214)은 보상된 프레임 E_{n +1}을 생성하기 위해 합산 유닛(211)에 의해 다음 프레임 기간 n+1에서의 사용을 위해 보상된 프레임 C_{n +1}을 생성하기 위해 압축해제된 프레임 D_n을 수신하고 이를 보상된 프레임 E_n으로부터 감산하도록 구성된다. C_n이 생성될 수 있는 이전의 보상된 프레임 E_{n -1}이 없는 경우(예를 들어, 프레임 기간 n=1이 초기 프레임 기간이고, 프레임 F₁이 인코딩부(210)에 의해 수신된 초기 프레임인 경우), 보상 유닛(214)은 E_n=F_n이도록 C_n으로서 실질적으로 제로 값을 출력하도록 구성될 수 있다.

이것이 의미하는 것은, 도 2의 구현 하에서, 인코딩부(210)는 보상된 프레임 E_n과 압축해제된 프레임 D_n 사이의 차이를 결정한 후 그 차이를 보상 프레임 C_{n +1}로서 다음 수신된 프레임 F_{n +1}에 부가하여 다음 보상된 프레임 E_{n +1}을 생성한다는 것이다. 이러한 방식으로, 인코딩부(210)는 다음 프레임의 압축 에러를 오프셋하기 위해 현재의 프레임으로부터 순방향으로 압축 에러를 시간적으로 옮길 수 있다.

도 2의 구현의 이점을 정량적으로 예시하기 위해, 정적인 이미지 F가 디스플레이를 위해 반복적으로 자연수인 n개의 연속 프레임(즉, F=F₁=F₂=...=F_n)으로서 전송되고, 디스플레이 패널(240)은 그 재생률로서 압축해제된 프레임 D(즉, D=D₁=D₂=...=D_n)를 반복적으로 표시하는 상술한 것과 동일한 경우를 고려한다. 따라서, 정지 이미지 F가 초당 60 프레임에서의 디스플레이를 위해 반복적으로 전송되면, 압축해제된 이미지 D는 60회 표시되고, 프레임당 평균 에러 |F-D|는 다시 식 (1)에 의해 주어진다. 하지만, 도 2의 구현 하에서는 이하의 등식이 적용된다:

n=1에 대해서, E₁=F₁ 그리고 C₁=0; 및

n>1에 대해서, E_n=F_n+C_n 그리고 C_n=E_{n -1}-D_{n -1}

-> E_n=F_n+(E_{n -1}-D_{n -1})

이러한 등식을 식 (1)에 적용하면 식 (2)로 축소된다:

식 (1):

식 (2):

식 (2)가 제시하는 것은, 도 2의 구현 하에서, 평균 압축 에러는 60개의 연속적으로 표시된 프레임에 걸쳐 시간적으로 효과적으로 분산되고, 도 1의 구현 하에서 도출되는 각 프레임의 평균 압축 에러에 비해 상당히 더 작다는 것이다. 따라서, 더 높은 재생률의 디스플레이 패널에 대해, 압축 에러가 초당 더 많은 프레임에 걸쳐 분산될 것이므로 그 이익이 훨씬 더 클 것이다.

도 3a 및 3b는 프레임 데이터 및 압축/압축해제 프로세스의 단순화된 표현을 사용하여 본 시스템 및 방법의 이점을 추가적으로 예시한다. 특히, 도 3a는 도 1의 통상적인 구현 하에서 도출될 수 있는 평균 압축 에러의 예를 예시하고, 도 3b는 도 2의 예시적인 구현 하에서 도출될 수 있는 평균 압축 에러의 예를 예시한다.

도 3a 및 3b에서, 각각의 수신된 프레임의 프레임 데이터는 3의 정수값에 의해 나타내어지고, 압축 프로세스는 2로의 정수 나눗셈(이하, 단순히 "/2")에 의해 나타내어지고, 압축해제 프로세스는 2로의 정수 곱셈(이하, 단순히 "×2")에 의해 나타내어진다. 이러한 단순한 표현은 본 시스템 및 방법의 이점을 공개하는 것을 돕도록 그 단순함을 위해 선택된다. 하지만, 본 시스템 및 방법은 이러한 표현에 의해 한정되지 않으며, 여기에 설명된 이점을 달성하기 위해 훨씬 더 확장적이고 및/또는 복잡한 프레임 데이터 및 압축/압축해제 프로세스에 적용될 수 있다.

도 3a를 참조하면, 3의 값을 각각 갖는 3개의 프레임(3-3-3)이 1-1-1의 연속적인 압축된 프레임을 생성하기 위해 2로의 정수 나눗셈을 수행하는 인코더(101)에 의해 연속하여 수신 및 압축된다. 압축된 값 1-1-1은 2-2-2의 연속적인 압축해제된 프레임을 생성하기 위해 2로의 정수 곱셈을 수행하는 디코더(103)에 의해 검색 및 압축해제된다. 따라서, 도 1의 구현 하에서, 평균 압축 에러는 1과 동등하다:

도 3b를 참조하면 3의 값을 각각 갖는 3개의 프레임(3-3-3)이 인코딩부(210)에 의해 연속하여 수신 및 압축된다. 제1의 수신된 프레임 F₁=3에 응답하여, 인코딩부는 제1의 압축된 프레임 CE₁=1을 출력한다(즉, C₁=0; E₁=F₁+C₁=3+0=3; 따라서 CE₁=E₁/2=3/2=1). 이 경우에 F₁이 제1 프레임이므로 C₁은 0이다. E₁이 F₁+C₁과 동등하므로 E₁=3이다. CE₁은 E₁/2와 동등하므로 1이다. 따라서, 값 1이 SRAM(220)에 저장되고 디코딩될 때 D₁은 2와 동등하다, 제2의 수신된 프레임 F₂=3에 응답하여, 인코딩부(210)는 제2의 압축된 프레임 CE₂=2를 출력한다(즉, C₂=E₁-D₁=E₂-CE₁×2=3-1×2=1; E₂=F₂+C₂=3+1=4; 따라서 CE₂=E₂/2=4/2=2). 이 경우에, C₂는 1과 동등한 E₁(3)에서 D₁(2)를 뺀 것과 동등하므로 E₂는 4와 동등하고 F₂=3이다. 그 후 E₂는 CE₂=2로 인코딩되고 디코딩된 D₂는 4와 동등하다. 제3의 수신된 프레임 F₃=3에 응답하여, 인코딩부는 제3의 압축된 프레임 CE₃=1을 출력한다(즉, C₃=E₂-D₂=E₂-CE₂×2=4-2×2=0; E₃=F₃+C₃=3+0=3; 따라서 CE₃=E₃/2=3/2=1). 이 경우에, C₃은 0과 동등한, E₂(4)에서 D₂(4)를 뺀 것과 동등하므로 E₃은 3과 동등하고 F₃=3이다. 그 후에 E₃은 CE₃=1로 인코딩되고 디코딩된 D₃은 2와 동등하다. 따라서, 인코딩부(210)는 1-2-1의 연속적인 압축된 프레임을 생성 및 출력한다. 1-2-1의 압축된 프레임은 2-4-2의 연속적인 압축해제된 프레임을 생성하기 위해 2로의 정수 곱셈을 수행하는 디코더(230)에 의해 검색 및 압축해제된다. 따라서, 도 2의 구현 하에서 평균 압축 에러는 1/3과 동등하다:

따라서 도 2의 예시적인 구현에 따른 본 시스템 및 방법 하에서 도출되는 평균 압축 에러는 도 1의 통상적인 구현 하에서 도출되는 평균 압축 에러보다 상당히 작다.

리캡(recap)으로서, 도 4는 실시예에 따른 도 2의 인코딩부의 예시적인 동작의 흐름도를 나타낸다. 인코딩부는 자연수인 n의 프레임 기간 동안 이미지 프레임 F_n을 수신한다(401). 인코딩부는 보상된 프레임 E_n을 생성하기 위해 이미지 프레임 F_n에 보상 프레임 C_n을 부가한다(402). 인코딩부는 압축된 프레임 CE_n을 생성하기 위해 보상된 프레임 E_n을 압축한다(403). 인코딩부는 압축해제된 프레임 D_n을 생성하기 위해 압축된 프레임 CE_n을 압축해제한다(404). 그 후 인코딩부는 다음 보상 프레임 C_{n +1}을 생성하기 위해 보상된 프레임 E_n으로부터 압축해제된 프레임 D_n을 감산한다(405). 다음 이미지 프레임 F_{n +1}이 (401)에서 다시 수신될 때 다음 보상 프레임 C_{n +1}은 다음 프레임 기간 n+1에서 인코딩부에 의해 사용된다.

일부 실시예에서, 보상 프레임 C_n은 보상된 프레임 E_n에 대한 가중화된 가수(weighted addend)일 수 있다. 예를 들어, 보상된 이미지 프레임 E_n을 계산할 때, 보상 프레임 C_n은 이하와 같이 가중화될 수 있다:

E_n=F_n+λ×C_n, 여기서 λ는 가중 인수 ∈0≤λ≤1.

λ의 값은 0 이상 1 이하의 임의의 값일 수 있다. λ=0이면, 보상이 제공되지 않는다. λ=1이면, 완전한 보상이 제공된다. λ의 선택된 값은 예를 들어, 3/4, 7/8 또는 15/16을 포함할 수 있다. λ의 값은 이미지 프레임이 디스플레이 패널에 의해 표시되어야 하는 프레임 레이트에 따라 선택될 수 있다. λ의 값은 움직임 검출 또는 프레임 패리티에 따라 동적으로 가변일 수 있다. 예를 들어, λ의 값은 현재 이미지 프레임 F_n과 이전 이미지 프레임 F_{n -1} 사이의 신호 대 잡음비에 따라 하나의 프레임으로부터 다음 프레임까지 동적으로 변할 수 있다. 일반적으로, 더 큰 패리티가 프레임 사이에 있을 수록, 더 작은 보상이 필요하다.

또한, 일부 실시예에서, 미리 규정된 제로합 랜덤 잡음이 에러 보상에 의해 생성될 수 있는 주기성의 플리커링 패턴을 회피하기 위해 압축되기 전에 보상된 프레임 E_n에 부가될 수 있다. 일부 실시예에서, 제로합 랜덤 잡음이 디스플레이 패널에 의해 표시되기 전에 압축해제된 프레임 D_n에 부가될 수 있다.

따라서, 요약하면, 본 발명은 예를 들어 8:1까지의 압축 비율의 프레임 버퍼 메모리 크기의 감소를 가능하게 하는 시간적인 보상을 부가하며 디스플레이 패널 상의 표시를 위한 고품질 이미지 프레임을 제공하는 새로운 프로세스를 도입한다.

본 시스템 및 방법의 다양한 실시예는 하드웨어 요소, 소프트웨어 요소 또는 양쪽의 조합을 사용하여 구현될 수 있다. 하드웨어 요소의 예는 프로세서, 마이크로프로세서, 회로, 회로 요소(예를 들어, 트랜지스터, 저항, 커패시터, 인덕터 등), 집적 회로, 어플리케이션 특정 집적 회로(ASIC), 프로그램가능 로직 디바이스(PLD), 디지털 신호 프로세서(DSP), 필드 프로그램가능 게이트 어레이(FPGA), 로직 게이트, 레지스터, 반도체 디바이스, 칩, 마이크로칩, 칩 셋 등을 포함할 수 있다. 소프트웨어의 예는 소프트웨어 컴포넌트, 프로그램, 어플리케이션, 컴퓨터 프로그램, 어플리케이션 프로그램, 시스템 프로그램, 머신 프로그램, 운영 체제 소프트웨어, 미들웨어, 펌웨어, 소프트웨어 모듈, 루틴, 서브루틴, 함수, 방법, 절차, 소프트웨어 인터페이스, 애플리케이션 프로그램 인터페이스(API), 명령 셋, 컴퓨팅 코드, 컴퓨터 코드, 코드 세그먼트, 컴퓨터 코드 세그먼트, 워드, 값, 심볼 또는 그 임의의 조합을 포함할 수 있다. 실시예가 하드웨어 요소 및/또는 소프트웨어 요소를 사용하여 구현되는지를 결정하는 것은 원하는 연산 레이트, 전력 레벨, 열 허용치, 프로세싱 사이클 예산, 입력 데이터 레이트, 출력 데이터 레이트, 메모리 리소스, 데이터 버스 속도 및 다른 설계 또는 성능 제약과 같은 임의의 수의 요인에 따라 변할 수 있다.

적어도 하나의 실시예의 하나 이상의 양태는, 머신에 의해 판독될 때 머신으로 하여금 여기에 설명된 기술을 수행하는 로직을 제조하게 하는 프로세서 내의 다양한 로직을 나타내는, 머신 판독가능 매체 상에 저장된 대표적인 명령에 의해 구현될 수 있다. "IP 코어"로 알려진 이러한 표현은 유형의 머신 판독가능 매체 상에 저장될 수 있으며, 로직 또는 프로세서를 실제로 만드는 제조 머신으로 로딩하기 위해 다양한 고객 또는 제조 설비에 공급될 수 있다.

여기에 개진된 특정의 특징이 다양한 구현을 참조하여 설명되었지만, 이 설명은 한정적인 의미로 해석되는 것으로 의도되지 않았다. 따라서, 본 발명이 속하는 기술 분야의 당업자에게 자명한, 여기에 설명된 구현뿐만 아니라 다른 구현의 다양한 변형이 본 발명의 사상 및 범위 내에 드는 것으로 고려된다.

설명을 목적으로, 상술한 설명이 특정 실시예를 참조하여 설명되었다. 하지만, 상술한 예시적인 논의는 완전한 것이거나 개시된 정확한 형태로 청구항의 범위를 한정하려고 의도된 것이 아니다. 다수의 변형 및 변화가 상술한 교시의 관점에서 가능하다. 실시예는 청구항과 그 실제적인 애플리케이션의 기저의 원리를 가장 잘 설명하기 위해 선택되었으며, 이에 의해 본 기술분야의 당업자가 고려되는 특정의 사용에 적합한 다양한 변형과 함께 실시예를 가장 잘 사용할 수 있게 한다.

Claims (20)

1. 이미지 압축 에러를 보상하는 방법으로서,
   자연수인 n의 프레임 기간 동안 이미지 프레임 F_n을 수신하는 단계;
   보상된 프레임 E_n을 생성하기 위해 상기 이미지 프레임 F_n에 보상 프레임 C_n을 부가하는 단계;
   압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 단계;
   압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하는 단계; 및
   다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하는 단계;
   를 포함하는 이미지 압축 에러 보상 방법.
2. 제1항에서,
   다음 프레임 기간 n+1 동안 이미지 프레임 F_{n +1}을 수신하는 단계;
   보상된 프레임 E_{n +1}을 생성하기 위해 상기 이미지 프레임 F_{n +1}에 상기 보상 프레임 C_{n +1}을 부가하는 단계;
   압축된 프레임 CE_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 단계;
   압축해제된 프레임 D_{n +1}을 생성하기 위해 상기 압축된 프레임 CE_{n +1}을 압축해제하는 단계; 및
   다음 보상 프레임 C_{n +2}를 생성하기 위해 상기 보상된 프레임 E_{n +1}로부터 상기 압축해제된 프레임 D_{n +1}을 감산하는 단계;
   를 더 포함하는 이미지 압축 에러 보상 방법.
3. 제1항에서,
   상기 압축된 프레임 CE_n을 프레임 버퍼 메모리에 출력하는 단계를 더 포함하는 이미지 압축 에러 보상 방법.
4. 제1항에서,
   n=1은 초기 기간이고, 초기의 보상된 프레임 E₁은 초기 프레임 기간 동안 수신된 초기 이미지 프레임 F₁과 동등하고, 초기 보상 프레임 C₁의 값은 실질적으로 제로인 이미지 압축 에러 보상 방법.
5. 제1항에서,
   상기 보상 프레임 C_n은 가중화된 가수이고, 상기 보상된 프레임 E_n은 아래의 식에 따라 생성되는 이미지 압축 에러 보상 방법:
   E_n=F_n+λ×C_n, 여기서 λ는 가중 인수 ∈0≤λ≤1.
6. 제5항에서,
   수신된 이미지 프레임이 표시되는 프레임 레이트에 따라 λ에 대한 값을 선택하는 단계를 더 포함하는 이미지 압축 에러 보상 방법.
7. 제5항에서,
   λ에 대한 값은 상기 이미지 프레임 F_n과 이전 이미지 프레임 F_{n -1} 사이의 신호 대 잡음비에 따라 하나의 프레임에서 다음 프레임까지 동적으로 가변일 수 있는 이미지 압축 에러 보상 방법.
8. 이미지 압축 에러를 보상하는 시스템으로서,
   자연수인 n의 프레임 기간 동안 이미지 프레임 Fn을 수신하는 인코딩부;
   보상된 프레임 E_n을 생성하기 위해 상기 이미지 프레임 F_n에 보상 프레임 C_n을 부가하는 합산 유닛;
   압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 인코더;
   압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하는 디코더; 및
   다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하는 보상 유닛;
   을 포함하는 이미지 압축 에러 보상 시스템.
9. 제8항에서,
   상기 인코딩부는 다음 프레임 기간 n+1 동안 이미지 프레임 F_{n +1}을 수신하고;
   상기 합산 유닛은 보상된 프레임 E_{n +1}을 생성하기 위해 상기 이미지 프레임 F_{n +1}에 상기 보상 프레임 C_{n +1}을 부가하고;
   상기 인코더는 압축된 프레임 CE_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n을 압축하고;
   상기 디코더는 압축해제된 프레임 D_{n +1}을 생성하기 위해 상기 압축된 프레임 CE_{n +1}을 압축해제하고;
   상기 보상 유닛은 다음 보상 프레임 C_{n +2}를 생성하기 위해 상기 보상된 프레임 E_n+1로부터 상기 압축해제된 프레임 D_{n +1}을 감산하는 이미지 압축 에러 보상 시스템.
10. 제8항에서,
    상기 인코더는 상기 압축된 프레임 CE_n을 프레임 버퍼 메모리에 출력하는 이미지 압축 에러 보상 시스템.
11. 제8항에서,
    n=1은 초기 기간이고, 초기의 보상된 프레임 E₁은 초기 프레임 기간 동안 수신된 초기 이미지 프레임 F₁과 동등하고, 초기 보상 프레임 C₁의 값은 실질적으로 제로인 이미지 압축 에러 보상 시스템.
12. 제8항에서,
    상기 보상 프레임 C_n은 가중화된 가수이고, 상기 보상된 프레임 E_n은 아래의 식에 따라 생성되는 이미지 압축 에러 보상 시스템:
    E_n=F_n+λ×C_n, 여기서 λ는 가중 인수 ∈0≤λ≤1.
13. 제12항에서,
    λ에 대한 값은 수신된 이미지 프레임이 표시되는 프레임 레이트에 따라 선택되는 이미지 압축 에러 보상 시스템.
14. 제12항에서,
    λ에 대한 값은 상기 이미지 프레임 F_n과 이전 이미지 프레임 F_{n -1} 사이의 신호 대 잡음비에 따라 하나의 프레임에서 다음 프레임까지 동적으로 가변일 수 있는 이미지 압축 에러 보상 시스템.
15. 이미지 압축 에러를 보상하는 디스플레이 장치로서,
    자연수인 n의 프레임 기간 동안 이미지 프레임 F_n을 수신하며, 하기 구성요소들을 포함하는 인코딩부:
    - 보상된 프레임 E_n을 생성하기 위해 상기 이미지 프레임 F_n에 보상 프레임 C_n을 부가하는 합산 유닛,
    - 압축된 프레임 CE_n을 생성하기 위해 상기 보상된 프레임 E_n을 압축하는 인코더,
    - 압축해제된 프레임 D_n을 생성하기 위해 상기 압축된 프레임 CE_n을 압축해제하는 제1 디코더, 그리고
    - 다음 보상 프레임 C_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n으로부터 상기 압축해제된 프레임 D_n을 감산하는 보상 유닛;
    상기 압축된 프레임 CE_n을 저장하는 프레임 버퍼 메모리;
    상기 압축해제된 프레임 D_n과 동등한 디스플레이 프레임을 생성하기 위해 상기 프레임 버퍼 메모리로부터 상기 압축된 프레임 CE_n을 수신하고 수신된 상기 압축된 프레임 CE_n을 압축해제하는 제2 디코더; 및
    상기 디스플레이 프레임을 표시하는 디스플레이 패널;
    을 포함하는 디스플레이 장치.
16. 제15항에서,
    상기 인코딩부는 다음 프레임 기간 n+1 동안 이미지 프레임 F_{n +1}을 수신하고,
    상기 합산 유닛은 보상된 프레임 E_{n +1}을 생성하기 위해 상기 이미지 프레임 F_{n +1}에 상기 보상 프레임 C_{n +1}을 부가하고,
    상기 인코더는 압축된 프레임 CE_{n +1}을 생성하기 위해 상기 보상된 프레임 E_n을 압축하고,
    상기 제1 디코더는 압축해제된 프레임 D_{n +1}을 생성하기 위해 상기 압축된 프레임 CE_n+1을 압축해제하고,
    상기 보상 유닛은 다음 보상 프레임 C_{n +2}를 생성하기 위해 상기 보상된 프레임 E_n+1로부터 상기 압축해제된 프레임 D_{n +1}을 감산하는 디스플레이 장치.
17. 제15항에서,
    상기 인코더는 상기 압축된 프레임 CE_n을 상기 프레임 버퍼 메모리에 출력하는 디스플레이 장치.
18. 제15항에서,
    n=1은 초기 기간이고, 초기의 보상된 프레임 E₁은 초기 프레임 기간 동안 수신된 초기 이미지 프레임 F₁과 동등하고, 초기 보상 프레임 C₁의 값은 실질적으로 제로인 디스플레이 장치.
19. 제15항에서,
    상기 보상 프레임 C_n은 가중화된 가수이고, 상기 보상된 프레임 E_n은 아래의 식에 따라 생성되는 디스플레이 장치:
    E_n=F_n+λ×C_n, 여기서 λ는 가중 인수 ∈0≤λ≤1.
20. 제19항에서,
    λ에 대한 값은 수신된 이미지 프레임이 상기 디스플레이 패널에 의해 표시되는 프레임 레이트에 따라 선택되는 디스플레이 장치.
    

Images