KR20160058168A

KR20160058168A - 벡터링 그룹 내에서의 질서있는 이탈

Info

Publication number: KR20160058168A
Application number: KR1020167010224A
Authority: KR
Inventors: 베르너 쿠먼스; 요헨 마스
Original assignee: 알까뗄 루슨트
Priority date: 2013-10-22
Filing date: 2014-10-14
Publication date: 2016-05-24
Also published as: US20160248476A1; JP2016537874A; CN105659504A; EP2866353A1; WO2015059004A1; CN105659504B; EP2866353B1; JP6291574B2; US9935683B2

Abstract

본 발명은 벡터링 그룹의 부분을 형성하는 특정한 통신 라인(L_n) 상에서 통신을 중단하기 위한 방법에 관한 것이다. 본 발명의 실시예에 따르면, 방법은 특정한 가입자 라인에 결합된 두 개의 피어 트랜시버(110_n; 210_n) 사이에 설정된 통신 경로가 질서있게 중단될 이탈 이벤트를 탐지하는 단계를 포함한다. 방법은 이탈 이벤트의 탐지에 후속하는 사전-접속해제 위상 동안, 두 개의 피어 트랜시버를 제1 심볼 위치들(S) 동안에는 각자의 오프 전력 상태들로, 그리고 남아있는 제2 심볼 위치들(DATA) 동안에는 각자의 온 전력 상태들로 스위칭하는 단계, 정규의 데이터 통신이 있다면 제2 심볼 위치들이 정규의 데이터 통신을 위해 사용되는 동안 제1 심볼 위치들 동안의 벡터링 그룹 내에서의 크로스토크를 특성화하는 단계, 및 크로스토크를 특성화하는 단계가 완료한 후 두 개의 피어 트랜시버를 각자의 오프 전력 상태들로 분명하게 스위칭하는 단계를 더 포함한다. 본 발명은 또한 트랜시버에 관한 것이다.

Description

벡터링 그룹 내에서의 질서있는 이탈{ORDERLY LEAVING WITHIN A VECTORING GROUP}

본 발명은 벡터링 그룹(vectoring group)의 통신 라인들 상에서 통신들을 중단(discontinuing)하기 위한 방법 및 관련된 장치에 관한 것이다.

크로스토크(또는 채널간 간섭)는 디지털 가입자 라인(DSL: Digital Subscriber Line) 통신 시스템들과 같은 MIMO(Multiple Input Multiple Output) 유선 통신 시스템들에 대한 채널 손상(channel impairment)의 주요 원인이다.

더 높은 데이터 속도에 대한 요구가 증가함에 따라, DSL 시스템들은 더 높은 주파수 대역들을 향하여 진화하고 있고, 여기서 이웃하는 송신 라인들(neighboring transmission lines)(즉, 케이블 바인더 내의 트위스팅된 구리 쌍들과 같이, 그들 길이의 일부 또는 전부에 걸쳐 인접하여 있는 송신 라인들) 사이의 크로스토크는 더 두드러진다{더 높은 주파수일수록 더 많은 커플링(coupling)이 있음}.

크로스토크를 완화하고(mitigate), 유효 처리량, 도달범위(reach) 및 라인 안정도를 최대화하기 위해 상이한 전략들이 개발되었다. 이 기술들은 정적 또는 동적 스펙트럼 관리 기술들(static or dynamic spectral management techniques)로부터 다중-사용자 신호 조정(multi-user signal coordination)(또는 벡터링)으로 점차 진화하고 있다.

채널간 간섭을 감소시키기 위한 하나의 기술은 공동 신호 프리코딩(joint signal precoding)이다: 송신 데이터 심볼들은 각자의 통신 채널들을 통해 송신되기 전에, 프리코더(precoder)를 공동으로 거쳐간다. 프리코더는 프리코더 및 통신 채널들의 연결(concatenation)이 수신기들에서 채널간 간섭을 거의 또는 전혀 없게 하는 것이다.

채널간 간섭을 감소시키기 위한 추가적인 기술은 공동 신호 사후-프로세싱(joint signal post-processing)이다: 수신된 데이터 심볼들은 탐지되기 전에 포스트코더(postcoder)를 공동으로 거쳐간다. 포스트코더는 통신 채널들 및 포스트코더의 연결이 수신기들에서 채널간 간섭을 거의 또는 전혀 없게 하는 것이다.

벡터링 그룹, 즉 신호들이 공동으로 프로세싱되는 통신 라인들의 집합의 선택은 양호한 크로스토크 완화 성능들을 달성하기 위하여 상당히 결정적이다. 벡터링 그룹 내에서, 각각의 통신 라인은 그룹의 다른 통신 라인들에 크로스토크를 유도하는 방해자 라인(disturber line)으로 고려되고, 동일한 통신 라인은 그룹의 다른 통신 라인들로부터 크로스토크를 수신하는 희생자 라인(victim line)으로 고려된다. 벡터링 그룹에 속하지 않는 라인들로부터의 크로스토크는 외부 노이즈(alien noise)로서 취급되고, 제거되지 않는다.

이상적으로, 벡터링 그룹은 물리적으로 그리고 두드러지게 서로 상호작용하는 통신 라인들의 전체 집합과 일치해야만 한다. 그러나, 로컬 루프 언번들링(local loop unbundling)(국가적 규제 정책들에 의해 부과됨) 및/또는 한정된 벡터링 용량들은 그러한 철저한 접근을 배제할 수 있고, 그 경우 벡터링 그룹은 모든 물리적으로 상호작용하는 라인 중 단지 부분집합만을 포함할 것이며, 그것에 의하여 한정된 벡터링 이득들을 산출한다.

신호 벡터링은 일반적으로 액세스 노드(access node) 내에서 수행되고, 여기서는 벡터링 그룹의 모든 통신 라인 상에서 동시에 송신되거나 그로부터 수신되는 모든 데이터 심볼이 이용 가능하다. 예를 들어, 신호 벡터링은 유리하게는, 중앙국(CO: Central Office)에 배치되는 디지털 가입자 라인 액세스 멀티플렉서(DSLAM: Digital Subscriber Line Access Multiplexer) 내에서, 또는 가입자 구역들(subscriber premises)에 더 가까운 파이버-페드 원격 유닛(fiber-fed remote unit)(스트리트 캐비넷, 폴 캐비넷, 빌딩 캐비넷 등)으로서 수행된다. 신호 프리코딩은 (고객 구역들을 향한) 다운스트림 통신에 특히 적절하고, 신호 사후-프로세싱은 (고객 구역들로부터의) 업스트림 통신에 특히 적절하다.

선형 신호 프리코딩 및 사후-프로세싱은 유리하게도 행렬곱들에 의하여 구현된다.

예를 들어, 선형 프리코더는 프리코딩 행렬과 송신 주파수 샘플들의 벡터의 행렬곱을 수행하고, 프리코딩 행렬은 전체 채널 행렬이 대각화되도록 하는 것이며, 이는 전체 채널의 비대각(off-diagonal) 계수들, 및 그에 따른 채널간 간섭이 대부분 0으로 감소한다는 것을 의미한다. 실제로, 1차 근사로서, 프리코더는 희생자 라인 상에서의 역위상(anti-phase) 크로스토크 사전-보상 신호들을 수신기에서 각각의 방해자 라인들로부터의 실제 크로스토크 신호들과 상쇄적으로(destructively) 간섭하는 직접 신호(direct signal)와 중첩시킨다.

유사하게, 선형 포스트코더는 크로스토크 제거 행렬(crosstalk cancellation matrix)과 수신된 주파수 샘플들의 벡터의 행렬곱을 수행하고, 크로스토크 제거 행렬은 또한 전체 채널 행렬이 대각화되도록 하는 것이다.

따라서, 실제 크로스토크를 적당히 완화하기 위하여 각각의 크로스토크 커플링들의 정확한 최신의 추정치를 얻는 것이 극도로 중요하다.

2010년 4월 ITU(International Telecommunication Union)에 의해 채택되고 "Self-FEXT Cancellation (Vectoring) For Use with VDSL2 Transceivers"로 명명된 권고 사항(참고 문헌, G.993.5)에서, 트랜시버(transceiver)들은 매 256개의 DATA 심볼 후에 주기적으로 발생하는 소위 SYNC 심볼들 상에서 다운스트림 및 업스트림 파일럿 시퀀스(pilot sequence)들을 발송하도록 구성된다. 주어진 희생자 라인 상에서, 톤(tone) 또는 톤들의 그룹마다 특정한 SYNC 심볼에 대해 측정되는 슬라이서 에러(또는 수신 에러 벡터)의 실수 및 허수 부분 모두를 포함하는 에러 샘플들이 추가의 크로스토크 추정을 위해 벡터링 컨트롤러에 보고된다. 에러 샘플들은 주어진 방해자 라인으로부터의 크로스토크 계수를 얻기 위하여 그 방해자 라인을 통하여 송신되는 주어진 파일럿 시퀀스와 상관된다. 다른 방해자 라인들로부터의 크로스토크 기여를 거절하기(reject) 위해, 파일럿 시퀀스들은 예를 들어, '+1' 및 '-1' 역위상 심볼들을 포함하는 월시-하다마드(Walsh-Hadamard) 시퀀스들을 사용하는 것에 의해 서로 직교하게 된다. 크로스토크 추정치들은 프리코딩 행렬의 또는 크로스토크 제거 행렬의 계수들을 초기화하거나 업데이트하기 위해 사용된다.

G.993.5 권고 사항에 따른 직교 파일럿 시퀀스들은 매우 효과적이고 언제나 크로스토크 채널들(초기화)의 또는 잔차 크로스토크 채널들(residual crosstalk channels)(추적)의 정확한 불편(unbiased) 추정치들을 생산한다. 그러나, 차세대 구리-액세스(next generation copper-access)를 위해 훨씬 더 넓은 송신 스펙트럼을 사용하더라도, 2차 효과들이 부상하기 시작한다.

예를 들어, 벡터링 그룹의 라인이 셧다운되고(shut down) 대응하는 트랜시버들이 송신 매체로부터 접속해제(disconnect)되는 경우, 중단된 라인 상의 임피던스 변화는 벡터링 그룹의 다른 여전히 활성(still-active)인 라인들 사이의 크로스토크 채널들에서의 현저한 변화를 유도한다. 실제로, 증가되는 반송파(carrier) 주파수와 함께, 2차 크로스토크, 즉, 방해자 라인으로부터 중단된 라인으로, 다음으로 다른 희생자 라인으로의 크로스토크는 더 이상 무시할 정도가 아니다. 중단된 라인 상에서 임피던스가 명목상 낮은 값(일반적으로 백 옴)으로부터 높은 값(일반적으로 수천 옴으로부터 개회로 임피던스까지)으로 변화하면, 중단된 라인으로의 및 중단된 라인으로부터의 크로스토크 커플링들은 변경되고, 그것에 의해 벡터링 그룹의 다른 여전히 활성인 라인들 상에서 몇몇 잔차 크로스토크를 산출한다. 따라서, 새로운 잔차 크로스토크 채널들을 특성화(characterize)하기 위하여 하나 이상의 라인이 중단된 후 몇몇 슈퍼 프레임(super frame) 동안 지속하는 새로운 크로스토크 취득 라운드(crosstalk acquisition round)가 발생할 필요가 있다. 그 동안에, 다른 여전히 활성인 라인들 상의 통신은 이러한 잔차 크로스토크에 의해 상당히 손상되고, 이는 사용자 경험에 영향을 주고 심지어는 라인 리트레인(line retrain)을 야기할 수 있다.

본 발명의 목적은 벡터링 그룹에서의 통신 라인의 질서있는 이탈(orderly leaving)을 개선하는 것이다.

본 발명의 제1 양태에 따르면, 벡터링 그룹의 부분을 형성하는 특정한 통신 라인 상의 통신을 중단하기 위한 방법은 특정한 가입자 라인에 결합된(coupled) 두 개의 피어 트랜시버(peer transceiver) 사이에 설정된 통신 경로가 질서있게 중단될 이탈 이벤트(leaving event)를 탐지하는 단계를 포함한다. 방법은 이탈 이벤트의 탐지에 후속하는 사전-접속해제 위상(pre-disconnection phase) 동안, 두 개의 피어 트랜시버를 제1 심볼 위치들 동안에는 각자의 오프 전력 상태들로, 그리고 남아있는(remaining) 제2 심볼 위치들 동안에는 각자의 온 전력 상태들로 스위칭하는 단계, 정규의(regular) 데이터 통신이 있다면 제2 심볼 위치들이 정규의 데이터 통신을 위해 사용되는 동안, 제1 심볼 위치들 동안의 벡터링 그룹 내에서의 크로스토크를 특성화(characterizing)하는 단계, 및 크로스토크를 특성화하는 단계가 완료한 후 두 개의 피어 트랜시버를 각자의 오프 전력 상태들로 분명하게(definitively) 스위칭하는 단계를 더 포함한다.

본 발명의 일 실시예에서, 트랜시버의 온 전력 상태는 전력이 공급되는 트랜시버의 송신 및 수신 경로들, 및 송신 매체의 특성 임피던스(characteristic impedance)에 가까운 명목 부하 임피던스 값(nominal load impedance value)에 의해 특성화되고, 트랜시버의 오프 전력 상태는 스위칭 오프되는 트랜시버의 선택된 또는 모든 활성 구성요소(active component) 및 추가적인 부하 임피던스 값(further load impedance value)에 의해 특성화된다.

본 발명의 일 실시예에서, 추가적인 부하 임피던스 값은 두 개의 피어 트랜시버 중 적어도 하나를 위한 명목 부하 임피던스 값과 상이하다.

본 발명의 일 실시예에서, 방법은 그 특성화된 크로스토크(so-characterized crosstalk)에 기반하여 벡터링 그룹 내에서의 크로스토크를 완화하기 위해 벡터링 프로세서(vectoring processor)를 구성하는 단계 및 두 개의 피어 트랜시버를 동시에(concomitantly) 각자의 오프 전력 상태들로 분명하게 스위칭하는 단계를 더 포함한다.

본 발명의 일 실시예에서, 벡터링 그룹 내에서의 크로스토크를 특성화하는 단계는 제1 심볼 위치들 동안 벡터링 그룹의 방해자 라인 상에서 크로스토크 조사 심볼들의 시퀀스(sequence of crosstalk probing symbol)를 송신하는 단계, 크로스토크 조사 심볼들이 송신되는 동안 벡터링 그룹의 희생자 라인 상에서 크로스토크 간섭(crosstalk interference)을 측정하는 단계, 및 측정된 크로스토크 간섭에 기반하여 방해자 라인으로부터 희생자 라인으로의 크로스토크 채널(crosstalk channel)을 특성화하는 단계를 포함한다.

본 발명의 일 실시예에서, 탐지된 이탈 이벤트는 두 개의 피어 트랜시버 중 하나에 의해 발행되는(issued) 사전-접속해제 메시지(pre-disconnection message)이고, 이에 의해, 통신 경로가 유효하게 해제되기(torn down) 전에 예비 단계들(preliminary steps)이 취해지는 것이다.

본 발명의 다른 양태에 따르면, 벡터링 그룹의 특정한 통신 라인 상에서 피어 트랜시버와의 통신 경로를 운영(operating)하기 위한 트랜시버는 통신 경로가 질서있게 중단될 이탈 이벤트의 탐지에 후속하는 사전-접속해제 위상 동안, 제1 심볼 위치들 동안에는 오프 전력 상태로, 그리고 남아있는 제2 심볼 위치들 동안에는 온 전력 상태로 스위칭하도록 구성된다. 제1 심볼 위치들은 벡터링 그룹 내에서의 크로스토크 특성화를 위해 사용되고, 정규의 데이터 통신이 있다면 제2 심볼 위치들이 정규의 데이터 통신을 위해 사용된다. 트랜시버는 크로스토크 특성화가 완료한 후 오프 전력 상태로 분명하게 스위칭하도록 더 구성된다.

트랜시버의 추가적인 특성화 실시예들은 첨부되는 청구항들에서 언급된다.

그러한 트랜시버는 CO에 배치되거나 가입자 구역들에 더 가까운 파이버-페드 원격 유닛(스트리트 캐비넷, 폴 캐비넷, 빌딩 캐비넷 등)으로서 배치되며, DSLAM, 이더넷 스위치(Ethernet switch), 에지 라우터(edge router) 등과 같은 액세스 플랜트(access plant) 상에서 가입자 디바이스들로 유선 통신 서비스들을 지원하는 액세스 노드의 부분을 형성할 수 있다.

그러한 트랜시버는 DSL 게이트웨이, DSL 라우터 등과 같은 가입자 루프(subscriber loop) 상에서 액세스 노드로 유선 통신 서비스들을 지원하는 고객 구역 장비(CPE: Customer Premises Equipment)의 부분을 대안적으로 형성할 수 있다.

기본 아이디어는 피어 트랜시버들을 특정한 심볼 위치들 동안 그것의 임피던스를 스위칭하도록 구성하는 것이다. 실제 트랜시버 접속해제에 앞서는 이른바 사전-접속해제 위상 동안, 두 개의 피어 트랜시버는 보통의 DATA 심볼들 동안 그것들의 온 임피던스 값(송신 매체의 특성 임피던스에 가까운 명목 임피던스 값)을 유지하고, 그것에 의해 벡터링 그룹의 다른 여전히 활성인 라인들 상에서의 데이터 통신을 손상(impairing)시키지 않지만, 오직 벡터링 컨트롤러(vectoring controller)가 새로 도래하는 크로스토크 환경을 적당하게 추정하도록 허용하기 위해서, SYNC 심볼들 동안에는 그것들 각자의 오프 임피던스 값(명목 임피던스 값에 비교하여 일반적으로 높은 임피던스 값)으로 스위칭한다.

크로스토크 특성화가 완료되고 나면, 두 개의 트랜시버 모두는 주어진 심볼로부터 계속하여 모든 후속하는 심볼(DATA 및 SYNC 심볼들 모두)에 대하여 그것들의 오프 임피던스 값으로 스위칭한다. 중단된 라인 상에서 임피던스 변화에 의해 야기되는 잔차 크로스토크가 어떠한 일시적인 손상 없이도 활성 라인들 상에서 적당하게 완화되도록, 벡터링 컨트롤러는 벡터링 프로세서가 주어진 심볼로부터 계속하여 새로운 크로스토크 추정치들로 구성되는 것을 확실하게 한다.

첨부 도면들과 함께 실시예의 후술하는 설명을 참조함으로써, 본 발명의 위의 및 다른 목적들 및 특징들은 더 명백해질 것이고, 본 발명 그 자체가 매우 잘 이해될 것이다:
도 1은 액세스 플랜트의 개관을 나타내고;
도 2는 본 발명에 따른 액세스 노드 및 각각의 CPE들을 나타낸고;
도 3은 질서있는 이탈 동안의 트랜시버 상태들을 나타내고;
도 4a는 라인이 중단된 때의 주파수 대비 크로스토크 진폭의 상대적인 변화의 그래프이고;
도 4b는 크로스토크 진폭 변화 대비 SNIR(Signal to Noise plus Interference ratio)의 변화의 그래프이다.

도 1에는 CO에서의 네트워크 유닛(10), 하나 이상의 광섬유를 통하여 네트워크 유닛(10)에 결합되고, 구리 루프 플랜트를 통하여 다양한 가입자 구역들에서 고객 구역 장비(CPE: Customer Premises Equipment)(30)에 더 결합된 원격으로 배치된(remotely-deployed) 액세스 노드(20)를 포함하는 액세스 플랜트(1)가 보여진다.

구리 루프 플랜트는 그 안에서 가입자 라인들이 서로 인접하여 있어서 서로 크로스토크를 유도하는 공통 액세스 세그먼트(common access segment)(40), 및 가입자 구역들에 최종적인 접속을 위한 약한 상호작용들의 전용 루프 세그먼트들(dedicated loop segments)(50)을 포함한다. 송신 매체는 일반적으로 구리 UTP(Unshielded Twisted Pairs)로 구성된다.

액세스 노드(20)는 공통 액세스 세그먼트(40) 내에서 유도된 크로스토크를 완화하고 각각의 가입자 라인들 상에서 달성 가능한 통신 데이터 속도들을 증가시키기 위하여 루프 플랜트 상에서 송신되거나 그로부터 수신되는 데이터 심볼들을 공동으로 프로세싱하기 위한 벡터링 프로세서를 포함한다.

도 2에는 동일한 벡터링 그룹의 부분을 형성하는 것으로 추정되는 N 개의 각자의 송신 라인(L₁ 내지 L_N)을 통하여 본 발명에 따른 N 개의 CPE(200₁ 내지 200_N)에 결합된 본 발명에 따른 액세스 노드(100)가 보여진다.

액세스 노드(100)는 다음을 포함한다:

- N 개의 DSL 트랜시버(110₁ 내지 110_N);

- 벡터링 프로세싱 유닛(Vectoring Processing Unit)(또는 VPU)(120);

- VPU(120)의 동작을 컨트롤하기 위한 벡터링 컨트롤 유닛(Vectoring Control Unit)(또는 VCU)(130); 및

- 동작 및 유지(O&M: Operation and Maintenance) 컨트롤러(140).

트랜시버들(110)은 VPU(120), VCU(130), 및 O&M 컨트롤러(140)에 개별적으로 결합된다. VCU(130)는 VPU(120)에 더 결합된다. O&M 컨트롤러(140)는 VCU(130)에 더 결합된다.

트랜시버들(110)은 각각 다음을 포함한다:

- 디지털 신호 프로세서(DSP: Digital Signal Processor)(111); 및

- 아날로그 프론트 앤드(AFE: Analog Front End)(112).

CPE들(200)은 각각 다음을 포함한다:

- DSL 트랜시버(210); 및

- O&M 컨트롤러(220).

트랜시버들(210)은 O&M 컨트롤러(220)에 결합된다.

DSL 트랜시버들(210)은 각각 다음을 포함한다:

- 디지털 신호 프로세서(DSP: Digital Signal Processor)(211); 및

- 아날로그 프론트 앤드(AFE: Analog Front End)(212).

AFE들(112 및 212)은 DAC(Digital-to-Analog Converter) 및 ADC(Analog-to-Digital Converter), 대역 외(out-of-band) 간섭을 거절하는 한편 적절한 통신 주파수 대역들 내에서 신호 에너지를 제한(confining)하기 위한 송신 필터 및 수신 필터, 송신 신호를 증폭하고 송신 라인을 구동하기 위한 라인 드라이버(line driver), 및 가능한 한 적은 노이즈로 수신 신호를 증폭하기 위한 LNA(Low Noise Amplifier)를 각자 포함한다.

AFE들(112 및 212)은 낮은 송신기-수신기 커플링 비율(transmitter-receiver coupling ratio)을 달성하면서 수신기 입력에 송신 라인을 결합하고 송신 라인에 송신기 출력을 결합하기 위한 하이브리드, 송신 라인의 특성 임피던스에 적응하기 위한 임피던스-정합 회로(impedance-matching circuitry), 및 격리 회로(isolation circuitry)(일반적으로 변압기)를 더 포함한다. TDD(Time Duplexing Division) 동작의 경우에서, 송신기와 수신기가 교대 방식으로 동작하기 때문에 유리하게도 하이브리드가 생략될 수 있는데, 송신 회로가 활성인 동안 수신 회로는 스위칭 오프되고(또는 수신 신호는 버려짐), 반대로 수신 회로가 활성인 동안 송신 회로는 스위칭 오프된다.

DSP들(111 및 211)은 각각 다운스트림 및 업스트림 DSL 통신 채널들을 운영하도록 구성된다.

DSP들(111 및 211)은 진단 또는 관리 명령들 및 응답들과 같은 DSL 컨트롤 트래픽을 운반하도록 사용되는 다운스트림 및 업스트림 DSL 컨트롤 채널들을 운영하도록 더 구성된다. 컨트롤 트래픽은 DSL 채널 상에서 사용자 트래픽과 멀티플렉싱된다.

보다 구체적으로, DSP들(111 및 211)은 사용자 및 컨트롤 데이터를 디지털 데이터 심볼들로 인코딩하고 변조(modulating)하기 위하여, 그리고 디지털 데이터 심볼들로부터 사용자 및 컨트롤 데이터를 복조(de-modulating)하고 디코딩하기 위한 것이다.

다음의 송신 단계들은 일반적으로 DSP들(111 및 211) 내에서 수행된다:

- 데이터 멀티플렉싱, 프레이밍(framing), 스크램블링(scrambling), 에러 컨트롤 인코딩 및 데이터 인터리빙(interleaving)과 같은 데이터 인코딩;

- 반송파 질서화 테이블(carrier ordering table)에 따라 반송파들을 질서화하는 단계, 질서있는 반송파들의 각각의 비트 로딩들에 따라 인코딩된 비트 스트림을 파싱(parsing)하는 단계, 및 아마도 TCM(Trellis Coded Modulation)을 사용하여 비트들의 각각의 청크(chunk)를 적절한 송신 성상점(constellation point)(각자의 반송파 진폭 및 위상을 가짐)에 매핑(mapping)하는 단계를 포함하는, 신호 변조;

- 신호 스케일링(signal scaling);

- 역 고속 푸리에 변환(IFFT: Inverse Fast Fourier Transform);

- CE(Cyclic Extension) 삽입; 및 아마도

- 타임-윈도잉(time-windowing).

다음의 수신 단계들은 일반적으로 DSP들(111 및 211) 내에서 수행된다:

- CE 제거, 및 아마도 타임-윈도잉;

- 고속 푸리에 변환(FFT: Fast Fourier Transform);

- 주파수 동등화(FEQ: Frequency EQualization);

- 각각의 모든 동등화된 주파수 샘플에 적절한 성상도 그리드(constellation grid) - 이것의 패턴은 각각의 반송파 비트 로딩에 의존함 - 를 적용하는 단계, 아마도 TCM 디코딩을 사용하여 예상되는 송신 성상점 및 대응하는 송신 비트 시퀀스를 탐지하는 단계, 및 반송파 질서화 테이블에 따라 비트들의 모든 탐지된 청크를 재질서화(re-ordering)하는 단계를 포함하는, 신호 복조 및 탐지; 및

- 데이터 디-인터리빙(de-interleaving), 에러 탐지 및/또는 정정, 디-스크램블링(de-scrambling), 프레임 경계 구분(frame delineation) 및 디-멀티플렉싱(de-multiplexing)과 같은, 데이터 디코딩.

DSP들(111)은 공동 신호 프리코딩을 위해 역 고속 푸리에 변환(IFFT: Inverse Fast Fourier Transform) 단계 전에 VPU(120)에 송신 주파수 샘플들을 공급하고, 공동 신호 사후-프로세싱을 위해 고속 푸리에 변환(FFT: Fast Fourier Transform) 단계 후에 VPU(120)에 수신 주파수 샘플들을 공급하도록 더 구성된다.

DSP들(111)은 추가 송신 또는 탐지를 위해 VPU(120)로부터 정정된 주파수 샘플들을 수신하도록 더 구성된다. 대안적으로, DSP들(111)은 추가 송신 또는 탐지 전에 초기 주파수 샘플들에 추가할 정정 샘플들을 수신할 수 있다.

VPU(120)는 송신 라인들 상에서 유도된 크로스토크를 완화하도록 구성된다. 이것은 예상되는 크로스토크의 추정치를 사전-보상하기 위해 송신 주파수 샘플들의 벡터를 프리코딩 행렬

와 곱하는 것(다운스트림)에 의해, 또는 초래되는 크로스토크의 추정치를 사후-보상하기 위해 수신된 주파수 샘플들의 벡터를 크로스토크 제거 행렬

와 곱하는 것(업스트림)에 의해 달성된다.

행렬

또는

에서, 행 n은 특정한 희생자 라인(L_n)을 나타내는 반면, 열 m은 특정한 방해자 라인(L_m)을 나타낸다. 교차 지점에서, 대응하는 방해자에게 적용되어야만 하는 커플링 계수(coupling coefficient)는 희생자 라인(L_n) 상에서 방해자 라인(L_m)으로부터의 크로스토크를 완화하기 위해 주파수 샘플을 송신하거나 수신한다. 예를 들어, 한정된 벡터링 용량(vectoring capability)들이 가장 강한 크로스토커들에 먼저 할당되기 때문에, 또는 또 다른 예를 들어 몇몇 라인들이 두드러지게 서로 상호작용하지 않는다는 사실 때문에, 행렬의 모든 계수들이 결정될 필요는 없다. 결정되지 않은 계수들은 바람직하게는 0으로 설정된다.

또한, 레거시 라인(legacy line)과 같이, 벡터링 동작이 지원되지 않거나 가능하지 않지만, 그럼에도 다른 통신 라인들과 두드러지게 간섭하는 통신 라인(L_n)만이 벡터링 그룹 내에서 방해자 라인으로서 고려된다는 점은 주목할 만하다. 따라서, 행렬

또는

의 대응하는 n번째 행의 비대각 계수들은 모두 0으로 설정된다.

VCU(130)는 기본적으로 VPU(120)의 동작을 컨트롤하기 위한 것이고, 보다 구체적으로는 벡터링 그룹의 송신 라인들 사이의 크로스토크 계수들을 추정하고, 그렇게 추정된 크로스토크 계수들로부터 프리코딩 행렬

및 크로스토크 제거 행렬

의 계수들을 초기화하고 업데이트하기 위한 것이다.

VCU(130)는 벡터링 매개변수들을 적절하게 구성하고 조정하는 것에 의해 트랜시버들(110 및 210)의 벡터링 동작을 더 컨트롤하기 위한 것이다.

VCU(130)는 먼저 다운스트림 SYNC 심볼들의 변조를 위해 트랜시버들(110)에 의해 사용될 다운스트림 파일럿 시퀀스들, 및 업스트림 SYNC 심볼들의 변조를 위해 트랜시버들(210)에 의해 사용될 업스트림 파일럿 시퀀스들 각각을 구성하는 것에 의해 시작한다. 송신 라인들(L₁ 내지 L_N)에 할당된 파일럿 시퀀스들은 {S_ntk}_{n=1..N,t=l..l+L-1,k=DS/US}로 표시되고, n은 1부터 N까지 범위의 라인 인덱스를 표시하며, t는 l부터 l+L-1까지 범위의 SYNC 심볼 인덱스를 표시하고, l은 크로스토크 취득 사이클의 시작을 위한 임의의 심볼 인덱스를 표시하고 L은 파일럿 시퀀스의 길이를 표시하며, k는 주파수 또는 반송파 인덱스를 표시하고, DS/US는 각각 다운스트림/업스트림 통신을 위해 사용되는 반송파 인덱스들의 집합을 표시한다(TDD 통신에서, 다운스트림 및 업스트림 통신들은 일반적으로 반송파들의 동일한 집합을 공유함). 현재, 공통 파일럿 시퀀스는 업스트림 및 다운스트림 통신 모두를 위해서는 물론, 모든 반송파에 걸쳐서 사용되는 것으로 추정된다.

파일럿 시퀀스들 {S_ntk}_n= _1..N,t ₌ _l..l _+L- _1,k ₌ _DS _/US는 상호 직교하는 파일럿 시퀀스들 {W_mt}_{m=1..M,t=0..L-1}의 집합(131)으로부터 선택되고, m은 시퀀스 인덱스를 표시하며, M은 집합(131)의 크기를 표시한다. 직교성 요구를 성취하기 위해, 상호 직교하는 파일럿 시퀀스들의 집합(131)의 크기 M은 벡터링된 라인들의 개수 N과 동일하거나 더 크고, 파일럿 시퀀스들의 길이 L과 동일하거나 더 작을 것이다.

VCU(130)는 다운스트림 통신을 위한 원격 트랜시버들(210)에 의한, 및 업스트림 통신을 위한 로컬 트랜시버들(110)에 의한 SYNC 심볼들의 탐지 동안 측정되는 것으로서 각각의 슬라이서 에러들 {E_ntk}_n= _1..N,t ₌ _l..l _+L- _1,k ₌ _DS _/US를 모은다.

VCU(130)는 방해자 라인(L_m)으로부터 희생자 라인(L_n)으로의 크로스토크 또는 잔차 크로스토크 계수를 추정하기 위하여, 각각의 희생자 라인(L_n) 상에서의 에러 샘플들 {E_ntk}_n,t ₌ _l..l _+L- _1,k ₌ _DS _/US를 각각의 방해자 라인(L_m) 상에서 송신되는 파일럿 시퀀스 {S_mtk}_m,t ₌ _l..l _+L- _1,k ₌ _DS _/US와 상관시킨다.

다음으로, 새로운 크로스토크 또는 잔차 크로스토크 추정치들은 프리코딩 행렬

및 크로스토크 제거 행렬

의 계수들을 초기화하거나 업데이트하기 위해 사용된다.

O&M 컨트롤러들(140 및 220)은 대응하는 DSL 통신 경로의 동작 상태에 기반하여 트랜시버들(110 및 210)의 전력 상태를 각각 컨트롤하도록 구성된다.

일반적으로, DSL 통신 경로는 셧다운되는 원격 CPE, 또는 접속해제되거나 결함이 있는 가입자 라인, 또는 과도한 측정된 에러율, 또는 DSL 통신 경로를 컨트롤되는 방식으로 접속해제하기 위해 로컬 또는 원격 조작자에 의해 발행되는 유지 명령, 또는 LT(Line termination) 카드, 전체 액세스 노드(100) 등과 같은 DSL 통신 경로를 지원하는 하드웨어의 조각을 불능화(disabling)하거나 리부팅(rebooting)하기 위한 유지 명령 때문에, 중단되고 L3 상태로 진행한다.

O&M 컨트롤러들(140 및 220)은 세 개의 전력 상태, 즉, PS0, PS1 및 PS2로 트랜시버들(110 및 210)을 각각 구성하는 것이 가능하다.

PS0 전력 상태는 통신 신호들이 송신되고 수신될 수 있기 위해 송신 및 수신 경로들이 전력을 공급받고 동작하는 전력 상태이며, 라인이 쇼타임(showtime)에 있는 경우의 디폴트(default) 전력 상태이고; PS2 전력 상태는 AFE의 선택된 또는 모든 활성 구성요소 및/또는 DSP의 선택된 또는 모든 기능이 영구적으로 셧다운되는 전력 상태이며, 라인이 다운된 경우의 디폴트 전력 상태이다. PS1 전력 상태는 혼합된 상태로서, PS2 전력 상태는 본 예에서는 SYNC 심볼들 동안인 특정한 심볼 위치들 동안에만 강제되고(enforced), 반면에 PS0 전력 상태는 본 예에서는 정규의 DATA 심볼들 동안인 남아있는 심볼 위치들에 대하여 강제된다.

PS2 전력 상태의 정확한 구현은 트랜시버의 특정한 하드웨어 구현에 의존하고, 트랜시버가 네트워크 측에서 동작하는지 가입자 측에서 동작하는지(xTU-O 대 xTU-R)에 의존한다.

예를 들어, 액세스 노드(100)에서, AFE(112) 내에서 라인 드라이버 및 DAC는 몇몇 상당한 전력 절약들을 달성하기 위해 셧다운될 수 있다. DSP(111)는 더 많은 전력을 절약하기 위해 모든 전술한 송신 단계를 더 보류할 수 있다. AFE(112) 내에서 수신 경로 및 DSP(111)의 수신 동작은 원격 CPE들(200)로부터 수신될 수 있는 임의의 핸드쉐이크 신호(handshake signal)를 리스닝하기(listen) 위해 동작을 유지한다.

또 다른 예를 들어, CPE들(200)에서, 전체 트랜시버(210){DSP(211) 및 AFE(212)를 포함함}는 DSL 통신이 더 이상 요구되지 않는 경우, 예컨대, CPE가 셧다운될 때, 또는 DSL 통신 경로가 어떤 로컬 인터페이스를 통하여 불능화될 때, 셧다운된다. 그러나, LoS(Loss of Signal)와 같이, 외부의 실패가 탐지될 때, CPE(200)는 핸드쉐이크 신호를 주기적으로 발행하고 액세스 노드(100)로부터 임의의 응답을 리스닝하는 것에 의해 DSL 통신 경로를 초기화하려는 시도를 계속하기 위해, 그것의 송신 및 수신 동작을 그대로 유지할 것으로 예상되며, 이는 PS0 전력 상태에 머무른다는 것을 의미한다.

이러한 활성 구성요소들이 스위칭 오프 또는 온되는 결과로서, 송신 라인으로부터 볼 때의 부하 임피던스는 송신 매체의 특성 임피던스(일반적으로, UTP에 대하여 100Ω)에 일치하는 것으로 기대되는 PS0 전력 상태에서의 제1 값 Z_ON과 PS2 전력 상태에서의 제2 값 Z_OFF 사이에서 변할 수 있다. 제2 값 Z_OFF는 피어 트랜시버들(110 및 210) 모두에 대해 제1 값 Z_ON과는 상이할 필요가 없지만, 그것들 중 적어도 하나에 대해서는 제1 값 Z_ON과 상이하다(일반적으로 몇몇 kΩ의 범위에 있음). 또한, 트랜시버들(210)은 다양한 하드웨어 구현들 때문에 상이한 Z_OFF 임피던스 값들을 가질 수 있다. PS0 및 PS2 전력 상태들에 있을 때의 트랜시버들(110)의 임피던스 부하 값들을 각각 Z1_ON 및 Z1_OFF로 표시하고; PS0 및 PS2 전력 상태들에 있을 때의 트랜시버들(210)의 임피던스 부하 값들을 각각 Z2_ON 및 Z2_OFF로 표시하기로 한다{모든 트랜시버(210)를 통틀어 동일한 것으로 추정됨}.

O&M 컨트롤러들(140 및 220)은 무질서한(disorderly) 이탈이 두 단부 중 하나에 의해 요청될 때마다 그들 각자의 행동들을 조화시키기(coordinate) 위해 각자의 통신 라인들을 통하여 서로 통신한다.

일반적으로, 본 예에서는 O&M 컨트롤러(220)인, 질서있는 이탈을 개시하는 O&M 컨트롤러는 사전-접속해제 위상으로의 진입을 트리거하기 위해, 본 예에서는 O&M 컨트롤러(140)인 원격 O&M 컨트롤러를 향해 통신 라인(L_n)을 통하여 PRE-L3-REQ 메시지를 발행한다. 이 메시지는 원격 트랜시버에 의해 승인되거나(acknowledged) 거절되는 것 중 하나이다.

PRE-L3-REQ 메시지가 거절될 때, 피어 트랜시버들은 사전-접속해제 위상을 통한 전이 없이 L3 상태로 즉시 진입하도록 기대된다.

PRE-L3-REQ 메시지가 승인될 때, O&M 컨트롤러들(140 및 220)은 그것들 각자의 트랜시버들(110 및 210)에게 혼합된 전력 상태 PS1으로 스위칭할 것을 지시하고(instruct)(도 2의 PS1-REQ 메시지 참조), 그것에 의해 SYNC 심볼들 동안에만 송신 라인의 각각의 단부들에서 임피던스 부하들로서 Z1_OFF 및 Z2_OFF를 산출하는 한편, 정규의 DATA 심볼들 동안에는 명목 임피던스 Z1_ON 및 Z2_ON을 유지한다. PS1 전력 상태로의 진입은 피어 트랜시버들(110 및 210) 사이에서 시간적으로 조화되고(time-coordinated), 주어진 심볼 인덱스 t1으로부터 계속하여 시작한다.

O&M 컨트롤러(140)는 사전-접속해제 위상으로 진입하는 라인에 대하여 VCU(130)에 알리도록 더 구성된다{도 2의 PRE-DISCONNECT-IND(L_n) 메시지 참조}. VCU(140)는 임의의 진행 중인 크로스토크 취득을 정지하고, 새로운 크로스토크 환경을 특성화하기 위해 벡터링 그룹의 다른 여전히 활성인 라인들의 일부 또는 전부에 대한 새로운 크로스토크 취득 라운드를 시작한다. O&M 컨트롤러(140)는 예를 들어 VCU(130)가 크로스토크 특성화에 이용 가능한지를 결정하기 위해 PRE-L3-REQ 메시지를 승인하기 전에 VCU(130)로부터의 인정(approval)을 더 구할 수 있다.

크로스토크 취득 라운드가 완료되고 대응하는 크로스토크 추정치들이 이용 가능해지면, VCU(130)는 O&M 컨트롤러(140)에 알린다{도 2의 PRE-DISCONNECT-CNF(L_n,t2) 메시지 참조}. VCU(130)는 새로운 크로스토크 추정치들로부터 프리코딩 행렬

및 크로스토크 제거 행렬

의 새로운 계수들을 도출해낸다. 새로운 계수들은 특정한 심볼 위치 t2로부터 계속하여 강제될 것이다. 예정된 심볼 위치 t2는 O&M 컨트롤러(140)에 알려진다.

그러면 곧, O&M 컨트롤러(140)는 통신 라인(L_n)을 통하여 L3-REQ 메시지를 발행하는 것에 의해 사전-접속해제 위상의 끝에 대하여 O&M 컨트롤러(220)에 알린다. L3-REQ 메시지는 두 개의 트랜시버 모두 VCU(130)에 의해 예정된 심볼 인덱스 t2에서 혹은 그 근처에서 PS2 상태로 분명하게 스위칭하도록 적시에 발행되고(도 2의 PS2-REQ 메시지 참조), 그것에 의해 송신 라인의 각각의 단부에서의 임피던스 부하들로서 Z1_OFF 및 Z2_OFF를 산출한다.

대안적으로, 두 개의 트랜시버 모두 정확한 예정된 시간에 PS2 전력 상태로 스위칭하게 하기 위해, 예정된 심볼 인덱스 t2는 L3-REQ 메시지에 인코딩될 수 있다.

트랜시버들이 대응하는 타이머의 만료시에, 그리고 크로스토크 특성화가 완료하는지 아닌지에 무관하게 L3 상태로 독자적으로 전이하게 하기 위해, 사전-접속해제 위상의 지연은 상한이 있을 수 있다.

라인 초기화 동안, 합류하는 라인(joining line)에서의 임피던스 변화 때문에 이미 활성(already-active)인 라인들을 방해하지 않기 위해 유사한 절차가 적용된다. 핸드쉐이크 위상에 후속하는 O-P-VECTOR1/R-P-VECTOR1 초기화 위상 동안, 합류하는 라인은 또 다른 혼합된 전력 상태 PS4로 진입하고, 여기서 PS0 전력 상태는 특정한 심볼 위치들 동안에만, 예를 들어 SYNC 심볼들 동안에만 강제되는 한편, PS2 전력 상태는 남아있는 심볼 위치들에 대하여, 예를 들어 정규의 DATA 심볼들 동안 강제된다. 아무튼, PS4 전력 상태는 PS1 전력 상태의 네거티브이다.

다음으로, VCU(130)는 합류하는 라인으로부터 이미 활성인 라인들로의 크로스토크 계수들을 학습한다. 합류하는 라인으로부터의 크로스토크가 특성화되고 프리코더가 그에 따라 구성된 때, 트랜시버들은 PS0 전력 상태로 스위칭할 수 있고 추가적인 초기화 단계들을 진행한다. 이러한 방식에서, 활성 라인들은 정규의 데이터 통신 동안의 합류하는 라인 상에서의 임피던스 변화에 의해 손상되지 않는다.

도 2에서 별개의 기능적인 엔티티들로서 묘사되더라도, O&M 컨트롤러들(140 및 220)은 각자의 트랜시버들(110 및 210)에 부분적으로 혹은 전체적으로 통합될 수 있음에 주목해야 한다.

도 3에서는 본 발명에 따른 질서있는 이탈 동안의 트랜시버들의 각자의 상태들이 보여진다.

모든 라인이 쇼타임에 있는 경우, 트랜시버들은 SYNC(S) 및 DATA 심볼 기간들 동안 PS0 전력 상태(온)에 있다. 질서있는 이탈에 대한 요청이 있을 때, 대응하는 트랜시버들은 특정한 심볼 인덱스 t1으로부터 PS1 전력 상태{비활성화(DEACTIVATING)}로 동시에 스위칭하고, 이는 비활성화 트랜시버들이 SYNC 심볼들 동안에는 PS2 전력 상태(오프)에 있고 정규의 DATA 심볼들 동안에는 PS0 전력 상태(온)에 있는 것을 의미한다. 그 동안에, 여전히 활성인 라인들의 트랜시버들은 PS0 디폴트 전력 상태에 남아있는다. 새로운 크로스토크 환경의 특성화가 완료하고 나면, 트랜시버들은 다른 주어진 심볼 인덱스 t2로부터 PS2 전력 상태{침묵(SILENT)}로 분명하게 스위칭하고, 벡터링 프로세서의 새로운 구성으로 동시에 스위칭한다. 전력 상태 스위칭은 각각의 심볼들의 CE 동안, 바람직하게는 두 개의 인접한 심볼 사이의 심볼 전이 기간인 윈도잉 간격(windowing interval) 동안 예정된다. 실제로, 라인 드라이버를 스위칭 온 또는 오프하는 데에 필요한 전형적인 시간은 CE 내에서 그것이 적합하도록 충분한, 대략 200 ns이다.

도 4a에는 본 예에서는 라인(L3)인 벡터링 그룹의 다른 라인이 중단될 때, 본 예에서는 라인들(L1 및 L2)인 벡터링 그룹의 두 활성 라인 상에서의 크로스토크 진폭들의 상대적인 변화의 그래프가 보여진다. 라인(L3)의 중단은 라인(L3)의 두 개의 부하 임피던스 중 하나를 Z_ON으로부터 Z_OFF로 스위칭하는 것에 의해 에뮬레이팅된다(emulated). 두 개의 부하 임피던스가 Z_OFF로 변화되는 경우, 변화는 훨씬 더 급격하다.

그래프는 10 dB보다 몇 dB 더 높은 크로스토크 진폭 변화를 보여준다. 충격은 뾰족한 크로스토크 딥(dip)들 근처에서 가장 큰데, 이는 딥 주파수(dip frequency)에서의 작은 변화가 딥 근처의 주파수들에 대한 크로스토크 진폭에 큰 차이를 도입하기 때문이다.

라인(L3)에서의 임피던스 변화는 또한 직접 채널들에서의 변화를 유도하는 점을 유의해야 한다. 이러한 변화들은 크로스토크 채널들에서 유도되는 변화들보다 훨씬 더 작은 진폭을 갖지만, 상이한 충격을 가진다.

도 4b에서는 도 4a에서 설명된 것과 같은 크로스토크 채널 진폭에서의 상대적인 변화에 대한 SNIR의 변화가 보여진다. 이 그래프에 대하여, 송신 전력은 -76 dBm/Hz와 동일하고, 노이즈 플로어는 -140 dBm/Hz와 동일하며, 명목 크로스토크 채널 진폭(임피던스 변화 전)은 -40 dB과 동일한 것으로 가정된다.

볼 수 있듯이, 크로스토크 채널 진폭에서의 1 dB의 변화는 SNIR에서의 6 DB의 변화를 야기하며, 이는 노이즈 마진을 위해 구성되는 전형적인 값이다. 그러한 임계값으로부터, 인코딩된 비트 스트림은 심하게 손상되기(corrupted) 시작한다.

'포함하는(comprising)'이라는 용어는 그 앞에 열거된 수단으로 제한되는 것으로 해석되어서는 안 된다라는 점에 주목해야 한다. 따라서, '수단 A 및 B를 포함하는 디바이스'라는 표현의 범위는 구성요소 A 및 B만으로 이루어진 디바이스들로 제한되어서는 안 된다. 그것은 본 발명에 관하여 디바이스의 관련 구성요소들이 A 및 B라는 것을 의미한다.

또한, '결합된(coupled)'이라는 용어는 직접적인 접속들만을 가리키도록 제한되는 것으로 해석되어서는 안 된다는 점에 주목해야 한다. 따라서, '디바이스 B에 결합된 디바이스 A'라는 표현의 범위는 디바이스 A의 출력이 디바이스 B의 입력에 직접 접속되는, 및/또는 그 반대의 경우인 디바이스들 또는 시스템들로 한정되어서는 안 된다. 그것은 A의 출력과 B의 입력 사이에, 및/또는 그 반대에 경로가 존재하여, 그것은 다른 디바이스들 또는 수단을 포함하는 경로일 수 있다는 것을 의미한다.

설명 및 도면들은 단지 본 발명의 원리들을 도시한다. 따라서, 통상의 기술자는 본 명세서에 명시적으로 설명되거나 보여지지 않더라도 본 발명의 원리들을 구현하는 다양한 배열들을 고안할 수 있을 것임을 이해할 것이다. 추가로, 본 명세서에 언급된 모든 예는 주로 독자가 본 발명의 원리들과 본 발명자(들)가 관련 기술을 발전시키는 데 기여한 개념들을 이해하는 데 도움을 주기 위한 단지 교육 목적만으로 분명히 의도된 것이며, 그러한 구체적으로 언급된 예들 및 조건들로 한정되지 않는 것으로 해석되어야 한다. 또한, 구체적인 예들뿐만 아니라, 본 발명의 원리들, 양태들, 및 실시예들을 언급하는 본 명세서의 모든 진술은 그것의 등가물들을 포괄하기 위해 의도된 것이다.

도면들에서 보여진 다양한 요소들의 기능들은 적절한 소프트웨어에 관련하여 소프트웨어를 실행할 수 있는 하드웨어뿐만 아니라 전용 하드웨어의 사용을 통하여 제공될 수 있다. 프로세서에 의해 제공될 때, 그 기능들은 단일 전용 프로세서에 의해, 단일 공유 프로세서에 의해, 또는 일부가 공유될 수 있는 복수의 개별 프로세서에 의해 제공될 수 있다. 또한, 프로세서는 소프트웨어를 실행할 수 있는 하드웨어만을 지칭하는 것으로 해석되어서는 안 되며, DSP(digital signal processor) 하드웨어, 네트워크 프로세서, ASIC(application specific integrated circuit), FPGA(field programmable gate array) 등을 암시적으로 포함할 수 있지만, 그에 한정되지는 않는다. 또한, ROM(read only memory), RAM(random access memory), 및 비휘발성 저장소와 같은 종래의 및/또는 커스텀의 다른 하드웨어도 포함될 수 있다.

Claims

벡터링 그룹(vectoring group)의 부분을 형성하는 특정한 통신 라인(L_n) 상의 통신을 중단(discontinuing)하기 위한 방법으로서,
상기 특정한 가입자 라인에 결합된(coupled) 두 개의 피어 트랜시버(peer transceiver)(110_n; 210_n) 사이에 설정된 통신 경로가 질서있게(orderly) 중단될 이탈 이벤트(leaving event)를 탐지하는 단계를 포함하고,
상기 방법은 상기 이탈 이벤트의 상기 탐지에 후속하는 사전-접속해제 위상(pre-disconnection phase) 동안, 상기 두 개의 피어 트랜시버를 제1 심볼 위치들(S) 동안에는 각자의 오프 전력 상태들로, 그리고 남아있는(remaining) 제2 심볼 위치들(DATA) 동안에는 각자의 온 전력 상태들로 스위칭하는 단계, 정규의(regular) 데이터 통신이 있다면 상기 제2 심볼 위치들이 상기 정규의 데이터 통신을 위해 사용되는 동안, 제1 심볼 위치들 동안의 상기 벡터링 그룹 내에서의 크로스토크를 특성화(characterizing)하는 단계, 및 상기 크로스토크를 특성화하는 단계가 완료한 후 상기 두 개의 피어 트랜시버를 상기 각자의 오프 전력 상태들로 분명하게(definitively) 스위칭하는 단계를 더 포함하는 방법.
제1항에 있어서, 트랜시버의 상기 온 전력 상태는 전력이 공급되는 상기 트랜시버의 송신 및 수신 경로들, 및 송신 매체의 특성 임피던스(characteristic impedance)에 가까운 명목 부하 임피던스 값(nominal load impedance value)(Z_ON1; Z_ON2)에 의해 특성화되고,
상기 트랜시버의 상기 오프 전력 상태는 스위칭 오프되는 상기 트랜시버의 선택된 또는 모든 활성 구성요소(active component), 및 추가적인 부하 임피던스 값(further load impedance value)(Z_OFF1; Z_OFF2)에 의해 특성화되는, 방법.
제2항에 있어서, 상기 추가적인 부하 임피던스 값은 상기 두 개의 피어 트랜시버 중 적어도 하나를 위한 상기 명목 부하 임피던스 값과 상이한, 방법.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 방법은 그 특성화된 크로스토크(so-characterized crosstalk)에 기반하여 상기 벡터링 그룹 내에서의 크로스토크를 완화하기 위해 벡터링 프로세서(vectoring processor)(120)를 구성하는 단계 및 상기 두 개의 피어 트랜시버를 동시에(concomitantly) 상기 각자의 오프 전력 상태들로 분명하게 스위칭하는 단계를 더 포함하는 방법.
제1항 내지 제4항 중 어느 한 항에 있어서, 상기 벡터링 그룹 내에서의 크로스토크를 특성화하는 단계는 상기 제1 심볼 위치들 동안 상기 벡터링 그룹의 방해자 라인(disturber line)(L_m) 상에서 크로스토크 조사 심볼들의 시퀀스(sequence of crosstalk probing symbols)(S_mtk)를 송신하는 단계, 상기 제1 심볼 위치들 동안 상기 크로스토크 조사 심볼들이 송신되는 동안 상기 벡터링 그룹의 희생자 라인(victim line)(L_n) 상에서 크로스토크 간섭(crosstalk interference)(E_ntk)을 측정하는 단계, 및 상기 측정된 크로스토크 간섭에 기반하여 상기 방해자 라인으로부터 상기 희생자 라인으로의 크로스토크 채널(crosstalk channel)을 특성화하는 단계를 포함하는, 방법.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 탐지된 이탈 이벤트는 상기 두 개의 피어 트랜시버 중 하나에 의해 발행되는(issued) 사전-접속해제 메시지(pre-disconnection message)(PRE-L3-REQ)이고, 이에 의해, 상기 통신 경로가 유효하게 해제되기(torn down) 전에 예비 단계들(preliminary steps)이 취해지는, 방법.
벡터링 그룹의 특정한 통신 라인(L_n) 상에서 피어 트랜시버(210_n; 110_n)와의 통신 경로를 운영(operating)하기 위한 트랜시버(110_n; 210_n)로서,
상기 트랜시버는 상기 통신 경로가 질서있게 중단될 이탈 이벤트의 상기 탐지에 후속하는 사전-접속해제 위상 동안, 제1 심볼 위치들(S) 동안에는 오프 전력 상태로, 그리고 남아있는 제2 심볼 위치들(DATA) 동안에는 온 전력 상태로 스위칭하도록 구성되고,
상기 제1 심볼 위치들은 상기 벡터링 그룹 내에서의 크로스토크 특성화를 위해 사용되고, 정규의 데이터 통신이 있다면 상기 제2 심볼 위치들이 상기 정규의 데이터 통신을 위해 사용되고, 상기 트랜시버는 크로스토크 특성화가 완료한 후 상기 오프 전력 상태로 분명하게 스위칭하도록 더 구성되는 트랜시버.
제7항에 있어서, 상기 트랜시버의 상기 온 전력 상태는 전력이 공급되는 상기 트랜시버의 송신 및 수신 경로들, 및 송신 매체의 특성 임피던스에 가까운 명목 부하 임피던스 값(Z_ON1; Z_ON2)에 의해 특성화되고,
상기 트랜시버의 상기 오프 전력 상태는 스위칭 오프되는 상기 트랜시버의 선택된 또는 모든 활성 구성요소, 및 추가적인 부하 임피던스 값(Z_OFF1; Z_OFF2)에 의해 특성화되는, 트랜시버(110_n; 210_n).
제8항에 있어서, 상기 추가적인 부하 임피던스 값은 상기 명목 부하 임피던스 값과 상이한, 트랜시버(110_n; 210_n).
제7항 내지 제9항 중 어느 한 항에 있어서, 상기 탐지된 이탈 이벤트는 상기 트랜시버에 의해 발행되거나 수신되는 사전-접속해제 메시지(PRE-L3-REQ)이고, 이에 의해, 상기 통신 경로가 유효하게 해제되기 전에 예비 단계들이 취해지는, 트랜시버(110_n; 210_n).
제7항 내지 제10항 중 어느 한 항에 따른 트랜시버(110_n)를 포함하는 액세스 노드(access node)(100).
제11항에 있어서, 상기 액세스 노드는 디지털 가입자 라인 액세스 멀티플렉서(DSLAM: Digital Subscriber Line Access Multiplexer)인 액세스 노드(100).
제7항 내지 제10항 중 어느 한 항에 따른 트랜시버(210_n)를 포함하는 고객 구역 장비(CPE: Customer Premises Equipment)(200).
제13항에 있어서, 상기 CPE는 디지털 가입자 라인(DSL: Digital Subscriber Line) 게이트웨이인 CPE(200).