KR20160053043A - Organic Light Emitting Display Device and Manufacturing Method thereof - Google Patents

Organic Light Emitting Display Device and Manufacturing Method thereof Download PDF

Info

Publication number
KR20160053043A
KR20160053043A KR1020140149275A KR20140149275A KR20160053043A KR 20160053043 A KR20160053043 A KR 20160053043A KR 1020140149275 A KR1020140149275 A KR 1020140149275A KR 20140149275 A KR20140149275 A KR 20140149275A KR 20160053043 A KR20160053043 A KR 20160053043A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
auxiliary electrode
layer
insulating film
Prior art date
Application number
KR1020140149275A
Other languages
Korean (ko)
Other versions
KR102320591B1 (en
Inventor
원상혁
이재균
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140149275A priority Critical patent/KR102320591B1/en
Publication of KR20160053043A publication Critical patent/KR20160053043A/en
Priority to KR1020210141820A priority patent/KR102578844B1/en
Application granted granted Critical
Publication of KR102320591B1 publication Critical patent/KR102320591B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention relates to an organic light emitting display device including a first substrate, a transmission part, a light emitting part, an auxiliary electrode, and an N^th contact hole (N is an integer of one or more). The transmission part is located on the first substrate and transmits natural light. The light emitting part is located on the first substrate and is adjacent to the transmission part and emits light by itself. The auxiliary electrode is located between the transmission part and the light emitting part. The contact hole is located in a region corresponding to the auxiliary electrode and has an undercut shape. Part of the auxiliary electrode is electrically connected to part of a lower electrode and part of an upper electrode by the contact hole. So, display quality can be improved.

Description

유기전계발광표시장치와 이의 제조방법{Organic Light Emitting Display Device and Manufacturing Method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display,

본 발명은 유기전계발광표시장치와 이의 제조방법에 관한 것이다.The present invention relates to an organic light emitting display and a method of manufacturing the same.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 및 플라즈마액정패널(Plasma Display Panel: PDP) 등과 같은 평판 표시장치(Flat Panel Display: FPD)의 사용이 증가하고 있다. 그 중 고해상도를 구현할 수 있고 소형화뿐만 아니라 대형화가 가능한 액정표시장치가 널리 사용되고 있다.As the information technology is developed, the market of display devices, which is a connection medium between users and information, is getting larger. Accordingly, a flat panel display (FPD) such as a liquid crystal display (LCD), an organic light emitting diode (OLED) display and a plasma liquid crystal display (PDP) ) Have been increasing. Among them, liquid crystal display devices capable of realizing high resolution and capable of not only miniaturization but also enlargement are widely used.

앞서 설명한 표시장치 중 일부 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널과 표시패널을 구동하는 구동부가 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시패널에 데이터신호를 공급하는 데이터구동부 등이 포함된다.Some organic light emitting display devices among the above-described display devices include a display panel including a plurality of sub-pixels arranged in a matrix form and a driver for driving the display panel. The driving unit includes a scan driver for supplying a scan signal (or a gate signal) to the display panel, and a data driver for supplying a data signal to the display panel.

유기전계발광표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.In an organic light emitting display, when a scan signal, a data signal, or the like is supplied to sub-pixels arranged in a matrix form, the selected sub-pixel emits light, thereby displaying an image.

유기전계발광표시장치는 자체 발광된 광을 출사하는 발광부를 갖는 구조뿐만 아니라 자연광을 투과시키는 투과부와 자체 발광된 광을 출사하는 발광부를 갖는 구조로 구현되기도 한다. 그런데, 종래에 제안된 투과부와 발광부를 갖는 유기전계발광표시장치는 표시패널에 형성된 전극의 저항 문제(고 저항이나 저항 차이 문제 등)로 인하여 휘도 불균일이 발생하는 문제가 보고되고 있어 이의 개선이 요구된다.The organic electroluminescent display device may have a structure having a light emitting portion for emitting self-emitted light, as well as a structure including a transparent portion transmitting natural light and a light emitting portion emitting self-emitted light. However, in the organic light emitting display device having the transmissive part and the light emitting part proposed in the related art, there has been reported a problem that luminance irregularity occurs due to the resistance problem (high resistance, resistance difference problem, etc.) of electrodes formed on the display panel, do.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은 격벽의 삭제를 통한 마스크 절감으로 공정성을 향상하고, 저저항 전극 구조를 갖는 표시패널을 구현하여 휘도 불균일 문제를 개선함은 물론 표시품질을 향상하는 것이다.In order to solve the problems of the background art described above, the present invention improves the fairness by reducing the mask through elimination of the barrier ribs, implements the display panel having the low resistance electrode structure, improves the luminance unevenness problem, will be.

상술한 과제 해결 수단으로 본 발명은 제1기판, 투과부, 발광부, 보조전극 및 제N(N은 1 이상 정수)개의 콘택홀을 포함하는 유기전계발광표시장치에 관한 것이다. 투과부는 제1기판 상에 위치하며 자연광을 투과시킨다. 발광부는 제1기판 상에 위치하고 투과부와 이웃하며 자체 발광된 광을 출사한다. 보조전극은 투과부와 발광부 사이에 위치한다. 콘택홀은 보조전극과 대응되는 영역에 위치하고 언더컷 형상을 갖는다. 보조전극의 일부는 콘택홀에 의해 하부전극의 일부 및 상부전극의 일부와 전기적으로 연결된다.The present invention relates to an organic light emitting display device including a first substrate, a transmissive portion, a light emitting portion, an auxiliary electrode, and an Nth (N is an integer of 1 or more) contact holes. The transmissive portion is located on the first substrate and transmits natural light. The light emitting portion is located on the first substrate and is adjacent to the transmissive portion and emits self-emitted light. The auxiliary electrode is positioned between the transmissive portion and the light emitting portion. The contact hole is located in the region corresponding to the auxiliary electrode and has an undercut shape. A part of the auxiliary electrode is electrically connected to a part of the lower electrode and a part of the upper electrode by the contact hole.

콘택홀은 하부전극의 일부와 상부전극의 일부가 전기적으로 연결되는 공간을 제공하는 함몰영역과, 보조전극의 일부와 하부전극의 일부가 전기적으로 연결되는 공간을 제공하는 비함몰영역을 포함할 수 있다.The contact hole may include a recessed region for providing a space in which a portion of the lower electrode and a portion of the upper electrode are electrically connected and a non-recessed region for providing a space in which a portion of the auxiliary electrode and a portion of the lower electrode are electrically connected. have.

언더컷은 보조전극이 위치하는 하부절연막의 일부가 함몰되고, 하부절연막 상에 위치하며 보조전극을 덮는 상부절연막의 일부가 관통되도록 형성될 수 있다.In the undercut, a part of the lower insulating film where the auxiliary electrode is located may be formed, and a part of the upper insulating film which is located on the lower insulating film and covers the auxiliary electrode may be formed to pass through.

보조전극은 발광부에 데이터신호를 전달하는 데이터라인과 평행을 이루며 라인 형태로 배치될 수 있다.The auxiliary electrode may be arranged in a line shape in parallel with a data line for transmitting a data signal to the light emitting portion.

보조전극은 데이터라인과 동일한 층에 위치할 수 있다.The auxiliary electrode may be located on the same layer as the data line.

하부전극의 일부는 발광부에 포함된 하부전극과 동일한 층에 위치하되, 전기적으로 분리될 수 있다.A part of the lower electrode is located in the same layer as the lower electrode included in the light emitting part, and can be electrically separated.

다른 측면에서 본 발명은 유기전계발광표시장치의 제조방법에 관한 것이다. 유기전계발광표시장치의 제조방법은 제1기판 상에 자연광을 투과시키는 투과부와 자체 발광된 광을 출사하는 발광부를 정의하고, 투과부와 발광부 사이에 위치하는 하부절연막 상에 보조전극을 형성하는 단계; 하부절연막 상에 위치하는 보조전극을 덮는 상부절연막을 형성하는 단계; 보조전극과 대응되는 영역에 언더컷 형상을 갖는 제N(N은 1 이상 정수)개의 콘택홀을 형성하는 단계; 상부절연막 상에 하부전극을 형성하는 단계; 상부절연막 상에 하부전극의 일부를 덮는 뱅크층을 형성하는 단계; 하부전극 상에 유기 발광층을 형성하는 단계; 및 유기 발광층 상에 상부전극을 형성하는 단계를 포함하고, 보조전극의 일부는 콘택홀에 의해 하부전극의 일부 및 상부전극의 일부와 전기적으로 연결된다.In another aspect, the present invention relates to a method of manufacturing an organic light emitting display. A method of manufacturing an organic electroluminescent display device includes defining a transmissive portion that transmits natural light on a first substrate and a light emitting portion that emits self-emitted light, and forming an auxiliary electrode on a lower insulating film positioned between the transmissive portion and the light emitting portion ; Forming an upper insulating film covering the auxiliary electrode located on the lower insulating film; Forming an Nth (N is an integer of 1 or more) contact holes having an undercut shape in a region corresponding to the auxiliary electrode; Forming a lower electrode on the upper insulating film; Forming a bank layer covering a part of the lower electrode on the upper insulating film; Forming an organic light emitting layer on the lower electrode; And forming an upper electrode on the organic light emitting layer, wherein a part of the auxiliary electrode is electrically connected to a part of the lower electrode and a part of the upper electrode by the contact hole.

콘택홀은 하부전극의 일부와 상부전극의 일부가 전기적으로 연결되는 공간을 제공하는 함몰영역과, 보조전극의 일부와 하부전극의 일부가 전기적으로 연결되는 공간을 제공하는 비함몰영역을 포함할 수 있다.The contact hole may include a recessed region for providing a space in which a portion of the lower electrode and a portion of the upper electrode are electrically connected and a non-recessed region for providing a space in which a portion of the auxiliary electrode and a portion of the lower electrode are electrically connected. have.

언더컷은 하부절연막의 일부가 함몰되고, 상부절연막의 일부가 관통되도록 형성될 수 있다.The undercut may be formed such that a part of the lower insulating film is recessed and a part of the upper insulating film is penetrated.

보조전극은 발광부에 데이터신호를 전달하는 데이터라인과 동일한 층에 위치하고, 데이터라인과 평행을 이루며 라인 형태로 배치되고, 하부전극의 일부는 발광부에 포함된 하부전극과 동일한 층에 위치하되, 전기적으로 분리될 수 있다.The auxiliary electrode is disposed in the same layer as the data line for transmitting the data signal to the light emitting portion and is arranged in a line shape in parallel with the data line and a part of the lower electrode is located on the same layer as the lower electrode included in the light emitting portion, And can be electrically separated.

본 발명은 보조전극을 사용(연결)하기 위한 격벽의 삭제를 통해 마스크 절감(마스크 공정 생략)으로 공정성을 향상할 수 있고, 데이터금속층(또는 소오스 드레인 금속층)의 일부를 보조전극으로 사용하므로 전극의 저항(저저항 전극 구조)을 낮출 수 있는 효과가 있다. 또한, 본 발명은 저저항 전극 구조를 갖는 표시패널을 구현할 수 있게 되므로 휘도 불균일 문제를 개선함은 물론 표시품질을 향상할 수 있는 효과가 있다.The present invention can improve the processability by mask reduction (mask process is omitted) by removing the barrier for use (connection) of the auxiliary electrode, and uses part of the data metal layer (or source drain metal layer) as the auxiliary electrode, It is possible to lower the resistance (low resistance electrode structure). In addition, since the present invention can realize a display panel having a low resistance electrode structure, there is an effect of improving not only luminance non-uniformity but also display quality.

도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성 예시도.
도 3은 실험예에 따른 서브 픽셀들을 보여주는 평면도.
도 4는 본 발명의 제1실시예에 따른 서브 픽셀들을 보여주는 평면도.
도 5는 전극과 보조전극을 보여주는 확대도.
도 6은 도 5의 A1-A2 영역을 보여주는 단면도.
도 7은 본 발명의 제1실시예에 따른 서브 픽셀의 단면 예시도.
도 8 및 도 9는 본 발명의 제2실시예에 따른 서브 픽셀들을 보여주는 평면도들.
도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 단면 예시도.
1 is a schematic block diagram of an organic light emitting display device.
Fig. 2 is an exemplary circuit configuration of a subpixel. Fig.
3 is a plan view showing subpixels according to an experimental example;
4 is a plan view showing subpixels according to a first embodiment of the present invention;
5 is an enlarged view showing an electrode and an auxiliary electrode.
FIG. 6 is a cross-sectional view showing regions A1-A2 of FIG. 5;
7 is a cross-sectional exemplary view of a subpixel according to a first embodiment of the present invention;
8 and 9 are plan views showing subpixels according to a second embodiment of the present invention.
10 is a cross-sectional exemplary view of a subpixel according to a second embodiment of the present invention;

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

<제1실시예>&Lt; Embodiment 1 >

도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성 예시도 이며, 도 3은 실험예에 따른 서브 픽셀들을 보여주는 평면도이다.FIG. 1 is a schematic block diagram of an organic light emitting display device, FIG. 2 is an exemplary circuit configuration of a subpixel, and FIG. 3 is a plan view showing subpixels according to an experimental example.

도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 게이트 구동부(140) 및 표시 패널(150)이 포함된다.1, an organic light emitting display includes an image processor 110, a timing controller 120, a data driver 130, a gate driver 140, and a display panel 150.

영상 처리부(110)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.The image processing unit 110 outputs a data enable signal DE together with a data signal DATA supplied from the outside. The image processing unit 110 may output at least one of a vertical synchronizing signal, a horizontal synchronizing signal, and a clock signal in addition to the data enable signal DE, but these signals are omitted for convenience of explanation.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.The timing controller 120 receives a data signal DATA from a video processor 110 in addition to a data enable signal DE or a driving signal including a vertical synchronizing signal, a horizontal synchronizing signal, and a clock signal. The timing controller 120 includes a gate timing control signal GDC for controlling the operation timing of the gate driver 140 and a data timing control signal DDC for controlling the operation timing of the data driver 130, .

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성된다.The data driver 130 samples and latches the data signal DATA supplied from the timing controller 120 in response to the data timing control signal DDC supplied from the timing controller 120 and converts the sampled data signal into a gamma reference voltage . The data driver 130 outputs the data signal DATA through the data lines DL1 to DLn. The data driver 130 is formed in the form of an IC (Integrated Circuit).

게이트 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(140)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.The gate driver 140 outputs the gate signal while shifting the level of the gate voltage in response to the gate timing control signal GDC supplied from the timing controller 120. The gate driver 140 outputs a gate signal through the gate lines GL1 to GLm. The gate driver 140 may be formed in the form of an IC (Integrated Circuit) or a gate in panel structure in the display panel 150.

표시 패널(150)은 데이터 구동부(130) 및 게이트 구동부(140)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(150)은 제1기판과 제2기판 사이에 위치하며 영상을 표시하는 서브 픽셀들(SP)을 포함한다.The display panel 150 displays an image corresponding to the data signal DATA and the gate signal supplied from the data driver 130 and the gate driver 140. The display panel 150 includes subpixels SP positioned between the first substrate and the second substrate and displaying an image.

서브 픽셀은 구조에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 형성된다. 서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.The subpixels are formed in a top emission mode, a bottom emission mode, or a dual emission mode depending on the structure. The subpixels SP include a red subpixel, a green subpixel, and a blue subpixel or a white subpixel, a red subpixel, a green subpixel, and a blue subpixel. The subpixels SP may have one or more different emission areas depending on the emission characteristics.

도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.As shown in FIG. 2, one sub-pixel includes a switching transistor SW, a driving transistor DR, a capacitor Cst, a compensation circuit CC, and an organic light emitting diode OLED. The organic light emitting diode OLED operates to emit light in accordance with the driving current generated by the driving transistor DR.

스위칭 트랜지스터(SW)는 제1게이트라인(GL1)을 통해 공급된 게이트신호에 응답하여 제1데이터라인(DL1)을 통해 공급되는 데이터신호가 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터전압에 따라 제1전원배선(VDD)과 제2전원배선(VSS) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다.The switching transistor SW operates in response to a gate signal supplied through the first gate line GL1 so that a data signal supplied through the first data line DL1 is stored as a data voltage in the capacitor Cst. The driving transistor DR operates so that a driving current flows between the first power supply line VDD and the second power supply line VSS in accordance with the data voltage stored in the capacitor Cst. The compensation circuit CC is a circuit for compensating the threshold voltage and the like of the driving transistor DR.

보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한바 이에 대한 구체적인 예시 및 설명은 생략한다. 박막 트랜지스터는 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic) 반도체층을 기반으로 구현된다.The compensation circuit CC consists of one or more thin film transistors and a capacitor. The configuration of the compensation circuit (CC) is very various according to the compensation method, and a detailed illustration and description thereof are omitted. The thin film transistor is implemented based on low temperature polysilicon (LTPS), amorphous silicon (a-Si), oxide or organic semiconductor layers.

도 2에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터구동부(130) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C 등으로 구성될 수도 있다.In FIG. 2, one compensator CC is included in one subpixel. However, the compensation circuit CC may be omitted when the subject of compensation is located outside the sub-pixel such as the data driver 130 or the like. That is, one subpixel is basically composed of a 2T (Transistor) 1C (Capacitor) structure including a switching transistor SW, a driving transistor DR, a capacitor Cst and an organic light emitting diode (OLED) (CC) is added, it may be composed of 3T1C, 4T2C, 5T2C, and the like.

앞서 설명된 유기전계발광표시장치는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다. 또한, 앞서 설명된 유기전계발광표시장치는 연성을 부여하여 곡면을 갖게 하거나 인위적으로 또는 기계적으로 구부러지게 하는 등 다양한 형태로 구현된다.The organic light emitting display device described above may be implemented as a top emission type, a bottom emission type, or a dual emission type. In addition, the organic light emitting display device described above may be implemented in various forms, such as providing curved surfaces, artificially or mechanically bending.

한편, 유기전계발광표시장치는 자체 발광된 광을 출사하는 발광부를 갖는 구조뿐만 아니라 자연광을 투과시키는 투과부와 자체 발광된 광을 출사하는 발광부를 갖는 구조로 구현되기도 한다.In addition, the organic light emitting display device may have a structure including a light emitting portion that emits self-emitted light, and a structure including a transmissive portion that transmits natural light and a light emitting portion that emits self-emitted light.

도 3에 도시된 바와 같이, 실험예의 표시패널은 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)을 갖는 발광부와 투과부를 갖는다. 발광부와 투과부는 이웃하여 위치한다. 발광부에 위치하는 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)은 데이터라인들(DLw, DLr, DLg, DLb)과 게이트라인들(GL)에 각각 구분되어 연결된다.As shown in Fig. 3, the display panel of the experimental example has a light emitting portion and a transparent portion having white, red, green and blue subpixels (W, R, G, B). The light emitting portion and the transmissive portion are located adjacent to each other. The white, red, green and blue subpixels W, R, G and B located in the light emitting portion are separately connected to the data lines DLw, DLr, DLg and DLb and the gate lines GL, respectively .

백색, 적색, 녹색, 청색 서브 픽셀들(W, R, G, B)은 각기 백색, 적색, 녹색 및 청색의 광을 발광한다. 투과부는 자연광을 투과한다. 실험예의 표시패널은 영상을 비표시할 때 뒷면에 위치하는 사진(그림), 문자, 숫자 등을 그대로 투과시킬 수 있다. 반면, 실험예의 표시패널에 영상이 표시되는 경우 투과된 사진 등은 비표시(사라지고)되고 표시패널에 공급된 데이터신호에 대응되는 영상이 표시된다.The white, red, green, and blue subpixels W, R, G, and B emit white, red, green, and blue light, respectively. The transmitting portion transmits natural light. The display panel of the experimental example can transmit a picture (picture), a letter, a number, etc. located on the back surface as it is when the picture is not displayed. On the other hand, when an image is displayed on the display panel of the experimental example, the transmitted picture or the like is not displayed (disappears) and an image corresponding to the data signal supplied to the display panel is displayed.

그런데, 실험예의 표시패널로 구현된 유기전계발광표시장치는 표시패널에 형성된 전극의 저항 문제(고 저항이나 저항 차이 문제 등)로 인하여 휘도 불균일이 발생하는 문제가 있어 본 발명은 다음과 같이 이 문제를 개선한다.However, the organic light emitting display device implemented with the display panel of the experimental example has the problem that the luminance unevenness occurs due to the resistance problem (high resistance, resistance difference problem, etc.) of electrodes formed on the display panel, .

도 4는 본 발명의 제1실시예에 따른 서브 픽셀들을 보여주는 평면도이고, 도 5는 전극과 보조전극을 보여주는 확대도이며, 도 6은 도 5의 A1-A2 영역을 보여주는 단면도이다.FIG. 4 is a plan view showing subpixels according to the first embodiment of the present invention, FIG. 5 is an enlarged view showing an electrode and an auxiliary electrode, and FIG. 6 is a cross-sectional view showing a region A1-A2 of FIG.

도 4에 도시된 바와 같이, 본 발명의 제1실시예의 표시패널은 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)을 갖는 발광부와 투과부를 갖는다. 발광부에 위치하는 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)은 데이터라인들(DLw, DLr, DLg, DLb)과 게이트라인들(GL)에 각각 구분되어 연결된다.As shown in Fig. 4, the display panel of the first embodiment of the present invention has a light emitting portion and a transmissive portion having white, red, green and blue subpixels (W, R, G, B). The white, red, green and blue subpixels W, R, G and B located in the light emitting portion are separately connected to the data lines DLw, DLr, DLg and DLb and the gate lines GL, respectively .

백색, 적색, 녹색, 청색 서브 픽셀들(W, R, G, B)은 각기 백색, 적색, 녹색 및 청색의 광을 발광한다. 투과부는 자연광을 투과한다. 실시예의 표시패널은 영상을 비표시할 때 뒷면에 위치하는 사진(그림), 문자, 숫자 등을 그대로 투과시킬 수 있다. 반면, 실시예의 표시패널에 영상이 표시되는 경우 투과된 사진 등은 비표시(사라지고)되고 표시패널에 공급된 데이터신호에 대응되는 영상이 표시된다.The white, red, green, and blue subpixels W, R, G, and B emit white, red, green, and blue light, respectively. The transmitting portion transmits natural light. The display panel of the embodiment can transmit a picture (figure), a letter, a number, etc. located on the back surface when the image is not displayed. On the other hand, when an image is displayed on the display panel of the embodiment, the transmitted picture or the like is not displayed (disappears) and an image corresponding to the data signal supplied to the display panel is displayed.

백색, 적색, 녹색, 청색 서브 픽셀들(W, R, G, B)은 하나의 픽셀로 정의된다. 하나의 픽셀로 정의된 발광부는 투과부와 같거나 투과부보다 작은 발광영역을 가질 수 있다. 그리고 발광영역은 백색, 적색, 녹색, 청색을 발광하는 영역으로 구분될 수 있으나 이에 한정되지 않는다.The white, red, green, and blue subpixels (W, R, G, B) are defined as one pixel. The light emitting portion defined by one pixel may have a light emitting region that is equal to or smaller than the transmissive portion. The light emitting region may be divided into regions emitting white light, red light, green light, and blue light, but the present invention is not limited thereto.

본 발명의 제1실시예의 표시패널은 발광부와 투과부 사이에 위치하는 보조전극(DLa)을 포함한다. 보조전극(DLa)은 데이터라인들(DLw, DLr, DLg, DLb)과 평행을 이루며 라인 형태로 형성된다. 보조전극(DLa)은 적어도 하나의 콘택홀(CH1 ~ CH3)을 통해 인접하여 노출된 전극들과 전기적으로 접속된다. 콘택홀(CH1 ~ CH3)은 사각형, 직사각형, 원형 타원형 또는 다각형 형태로 형성된다.The display panel of the first embodiment of the present invention includes an auxiliary electrode DLa positioned between the light emitting portion and the transmissive portion. The auxiliary electrode DLa is formed in a line shape in parallel with the data lines DLw, DLr, DLg, and DLb. The auxiliary electrode DLa is electrically connected to the adjacent electrodes exposed through at least one of the contact holes CH1 to CH3. The contact holes CH1 to CH3 are formed in a rectangular shape, a rectangular shape, a circular oval shape, or a polygonal shape.

도 5에 도시된 바와 같이, 제1 내지 제3콘택홀들(CH1 ~ CH3)은 언더컷 형상으로 형성됨에 따라 함몰영역(콘택홀들의 좌측)과 비함몰영역(콘택홀들의 우측)을 포함한다. 함몰영역은 캐소드전극과 애노드전극으로부터 독립된 더미애노드전극을 전기적으로 연결하는 공간을 제공하는 영역이고, 비함몰영역은 더미애노드드전극과 보조전극을 전기적으로 연결하는 공간을 제공하는 영역이다.As shown in FIG. 5, the first to third contact holes CH1 to CH3 are formed in an undercut shape, thereby including a recessed region (left side of the contact holes) and a non-recessed region (right side of the contact holes). The depression region is a region for providing a space for electrically connecting the cathode electrode and the dummy anode electrode independent of the anode electrode, and the non-depression region is a region for providing a space for electrically connecting the dummy anode electrode and the auxiliary electrode.

제1 내지 제3콘택홀들(CH1 ~ CH3)이 형성하는 언더컷(UC) 형상에 의해 캐소드전극은 함몰영역에서 더미애노드전극에 전기적으로 연결된다. 그리고 더미애노드전극은 비함몰영역에서 보조전극에 전기적으로 연결된다. 그리고 캐소드전극은 함몰영역과 비함몰영역의 외부영역인 주변영역(Anode와 보조전극 연결 Pass 참조)에 위치하는 더미애노드전극을 통해 보조전극에 전기적으로 연결된다.The cathode electrode is electrically connected to the dummy anode electrode in the recessed region by the undercut (UC) shape formed by the first to third contact holes CH1 to CH3. And the dummy anode electrode is electrically connected to the auxiliary electrode in the non-depressed region. The cathode electrode is electrically connected to the auxiliary electrode through the dummy anode electrode located in the recessed region and a peripheral region (see Anode and auxiliary electrode connection Pass) which is an outer region of the non-recessed region.

도 6에 도시된 바와 같이, 제1콘택홀(CH1)은 다음과 같이 형성된다. 하부절연막(155) 상에 데이터금속층을 형성하고 패터닝하여 보조전극(156d)(AUX)을 형성한다. 하부절연막(155) 상에 보조전극(156d)(AUX)을 덮는 상부절연막(157)을 형성한다.As shown in Fig. 6, the first contact hole CH1 is formed as follows. A data metal layer is formed on the lower insulating film 155 and patterned to form an auxiliary electrode 156d (AUX). An upper insulating film 157 is formed on the lower insulating film 155 to cover the auxiliary electrode 156d (AUX).

상부절연막(157) 상에 포토레지스트층(PR)을 형성하고, 보조전극(156d)(AUX)의 주변을 예컨대 건식(DE) 또는 습식(WE) 식각하여 보조전극(156d)(AUX)의 하부가 일정 공간 인입된 형태의 언더컷(UC) 형상을 갖는 제1콘택홀(CH1)을 형성한다. 언더컷(UC)은 보조전극(156d)(AUX)이 위치하는 하부절연막(155)의 일부가 함몰되고, 하부절연막(157) 상에 위치하며 보조전극(156d)(AUX)을 덮는 상부절연막(157)의 일부가 관통되도록 형성된다.A photoresist layer PR is formed on the upper insulating film 157 and the periphery of the auxiliary electrode 156d (AUX) is etched by dry (DE) or wet (WE) A first contact hole CH1 having an undercut (UC) shape in a certain space is formed. An undercut UC is formed on the lower insulating film 157. The lower insulating film 157 is formed on the lower insulating film 157 and covers the auxiliary electrode 156d (AUX) Is formed so as to pass through.

보조전극(156d)(AUX)의 주변을 식각하면, 제1콘택홀(CH1)에는 언더컷(UC) 형상에 의해 보조전극(156d)(AUX)의 하부에 위치하는 함몰영역과 보조전극(156d)(AUX)의 상부에 위치하는 비함몰영역을 갖는다. 제1콘택홀(CH1)의 언더컷(UC) 형상 부분은 비교적 완만한 경사를 가지고 있어 함몰영역과 그 주변영역 상에 박막이 형성되더라도 전기적으로 단절(단선) 되지 않는다.When the periphery of the auxiliary electrode 156d (AUX) is etched, the first contact hole CH1 is formed with a recessed region located under the auxiliary electrode 156d (AUX) by the undercut (UC) (AUX). The UC-shaped portion of the first contact hole CH1 has a relatively gentle inclination and is not electrically disconnected (disconnected) even if a thin film is formed on the recessed region and its peripheral region.

이후, 포토레지스트층(PR)을 제거하고 상부절연막(157) 상에 애노드전극, 더미애노드전극, 유기 발광층 및 캐소드전극을 형성하면, 기 설명된 바와 같이 캐소드전극은 더미애노드전극 및 보조전극에 전기적으로 연결된 저저항 전극 구조를 갖게 된다. 저저항 전극 구조는 표시패널에 형성된 전극의 저항 문제(고 저항이나 저항 차이 문제 등)로 인한 휘도 불균일 문제를 개선함은 물론 표시품질을 향상할 수 있다.Thereafter, when the photoresist layer PR is removed and an anode electrode, a dummy anode electrode, an organic light emitting layer, and a cathode electrode are formed on the upper insulating film 157, the cathode electrode is electrically connected to the dummy anode electrode and the auxiliary electrode, Resistance electrode structure connected to the lower electrode. The low-resistance electrode structure can improve the display quality as well as improve the problem of luminance unevenness due to the resistance problem (high resistance, resistance difference problem, etc.) of electrodes formed on the display panel.

이하, 코플라나 박막 트랜지스터를 기반으로 형성된 서브 픽셀을 이용하여 본 발명의 제1실시예에 대한 예를 설명한다. 다만, 이하에서는 제1콘택홀과 발광부 사이에 위치하는 영역을 보여주는 단면도를 참조하여 설명한다.Hereinafter, an example of the first embodiment of the present invention will be described using subpixels formed based on a coplanar thin film transistor. Hereinafter, a region located between the first contact hole and the light emitting portion will be described with reference to a cross-sectional view.

도 7은 본 발명의 제1실시예에 따른 서브 픽셀의 단면 예시도이다.7 is a cross-sectional exemplary view of a subpixel according to the first embodiment of the present invention.

도 7에 도시된 바와 같이, 제1기판(150a) 상에는 버퍼층(151)이 형성된다. 제1기판(150a)은 유리나 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.As shown in FIG. 7, a buffer layer 151 is formed on the first substrate 150a. The first substrate 150a may be formed of glass, polyimide (PI), polyethersulfone (PES), polyethylene terephthalate (PET), polycarbonate (PC), polyethylene naphthalate PEN), and acrylonitrile butadiene styrene (ABS).

버퍼층(151)은 제1기판(150a)으로부터 유출되는 유해 성분을 차단함과 동시에 이후에 형성되는 막과의 접착력을 향상하는 역할 등을 하는데, 이는 생략될 수도 있다. 버퍼층(151)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.The buffer layer 151 may block the harmful components flowing out from the first substrate 150a and improve the adhesive force with the film formed later, but may be omitted. The buffer layer 151 may be formed of a single layer or a multilayer of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

버퍼층(151) 상에는 반도체층(152)이 형성된다. 반도체층(152)은 소오스 및 드레인전극에 연결되는 소오스 및 드레인영역과 이들 사이에 위치하는 채널영역을 갖는다. 반도체층(152)은 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic)을 기반으로 구현된다. 실시예는 반도체층(152)이 IGZO(indium gallium zinc oxide) 등과 같은 비정질 산화물 반도체로 이루어진 것을 일례로 한다.A semiconductor layer 152 is formed on the buffer layer 151. The semiconductor layer 152 has source and drain regions connected to the source and drain electrodes and a channel region located therebetween. The semiconductor layer 152 is implemented based on low temperature polysilicon (LTPS), amorphous silicon (a-Si), oxide, or organic. In one embodiment, the semiconductor layer 152 is made of an amorphous oxide semiconductor such as indium gallium zinc oxide (IGZO).

버퍼층(151) 상에는 제1a 및 제1b절연막(153a, 153b)이 상호 이격하여 형성된다. 제1a 및 제1b절연막(153a, 153b)은 섬(Island) 형태로 형성된다. 제1a절연막(153a)은 반도체층(152)의 채널영역을 덮도록 위치하고, 제1b절연막(153b)은 커패시터(Cst)의 제1전극이 형성되는 영역에 대응하여 위치한다. 제1a 및 제1b절연막(153a, 153b)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.On the buffer layer 151, the first and the first insulating films 153a and 153b are formed apart from each other. The 1a and 1b insulating films 153a and 153b are formed in an island shape. The first insulating film 153a is located to cover the channel region of the semiconductor layer 152 and the first insulating film 153b is located corresponding to the region where the first electrode of the capacitor Cst is formed. The first and the first insulating films 153a and 153b may be formed of a single layer or multiple layers of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

제1a 및 제1b절연막(153a, 153b) 상에는 제1a 및 제1b게이트금속층(154a, 154b)이 형성된다. 제1a 및 제1b게이트금속층(154a, 154b)은 섬 형태로 형성된다. 제1a게이트금속층(154a) 박막 트랜지스터(TFT)의 게이트전극이 되고, 제1b게이트금속층(154b)은 커패시터(Cst)의 제1전극이 된다. 제1a 및 제1b게이트금속층(154a, 154b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.First and first gate metal layers 154a and 154b are formed on the first and the first insulating films 153a and 153b. The first and the first gate metal layers 154a and 154b are formed in an island shape. The first 1a gate metal layer 154a becomes the gate electrode of the thin film transistor TFT and the first b gate metal layer 154b becomes the first electrode of the capacitor Cst. The first and the first b gate metal layers 154a and 154b may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Or an alloy thereof, and may be composed of a single layer or multiple layers.

버퍼층(151) 상에는 하부절연막에 해당하는 제2절연막(155)이 형성된다. 제2절연막(155)은 버퍼층(151) 상에 형성된 제1a 및 제1b게이트금속층(154a, 154b)을 덮도록 형성된다. 제2절연막(155)은 반도체층(152)의 소오스 및 드레인영역의 일부를 노출하는 콘택홀을 갖는다. 제2절연막(155)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)이나 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다.On the buffer layer 151, a second insulating layer 155 corresponding to a lower insulating layer is formed. The second insulating film 155 is formed to cover the first and the first gate metal layers 154a and 154b formed on the buffer layer 151. [ The second insulating film 155 has a contact hole exposing a part of the source and drain regions of the semiconductor layer 152. The second insulating film 155 may be formed of an organic material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), a polyimide, a benzocyclobutene series resin, an acrylate or a photoacrylate &Lt; / RTI &gt;

제2절연막(155) 상에는 제1a 내지 제1d데이터금속층(156a ~ 156d)이 형성된다. 제1a데이터금속층(156a)은 반도체층(152)의 소오스영역에 연결된다. 제1b데이터금속층(156b)은 반도체층(152)의 드레인영역에 연결된다. 제1c데이터금속층(156c)은 커패시터(Cst)의 제1전극에 해당하는 제1b게이트금속층(154b)과 대응되는 영역에 형성된다. 제1d데이터금속층(156d)은 제1c데이터금속층(156c)과 이격하는 보조전극 영역에 형성된다.The first to the first d data metal layers 156a to 156d are formed on the second insulating film 155. [ The first data metal layer 156a is connected to the source region of the semiconductor layer 152. [ The first b data metal layer 156b is connected to the drain region of the semiconductor layer 152. [ The first c data metal layer 156c is formed in a region corresponding to the first b-gate metal layer 154b corresponding to the first electrode of the capacitor Cst. The first d data metal layer 156d is formed in the auxiliary electrode region spaced apart from the first c data metal layer 156c.

제1a 및 제1b데이터금속층(156a, 156b)은 박막 트랜지스터(TFT)의 소오스 및 드레인전극이 된다. 제1a 및 제1b데이터금속층(156a, 156b) 중 하나는 데이터라인에 연결(또는 데이터라인이 된다) 된다. 제1c데이터금속층(156c)은 커패시터(Cst)의 제2전극이 된다. 제1d데이터금속층(156d)은 보조전극이 된다. 제1a 및 제1b데이터금속층(156a, 156b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다. 예컨대, 제1a 및 제1b데이터금속층(156a, 156b)은 Cu/MoTi, MoTi/Cu/MoTi, Mo/Al 또는 Mo/AlNd 로 선택될 수 있다.The 1a and 1b data metal layers 156a and 156b are the source and drain electrodes of the thin film transistor TFT. One of the 1a and 1b data metal layers 156a and 156b is connected (or becomes a data line) to the data line. The first c data metal layer 156c becomes the second electrode of the capacitor Cst. The first d data metal layer 156d becomes an auxiliary electrode. The 1a and 1b data metal layers 156a and 156b may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Or an alloy thereof, and may be composed of a single layer or multiple layers. For example, the 1a and 1b data metal layers 156a and 156b may be selected from Cu / MoTi, MoTi / Cu / MoTi, Mo / Al, or Mo / AlNd.

제2절연막(155) 상에는 상부절연막에 해당하는 제3절연막(157)이 형성된다. 제3절연막(157)은 제1a 및 제1b데이터금속층(156a, 156b)을 덮도록 형성된다. 제3절연막(157)은 제1b데이터금속층(156b)과 제1d데이터금속층(156d)(AUX)의 일부를 노출하는 콘택홀을 갖는다.On the second insulating film 155, a third insulating film 157 corresponding to the upper insulating film is formed. The third insulating film 157 is formed to cover the first and the first data metal layers 156a and 156b. The third insulating film 157 has a contact hole exposing a portion of the first data metal layer 156b and the first data metal layer 156d (AUX).

제1d데이터금속층(156d)(AUX)의 일부를 노출하는 제1콘택홀(CH1)은 언더컷 구조로 형성된다. 제1콘택홀(CH1)은 언더컷 형상에 의해 보조전극인 제1d데이터금속층(156d)(AUX)의 하부에 위치하는 함몰영역(제1콘택홀의 좌측)과 보조전극(156d)(AUX)의 상부에 위치하는 비함몰영역(제1콘택홀의 우측)을 갖는다. 언더컷 구조의 제1콘택홀(CH1)은 제3절연막(157)과 제2절연막(155)에 걸쳐 형성된다. 제3절연막(157)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.The first contact hole CH1 exposing a part of the first d data metal layer 156d (AUX) is formed in an undercut structure. The first contact hole CH1 is formed in the shape of an undercut so as to extend from the bottom of the first d data metal layer 156d (AUX), which is the auxiliary electrode, to the top of the auxiliary electrode 156d (AUX) (Right side of the first contact hole). The first contact hole CH1 of the undercut structure is formed over the third insulating film 157 and the second insulating film 155. [ The third insulating layer 157 may be a single layer or multiple layers of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

제3절연막(157) 상에는 제1a 내지 제1c하부전극(158a ~ 158c)이 형성된다. 제1a하부전극(158a)은 제1b데이터금속층(156b)과 대응되는 영역에 형성된다. 제1b하부전극(158b)은 제1a하부전극(158a)과 전기적으로 분리되고(이격 되고) 제1콘택홀(CH1)의 함몰영역의 주변에 형성된다. 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역의 주변에 형성된다. 제1b 내지 제1c하부전극(158b, 158c)은 더미애노드전극으로 정의된다.On the third insulating film 157, first to lower first electrodes 158a to 158c are formed. The first lower electrode 158a is formed in a region corresponding to the first data metal layer 156b. The first lower electrode 158b is electrically separated from the first lower electrode 158a and is formed around the recessed region of the first contact hole CH1. The first c lower electrode 158c is formed in the periphery of the non-depressed region of the first contact hole CH1. The first to the first c lower electrodes 158b and 158c are defined as dummy anode electrodes.

제1a하부전극(158a)은 제1b데이터금속층(156b)과 대응되는 영역에 형성되므로 제1b데이터금속층(156b)과 전기적으로 연결된다. 제1b하부전극(158b)은 제1콘택홀(CH1)의 함몰영역의 주변에 형성되므로 일부는 제1콘택홀(CH1)의 주변영역에 형성되고 남은 일부는 제1콘택홀(CH1)의 함몰영역에 형성된다. 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역의 주변에 형성되므로 일부는 제1콘택홀(CH1)의 주변영역에서 제1b하부전극(158b)과 전기적으로 연결되고 남은 일부는 제1콘택홀(CH1)의 비함몰영역에서 제1d데이터금속층(156d)(AUX)과 전기적으로 연결된다.The first lower electrode 158a is formed in a region corresponding to the first data metal layer 156b and thus is electrically connected to the first data metal layer 156b. Since the first lower electrode 158b is formed in the periphery of the depression region of the first contact hole CH1, a part of the first lower electrode 158b is formed in the peripheral region of the first contact hole CH1, Region. The first c lower electrode 158c is formed in the periphery of the non-depressed region of the first contact hole CH1 so that a part of the first lower electrode 158c is electrically connected to the first b lower electrode 158b in the peripheral region of the first contact hole CH1, A part of which is electrically connected to the first d data metal layer 156d (AUX) in the non-depressed region of the first contact hole CH1.

제1a 내지 제1c하부전극(158a ~ 158c)은 유기 발광다이오드(OLED)의 애노드전극 또는 캐소드전극으로 선택된다. 제1a 내지 제1c하부전극(158a ~ 158c)은 불투명한 금속 재료, 투명한 산화물 재료 또는 불투명한 금속 재료와 투명한 산화물 재료로 선택된다. 예컨대, 제1a 내지 제1c하부전극(158a ~ 158c)은 애노드전극으로 선택될 수 있고, 이는 반사판 역할을 겸할 수 있다.The first to c-th lower electrodes 158a to 158c are selected as an anode electrode or a cathode electrode of the organic light emitting diode OLED. The first to the first c lower electrodes 158a to 158c are selected from an opaque metal material, a transparent oxide material or an opaque metal material and a transparent oxide material. For example, the first to the first c lower electrodes 158a to 158c may be selected as an anode electrode, and this may also serve as a reflector.

한편, 제1a하부전극(158a)에 대응되는 영역은 발광부에 해당하지만 제1b 및 제1c하부전극(158b, 158c)에 대응되는 영역은 비발광부(또는 투과부)에 해당한다.On the other hand, the region corresponding to the first lower electrode 158a corresponds to the light emitting portion, and the region corresponding to the first b and the first c lower electrodes 158b and 158c corresponds to the non-light emitting portion (or the transmissive portion).

제3절연막(157) 상에는 뱅크층(159)이 형성된다. 뱅크층(159)은 제1a하부전극(158a)의 일부를 노출하는 콘택홀을 갖는다. 뱅크층(159)은 제1콘택홀(CH1)에 의해 함몰영역과 비함몰영역을 갖는다. 뱅크층(159)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)이나 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다.On the third insulating film 157, a bank layer 159 is formed. The bank layer 159 has a contact hole exposing a part of the first lower electrode 158a. The bank layer 159 has a recessed region and a non-recessed region by the first contact hole CH1. The bank layer 159 is formed of an organic material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), a polyimide, a benzocyclobutene series resin, an acrylate, or a photoacrylate Lt; / RTI &gt;

뱅크층(159) 상에는 제1a 및 제1b유기 발광층(160a, 160b)이 형성된다. 제1a유기 발광층(160a)은 제1a하부전극(158a)과 더불어 제1콘택홀(CH1)의 함몰영역에 위치하는 제1b하부전극(158b)을 덮도록 형성된다. 제1b유기 발광층(160b)은 제1콘택홀(CH1)의 비함몰영역에 위치하는 제1c하부전극(158c)을 덮도록 형성된다.On the bank layer 159, first and first organic light emitting layers 160a and 160b are formed. The first organic emission layer 160a is formed to cover the first lower electrode 158a and the first lower electrode 158b located in the recessed region of the first contact hole CH1. The first organic light emitting layer 160b is formed to cover the first c lower electrode 158c located in the non-concave region of the first contact hole CH1.

제1a 및 제1b유기 발광층(160a, 160b)은 적색, 녹색, 청색, 백색 등을 발광하는 층이다. 제1a 및 제1b유기 발광층(160a, 160b)은 발광층과 더불어 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상을 포함할 수 있다. 또한, 제1a 및 제1b유기 발광층(160a, 160b)은 정공과 전자의 원활하고 균형있는 이동과 효율적인 발광을 기여하는 기능층(들)을 더 포함할 수 있다.The 1a and 1b organic luminescent layers 160a and 160b are layers emitting red, green, blue, and white light. The first and the first organic luminescent layers 160a and 160b may include at least one of a hole injecting layer, a hole transporting layer, an electron transporting layer, and an electron injecting layer together with a light emitting layer. Further, the first and the first organic luminescent layers 160a and 160b may further include a functional layer (s) contributing to smooth and balanced movement of holes and electrons and efficient luminescence.

제1a 및 제1b유기 발광층(160a, 160b) 상에는 제1a 및 제1b상부전극(161a, 161b)이 형성된다. 제1a상부전극(161a)은 제1a유기 발광층(160a)과 더불어 제1c하부전극(158c)의 일부를 덮도록 형성되고, 제1b상부전극(161b)은 제1b유기 발광층(160b)을 덮도록 형성된다.First and first b upper electrodes 161a and 161b are formed on the first and second organic light emitting layers 160a and 160b. The first upper electrode 161a is formed to cover a part of the first lower electrode 158c in addition to the first lower organic emission layer 160a and the first upper organic layer 161b covers the first organic emission layer 160b. .

제1a 및 제1b유기 발광층(160a, 160b)은 제1a 내지 제1c하부전극(158a ~ 158c) 대비 스텝 커버리지가 떨어지므로 제1콘택홀(CH1)의 언더컷 형상에 의해 끊김이 발생하게 된다. 그 결과, 함몰영역에 위치하는 제1b하부전극(158b)은 노출되고, 이는 제1a상부전극(161a)과 전기적으로 연결된다.The step coverage of the first and the first organic light emitting layers 160a and 160b is lower than that of the first to the first c lower electrodes 158a to 158c so that the first and second organic light emitting layers 160a and 160b are disconnected by the undercut shape of the first contact hole CH1. As a result, the first b lower electrode 158b located in the recessed region is exposed, which is electrically connected to the first upper electrode 161a.

제1a상부전극(161a)은 제1콘택홀(CH1)의 함몰영역에서 제1b하부전극(158b)과 전기적으로 연결된다. 그리고 제1b하부전극(158b)은 제1콘택홀(CH1)의 주변영역에서 제1c하부전극(158c)과 전기적으로 연결된다. 그리고 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역에서 제1d데이터금속층(156d)(AUX)과 전기적으로 연결된다. 그 결과, 제1a상부전극(161a)은 제1c하부전극(158c)과 제1d데이터금속층(156d)(AUX)에 연결됨에 따라 저저항 전극 구조를 갖게 된다. 한편, 제1c하부전극(158c)과 제1d데이터금속층(156d)(AUX)은 전기적 연결 특성을 향상할 수 있도록 스텝 커버리지(Step coverage)가 좋은 재료로 선택되는 것이 바람직하다.The first upper electrode 161a is electrically connected to the first lower electrode 158b in the recessed region of the first contact hole CH1. The first lower electrode 158b is electrically connected to the first lower electrode 158c in the peripheral region of the first contact hole CH1. The first c lower electrode 158c is electrically connected to the first d data metal layer 156d (AUX) in the non-depressed region of the first contact hole CH1. As a result, the first upper electrode 161a is connected to the first lower electrode 158c and the first d data metal layer 156d (AUX) to have a low resistance electrode structure. It is preferable that the first c lower electrode 158c and the first d data metal layer 156d (AUX) are selected as materials with good step coverage so as to improve electrical connection characteristics.

제1a 및 제1b상부전극(161a, 161b)은 유기 발광다이오드(OLED)의 캐소드전극 또는 애노드전극으로 선택된다. 제1a 및 제1b상부전극(161a, 161b)은 투명한 산화물 재료, 불투명한 금속 재료 또는 불투명한 금속 재료와 투명한 산화물 재료로 선택된다.The 1a and 1b upper electrodes 161a and 161b are selected as a cathode electrode or an anode electrode of the organic light emitting diode OLED. The 1a and 1b upper electrodes 161a and 161b are selected from a transparent oxide material, an opaque metal material or an opaque metal material and a transparent oxide material.

이상의 서브 픽셀로 이루어진 표시패널을 제작하는 공정에서는 총 7개의 마스크가 사용된다. 구체적으로, 반도체층(152), 제1a 및 제1b게이트금속층(154a, 154b), 제2절연막(155), 제1a 내지 제1d데이터금속층(156a ~ 156d), 제3절연막(157), 제1a 내지 제1c하부전극(158a ~ 158c) 및 뱅크층(159)을 형성할 때 마스크가 사용된다. A total of seven masks are used in the process of fabricating the display panel made up of subpixels. Specifically, the semiconductor layer 152, the first and the first gate metal layers 154a and 154b, the second insulating film 155, the first to d data metal layers 156a to 156d, the third insulating film 157, Masks are used to form the first to e &lt; th &gt; c lower electrodes 158a to 158c and the bank layer 159, respectively.

<제2실시예>&Lt; Embodiment 2 >

도 8 및 도 9는 본 발명의 제2실시예에 따른 서브 픽셀들을 보여주는 평면도들이고, 도 10은 본 발명의 제2실시예에 따른 서브 픽셀의 단면 예시도이다.FIGS. 8 and 9 are plan views showing subpixels according to a second embodiment of the present invention, and FIG. 10 is a cross-sectional view of a subpixel according to a second embodiment of the present invention.

도 8에 도시된 바와 같이, 본 발명의 제2실시예의 표시패널은 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)을 갖는 발광부와 투과부를 갖거나 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)을 갖는 발광부와 투과부를 갖는다.8, the display panel of the second embodiment of the present invention has a light emitting portion and a transmissive portion having white, red, green and blue subpixels (W, R, G, B) And has a light emitting portion and a transmissive portion having blue subpixels (W, R, G, B).

발광부에 위치하는 백색, 적색, 녹색 및 청색 서브 픽셀들(W, R, G, B)은 데이터라인들(DLw, DLr, DLg, DLb)과 게이트라인들(GL)에 각각 구분되어 연결된다. 백색, 적색, 녹색, 청색 서브 픽셀들(W, R, G, B)은 각기 백색, 적색, 녹색 및 청색의 광을 발광한다. 투과부는 자연광을 투과한다. The white, red, green and blue subpixels W, R, G and B located in the light emitting portion are separately connected to the data lines DLw, DLr, DLg and DLb and the gate lines GL, respectively . The white, red, green, and blue subpixels W, R, G, and B emit white, red, green, and blue light, respectively. The transmitting portion transmits natural light.

실시예의 표시패널은 영상을 비표시할 때 뒷면에 위치하는 사진(그림), 문자, 숫자 등을 그대로 투과시킬 수 있다. 반면, 실시예의 표시패널에 영상이 표시되는 경우 투과된 사진 등은 비표시(사라지고)되고 표시패널에 공급된 데이터신호에 대응되는 영상이 표시된다.The display panel of the embodiment can transmit a picture (figure), a letter, a number, etc. located on the back surface when the image is not displayed. On the other hand, when an image is displayed on the display panel of the embodiment, the transmitted picture or the like is not displayed (disappears) and an image corresponding to the data signal supplied to the display panel is displayed.

백색, 적색, 녹색, 청색 서브 픽셀들(W, R, G, B)은 하나의 픽셀로 정의된다. 하나의 픽셀로 정의된 발광부는 투과부와 같거나 투과부보다 작은 발광영역을 가질 수 있다. 그리고 발광영역은 백색, 적색, 녹색, 청색을 발광하는 영역으로 구분될 수 있으나 이에 한정되지 않는다.The white, red, green, and blue subpixels (W, R, G, B) are defined as one pixel. The light emitting portion defined by one pixel may have a light emitting region that is equal to or smaller than the transmissive portion. The light emitting region may be divided into regions emitting white light, red light, green light, and blue light, but the present invention is not limited thereto.

본 발명의 제2실시예의 표시패널은 발광부와 투과부 사이에 위치하는 보조전극(DLa)을 포함한다. 보조전극(DLa)은 데이터라인들(DLw, DLr, DLg, DLb)과 평행을 이루며 라인 형태로 형성된다. 보조전극(DLa)은 제N개(N은 3 이상 정수)의 콘택홀(CH1 ~ CHn)을 통해 인접하여 노출된 전극들과 전기적으로 접속된다. 보조전극(DLa)은 투과부를 따라 상호 일정 간격 이격하여 형성된다. 콘택홀(CH1 ~ CHn)이 이와 같이 다수로 형성되면 보조전극(DLa)과 전극들 간의 접촉 저항을 줄일 수 있게 된다.The display panel of the second embodiment of the present invention includes an auxiliary electrode DLa positioned between the light emitting portion and the transmissive portion. The auxiliary electrode DLa is formed in a line shape in parallel with the data lines DLw, DLr, DLg, and DLb. The auxiliary electrode DLa is electrically connected to the adjacent electrodes exposed through the N (N is an integer of 3 or more) contact holes CH1 to CHn. The auxiliary electrodes DLa are spaced apart from one another along the transmissive portion. When the plurality of contact holes CH1 to CHn are formed in this manner, the contact resistance between the auxiliary electrode DLa and the electrodes can be reduced.

본 발명의 제2실시예의 표시패널은 보조전극(DLa)과 콘택홀(CH1 ~ CHn)의 구조에 의해 캐소드전극이 더미애노드전극 및 보조전극에 전기적으로 연결된 저저항 전극 구조를 갖게 된다.The display panel of the second embodiment of the present invention has a low resistance electrode structure in which the cathode electrode is electrically connected to the dummy anode electrode and the auxiliary electrode by the structure of the auxiliary electrode DLa and the contact holes CH1 to CHn.

이하, 코플라나 박막 트랜지스터를 기반으로 형성된 서브 픽셀을 이용하여 본 발명의 제2실시예에 대한 예를 설명한다. 다만, 이하에서는 제1콘택홀과 발광부 사이에 위치하는 영역을 보여주는 단면도를 참조하여 설명한다.Hereinafter, an example of a second embodiment of the present invention will be described using subpixels formed based on a coplanar thin film transistor. Hereinafter, a region located between the first contact hole and the light emitting portion will be described with reference to a cross-sectional view.

도 10에 도시된 바와 같이, 제1기판(150a) 상에는 광차단층(LS)이 형성된다. 광차단층(LS)은 이하에서 형성되는 반도체층(152)의 채널영역에 대응하여 위치한다. 광차단층(LS)은 외광을 효율적으로 차단 및 반사시킬 수 있는 재료로 선택된다.As shown in FIG. 10, a light blocking layer LS is formed on the first substrate 150a. The light blocking layer LS is located corresponding to the channel region of the semiconductor layer 152 formed below. The light blocking layer LS is selected as a material capable of efficiently blocking and reflecting external light.

버퍼층(151)이 형성된다. 제1기판(150a)은 유리나 폴리이미드 (polyimide; PI), 폴리에테르술폰 (polyethersulfone; PES), 폴리에틸렌 테레프탈레이트 (Polyethylene terephthalate; PET), 폴리카보네이트 (Polycarbonates; PC), 폴리에틸렌 나프탈레이트 (Polyethylene Naphthalate; PEN), 아크릴로니트릴 부타디엔 스티렌 (Acrylonitrile butadiene styrene; ABS) 등의 플라스틱으로 선택된다.A buffer layer 151 is formed. The first substrate 150a may be formed of glass, polyimide (PI), polyethersulfone (PES), polyethylene terephthalate (PET), polycarbonate (PC), polyethylene naphthalate PEN), and acrylonitrile butadiene styrene (ABS).

버퍼층(151)은 제1기판(150a)으로부터 유출되는 유해 성분을 차단함과 동시에 이후에 형성되는 막과의 접착력을 향상하는 역할 등을 하는데, 이는 생략될 수도 있다. 버퍼층(151)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.The buffer layer 151 may block the harmful components flowing out from the first substrate 150a and improve the adhesive force with the film formed later, but may be omitted. The buffer layer 151 may be formed of a single layer or a multilayer of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

버퍼층(151) 상에는 반도체층(152)이 형성된다. 반도체층(152)은 소오스 및 드레인전극에 연결되는 소오스 및 드레인영역과 이들 사이에 위치하는 채널영역을 갖는다. 반도체층(152)은 저온 폴리실리콘(LTPS), 아몰포스 실리콘(a-Si), 산화물(Oxide) 또는 유기물(Organic)을 기반으로 구현된다. 실시예는 반도체층(152)이 IGZO(indium gallium zinc oxide) 등과 같은 비정질 산화물 반도체로 이루어진 것을 일례로 한다.A semiconductor layer 152 is formed on the buffer layer 151. The semiconductor layer 152 has source and drain regions connected to the source and drain electrodes and a channel region located therebetween. The semiconductor layer 152 is implemented based on low temperature polysilicon (LTPS), amorphous silicon (a-Si), oxide, or organic. In one embodiment, the semiconductor layer 152 is made of an amorphous oxide semiconductor such as indium gallium zinc oxide (IGZO).

버퍼층(151) 상에는 제1a 및 제1b절연막(153a, 153b)이 상호 이격하여 형성된다. 제1a 및 제1b절연막(153a, 153b)은 섬(Island) 형태로 형성된다. 제1a절연막(153a)은 반도체층(152)의 채널영역을 덮도록 위치하고, 제1b절연막(153b)은 커패시터(Cst)의 제1전극이 형성되는 영역에 대응하여 위치한다. 제1a 및 제1b절연막(153a, 153b)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.On the buffer layer 151, the first and the first insulating films 153a and 153b are formed apart from each other. The 1a and 1b insulating films 153a and 153b are formed in an island shape. The first insulating film 153a is located to cover the channel region of the semiconductor layer 152 and the first insulating film 153b is located corresponding to the region where the first electrode of the capacitor Cst is formed. The first and the first insulating films 153a and 153b may be formed of a single layer or multiple layers of a silicon oxide film (SiOx) or a silicon nitride film (SiNx).

제1a 및 제1b절연막(153a, 153b) 상에는 제1a 및 제1b게이트금속층(154a, 154b)이 형성된다. 제1a 및 제1b게이트금속층(154a, 154b)은 섬 형태로 형성된다. 제1a게이트금속층(154a) 박막 트랜지스터(TFT)의 게이트전극이 되고, 제1b게이트금속층(154b)은 커패시터(Cst)의 제1전극이 된다. 제1a 및 제1b게이트금속층(154a, 154b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.First and first gate metal layers 154a and 154b are formed on the first and the first insulating films 153a and 153b. The first and the first gate metal layers 154a and 154b are formed in an island shape. The first 1a gate metal layer 154a becomes the gate electrode of the thin film transistor TFT and the first b gate metal layer 154b becomes the first electrode of the capacitor Cst. The first and the first b gate metal layers 154a and 154b may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Or an alloy thereof, and may be composed of a single layer or multiple layers.

버퍼층(151) 상에는 하부절연막에 해당하는 제2절연막(155)이 형성된다. 제2절연막(155)은 버퍼층(151) 상에 형성된 제1a 및 제1b게이트금속층(154a, 154b)을 덮도록 형성된다. 제2절연막(155)은 반도체층(152)의 소오스 및 드레인영역의 일부를 노출하는 콘택홀을 갖는다. 제2절연막(155)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)이나 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다.On the buffer layer 151, a second insulating layer 155 corresponding to a lower insulating layer is formed. The second insulating film 155 is formed to cover the first and the first gate metal layers 154a and 154b formed on the buffer layer 151. [ The second insulating film 155 has a contact hole exposing a part of the source and drain regions of the semiconductor layer 152. The second insulating film 155 may be formed of an organic material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), a polyimide, a benzocyclobutene series resin, an acrylate or a photoacrylate &Lt; / RTI &gt;

제2절연막(155) 상에는 제1a 내지 제1d데이터금속층(156a ~ 156d)이 형성된다. 제1a데이터금속층(156a)은 반도체층(152)의 소오스영역에 연결된다. 제1b데이터금속층(156b)은 반도체층(152)의 드레인영역에 연결된다. 제1c데이터금속층(156c)은 커패시터(Cst)의 제1전극에 해당하는 제1b게이트금속층(154b)과 대응되는 영역에 형성된다. 제1d데이터금속층(156d)은 제1c데이터금속층(156c)과 이격하는 보조전극 영역에 형성된다.The first to the first d data metal layers 156a to 156d are formed on the second insulating film 155. [ The first data metal layer 156a is connected to the source region of the semiconductor layer 152. [ The first b data metal layer 156b is connected to the drain region of the semiconductor layer 152. [ The first c data metal layer 156c is formed in a region corresponding to the first b-gate metal layer 154b corresponding to the first electrode of the capacitor Cst. The first d data metal layer 156d is formed in the auxiliary electrode region spaced apart from the first c data metal layer 156c.

제1a 및 제1b데이터금속층(156a, 156b)은 박막 트랜지스터(TFT)의 소오스 및 드레인전극이 된다. 제1a 및 제1b데이터금속층(156a, 156b) 중 하나는 데이터라인에 연결(또는 데이터라인이 된다) 된다. 제1c데이터금속층(156c)은 커패시터(Cst)의 제2전극이 된다. 제1d데이터금속층(156d)은 보조전극이 된다. 제1a 및 제1b데이터금속층(156a, 156b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni) 및 구리(Cu)로 이루어진 군에서 선택된 하나 또는 이들의 합금일 수 있으며, 단일층 또는 다중층으로 이루어질 수 있다.The 1a and 1b data metal layers 156a and 156b are the source and drain electrodes of the thin film transistor TFT. One of the 1a and 1b data metal layers 156a and 156b is connected (or becomes a data line) to the data line. The first c data metal layer 156c becomes the second electrode of the capacitor Cst. The first d data metal layer 156d becomes an auxiliary electrode. The 1a and 1b data metal layers 156a and 156b may be formed of a material selected from the group consisting of Mo, Al, Cr, Au, Ti, Ni, Or an alloy thereof, and may be composed of a single layer or multiple layers.

제2절연막(155) 상에는 상부절연막에 해당하는 제3절연막(157)이 형성된다. 제3절연막(157)은 제1a 및 제1b데이터금속층(156a, 156b)을 덮도록 형성된다. 제3절연막(157)은 제1b데이터금속층(156b)과 제1d데이터금속층(156d)(AUX)의 일부를 노출하는 콘택홀을 갖는다.On the second insulating film 155, a third insulating film 157 corresponding to the upper insulating film is formed. The third insulating film 157 is formed to cover the first and the first data metal layers 156a and 156b. The third insulating film 157 has a contact hole exposing a portion of the first data metal layer 156b and the first data metal layer 156d (AUX).

제1d데이터금속층(156d)(AUX)의 일부를 노출하는 제1콘택홀(CH1)은 언더컷 구조로 형성된다. 제1콘택홀(CH1)은 언더컷 형상에 의해 보조전극(156d)(AUX)의 하부에 위치하는 함몰영역(제1콘택홀의 좌측)과 보조전극(156d)(AUX)의 상부에 위치하는 비함몰영역(제1콘택홀의 우측)을 갖는다. 언더컷 구조의 제1콘택홀(CH1)은 제3절연막(157)과 제2절연막(155)에 걸쳐 형성된다. 제3절연막(157)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)의 단일층 또는 다중층으로 이루어질 수 있다.The first contact hole CH1 exposing a part of the first d data metal layer 156d (AUX) is formed in an undercut structure. The first contact hole CH1 is formed by a shape of an undercut and located at a lower portion of the auxiliary electrode 156d (AUX) (the left side of the first contact hole) and an upper portion of the auxiliary electrode 156d (AUX) (Right side of the first contact hole). The first contact hole CH1 of the undercut structure is formed over the third insulating film 157 and the second insulating film 155. [ The third insulating layer 157 may be a single layer or multiple layers of a silicon oxide layer (SiOx) or a silicon nitride layer (SiNx).

제3절연막(157) 상에는 제1a 내지 제1c하부전극(158a ~ 158c)이 형성된다. 제1a하부전극(158a)은 제1b데이터금속층(156b)과 대응되는 영역에 형성된다. 제1b하부전극(158b)은 제1a하부전극(158a)과 전기적으로 분리되고(이격 되고) 제1콘택홀(CH1)의 함몰영역의 주변에 형성된다. 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역의 주변에 형성된다. 제1b 내지 제1c하부전극(158b, 158c)은 더미애노드전극으로 정의된다.On the third insulating film 157, first to lower first electrodes 158a to 158c are formed. The first lower electrode 158a is formed in a region corresponding to the first data metal layer 156b. The first lower electrode 158b is electrically separated from the first lower electrode 158a and is formed around the recessed region of the first contact hole CH1. The first c lower electrode 158c is formed in the periphery of the non-depressed region of the first contact hole CH1. The first to the first c lower electrodes 158b and 158c are defined as dummy anode electrodes.

제1a하부전극(158a)은 제1b데이터금속층(156b)과 대응되는 영역에 형성되므로 제1b데이터금속층(156b)과 전기적으로 연결된다. 제1b하부전극(158b)은 제1콘택홀(CH1)의 함몰영역의 주변에 형성되므로 일부는 제1콘택홀(CH1)의 주변영역에 형성되고 남은 일부는 제1콘택홀(CH1)의 함몰영역에 형성된다. 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역의 주변에 형성되므로 일부는 제1콘택홀(CH1)의 주변영역에서 제1b하부전극(158b)과 전기적으로 연결되고 남은 일부는 제1콘택홀(CH1)의 비함몰영역에서 제1d데이터금속층(156d)(AUX)과 전기적으로 연결된다.The first lower electrode 158a is formed in a region corresponding to the first data metal layer 156b and thus is electrically connected to the first data metal layer 156b. Since the first lower electrode 158b is formed in the periphery of the depression region of the first contact hole CH1, a part of the first lower electrode 158b is formed in the peripheral region of the first contact hole CH1, Region. The first c lower electrode 158c is formed in the periphery of the non-depressed region of the first contact hole CH1 so that a part of the first lower electrode 158c is electrically connected to the first b lower electrode 158b in the peripheral region of the first contact hole CH1, A part of which is electrically connected to the first d data metal layer 156d (AUX) in the non-depressed region of the first contact hole CH1.

제1a 내지 제1c하부전극(158a ~ 158c)은 유기 발광다이오드(OLED)의 애노드전극 또는 캐소드전극으로 선택된다. 제1a 내지 제1c하부전극(158a ~ 158c)은 불투명한 금속 재료, 투명한 산화물 재료 또는 불투명한 금속 재료와 투명한 산화물 재료로 선택된다. 한편, 제1a하부전극(158a)에 대응되는 영역은 발광부에 해당하지만 제1b 및 제1c하부전극(158b, 158c)에 대응되는 영역은 비발광부(또는 투과부)에 해당한다.The first to c-th lower electrodes 158a to 158c are selected as an anode electrode or a cathode electrode of the organic light emitting diode OLED. The first to the first c lower electrodes 158a to 158c are selected from an opaque metal material, a transparent oxide material or an opaque metal material and a transparent oxide material. On the other hand, the region corresponding to the first lower electrode 158a corresponds to the light emitting portion, and the region corresponding to the first b and the first c lower electrodes 158b and 158c corresponds to the non-light emitting portion (or the transmissive portion).

제3절연막(157) 상에는 뱅크층(159)이 형성된다. 뱅크층(159)은 제1a하부전극(158a)의 일부를 노출하는 콘택홀을 갖는다. 뱅크층(159)은 제1콘택홀(CH1)에 의해 함몰영역과 비함몰영역을 갖는다. 뱅크층(159)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)이나 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate), 포토아크릴(Photoacrylate) 등의 유기물로 이루어질 수 있다.On the third insulating film 157, a bank layer 159 is formed. The bank layer 159 has a contact hole exposing a part of the first lower electrode 158a. The bank layer 159 has a recessed region and a non-recessed region by the first contact hole CH1. The bank layer 159 is formed of an organic material such as a silicon oxide film (SiOx), a silicon nitride film (SiNx), a polyimide, a benzocyclobutene series resin, an acrylate, or a photoacrylate Lt; / RTI &gt;

뱅크층(159) 상에는 제1a 및 제1b유기 발광층(160a, 160b)이 형성된다. 제1a유기 발광층(160a)은 제1a하부전극(158a)과 더불어 제1콘택홀(CH1)의 함몰영역에 위치하는 제1b하부전극(158b)을 덮도록 형성된다. 제1b유기 발광층(160b)은 제1콘택홀(CH1)의 비함몰영역에 위치하는 제1c하부전극(158c)을 덮도록 형성된다.On the bank layer 159, first and first organic light emitting layers 160a and 160b are formed. The first organic emission layer 160a is formed to cover the first lower electrode 158a and the first lower electrode 158b located in the recessed region of the first contact hole CH1. The first organic light emitting layer 160b is formed to cover the first c lower electrode 158c located in the non-concave region of the first contact hole CH1.

제1a 및 제1b유기 발광층(160a, 160b)은 적색, 녹색, 청색, 백색 등을 발광하는 층이다. 제1a 및 제1b유기 발광층(160a, 160b)은 발광층과 더불어 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 하나 이상을 포함할 수 있다. 또한, 제1a 및 제1b유기 발광층(160a, 160b)은 정공과 전자의 원활하고 균형있는 이동과 효율적인 발광을 기여하는 기능층(들)을 더 포함할 수 있다.The 1a and 1b organic luminescent layers 160a and 160b are layers emitting red, green, blue, and white light. The first and the first organic luminescent layers 160a and 160b may include at least one of a hole injecting layer, a hole transporting layer, an electron transporting layer, and an electron injecting layer together with a light emitting layer. Further, the first and the first organic luminescent layers 160a and 160b may further include a functional layer (s) contributing to smooth and balanced movement of holes and electrons and efficient luminescence.

제1a 및 제1b유기 발광층(160a, 160b) 상에는 제1a 및 제1b상부전극(161a, 161b)이 형성된다. 제1a상부전극(161a)은 제1a유기 발광층(160a)과 더불어 제1c하부전극(158c)의 일부를 덮도록 형성되고, 제1b상부전극(161b)은 제1b유기 발광층(160b)을 덮도록 형성된다.First and first b upper electrodes 161a and 161b are formed on the first and second organic light emitting layers 160a and 160b. The first upper electrode 161a is formed to cover a part of the first lower electrode 158c in addition to the first lower organic emission layer 160a and the first upper organic layer 161b covers the first organic emission layer 160b. .

제1a상부전극(161a)은 제1콘택홀(CH1)의 함몰영역에서 제1b하부전극(158b)과 전기적으로 연결된다. 그리고 제1b하부전극(158b)은 제1콘택홀(CH1)의 주변영역에서 제1c하부전극(158c)과 전기적으로 연결된다. 그리고 제1c하부전극(158c)은 제1콘택홀(CH1)의 비함몰영역에서 제1d데이터금속층(156d)(AUX)과 전기적으로 연결된다. 그 결과, 제1a상부전극(161a)은 제1c하부전극(158c)과 제1d데이터금속층(156d)(AUX)에 연결됨에 따라 저저항 전극 구조를 갖게 된다.The first upper electrode 161a is electrically connected to the first lower electrode 158b in the recessed region of the first contact hole CH1. The first lower electrode 158b is electrically connected to the first lower electrode 158c in the peripheral region of the first contact hole CH1. The first c lower electrode 158c is electrically connected to the first d data metal layer 156d (AUX) in the non-depressed region of the first contact hole CH1. As a result, the first upper electrode 161a is connected to the first lower electrode 158c and the first d data metal layer 156d (AUX) to have a low resistance electrode structure.

제1a 및 제1b상부전극(161a, 161b)은 유기 발광다이오드(OLED)의 캐소드전극 또는 애노드전극으로 선택된다. 제1a 및 제1b상부전극(161a, 161b)은 투명한 산화물 재료, 불투명한 금속 재료 또는 불투명한 금속 재료와 투명한 산화물 재료로 선택된다. 한편, 제1c하부전극(158c)과 제1d데이터금속층(156d)(AUX)은 전기적 연결 특성을 향상할 수 있도록 스텝 커버리지(Step coverage)가 좋은 재료로 선택되는 것이 바람직하다.The 1a and 1b upper electrodes 161a and 161b are selected as a cathode electrode or an anode electrode of the organic light emitting diode OLED. The 1a and 1b upper electrodes 161a and 161b are selected from a transparent oxide material, an opaque metal material or an opaque metal material and a transparent oxide material. It is preferable that the first c lower electrode 158c and the first d data metal layer 156d (AUX) are selected as materials with good step coverage so as to improve electrical connection characteristics.

이상의 서브 픽셀로 이루어진 표시패널을 제작하는 공정에서는 총 8개의 마스크가 사용된다. 구체적으로, 광차단층(LS), 반도체층(152), 제1a 및 제1b게이트금속층(154a, 154b), 제2절연막(155), 제1a 내지 제1d데이터금속층(156a ~ 156d), 제3절연막(157), 제1a 내지 제1c하부전극(158a ~ 158c) 및 뱅크층(159)을 형성할 때 마스크가 사용된다.A total of eight masks are used in the process of fabricating the display panel made up of subpixels. Specifically, the light blocking layer LS, the semiconductor layer 152, the first and the first gate metal layers 154a and 154b, the second insulating layer 155, the first to the first d data metal layers 156a to 156d, A mask is used to form the insulating film 157, the first to the first c lower electrodes 158a to 158c, and the bank layer 159. [

이상 본 발명은 보조전극을 사용(연결)하기 위한 격벽의 삭제를 통해 마스크 절감(마스크 공정 생략)으로 공정성을 향상할 수 있고, 데이터금속층(또는 소오스 드레인 금속층)의 일부를 보조전극으로 사용하므로 전극의 저항(저저항 전극 구조)을 낮출 수 있는 효과가 있다. 또한, 본 발명은 저저항 전극 구조를 갖는 표시패널을 구현할 수 있게 되므로 휘도 불균일 문제를 개선함은 물론 표시품질을 향상할 수 있는 효과가 있다.As described above, according to the present invention, it is possible to improve the processability by reducing the number of masks (mask process is omitted) by removing the barrier ribs for using (connecting) the auxiliary electrode, and using a part of the data metal layer (or the source drain metal layer) (Low resistance electrode structure) can be lowered. In addition, since the present invention can realize a display panel having a low resistance electrode structure, there is an effect of improving not only luminance non-uniformity but also display quality.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

110: 영상 처리부 120: 타이밍 제어부
130: 데이터 구동부 140: 게이트 구동부
150: 표시 패널 DLa: 보조전극
CH1 ~ CHn: 제1 ~ 제N콘택홀 LS: 광차단층
152: 반도체층q 154a, 154bL 제1a 및 제1b게이트금속층
155: 제2절연막 156a ~ 156d: 제1a 내지 제1d데이터금속층
157: 제3절연막 158a ~ 158c: 제1a 내지 제1c하부전극
159: 뱅크층 161a ~ 161b: 제1a 및 제1b상부전극
110: image processor 120: timing controller
130: Data driver 140: Gate driver
150: display panel DLa: auxiliary electrode
CH1 to CHn: first to Nth contact holes LS: light-blocking layer
152: semiconductor layer q 154a, 154bL first and first gate metal layers
155: second insulating film 156a to 156d: first to d data metal layers
157: third insulating films 158a to 158c: first to c &lt; th &gt;
159: bank layers 161a to 161b: first and second upper electrodes

Claims (10)

제1기판;
상기 제1기판 상에 위치하며 자연광을 투과시키는 투과부;
상기 제1기판 상에 위치하고 상기 투과부와 이웃하며 자체 발광된 광을 출사하는 발광부;
상기 투과부와 상기 발광부 사이에 위치하는 보조전극; 및
상기 보조전극과 대응되는 영역에 위치하고 언더컷 형상을 갖는 제N(N은 1 이상 정수)개의 콘택홀을 포함하고,
상기 보조전극의 일부는
상기 콘택홀에 의해 하부전극의 일부 및 상부전극의 일부와 전기적으로 연결된 것을 특징으로 하는 유기전계발광표시장치.
A first substrate;
A transmissive portion located on the first substrate and transmitting natural light;
A light emitting portion located on the first substrate and adjacent to the transmissive portion and emitting self-emitted light;
An auxiliary electrode positioned between the transmissive portion and the light emitting portion; And
(N is an integer equal to or greater than 1) contact holes located in a region corresponding to the auxiliary electrode and having an undercut shape,
A part of the auxiliary electrode
And a part of the lower electrode and a part of the upper electrode are electrically connected by the contact hole.
제1항에 있어서,
상기 콘택홀은
상기 하부전극의 일부와 상기 상부전극의 일부가 전기적으로 연결되는 공간을 제공하는 함몰영역과,
상기 보조전극의 일부와 상기 하부전극의 일부가 전기적으로 연결되는 공간을 제공하는 비함몰영역을 포함하는 유기전계발광표시장치.
The method according to claim 1,
The contact hole
A recessed region for providing a space in which a part of the lower electrode and a part of the upper electrode are electrically connected,
And a non-denting area for providing a space in which a part of the auxiliary electrode and a part of the lower electrode are electrically connected to each other.
제1항에 있어서,
상기 언더컷은
상기 보조전극이 위치하는 하부절연막의 일부가 함몰되고,
상기 하부절연막 상에 위치하며 상기 보조전극을 덮는 상부절연막의 일부가 관통되도록 형성된 것을 특징으로 하는 유기전계발광표시장치.
The method according to claim 1,
The undercut
A portion of the lower insulating film where the auxiliary electrode is located is recessed,
And a part of the upper insulating film which is located on the lower insulating film and covers the auxiliary electrode is formed to pass through.
제1항에 있어서,
상기 보조전극은
상기 발광부에 데이터신호를 전달하는 데이터라인과 평행을 이루며 라인 형태로 배치된 것을 특징으로 하는 유기전계발광표시장치.
The method according to claim 1,
The auxiliary electrode
Wherein the light emitting unit is arranged in a line shape in parallel with a data line for transmitting a data signal to the light emitting unit.
제4항에 있어서,
상기 보조전극은
상기 데이터라인과 동일한 층에 위치하는 것을 특징으로 하는 유기전계발광표시장치.
5. The method of claim 4,
The auxiliary electrode
And the organic light emitting display device is located in the same layer as the data line.
제1항에 있어서,
상기 하부전극의 일부는
상기 발광부에 포함된 하부전극과 동일한 층에 위치하되, 전기적으로 분리된 것을 특징으로 하는 유기전계발광표시장치.
The method according to claim 1,
A part of the lower electrode
Wherein the organic light emitting diode is disposed on the same layer as the lower electrode included in the light emitting portion, and is electrically isolated.
제1기판 상에 자연광을 투과시키는 투과부와 자체 발광된 광을 출사하는 발광부를 정의하고, 상기 투과부와 상기 발광부 사이에 위치하는 하부절연막 상에 보조전극을 형성하는 단계;
상기 하부절연막 상에 위치하는 상기 보조전극을 덮는 상부절연막을 형성하는 단계;
상기 보조전극과 대응되는 영역에 언더컷 형상을 갖는 제N(N은 1 이상 정수)개의 콘택홀을 형성하는 단계;
상기 상부절연막 상에 하부전극을 형성하는 단계;
상기 상부절연막 상에 상기 하부전극의 일부를 덮는 뱅크층을 형성하는 단계;
상기 하부전극 상에 유기 발광층을 형성하는 단계; 및
상기 유기 발광층 상에 상부전극을 형성하는 단계를 포함하고,
상기 보조전극의 일부는 상기 콘택홀에 의해 상기 하부전극의 일부 및 상기 상부전극의 일부와 전기적으로 연결된 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
Defining a transmissive portion that transmits natural light on the first substrate and a light emitting portion that emits self-emitted light, and forming an auxiliary electrode on the lower insulating film located between the transmissive portion and the light emitting portion;
Forming an upper insulating film covering the auxiliary electrode on the lower insulating film;
Forming an Nth (N is an integer of 1 or more) contact holes having an undercut shape in a region corresponding to the auxiliary electrode;
Forming a lower electrode on the upper insulating film;
Forming a bank layer on the upper insulating film to cover a part of the lower electrode;
Forming an organic light emitting layer on the lower electrode; And
And forming an upper electrode on the organic light emitting layer,
Wherein a part of the auxiliary electrode is electrically connected to a part of the lower electrode and a part of the upper electrode by the contact hole.
제7항에 있어서,
상기 콘택홀은
상기 하부전극의 일부와 상기 상부전극의 일부가 전기적으로 연결되는 공간을 제공하는 함몰영역과,
상기 보조전극의 일부와 상기 하부전극의 일부가 전기적으로 연결되는 공간을 제공하는 비함몰영역을 포함하는 유기전계발광표시장치의 제조방법.
8. The method of claim 7,
The contact hole
A recessed region for providing a space in which a part of the lower electrode and a part of the upper electrode are electrically connected,
And a non-denting area for providing a space in which a part of the auxiliary electrode and a part of the lower electrode are electrically connected to each other.
제7항에 있어서,
상기 언더컷은
상기 하부절연막의 일부가 함몰되고,
상기 상부절연막의 일부가 관통되도록 형성된 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
8. The method of claim 7,
The undercut
A part of the lower insulating film is recessed,
Wherein a portion of the upper insulating layer is formed to pass through the upper insulating layer.
제7항에 있어서,
상기 보조전극은
상기 발광부에 데이터신호를 전달하는 데이터라인과 동일한 층에 위치하고, 상기 데이터라인과 평행을 이루며 라인 형태로 배치되고,
상기 하부전극의 일부는
상기 발광부에 포함된 하부전극과 동일한 층에 위치하되, 전기적으로 분리된 것을 특징으로 하는 유기전계발광표시장치의 제조방법.
8. The method of claim 7,
The auxiliary electrode
A plurality of data lines arranged in the same layer as the data lines for transmitting data signals to the light emitting units,
A part of the lower electrode
Wherein the light emitting unit is disposed on the same layer as the lower electrode included in the light emitting unit, and is electrically separated.
KR1020140149275A 2014-10-30 2014-10-30 Organic Light Emitting Display Device and Manufacturing Method thereof KR102320591B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140149275A KR102320591B1 (en) 2014-10-30 2014-10-30 Organic Light Emitting Display Device and Manufacturing Method thereof
KR1020210141820A KR102578844B1 (en) 2014-10-30 2021-10-22 Organic Light Emitting Display Device and Manufacturing Method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149275A KR102320591B1 (en) 2014-10-30 2014-10-30 Organic Light Emitting Display Device and Manufacturing Method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210141820A Division KR102578844B1 (en) 2014-10-30 2021-10-22 Organic Light Emitting Display Device and Manufacturing Method thereof

Publications (2)

Publication Number Publication Date
KR20160053043A true KR20160053043A (en) 2016-05-13
KR102320591B1 KR102320591B1 (en) 2021-11-03

Family

ID=56022972

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140149275A KR102320591B1 (en) 2014-10-30 2014-10-30 Organic Light Emitting Display Device and Manufacturing Method thereof
KR1020210141820A KR102578844B1 (en) 2014-10-30 2021-10-22 Organic Light Emitting Display Device and Manufacturing Method thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210141820A KR102578844B1 (en) 2014-10-30 2021-10-22 Organic Light Emitting Display Device and Manufacturing Method thereof

Country Status (1)

Country Link
KR (2) KR102320591B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139957A (en) * 2016-06-10 2017-12-20 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20190068309A (en) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 Phase-transition optical isomer compound, Transparent electroluminescent display device and Method of fabricating the same
KR20200023072A (en) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Display Device
CN110911461A (en) * 2019-11-26 2020-03-24 深圳市华星光电半导体显示技术有限公司 OLED display panel and manufacturing method thereof
CN113782692A (en) * 2016-09-30 2021-12-10 乐金显示有限公司 Organic light emitting display device
US11723241B2 (en) 2019-06-03 2023-08-08 Samsung Display Co., Ltd. Display device with reduced parasitic capacitances between pixel electrodes and data lines

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117363A (en) * 2006-06-08 2007-12-12 삼성에스디아이 주식회사 Organic electroluminescence display device and method for fabricating the same
JP2008135325A (en) * 2006-11-29 2008-06-12 Hitachi Displays Ltd Organic el display device, and manufacturing method therefor
KR20090020622A (en) * 2006-06-19 2009-02-26 소니 가부시끼 가이샤 Luminous display device, and its manufacturing method
KR20090129135A (en) * 2008-06-12 2009-12-16 삼성모바일디스플레이주식회사 Organic light emitting display and fabrication method thereof
KR20100028925A (en) * 2008-09-05 2010-03-15 삼성전자주식회사 Organic light emitting diode display
KR20100100358A (en) * 2009-03-06 2010-09-15 엘지디스플레이 주식회사 Organic light emitting diode display and fabricating method of thereof
KR20130025806A (en) * 2011-09-02 2013-03-12 엘지디스플레이 주식회사 Organic electro-luminescence device and method of fabricating the same
KR20140082090A (en) * 2012-12-21 2014-07-02 엘지디스플레이 주식회사 Transparent Organic Light Emitting Diode Display Having Hight Transmittance And Method For Manufacturing The Same
KR20140118550A (en) * 2013-03-29 2014-10-08 삼성디스플레이 주식회사 Organic light emitting display apparatus
CN104124259A (en) * 2013-04-23 2014-10-29 乐金显示有限公司 Organic light emitting diode display device and method of fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078268B2 (en) * 1998-11-12 2000-08-21 ティーディーケイ株式会社 Organic EL display device and manufacturing method thereof
JP4600786B2 (en) * 2007-12-18 2010-12-15 ソニー株式会社 Display device and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117363A (en) * 2006-06-08 2007-12-12 삼성에스디아이 주식회사 Organic electroluminescence display device and method for fabricating the same
KR20090020622A (en) * 2006-06-19 2009-02-26 소니 가부시끼 가이샤 Luminous display device, and its manufacturing method
JP2008135325A (en) * 2006-11-29 2008-06-12 Hitachi Displays Ltd Organic el display device, and manufacturing method therefor
KR20090129135A (en) * 2008-06-12 2009-12-16 삼성모바일디스플레이주식회사 Organic light emitting display and fabrication method thereof
KR20100028925A (en) * 2008-09-05 2010-03-15 삼성전자주식회사 Organic light emitting diode display
KR20100100358A (en) * 2009-03-06 2010-09-15 엘지디스플레이 주식회사 Organic light emitting diode display and fabricating method of thereof
KR20130025806A (en) * 2011-09-02 2013-03-12 엘지디스플레이 주식회사 Organic electro-luminescence device and method of fabricating the same
KR20140082090A (en) * 2012-12-21 2014-07-02 엘지디스플레이 주식회사 Transparent Organic Light Emitting Diode Display Having Hight Transmittance And Method For Manufacturing The Same
KR20140118550A (en) * 2013-03-29 2014-10-08 삼성디스플레이 주식회사 Organic light emitting display apparatus
CN104124259A (en) * 2013-04-23 2014-10-29 乐金显示有限公司 Organic light emitting diode display device and method of fabricating the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170139957A (en) * 2016-06-10 2017-12-20 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
CN113782692A (en) * 2016-09-30 2021-12-10 乐金显示有限公司 Organic light emitting display device
CN113782692B (en) * 2016-09-30 2024-03-29 乐金显示有限公司 Organic light emitting display device
KR20190068309A (en) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 Phase-transition optical isomer compound, Transparent electroluminescent display device and Method of fabricating the same
KR20200023072A (en) * 2018-08-24 2020-03-04 엘지디스플레이 주식회사 Display Device
US11723241B2 (en) 2019-06-03 2023-08-08 Samsung Display Co., Ltd. Display device with reduced parasitic capacitances between pixel electrodes and data lines
US12082465B2 (en) 2019-06-03 2024-09-03 Samsung Display Co., Ltd. Display device with reduced parasitic capacitances between pixel electrodes and data lines
CN110911461A (en) * 2019-11-26 2020-03-24 深圳市华星光电半导体显示技术有限公司 OLED display panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20210130677A (en) 2021-11-01
KR102320591B1 (en) 2021-11-03
KR102578844B1 (en) 2023-09-15

Similar Documents

Publication Publication Date Title
KR102659940B1 (en) Thin Film Transistor Substrate And Display Using The Same
EP3503238B1 (en) Display device
KR102578844B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
US11101341B2 (en) Light-emitting display device and method of manufacturing the same
CN107664862B (en) Display device and method for manufacturing the same
KR102467574B1 (en) Thin Film Transistor Substrate And Display Using The Same
KR102520696B1 (en) Light Emitting Display Device and Manufacturing Method of the same
US11871616B2 (en) Organic light emitting display device
KR102583621B1 (en) Display Device And Method for Manufacturing Of The Same
WO2023028944A1 (en) Display substrate and display apparatus
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
CN110858607A (en) Display device
US20240212597A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
US11177453B2 (en) Display device
KR20210083917A (en) Display apparatus
KR20210082845A (en) Display device and pixel array substrate thereof
US11997880B2 (en) Organic light emitting display device
KR20210085736A (en) Display apparatus
KR20230085519A (en) Light Emitting Display Device and Manufacturing Method of the same
KR102208431B1 (en) Organic Light Emitting Display Device and Manufacturing Method thereof
KR102593451B1 (en) Organic Light Emitting Display Device and Method of Manufacturing the same
US10475872B2 (en) Display device with light blocking layer and manufacturing method thereof
WO2024036629A1 (en) Display substrate and driving method therefor, and display device
WO2023159511A1 (en) Display substrate and manufacturing method therefor, and display device
KR20240106221A (en) Light Emitting Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant