KR20070117363A - Organic electroluminescence display device and method for fabricating the same - Google Patents

Organic electroluminescence display device and method for fabricating the same Download PDF

Info

Publication number
KR20070117363A
KR20070117363A KR1020060051547A KR20060051547A KR20070117363A KR 20070117363 A KR20070117363 A KR 20070117363A KR 1020060051547 A KR1020060051547 A KR 1020060051547A KR 20060051547 A KR20060051547 A KR 20060051547A KR 20070117363 A KR20070117363 A KR 20070117363A
Authority
KR
South Korea
Prior art keywords
layer
electrode
trench
insulating layer
conductive layer
Prior art date
Application number
KR1020060051547A
Other languages
Korean (ko)
Other versions
KR100786294B1 (en
Inventor
이근수
최웅식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060051547A priority Critical patent/KR100786294B1/en
Publication of KR20070117363A publication Critical patent/KR20070117363A/en
Application granted granted Critical
Publication of KR100786294B1 publication Critical patent/KR100786294B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

An organic electroluminescence display device and a manufacturing method thereof are provided to prevent oxygen or moisture from diffusing into a pixel portion through an organic layer. A pixel portion(A) is formed on a predetermined region of a substrate(200). The pixel portion has a first electrode(240) defined by first and second signal lines and electrically connected to the first and second signal lines, an organic layer(250) positioned on the first electrode, and a second electrode(255) positioned on the organic layer. A second insulating layer(235) is formed on a first insulating layer(225), and has a first trench(T1) exposing a part of the first insulating layer. A first conductive layer(270) is formed on the first trench, and a third insulating layer(245) is formed on the second insulating layer. A second conductive layer(275) is formed on the second trench.

Description

유기 전계 발광 표시 장치 및 그 제조 방법{Organic Electroluminescence Display Device and method for fabricating the same}Organic electroluminescent display device and method for manufacturing same {Organic Electroluminescence Display Device and method for fabricating the same}

도 1은 종래 기술에 의한 유기 전계 발광 표시 장치를 나타내는 단면도이다.1 is a cross-sectional view illustrating an organic light emitting display device according to the related art.

도 2a 및 도 2b는 본 발명의 일실시 예에 따른 유기 전계 발광 표시 장치의 평면도 및 단면도이다.2A and 2B are plan views and cross-sectional views of an organic light emitting display device according to an embodiment of the present invention.

도 3a 내지 도 3f는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 제조 방법을 도시한 공정 단면도들이다.3A to 3F are cross-sectional views illustrating a method of manufacturing an organic light emitting diode according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

240,340 : 제1전극 250,350 : 유기막240,340: first electrode 250,350: organic film

255,355 : 제2전극 260,360 : 캐소드버스 라인255,355 Second electrode 260,360 Cathode bus line

270,370 : 제1도전체층 275,375 : 제2도전체층270,370: first conductive layer 275,375: second conductive layer

본 발명은 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 자세하게는 유기막인 평탄화막 또는 화소정의막이 화소부로의 수분 침투 경로가 되는 것을 방지하기 위해 화소부의 외곽에 제1,제2트랜치가 형성되는데, 상기 제1,제2트랜치의 단차에 의해 제2전극이 단선되는 등의 문제점이 발생하는데 이러한 문제점을 해결하기 위해 제1전극을 형성할 때, 상기 제1트랜치상에 제1도전체층을 형성하고, 상기 제2트랜치상에 제2전극을 형성할 때, 상기 제1도전체층과 접촉하게하는 구조를 제공함으로써 상기의 문제점을 해결하는 유기 전계 발광 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to an organic light emitting display device and a method of manufacturing the same. More particularly, the first and second trenches are disposed outside the pixel portion to prevent the planarization layer or the pixel definition layer, which is an organic layer, from becoming a moisture penetration path to the pixel portion. The second electrode is disconnected due to the step difference between the first and second trenches. When the first electrode is formed to solve the problem, the first conductive layer is formed on the first trench. An organic electroluminescent display device and a method of manufacturing the same, which solve the above problems by providing a structure for contacting the first conductive layer when forming a body layer and forming a second electrode on the second trench. .

최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device), FED(Field Emission Display) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.Recently, liquid crystal display devices, organic electroluminescence display devices, and FEDs that solve the disadvantages of conventional display devices, such as cathode ray tubes, which are heavy and large. Background Art A flat panel display device such as an emission display or a plasma display plane (PDP) has attracted attention.

이때, 상기 유기 전계 발광 표시 장치는 유기물의 자체 발광으로 간단한 구조, 광효율, 직류저전압구동 및 고속응답성 등의 특성이 우수하다는 특징이 있어 많은 연구가 이루어지고 있다.At this time, the organic light emitting display device is characterized by excellent characteristics such as simple structure, light efficiency, DC low voltage driving and high-speed response by self-emission of organic material.

도 1은 종래 기술에 의한 유기 전계 발광 표시 장치를 나타내는 단면도이다.1 is a cross-sectional view illustrating an organic light emitting display device according to the related art.

도 1을 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기판(100) 전면상에 버퍼층(105)이 위치한다.Referring to FIG. 1, a buffer layer 105 is positioned on the entire surface of a transparent insulating substrate 100 such as glass or plastic.

그리고, 상기 기판의 일정 영역인 화소부(A)상에는 반도체층(110), 게이트 절연막(115), 게이트 전극(120), 층간절연막(125) 및 소오스/드레인 전극(130)을 포함하는 박막트랜지스터가 위치하고, 상기 박막트랜지스터상에는 평탄화막(135), 상기 소오스/드레인 전극(130)과 비아홀을 통해 연결된 제1전극(140), 상기 제1전극(140)의 일부를 노출시키는 유기막인 화소정의막(145), 상기 제1전극(140)과 콘택하는 적어도 발광층을 포함하는 유기막(150) 및 제2전극(155)이 위치하고 있다.In addition, a thin film transistor including a semiconductor layer 110, a gate insulating layer 115, a gate electrode 120, an interlayer insulating layer 125, and a source / drain electrode 130 on the pixel portion A, which is a predetermined region of the substrate. Is positioned on the thin film transistor and defines a pixel as an organic layer exposing a portion of the first electrode 140 and a portion of the first electrode 140 connected to the planarization layer 135, the source / drain electrode 130, and via holes. The organic layer 150 and the second electrode 155 including at least one light emitting layer in contact with the film 145 and the first electrode 140 are positioned.

상기 화소부(A)의 외곽 영역인 주변부(B)상에는 상기 화소부(A)와 연속되어 형성된 버퍼층(105), 게이트 절연막(115) 및 층간절연막(125)이 순차적으로 적층되어 있고, 상기 층간절연막(125)의 일정 영역상에는 상기 소오스/드레인 전극(130)과 동시에 형성되는 캐소드버스 라인(160)이 위치하고 있고, 상기 캐소드버스 라인(160)이 위치한 기판상에 상기 화소부(A)와 마찬가지로 평탄화막(135) 및 화소정의막(154)이 위치하고 있고, 상기 화소정의막(145) 및 평탄화막(135)을 오픈시켜 하부의 캐소드버스 라인(160)과 상기 제2전극(155)이 콘택되도록 하고 있다. 이때, 상기 캐소드버스 라인(160)과 상기 제2전극(155) 사이에는 콘택이 더욱 잘되도록 하기 위해 제1전극(140)을 형성할 때 동시에 형성되는 콘택층(180)이 위치한다.On the peripheral portion B, which is an outer region of the pixel portion A, a buffer layer 105, a gate insulating layer 115, and an interlayer insulating layer 125 formed in succession with the pixel portion A are sequentially stacked, and the interlayer The cathode bus line 160, which is formed at the same time as the source / drain electrodes 130, is positioned on a predetermined region of the insulating layer 125, and similarly to the pixel portion A on the substrate on which the cathode bus line 160 is located. The planarization layer 135 and the pixel definition layer 154 are positioned, and the cathode bus line 160 and the second electrode 155 are in contact with each other by opening the pixel definition layer 145 and the planarization layer 135. I am trying to. In this case, a contact layer 180 is formed between the cathode bus line 160 and the second electrode 155 at the same time when the first electrode 140 is formed in order to improve contact.

이때, 상기 주변부(B)의 외곽에 침투한 산소 또는 수분이 상기 화소부(A)로 침투하는 것을 방지하기 위해 상기 화소부(A)와 가까운 주변부(B)의 일정 영역에 상기 층간절연막(125)이 노출되도록 상기 평탄화막(135)의 일부를 오픈시키는 제1트랜치(170)와 상기 제1트랜치(170) 내에서 상기 층간절연막(125)이 노출되도록 상기 화소정의막(145)의 일부를 오픈시키는 제2트랜치(175)를 위치시켜 유기막인 평탄화막(135) 또는/및 화소정의막(145)이 연결되지 않도록 하였다.In this case, in order to prevent oxygen or moisture penetrating into the periphery of the peripheral portion B from penetrating into the pixel portion A, the interlayer insulating layer 125 is formed in a predetermined region of the peripheral portion B close to the pixel portion A. A portion of the pixel definition layer 145 is exposed to expose the first trench 170 that opens a portion of the planarization layer 135 and the interlayer insulating layer 125 in the first trench 170. An open second trench 175 is positioned so that the planarization film 135 or the pixel definition film 145, which is an organic film, is not connected.

상기와 같은 구조는 상기 화소부(A)로 산소 또는 수분이 침투하는 것을 방지하는 효과는 높으나, 제1트랜치(170) 및 제2트랜치(175)에 의한 단차로 인해 상기 제1트랜치(170) 및 제2트랜치(175)상에 형성된 제2전극(155)이 단선되는 문제점이 발생하여 제2전극의 배선 불량이 발생하는 단점이 있다.The above structure has a high effect of preventing oxygen or moisture from penetrating into the pixel portion A. However, the first trench 170 may be formed due to the step difference between the first trench 170 and the second trench 175. And a problem in that the second electrode 155 formed on the second trench 175 is disconnected, resulting in a poor wiring of the second electrode.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 제1전극과 동시에 형성되는 콘택층을 제1트랜치 및 제2트랜치에 의해 노출된 층간절연막상에 위치시킴으로써 제2전극과 캐소드버스 라인의 콘택 불량을 개선하는 유기 전계 발광 표시 장치 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, by placing a contact layer formed simultaneously with the first electrode on the interlayer insulating film exposed by the first trench and the second trench. SUMMARY OF THE INVENTION An object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same, which improve a poor contact between an electrode and a cathode bus line.

본 발명의 상기 목적은 기판; 상기 기판상의 일정 영역상에 위치하고, 제1신호선 및 제2신호선에 의해 정의되며, 상기 제1신호선 및 제2신호선과 전기적으로 연결된 제1전극, 상기 제1전극상에 위치하고 발광층을 포함하는 유기막 및 상기 유기막상에 위치한 제2전극을 포함하는 단위화소를 복수 개 포함하는 화소부; 상기 화소부를 감싸고, 제1절연막상에 위치하며, 상기 제1절연막의 일정 영역을 노출하는 제1트랜치를 포함하는 제2절연막; 상기 제1트랜치상에 위치하는 제1도전체층; 상기 제2절연막상에 위치하며, 상기 제1도전체층의 일정 영역을 노출하는 제2트랜 치를 포함하는 제3절연막 및 상기 제1도전체층과 접촉하고, 상기 제2트랜치상에 위치하는 제2도전체층 을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치에 의해 달성된다.The object of the present invention is a substrate; An organic layer disposed on a predetermined area on the substrate and defined by a first signal line and a second signal line, the first electrode being electrically connected to the first signal line and the second signal line, and an organic layer on the first electrode and including a light emitting layer And a pixel unit including a plurality of unit pixels including a second electrode on the organic layer. A second insulating layer surrounding the pixel portion and positioned on the first insulating layer, the second insulating layer including a first trench exposing a predetermined region of the first insulating layer; A first conductive layer on the first trench; A third insulating layer on the second insulating layer, the third insulating layer including a second trench exposing a predetermined region of the first conductive layer and the second conductive layer in contact with the first conductive layer and positioned on the second trench; It is achieved by an organic light emitting display device comprising a body layer.

또한, 본 발명의 상기 목적은 기판을 준비하고, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하며, 상기 기판상에 제2절연막을 형성하고, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀 및 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치를 형성하며, 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극과 상기 제1트랜치를 덮는 제1도전체층을 형성하고, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치를 형성하며, 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고, 상기 기판상에 상기 유기막과 접촉하는 제2전극과 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법에 의해서도 달성된다.In addition, the object of the present invention is to prepare a substrate, to form a thin film transistor including a semiconductor layer, a gate insulating film, a gate electrode, a first insulating film and a source / drain electrode on the pixel portion of the substrate, A second insulating layer is formed, and a portion of the second insulating layer is etched to form a via hole for exposing the source / drain electrodes and an outer periphery of the pixel portion, and a first trench for exposing the first insulating layer; After depositing a first electrode forming material, the first electrode forming material is patterned to form a first electrode contacting the source / drain electrode through the via hole and a first conductive layer covering the first trench, and forming a third insulating layer on the substrate. After forming, patterning is performed to form a pixel definition layer on the pixel portion, and a second trench is formed in the region where the first trench is formed to expose the first conductive layer. And forming an organic layer including at least a light emitting layer on the first electrode of the pixel portion, and forming a second electrode in contact with the organic layer and a second conductive layer in contact with the first conductive layer on the substrate. It is also achieved by a method for manufacturing an organic light emitting display device.

또한, 본 발명의 상기 목적은 기판을 준비하고, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터와 상기 화소부 외곽의 일정 영역상에 상기 소오스/드레인 전극과 동일한 물질로 캐소드버스 라인을 형성하며, 상기 기판상에 제2절연막을 형성하 고, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀, 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치 및 상기 제1트랜치 외곽에 상기 캐소드버스 라인을 노출시키는 제1콘택홀을 형성하며, 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극 및 상기 제1트랜치와 상기 캐소드버스 라인과 접촉하고 상기 제1콘택홀을 덮는 제1도전체층을 형성하고, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치 및 상기 캐소드버스 라인과 접촉하는 제1도전체층을 노출시키는 제2콘택홀을 형성하며, 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고, 상기 기판 전면상에 상기 유기막 및 제1도전체층과 접촉하는 제2도전체층을 형성하는 것을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법에 의해서도 달성된다.In addition, the object of the present invention is to prepare a substrate, a thin film transistor including a semiconductor layer, a gate insulating film, a gate electrode, a first insulating film and a source / drain electrode on the pixel portion of the substrate and on a predetermined region outside the pixel portion. A via hole for forming a cathode bus line on the substrate and forming a second insulating layer on the substrate, and etching a part of the second insulating layer to expose the source / drain electrode; A first trench for enclosing an outer periphery and exposing the first insulating layer and a first contact hole for exposing the cathode bus line to the periphery of the first trench, and depositing a first electrode forming material on the substrate Patterning the first electrode to contact the source / drain electrode through the via hole, the first trench and the cathode bus line, and A first conductive layer covering a contact hole is formed, a third insulating layer is formed on the substrate, and then patterned to form a pixel definition layer on the pixel portion, and the first conductive layer is formed on a region where the first trench is formed. Forming a second trench for exposing the second trench and a second contact hole for exposing the first conductive layer in contact with the cathode bus line, and forming an organic layer including at least a light emitting layer on the first electrode of the pixel portion; It is also achieved by a method of manufacturing an organic light emitting display device comprising forming a second conductive layer on the organic layer and in contact with the first conductive layer.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 및 도 2b는 본 발명의 일실시 예에 따른 유기 전계 발광 표시 장치의 평면도 및 단면도이다. 이때, 상기 도 2b는 상기 도 2a의 Ⅰ-Ⅱ선을 따라 절취한 선의 단면도이다.2A and 2B are plan views and cross-sectional views of an organic light emitting display device according to an embodiment of the present invention. 2B is a cross-sectional view taken along the line II of FIG. 2A.

도 2a 및 도 2b를 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절 연 기판(200)상의 일정 영역에는 버퍼층(205), 반도체층(210), 게이트 절연막(215), 게이트 전극(220), 제1절연막(225) 및 소오스/드레인 전극(230)을 포함하는 박막트랜지스터, 상기 박막트랜지스터 등과 같은 하부의 소자들에 의해 발생하는 단차를 제거하기 위한 제2절연막(235), 상기 소오스/드레인 전극(230)과 연결된 제1전극(240), 상기 제1전극(240)의 소정 영역을 노출시키는 제3절연막(245), 상기 제3절연막(245)에 의해 노출된 제1전극(240)상에 위치하고, 적어도 발광층을 포함하는 유기막(250) 및 상기 유기막(250)상에 위치한 제2전극(255)을 포함하는 화소부(A)가 위치하고 있다.Referring to FIGS. 2A and 2B, a buffer layer 205, a semiconductor layer 210, a gate insulating layer 215, a gate electrode 220, and a predetermined region of a transparent insulation substrate 200 such as glass or plastic may be formed. The second insulating layer 235 and the source / drain electrode for removing the step difference caused by lower elements such as the thin film transistor including the first insulating film 225 and the source / drain electrode 230, and the thin film transistor. The first electrode 240 connected to the 230, the third insulating layer 245 exposing a predetermined region of the first electrode 240, and the first electrode 240 exposed by the third insulating layer 245. The pixel portion A including the organic layer 250 including the emission layer and the second electrode 255 positioned on the organic layer 250 is positioned.

이때, 상기 제1절연막(225)은 실리콘 산화막, 실리콘 질화막 또는 이들의 복층인 층간절연막일 수 있고, 상기 제2절연막(235)은 유기물로 이루어진 평탄화막일 수 있고, 상기 제3절연막(245)은 유기물로 이루어진 화소정의막일 수 있다.In this case, the first insulating film 225 may be a silicon oxide film, a silicon nitride film or a multilayer interlayer insulating film thereof, the second insulating film 235 may be a planarization film made of an organic material, and the third insulating film 245 may be The pixel defining layer may be formed of an organic material.

또한, 상기 기판의 화소부(A)의 외곽 영역인 주변부(B)에는 상기 화소부(A)의 버퍼층(205), 게이트 절연막(215), 제1절연막(225), 제2절연막(235) 및 제3절연막(245)이 연장되어 위치하고 있다.In addition, a buffer layer 205, a gate insulating film 215, a first insulating film 225, and a second insulating film 235 of the pixel portion A may be formed in the peripheral portion B of the pixel portion A of the substrate. And the third insulating layer 245 extends.

그리고, 상기 주변부(B)에는 상기 소오스/드레인 전극(230)과 동일한 물질로 형성되고, 상기 제1절연막(215)과 제2절연막(235) 사이에 캐소드버스 라인(260)이 위치하고 있다.In addition, the peripheral portion B is formed of the same material as the source / drain electrode 230, and a cathode bus line 260 is positioned between the first insulating layer 215 and the second insulating layer 235.

또한, 상기 게이트 전극(220) 또는 소오스/드레인 전극(230)과 동일한 물질로 형성되고, 상기 게이트 절연막(205)과 제1절연막(225)사이 또는 제1절연막(225)과 제2절연막(235)사이에 위치한 공통전원 라인(265)(도 2b에서는 게이트 절연 막(215)와 제1절연막(225) 사이에 위치한 것만 도시)이 위치한다.In addition, the gate electrode 220 or the source / drain electrode 230 may be formed of the same material, between the gate insulating layer 205 and the first insulating layer 225, or between the first insulating layer 225 and the second insulating layer 235. The common power supply line 265 (shown only between the gate insulating film 215 and the first insulating film 225 shown in FIG. 2B) is positioned between the two lines.

이때, 상기 주변부(B)상의 제2절연막(235)에는 상기 제1절연막(225)의 일부를 노출시키는 제1트랜치(T1)와 상기 캐소드버스 라인(260)의 일부를 노출시키는 제1콘택홀(C1)을 포함하고 있다. 이때, 상기 제1트랜치(T1)와 상기 제1콘택홀(C1)상에는 제1도전체층(270)이 위치하는데, 상기 화소부(A)의 제1전극(240)을 형성할 때 동시에 형성될 수 있으며 도 2b에서 도시한 바와 같이 서로 연결되어 있는 것이 바람직하다.In this case, a first contact hole exposing a portion of the first insulating layer 225 and a portion of the cathode bus line 260 is exposed in the second insulating layer 235 on the peripheral portion B. (C1) is included. In this case, a first conductive layer 270 is positioned on the first trench T1 and the first contact hole C1, which are simultaneously formed when the first electrode 240 of the pixel portion A is formed. It is preferable that they can be connected to each other as shown in Figure 2b.

그리고, 상기 주변부(B)상의 제3절연막(245)에는 상기 제1도전체층(270)의 일부를 노출시키는 제2트랜치(T2)와 제2콘택홀(C2)을 포함하고 있다. 이때, 상기 제2트랜치(T2)와 제2콘택홀(C2)을 포함하는 제3절연막(245)상에 상기 제2트랜치(T2)와 제2콘택홀(C2)에서 접촉하는 제2도전체층(275)이 위치하고 있다. 이때, 상기 제2도전체층(275)은 상기 화소부(A)의 제2전극과 동일한 물질로 동시에 형성되며 서로 연결되어 있다.The third insulating layer 245 on the peripheral portion B includes a second trench T2 and a second contact hole C2 exposing a part of the first conductive layer 270. In this case, the second conductive layer is in contact with the second trench T2 and the second contact hole C2 on the third insulating layer 245 including the second trench T2 and the second contact hole C2. (275) is located. In this case, the second conductive layer 275 is simultaneously formed of the same material as the second electrode of the pixel portion A and connected to each other.

따라서, 상기 화소부(A)상의 제2절연막(235) 및 제3절연막(245)은 상기 주변부(B)의 제2절연막(235) 및 제3절연막(245)은 상기 제1절연막(225), 제1도전체층(270) 및 제2도전체층(275)에 의해서 완전히 분리되고(도 2a에서 보는 봐와 같이 상기 화소부(A)을 완전히 감싸도록 제1트랜치(T1) 및 제2트랜치(T2)가 형성되어 있고, 상기 트랜치들이 형성된 영역에는 제1도전체층(270)과 제2도전체층(275)이 형성되어 있음), 이러한 유기막의 완전한 분리는 종래 기술에서 상술한 바와 같이 산소 또는 수분이 유기막을 통해 화소부(A)로 이동하는 통로를 차단하여 산소 또는 수분에 의한 악영향은 발생하지 않게 된다.Accordingly, the second insulating layer 235 and the third insulating layer 245 on the pixel portion A may have the second insulating layer 235 and the third insulating layer 245 of the peripheral portion B having the first insulating layer 225. And completely separated by the first conductive layer 270 and the second conductive layer 275 (as shown in FIG. 2A, the first trenches T1 and the second trenches so as to completely surround the pixel portion A). T2) is formed, and in the region where the trenches are formed, the first conductive layer 270 and the second conductive layer 275 are formed), and the complete separation of the organic layer is performed by oxygen or moisture as described in the related art. The passage that moves to the pixel portion A through the organic film is blocked, so that adverse effects due to oxygen or moisture are not generated.

또한, 상기 제1트랜치(T1) 및 제2트랜치(T2)를 형성함으로서 제2전극(255)과 연결된 제2도전체층(275)은 상기 트랜치들에 의해 발생하는 단차에 의해 단선이 발생하여 제2전극 배선 불량이 발생하기 쉬운데, 이러한 문제점은 상기 트랜치들이 형성된 영역에 상기 제1도전체층(270)과 제2도전체층(275)을 한번 더 접촉하게 함으로서 해결할 수 있다. 즉, 상기 트랜치들에 의해 노출된 상기 제1도전체층(270)과 제2도전체층(275)을 접촉하게 함으로써 접촉 면적을 증가시킴으로서 이러한 문제점을 해결할 수 있기 때문이다. In addition, by forming the first trench T1 and the second trench T2, the second conductive layer 275 connected to the second electrode 255 may be disconnected due to a step generated by the trenches. Two-electrode wiring defects tend to occur. This problem can be solved by bringing the first conductive layer 270 and the second conductive layer 275 into contact with the trenches once again. That is, this problem can be solved by increasing the contact area by contacting the first conductive layer 270 and the second conductive layer 275 exposed by the trenches.

도 3a 내지 도 3f는 본 발명의 일실시 예에 따른 유기 전계 발광 소자의 제조 방법을 도시한 공정 단면도들이다.3A to 3F are cross-sectional views illustrating a method of manufacturing an organic light emitting diode according to an embodiment of the present invention.

도 3a를 참조하여 설명하면, 유리 또는 플라스틱과 같은 투명한 절연 기판(300)의 전면 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 복층으로 버퍼층(305)을 형성한다.Referring to FIG. 3A, a buffer layer 305 is formed of a silicon oxide film, a silicon nitride film, or a multilayer thereof on the entire surface of a transparent insulating substrate 300 such as glass or plastic.

이때, 상기 버퍼층(305)은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.In this case, the buffer layer 305 serves to prevent the diffusion of moisture or impurities generated in the lower substrate, or to control the rate of heat transfer during crystallization, so that the semiconductor layer can be crystallized well.

이어서, 상기 기판(300)의 화소부(A)상에 반도체층(310)을 형성한다.Subsequently, a semiconductor layer 310 is formed on the pixel portion A of the substrate 300.

이때, 상기 반도체층(310)은 상기 기판상에 비정질 실리콘층을 결정화하고, 이를 패터닝하여 형성할 수 있다. 이때, 상기 비정질 실리콘은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한 상기 비정질 실리콘을 형성할 때 또는 형성한 후에 탈수소처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다. 상기 결정화법은 RTA(Rapid Thermal Annealing) 공정, SPC법(Solid Phase Crystallization), ELA법(Excimer Laser Crystallization), MIC법(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 중 어느 하나 이상을 이용할 수 있다.In this case, the semiconductor layer 310 may be formed by crystallizing and patterning an amorphous silicon layer on the substrate. In this case, the amorphous silicon may be used by chemical vapor deposition (Physical Vapor Deposition) or physical vapor deposition (Physical Vapor Deposition). In addition, when the amorphous silicon is formed or after the formation of the dehydrogenation process may be carried out to lower the concentration of hydrogen. The crystallization method is a RTA (Rapid Thermal Annealing) process, SPC (Solid Phase Crystallization), ELA (Excimer Laser Crystallization), MIC (Metal Induced Crystallization), MILC (Metal Induced Lateral Crystallization) or SLS (Sequential Lateral) Solidification) may be used.

이어서, 상기 반도체층(310)이 형성된 기판(300)의 전면 상에 게이트 절연막(315)을 형성한다.Subsequently, a gate insulating layer 315 is formed on the entire surface of the substrate 300 on which the semiconductor layer 310 is formed.

이어서, 상기 기판(300)상에 도전체층을 형성하고, 이를 패터닝하여 상기 화소부(A)의 반도체층(310)에 대응하는 게이트 절연막(315)상에는 게이트 전극(320)을 형성하고, 상기 주변부(B)의 최외곽에는 공통전원 라인(365)을 형성한다.Subsequently, a conductor layer is formed on the substrate 300 and patterned to form a gate electrode 320 on the gate insulating layer 315 corresponding to the semiconductor layer 310 of the pixel portion A. A common power supply line 365 is formed at the outermost part of (B).

이때, 상기 게이트 전극(320)을 형성하는 공정 이후, 상기 반도체층(310)에 불순물 주입 공정을 실시하여 소오스/드레인 영역을 형성하는 공정을 진행할 수 있다.In this case, after the process of forming the gate electrode 320, an impurity implantation process may be performed on the semiconductor layer 310 to form a source / drain region.

이어서, 상기 기판(300) 전면 상에 실리콘 산화막, 실리콘 질화막 또는 이들의 복층 등과 같은 무기 절연막으로 층간절연막인 제1절연막(325)을 형성한다.Subsequently, an inorganic insulating film such as a silicon oxide film, a silicon nitride film, or a multilayer thereof is formed on the entire surface of the substrate 300 to form a first insulating film 325 which is an interlayer insulating film.

도 3b를 참조하여 설명하면, 상기 반도체층(310)의 소오스/드레인 영역에 대응하는 게이트 절연막(315) 및 제1절연막(325)을 식각하여 상기 반도체층(310)의 소오스/드레인 영역을 노출시키고, 상기 기판 전면상에 도전체층을 형성한 후, 이를 패터닝하여 화소부(A)상에는 소오스/드레인 전극(330)을 형성하고, 주변부(B)의 공통전원 라인(365)의 안쪽 영역에 캐소드버스 라인(360)을 형성한다.Referring to FIG. 3B, the gate insulating layer 315 and the first insulating layer 325 corresponding to the source / drain regions of the semiconductor layer 310 are etched to expose the source / drain regions of the semiconductor layer 310. After forming a conductive layer on the entire surface of the substrate, patterning the conductive layer to form a source / drain electrode 330 on the pixel portion A, and forming a cathode on the inner region of the common power line 365 of the peripheral portion B. Bus line 360 is formed.

도 3c를 참조하여 설명하면, 상기 기판 전면 상에 유기물로 제2절연막(335)을 스핀 코팅과 같은 방법으로 형성한다.Referring to FIG. 3C, the second insulating layer 335 is formed on the entire surface of the substrate using an organic material, such as spin coating.

이어서, 상기 제2절연막(335)을 패터닝하여 상기 화소부(A)의 소오스/드레인 전극(330)의 일부를 노출시키는 비아홀(V)을 형성하고, 상기 주변부(B)의 캐소드버스 라인(360)의 안쪽 영역에 상기 제1절연막(325)의 일부를 노출시키는 제1트랜치(T1)를 형성하고, 상기 캐소드버스 라인(360)의 일부를 노출시키는 제1콘택홀(C1)들을 형성한다.Subsequently, the second insulating layer 335 is patterned to form a via hole V exposing a portion of the source / drain electrode 330 of the pixel portion A, and the cathode bus line 360 of the peripheral portion B is formed. The first trench T1 exposing a part of the first insulating layer 325 is formed in the inner region of the C), and the first contact holes C1 exposing a part of the cathode bus line 360 are formed.

이때, 상기 제2절연막(335)은 상기 박막트랜지스터 또는 캐소드버스 라인(360) 등과 같은 하부 소자들을 보호하는 보호막일 수도 있고, 하부 소자들에 의한 단차를 제거하기 위한 평탄화막일 수도 있다.In this case, the second insulating layer 335 may be a protective layer that protects lower elements such as the thin film transistor or the cathode bus line 360, or may be a planarization layer for removing the step difference caused by the lower elements.

도 3d를 참조하여 설명하면, 상기 제2절연막(335)이 형성된 기판 전면상에 도전체층을 형성한 후, 이를 패터닝하여 상기 화소부(A)상에는 제1전극(340)을 형성하고, 상기 주변부(B)상에는 상기 제1트랜치(T1)에 의해 노출된 제1절연막(325) 및 상기 제1콘택홀(C1)에 의해 노출된 캐소드버스 라인(360)과 접촉하는 제1도전체층(370)을 형성한다.Referring to FIG. 3D, a conductor layer is formed on the entire surface of the substrate on which the second insulating layer 335 is formed, and then patterned to form a first electrode 340 on the pixel portion A. The peripheral portion The first conductive layer 370 in contact with the first insulating layer 325 exposed by the first trench T1 and the cathode bus line 360 exposed by the first contact hole C1 is formed on (B). To form.

이때, 상기 제1도전체층(370)은 상기 제1전극(340)과 동일한 물질로 형성될 수 있는데, 일반적으로 ITO(Indium-Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명한 도전체와 Ag 또는 Al 등과 같은 반사막이 포함된 구조(예컨데, 상부는 ITO 또는 IZO/하부는 Ag 또는 Al) 등으로 형성될 수 있다. 이때, 상기 제1전 극(340) 및 제1도전체층(370)은 ITO/Ag/ITO의 구조로 형성되는 것이 바람직하다.In this case, the first conductive layer 370 may be formed of the same material as the first electrode 340. In general, a transparent conductor such as indium tin oxide (ITO) or indium zinc oxide (IZO), and Ag may be used. Or a structure including a reflective film such as Al (for example, the upper portion is ITO or IZO / the lower portion is Ag or Al). At this time, the first electrode 340 and the first conductive layer 370 is preferably formed of a structure of ITO / Ag / ITO.

도 3e를 참조하여 설명하면, 상기 제1전극(340) 및 제1도전체층(370)이 형성된 기판 전면상에 유기물로 제3절연막(345)을 스핀 코팅과 같은 방법으로 형성한다.Referring to FIG. 3E, the third insulating layer 345 is formed of an organic material on the entire surface of the substrate on which the first electrode 340 and the first conductive layer 370 are formed by spin coating.

이어서, 상기 제3절연막(345)을 패터닝하여 화소부(A) 상에는 상기 제1전극(340)을 노출시키는 화소정의막을 형성하고, 상기 주변부(B) 상에는 상기 제1트랜치(T1)상에 형성된 제1도전체층(370)을 노출시키는 제2트랜치(T2)를 형성하고, 상기 제1콘택홀(C1)들을 노출시키는 제2콘택홀(C2)을 형성한다.Subsequently, the third insulating layer 345 is patterned to form a pixel definition layer exposing the first electrode 340 on the pixel portion A, and formed on the first trench T1 on the peripheral portion B. A second trench T2 exposing the first conductive layer 370 is formed, and a second contact hole C2 exposing the first contact holes C1 is formed.

이때, 상기 제2트랜치(T2)는 상기 제1트랜치(T1)의 바닥부를 노출시키는 형태로 형성하였으나, 필요하다면 제1트랜치(T1)의 전부를 노출시키는 형태로 형성하여 제2트랜치(T2)의 단차를 최소화하여도 무방하다. 즉, 상기 제2트랜치(T2)를 제2콘택홀(C2)을 형성하는 것과 같은 형태로 형성하도 무방하다.In this case, the second trench T2 is formed to expose the bottom of the first trench T1, but if necessary, the second trench T2 is formed to expose the entirety of the first trench T1 to form the second trench T2. It is also possible to minimize the step difference. That is, the second trench T2 may be formed in the same form as forming the second contact hole C2.

도 3f를 참조하여 설명하면, 상기 기판 전면 상에 도전체층을 형성하고, 이를 패터닝하여 화소부(A)상에는 제2전극을 형성하고, 주변부(B)상에는 상기 제2트랜치(T2)에 의해 노출된 제1도전체층(370)과 제2콘택홀(C2)에 의해 노출된 제1도전체층(370)에 접촉하는 제2도전체층(375)을 형성한다.Referring to FIG. 3F, a conductor layer is formed on the entire surface of the substrate, and patterned to form a second electrode on the pixel portion A, and exposed on the peripheral portion B by the second trench T2. A second conductive layer 375 is formed to contact the first conductive layer 370 and the first conductive layer 370 exposed by the second contact hole C2.

이때, 상기 제2전극과 제2도전체층은 Mg, Ag, Ca, 이들의 혼합물 또는 이들의 복층으로 형성하는 것이 바람직하다.At this time, the second electrode and the second conductive layer is preferably formed of Mg, Ag, Ca, a mixture thereof or a plurality of layers thereof.

따라서, 본원 발명은 유기막인 제2절연막 및 제3절연막에 제1트랜치 및 제2트랜치를 형성하여 산소 또는 수분이 제2절연막 및 제3절연막을 통해 화소부로 이 동하는 것을 방지할 수 있다.Therefore, according to the present invention, the first and second trenches may be formed in the second and third insulating layers, which are the organic layers, to prevent oxygen or moisture from moving to the pixel portion through the second and third insulating layers.

또한, 상기 제1트랜치 및 제2트랜치 등을 형성함으로서 발생하는 단차로 인한 제2전극과 캐소드버스 라인의 접촉 불량을 산소 또는 수분을 막는 트랜치들이 형성된 영역에서 한번 더 접촉하게 함으로서 해결할 수 할 수 있다.In addition, the contact failure between the second electrode and the cathode bus line due to the step generated by forming the first trench and the second trench can be solved by contacting the oxygen or moisture in the region where the trenches are formed once more. .

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been shown and described with reference to the preferred embodiments as described above, but is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 유기 전계 발광 표시 장치 및 그 제조 방법은 유기막을 통해 화소부로 산소 또는 수분이 확산하는 것을 방지할 수 있을 뿐만 아니라, 단차에 의해 발생하기 쉬운 제2전극 배선 불량을 해결할 수 있는 효과가 있다.Therefore, the organic light emitting display device and the manufacturing method thereof according to the present invention can not only prevent oxygen or moisture from diffusing into the pixel portion through the organic film, but also can solve the problem of poor second electrode wiring easily caused by a step. There is.

Claims (13)

기판;Board; 상기 기판상의 일정 영역상에 위치하고, 제1신호선 및 제2신호선에 의해 정의되며, 상기 제1신호선 및 제2신호선과 전기적으로 연결된 제1전극, 상기 제1전극상에 위치하고 발광층을 포함하는 유기막 및 상기 유기막상에 위치한 제2전극을 포함하는 단위화소를 복수 개 포함하는 화소부;An organic layer disposed on a predetermined area on the substrate and defined by a first signal line and a second signal line, the first electrode being electrically connected to the first signal line and the second signal line, and an organic layer on the first electrode and including a light emitting layer And a pixel unit including a plurality of unit pixels including a second electrode on the organic layer. 상기 화소부를 감싸고, 제1절연막상에 위치하며, 상기 제1절연막의 일정 영역을 노출하는 제1트랜치를 포함하는 제2절연막;A second insulating layer surrounding the pixel portion and positioned on the first insulating layer, the second insulating layer including a first trench exposing a predetermined region of the first insulating layer; 상기 제1트랜치상에 위치하는 제1도전체층;A first conductive layer on the first trench; 상기 제2절연막상에 위치하며, 상기 제1도전체층의 일정 영역을 노출하는 제2트랜치를 포함하는 제3절연막; 및A third insulating layer on the second insulating layer, the third insulating layer including a second trench exposing a predetermined region of the first conductive layer; And 상기 제1도전체층과 접촉하고, 상기 제2트랜치상에 위치하는 제2도전체층A second conductive layer in contact with the first conductive layer and positioned on the second trench 을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.An organic light emitting display device comprising: a. 제 1 항에 있어서,The method of claim 1, 상기 제1절연막은 무기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치.And the first insulating layer is an inorganic insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 제2절연막 및 제3절연막은 유기막인 것을 특징으로 하는 유기 전계 발광 표시 장치.And the second insulating layer and the third insulating layer are organic layers. 제 1 항에 있어서,The method of claim 1, 상기 제1도전체층은 상기 단위화소의 제1전극과 동일한 물질로 이루진 것을 특징으로 하는 유기 전계 발광 표시 장치.And the first conductive layer is formed of the same material as the first electrode of the unit pixel. 제 1 항에 있어서,The method of claim 1, 상기 제2도전체층은 상기 단위화소의 제2전극과 동일한 재료로 형성되는 것을 특징으로 하는 유기 전계 발광 표시 장치.The second conductive layer is formed of the same material as the second electrode of the unit pixel. 제 1 항에 있어서,The method of claim 1, 상기 제1트랜치 및 제2트랜치 외곽 영역에 연장된 제2도전체층과 접촉하는 캐소드버스 라인을 더 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a cathode bus line in contact with the second conductive layer extending in the outer regions of the first trench and the second trench. 제 6 항에 있어서,The method of claim 6, 상기 제2도전체층과 캐소드버스 라인 사이에 상기 제1트랜치상의 제1도전체층이 연장되어 위치하고 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a first conductive layer on the first trench extending between the second conductive layer and the cathode bus line. 제 6 항에 있어서,The method of claim 6, 상기 캐소드버스 라인은 제1도전체층과 동일한 물질로 이루어져 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.And the cathode bus line is formed of the same material as that of the first conductive layer. 제 6 항에 있어서,The method of claim 6, 상기 캐소드버스 라인 하부에는 제1신호선과 연결된 게이트 드라이버부가 위치하고 있는 것을 특징으로 하는 유기 전계 발광 표시 장치.And a gate driver connected to a first signal line under the cathode bus line. 기판을 준비하고,Prepare the substrate, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하며,Forming a thin film transistor including a semiconductor layer, a gate insulating film, a gate electrode, a first insulating film, and a source / drain electrode on the pixel portion of the substrate, 상기 기판상에 제2절연막을 형성하고,Forming a second insulating film on the substrate, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀 및 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치를 형성하며,A portion of the second insulating layer is etched to enclose a via hole exposing the source / drain electrodes and an outer periphery of the pixel portion, and to form a first trench exposing the first insulating layer; 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극과 상기 제1트랜치를 덮는 제1도전체층을 형성하고,Depositing a first electrode forming material on the substrate and patterning the first electrode forming material to form a first electrode contacting the source / drain electrode through the via hole and a first conductive layer covering the first trench, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치를 형성하며,After forming a third insulating film on the substrate, patterning it to form a pixel definition film on the pixel portion, and forming a second trench in the region where the first trench is formed to expose the first conductive layer, 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고,Forming an organic layer including at least an emission layer on the first electrode of the pixel portion, 상기 기판상에 상기 유기막과 접촉하는 제2전극과 제1도전체층과 접촉하는 제2도전체층을 형성하는 것Forming a second electrode in contact with the organic layer on the substrate and a second conductor layer in contact with the first conductor layer 을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.An organic light emitting display device manufacturing method comprising a. 제 10 항에 있어서,The method of claim 10, 상기 제2절연막 및 제3절연막은 유기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.And the second insulating layer and the third insulating layer are organic insulating layers. 기판을 준비하고,Prepare the substrate, 상기 기판의 화소부상에 반도체층, 게이트 절연막, 게이트 전극, 제1절연막 및 소오스/드레인 전극을 포함하는 박막트랜지스터와 상기 화소부 외곽의 일정 영역상에 상기 소오스/드레인 전극과 동일한 물질로 캐소드버스 라인을 형성하며,A thin film transistor including a semiconductor layer, a gate insulating film, a gate electrode, a first insulating film, and a source / drain electrode on a pixel portion of the substrate, and a cathode bus line of the same material as the source / drain electrode on a predetermined region outside the pixel portion; Form the 상기 기판상에 제2절연막을 형성하고,Forming a second insulating film on the substrate, 상기 제2절연막의 일부를 식각하여 상기 소오스/드레인 전극을 노출시키는 비아홀, 상기 화소부 외곽을 감싸고, 상기 제1절연막을 노출시키는 제1트랜치 및 상기 제1트랜치 외곽에 상기 캐소드버스 라인을 노출시키는 제1콘택홀을 형성하며,A portion of the second insulating layer is etched to expose the source / drain electrodes, a via hole surrounding the pixel portion, and a first trench for exposing the first insulating layer and an outer portion of the first trench for exposing the cathode bus line. Forming a first contact hole, 상기 기판상에 제1전극 형성 물질을 증착한 후, 이를 패터닝하여 상기 비아홀을 통해 소오스/드레인 전극과 접촉하는 제1전극 및 상기 제1트랜치와 상기 캐소드버스 라인과 접촉하고 상기 제1콘택홀을 덮는 제1도전체층을 형성하고,After depositing a first electrode forming material on the substrate, patterning the first electrode forming material and the first electrode and the first trench and the cathode bus line in contact with the source / drain electrode through the via hole to contact the first contact hole Forming a covering first conductive layer, 상기 기판상에 제3절연막을 형성한 후, 이를 패터닝하여 화소부상에는 화소정의막을 형성하고, 상기 제1트랜치가 형성된 영역에는 상기 제1도전체층을 노출시키는 제2트랜치 및 상기 캐소드버스 라인과 접촉하는 제1도전체층을 노출시키는 제2콘택홀을 형성하며,After forming a third insulating film on the substrate, patterning it to form a pixel defining film on the pixel portion, and in contact with the second trench and the cathode bus line to expose the first conductive layer in the region where the first trench is formed. Forming a second contact hole exposing the first conductive layer to 상기 화소부의 제1전극상에 적어도 발광층을 포함하는 유기막을 형성하고,Forming an organic layer including at least an emission layer on the first electrode of the pixel portion, 상기 기판 전면상에 상기 유기막 및 제1도전체층과 접촉하는 제2도전체층을 형성하는 것Forming a second conductive layer in contact with the organic layer and the first conductive layer on the entire surface of the substrate 을 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.An organic light emitting display device manufacturing method comprising a. 제 12 항에 있어서,The method of claim 12, 상기 제2절연막 및 제3절연막은 유기 절연막인 것을 특징으로 하는 유기 전계 발광 표시 장치 제조 방법.And the second insulating layer and the third insulating layer are organic insulating layers.
KR1020060051547A 2006-06-08 2006-06-08 Organic Electroluminescence Display Device and method for fabricating the same KR100786294B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060051547A KR100786294B1 (en) 2006-06-08 2006-06-08 Organic Electroluminescence Display Device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051547A KR100786294B1 (en) 2006-06-08 2006-06-08 Organic Electroluminescence Display Device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20070117363A true KR20070117363A (en) 2007-12-12
KR100786294B1 KR100786294B1 (en) 2007-12-18

Family

ID=39142662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051547A KR100786294B1 (en) 2006-06-08 2006-06-08 Organic Electroluminescence Display Device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100786294B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108158B1 (en) * 2009-11-30 2012-01-31 삼성모바일디스플레이주식회사 Organic light emitting display and manufacturing method thereof
KR20160001500A (en) * 2014-06-27 2016-01-06 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same
KR20160053043A (en) * 2014-10-30 2016-05-13 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Manufacturing Method thereof
KR20160062646A (en) * 2014-11-25 2016-06-02 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
US9379360B2 (en) 2013-07-22 2016-06-28 Samsung Display Co., Ltd. Organic light emitting display apparatus including lower and upper auxiliary electrodes
KR20190042361A (en) * 2017-10-16 2019-04-24 엘지디스플레이 주식회사 Display Device
CN110085759A (en) * 2018-01-25 2019-08-02 三星显示有限公司 Has reeded display equipment in barrier zones

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654232B1 (en) 2013-06-04 2016-09-06 삼성디스플레이 주식회사 Organic light emitting display and method for fabricating the same
KR102383745B1 (en) 2016-11-11 2022-04-08 삼성디스플레이 주식회사 Display device
KR102638296B1 (en) 2018-03-19 2024-02-20 삼성디스플레이 주식회사 Organic light-emitting display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683883B2 (en) * 2003-08-29 2011-05-18 株式会社半導体エネルギー研究所 Light emitting device
JP4776949B2 (en) * 2004-03-16 2011-09-21 株式会社半導体エネルギー研究所 Light emitting device
KR100669715B1 (en) * 2004-07-03 2007-01-16 삼성에스디아이 주식회사 OLED and method for fabricating the same
JP2006054111A (en) * 2004-08-12 2006-02-23 Sony Corp Display device
KR100700643B1 (en) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 Organic Electroluminescence Display Device Having Auxiliary Electrode Line and Fabricating of the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108158B1 (en) * 2009-11-30 2012-01-31 삼성모바일디스플레이주식회사 Organic light emitting display and manufacturing method thereof
US9379360B2 (en) 2013-07-22 2016-06-28 Samsung Display Co., Ltd. Organic light emitting display apparatus including lower and upper auxiliary electrodes
KR20160001500A (en) * 2014-06-27 2016-01-06 엘지디스플레이 주식회사 Organic light emitting display device and method of fabricating the same
KR20160053043A (en) * 2014-10-30 2016-05-13 엘지디스플레이 주식회사 Organic Light Emitting Display Device and Manufacturing Method thereof
KR20160062646A (en) * 2014-11-25 2016-06-02 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same
KR20190042361A (en) * 2017-10-16 2019-04-24 엘지디스플레이 주식회사 Display Device
US10854842B2 (en) 2017-10-16 2020-12-01 Lg Display Co., Ltd. Display device
CN110085759A (en) * 2018-01-25 2019-08-02 三星显示有限公司 Has reeded display equipment in barrier zones

Also Published As

Publication number Publication date
KR100786294B1 (en) 2007-12-18

Similar Documents

Publication Publication Date Title
KR100786294B1 (en) Organic Electroluminescence Display Device and method for fabricating the same
US9887251B2 (en) Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
KR100700650B1 (en) Organic electroluminescence device and method for fabricating thereof
KR101117642B1 (en) Organic light emitting diode display and method for manufacturing the same
US7420212B2 (en) Flat panel display
WO2020094126A1 (en) Display substrate and manufacturing method therefor, and display device
KR101671038B1 (en) Thin film transistor array device and method for manufacturing thin film transistor array device
US20120050235A1 (en) Organic electroluminescence emitting display and method of manufacturing the same
JP2006146205A (en) Flat panel display and its method of fabrication
TWI514561B (en) Amoled
KR100853545B1 (en) Organic light emitting display device and fabrication method of the same
KR100712110B1 (en) Organic electroluminescence display device and method for fabricating thereof
KR100728129B1 (en) Organic light emitting display and method of manufacturing the same
TWI621258B (en) Substrate for display apparatus, display apparatus including the substrate, and method of manufacturing the display apparatus
KR100752378B1 (en) Organic electroluminescence device and Method for fabricating the same
US8461593B2 (en) Display apparatus and method of manufacturing the same
KR102652999B1 (en) Thin film transistor substrate and display apparatus comprising the same
JP7152448B2 (en) display device
KR102556027B1 (en) Display apparatus and manufacturing method of the same
KR100793105B1 (en) Thin film transistor and flat panel display with the thin film transistor and fabrication method of the same
KR100579196B1 (en) Organic electroluminescence device and method fabricating thereof
KR20070111061A (en) White organic electroluminescence device and method for fabricating the same
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same
KR20240049788A (en) Organic light emitting display and manufacturing method thereof
KR20220153174A (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 13