KR20160049169A - 표시 장치의 동작 방법 - Google Patents

표시 장치의 동작 방법 Download PDF

Info

Publication number
KR20160049169A
KR20160049169A KR1020140145414A KR20140145414A KR20160049169A KR 20160049169 A KR20160049169 A KR 20160049169A KR 1020140145414 A KR1020140145414 A KR 1020140145414A KR 20140145414 A KR20140145414 A KR 20140145414A KR 20160049169 A KR20160049169 A KR 20160049169A
Authority
KR
South Korea
Prior art keywords
timing controller
length
refresh
panel self
vertical blank
Prior art date
Application number
KR1020140145414A
Other languages
English (en)
Other versions
KR102193918B1 (ko
Inventor
이종진
박진규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140145414A priority Critical patent/KR102193918B1/ko
Priority to US14/725,613 priority patent/US9747826B2/en
Publication of KR20160049169A publication Critical patent/KR20160049169A/ko
Application granted granted Critical
Publication of KR102193918B1 publication Critical patent/KR102193918B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치의 동작 방법은 타이밍 컨트롤러가 입력 데이터 신호에 응답하여 표시 패널의 구동 신호를 생성하는 일반 모드로 동작하는 단계, 타이밍 컨트롤러가 제1 패널 셀프 리프레쉬시작 커맨드에 응답하여 프레임 버퍼에 저장된 정지 영상 데이터에 기초하여 구동 신호를 생성하는 패널 셀프 리프레쉬 모드로 동작하는 단계, 패널 셀프 리프레쉬 종료 커맨드에 응답하여 타이밍 컨트롤러가 동작 모드를 패널 셀프 리프레쉬 모드에서 일반 모드로 전환하는 동기화 절차 도중에 제2 패널 셀프 리프레쉬 시작 커맨드가 타이밍 컨트롤러에 입력되는 단계 및 타이밍 컨트롤러가 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 제1 시점부터 동기화 절차가 종료되는 제2 시점 사이의 제1 수직 블랭크 구간의 길이에 기초하여 표시 패널의 휘도를 조절하는 단계를 포함한다.

Description

표시 장치의 동작 방법{METHOD OF OPERATING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 깜빡임(Flicker) 현상을 감소시키는 표시 장치의 동작 방법에 관한 것이다.
최근 모바일 폰(mobile phone)은 스마트 폰(smart phone) 시장이 확대되어 감에 따라 고해상도 디스플레이를 지원하고 있다. 고해상도 디스플레이는 디스플레이 드라이브 집적 회로를 통하여 호스트로부터 입력 데이터 신호를 공급받아 표시한다. 이와 같은 휴대용 표시장치에서는 호스트로부터 정지 영상 데이터를 전송 받아 표시할 경우에 호스트의 메모리 접근 및 인터페이스에서 전력 소모가 발생된다.
최근, VESA는 새로운 버전의 임베디드 디스플레이 포트(embedded Display Port, 이하, 'eDP'라 함) 규격을 발표하였다. eDP 규격은, 노트북 PC, 태블릿, 넷북, 올인원 데스크톱 PC 등 표시 장치를 내장한 기기들을 위해 설계된 DP 인터페이스에 상응하는 인터페이스 규격이다. 특히, eDP v1.3은 패널 셀프 리프레쉬(Panel Self-Refresh, 이하, 'PSR'이라 함) 기술을 포함한다.
PSR은 시스템 전력 절감 성능을 향상시키고 휴대용 PC 환경에서 배터리 수명을 늘리기 위해 제안된 기술이다. PSR 기술은 정지 영상이 표시되는 경우 표시 장치 내에 탑재되어 있는 프레임 버퍼에 저장된 정지 영상 데이터에 기초하여 구동 신호를 생성함으로써 전력 소모를 최소화하면서도 화면을 그대로 표시할 수 있어, 휴대용 PC 환경에서 배터리 사용 시간을 크게 늘릴 수 있다.
이와 같이 표시 장치 내에 탑재되어 있는 프레임 버퍼에 저장된 정지 영상 데이터에 기초하여 표시 패널의 구동 신호를 생성하는 패널 셀프 리프레쉬 모드(PANEL SELF-REFRESH MODE)와 호스트로부터 전송되는 입력 데이터 신호에 응답하여 구동 신호를 생성하는 일반 모드(NORMAL MODE) 간의 전환 과정에서 깜빡임(Flicker) 현상이 발생될 수 있다. 이러한 화면 깜빡임(Flicker) 현상은 표시 장치의 표시 품질을 떨어뜨릴 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 패널 셀프 리프레쉬 모드와 일반 모드 간의 전환 과정의 깜빡임 현상을 감소시키는 표시 장치의 동작 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 동작 방법은 타이밍 컨트롤러가 입력 데이터 신호에 응답하여 표시 패널의 구동 신호를 생성하는 일반 모드로 동작하는 단계, 상기 타이밍 컨트롤러가 제1 패널 셀프 리프레쉬(Panel Self-Refresh) 시작 커맨드에 응답하여 프레임 버퍼(Frame buffer)에 저장된 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 패널 셀프 리프레쉬 모드로 동작하는 단계, 패널 셀프 리프레쉬 종료 커맨드에 응답하여 상기 타이밍 컨트롤러가 동작 모드를 상기 패널 셀프 리프레쉬 모드에서 상기 일반 모드로 전환하는 동기화 절차 도중에 제2 패널 셀프 리프레쉬 시작 커맨드가 상기 타이밍 컨트롤러에 입력되는 단계 및 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 제1 시점부터 상기 동기화 절차가 종료되는 제2 시점 사이의 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계를 포함한다.
일 실시예에 있어서, 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는, 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 큰 경우, 상기 제1 수직 블랭크 구간을 상기 동기화 절차의 상기 프레임 당 표시 구간과 동일한 길이를 가지는 제1 프레임 표시 구간과 나머지 수직 블랭크 구간으로 나누고, 상기 타이밍 컨트롤러는 상기 제1 프레임 표시 구간에서 상기 입력 데이터 신호에 응답하여 상기 구동 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는, 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 상기 프레임 당 표시 구간의 길이보다 큰 경우, 상기 타이밍 컨트롤러는 상기 나머지 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 제1 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는, 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이와 같거나 작은 경우, 상기 타이밍 컨트롤러는 상기 제1 수직 블랭크 구간의 길이를 유지하여 상기 표시 패널의 휘도를 조절하지 않는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는, 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 작은 경우, 상기 제1 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 패널 셀프 리프레쉬 모드의 프레임 당 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러가 상기 제1 패널 셀프 리프레쉬 시작 커맨드에 응답하여 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 상기 패널 셀프 리프레쉬 모드로 동작하는 단계는, 상기 제1 패널 셀프 리프레쉬 시작 커맨드가 입력된 후 시작되는 첫 번째 프레임의 영상 데이터를 상기 정지 영상 데이터로서 상기 프레임 버퍼에 저장하는 단계 및 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 수신부(Receiver)를 포함할 수 있다. 상기 수신부는 커맨드 수신부 및 데이터 수신부를 포함할 수 있다. 상기 커맨드 수신부는 상기 제1 및 제2 패널 리프레쉬 시작 커맨드들 및 상기 패널 셀프 리프레쉬 종료 커맨드를 커맨드 신호로서 수신할 수 있다. 상기 데이터 수신부는 상기 입력 데이터 신호를 수신할 수 있다.
일 실시예에 있어서, 상기 제1 및 제2 패널 셀프 리프레쉬 시작 커맨드들, 상기 패널 셀프 리프레쉬 종료 커맨드 및 상기 입력 데이터 신호는 어플리케이션 프로세서(Application processor)에서 생성될 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 상기 일반 모드에 상응하는 제1 값 또는 상기 패널 셀프 리프레쉬 모드에 상응하는 제2 값을 저장하는 모드 레지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 초기화 시 상기 모드 레지스터의 저장 값을 상기 제1 값으로 설정할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 상기 제1 또는 제2 패널 셀프 리프레쉬 시작 커맨드에 응답하여 상기 모드 레지스터의 저장 값을 상기 제2 값으로 설정할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 상기 패널 셀프 리프레쉬 종료 커맨드에 응답하여 상기 모드 레지스터의 저장 값을 상기 제1 값으로 설정할 수 있다.
일 실시예에 있어서, 상기 타이밍 컨트롤러는 클럭 신호를 생성하는 클럭 신호 생성부를 포함할 수 있다. 상기 모드 레지스터의 저장 값이 상기 제1 값인 경우, 상기 클럭 신호 생성부는 상기 입력 데이터 신호에 기초하여 상기 클럭 신호를 생성할 수 있다. 상기 모드 레지스터의 저장 값이 상기 제2 값인 경우, 상기 클럭 신호 생성부는 오실레이터(Oscillator)의 출력 신호에 기초하여 상기 클럭 신호를 생성할 수 있다.
일 실시예에 있어서, 상기 모드 레지스터의 저장 값이 상기 제1 값인 경우, 상기 타이밍 컨트롤러는 상기 데이터 수신부에 전원을 공급할 수 있다.
일 실시예에 있어서, 상기 모드 레지스터의 저장 값이 상기 제2 값인 경우, 상기 타이밍 컨트롤러는 상기 데이터 수신부에 전원 공급을 차단할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 동작 방법은 표시 장치에 포함되는 타이밍 컨트롤러가 모드를 패널 셀프 리프레쉬 모드(PANEL SELF-REFRESH MODE)에서 일반 모드(NORMAL MODE)로 전환하는 동기화 절차 도중에 타이밍 컨트롤러의 모드가 다시 패널 셀프 리프레쉬 모드로 전환되는 경우 생기는 추가적인 수직 블랭크 구간을 변경하여 깜빡임(Flicker) 현상을 줄이고 표시 품질을 높일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 동작 방법을 나타내는 순서도이다.
도 2는 도 1의 순서도에 포함되는 상기 타이밍 컨트롤러가 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 상기 패널 셀프 리프레쉬 모드로 동작하는 단계를 나타내는 순서도이다.
도 3은 도 1의 순서도에 포함되는 상기 타이밍 컨트롤러가 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계를 나타내는 순서도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 5는 도 4의 표시 장치에 포함되는 송/수신 회로를 나타내는 블록도이다.
도 6 내지 9는 도 5의 송/수신 회로의 동작의 실시예들을 나타내는 타이밍도들이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기들을 나타내는 블록도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 동작 방법을 나타내는 순서도이다.
도 1을 참조하면, 표시 장치의 동작 방법은 타이밍 컨트롤러가 입력 데이터 신호에 응답하여 표시 패널의 구동 신호를 생성하는 일반 모드로 동작하는 단계(단계 S110), 상기 타이밍 컨트롤러가 제1 패널 셀프 리프레쉬(Panel Self-Refresh) 시작 커맨드에 응답하여 프레임 버퍼(Frame buffer)에 저장된 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 패널 셀프 리프레쉬 모드로 동작하는 단계(단계 S120), 패널 셀프 리프레쉬 종료 커맨드에 응답하여 상기 타이밍 컨트롤러가 동작 모드를 상기 패널 셀프 리프레쉬 모드에서 상기 일반 모드로 전환하는 동기화 절차 도중에 제2 패널 셀프 리프레쉬 시작 커맨드가 상기 타이밍 컨트롤러에 입력되는 단계(단계 S130) 및 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 제1 시점부터 상기 동기화 절차가 종료되는 제2 시점 사이의 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계(단계 S140)를 포함한다.
도 2는 도 1의 순서도에 포함되는 상기 타이밍 컨트롤러가 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 상기 패널 셀프 리프레쉬 모드로 동작하는 단계를 나타내는 순서도이다.
도 2를 참조하면, 상기 타이밍 컨트롤러가 상기 제1 패널 셀프 리프레쉬 시작 커맨드에 응답하여 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 상기 패널 셀프 리프레쉬 모드로 동작하는 단계(단계 S120)는, 상기 제1 패널 셀프 리프레쉬 시작 커맨드가 입력된 후 시작되는 첫 번째 프레임의 영상 데이터를 상기 정지 영상 데이터로서 상기 프레임 버퍼에 저장하는 단계(단계 S121) 및 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 단계(단계 S122)를 포함할 수 있다.
상기 단계들(S121 및 S122)은 도 6 및 7을 참조하여 후술한다.
도 3은 도 1의 순서도에 포함되는 상기 타이밍 컨트롤러가 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계를 나타내는 순서도이다.
도 3을 참조하면, 상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계(S140)는, 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 큰 경우, 상기 제1 수직 블랭크 구간을 상기 동기화 절차의 상기 프레임 당 표시 구간과 동일한 길이를 가지는 제1 프레임 표시 구간과 나머지 수직 블랭크 구간으로 나누고, 상기 타이밍 컨트롤러는 상기 제1 프레임 표시 구간에서 상기 입력 데이터 신호에 응답하여 상기 구동 신호를 생성하는 단계(단계 S141), 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 상기 프레임 당 표시 구간의 길이보다 큰 경우, 상기 타이밍 컨트롤러는 상기 나머지 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 제1 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계(단계 S142), 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이와 같거나 작은 경우, 상기 타이밍 컨트롤러는 상기 제1 수직 블랭크 구간의 길이를 유지하여 상기 표시 패널의 휘도를 조절하지 않는 단계(단계 S143) 및 상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 작은 경우, 상기 제1 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 패널 셀프 리프레쉬 모드의 프레임 당 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계(단계 S144)를 포함할 수 있다.
상기 단계들(S141 내지 S144)은 도 7 내지 10을 참조하여 후술한다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 시스템을 나타내는 블록도이다.
도 4를 참조하면, 디스플레이 시스템(100)은 어플리케이션 프로세서(AP; 150), 표시 패널(DISPLAY PANEL; 120), 타이밍 컨트롤러(TIMING CNTL; 130), 게이트 구동부(GATE DRIVING CIRCUIT; 140) 및 데이터 구동부(DATA DRIVING CIRCUIT; 110)를 포함한다. 표시 장치(170)는 표시 패널(120), 타이밍 컨트롤러(130), 게이트 구동부(140) 및 데이터 구동부(110)를 포함한다. 송/수신 회로(160)는 어플리케이션 프로세서(150) 및 타이밍 컨트롤러(130)를 포함한다.
표시 패널(120)은 복수의 서브 화소들을 포함한다. 타이밍 컨트롤러(130)는 어플리케이션 프로세서(150)로부터 수신한 입력 데이터 신호(DSIG) 및 커맨드 신호(CSIG)에 기초하여 데이터 구동부 제어 신호(DCS) 및 게이트 구동부 제어 신호(GCS)를 생성한다. 게이트 구동부(140)는 게이트 구동부 제어 신호(GCS)에 기초하여 복수의 게이트 신호들을 생성하고, 상기 복수의 게이트 신호들을 복수의 게이트 신호 라인들(G1, G2 내지 GM)을 통해 상기 복수의 서브 화소들에 출력한다. 데이터 구동부(110)는 데이터 구동부 제어 신호(DCS)에 기초하여 복수의 데이터 신호들을 생성하고, 상기 복수의 데이터 신호들을 복수의 데이터 신호 라인들(D1, D2 내지 DN)을 통해 상기 복수의 서브 화소들에 출력한다.
송/수신 회로(160)에 대하여 도 5를 참조하여 자세하게 후술한다.
도 5는 도 4의 표시 장치에 포함되는 송/수신 회로를 나타내는 블록도이다.
도 5를 참조하면, 어플리케이션 프로세서(150)는 송신부(TX)를 포함할 수 있다. 타이밍 컨트롤러(130)는 수신부(131), 클럭 신호 생성부(CLKGEN), 모드 레지스터(MR), 프레임 버퍼(FRAME BUFFER), 선택 신호 생성부(SELGEN) 및 멀티플렉서(MUX)를 포함할 수 있다. 수신부(131)는 커맨드 수신부(CRX) 및 데이터 수신부(DRX)를 포함할 수 있다.
송신부(TX)는 어플리케이션 프로세서 내부 데이터(DATA_AP)에 기초하여 입력 데이터 신호(DSIG) 및 커맨드 신호(CSIG)를 생성할 수 있다. 일 실시예에 있어서, 송신부(TX)는 eDP 규격에 따라 생성될 수 있다. 커맨드 수신부(CRX)는 패널 리프레쉬 시작 커맨드 및 패널 셀프 리프레쉬 종료 커맨드를 커맨드 신호(CSIG)로서 수신할 수 있다. 데이터 수신부(DRX)는 입력 데이터 신호(DSIG)를 수신할 수 있다.
타이밍 컨트롤러(130)는 초기화 시 모드 레지스터(MR)의 저장 값(MRV)을 일반 모드에 상응하는 제1 값으로 설정할 수 있다. 타이밍 컨트롤러(130)는 패널 셀프 리프레쉬 시작 커맨드에 응답하여 모드 레지스터(MR)의 저장 값(MRV)을 패널 셀프 리프레쉬 모드에 상응하는 제2 값으로 설정할 수 있다. 타이밍 컨트롤러(130)는 패널 셀프 리프레쉬 종료 커맨드에 응답하여 모드 레지스터(MR)의 저장 값(MRV)을 상기 제1 값으로 설정할 수 있다.
모드 레지스터(MR)의 저장 값(MRV)이 상기 제1 값인 경우, 클럭 신호 생성부(CLKGEN)는 입력 데이터 신호(DSIG)에 기초하여 클럭 신호(CLK)를 생성할 수 있다. 모드 레지스터(MR)의 저장 값(MRV)이 상기 제2 값인 경우, 클럭 신호 생성부(CLKGEN)는 타이밍 컨트롤러(130)에 자체적으로 포함된 오실레이터(Oscillator)의 출력 신호에 기초하여 클럭 신호(CLK)를 생성할 수 있다.
수신부(131)는 입력 데이터 신호(DSIG), 커맨드 신호(CSIG) 및 모드 레지스터(MR)의 저장 값(MRV)에 기초하여 내부 데이터 신호(IDS) 및 수직 동기 신호(VSYNC)를 생성할 수 있다. 프레임 버퍼(FRAME BUFFER)는 내부 데이터 신호(IDS)를 정지 영상 데이터로 저장할 수 있고, 상기 정지 영상 데이터를 버퍼 데이터 신호(BDS)로서 출력할 수 있다.
선택 신호 생성부(SELGEN)는 모드 레지스터(MR)의 저장 값(MRV)에 기초하여 선택 신호(SEL)를 생성할 수 있다. 멀티플렉서(MUX)는 선택 신호(SEL)에 기초하여 내부 데이터 신호(IDS) 또는 버퍼 데이터 신호(BDS)를 출력 데이터 신호(ODSIG)로서 출력할 수 있다. 타이밍 컨트롤러(130)는 수직 동기 신호(VSYNC) 및 출력 데이터 신호(ODSIG)에 기초하여 데이터 구동부 제어 신호(DCS) 및 게이트 구동부 제어 신호(GCS)를 생성할 수 있다.
일 실시예에 있어서, 모드 레지스터(MR)의 저장 값(MRV)이 상기 제1 값인 경우, 타이밍 컨트롤러(130)는 데이터 수신부(DRX)에 전원을 공급할 수 있다. 다른 실시예에 있어서, 모드 레지스터(MR)의 저장 값(MRV)이 상기 제2 값인 경우, 타이밍 컨트롤러(130)는 데이터 수신부(DRX)에 전원 공급을 차단할 수 있다. 타이밍 컨트롤러(130)가 패널 셀프 리프레쉬 모드로 동작하는 경우 데이터 수신부(DRX)에 전원 공급을 차단함으로써, 타이밍 컨트롤러(130)는 저전력으로 동작할 수 있다.
송/수신 회로(160)의 동작의 실시예들을 도 6 내지 10을 참조하여 후술한다.
도 6 내지 10은 도 5의 송/수신 회로의 동작의 실시예들을 나타내는 타이밍도들이다. 일 실시예에 있어서, 제1 값은 논리 하이 값이고 제2 값은 논리 로우 값일 수 있다. 다른 실시예에 있어서, 제1 값은 논리 로우 값이고 제2 값은 논리 하이 값일 수 있다. 도 6 내지 10은 제1 값은 논리 로우 값이고 제2 값은 논리 하이 값인 경우에 대해 기술한다.
도 6은 타이밍 컨트롤러(130)의 모드가 일반 모드(NORMAL MODE)에서 패널 셀프 리프레쉬 모드(PSR MODE)로 천이되는 과정을 나타내는 타이밍도이다.
제1 시점(211)에서 제2 시점(212)까지, 모드 레지스터(MR)의 저장 값(MRV)이 논리 로우 값을 가지므로 타이밍 컨트롤러(130)는 일반 모드(NORMAL MODE)로 동작한다. 제1 시점(211)에서 제2 시점(212)까지, 수신부(131)는 수직 동기화 신호(VSYNC)를 활성화하고, 내부 데이터 신호(IDS)로서 제1 프레임 데이터(FD1)를 생성하고, 멀티플렉서(MUX)는 출력 데이터 신호(ODSIG)로서 내부 데이터 신호(IDS)를 출력한다. 제2 프레임 데이터(FD2) 및 제3 프레임 데이터(FD3)는 제1 프레임 데이터(FD1)에 기초하여 이해할 수 있다.
제3 시점(213)에서, 타이밍 컨트롤러(130)에 인가된 패널 리프레쉬 시작 커맨드에 응답하여 모드 레지스터(MR)의 저장 값(MRV)이 논리 하이 값으로 변경되므로, 제3 시점(213) 이후 타이밍 컨트롤러(130)는 패널 셀프 리프레쉬 모드(PSR MODE)로 동작한다. 제3 시점(213)에서 제4 시점(214)까지, 수신부(131)는 내부 데이터 신호(IDS)로서 제4 프레임 데이터(FD4)를 생성하고, 멀티플렉서(MUX)는 출력 데이터 신호(ODSIG)로서 내부 데이터 신호(IDS)를 출력한다. 동시에, 프레임 버퍼(FRAME BUFFER)는 내부 데이터 신호(IDS)를 통해 제4 프레임 데이터(FD4)를 저장한다. 제4 시점(214)에서, 선택 신호 생성기(SELGEN)는 모드 레지스터(MR)의 저장 값(MRV)에 기초하여 선택 신호(SEL)를 활성화한다. 프레임 버퍼(FRAME BUFFER)는 저장된 제4 프레임 데이터(FD4)를 버퍼 데이터 신호(BDS)로서 출력하고, 멀티플렉서(MUX)는 출력 데이터 신호(ODSIG)로서 버퍼 데이터 신호(BDS)를 출력한다.
도 7은 타이밍 컨트롤러(130)의 모드가 패널 셀프 리프레쉬 모드(PSR MODE)에서 일반 모드(NORMAL MODE)로 천이되는 과정 도중에 다시 패널 셀프 리프레쉬 모드(PSR MODE)로 천이되는 과정을 나타내는 타이밍도이다.
제1 시점(311) 이전의 신호들의 동작은 도 6을 참조하여 이해할 수 있으므로 설명을 생략한다.
제1 시점(311)에서, 타이밍 컨트롤러(130)에 인가된 패널 리프레쉬 종료 커맨드에 응답하여 모드 레지스터(MR)의 저장 값(MRV)이 논리 로우 값으로 변경되므로 타이밍 컨트롤러(130)는 제1 시점(311)에서 제3 시점(313)까지 동기화 절차(RE-SYNC)를 수행한다. 타이밍 컨트롤러(130)의 모드가 패널 셀프 리프레쉬 모드(PSR MODE)에서 일반 모드(NORMAL MODE)로 변경될 때, 클럭 신호(CLK) 및 출력 데이터 신호(ODSIG)가 입력 데이터 신호(DSIG)에 의해 생성되도록 동기화시키는 구간을 동기화 절차(RE-SYNC)라 칭한다.
제2 시점(312)에 패널 셀프 리프레쉬 시작 커맨드가 입력된다.
제3 시점(213)에서, 타이밍 컨트롤러(130)에 인가된 패널 리프레쉬 시작 커맨드에 응답하여 모드 레지스터(MR)의 저장 값(MRV)이 논리 하이 값으로 변경되므로, 제3 시점(213) 이후 타이밍 컨트롤러(130)는 패널 셀프 리프레쉬 모드(PSR MODE)로 동작한다.
제3 시점(313)에서 제4 시점(314)까지, 수신부(131)는 내부 데이터 신호(IDS)로서 제6 프레임 데이터(FD6)를 생성하고, 멀티플렉서(MUX)는 출력 데이터 신호(ODSIG)로서 내부 데이터 신호(IDS)를 출력한다. 동시에, 프레임 버퍼(FRAME BUFFER)는 내부 데이터 신호(IDS)를 통해 제6 프레임 데이터(FD6)를 저장한다. 제4 시점(314)에서, 선택 신호 생성기(SELGEN)는 모드 레지스터(MR)의 저장 값(MRV)에 기초하여 선택 신호(SEL)를 활성화한다. 제4 시점(314) 이후 프레임 버퍼(FRAME BUFFER)는 저장된 제6 프레임 데이터(FD6)를 버퍼 데이터 신호(BDS)로서 출력하고, 멀티플렉서(MUX)는 출력 데이터 신호(ODSIG)로서 버퍼 데이터 신호(BDS)를 출력한다.
A 구간을 동기화 절차(RE-SYNC)의 프레임 당 수직 블랭크 구간이라 칭한다. B 구간을 동기화 절차(RE-SYNC)의 프레임 당 표시 구간이라 칭한다. C 구간을 패널 셀프 리프레쉬 시작 커맨드가 입력된 제2 시점(312)부터 동기화 절차(RE-SYNC)가 종료되는 제3 시점(313) 사이의 제1 수직 블랭크 구간이라 칭한다. D 구간을 패널 셀프 리프레쉬 모드(PSR MODE)의 프레임 당 수직 블랭크 구간이라 칭한다.
제1 수직 블랭크 구간(C)의 길이가 동기화 절차(RE-SYNC)의 프레임 당 표시 구간(B)의 길이와 같거나 작은 경우, 상기 타이밍 컨트롤러는 상기 제1 수직 블랭크 구간(C)의 길이를 유지하여 표시 패널(120)의 휘도를 조절하지 않을 수 있다.
도 8은 도 7의 수직 동기화 신호의 실시예를 나타내는 타이밍도이다.
동기화 절차(RE-SYNC; 411 ~ 413) 도중 제2 시점(412)에 패널 셀프 리프레쉬 시작 커맨드가 입력된다. 제1 수직 블랭크 구간(C)의 길이가 동기화 절차(RE-SYNC)의 프레임 당 표시 구간(B)의 길이보다 큰 경우, 제1 수직 블랭크 구간(C)을 동기화 절차(RE-SYNC)의 프레임 당 표시 구간(B)과 동일한 길이를 가지는 제1 프레임 표시 구간(C1)과 나머지 수직 블랭크 구간(C2)으로 나누고, 타이밍 컨트롤러(130)는 제1 프레임 표시 구간(C1)에서 입력 데이터 신호(DSIG)에 응답하여 구동 신호들(DCS, GCS)을 생성하고, 나머지 수직 블랭크 구간(C2)의 길이를 동기화 절차(RE-SYNC)의 프레임 당 수직 블랭크 구간(A)의 길이와 제1 수직 블랭크 구간(C)의 길이의 평균 값((A+C)/2)으로 변경할 수 있다.
도 9는 도 7의 수직 동기화 신호의 실시예를 나타내는 타이밍도이다.
동기화 절차(RE-SYNC; 511 ~ 513) 도중 제2 시점(512)에 패널 셀프 리프레쉬 시작 커맨드가 입력된다. 제1 수직 블랭크 구간(C)의 길이가 동기화 절차(RE-SYNC)의 프레임 당 표시 구간(B)의 길이보다 작은 경우, 제1 수직 블랭크 구간(C)의 길이를 동기화 절차(RE-SYNC)의 프레임 당 수직 블랭크 구간(A)의 길이와 패널 셀프 리프레쉬 모드(PSR MODE)의 프레임 당 수직 블랭크 구간(D)의 길이의 평균 값((A+D)/2)으로 변경할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기들을 나타내는 블록도들이다.
도 10을 참조하면, 전자 기기(600)는 프로세서(610), 메모리 장치(620), 저장 장치(630), 입출력 장치(640), 파워 서플라이(650) 및 표시 장치(660)를 포함할 수 있다. 전자 기기(600)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 전자 기기(600)는 스마트폰으로 구현될 수 있으나, 전자 기기(600)가 그에 한정되는 것은 아니다.
프로세서(610)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(610)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(610)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(610)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(620)는 전자 기기(600)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(620)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(630)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(640)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(650)는 전자 기기(600)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(660)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(660)는 도 4의 디스플레이 시스템에 포함되는 표시 장치(170)일 수 있다. 표시 장치 (660)에 대하여 도 1 내지 9를 참조하여 이해할 수 있으므로 설명을 생략한다.
실시예에 따라, 전자 기기(600)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 등과 같은 표시 장치(660)를 포함하는 임의의 전자 기기일 수 있다.
본 발명에 따른 표시 장치의 동작 방법은 표시 장치를 포함하는 임의의 장치 및 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 캠코더, PC, 서버 컴퓨터, 워크스테이션, 노트북, 디지털 TV, 셋-탑 박스, 음악 재생기, 휴대용 게임 콘솔, 네비게이션 시스템, 스마트 카드, 프린터 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (15)

  1. 타이밍 컨트롤러가 입력 데이터 신호에 응답하여 표시 패널의 구동 신호를 생성하는 일반 모드로 동작하는 단계;
    상기 타이밍 컨트롤러가 제1 패널 셀프 리프레쉬(Panel Self-Refresh) 시작 커맨드에 응답하여 프레임 버퍼(Frame buffer)에 저장된 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 패널 셀프 리프레쉬 모드로 동작하는 단계;
    패널 셀프 리프레쉬 종료 커맨드에 응답하여 상기 타이밍 컨트롤러가 동작 모드를 상기 패널 셀프 리프레쉬 모드에서 상기 일반 모드로 전환하는 동기화 절차 도중에 제2 패널 셀프 리프레쉬 시작 커맨드가 상기 타이밍 컨트롤러에 입력되는 단계; 및
    상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 제1 시점부터 상기 동기화 절차가 종료되는 제2 시점 사이의 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계를 포함하는 표시 장치의 동작 방법.
  2. 제1 항에 있어서,
    상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는,
    상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 큰 경우, 상기 제1 수직 블랭크 구간을 상기 동기화 절차의 상기 프레임 당 표시 구간과 동일한 길이를 가지는 제1 프레임 표시 구간과 나머지 수직 블랭크 구간으로 나누고, 상기 타이밍 컨트롤러는 상기 제1 프레임 표시 구간에서 상기 입력 데이터 신호에 응답하여 상기 구동 신호를 생성하는 단계를 포함하는 표시 장치의 동작 방법.
  3. 제2 항에 있어서,
    상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는,
    상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 상기 프레임 당 표시 구간의 길이보다 큰 경우, 상기 타이밍 컨트롤러는 상기 나머지 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 제1 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계를 더 포함하는 표시 장치의 동작 방법.
  4. 제1 항에 있어서,
    상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는,
    상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이와 같거나 작은 경우, 상기 타이밍 컨트롤러는 상기 제1 수직 블랭크 구간의 길이를 유지하여 상기 표시 패널의 휘도를 조절하지 않는 단계를 포함하는 표시 장치의 동작 방법.
  5. 제1 항에 있어서,
    상기 타이밍 컨트롤러가 상기 제2 패널 셀프 리프레쉬 시작 커맨드가 입력된 상기 제1 시점부터 상기 동기화 절차가 종료되는 상기 제2 시점 사이의 상기 제1 수직 블랭크 구간의 길이에 기초하여 상기 표시 패널의 휘도를 조절하는 단계는,
    상기 제1 수직 블랭크 구간의 길이가 상기 동기화 절차의 프레임 당 표시 구간의 길이보다 작은 경우, 상기 제1 수직 블랭크 구간의 길이를 상기 동기화 절차의 프레임 당 수직 블랭크 구간의 길이와 상기 패널 셀프 리프레쉬 모드의 프레임 당 수직 블랭크 구간의 길이의 평균 값으로 변경하는 단계를 포함하는 표시 장치의 동작 방법.
  6. 제1 항에 있어서,
    상기 타이밍 컨트롤러가 상기 제1 패널 셀프 리프레쉬 시작 커맨드에 응답하여 상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 상기 패널 셀프 리프레쉬 모드로 동작하는 단계는,
    상기 제1 패널 셀프 리프레쉬 시작 커맨드가 입력된 후 시작되는 첫 번째 프레임의 영상 데이터를 상기 정지 영상 데이터로서 상기 프레임 버퍼에 저장하는 단계; 및
    상기 프레임 버퍼에 저장된 상기 정지 영상 데이터에 기초하여 상기 구동 신호를 생성하는 단계를 포함하는 표시 장치의 동작 방법.
  7. 제1 항에 있어서,
    상기 타이밍 컨트롤러는 수신부(Receiver)를 포함하고,
    상기 수신부는,
    상기 제1 및 제2 패널 리프레쉬 시작 커맨드들 및 상기 패널 셀프 리프레쉬 종료 커맨드를 커맨드 신호로서 수신하는 커맨드 수신부; 및
    상기 입력 데이터 신호를 수신하는 데이터 수신부를 포함하는 표시 장치의 동작 방법.
  8. 제7 항에 있어서,
    상기 제1 및 제2 패널 셀프 리프레쉬 시작 커맨드들, 상기 패널 셀프 리프레쉬 종료 커맨드 및 상기 입력 데이터 신호는 어플리케이션 프로세서(Application processor)에서 생성되는 표시 장치의 동작 방법.
  9. 제7 항에 있어서,
    상기 타이밍 컨트롤러는 상기 일반 모드에 상응하는 제1 값 또는 상기 패널 셀프 리프레쉬 모드에 상응하는 제2 값을 저장하는 모드 레지스터를 포함하는 표시 장치의 동작 방법.
  10. 제9 항에 있어서,
    상기 타이밍 컨트롤러는 초기화 시 상기 모드 레지스터의 저장 값을 상기 제1 값으로 설정하는 표시 장치의 동작 방법.
  11. 제9 항에 있어서,
    상기 타이밍 컨트롤러는 상기 제1 또는 제2 패널 셀프 리프레쉬 시작 커맨드에 응답하여 상기 모드 레지스터의 저장 값을 상기 제2 값으로 설정하는 표시 장치의 동작 방법.
  12. 제9 항에 있어서,
    상기 타이밍 컨트롤러는 상기 패널 셀프 리프레쉬 종료 커맨드에 응답하여 상기 모드 레지스터의 저장 값을 상기 제1 값으로 설정하는 표시 장치의 동작 방법.
  13. 제9 항에 있어서,
    상기 타이밍 컨트롤러는 클럭 신호를 생성하는 클럭 신호 생성부를 포함하고,
    상기 모드 레지스터의 저장 값이 상기 제1 값인 경우, 상기 클럭 신호 생성부는 상기 입력 데이터 신호에 기초하여 상기 클럭 신호를 생성하고,
    상기 모드 레지스터의 저장 값이 상기 제2 값인 경우, 상기 클럭 신호 생성부는 오실레이터(Oscillator)의 출력 신호에 기초하여 상기 클럭 신호를 생성하는 표시 장치의 동작 방법.
  14. 제9 항에 있어서,
    상기 모드 레지스터의 저장 값이 상기 제1 값인 경우, 상기 타이밍 컨트롤러는 상기 데이터 수신부에 전원을 공급하는 표시 장치의 동작 방법.
  15. 제9 항에 있어서,
    상기 모드 레지스터의 저장 값이 상기 제2 값인 경우, 상기 타이밍 컨트롤러는 상기 데이터 수신부에 전원 공급을 차단하는 표시 장치의 동작 방법.

KR1020140145414A 2014-10-24 2014-10-24 표시 장치의 동작 방법 KR102193918B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140145414A KR102193918B1 (ko) 2014-10-24 2014-10-24 표시 장치의 동작 방법
US14/725,613 US9747826B2 (en) 2014-10-24 2015-05-29 Method of operating display device to adjust luminance based on panel refresh command

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140145414A KR102193918B1 (ko) 2014-10-24 2014-10-24 표시 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160049169A true KR20160049169A (ko) 2016-05-09
KR102193918B1 KR102193918B1 (ko) 2020-12-23

Family

ID=55792448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140145414A KR102193918B1 (ko) 2014-10-24 2014-10-24 표시 장치의 동작 방법

Country Status (2)

Country Link
US (1) US9747826B2 (ko)
KR (1) KR102193918B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180085104A (ko) * 2017-01-17 2018-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 동작 방법
JP2020030398A (ja) * 2018-08-22 2020-02-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置及びその駆動方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015136571A1 (ja) * 2014-03-11 2015-09-17 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
WO2015136569A1 (ja) * 2014-03-11 2015-09-17 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
US9761202B2 (en) * 2015-03-09 2017-09-12 Apple Inc. Seamless video transitions
KR102390273B1 (ko) 2015-09-03 2022-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102529261B1 (ko) 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
JP2019139060A (ja) * 2018-02-09 2019-08-22 株式会社メガチップス 画像処理装置および画像処理方法
US10558594B2 (en) * 2018-05-24 2020-02-11 Essencecore Limited Memory device, the control method of the memory device and the method for controlling the memory device
US11373622B2 (en) * 2018-06-26 2022-06-28 Nvidia Corporation Dynamic display switching
KR20220025449A (ko) * 2020-08-24 2022-03-03 엘지디스플레이 주식회사 표시장치와 그 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067950A (ko) * 2007-12-21 2009-06-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20130018493A (ko) * 2011-08-08 2013-02-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20130262627A1 (en) * 2011-02-01 2013-10-03 Limelight Networks, Inc. Multicast mapped look-up on content delivery networks
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705617B1 (ko) * 2003-03-31 2007-04-11 비오이 하이디스 테크놀로지 주식회사 액정구동장치
KR20060018393A (ko) 2004-08-24 2006-03-02 삼성전자주식회사 표시 장치
KR101622207B1 (ko) 2009-11-18 2016-05-18 삼성전자주식회사 디스플레이 구동장치, 디스플레이 구동시스템 및 디스플레이 구동방법
US8854344B2 (en) 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
TWI509594B (zh) * 2011-04-18 2015-11-21 Au Optronics Corp 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置
US9165518B2 (en) * 2011-08-08 2015-10-20 Samsung Display Co., Ltd. Display device and driving method thereof
KR102005872B1 (ko) 2011-10-26 2019-08-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090067950A (ko) * 2007-12-21 2009-06-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術
US20130262627A1 (en) * 2011-02-01 2013-10-03 Limelight Networks, Inc. Multicast mapped look-up on content delivery networks
KR20130018493A (ko) * 2011-08-08 2013-02-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180085104A (ko) * 2017-01-17 2018-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 동작 방법
JP2020030398A (ja) * 2018-08-22 2020-02-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
KR102193918B1 (ko) 2020-12-23
US9747826B2 (en) 2017-08-29
US20160117995A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
KR102193918B1 (ko) 표시 장치의 동작 방법
JP5415136B2 (ja) 携帯式コンピュータおよびコンピュータ・プログラム
JP5636111B2 (ja) ターゲットデバイスに命令を送信する技術
JP6605613B2 (ja) 高速ディスプレイインターフェース
TWI455013B (zh) 用於改變影像顯示特性之技術
US20160239249A1 (en) Multi-display device
JP2015018245A (ja) アプリケーションプロセッサと、それを含むディスプレイシステム
KR20130070765A (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
AU2013226464A1 (en) Cable with fade and hot plug features
US11380242B2 (en) Data driver performing clock training, display device including the data driver, and method of operating the display device
KR102617564B1 (ko) 표시 장치 및 이의 동작 방법
WO2021164004A1 (en) Reduced display processing unit transfer time to compensate for delayed graphics processing unit render time
KR20170092596A (ko) 가상화 디스플레이 출력 포트들의 구성
USRE49524E1 (en) Image processor and display system having adaptive operational frequency range
US20180286345A1 (en) Adaptive sync support for embedded display
US20190089927A1 (en) Block-based power efficient timing engine for smart display panels
KR20170033963A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102061869B1 (ko) 전자 장치 및 영상 표시 방법
KR102207220B1 (ko) 디스플레이 드라이버, 디스플레이 드라이버 구동방법 및 영상 표시 시스템
US9947290B2 (en) Multi embedded timing controller, display panel, and computer system having the same
US20190087144A1 (en) Frame-based power efficient timing engine for smart display panels
US20200312271A1 (en) Method and apparatus to avoid visual artifacts in a display device during a configuration change
TW201435834A (zh) 源極驅動電路及其資料傳送方法
US20230074876A1 (en) Delaying dsi clock change based on frame update to provide smoother user interface experience
JP6776504B2 (ja) 画像伝送装置及び画像伝送システム、並びに画像伝送装置の制御方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant