KR20170092596A - 가상화 디스플레이 출력 포트들의 구성 - Google Patents

가상화 디스플레이 출력 포트들의 구성 Download PDF

Info

Publication number
KR20170092596A
KR20170092596A KR1020177017409A KR20177017409A KR20170092596A KR 20170092596 A KR20170092596 A KR 20170092596A KR 1020177017409 A KR1020177017409 A KR 1020177017409A KR 20177017409 A KR20177017409 A KR 20177017409A KR 20170092596 A KR20170092596 A KR 20170092596A
Authority
KR
South Korea
Prior art keywords
configuration data
display
configuring
dpcd
link
Prior art date
Application number
KR1020177017409A
Other languages
English (en)
Other versions
KR102500264B1 (ko
Inventor
시예드 아더 후세인
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Priority to KR1020237004634A priority Critical patent/KR102611941B1/ko
Publication of KR20170092596A publication Critical patent/KR20170092596A/ko
Application granted granted Critical
Publication of KR102500264B1 publication Critical patent/KR102500264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Communication Control (AREA)

Abstract

다중-스트림 수송(MST) 논리 DP 엔드 포인트들 및 비-DP 엔드 포인트들을 위한 가상화 디스플레이포트(DP) 구성 데이터(DPCD)는 DPCD를 사용하여 구성 가능하지 않은 디스플레이포트 토폴로지 내에서 링크들을 위한 DPCD 구성을 허용한다. 가상화 DPCD는 동적 리프레시 레이트(DRR), 디스플레이 스트림 압축(DSC), 패널 자동-리프레시(PSR) 및 다른 DPCD 구성 가능한 피처들을 사용하여 데이터를 수신하도록 MST 싱크 디바이스의 내부 디스플레이 또는 비-DP 디스플레이로의 링크를 구성할 수 있다.

Description

가상화 디스플레이 출력 포트들의 구성{VIRTUALIZED DISPLAY OUTPUT PORTS CONFIGURATION}
관련 출원들에 대한 상호 참조
본 출원은 2014년 12월 10일에 출원된, 미국 정규 출원 번호 제14/565,583호의 이득을 주장하며, 그 내용들은 여기에서 완전히 제시된 것처럼 참조로서 통합된다.
발명의 분야
본 발명은 전자 시각 디스플레이들의 분야에 관한 것이며, 보다 특히 디스플레이 출력 포트들 구성의 가상화에 관한 것이다.
컴퓨팅 및 텔레비전의 초창기 이래, 전자 시각 디스플레이들은 흔히 사용자들에게 쉽게 식별 가능한 형태로 컴퓨팅 또는 통신 디바이스들로부터의 데이터 출력을 제공하기 위해 사용되어 왔다. 이러한 디스플레이들은 종종 모니터들로서 불리운다. 현대의 모니터들은 통상적으로 비디오로서 디스플레이를 위해 컴퓨팅 디바이스로부터 신호를 수신하도록 구성된 평면 액정 디스플레이(LCD) 패널들이지만, 많은 디스플레이 기술들이 사용되어 왔으며 이들 기술들은 계속해서 진화하고 있다.
모니터들은 통신들 또는 통신 소스 디바이스의 출력 인터페이스로부터 디스플레이를 위한 데이터를 수신한다. 디스플레이 데이터는 특정한 비디오 표준에 따라 포맷팅될 수 있다. 복합 비디오, 비디오 그래픽스 어레이("VGA"), 디지털 비디오 인터페이스("DVI"), 직렬 디지털 인터페이스("SDI"), 고화질 멀티미디어 인터페이스 "HDMI", 및 디스플레이포트™(DisplayPort™)(비디오 전자공학 표준 위원회, "VESA"에 의해 널리 알려진)를 포함하여, 많은 비디오 표준들이 계속해서 사용되어 왔다.
모니터들은 보통 비용 또는 제조 한계들로 인해 크기가 제한된다. 따라서, 몇몇 애플리케이션들에서 출력을 시각화하기 위해 하나 이상의 모니터를 사용하여 특정한 컴퓨팅 디바이스로부터의 출력을 디스플레이하는 것이 바람직하다. 이전 비디오 표준들에 따르면, 스플리터 또는 다른 허브 디바이스를 사용하여 단일 출력 커넥터로부터 복수의 모니터들로 신호를 라우팅하는 것은 각각의 모니터상에서 동일한 출력의 디스플레이를 야기할 것이다. 소스 디바이스가 이러한 표준들을 사용하여 각각의 연결된 모니터로의 상이한 출력을 디스플레이하기 위해, 소스 디바이스가 별개의 비디오 출력 스트림들을 생성하며 디스플레이를 위해 각각의 모니터로 별개의 스트림을 전달하도록 소스 디바이스 상에 별개의 출력 커넥터를 제공하는 것이 통상적으로 필요하다. 이것은 예를 들면, 마더보드 또는 비디오 프로세싱 카드에 부가될 부가적인 커넥터들 및 하드웨어를 요구할 수 있으며, 이것은 부가적인 패널 및 엔클로저 공간을 차지할 수 있으며, 특히 랩탑 컴퓨터들 및 스마트폰들과 같은 소형 디바이스들에서, 바람직하지 않을 수 있다.
디스플레이포트™ 표준("DP")은 반대로, 소스에서 모니터로의 패킷화된 데이터 송신에 의존한다. 여기에서 사용된 바와 같이, 디스플레이 포트 및 DP는, 여기에서 전체적으로 제시된 것처럼 전체적으로 참조로서 통합되는, 비디오 전자공학 표준 위원회(VESA)에 의해 발행된 DisplayPort v1.2 표준, 및 그것과 순방향 또는 역방향 호환 가능한 다른 프로토콜 표준들 및 버전들을 나타낸다. 패킷화된 데이터 송신은 DP가 다중-스트림 수송(multi-stream transport; MST) 모드를 지원하도록 허용하며, 여기에서 다수의 모니터들은 각각 단일 DP 출력 커넥터를 통해 DP 소스로부터 별개의 디스플레이 스트림을 수신할 수 있다. MST를 사용하여, 소스로부터 출력된 데이터 패킷들은 각각 특정한 다운스트림 모니터로 어드레싱되며, 이것은 상기 모니터로 어드레싱된 데이터 패킷들에 포함된 데이터를 수신하고 디스플레이한다. MST를 사용한 DP 소스 디바이스는 따라서 단일 출력 커넥터를 사용하여 복수의 모니터들의 각각으로 어드레싱되는 비디오 또는 다른 데이터를 출력할 수 있다.
몇몇 실시예들은 MST 싱크 디바이스를 제공한다. MST 싱크 디바이스는 소스 디바이스와 통신하도록 구성된 수신기; 물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된 송신기; 논리 링크를 통해 상기 수신기로부터 내부 디스플레이로 데이터를 전달하도록 구성된 논리 포트; 및 상기 물리 링크에 대한 제1 구성 데이터를 저장하며 상기 논리 링크에 대한 제2 구성 데이터를 저장하도록 구성된 메모리를 포함한다.
몇몇 실시예들은 MST 소스 디바이스를 제공한다. 상기 MST 소스 디바이스는 물리 링크를 통해 상기 MST 싱크와 통신하는 외부 디스플레이로 데이터를 전달하도록 구성된 송신기를 포함한다. 상기 송신기는 논리 링크를 통해 상기 MST 싱크의 내부 디스플레이로 데이터를 전달하도록 추가로 구성된다. 상기 MST 소스 디바이스는 또한 메모리에서의 저장을 위해 상기 MST 싱크로 상기 물리 링크에 대한 제1 구성 데이터를 송신하며, 상기 메모리에서의 저장을 위해 상기 MST 싱크로 상기 논리 링크에 대한 제2 구성 데이터를 송신하도록 구성된 트랜시버를 포함한다.
몇몇 실시예들은 MST 싱크 내에서 논리 링크를 구성하기 위한 방법을 제공한다. 수신기는 소스 디바이스와 통신하도록 구성된다. 송신기는 물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된다. 논리 포트는 논리 링크를 통해 상기 수신기로부터 내부 디스플레이로 데이터를 전달하도록 구성된다. 메모리는 상기 물리 링크에 대한 제1 구성 데이터를 저장하며 상기 논리 링크에 대한 제2 구성 데이터를 저장하도록 구성된다.
몇몇 실시예들은 MST 싱크 디바이스를 제공한다. 상기 MST 싱크 디바이스는 소스 디바이스와 통신하도록 구성된 수신기; 물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된 송신기; 비-디스플레이포트(DP) 링크를 통해 상기 수신기로부터 디스플레이로 데이터를 전달하도록 구성된 논리 포트; 및 상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 및 상기 비-DP 링크에 대한 제2 구성 데이터를 저장하도록 구성된 메모리를 포함한다.
몇몇 실시예들은 MST 소스 디바이스를 제공한다. 상기 MST 소스 디바이스는 물리 링크를 통해 상기 MST 싱크와 통신하는 외부 디스플레이로 데이터를 전달하도록 구성된 송신기를 포함한다. 상기 송신기는 비-DP 링크를 통해 상기 MST 싱크의 비-DP 디스플레이로 데이터를 전달하도록 추가로 구성된다. 상기 MST 소스 디바이스는 메모리에서의 저장을 위해 상기 MST로 상기 물리 링크에 대한 제1 구성 데이터를 송신하도록, 및 상기 메모리에서의 저장을 위해 상기 MST 싱크로 상기 비-DP 링크에 대한 제2 구성 데이터를 송신하도록 구성된 트랜시버를 추가로 포함한다.
몇몇 실시예들은 MST 싱크 내에서 논리 링크를 구성하기 위한 방법을 제공한다. 수신기는 소스 디바이스와 통신하도록 구성된다. 송신기는 물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된다. 논리 포트는 비-DP 링크를 통해 상기 수신기로부터 비-DP 디스플레이로 데이터를 전달하도록 구성된다. 메모리는 상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 및 상기 비-DP 링크에 대한 제2 구성 데이터를 저장하도록 구성된다.
보다 상세한 이해는 첨부한 도면들과 함께 예로서 제공된, 다음의 설명으로부터 갖게 될 것이다.
도 1은 하나 이상의 개시된 실시예들이 구현될 수 있는 예시적인 디바이스의 블록도이다.
도 2는 내부 디스플레이를 가진 MST 싱크를 포함하는 도 1의 디바이스와 함께 사용 가능한 예시적인 MST 토폴로지의 블록도이다.
도 3은 내부 디스플레이를 가진 MST 싱크를 포함하는 도 1의 디바이스와 함께 사용 가능한 또 다른 예시적인 MST 토폴로지의 블록도이다.
도 4는 비-DP 엔드 포인트를 포함하는 도 1의 디바이스와 함께 사용 가능한 또 다른 예시적인 MST 토폴로지의 블록도이다.
도 1은 하나 이상의 개시된 실시예들이 구현될 수 있는 예시적인 디바이스(100)의 블록도이다. 디바이스(100)는, 예를 들면, 컴퓨터, 게이밍 디바이스, 핸드헬드 디바이스, 셋-탑 박스, 텔레비전(소위 "스마트 TV"이거나 아닌), 이동 전화, 또는 태블릿 컴퓨터를 포함할 수 있다. 디바이스(100)는 프로세서(102), 메모리(104), 저장 디바이스(106), 하나 이상의 입력 디바이스들(108), 및 하나 이상의 출력 디바이스들(110)을 포함한다. 디바이스(100)는 또한 선택적으로 입력 드라이버(112) 및 출력 드라이버(114)를 포함할 수 있다. 디바이스(100)는 도 1에 도시되지 않은 부가적인 구성요소들을 포함할 수 있다는 것이 이해된다.
프로세서(102)는 중앙 프로세싱 유닛(CPU), 그래픽스 프로세싱 유닛(GPU), 동일한 다이 상에 위치된 CPU 및 GPU, 또는 하나 이상의 프로세서 코어들을 포함할 수 있으며, 여기에서 각각의 프로세서 코어는 CPU 또는 GPU일 수 있다. 메모리(104)는 프로세서(102)와 동일한 다이 상에 위치될 수 있거나, 또는 프로세서(102)로부터 별개로 위치될 수 있다. 메모리(104)는 휘발성 또는 비-휘발성 메모리, 예를 들면, 랜덤 액세스 메모리(RAM), 동적 RAM, 또는 캐시를 포함할 수 있다. 메모리(104)는 하나 이상의 별개의 유닛들로서 구현될 수 있으며 디바이스(100)는 다수의 별개의 메모리들(도시되지 않음)을 포함할 수 있다는 것이 주의된다. 예를 들면, 디바이스(100)는 여기에서 추가로 논의되는 바와 같이 CPU 및 GPU 메모리들(도시되지 않음) 양쪽 모두를 포함할 수 있다.
저장 디바이스(106)는 고정된 또는 착탈 가능한 저장 장치, 예를 들면, 하드 디스크 드라이브, 고체 상태 드라이브, 광 디스크, 또는 플래시 드라이브를 포함할 수 있다. 입력 디바이스들(108)은 키보드, 키패드, 터치 스크린, 터치 패드, 검출기, 마이크로폰, 가속도계, 자이로스코프, 생체 인증 스캐너, 또는 네트워크 연결(예로서, 무선 IEEE 802 신호들의 송신 및/또는 수신을 위한 무선 근거리 네트워크 카드)을 포함할 수 있다. 출력 디바이스들(110)은 디스플레이, 스피커, 프린터, 햅틱 피드백 디바이스, 하나 이상의 광들, 안테나, 또는 네트워크 연결(예로서, 무선 IEEE 802 신호들의 송신 및/또는 수신을 위한 무선 근거리 네트워크 카드)을 포함할 수 있다.
입력 드라이버(112)는 프로세서(102) 및 입력 디바이스들(108)과 통신하며, 프로세서(102)가 입력 디바이스들(108)로부터 입력을 수신하도록 허용한다. 출력 드라이버(114)는 프로세서(102) 및 출력 디바이스들(110)과 통신하며, 프로세서(102)가 출력 디바이스들(110)로 출력을 전송하도록 허용한다. 입력 드라이버(112) 및 출력 드라이버(114)는 선택적 구성요소들이며, 디바이스(100)는 입력 드라이버(112) 및 출력 드라이버(114)가 존재하지 않는다면 동일한 방식으로 동작할 것이라는 것이 주의된다.
몇몇 구현들에서, 디바이스(100)는 DP 소스를 포함할 수 있고, 입력 디바이스들(108)은 DP 싱크를 포함할 수 있으며, 출력 디바이스들(110)은 DP 소스로부터 디스플레이로 디스플레이 또는 다른 데이터를 출력하기 위한 DP 송신기를 포함할 수 있다.
DP 소스는, 각각이 단일 DP 출력 커넥터를 사용하여 복수의 디스플레이들(도시되지 않음) 중 하나 이상으로 어드레싱될 수 있는, 복수의 비디오 또는 다른 데이터 패킷들을 출력하기 위해 MST 모드를 사용할 수 있다. 디스플레이들은 하나 이상의 DP 링크들(도시되지 않음)을 통해 DP 송신기와 통신할 수 있으며, 이들 DP 링크들은 여기에서 추가로 논의되는 바와 같이 디바이스(100)의 DP 소스에 의해 구성될 수 있다.
DP 소스가 단일 출력 송신기를 사용하여 복수의 모니터들로 디스플레이 데이터를 출력하기 위해, DP는 데이지 체인(daisy chain) 및 트리형 MST 연결 토폴로지들 양쪽 모두를 지원한다. 데이지 체인 토폴로지들에서, DP 소스 출력은 DP 소스로부터의 데이터를 디스플레이할 수 있는 적어도 하나의 내부 디스플레이를 가진 제1 데이지 체인 모니터의 DP 입력에 연결될 수 있다. DP 소스 출력은 메인 링크를 통해 DP 데이터 패킷들을 송신할 수 있는 DP 송신기, 보조 채널(AUX CH)을 통해 측대역 시그널링을 송신 및 수신하기 위한 DP 트랜시버, 및 핫 플러그 검출 채널(HPD)을 포함할 수 있다. 제1 데이지 체인 모니터의 DP 입력은 DP 메인 링크 데이터 패킷들을 수신하는 DP 수신기 및 AUX CH 및 HPD를 통해 측대역 시그널링을 수신 및 송신하기 위한 DP 트랜시버를 포함할 수 있다.
제1 데이지 체인 모니터는 또한 제2 DP 모니터로의 데이지 체인 연결성을 지원하기 위해 DP 출력을 포함할 수 있다. 몇몇 구현들에서, 제1 데이지 체인 모니터는 DP 출력 외에, 또는 그 대신에 비-DP 모니터를 위한 연결성을 지원하기 위해 비-DP 출력을 포함할 수 있다는 것이 주의된다. 이러한 방식으로 DP 데이터 패킷들을 수신 및 송신 양쪽 모두를 하도록 구성된 제1 데이지 체인 모니터는 MST 싱크로서 불리울 수 있다.
제2 모니터의 입력은 MST 싱크의 출력에 연결될 수 있다. MST 싱크의 출력이 DP 출력이며 제2 모니터가 또한 MST 싱크이면, 추가 모니터들이 데이지 체인 토폴로지를 확대하기 위해 제2 모니터를 통해 연결될 수 있다. DP에 특정된 바와 같은 적절한 구성 절차들에 이어서, DP 소스는 단일 소스 DP 출력을 통해 MST 싱크 및 제2 모니터 양쪽 모두로 디스플레이 데이터 패킷들을 송신할 수 있다. 트리형 토폴로지에서, MST 싱크는 그 각각이 또 다른 모니터를 구동할 수 있는, 하나 이상의 출력을 포함할 수 있다.
MST 싱크의 DP 입력 및 DP 출력은 물리 포트들이다. 제1 모니터의 DP 출력 및 제2 모니터의 DP 입력 사이에서의 연결은 물리 링크이며, 제2 모니터의 DP 입력으로 가는 패킷들은 제1 모니터의 DP 출력 물리 포트로 어드레싱될 수 있다.
MST 싱크의 내부 디스플레이는, 반대로, 논리 포트를 통해 디스플레이를 위한 데이터 패킷들을 수신한다. MST 싱크의 DP 입력 및 논리 포트 사이에서의 연결은 논리 연결이며, 내부 디스플레이로 가는 패킷들은 논리 포트로 어드레싱될 수 있다.
DP 토폴로지에서 물리 링크들은 그것의 구문이 디스플레이포트™ 표준에서 제시되는, 디스플레이포트 구성 데이터(DisplayPort configuration data; DPCD)를 사용하여 구성될 수 있다. DPCD는 MST 싱크와 같은, DP 수신기를 가진 DP 디바이스 내에서의 어드레스 공간에 저장될 수 있다. DPCD는 통상적으로 DP 수신기 능력에 관한(또는 다운스트림 DP 수신기들의) 정보 및 링크 트레이닝으로서 알려진 연결 시 초기 구성의 부분으로서 AUX CH을 통해 DP 소스로의 물리 링크의 상태에 관한 정보를 공급하기 위해 사용된다. DP 소스는 또한, 통상적으로 물리 링크를 구성하며 초기화하기 위한, 구성 데이터를 DPCD로 기록할 수 있다. DP 소스에 의해 판독될 수 있는 DPCD 수신기 능력 정보의 예는 MAX_LANE_COUNT이며, 이것은 DP 수신기에 의해 지원되는 메인 링크 레인들의 최대 수(예로서, 1, 2, 또는 4개 레인들)를 특정한다. 데이지 체인 연결에서 외부 모니터 내에서와 같은, DP 수신기로부터의 다운스트림에서 또 다른 DP 수신기가 있다면, MAX_LANE_COUNT는 두 개의 DP 수신기들의 최소 공통 분모를 특정할 수 있다. DP 소스에 의해 판독되며 기록될 수 있는 DPCD 링크 구성 정보의 예는 LINK_BW_SET를 포함하며, 이것은 링크에 대한 레인당 대역폭을 특정한다. 임의의 지원된 대역폭은 그것이 DPCD에서 적절한 수신기 능력 필드에서 표시된 바와 같이 DP 수신기의 능력을 초과하지 않는 한 DP 소스에 의해 선택될 수 있다.
DP를 구현한 디바이스들이 진화함에 따라, DPCD는 여기에서 추가로 논의될 바와 같이, 동적 리프레시 레이트(DRR, 또한 VESA™ 브랜드명 "적응형 Sync™"에 의해 알려진), 디스플레이 스트림 압축(DSC) 구성, 및 패널 자동-리프레시(PSR)와 같은, 스트림-내장형 피처들을 구현하기 위한 스트림 관련 구성 정보를 저장하도록 적응되어 왔다.
도 2는 예시적인 DP 데이지 체인 토폴로지(200)를 예시한 블록도이다. 토폴로지(200)는 DP 소스(205), 내부 디스플레이(215)를 가진 MST 싱크(210), 및 외부 디스플레이(220)를 포함한다.
MST 싱크(210)는 MST 싱크(210)의 물리 입력 포트인 DP 수신기(225)를 포함한다. DP 소스(205)는 DP 소스(205)의 물리 출력 포트인 DP 송신기(230)를 포함한다. DP 송신기(230)는 링크(235)를 통해 DP 수신기(225)와 통신한다. MST 싱크(210)는 또한 MST 싱크(210)의 물리 출력 포트인 DP 송신기(240)를 포함한다. 외부 디스플레이(220)는 외부 디스플레이(220)의 물리 입력 포트인 DP 수신기(245)를 포함한다. DP 송신기(240)는 링크(250)를 통해 DP 수신기(245)와 통신한다.
외부 디스플레이(220)는 물리 DP 링크(250)를 통해 MST 싱크(210)와 통신하며, 따라서 DP 소스(205) 및 외부 디스플레이(220) 사이에서의 통신 링크는 DPCD(255)를 사용하여 구성 가능하다. 외부 디스플레이(220)는 또한 DPCD(290)를 포함할 수 있다는 것이 주의된다.
DPCD(255)는 MST 싱크(210)의 DP 어드레스 공간에 매핑될 수 있다. DP 소스(205)는 MST 싱크(210) 및 외부 디스플레이(220)의 수신기 능력을 판독하며, DPCD(255)로부터 링크들(235 및 250)의 상태를 판독할 수 있다. 또한, DP 소스(205)는 링크들(235 및 250)을 구성하고 초기화하기 위해 DPCD(255)의 링크 구성 필드로 기록할 수 있다. DP 소스(205)는 외부 디스플레이(220)의 수신기 능력을 판독하며 DPCD(290)로부터 링크(250)의 상태를 판독할 수 있으며 링크(250)를 구성하며 초기화하기 위해 DPCD(290)의 링크 구성 필드로 기록할 수 있다는 것이 주의된다. 몇몇 구현들에서, DPCD(255)는 DPCD(290)의 콘텐트를 반영할 수 있으며 DPCD(290)를 액세스하는 대신에 DP 소스(205)에 의해 사용될 수 있다는 것이 주의된다.
상기 주지된 바와 같이, 내부 디스플레이(215)는 논리 포트(260)를 통해 MST 싱크(210)와 통신한다. 따라서, 내부 디스플레이(215)는 DP 수신기(225)로의 논리 링크(290)를 갖는, 논리 디바이스이다. 내부 디스플레이(215)는 DP 수신기(225)와의 물리 포트 연결이 없으며 그에 따라 DPCD(255)도 임의의 다른 DPCD도 논리 링크(280)에 대응하거나 또는 이를 구성하지 않는다.
상기 논의된 바와 같이, DPCD를 사용하여 소스 및 디스플레이 사이에서의 링크들의 구성을 요구하는, DRR과 같은, 특정한 디스플레이 스트림 피처들이 구현될 수 있다. 예를 들면, DRR을 사용하여 DP 소스(205)로부터 외부 디스플레이(220)로 이미지 데이터 스트림을 송신하는 것이 요구된다면, DP 소스(205)는 DRR 이미지 데이터를 수신하도록 DP 수신기(245)를 구성하기 위해 DPCD(255)로 적절한 구성 데이터를 기록할 수 있다. 이것은 외부 디스플레이(220)가 MST 싱크(210)로의 물리 DP 링크(250)를 갖기 때문에 가능하며, 따라서 DPCD(255)는 DSC, DRR, 및 PSR과 같은 피처들을 지원하도록 구성될 수 있다. 예를 들면, 주어진 링크는 적절한 경우 활성화 또는 비활성화 상태로 상기 링크에 대해 DPCD에서 DSC, DRR, 또는 PSR 모드를 설정함으로써 DSC, DRR, 또는 PSR 동작을 위해 구성될 수 있다.
대안적으로, DP 소스(205)로부터 내부 디스플레이(215)로 DSC 압축 이미지 데이터 스트림을 송신하는 것이 요구된다면, DP 소스(205)는 압축 데이터를 수신하도록 논리 포트(260)를 구성할 DPCD(255)로 적절한 구성 데이터를 기록할 수 없다. 이것은 DPCD 레지스터들이 물리 포트들(논리 포트들이 아닌)과 연관되며 DPCD(255)를 사용하여 구성될 수 있는 내부 디스플레이(215)로의 물리적 수신기 포트 연결이 없기 때문이다. 따라서, DSC 압축 이미지 스트림은 토폴로지(200)를 사용하여 DP 소스(205)로부터 내부 디스플레이(215)로 송신하는 것이 가능하지 않을 수 있다. 도 3은 또 다른 예시적인 DP 데이지 체인 토폴로지(300)를 예시한 블록도이다. 토폴로지(300)는 DP 소스(305), 내부 디스플레이(315)를 가진 MST 싱크(310), 및 외부 디스플레이(320)를 포함한다. 토폴로지(300)는 도 2에 도시된 바와 같이 토폴로지(200)와 유사하며 부가적인 피처들을 포함한다.
MST 싱크(310)는 MST 싱크(310)의 물리 입력 포트인 DP 수신기(325)를 포함한다. DP 소스(305)는 DP 소스(305)의 물리 출력 포트인 DP 송신기(330)를 포함한다. DP 송신기(330)는 링크(335)를 통해 DP 수신기(325)와 통신한다. MST 싱크(310)는 또한 MST 싱크(310)의 물리 출력 포트인 DP 송신기(340)를 포함한다. 외부 디스플레이(320)는 외부 디스플레이(320)의 물리 입력 포트인 DP 수신기(345)를 포함한다. DP 송신기(340)는 링크(350)를 통해 DP 수신기(345)와 통신한다.
외부 디스플레이(320)는 물리 DP 링크(350)를 통해 MST 싱크(310)와 통신하며, 따라서 DP 소스(305) 및 외부 디스플레이(320) 사이에서의 통신 링크는 DPCD(355)를 사용하여 구성 가능하다. 외부 디스플레이(320)는 또한 DPCD(390)를 포함할 수 있다는 것이 주의된다.
DPCD(355)는 MST 싱크(310)의 DP 어드레스 공간에 매핑될 수 있다. DP 소스(305)는 MST 싱크(310) 및 외부 디스플레이(320)의 수신기 능력을 판독하며 DPCD(355)로부터 DP 링크(335 및 350) 디바이스의 상태를 판독할 수 있다. 또한, DP 소스(305)는 링크들(335 및 350)을 구성하고 초기화하기 위해 DPCD(355)의 링크 구성 필드로 기록할 수 있다. DP 소스(305)는 외부 디스플레이(320)의 수신기 능력을 판독하고 DPCD(390)로부터 링크(350)의 상태를 판독할 수 있으며 링크(350)를 구성하고 초기화하기 위해 DPCD(390)의 링크 구성 필드로 기록할 수 있다는 것이 주의된다. 몇몇 구현들에서, DPCD(355)는 DPCD(390)의 콘텐트를 반영할 수 있으며 DPCD(390)를 액세스하는 대신에 DP 소스(305)에 의해 사용될 수 있다는 것이 주의된다.
내부 디스플레이(315)는 그러나 논리 포트(360)를 통해 MST 싱크(310)와 통신한다. 따라서, 내부 디스플레이(315)는 DP 수신기(325)로의 논리 통신 링크(380)를 갖는, 논리 디바이스이다. 내부 디스플레이(315)는 DP 수신기(325)와의 물리 포트 연결이 없으며 따라서 DPCD(355)도 임의의 다른 DPCD도 논리 링크(380)에 대응하거나 또는 이를 구성하지 않는다.
상기 논의된 바와 같이, DSC와 같은, 특정한 디스플레이 스트림 피처들은 DPCD를 사용하여 소스 및 디스플레이 사이에서의 링크들의 구성을 요구한다. 예를 들면, DSC를 사용하여 DP 소스(305)로부터 외부 디스플레이(320)로 압축 이미지 데이터 스트림을 송신하는 것이 요구된다면, DP 소스(305)는 압축 데이터를 수신하도록 DP 수신기(345)를 구성하기 위해 DPCD(355)로 적절한 DSC 구성 데이터를 기록할 수 있다. 이것은 외부 디스플레이(320)가 MST 싱크(310)로의 물리 DP 링크(350)를 갖기 때문에 가능하며, 따라서 DPCD(355)는 DSC, DRR, 및 PSR과 같은 피처들을 지원하도록 구성될 수 있다.
다른 한편으로, DP 소스(305)로부터 내부 디스플레이(315)로 DSC 압축 이미지 데이터 스트림을 송신하는 것이 요구된다면, DP 소스(305)는 압축 데이터를 수신하도록 논리 포트(360)를 구성할 적절한 구성 데이터를 DPCD(355)로 기록할 수 없다. 이것은 DPCD 레지스터들이 물리 포트들과 연관되며 DPCD(355)를 사용하여 구성될 수 있는 내부 디스플레이(315)로의 물리 수신기 포트 연결이 없기 때문이다.
따라서, MST 싱크(310)는 논리 포트(360)와 연관된 "가상" DPCD(VDPCD)(365)를 포함한다. VDPCD(365)는 그것이 동일한 구문을 따르며 DPCD(355)와 동일한 필드들의 모두 또는 일 부분을 포함할 수 있다는 점에서 DPCD(355)와 유사할 수 있다. 특히, VDPCD(365)는 소스(305)로부터 내부 디스플레이(315)로 DSC 압축 이미지 데이터 스트림을 송신하도록 DSC를 구현하기 위해 요구된 구성 데이터를 포함할 수 있다. VDPCD(365)는 또한 또는 대신에 DRR 및 DSC와 같은 다른 스트림-내장형 기능들, PSR, 또는 다른 적절한 기능들을 위한 구성 데이터를 포함할 수 있다. 따라서, VDPCD(365)는 논리 포트(360)를 위한 DPCD(355)의 기능의 적어도 부분을 "가상화"할 수 있다. VDPCD(365) 또는 상이한 VDPCD(도시되지 않음)는 제2 내부 디스플레이, 화면 속 화면(PIP) 디스플레이, 또는 USB 포트 또는 오디오 출력(도시되지 않음)과 같은 DP에서 지원된 2차 데이터 스트림 싱크를 위해서와 같은, MST 싱크(310) 내에서의 다른 논리 포트들(도시되지 않음)과 연관될 수 있다는 것이 주의된다.
VDPCD(365)는 DPCD(355)가 매핑되는 어드레스 공간으로부터 분리될 수 있는 어드레스 공간에 매핑될 수 있다. VDPCD(365)에 대한 지원은 예를 들면 REMOTE_DPCD_READ와 같은 원격 DPCD 호출을 사용하여, 예를 들면, 링크 트레이닝 동안 또는 또 다른 적절한 시간에 DP 소스(305)에 의해 판독될 수 있는 DPCD(355)에서의 필드로서, 임의의 적절한 방법을 사용하여 DP 소스(305)에 대해 표시될 수 있다. DP 소스(305)는 논리 포트(360)에서 타겟팅된 목적지 노드를 가진 REMOTE_DPCD_READ 또는 REMOTE_DPCD_WRITE와 같은, 원격 DPCD 판독 또는 기록 명령을 발행할 수 있다. MST 싱크(310)는 원격 DPCD 판독 또는 기록 명령을 해석하며 VDPCD(365)의 수신된 소스 설정에 기초하여 논리 포트(360)를 구성할 수 있다. MST 싱크(310)는 엔드포인트 단위 기반으로(즉, 여기에서 추가로 논의되는 바와 같이 각각의 논리 포트 또는 다른 적절한 엔드포인트에 대해) VDPCD(365)의 필드 상태를 저장할 수 있다. DP 소스(305)가 예를 들면, 원격 DPCD 측 대역 메시지를 통해 논리 링크(380)의 상태를 질의한다면, MST 싱크(310)는 VDPCD(365)의 저장된 필드 상태를 리턴할 수 있다.
파워 리셋 또는 소스 연결 해제 시, VDPCD는 디폴트 상태로 리셋될 수 있다는 것이 주의된다.
도 4는 또 다른 예시적인 DP 데이지 체인 토폴로지(400)를 예시한 블록도이다. 토폴로지(400)는 DP 소스(405), 비-DP 디스플레이(415)를 가진 MST 싱크(410), 및 외부 디스플레이(420)를 포함한다. 토폴로지(400)는 도 2에 도시된 바와 같이 토폴로지들(200)과 유사하며, 부가적인 피처들을 포함한다.
MST 싱크(410)는 MST 싱크(410)의 물리 입력 포트인 DP 수신기(425)를 포함한다. DP 소스(405)는 DP 소스(405)의 물리 출력 포트인 DP 송신기(430)를 포함한다. DP 송신기(430)는 링크(435)를 통해 DP 수신기(425)와 통신한다. MST 싱크(410)는 또한 MST 싱크(410)의 물리 출력 포트인 DP 송신기(440)를 포함한다. 외부 디스플레이(420)는 외부 디스플레이(420)의 물리 입력 포트인 DP 수신기(445)를 포함한다. DP 송신기(440)는 링크(450)를 통해 DP 수신기(445)와 통신한다.
외부 디스플레이(420)는 물리 DP 링크(450)를 통해 MST 싱크(410)와 통신하며, 따라서 소스(405) 및 외부 디스플레이(420) 사이에서의 통신 링크가 DPCD(455)를 사용하여 구성 가능하다. 외부 디스플레이(220)는 또한 DPCD(490)를 포함할 수 있다는 것이 주의된다.
DPCD(255)는 MST 싱크(410)의 DP 어드레스 공간에 매핑될 수 있다. DP 소스(405)는 MST 싱크(410) 및 외부 디스플레이(420)의 수신기 능력을 판독하며 DPCD(455)로부터 DP 링크(435 및 450) 디바이스의 상태를 판독할 수 있다. 또한, DP 소스(405)는 링크들(435 및 450)을 구성하고 초기화하기 위해 DPCD(455)의 링크 구성 필드로 기록할 수 있다. DP 소스(405)는 외부 디스플레이(420)의 수신기 능력을 판독하며 DPCD(490)로부터 링크(450)의 상태를 판독할 수 있으며 링크(450)를 구성하고 초기화하기 위해 DPCD(490)의 링크 구성 필드로 기록할 수 있다는 것이 주의된다. 몇몇 구현들에서 DPCD(455)는 DPCD(490)의 콘텐트를 반영할 수 있으며 DPCD(490)를 액세스하는 대신에 DP 소스(405)에 의해 사용될 수 있다는 것이 주의된다.
비-DP 디스플레이(415)는 그러나 비-DP 포트(460)를 통해 MST 싱크(410)와 통신한다. 따라서, 비-DP 디스플레이(415)는 DP 수신기를 갖지 않으며, 따라서 DPCD(455)도 임의의 다른 DPCD도 비-DP 링크(480)에 대응하거나 또는 이를 구성하지 않는다.
상기 논의된 바와 같이, DSC와 같은, 특정한 디스플레이 스트림 피처들은 DPCD를 사용하여 소스 및 디스플레이 사이에서의 링크들의 구성을 요구한다. 예를 들면, DSC를 사용하여 소스(405)로부터 외부 디스플레이(420)로 압축 이미지 데이터 스트림을 송신하도록 요구된다면, 소스(405)는 압축 데이터를 수신하도록 DP 수신기(445)를 구성하기 위해 DPCD(455)로 적절한 DSC 구성 데이터를 기록할 수 있다. 이것은 외부 디스플레이(420)가 MST 싱크(410)로의 물리 DP 링크(450)를 갖기 때문에 가능하며, 따라서 DPCD(455)는 DSC, DRR, 및 PSR과 같은 피처들을 지원하도록 구성될 수 있다.
대안적으로, 소스(405)로부터 비-DP 디스플레이(415)로 DSC 압축 이미지 데이터 스트림을 송신하도록 요구된다면, 소스(405)는 압축 데이터를 수신하도록 비-DP 포트(460)를 구성할 적절한 구성 데이터를 DPCD(455)로 기록할 수 있다. 이것은 DPCD 레지스터들이 물리 DP 포트들과 연관되며 DPCD(455)를 사용하여 구성될 수 있는 비-DP 디스플레이(415)로의 물리 DP 수신기 포트 연결이 없기 때문이다.
따라서, MST 싱크(410)는 비-DP 포트(460)와 연관된 "가상" DPCD(VDPCD)(465)를 포함한다. VDPCD(465)는 그것이 동일한 구문을 따르며 DPCD(455)와 동일한 필드들의 모두 또는 일 부분을 포함할 수 있다는 점에서 DPCD(455)와 유사할 수 있다. 특히, VDPCD(465)는 소스(405)로부터 비-DP 디스플레이(415)로 DSC 압축 이미지 데이터 스트림을 송신하도록 DSC를 구현하기 위해 요구된 구성 데이터를 포함할 수 있다. VDPCD(465)는 또한 또는 대신에 DRR 및 DSC와 같은 다른 스트림-내장형 기능들, PSR, 또는 다른 적절한 기능들을 위한 구성 데이터를 포함할 수 있다. 따라서, VDPCD(465)는 비-DP 포트(460)에 대한 DPCD(455)의 기능의 적어도 부분을 "가상화"할 수 있다. VDPCD(465)는 제2 비-DP 디스플레이, 내부 디스플레이, 화면 속 화면(PIP) 디스플레이, 또는 USB 포트 또는 오디오 출력(도시되지 않음)과 같은 DP에서 지원된 2차 데이터 스트림 싱크를 위해서와 같은, MST 싱크(410) 내에서의 다른 비-DP 포트들 또는 논리 포트들(도시되지 않음)과 연관될 수 있다는 것이 주의된다.
VDPCD(465)는 DPCD(455)가 매핑되는 DP 어드레스 공간으로부터 분리될 수 있는 DP 어드레스 공간에 매핑될 수 있다. VDPCD(465)에 대한 지원은 예를 들면, 링크 트레이닝 동안 또는 또 다른 적절한 시간에 DP 소스(405)에 의해 판독될 수 있는 DPCD(455)에서의 필드로서, 임의의 적절한 방법을 사용하여 DP 소스(405)에 대해 표시될 수 있다. 소스(405)는 비-DP 포트(460)에서 타겟팅된 목적지 노드를 갖고 원격 DPCD 판독 또는 기록 명령을 셋업할 수 있다. MST 싱크(410)는 원격 DPCD 판독 또는 기록 명령을 해석하며 VDPCD(465)의 소스 설정에 기초하여 비-DP 포트(460)를 구성할 수 있다. MST 싱크(410)는 엔드포인트 단위 기반으로(즉, 각각의 비-DP 포트, 논리 포트 또는 다른 적절한 엔드포인트에 대해) VDPCD(465)의 필드 상태를 저장할 수 있다. DP 소스(405)가 예를 들면, 원격 DPCD 측 대역 메시지를 통해 비-DP 링크(480)의 상태를 질의한다면, MST 싱크(410)는 VDPCD(465)의 저장된 필드 상태를 리턴할 수 있다.
파워 리셋 또는 소스 연결 해제 시, VDPCD는 디폴트 상태로 리셋될 수 있다는 것이 주의된다.
여기에서 제공된 방법들 또는 흐름도들은 범용 컴퓨터 또는 프로세서에 의한 실행을 위해 비-일시적 컴퓨터-판독 가능한 저장 매체에 통합된 컴퓨터 프로그램, 소프트웨어, 또는 펌웨어로 구현될 수 있다. 비-일시적 컴퓨터-판독 가능한 저장 매체들의 예들은 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 레지스터, 캐시 메모리, 반도체 메모리 디바이스들, 내부 하드 디스크들 및 착탈 가능한 디스크들과 같은 자기 미디어, 자기-광학 미디어, 및 CD-ROM 디스크들과 같은 광 미디어, 및 디지털 다목적 디스크들(DVD들)을 포함한다.

Claims (48)

  1. MST 싱크 디바이스(sink device)에 있어서,
    소스 디바이스(source device)와 통신하도록 구성된 수신기;
    물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된 송신기;
    논리 링크를 통해 상기 수신기로부터 내부 디스플레이로 데이터를 전달하도록 구성된 논리 포트; 및
    상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 그리고 상기 논리 링크에 대한 제2 구성 데이터를 저장하도록 구성된 메모리를 포함하는, MST 싱크 디바이스.
  2. 청구항 1에 있어서,
    상기 메모리는 상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 구성된 디스플레이포트(DisplayPort) 데이터 어드레스 공간을 포함하는, MST 싱크 디바이스.
  3. 청구항 1에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD; DisplayPort configuration data)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 싱크 디바이스.
  4. 청구항 1에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  5. 청구항 1에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC; display stream compression)을 사용하여 압축된 데이터를 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  6. 청구항 1에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR; dynamic refresh rate)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  7. 청구항 1에 있어서,
    상기 제2 구성 데이터는 원격 DPCD 기록 메시지를 통해 수신되는, MST 싱크 디바이스.
  8. 청구항 1에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR; panel self-refresh)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  9. MST 소스 디바이스에 있어서,
    물리 링크를 통해 MST 싱크와 통신하는 외부 디스플레이로 데이터를 전달하도록 구성된 송신기로서,
    상기 송신기는 논리 링크를 통해 상기 MST 싱크의 내부 디스플레이로 데이터를 전달하도록 추가로 구성되는, 상기 송신기; 및
    메모리에서의 저장을 위해 상기 MST 싱크로 상기 물리 링크에 대한 제1 구성 데이터를 송신하도록, 그리고 상기 메모리에서의 저장을 위해 상기 MST 싱크로 상기 논리 링크에 대한 제2 구성 데이터를 송신하도록 구성된 트랜시버를 포함하는, MST 소스 디바이스.
  10. 청구항 9에 있어서,
    상기 메모리는 상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 구성된 디스플레이포트 데이터 어드레스 공간을 포함하는, MST 소스 디바이스.
  11. 청구항 9에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 소스 디바이스.
  12. 청구항 9에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  13. 청구항 9에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC)을 사용하여 압축된 데이터를 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  14. 청구항 9에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  15. 청구항 9에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  16. 청구항 9에 있어서,
    상기 제2 구성 데이터는 원격 DPCD 기록 메시지를 통해 송신되는, MST 소스 디바이스.
  17. MST 싱크 내에서 논리 링크를 구성하기 위한 방법에 있어서,
    소스 디바이스와 통신하도록 수신기를 구성하는 단계;
    물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 송신기를 구성하는 단계;
    논리 링크를 통해 상기 수신기로부터 내부 디스플레이로 데이터를 전달하도록 논리 포트를 구성하는 단계; 및
    상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 그리고 상기 논리 링크에 대한 제2 구성 데이터를 저장하도록 메모리를 구성하는 단계를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  18. 청구항 17에 있어서,
    상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 상기 메모리의 디스플레이포트 데이터 어드레스 공간을 구성하는 단계를 더 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  19. 청구항 17에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  20. 청구항 17에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  21. 청구항 17에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC)을 사용하여 압축된 데이터를 수신하도록 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  22. 청구항 17에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  23. 청구항 17에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR)를 위한 상기 내부 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  24. 청구항 17에 있어서,
    상기 논리 포트는 원격 DPCD 기록 메시지를 통해 구성되는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  25. MST 싱크 디바이스에 있어서,
    소스 디바이스와 통신하도록 구성된 수신기;
    물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 구성된 송신기;
    비-디스플레이포트(DP) 링크를 통해 상기 수신기로부터 디스플레이로 데이터를 전달하도록 구성된 논리 포트; 및
    상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 그리고 상기 비-DP 링크에 대한 제2 구성 데이터를 저장하도록 구성된 메모리를 포함하는, MST 싱크 디바이스.
  26. 청구항 25에 있어서,
    상기 메모리는 상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 구성된 디스플레이포트 데이터 어드레스 공간을 포함하는, MST 싱크 디바이스.
  27. 청구항 25에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 싱크 디바이스.
  28. 청구항 25에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  29. 청구항 25에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC)을 사용하여 압축된 데이터를 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  30. 청구항 25에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  31. 청구항 25에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 디바이스.
  32. 청구항 25에 있어서,
    상기 제2 구성 데이터는 원격 DPCD 기록 메시지를 통해 수신되는, MST 싱크 디바이스.
  33. MST 소스 디바이스에 있어서,
    물리 링크를 통해 MST 싱크와 통신하는 외부 디스플레이로 데이터를 전달하도록 구성된 송신기로서,
    상기 송신기는 비-DP 링크를 통해 상기 MST 싱크의 비-DP 디스플레이로 데이터를 전달하도록 추가로 구성되는, 상기 송신기; 및
    메모리에서의 저장을 위해 상기 MST 싱크로 상기 물리 링크에 대한 제1 구성 데이터를 송신하도록, 그리고 상기 메모리에서의 저장을 위해 상기 MST 싱크로 상기 비-DP 링크에 대한 제2 구성 데이터를 송신하도록 구성된 트랜시버를 포함하는, MST 소스 디바이스.
  34. 청구항 33에 있어서,
    상기 메모리는 상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 구성된 디스플레이포트 데이터 어드레스 공간을 포함하는, MST 소스 디바이스.
  35. 청구항 33에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 소스 디바이스.
  36. 청구항 33에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  37. 청구항 33에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC)을 사용하여 압축된 데이터를 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  38. 청구항 33에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  39. 청구항 33에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 소스 디바이스.
  40. 청구항 33에 있어서,
    상기 제2 구성 데이터는 원격 DPCD 기록 메시지를 통해 송신되는, MST 소스 디바이스.
  41. MST 싱크 내에서 논리 링크를 구성하기 위한 방법에 있어서,
    소스 디바이스와 통신하도록 수신기를 구성하는 단계;
    물리 링크를 통해 상기 수신기로부터 외부 디스플레이로 데이터를 전달하도록 송신기를 구성하는 단계;
    비-DP 링크를 통해 상기 수신기로부터 비-DP 디스플레이로 데이터를 전달하도록 논리 포트를 구성하는 단계; 및
    상기 물리 링크에 대한 제1 구성 데이터를 저장하도록 그리고 상기 비-DP 링크에 대한 제2 구성 데이터를 저장하도록 메모리를 구성하는 단계를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  42. 청구항 41에 있어서,
    상기 제1 구성 데이터 및 상기 제2 구성 데이터를 저장하도록 상기 메모리의 디스플레이포트 데이터 어드레스 공간을 구성하는 단계를 더 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  43. 청구항 41에 있어서,
    상기 제1 구성 데이터는 디스플레이포트 구성 데이터(DPCD)를 포함하며 상기 제2 구성 데이터는 적어도 부분적으로 DPCD 구문에 따르는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  44. 청구항 41에 있어서,
    상기 제2 구성 데이터는 압축 데이터 패킷들을 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  45. 청구항 41에 있어서,
    상기 제2 구성 데이터는 디스플레이 스트림 압축(DSC)을 사용하여 압축된 데이터를 수신하도록 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  46. 청구항 41에 있어서,
    상기 제2 구성 데이터는 동적 리프레시 레이트(DRR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  47. 청구항 41에 있어서,
    상기 제2 구성 데이터는 패널 자동-리프레시(PSR)를 위한 상기 비-DP 디스플레이를 구성하기 위한 정보를 포함하는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
  48. 청구항 41에 있어서,
    상기 논리 포트는 원격 DPCD 메시지를 사용하여 구성되는, MST 싱크 내에서 논리 링크를 구성하기 위한 방법.
KR1020177017409A 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성 KR102500264B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020237004634A KR102611941B1 (ko) 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/565,583 US9508282B2 (en) 2014-12-10 2014-12-10 Virtualized display output ports configuration
US14/565,583 2014-12-10
PCT/CA2015/051168 WO2016090466A1 (en) 2014-12-10 2015-11-12 Virtualized display output ports configuration

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020237004634A Division KR102611941B1 (ko) 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성

Publications (2)

Publication Number Publication Date
KR20170092596A true KR20170092596A (ko) 2017-08-11
KR102500264B1 KR102500264B1 (ko) 2023-02-15

Family

ID=56106349

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177017409A KR102500264B1 (ko) 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성
KR1020237004634A KR102611941B1 (ko) 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020237004634A KR102611941B1 (ko) 2014-12-10 2015-11-12 가상화 디스플레이 출력 포트들의 구성

Country Status (6)

Country Link
US (2) US9508282B2 (ko)
EP (1) EP3230881A4 (ko)
JP (1) JP6684802B2 (ko)
KR (2) KR102500264B1 (ko)
CN (1) CN107003968B (ko)
WO (1) WO2016090466A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146499B2 (en) * 2015-10-09 2018-12-04 Dell Products L.P. System and method to redirect display-port audio playback devices in a remote desktop protocol session
US10476927B2 (en) * 2015-11-30 2019-11-12 Dell Products L.P. System and method for display stream compression for remote desktop protocols
KR102010456B1 (ko) * 2017-04-05 2019-08-13 삼성전자주식회사 다중 디스플레이 시스템을 구성하는 디스플레이 장치 및 그 제어 방법
US11202028B2 (en) 2017-04-05 2021-12-14 Samsung Electronics Co., Ltd. Display device configuring multi display system and control method thereof
US10714018B2 (en) * 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
CN111742360B (zh) * 2018-02-21 2023-04-07 夏普Nec显示器解决方案株式会社 图像显示装置和图像显示方法
CN112446474B (zh) * 2019-08-31 2022-11-22 安徽寒武纪信息科技有限公司 芯片和多芯片系统及电子设备和数据传输方法
CN113259613B (zh) * 2020-02-07 2022-12-06 广东博华超高清创新中心有限公司 一种改进hdmi显示数据流压缩互通互联的方法
US20200320026A1 (en) * 2020-04-27 2020-10-08 Intel Corporation Bandwidth management allocation for displayport tunneling
WO2022159106A1 (en) * 2021-01-22 2022-07-28 Hewlett-Packard Development Company, L.P. Video link repair
TWI795857B (zh) * 2021-08-02 2023-03-11 大陸商集創北方（珠海）科技有限公司 螢幕烙印避免方法及利用其之顯示器和資訊處理裝置
CN116737095A (zh) * 2022-03-04 2023-09-12 瑞昱半导体股份有限公司 分析方法及非暂态电脑可读媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434477A1 (en) * 2010-09-24 2012-03-28 Nxp B.V. Transparent repeater device for handling displayport configuration data (DPCD)
US20140132835A1 (en) * 2012-11-14 2014-05-15 Acer Incorporated Electronic device with thunderbolt interface, connecting method thereof, and docking apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290401A (ja) * 1997-04-12 1998-10-27 Shinji Kato マルチ スキャン テレビ
US8068485B2 (en) * 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
EP2034515A4 (en) * 2006-05-23 2012-01-18 Nikon Corp MAINTENANCE METHOD, EXPOSURE METHOD AND DEVICE AND COMPONENT MANUFACTURING METHOD
US8237624B2 (en) * 2008-05-06 2012-08-07 Integrated Device Technology, Inc. System having capability for daisy-chained serial distribution of video display data
US8594002B2 (en) 2010-09-15 2013-11-26 Intel Corporation Method and system of mapping displayport over a wireless interface
US9164930B2 (en) * 2010-09-15 2015-10-20 Synaptics Incorporated Multi-device docking with a displayport compatible cable
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US8884977B2 (en) 2012-08-24 2014-11-11 Analogix Semiconductor, Inc. Panel self refreshing with changing dynamic refresh rate
US20150281743A1 (en) * 2014-04-01 2015-10-01 Silicon Image, Inc. Orthogonal Data Organization for Error Detection and Correction in Serial Video Interfaces

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2434477A1 (en) * 2010-09-24 2012-03-28 Nxp B.V. Transparent repeater device for handling displayport configuration data (DPCD)
US20140132835A1 (en) * 2012-11-14 2014-05-15 Acer Incorporated Electronic device with thunderbolt interface, connecting method thereof, and docking apparatus

Also Published As

Publication number Publication date
US20160171925A1 (en) 2016-06-16
KR102500264B1 (ko) 2023-02-15
EP3230881A1 (en) 2017-10-18
US9508282B2 (en) 2016-11-29
CN107003968A (zh) 2017-08-01
EP3230881A4 (en) 2018-07-18
US20170069258A1 (en) 2017-03-09
KR102611941B1 (ko) 2023-12-08
CN107003968B (zh) 2020-10-02
US10056027B2 (en) 2018-08-21
JP6684802B2 (ja) 2020-04-22
JP2018510519A (ja) 2018-04-12
WO2016090466A1 (en) 2016-06-16
KR20230023068A (ko) 2023-02-16

Similar Documents

Publication Publication Date Title
KR102611941B1 (ko) 가상화 디스플레이 출력 포트들의 구성
US8886846B2 (en) Flexible implementation of serial bus support over display interface
US8531352B2 (en) Dynamic EDID generation
KR101003262B1 (ko) 미디어 센터 컴퓨팅 디바이스의 ｈｄｍｉ 네트워크 제어
US8971809B2 (en) Dummy touch screen system for connecting a plurality of mobile terminals
US10031710B2 (en) Display device constituting multi-display system and control method thereof
US20160147704A1 (en) Displayport over USB Mechanical Interface
US9996893B2 (en) Display apparatus constituting multi display system and control method thereof
TWI518673B (zh) 影像切換器及其切換方法
US9942512B2 (en) Display apparatus and control method thereof
KR20140098545A (ko) 싱크 장치, 소스 장치, 기능 블록 제어 시스템, 싱크 장치 제어 방법, 소스 장치 제어 방법 및 기능 블록 제어 방법
US9992441B2 (en) Displaying multiple videos on sink device using display information of source device
US20170185555A1 (en) Method for increasing the compatibility of displayport
KR20150021800A (ko) 전자 장치 및 영상 표시 방법
US9554183B2 (en) Caching of capabilities information of counterpart device for efficient handshaking operation
US20180173592A1 (en) Electronic apparatus, method for controlling thereof and display apparatus
KR20110004143A (ko) 무선 ａｖ 송수신 동글장치
CN116795312A (zh) 显示控制方法与相关显示控制装置以及显示设备
US20140132716A1 (en) Three-dimension image format converter and three-dimension image format conversion method thereof

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent