KR20160043265A - Display Device - Google Patents

Display Device Download PDF

Info

Publication number
KR20160043265A
KR20160043265A KR1020140137370A KR20140137370A KR20160043265A KR 20160043265 A KR20160043265 A KR 20160043265A KR 1020140137370 A KR1020140137370 A KR 1020140137370A KR 20140137370 A KR20140137370 A KR 20140137370A KR 20160043265 A KR20160043265 A KR 20160043265A
Authority
KR
South Korea
Prior art keywords
gate
data
signal
driver
pixel
Prior art date
Application number
KR1020140137370A
Other languages
Korean (ko)
Other versions
KR102223901B1 (en
Inventor
강민형
이현행
전승준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140137370A priority Critical patent/KR102223901B1/en
Publication of KR20160043265A publication Critical patent/KR20160043265A/en
Application granted granted Critical
Publication of KR102223901B1 publication Critical patent/KR102223901B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a display device, and particularly to a display device which allows stable signal transfer to be achieved, thereby enabling high-quality image display. The display device according to the present invention comprises: a display panel which has a plurality of pixels provided in intersection areas between a plurality of gate lines and a plurality of data lines; a gate drive unit which supplies a gate signal to each of the gate lines in order to select the pixel; a data drive unit which supplies a data signal supplied to the pixel selected by a scan signal during a gate-on period of the gate signal and applied after a predetermined delay time after the gate signal has been applied, and which converts pixel data into the data signal; and a timing controller which provides the pixel data to the data drive unit, and which controls the data drive unit so that the date signal supplied via a data line remote from the gate drive unit is supplied after a longer delay than the data signal supplied via a data line close to the gate drive unit.

Description

표시장치{Display Device}[0001]

본 발명은 표시장치에 관한 것으로 특히, 안정적인 신호의 전달이 이루어지도록 하여 고품질 영상 표시가 이루어지도록 할 수 있는 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a display device, and more particularly, to a display device capable of delivering a stable signal and displaying a high-quality image.

최근의 영상 표시장치는 액정 표시장치(Liquid Crystal Display Device), 전계방출 표시장치(Field Emission Display Device), 플라즈마 표시 장치(Plasma Display Device), 발광 표시장치(Light Emitting Display Device)와 같은 평판 표시장치가 주로 이용 및 개발되고 있다. BACKGROUND ART [0002] Recent image display devices include flat panel display devices such as a liquid crystal display device, a field emission display device, a plasma display device, and a light emitting display device Are mainly used and developed.

이러한 영상표시 장치 중 발광 표시장치 및 액정표시장치는 박형이며, 저전력 구동이 가능하며 기타 특성들이 다른 표시장치에 비해 우수하여, 널리 이용되고 있다. 특히, 이러한 발광표시장치의 경우 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 주로 이용되고 있다. 이와 같은 발광표시장치 및 액정표시장치의 표시패널은 스캔 구동회로로부터 스캔신호와 데이터 구동회로로부터의 데이터 전압에 의해 영상을 표시한다.Of these image display devices, the light emitting display device and the liquid crystal display device are thin and can be driven with low power, and other characteristics are superior to other display devices and widely used. In particular, in such a light emitting display device, an active matrix type organic light emitting diode display device in which a plurality of pixels are positioned in a matrix form to display an image is mainly used. The display panel of such a light emitting display device and the liquid crystal display device displays an image by a data voltage from a scan signal and a data driving circuit from a scan driving circuit.

이와 같은 발광 표시장치 및 액정표시장치는 최근 사용자의 요구에 부응하여 대면적화되고 있다.Such a light emitting display device and a liquid crystal display device have recently become large-sized in response to the demand of users.

그러나, 대면적화되는 표시장치의 경우 표시패널에 공급되는 스캔신호 또는 데이터 신호가 구동부와 먼 곳까지 안정적으로 전달되지 않는 문제점이 발생되고, 이로 인해 원하는 품질의 영상을 구현하기 곤란한 문제점이 있다. 구체적으로 대면적화되는 표시장치의 경우 스캔신호 또는 데이터 신호를 공급하기 위한 신호라인의 길이가 길어지면서, 신호의 전달지연, 왜곡, 감쇄와 같은 신호 손상이 발생하고 이로 인해 화소 선택 및 데이터 전달의 정확도가 저하되어, 본래 표현하고자 하는 영상이 표현되지 못하는 문제점이 있다.However, in the case of a large-sized display device, there arises a problem that a scan signal or a data signal supplied to the display panel is not stably transmitted to a remote place from the driving unit, which makes it difficult to realize a desired quality image. Specifically, in the case of a large-sized display device, signal lines such as transmission delay, distortion, and attenuation of signals are generated due to a long signal line for supplying a scan signal or a data signal. As a result, the accuracy of pixel selection and data transmission And the original image to be expressed can not be displayed.

때문에 본 발명의 목적은 안정적인 신호의 전달이 이루어지도록 하여 고품질 영상 표시가 이루어지도록 할 수 있는 표시장치를 제공하는 것이다.Therefore, it is an object of the present invention to provide a display device capable of delivering a stable signal and displaying a high-quality image.

상기 목적을 달성하기 위하여 본 발명에 따른 영상표시장치는 게이트 구동부에 의해 공급되는 신호와 데이터라인을 통해 공급되는 데이터신호의 인가시점을 게이트 구동부와의 거리에 따라 다르게 부여하여, 게이트 신호와 데이터신호의 타이밍 마진을 확보함으로써 표현하자고 하는 영상의 데이터가 부화소에 정확히 전달되도록 하는 타이밍 컨트롤러, 데이터 구동부, 게이트 구동부 및 표시패널을 포함하여 구성된다.According to an aspect of the present invention, there is provided an image display apparatus including a gate driver for applying a data signal supplied through a data line to a data driver, A timing controller, a data driver, a gate driver, and a display panel for ensuring that the data of the image to be expressed by securing the timing margin of the pixel is correctly transferred to the sub-pixel.

본 발명에 따른 영상표시장치는 게이트 구동부에 의해 공급되는 신호와 데이터라인을 통해 공급되는 데이터 신호의 인가시점을 게이트 구동부와의 거리에 따라 다르게 부여하여, 게이트 신호와 데이터 신호의 타이밍 마진을 확보하고, 이를 통해 게이트 신호가 인가되는 동안 데이터신호가 부화소에 정확히 인가되도록 하는 것이 가능하다.An image display apparatus according to the present invention applies a signal supplied by a gate driver and a data signal supplied through a data line differently depending on a distance from a gate driver to secure a timing margin of a gate signal and a data signal , Whereby it is possible to cause the data signal to be correctly applied to the sub-pixel while the gate signal is applied.

또한, 본 발명에 따른 영상표시장치는 게이트 신호의 인가시간동안 데이터신호가 부화소에 정확히 전달되도록 함으로써 표현하고자 하는 영상을 정확히 표현하는 것이 가능해지며, 이를 통해 표시품질을 높게 유지하는 것이 가능해진다.In addition, the image display apparatus according to the present invention allows the data signal to be accurately transmitted to the sub-pixel during the application time of the gate signal, thereby accurately expressing the image to be expressed, thereby enabling the display quality to be maintained high.

도 1은 본 발명에 따른 표시 장치를 설명하기 위한 예시도이다.
도 2는 데이터 혼합에 의한 휘도 저하를 설명하기 위한 예시도이다.
도 3은 데이터 신호 인가시점의 조절을 설명하기 위한 예시도이다.
도 4는 게이트 구동부와의 거리에 따른 데이터신호의 지연시간을 나타낸 그래프이다.1 is an exemplary view for explaining a display device according to the present invention.
2 is an exemplary diagram for explaining a decrease in luminance due to data mixing.
3 is an exemplary diagram for explaining adjustment of a data signal application time point.
4 is a graph showing a delay time of a data signal according to a distance from the gate driver.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 당해 분양의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 설명하기로 한다. 첨부된 도면들에서 구성에 표기된 도면번호는 다른 도면에서도 동일한 구성을 표기할 때에 가능한 한 동일한 도면번호를 사용하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어 관련된 공지의 기능 또는 공지의 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 도면에 제시된 어떤 특징들은 설명의 용이함을 이해 확대 또는 축소 또는 단순화된 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be noted that the drawings denoted by the same reference numerals in the drawings denote the same reference numerals whenever possible, in other drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. And certain features shown in the drawings are intended to be illustrative, not limiting, or reduced, or simplified, and the drawings and elements thereof are not necessarily drawn to scale. However, those skilled in the art will readily understand these details.

도 1은 본 발명에 따른 표시 장치를 설명하기 위한 예시도이다.1 is an exemplary view for explaining a display device according to the present invention.

도 1을 참조하면, 본 발명에 다른 표시 장치는 표시패널(10), 데이터구동부(20), 게이트구동부(30) 및 타이밍 컨트롤러(40)를 포함하여 구성된다. 본 발명을 설명함에 있어서, OLED 표시장치를 위주로 설명하기로 한다. 하지만, 본 발명은 OLED표시장치 뿐만 아니라 액정표시장치에도 적용이 가능하며, 제시된 OLED표시장치로 본 발명을 한정하는 것은 아니다.Referring to FIG. 1, a display device according to the present invention includes a display panel 10, a data driver 20, a gate driver 30, and a timing controller 40. In describing the present invention, an OLED display device will be mainly described. However, the present invention is applicable not only to the OLED display but also to the liquid crystal display, and the present invention is not limited to the OLED display.

이러한 본 발명은 게이트 구동부(30)에 의해 인가되는 게이트신호와 데이터구동부(30)에 의해 인가되는 데이터신호의 타이밍마진을 조절하여, 게이트 온 전압 기간에 정확하게 데이터신호가 인가되도록 하여 정확한 데이터전압이 각 화소에 공급되도록 한다.The present invention adjusts the timing margin of the gate signal applied by the gate driver 30 and the data signal applied by the data driver 30 to precisely apply the data signal during the gate-on voltage period, To be supplied to each pixel.

표시패널(10)은 제1방향으로 형성되는 데이터라인(DL : DL1 내지 DLm, 여기서 m은 자연수)과, 데이터라인(DL)과 직교하는 방향으로 형성되는 게이트라인(GL :GL1 내지 GLn, 여기서 n은 자연수), 게이트라인(GL)과 데이터라인(DL)의 교차부에 정의되는 픽셀영역에 형성되며, 픽셀회로를 가지는 픽셀(P)을 포함하여 구성된다. 픽셀(P)은 복수의 서브픽셀이 하나의 픽셀(P)을 구성하며, 각 서브픽셀(SP)은 스위칭 TFT(SW : swithcin Thin Film Transistor), 구동TFT, 스토리지 커패시터(Cst) 및 OLED소자를 포함하여 구성된다. 이러한 서브픽셀(SP)은 게이트라인(GL)을 통해 공급되는 게이트신호에 의해 선택되어 데이터라인(DL)을 통해 공급되는 데이터신호를 스토리지 커패시터(Cst)에 충전하고, 스토리지 커패시터에 충전된 전압에 의해 구동 TFT를 구동시킴으로써 OLED 소자에 전류를 공급하게 된다. 특히 구동 TFT에 의해 OLED소자에 전류를 공급하여 OLED 소자를 발광시키는 한편, 공급되는 전류를 공급하여 OLED 소자의 발광을 제어하게 된다.The display panel 10 includes data lines (DL: DL1 to DLm, where m is a natural number) formed in a first direction, gate lines GL: GL1 to GLn formed in a direction orthogonal to the data lines DL and n is a natural number), and a pixel P formed in a pixel region defined at the intersection of the gate line GL and the data line DL and having a pixel circuit. The pixel P has a plurality of subpixels constituting one pixel P and each subpixel SP includes a switching TFT SW, a driving TFT, a storage capacitor Cst and an OLED element . The subpixel SP charges a data signal selected by the gate signal supplied through the gate line GL and supplied through the data line DL to the storage capacitor Cst, Thereby driving current to the OLED element by driving the driving TFT. In particular, the driving TFT supplies a current to the OLED element to emit the OLED element, while supplying the supplied current to control the emission of the OLED element.

데이터구동부(20)는 표시패널(10)의 제1측면에 배치되며, 데이터라이(DL)과 연결되어 데이터신호를 표시패널(10)의 서브픽셀(SP)에 공급한다. 여기서, 데이터구동부(20)에 의해 공급되는 데이터신호는 타이밍컨트롤러(40)로부터 공급되는 화소데이터(DATA)를 미리 정해진 준위의 전압으로 변환한 데이터전압(Vdata)일 수 있다. 데이터구동부(20)는 타이밍 컨트롤러(40)의 데이터 제어신호(DCS)에 응답하여 복수의 데이터라인(DL) 각각에 데이터신호를 인가한다. 특히, 데이터구동부(20)는 게이트구동부(30)에 의해 게이트라인 단위로 선택되는 복수의 서브픽셀(SP) 중 게이트구동부(30)와 먼 위치의 서브픽셀(SP)에 공급하는 데이터신호와 게이트구동부(30)와 인접한 위치의 서브픽셀(SP)에 공급하는 데이터신호의 인가시점을 달리하여 데이터신호를 인가한다. 다시말하면, 데이터구동부(20)는 게이트라인(GL)에 의해 선택되는 하나의 픽셀라인(PL : PL1 내지 PLn)에 구성되는 서브픽셀(SP)들에 데이터신호를 공급하는 시점을 서브픽셀(SP)별 또는 서브픽셀 그룹별로 달리하여 데이터신호를 공급한다.The data driver 20 is disposed on the first side of the display panel 10 and is connected to the data line DL to supply a data signal to the sub-pixels SP of the display panel 10. The data signal supplied by the data driver 20 may be a data voltage Vdata obtained by converting the pixel data DATA supplied from the timing controller 40 into a voltage of a predetermined level. The data driver 20 applies a data signal to each of the plurality of data lines DL in response to the data control signal DCS of the timing controller 40. Particularly, the data driver 20 supplies the data signal to the gate driver 30 and the data signal supplied to the sub-pixel SP far from the gate driver 30 among the plurality of sub-pixels SP selected by the gate driver 30, The data signal is applied at a different application time point of the data signal to be supplied to the sub-pixel SP adjacent to the driving unit 30. [ In other words, the data driver 20 supplies the data signal to the subpixels SP (SP: PL1 to PLn) selected by the gate line GL from the subpixel SP ) Or a sub-pixel group.

좀 더 구체적으로 데이터 구동부(20)는 하나의 픽셀라인(PL)에 구성되는 서브픽셀(SP)들 중 게이트 구동부와 먼 서브픽셀(SP)의 데이터 인가시점을 게이트 구동부(30)와 가까운 서브픽셀(SP)에 비해 지연된 시점에 인가하게 된다. 이를 통해, 본 발명의 데이터 구동부(20)는 게이트구동부(30)에 의해 공급되는 게이트신호가 게이트구동부(30)와 멀어짐(화살표 A)에 따라 왜곡되어 게이트 온 구간이 늘어나고, 이로 인해 데이터 전압에 블랭크 전압이 포함되어 공급하고자 했던 데이터전압에 비해 낮은 전압이 서브픽셀에 공급되는 것을 방지할 수 있게 된다. 이에 대해서는 하기에서 별도의 도면을 참조하여 좀 더 상세히 설명하기로 한다.More specifically, the data driver 20 controls the data application time point of the gate driver and the sub-pixel (SP) among the sub-pixels (SP) formed in one pixel line (PL) (SP). Accordingly, the data driver 20 of the present invention is distorted according to the distance (arrow A) between the gate signal supplied by the gate driver 30 and the gate driver 30, so that the gate-on duration is increased, The blank voltage can be prevented from being supplied to the subpixel lower than the data voltage to be supplied. This will be described in more detail below with reference to separate drawings.

특히, 데이터 구동부(20)는 복수의 데이터구동소자(21 : 21a 내지 21d)로 구성될 수 있으며, 각 데이터구동소자(21)가 복수의 데이터라인을 분담하여 각 데이터구동소자(21) 별로 데이터신호를 생성하여 공급할 수 있다. 즉, 데이터 구동소자(21) 각각이 수십 내지 수백개의 데이터라인(DL)에 대해 데이터신호를 공급하며, 이러한 데이터 구동소자(21)를 복수 구성함으로써 패널 전체의 데이터라인(DL)에 데이터신호를 공급할 수 있다. 이와 같이 복수의 데이터구동소자(21)로 구성되는 경우 각 데이터라인 단위로 데이터인가 시점을 달리할 수도 있고, 데이터구동소자(21) 단위로 데이터 인가 시점을 달리할 수도 있다. 특히 데이터구동소자(21)별 데이터인가 시점은 타이밍 컨트롤러(40)에 의해 제어될 수 있다.In particular, the data driver 20 may include a plurality of data driver elements 21 (21a to 21d), and each data driver element 21 may share a plurality of data lines to generate data Signal can be generated and supplied. That is, each of the data driving elements 21 supplies data signals to several tens to several hundreds of data lines DL. By configuring a plurality of such data driving elements 21, a data signal is supplied to the data lines DL of the entire panel Can supply. In the case of the plurality of data driving devices 21, the data application time may be different for each data line, or may be different for each data driving device 21. In particular, the timing of data application for each data driving element 21 can be controlled by the timing controller 40. [

게이트구동부(30)는 타이밍 컨트롤러(40)로부터의 게이트 제어신호(GCS)에 응답하여 표시패널(10)의 게이트라인(GL)에 게이트신호를 공급한다. 이를 통해 게이트 구동부(30)는 게이트 제어신호(GCS)에 응답하여 게이트라인(GL)을 순차적으로 구동하는 게이트 신호를 공급한다. 이 게이트신호는 게이트 온 전압과 게이트 오프전압으로 구성되며, 게이트 온 전압 기간에 화소들이 선택되어 데이터신호를 공급받게 된다. 이 게이트 구동부(30)는 도 1에 도시된 바와 같이 데이터구동부(20)가 형성된 제1측면과 이웃하는 두 측면 중 어느 한 측면인 제2측면에만 구성될 수도 있고, 제1측면과 이웃하는 두 측면인 제2 및 제3측면에 나뉘어 구성될 수도 있다. 게이트구동부(30)가 두 측면에 나뉘어 구성되는 경우 제2측면에 구성된 게이트 구동부(20)와 제3측면에 구성된 게이트구동부(20)가 게이트라인(GL)을 반씩 나누어 구동할 수 있다. 이때 양측면에 구성된 게이트구동부(20)는 각각 홀수 번째 게이트라인과 짝수번째 게이트라인(GL)을 나누어 구동할 수도 있고, 표시패널(10)을 데이터라인(DL)과 나란한 가상의 기준선(H)에 의해 절반으로 나누고 각각 게이트구동부(20) 기준선에 구분되는 두 영역 중 한 영역의 게이트라인(GL)을 구동하도록 할 수도 있다. 이 경우 게이트라인(GL) 역시 가상의 기준선(H)에 의해 구분되도록 두 영역에 각각의 게이트라인(GL)이 형성될 수 있다.The gate driver 30 supplies a gate signal to the gate line GL of the display panel 10 in response to the gate control signal GCS from the timing controller 40. [ The gate driving unit 30 supplies a gate signal for sequentially driving the gate line GL in response to the gate control signal GCS. The gate signal is composed of a gate-on voltage and a gate-off voltage, and pixels are selected and supplied with a data signal during a gate-on voltage period. As shown in FIG. 1, the gate driver 30 may be formed only on a first side of the data driver 20, or on a second side of either of two adjacent sides of the data driver 20, And the second side and the third side, which are side surfaces. When the gate driver 30 is divided into two sides, the gate driver 20 configured on the second side and the gate driver 20 configured on the third side can drive the gate line GL in halves. At this time, the gate driver 20 formed on both sides may drive the odd-numbered gate lines and the even-numbered gate lines GL separately, and may drive the display panel 10 to an imaginary reference line H parallel to the data lines DL. And drive the gate line GL of one of the two regions divided by the reference line of the gate driver 20. In this case, each gate line GL may be formed in the two regions such that the gate line GL is also divided by the virtual reference line H.

타이밍컨트롤러(40)는 외부 시스템으로부터 입력되는 타이밍 동기 신호(TSS)에 기초하여 1수평 기간 단위로 각 게이트라인(GL0에 접속되는 서브픽셀(SP)을 구동시키기 위한 데이터제어신호(DCS : Data Control Signal) 및 게이트제어신호(GCS : Gate Control Signal)를 생성하고, 이를 이용하여 데이터 구동부(20)와 게이트구동부(30)를 제어한다. 여기서, 타이밍 동기신호(TSS)는 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터 인에이블 신호(DE), 클럭신호(DCLK) 등이 될 수 있다. 또한 게이트 제어신호(GCS)는 게이트 스타트 신호 및 복수의 클럭신호로 구성될 수 있고, 데이터 제어신호(DCS)는 데이터 스타트 신호, 데이터 쉬프트 신호 및 데이터 출력신호로 이루어질 수 있다.The timing controller 40 generates a data control signal DCS for driving the subpixels SP connected to the respective gate lines GL0 in units of one horizontal period based on the timing synchronization signal TSS input from the external system. The timing synchronization signal TSS is supplied to the data driver 20 and the gate driver 30 using the vertical synchronization signal Vsync and the gate control signal GCS, A data enable signal DE, a clock signal DCLK, etc. The gate control signal GCS may be composed of a gate start signal and a plurality of clock signals, The control signal DCS may be a data start signal, a data shift signal, and a data output signal.

또한, 타이밍컨트롤러(40)는 외부에서 입력되는 입력데이터(Idata)를 각 서브화소(SP)에 공급하기 위한 픽셀데이터(DATA)로 변환하여 데이터 구동부(20)에 공급한다.The timing controller 40 converts the input data Idata input from the outside into pixel data DATA for supplying to the respective sub pixels SP and supplies the pixel data DATA to the data driver 20.

특히, 타이밍컨트롤러(40)는 데이터라인별 또는 데이터 구동소자별로 다른 타이밍에 데이터신호가 인가되도록 데이터구동부(20)를 제어한다. 즉, 타이밍컨트롤러(40)는 게이트구동부(30)에 의해 어느 한 픽셀라인(PL)이 선택되면, 선택된 픽셀라인(PL)의 서브픽셀들 중 게이트 구동부(30)와 인접한 서브픽셀에 공급되는 데이터신호의 공급시점보다 게이트 구동부(30)와 먼 서브픽셀에 공급되는 데이터 신호의 공급 시점이 지연되도록 데이터구동부(20)를 제어하게 된다. 또는, 타이밍컨트롤러(40)는 복수의 데이터 구동소자(21) 중 게이트 구동부(30)와 인접한 서브픽셀들에 데이터 신호를 공급하는 데이터 구동소자(21)에 비해 게이트 구동부(30)와 먼 서브픽셀들에 데이터신호를 공급하는 데이터 구동사자(21)가 지연된 시점에 데이터신호를 인가하도록 제어하게 된다.In particular, the timing controller 40 controls the data driver 20 to apply a data signal at different timings for each data line or for each data driving element. That is, when one of the pixel lines PL is selected by the gate driver 30, the timing controller 40 supplies the data supplied to the sub-pixels adjacent to the gate driver 30 among the sub-pixels of the selected pixel line PL The data driver 20 is controlled so that the supply time point of the data signal supplied to the gate driver 30 and the sub-pixel farther from the supply point of the signal is delayed. Alternatively, the timing controller 40 may compare the gate driving unit 30 and the sub-pixels adjacent to the sub-pixels among the plurality of data driving units 21 with respect to the data driving unit 21, The data driver 21 for supplying a data signal to the data driver 21 controls the data signal to be applied at a delay time.

이러한 본 발명은 게이트라인(GL)에 게이트신호가 인가될 때 게이트 구동부(30)로부터 멀어질수록 게이트신호의 변형이 발생하고 이로 인해 데이터신호에 불필요한 블랙 데이터가 혼합되어 발생하는 말단부의 휘도 저하를 데이터 인가시점의 변경을 통해 방지할 수 있게 된다.In the present invention, as the gate signal is applied to the gate line GL, deformation of the gate signal occurs as the gate signal is further away from the gate driver 30, thereby causing deterioration of the luminance of the terminal portion generated by mixing unnecessary black data in the data signal. It can be prevented by changing the data application time point.

도 2는 데이터 혼합에 의한 휘도 저하를 설명하기 위한 예시도이다.2 is an exemplary diagram for explaining a decrease in luminance due to data mixing.

도 2를 참조하면, (a)에서와 같이 데이터신호(DS)는 게이트신호(GS)가 인가된 후 일정한 지연시간(T1)이 경과한 후에 인가된다. 즉, 게이트신호(GS)의 라이징 에지(edge) 이후 지연시간(T1)이 경과하면 데이터신호(DS)의 라이징 에지가 시작된다. 그리고, 게이트신호(GS)가 게이트 온 전압(GOV)에서 게이트 오프 전압(GOFV)로 변경되는 시점에 데이터신호(DS)의 인가도 함께 종료되도록 동기된다.Referring to FIG. 2, the data signal DS is applied after a predetermined delay time T1 elapses after the gate signal GS is applied, as shown in (a). That is, when the delay time T1 has elapsed since the rising edge of the gate signal GS, the rising edge of the data signal DS starts. Then, when the gate signal GS is changed from the gate-on voltage GOV to the gate-off voltage GOFV, the application of the data signal DS is also synchronized.

이와 같이 일정한 지연시간(T1)이 경과한 후에 데이터신호(DS)가 인가되도록 함으로써 게이트 온 전압(GOV)이 인가되는 동안 데이터신호(DS)에 의해 안정적인 충전이 이루어지도록 하고, 정확한 데이터 전압이 충전되도록 한다.The data signal DS is applied after the lapse of the predetermined delay time T1 so that the data signal DS is stably charged while the gate-on voltage GOV is applied, .

좀 더 구체적으로 일정한 지연시간(T1)을 할당함으로써 데이터신호(DS)의 인가종료시점이 게이트 온 전압(GOV)이 게이트 오프 전압(GOFV)으로 변경되는 시점과 일치됨으로써 블랙데이터 섞임 없이 공급하고자 했던 데이터 신호(DS)만 충전되도록 하여 영상을 표시하게 된다.More specifically, by assigning a constant delay time T1, the end point of application of the data signal DS coincides with the time point when the gate-on voltage GOV is changed to the gate-off voltage GOFV, Only the data signal DS is charged so that an image is displayed.

그러나 이러한 게이트신호는 게이트 구동부(30)와 인접한 곳에서의 신호와 먼 곳에의 신호가 지연, 감쇄, 왜곡 등에 의해 달라지게 된다.However, such a gate signal varies depending on the delay, attenuation, distortion, and the like in a signal adjacent to the gate driver 30 and a signal in a distant place.

도 2에서 (a)는 게이트 구동부(30)와 인접한 화소에 공급되는 게이트신호(GS)와 데이터신호(DS)이고, (b)는 게이트 구동부(30)에서 먼, 게이트라인의 끝쪽에 공급되는 게이트신호(GS)와 데이터신호(DS)이다.2 (a) is a gate signal GS and a data signal DS supplied to a pixel adjacent to the gate driver 30, (b) is supplied to the end of a gate line far from the gate driver 30 The gate signal GS and the data signal DS.

우선 (a)를 살펴보면 게이트 구동부(30)에서 출력되는 게이트신호(GS)는 게이트 구동부(30)와 인접한 게이트라인에서는 정상적인 구형파 형태로 게이트신호(GS)가 인가되고 게이트 온 전압(GOV)로부터 게이트 오프 전압(GOFV)으로 변하는 폴링에지도 짧은 시간 동안 유지된다. 즉, 게이트 온 전압(GOV)과 게이트 오프 전압(GOFV)의 구분이 용이하며, 신호가 인가되는 시간도 명확하게 구분이 가능하다.The gate signal GS output from the gate driver 30 is applied to the gate line adjacent to the gate driver 30 in the form of a normal square wave and the gate signal GS is applied from the gate- The polling which changes to the off voltage GOFV is maintained for a short time. That is, it is easy to distinguish between the gate-on voltage GOV and the gate-off voltage GOFV, and the time at which the signal is applied can also be clearly distinguished.

이러한 게이트 신호(GS)에 대응하여 지연시간(T1) 후에 데이터신호(DS)를 인가하면, 데이터신호의 인가종료시점을 게이트 신호의 폴링에지(예를 들어 A)에 동기시키는 것이 가능하여, 데이터신호(DS)가 정확히 서브픽셀에 공급된다.When the data signal DS is applied after the delay time T1 corresponding to the gate signal GS, it is possible to synchronize the application end point of the data signal with the polling edge (for example, A) of the gate signal, The signal DS is supplied to the subpixel precisely.

그라나 (b)와 같이 게이트라인(GS)의 말단 즉, 게이트 구동부(30)와 먼 위치에서는 게이트신호(GS)가 지연, 왜곡에 의해 구형파가 아닌 삼각파 형태로 변형되며, 특히, 폴링 에지가 짧은시간동안 유지되지 않고, 길게 늘어지는 형태의 파형으로 변하게 된다. 이때 동일한 지연시간(T1)에 의해 데이터신호(DS)가 인가되면, (a)에 비해 천천히 변하는 게이트신호(GS)의 폴링에지로 인해 게이트 온 전압 상태가 유지되며, 이때 데이터신호(DS)의 데이터 하이 전압이 데이터 로우 전압으로 바뀌면서 데이터신호(DS)의 인가가 종료된다.At the end of the gate line GS, that is, at the position far from the gate driver 30, the gate signal GS is deformed into a triangular wave shape instead of a square wave due to delay and distortion, It is not maintained for a long time, but is changed into a long-drawn waveform. At this time, when the data signal DS is applied by the same delay time T1, the gate-on voltage state is maintained due to the polling edge of the gate signal GS which changes more slowly than in (a) The application of the data signal DS is ended while the data high voltage is switched to the data low voltage.

즉, 게이트 신호(GS)가 게이트 오프 전압(C 이후)으로 바뀌기 전에 데이터 하이 전압(H)이 데이터 로우 전압(L)으로 변경되어, 게이트 온 기간 동안 블랙데이터에 해당하는 데이터 로우 전압(L)이 서브픽셀에 공급된다. 이로인해 먼저 공급된 데이터 하이 전압(H)이 데이터 로우 전압(L)으로 인해 평균 전압이 낮아지게 되고 원하는 휘도로 발광이 이루어지지 않는 문제점이 발생한다. That is, the data high voltage H is changed to the data low voltage L before the gate signal GS changes to the gate off voltage C and thereafter, and the data low voltage L corresponding to the black data during the gate on period, Is supplied to the subpixel. As a result, the data high voltage H first supplied becomes low due to the data low voltage L, and the problem arises that the light emission does not occur at the desired luminance.

즉, 게이트 신호(GS)가 왜곡 등으로 인해 늘어지게 되어, 게이트 오프 전압이 인가되는 시점과 데이터 로우 전압(L)이 인가되는 시점이 불일치되고, 이로 인해 데이터 신호(DS)에 원하지 않는 블랙데이터가 혼합되어 원하는 휘도로 발광이 곤란해지게 되며, 이로 인해 표시 품질이 저하된다.That is, the gate signal GS is stretched due to distortion or the like, and the timing at which the gate-off voltage is applied is different from the timing at which the data-low voltage L is applied. As a result, Are mixed with each other to make it difficult to emit light at a desired luminance, thereby deteriorating display quality.

특히, 이러한 문제는 게이트구동부(30)로부터 출력된 게이트 신호(GS)가 게이트라인을 따라 게이트라인(GL)의 말단으로 전달될 수록 심해지게 된다. 즉, 하나의 게이트 라인에서 게이트구동부(30)와 먼 위치에서의 신호가 가까운 부분에 비해 신호왜곡이 심해지고, 블랙데이터가 혼합되는 현상이 더 현저하게 나타난다.Particularly, this problem becomes worse as the gate signal GS output from the gate driver 30 is transferred to the end of the gate line GL along the gate line. That is, the signal distortion in the one gate line becomes worse than that in the portion where the signal at the far position from the gate driver 30 is close to each other, and the phenomenon that the black data is mixed becomes more conspicuous.

때문에 본 발명에서 게이트신호(GS)의 왜곡이 발생되는 지점에서 게이트신호(GS)의 폴링 에지 구체적으로, 게이트 온 전압(GOV)이 게이트 오프 전압(GOFV)로 변하는 지점에서서 데이터신호(DS)의 인가가 종료되도록 데이터 신호(DS)의 인가시점을 조절하게 된다.Therefore, in the present invention, the polling edge of the gate signal GS at the point where the distortion of the gate signal GS is generated. Specifically, the data signal DS is generated at the point where the gate on voltage GOV changes to the gate off voltage GOFV. The application time point of the data signal DS is adjusted so that the application of the data signal DS is completed.

도 3은 데이터 신호 인가시점의 조절을 설명하기 위한 예시도이다. 그리고 도 4는 게이트 구동부와의 거리에 따른 데이터신호의 지연시간을 나타낸 그래프이다.3 is an exemplary diagram for explaining adjustment of a data signal application time point. And FIG. 4 is a graph showing a delay time of the data signal according to the distance from the gate driver.

도 3 및 도 4를 참조하면, 본 발명은 하나의 게이트라인(GL)에 인가되는 게이트신호와 이 게이트신호(GS)에 동기되어 각 데이터라인(DL) 인가되는 데이터신호(DS)를 거리에 따라 다른 지연시간을 가지도록 하여 인가하게 된다. 구체적으로 도 3에서 (a)와 같이 게이트구동부(30)에 인접한 데이터라인(DL)에 데이터신호(DS)가 인가되는 시점은 전술한 도 2의 (a)에서와 같이 제1지연시간(T1) 간격을 가진다. 즉, 게이트 구동부(30)에 게이트라인(GL)에 게이트신호(GS)가 인가되어 게이트신호(GS)의 라이징 에지가 발생하면, 이 라이징에지로부터 제1지연시간(T1) 후에 게이트구동부(30)에 근접한 데이터라인(DL)에 데이터 신호(DS)가 인가된다. 이와 같이 제1지연시간(T1) 후에 데이터신호(DS)를 인가하면, 데이터신호(DS)의 인가가 종료되는 시점이, 게이트신호(GS)가 게이트오프전압(GOFV)으로 변경되는 시점과 일치되어 데이터신호(DS)만이 서브픽셀에 공급되게 된다.3 and 4, a gate signal applied to one gate line GL and a data signal DS applied to each data line DL in synchronization with the gate signal GS are supplied to a gate So that it has a different delay time. 3 (a), when the data signal DS is applied to the data line DL adjacent to the gate driver 30, the first delay time T1 ) Interval. That is, if a gate signal GS is applied to the gate line GL to cause a rising edge of the gate signal GS, after the first delay time T1 from the rising edge, the gate driver 30 The data signal DS is applied to the data line DL adjacent to the data line DL. When the data signal DS is applied after the first delay time T1 as described above, the timing at which the application of the data signal DS ends is coincident with the time point at which the gate signal GS is changed to the gate-off voltage GOFV And only the data signal DS is supplied to the subpixel.

그리고, 게이트 구동부(30)와 먼 위치의 데이터라인(DL)에는 제2지연시간(T2)이 경과된 후 데이터신호(DS)를 공급된다. 이때 제2지연시간(T2)은 제1지연시간(T1)에 비해 긴 시간길이를 갖는다.The data signal DS is supplied to the data line DL far from the gate driver 30 after the second delay time T2 elapses. At this time, the second delay time T2 has a longer time length than the first delay time T1.

즉, 게이트 구동부(30)에서 먼 위치의 데이터라인(DL)에 인가되는 데이터신호(DS)는 제2지연시간(T2)만큼 더 지연시켜 인가함으로써, 데이터신호(DS)의 인가종료시점과 왜곡에 의해 늘어진 게이트신호(GS)의 게이트 오프전압(GOFV)으로의 변경시점을 일치시키게 된다. 이를 통해 본 발명은 게이트신호(GS)가 게이트 오프전압(GOFV)으로 변경되기 전에 데이터신호(DS)의 인가가 종료되어, 불필요한 블랙데이터가 서브픽셀에 공급되는 것을 방지할 수 있게 되며, 이 블랙데이터로 인해 휘도가 저하되는 것을 방지할 수 있게 된다.That is, the data signal DS applied to the data line DL located farther from the gate driver 30 is applied to the data line DL by the second delay time T2, To the gate-off voltage GOFV of the gate signal GS stretched by the gate-off voltage GOFV. Thus, according to the present invention, the application of the data signal DS is completed before the gate signal GS is changed to the gate-off voltage GOFV, thereby preventing unnecessary black data from being supplied to the subpixel, It is possible to prevent the luminance from being lowered due to the data.

한편, 도 4는 이러한 지연시간(T)을 게이트구동부(30)와 거리에 따라 나타낸 그래프이다. 도 4에서 알 수 있는 바와 같이 게이트구동부(30)와 인접한 위치의 데이터라인(DL)은 약 1.5마이크로 초(μS)의 지연시간(T1) 이후 데이터 신호(DS)가 인가된다. 그리고 게이트 구동부(30)와의 거리가 멀어짐에 따라 각 데이터라인(DL) 별로 데이터 신호(DS)의 인가시점이 점점 늘어나게 되며, 가장 먼 위치에서는 대략 2.3μS의 지연시간(T) 이후 데이터신호(DS)가 데이터라인(DL)에 인가된다. 여기서, 이러한 지연시간(T)의 구체적인 값은 표시패널(10)의 크기와 제조공정 등 다양한 요건에 의해 변경되며, 제시된 값은 일례일뿐 이로써 본 발명을 한정하는 것은 아니다.4 is a graph showing the delay time T according to the gate driver 30 and the distance. 4, the data signal DL is applied to the data line DL adjacent to the gate driver 30 after a delay time T1 of about 1.5 microseconds (μs). As the distance from the gate driver 30 increases, the application time of the data signal DS gradually increases for each data line DL. At the farthest position, the data signal DS Is applied to the data line DL. Here, the specific value of the delay time T is changed according to various requirements such as the size of the display panel 10 and the manufacturing process, and the values shown are merely examples, and thus the present invention is not limited thereto.

이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시 예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시 예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 범위를 벗어나지 않는 한도 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, . ≪ / RTI > Accordingly, such modifications are deemed to be within the scope of the present invention, and the scope of the present invention should be determined by the following claims.

10 : 표시패널
20 : 데이터 구동부
30 : 게이트 구동부
40 : 타이밍 컨트롤러10: Display panel
20:
30: Gate driver
40: Timing controller

Claims (5)

복수의 게이트라인과 복수의 데이터라인의 교차 영역에 마련되는 복수의 화소를 가지는 표시패널;
상기 화소의 선택을 위해 복수의 상기 게이트라인 각각에 게이트신호를 공급하는 게이트 구동부;
상기 스캔신호에 의해 선택된 상기 화소에 상기 게이트 신호의 게이트 온 기간 동안 공급되고, 상기 게이트신호 인가 시작 후 미리 정해진 지연시간 뒤에 인가되는 데이터신호를 공급하며, 화소데이터를 상기 데이터신호로 변환하는 데이터 구동부; 및
상기 데이터 구동부에 화소데이터를 제공하며, 상기 게이트구동부와 가까운 데이터라인에 의해 공급되는 상기 데이터신호에 비해 상기 게이트구동부와 먼 위치의 상기 데이터 라인을 통해 공급되는 상기 데이터신호가 더 긴 지연시간 뒤에 공급되도록 상기 데이터 구동부를 제어하는 타이밍 컨트롤러;를 포함하는 표시장치.A display panel having a plurality of pixels provided in intersecting regions of a plurality of gate lines and a plurality of data lines;
A gate driver for supplying a gate signal to each of the plurality of gate lines for selection of the pixel;
A data driver for supplying a data signal supplied during a gate on period of the gate signal to the pixel selected by the scan signal and applied after a predetermined delay time after the start of the gate signal application and converting the pixel data into the data signal, ; And
Wherein the data signal supplied through the data line at a position farther from the gate driver than the data signal supplied by the data line close to the gate driver is supplied after a longer delay time, And a timing controller for controlling the data driver to be turned on. 제 1 항에 있어서,
복수의 상기 게이트라인 중 어느 하나의 게이트라인에 인가되는 상기 게이트신호는 상기 게이트구동부와 멀어질수록 게이트 온 전압에서 게이트 오프 전압으로 상기 게이트 신호의 전압이 바뀌는 폴링타임이 증가하며
상기 지연시간은 상기 폴링타임이 증가하는 만큼 증가하는 것을 특징으로 하는 표시장치.The method according to claim 1,
The polling time at which the voltage of the gate signal changes from the gate-on voltage to the gate-off voltage increases as the gate signal applied to any one of the plurality of gate lines becomes farther from the gate driver
Wherein the delay time increases as the polling time increases. 제 2 항에 있어서,
상기 데이터 신호의 인가종료시점은 상기 게이트 신호의 게이트 온 전압 인가 종료시점과 같은 것을 특징으로 하는 표시장치.3. The method of claim 2,
And the end point of application of the data signal is the same as the gate-on voltage end point of the gate signal. 제 1 항에 있어서,
상기 데이터 구동부는 복수의 구동소자로 구성되고,
상기 지연시간은 복수의 상기 구동소자별로 다르게 결정되는 것을 특징으로 하는 표시장치.The method according to claim 1,
Wherein the data driver comprises a plurality of driving elements,
Wherein the delay time is determined differently for a plurality of the driving devices. 제 1 항 또는 제 4 항에 있어서,
상기 게이트 구동부는 상기 표시패널의 나란한 두 변에 구성되는 제1게이트 구동부와 제2게이트 구동부로 구성되고,
상기 제1게이트 구동부는 상기 표시패널을 2등분한 영역 중 제1영역에 형성되는 제1게이트라인과 연결되며,
상기 제2게이트 구동부는 상기 표시패널을 2등분한 영역 중 제2영역에 형성되는 제2게이트라인과 연결되는 것을 특징으로 하는 표시장치.The method according to claim 1 or 4,
Wherein the gate driver comprises a first gate driver and a second gate driver arranged on two sides of the display panel,
Wherein the first gate driver is connected to a first gate line formed in a first region of the display panel divided into two regions,
And the second gate driver is connected to a second gate line formed in a second one of the two halves of the display panel.
KR1020140137370A 2014-10-13 2014-10-13 Display Device KR102223901B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140137370A KR102223901B1 (en) 2014-10-13 2014-10-13 Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140137370A KR102223901B1 (en) 2014-10-13 2014-10-13 Display Device

Publications (2)

Publication Number Publication Date
KR20160043265A true KR20160043265A (en) 2016-04-21
KR102223901B1 KR102223901B1 (en) 2021-03-05

Family

ID=55917796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140137370A KR102223901B1 (en) 2014-10-13 2014-10-13 Display Device

Country Status (1)

Country Link
KR (1) KR102223901B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312193A (en) * 2020-04-02 2020-06-19 Tcl华星光电技术有限公司 Driving device and driving method for display array module
CN112309343A (en) * 2019-08-02 2021-02-02 堺显示器制品株式会社 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001593A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method of driving the same
JP2011232780A (en) * 2011-08-09 2011-11-17 Hitachi Displays Ltd Display device
KR20120071909A (en) * 2010-12-23 2012-07-03 삼성전자주식회사 Method of driving display panel and display apparatus for performing the method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080001593A (en) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method of driving the same
KR20120071909A (en) * 2010-12-23 2012-07-03 삼성전자주식회사 Method of driving display panel and display apparatus for performing the method
JP2011232780A (en) * 2011-08-09 2011-11-17 Hitachi Displays Ltd Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309343A (en) * 2019-08-02 2021-02-02 堺显示器制品株式会社 Display device
CN111312193A (en) * 2020-04-02 2020-06-19 Tcl华星光电技术有限公司 Driving device and driving method for display array module

Also Published As

Publication number Publication date
KR102223901B1 (en) 2021-03-05

Similar Documents

Publication Publication Date Title
KR102437170B1 (en) Gate driver and Flat Panel Display Device including the same
KR102559087B1 (en) Organic light emitting diode display device
KR101970574B1 (en) Organic light emitting diode display device
KR102344502B1 (en) Display device
KR102371896B1 (en) Method of driving display panel and display apparatus for performing the same
KR102279280B1 (en) Display Device and Driving Method for the Same
KR102099281B1 (en) Liquid crystal display and method for driving the same
US20110205260A1 (en) Liquid crystal display device and driving method thereof
EP3038095A1 (en) Liquid crystal display device
KR102147055B1 (en) Liquid display device and driving method for the same
KR102482210B1 (en) Touch Device And Method Of Driving The Same
KR102268520B1 (en) Display device and method for driving the same
KR20210085875A (en) Display device for low-speed driving type and driving method the same
KR20160124995A (en) Data driving device and display device having the same
KR101957737B1 (en) Image display device and method of driving the same
CN102543019A (en) Driving circuit for liquid crystal display device and method for driving the same
KR102223901B1 (en) Display Device
KR101969411B1 (en) Liquid crystal display device and clock pulse generation circuit thereof
KR102007775B1 (en) Liquid crystal display device and driving method thereof
KR20190029053A (en) Display Device And Method Of Driving The Same
KR20080049464A (en) Liquid crystal display and driving method thereof
KR102189572B1 (en) Liquid Crystal Display Device
KR20140038240A (en) Liquid crystal display and undershoot generation circuit thereof
KR102050432B1 (en) Liquid crystal display device and method for driving the same
KR20120138207A (en) Driving circuit for image display device and method for driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right