KR20160043076A - 디지털 마이크로폰용 슬루 레이트 제어 장치 - Google Patents

Abstract

드라이버 블록, 제어기 블록 및 비교 블록을 포함하는 드라이버가 제공된다. 상기 드라이버 블록은 디지털 출력 스트림을 생산하도록 구성된 조정 가능한(adjustable) 전류원을 포함한다. 상기 제어기 블록은 상기 드라이버 블록에 연결되어 있다. 상기 비교 블록은 상기 드라이버 블록 및 상기 제어기 블록에 연결되어 있다. 상기 비교 블록은 마스터 클럭에 대해 지연되는 시각에서 기준 신호와 상기 디지털 출력 스트림을 비교하도록 구성되며, 그리고 상기 비교에 기초하여, 상기 제어기 블록이 상기 드라이버 블록의 강도를 조정하는 것을 유발하도록 구성된다.

Description

디지털 마이크로폰용 슬루 레이트 제어 장치{Slew rate control apparatus for digital microphones}

관련 출원에 대한 상호 참조

본 출원은 2013년 9월 4일에 출원된 "디지털 마이크로폰용 슬루 레이트 제어 장치"라는 제목의 미국 임시 특허 출원 일련 번호 제61/873,572호에 대한 미국 특허법 제119조(e)에 따른 우선권의 이익을 주장하고, 상기 출원은 전체로서 본원에 참조 병합된다.

발명의 기술분야

본 발명은 마이크로폰에 관한 것으로, 더욱 구체적으로는 이러한 마이크로폰과 연관된 출력 드라이버의 슬루 레이트 특성을 향상시키는 것에 관한 것이다.

최근 몇 년 동안, 디지털 마이크로폰들은, 특히 휴대 전화와 함께 사용됨에 따라, 휴대용 전자 기기에서 점점 인기를 끌고 있다. 디지털 마이크로폰들의 이점 중 하나는 변조된 RF 신호들(방사 신호 및 전도된(conducted) 신호 모두)에 매우 내성이 있는 고유의 속성이다.

예를 들어, 일반적으로 마이크로폰들은 많은 휴대 전화들 내에서 무선 송신기에 근접하게, 즉 안테나에 근접하게 배치된다. 이전에는, 휴대 전화에서 아날로그 마이크로폰들이 사용되어 왔지만, 아날로그 마이크로폰들은 안테나에서 나오는 노이즈 같은 변조된 RF 신호들에 상당히 민감하다. 아날로그 마이크로폰에서, 변조된 RF 신호는 불필요한 음성 신호로 복조된다.

디지털 마이크로폰은 아날로그 마이크로폰들과 동일한 복조 문제나 우려 중 대다수를 직면하지 않는다. 예를 들어, 변조된 RF 신호에 대한 디지털 마이크로폰의 면역성(immunity)은 안테나에 근접하여 배치될 가능성을 열어준다. 그러나 이러한 배치는 새로운 문제점들을 형성한다.

더 구체적으로, 일반적인 휴대 전화의 안테나는 RF 신호들을 송신하는데 사용될 뿐만 아니라, RF 신호들을 수신하는 데에도 사용된다. 보통 수신된 RF 신호들은 매우 작으며(예를 들어, -140dBm), 이에 따라, 간섭 신호에 매우 민감하다.

디지털 마이크로폰으로부터의 출력 신호가 디지털 방식이기 때문에, 출력 신호는 매우 가파른 에지들(예를 들어, nS)을 가질 것이며, 이에 따라, 상기 신호의 주파수 성분은 수백 MHz에(때때로는 GHz 범위에) 도달한다. 이는 회로에 대한 간섭 문제를 만든다.

본 개시서의 더욱 완전한 이해를 위해, 다음의 상세한 설명 및 첨부 도면들에 대한 참조가 이루어져야 한다.
도 1은 본 발명의 다양한 실시예들에 따른 슬루 레이트 제어 장치를 포함하는 시스템의 블록도를 포함한다.
도 2는 본 발명의 다양한 실시예들에 따른 슬루 레이트 제어 드라이버를 포함한다.
도 3은 본 발명의 다양한 실시예들에 따른 슬루 레이트 제어 드라이버 회로를 포함한다.
본 발명이 속한 기술 분야에서의 통상의 지식을 가진 자는 상기 도면들 내의 요소들이 간단하고 명료하게 도시되어 있다는 것을 이해할 것이다. 또한, 당업자라면 몇몇 동작들 및/또는 단계들이 특정한 발생 순서로 기재되거나 도시될 수 있음을 이해하겠지만, 당업자라면 실제로 그러한 시퀀스에 대한 특정성이 필요하지 않음을 이해할 것이다. 또한, 당업자라면 본원에서 사용된 용어들 및 표현들의 특정한 의미들이 본원에 특별히 언급되어 있는 경우를 제외하고는, 상기 용어들 및 표현들은 그것들에 대응하는 각각의 고찰 및 연구 분야들에 대해 그러한 용어들 및 표현들에 부합되는 통상적 의미를 지닌다는 점을 이해할 것이다.

본 접근법들에서, 마이크로폰의 디지털 출력 스트림에 대한, 드라이버 회로에 의해 생성된 에지들의 경사도(steepness)는 부하 캐패시턴스, 제작 허용오차(production tolerance) 및 다른 요인(factor)들의 변화를 보상하는 능동 회로에 의해 적응적으로 제어된다. 일부 양상들에서, 제어 루프가 사용되며, 이러한 제어 루프는 상기 출력 드라이버의 강도에 변화를 준다. 본원에서 사용되는 "강도(strength)"는 구동 능력(drive capabillity)을 의미한다. 일부 양상들에서, 강도의 변화는 오직 상기 드라이버의 출력으로부터의 디지털 피드백 및 제어된 지연(controlled delay)에만 기초한다. 일부 양상들에서, 상기 드라이버 강도가 피드백 루프에 의해 제어되는 경우 출력 드라이버가 제공되며, 이 때, 상기 피드백 루프는 상기 디지털 출력 신호가 기준(reference) 전압으로부터 주어진 미리 정해진 값으로 세틀링(settling)한다는 것을 보장한다.

일부 예들에서, 상기 드라이버의 출력은 기준 클럭(reference clock)이 달라진 후 미리 정해진 시간에서 샘플링되며, 그 다음, 출력 버퍼에 의해 수신되는 데이터 신호와 비교된다. 상기 출력 신호가 세틀링되지 않았다면, 이러한 두 개의 신호들은 상이할 것이다. 그 결과, 상기 출력 버퍼의 구동 강도는 증가될 것이다. 상기 두 개의 신호들이 동일하다면, 구동 강도는 감소될 것이며, 상기 출력 신호는 더 천천히 세틀링될 것이다. 그 후, 피드백 루프는, 시간이 흐르면, (시간이 지남에 따른, 그리고 조절(regulation) 루프의 루프 대역폭에 따른) 세틀링 시간이 원하는 세틀링 시간에 도달되도록 할 것이다. 클럭 샘플마다 세틀링 시간은 다르지만, 이는 불리한 영향을 미치지는 않는다는 것이 이해될 것이다. 즉, 원하는 세틀링 시간은 약간의 여유를 두고 설정될 수 있거나, 또는 상기 피드백 루프는 파워업 시퀀스 동안 작동하도록 제한될 수 있으며, 그 후 획득된 드라이버 강도설정은 레지스터 또는 다른 메모리 저장 장치에 저장될 수 있다.

이제 도 1을 참조하여, 슬루 레이트 제어를 포함하는 시스템(100)의 일례가 설명된다. 상기 시스템은 (디지털 출력(103)을 가진) 디지털 마이크로폰(102), (디지털 출력 스트림(105)을 가진) 출력 드라이버(104), 그리고 애플리케이션(부하)(106)을 포함한다. 본원에서 사용된 "슬루 레이트(slew rate)"는 출력 세틀링 기울기(output settling slope)를 의미한다.

상기 디지털 마이크로폰(102)은 디지털 마이크로폰의 임의의 예일 수 있다. 상기 디지털 마이크로폰(102)은 음성 신호를 수신하며, 상기 음성 신호를 디지털 신호로 변환하고, 상기 디지털 신호는 상기 디지털 마이크로폰(102)의 출력에서 제공된다.

상기 출력 드라이버(104)는, 일례에서 상기 애플리케이션(106)의 캐패시턴스, 제작 허용오차(production tolerance) 및/또는 다른 특성들의 변화(variance)를 보상하는 능동 회로를 사용함으로써, 상기 출력 스트림(105)의 에지들의 경사도를 적응적으로 제어한다. 일부 양상들에서, 상기 출력 드라이버는 오직 디지털 피드백 및 제어된 지연에만 기초하는 제어 루프를 사용한다. 다른 양상들에서, 출력 드라이버(104)는, 상기 디지털 출력 신호가 기준(reference) 전압으로부터 주어진 미리 정해진 값으로 세틀링(settling)한다는 것을 보장하는 피드백 루프에 의해 상기 드라이버 강도가 제어되는 경우, 제공된다. 예시적 출력 드라이버들의 구조 및 동작은 이하에서 추가로 설명된다.

상기 애플리케이션(106)은 상기 디지털 스트림(105)을 사용하는 임의의 유형의 애플리케이션 또는 부하이다. 이와 관련하여, 상기 애플리케이션(106)은 저항들 및 캐패시터들과 같은 다양한 전기 컴포넌트들 및 전자 컴포넌트들을 포함할 수 있다. 추가로, 상기 애플리케이션은 임의의 유형의 처리 능력(processing capability)을 포함할 수 있으며, 그리고 또 다른 기기의 일부(예를 들어, 두 가지 예를 언급하면, 휴대전화 또는 컴퓨터의 컴포넌트)일 수 있다.

이제 도 2를 참조하여, 출력 드라이버(200)의 기능 블록도가 설명된다. 상기 드라이버(200)는 제어기 블록(202), 비교 블록(204) 및 드라이버 블록(206)을 포함한다. 이러한 블록들은 다양한 유형들의 회로들 및/또는 프로그래밍 장치들로 구성될 수 있다는 것이 이해될 것이다.

일례에서, 상기 제어기 블록(202)은 업/다운 카운터이다. 상기 비교 블록(204)은 피드백 신호와 기준(reference) 신호를 비교하며, 상기 제어기를 위해 신호들을 생산한다. 상기 드라이버 블록(206)은 상기 디지털 출력 스트림을 생산하는 조정 가능한 전류원들을 포함한다.

도 2의 시스템 작동의 일례에서, 상기 비교 블록(204)은 마스터 클럭에 대해 지연되는 시각에서 기준(reference) 값과 상기 디지털 출력 스트림을 비교한다. 상기 지연은 상기 출력이 세틀링되는 것이 바람직한 때(예를 들어, 일례에서, 상기 마스터 클럭이 시프트 한 다음 약 100 ns 후)를 나타낸다. 상기 비교는 이러한 특정 시각에서의 출력이 상기 기준에 비해 높은지 또는 낮은지를 판단한다. 그 다음, 상기 비교의 결과는 상기 제어기 블록(202)에게 공급된다. 그 후, 제어기 블록은 상기 출력 스트림이 느리게 세틀링하는지 또는 빠르게 세틀링하는지의 여부에 따라 상기 드라이버들(206)의 강도를 증가시키거나 감소시킬 것이다.

(참조번호 210의 파형으로 도시된) 상기 마이크로폰으로부터의 디지털 입력은 구형파 같은 유형의 것일 수 있다는 것이 이해될 것이다. 그러나 본원에 설명된 접근법들을 사용하면, 상기 디지털 출력 스트림은 (예를 들어, 참조번호 212의 파형으로 도시된) 덜 가파른 에지들을 갖는 파형들일 수 있다.

이제 도 3을 참조하여, 드라이버 회로(300)의 일례가 설명된다. 상기 드라이버 회로(300)(예를 들어, 도 1의 출력 드라이버(104) 또는 도 2의 출력 드라이버(200))는 전류원을 위한 업/다운 카운터(302), 전류 싱크(current sink)를 위한 업/다운 카운터(304), 참조번호 302의 카운터를 제어하는 토글 카운터(toggle counter)(303), 참조번호 304의 카운터를 제어하는 또 다른 토글 카운터(305), 조정 가능한 전류원(306) 및 조정 가능한 전류 싱크(312), 제1 트랜지스터(308), 제2 트랜지스터(310), 비교기(314), 그리고 참조번호 302의 카운터, 참조번호 304의 카운터 및 참조번호 314의 비교기를 제어하는 비동기 논리 회로를 포함한다. 이러한 컴포넌트들은 당업자에게 잘 알려져 있으며, 그것들의 추가 구성은 본원에서 추가로 설명되지 않을 것이다.

출력 드라이버(300)는 상기 디지털 방식으로 조정 가능한 전류원(306) 및 상기 디지털 방식으로 조정 가능한 전류 싱크(312)를 위한 제어를 제공한다. 상기 비교기(314)는 상기 출력 신호를 클럭 지연 신호(311)(마스터 클럭에 대한 지연)로 샘플링한다. 상기 비교기(314)로부터의 상기 샘플링된 신호를 갖는 상기 비동기 논리 회로는, 이에 응답하여, 상기 비교기(314)를 포함하여 상기 업/다운 카운터들(302, 304)을 제어한다. 상기 비동기 논리 회로는 상기 카운터들(302, 304) 중 어느 것이 인에이블될 것인지를 제어하며, 뿐만 아니라, 상기 비동기 논리 회로는 입력(301)에서의 논리 상태 전이(transition)가 있을 때에만 상기 두 개의 카운터들 중 임의의 것과 상기 비교기가 작동한다는 것을 보장한다.

참조번호 302의 업/다운 카운터는 상기 전류 싱크(306)의 구동 강도를 제어하는 N 비트들을 생산하며, 참조번호 304의 업/다운 카운터는 상기 전류원(312)의 구동 강도를 제어하는 N 비트들을 생산한다. 상기 전류원(306)은 부하(315)에게 제공되는 전류를 공급(sourcing)하며, 상기 전류 싱크(312)는 상기 부하(315)로부터 제공되는 전류를 싱크(sinking)한다.

작동에 있어서, 상기 드라이버 회로(300)의 출력(309)은 상기 마스터 클럭에 대해 지연되는 시각에서 기준 전압 값(307)과 비교된다. 이러한 지연은 상기 출력(309)이 세틀링되는 것이 바람직한 때(예를 들어, 상기 마스터 클럭이 시프트 한 다음 약 100 ns 후)를 나타낸다. 그 다음, 상기 비교기(314)는 이러한 특정 시각에서의 출력(309)이 상기 기준 전압 값(307)에 비해 높은지 또는 낮은지를 판단한다. 상기 입력(301)의 논리 상태와 상기 비교의 결과에 기초하여, 상기 비동기 논리(318)는 어느 카운터가 변경될 것인지와, 상기 카운터 값이 증가되어야 하는지 또는 감소되어야 하는지를 결정한다. 상기 카운터 값이 증가된다면, 대응하는 전류 소스/싱크의 구동 강도는 증가할 것이며, 이는 다음 클럭에서 더 빨리 세틀링한다는 것을 의미한다. 그와 반대로, 상기 카운터 값이 감소된다면, 상기 조절 루프는 대신에 각각의 카운터의 값을 감소시킬 것이며, 그 결과, 대응하는 전류 소스/싱크의 구동 강도는 감소할 것이며, 이는 더 낮은 세틀링을 의미한다.

참조번호 300의 예시적 출력 드라이버는, 참조번호 315의 부하가 일정하며 변하지 않는다는 가정에 기초하여, 제한된 시간 동안 계속해서 실행할 수 있다. 이런 방법으로, 카운터들, 비교기 및 비동기 논리로 구성된 회로는, 상기 카운터 출력이 올바른 값들에 있고 그 후 디스에이블(disabled)된다는 것을 보장하는 시간동안 계속해서 실행한다. 디스에이블(disabling)은 상기 카운터 값들이 최종 값들로 정지된다는 것을 보장한다. 일례에서, 이러한 동작은, 관련 카운터 출력에서 토글링 수를 확인하고 상기 토글링 수가 미리 프로그래밍된 값에 도달할 때 각각의 카운터를 비활성화시키는, 토글링 카운터를 사용함으로써 수행될 수 있다. 참조번호 303의 토글링 카운터는 참조번호 302의 카운터에서의 토글링을 카운트하며, 참조번호 302의 카운터를 중단시키고, 참조번호 305의 토글링 카운터는 참조번호 304의 카운터에서의 토글링을 카운트하며, 참조번호 304의 카운터를 중단시킨다. 또 다른 예로는, 전체 동작이 디지털 프로세서 또는 제어기와 같은 외부 회로에 의해 제어되는 경우가 있을 수 있다.

본 발명을 수행하기 위해 본 발명자들에게 알려진 최적 실시예를 포함하여, 본 발명의 바람직한 실시예들이 본원에 설명되어 있다. 예시된 실시예들은 예시적인 것일 뿐이며, 본 발명의 범위를 제한하는 것으로 여겨져서는 안 된다는 것이 이해되어야 한다.

Claims (14)

1. 디지털 출력 스트림을 생산하도록 구성된 조정 가능한(adjustable) 전류원을 포함하는 드라이버 블록;
   상기 드라이버 블록에 연결되어 있는 제어기 블록; 및
   상기 드라이버 블록 및 상기 제어기 블록에 연결되어 있는 비교 블록을 포함하며,
   상기 비교 블록은 :
   마스터 클럭에 대해 지연된 시각에서 기준 신호와 상기 디지털 출력 스트림을 비교하도록 구성되며; 그리고
   상기 비교에 기초하여, 상기 제어기 블록이 상기 드라이버 블록의 강도를 조정하는 것을 유발하도록 구성되는,
   드라이버.
2. 청구항 1에 있어서,
   상기 제어기 블록은 카운터를 포함하는, 드라이버.
3. 청구항 1에 있어서,
   상기 디지털 출력 스트림은 구형파 형태(square waveform)를 포함하는, 드라이버.
4. 청구항 1에 있어서,
   상기 디지털 출력 스트림은 비스듬한 에지(slanted edge)를 갖는 변형된 구형파 형태를 포함하는, 드라이버.
5. 청구항 1에 있어서,
   상기 지연은 상기 드라이버의 출력이 세틀링(settling)하기에 바람직한 시간을 나타내는, 드라이버.
6. 청구항 1에 있어서,
   상기 드라이버 강도가 증가될 때, 상기 증가는 다음 클럭에서의 상기 디지털 출력 스트림의 세틀링 시간을 증가시키기에 효과적인, 드라이버.
7. 청구항 1에 있어서,
   상기 드라이버 강도가 감소될 때, 상기 감소는 다음 클럭에서의 상기 디지털 출력 스트림의 세틀링 시간을 감소시키기에 효과적인, 드라이버.
8. 마스터 클럭에 대해 지연되는 시각에서 드라이버의 디지털 출력 스트림을 기준 신호와 비교하는 단계; 및
   상기 비교 단계에 기초하여, 상기 드라이버의 강도의 조정을 유발하는 단계를 포함하며,
   상기 강도는 상기 드라이버의 능력(capability)이며,
   상기 조정은 상기 디지털 출력 스트림의 세틀링(settling)을 변경하기에 효과적인, 방법.
9. 청구항 8에 있어서,
   상기 디지털 출력 스트림은 구형파 형태(square waveform)를 포함하는, 방법.
10. 청구항 8에 있어서,
    상기 디지털 출력 스트림은 비스듬한 에지(slanted edge)를 갖는 변형된 구형파 형태를 포함하는, 방법.
11. 청구항 8에 있어서,
    상기 지연은 상기 드라이버의 출력이 세틀링(settling)하기에 바람직한 시간을 나타내는, 방법.
12. 청구항 8에 있어서,
    상기 조정은 상기 드라이버 강도의 증가이며,
    상기 드라이버 강도의 증가는 다음 클럭에서의 상기 디지털 출력 스트림의 세틀링 시간을 증가시키기에 효과적인, 방법.
13. 청구항 8에 있어서,
    상기 조정은 상기 드라이버 강도의 감소이며,
    상기 드라이버 강도의 감소는 다음 클럭에서의 상기 디지털 출력 스트림의 세틀링 시간을 감소시키기에 효과적인, 방법.
14. 청구항 8에 있어서,
    상기 디지털 출력 스트림의 세틀링 시간은 클럭 사이클마다 다른, 방법.
    
    
    
    
    
    
    
    
    
    
    

Images