KR20160041563A - A light emitting device package - Google Patents

A light emitting device package Download PDF

Info

Publication number
KR20160041563A
KR20160041563A KR1020140135773A KR20140135773A KR20160041563A KR 20160041563 A KR20160041563 A KR 20160041563A KR 1020140135773 A KR1020140135773 A KR 1020140135773A KR 20140135773 A KR20140135773 A KR 20140135773A KR 20160041563 A KR20160041563 A KR 20160041563A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
layers
semiconductor layer
emitting device
Prior art date
Application number
KR1020140135773A
Other languages
Korean (ko)
Other versions
KR102239624B1 (en
Inventor
황정현
백광선
한대섭
백지현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140135773A priority Critical patent/KR102239624B1/en
Publication of KR20160041563A publication Critical patent/KR20160041563A/en
Application granted granted Critical
Publication of KR102239624B1 publication Critical patent/KR102239624B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

According to an embodiment of the present invention, a light emitting device comprises: a first conductive semiconductor layer; an active layer arranged on the first conductive semiconductor layer; a second conductive semiconductor layer arranged on the active layer; and an electron blocking layer arranged between the active layer and the second conductive semiconductor layer. The electron blocking layer includes a first layer and a second layer arranged to be alternated at least once. The first layer is a nitride semiconductor layer including indium, and the second layer is a nitride semiconductor layer including aluminum. P-type dopants are doped on the first layer. The light emitting device of the present invention can improve luminous efficiency and can reduce operating voltage while improving quality of the layers.

Description

발광 소자{A LIGHT EMITTING DEVICE PACKAGE}A LIGHT EMITTING DEVICE PACKAGE

실시 예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode, LED)는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이러한 발광 소자의 구조에 대해서는 공개특허 10-2009-0002241호를 참조할 수 있다.Light emitting diodes (LEDs) using semiconductor materials of Group 3-5 or Group 2-6 compound semiconductors can realize various colors such as red, green, blue, and ultraviolet rays through the development of thin film growth technology and device materials, By using fluorescent materials or combining colors, it is possible to realize white light with high efficiency, and it has advantages of low power consumption, semi-permanent lifetime, fast response speed, safety, and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps. For the structure of such a light-emitting device, reference may be made to US Pat.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

실시 예는 광 효율을 향상시키고, 동작 전압을 낮추며, 막질의 품질을 향상시킬 수 있는 발광 소자를 제공한다.Embodiments provide a light emitting device capable of improving light efficiency, lowering an operating voltage, and improving film quality.

실시 예에 따른 발광 소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 활성층; 상기 활성층 상에 배치되는 제2 도전형 반도체층; 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층을 포함하며, 상기 전자 차단층은 1회 이상 교대로 배치되는 제1층 및 제2층을 포함하며, 상기 제1층은 인듐을 포함하는 질화물 반도체층이고, 상기 제2층은 알루미늄을 포함하는 질화물 반도체층이고, 상기 제1층은 p형 도펀트가 도핑된다.A light emitting device according to an embodiment includes a first conductive semiconductor layer; An active layer disposed on the first conductive semiconductor layer; A second conductive semiconductor layer disposed on the active layer; And an electron blocking layer disposed between the active layer and the second conductive type semiconductor layer, wherein the electron blocking layer includes a first layer and a second layer alternately disposed one or more times, The second layer is a nitride semiconductor layer containing aluminum, and the first layer is doped with a p-type dopant.

상기 제1층은 InxAlyGa1 -x- yN (0<x≤1, 0≤y<1, 0<x+y<1)의 조성식을 가지며, 상기 제2층은 AlzGa1 - zN (0<z<1)의 조성식을 가질 수 있다.Wherein the first layer has a composition formula of In x Al y Ga 1 -x- y N (0 <x≤1, 0≤y <1, 0 <x + y <1), the second layer is Al z Ga 1 - z N (0 < z < 1).

상기 제1층에 포함되는 인듐의 함량은 1% ~ 2%일 수 있다.The content of indium contained in the first layer may be 1% to 2%.

상기 제2층에 포함되는 알루미늄의 함량은 17% ~ 20%일 수 있다.The content of aluminum contained in the second layer may be 17% to 20%.

상기 전자 차단층은 복수의 제1층들 및 복수의 제2층들을 포함할 수 있고, 상기 활성층으로부터 멀리 위치할수록 상기 제1층들의 두께가 얇을 수 있다.The electron blocking layer may include a plurality of first layers and a plurality of second layers, and the farther away from the active layer, the thinner the first layers may be.

상기 제2층들 각각의 두께는 서로 동일할 수 있다.The thickness of each of the second layers may be equal to each other.

상기 제1층들과 상기 제2층들은 초격자 구조일 수 있다.The first and second layers may be superlattice structures.

상기 제2층들의 에너지 밴드 갭은 상기 제1층들의 에너지 밴드 갭보다 클 수 있다.The energy band gap of the second layers may be greater than the energy band gap of the first layers.

상기 p형 도펀트는 Mg, Zn, Ca, Sr, 또는 Ba일 수 있다.The p-type dopant may be Mg, Zn, Ca, Sr, or Ba.

상기 전자 차단층은 9쌍의 제1층들 및 제2층들을 포함하며, 제1 내지 제3 쌍에 포함되는 제1층들 각각의 두께는 3nm이고, 제4 내지 제6 쌍에 포함되는 제1층들 각각의 두께는 2nm이고, 제7 내지 제9 상에 포함되는 제1층들 각각의 두께는 1nm일 수 있다.The electron blocking layer comprises nine pairs of first and second layers, wherein each of the first layers included in the first through third pairs has a thickness of 3 nm, and the first layers included in the fourth through sixth pairs Each thickness is 2 nm, and the thickness of each of the first layers included in the seventh to ninth phases may be 1 nm.

실시 예는 광 효율을 향상시키고, 동작 전압을 낮추며, 막질의 품질을 향상시킬 수 있다.Embodiments can improve light efficiency, lower operating voltage, and improve film quality.

도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 전자 차단층의 일 실시 예를 나타낸다.
도 3은 도 1 및 도 2에 도시된 발광 구조물의 에너지 밴드 갭을 나타낸다.
도 4는 실시 예에 따른 발광 소자의 동작 전압 개선을 나타내는 그래프이다.
도 5는 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 6은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 7은 실시 예에 따른 발광 소자의 인가 전류에 따른 동작 전압 및 저항을 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
Fig. 2 shows an embodiment of the electron blocking layer shown in Fig.
FIG. 3 shows the energy band gap of the light emitting structure shown in FIGS. 1 and 2. FIG.
4 is a graph illustrating an improvement in the operating voltage of the light emitting device according to the embodiment.
5 is a cross-sectional view of a light emitting device according to another embodiment.
6 shows a light emitting device package according to an embodiment.
7 shows the operating voltage and resistance according to the applied current of the light emitting device according to the embodiment.
8 shows a lighting device including a light emitting device package according to an embodiment.
9 shows a display device including a light emitting device package according to an embodiment.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.

도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings.

도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다.1 is a cross-sectional view of a light emitting device 100 according to an embodiment.

도 1을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.Referring to FIG. 1, a light emitting device 100 includes a substrate 110, a light emitting structure 120, a conductive layer 130, a first electrode 142, and a second electrode 144.

기판(110)은 발광 구조물(120)을 지지한다.The substrate 110 supports the light emitting structure 120.

기판(110)은 반도체 성장에 적합한 물질로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.The substrate 110 may be formed of a material suitable for semiconductor growth. Further, the substrate 110 may be formed of a material having excellent thermal conductivity, and may be a conductive substrate or an insulating substrate.

예를 들어 기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN, GaP, InP, Ga203, GaAs 중에서 적어도 하나가 적층된 템플레이트(Template) 기판일 수 있다.For example, substrate 110 is a sapphire substrate, a silicon (Si) substrate, a zinc oxide (ZnO) substrate, and any one of the nitride semiconductor substrate, oxide, or GaN, InGaN, AlGaN, AlInGaN, GaP, InP, Ga 2 0 3, GaAs may be laminated on the substrate.

발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 전자 차단층(Electron Blocking Layer, 125), 및 제2 도전형 반도체층(126)을 포함할 수 있다. 발광 구조물(120)은 제1 도전형 반도체층(122), 활성층(124), 전자 차단층(Electron Blocking Layer, 125), 및 제2 도전형 반도체층(126)이 기판(110) 상에 순차적으로 적층된 구조를 가질 수 있다.The light emitting structure 120 is disposed on the substrate 110, and generates light. The light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, an electron blocking layer 125, and a second conductive semiconductor layer 126. The light emitting structure 120 includes a first conductive semiconductor layer 122, an active layer 124, an electron blocking layer 125, and a second conductive semiconductor layer 126 sequentially formed on the substrate 110 As shown in FIG.

기판(110)과 발광 구조물(120) 사이의 격자 상수 및 열 팽창 계수의 차이에 의한 격자 부정합을 완화하고, 발광 구조물의 결정 품질을 향상시키기 위하여 제1 도전형 반도체층(122)과 기판(110) 사이에 버퍼층(미도시)이 배치될 수 있다.In order to alleviate the lattice mismatch due to the difference in lattice constant and thermal expansion coefficient between the substrate 110 and the light emitting structure 120 and to improve the crystal quality of the light emitting structure, the first conductivity type semiconductor layer 122 and the substrate 110 A buffer layer (not shown) may be disposed.

버퍼층은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다.The buffer layer may be a nitride semiconductor including Group 3 elements and Group 5 elements.

예컨대 버퍼층은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.For example, the buffer layer may include at least one of InAlGaN, GaN, AlN, AlGaN, and InGaN. The buffer layer may be a single layer or a multi-layer structure, and a Group 2 element or a Group 4 element may be doped with an impurity.

또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 언도프트 반도체층(미도시)이 버퍼층과 제1 도전형 반도체층(122) 사이에 배치될 수 있다. 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일할 수 있다.In order to improve crystallinity of the first conductivity type semiconductor layer 122, an unshown semiconductor layer (not shown) may be disposed between the buffer layer and the first conductivity type semiconductor layer 122. The un-doped semiconductor layer may be the same as the first conductive type semiconductor layer 122 except that the n-type dopant is not doped and has a lower electrical conductivity than the first conductive type semiconductor layer 122.

발광 구조물(120)은 제1 전극(142)의 배치를 위하여 제1 도전형 반도체층(122)의 일부를 노출하는 홈을 구비할 수 있다.The light emitting structure 120 may have a groove exposing a portion of the first conductivity type semiconductor layer 122 in order to arrange the first electrode 142.

전도층(130)은 발광 구조물 상에 배치된다. 예컨대, 전도층(130)은 제2 도전형 반도체층 상에 배치될 수 있으며, 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 130 is disposed on the light emitting structure. For example, the conductive layer 130 may be disposed on the second conductive type semiconductor layer, and may not only reduce the total internal reflection, Can be increased.

전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다. 또한, 도시하지 않았지만, 전도층(130)은 빛의 추출 효율을 향상시키기 위하여 상부면에 요철 구조가 형성될 수 있다.The conductive layer 130 may be formed of a transparent conductive oxide such as indium tin oxide (ITO), tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), indium aluminum zinc oxide Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Zinc Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, Ni, / Au, or Ni / IrOx / Au / ITO. Although not shown, the conductive layer 130 may have a concavo-convex structure on its upper surface to improve light extraction efficiency.

제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되고, 제1 도전형 반도체층(122)과 접촉한다. 제2 전극(144)은 전도층(130) 상에 배치되며, 전도층(130)과 접촉한다.The first electrode 142 is disposed on the exposed first conductivity type semiconductor layer 122 and contacts the first conductivity type semiconductor layer 122. The second electrode 144 is disposed on the conductive layer 130 and contacts the conductive layer 130.

제1 도전형 반도체층(122)은 기판(110) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 122 may be disposed on the substrate 110, and may be a compound semiconductor such as a group III-V, a group II-VI, or the like, and the first conductive type dopant may be doped .

예컨대, 제1 도전형 반도체층(122)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택되어 형성될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.For example, the first conductivity type semiconductor layer 122 may be a semiconductor having a composition formula of In x Al y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN or the like, and an n-type dopant such as Si, Ge, Sn, Se or Te can be doped.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치될 수 있다.The active layer 124 may be disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126.

활성층(124)은 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(1124)으로부터 제공되는 전자(electron), 및 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 is formed by the energy generated in the recombination process of electrons and holes provided from the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 1124, Can be generated.

활성층(124)은 3족-5족, 2족-6족 등의 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있다. 활성층(124)은 InxAlyGa1 -x-yN(0<x≤1, 0≤y<1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, 활성층(124)은 1회 이상 교대로 배치되는 양자 우물층 및 양자 장벽층을 포함하는 다중 양자 우물 구조일 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예에서 활성층(124)은 단일 우물 구조, 양자선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다.The active layer 124 may be a semiconductor compound of Group 3-V-5, Group 2-VI, and the like, for example, a group III-V group, a group II-VI-VI compound semiconductor. The active layer 124 may be a semiconductor having a composition formula of In x Al y Ga 1 -xy N (0 <x? 1, 0? Y <1, 0? X + y? 1) But is not limited to, a multi-quantum well structure including a quantum well layer and a quantum barrier layer alternately disposed. In other embodiments, the active layer 124 may have a single well structure, a Quantum-Wire structure, a Quantum Dot, or a Quantum Disk structure.

양자 장벽층의 에너지 밴드 갭은 양자 우물층의 에너지 밴드 갭보다 클 수 있다.The energy band gap of the quantum barrier layer may be greater than the energy band gap of the quantum well layer.

제2 도전형 반도체층(126)은 활성층(124) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트와 반대 극성을 갖는 제2 도전형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 126 may be disposed on the active layer 124 and may be a compound semiconductor such as a Group 3-Group 5, Group 2, or Group 6, and may have a polarity opposite to that of the first conductive type A second conductivity type dopant may be doped.

제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택되어 형성될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductivity type semiconductor layer 126 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and a p-type dopant such as Mg, Zn, Ca, Sr and Ba may be doped.

전자 차단층(125)은 활성층(124)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입되는 전자가 제2 도전형 반도체층(126)으로 넘어가는(overflow) 것을 차단한다.The electron blocking layer 125 is disposed between the active layer 124 and the second conductivity type semiconductor layer 126. When electrons injected from the first conductivity type semiconductor layer 122 to the active layer 124 are emitted from the second conductivity type semiconductor layer 126, Thereby blocking overflow to layer 126.

전자 차단층(125)은 1회 이상 교대로 배치되는 제1층(a1 내지 an, n>1인 자연수) 및 제2층(b1 내지 bn, n>1인 자연수)을 포함할 수 있다.The electron blocking layer 125 may include a first layer (a1 to an, n> 1) and a second layer (b1 to bn, n> 1) arranged alternately one or more times.

제1층(a1 내지 an, n>1인 자연수)은 인듐을 포함하는 질화물 반도체층일 수 있고, 제2층(b1 내지 bn, n>1인 자연수)은 알루미늄을 포함하는 질화물 반도체층일 수 있다.The first layer (a1 through an, n> 1 is a natural number) may be a nitride semiconductor layer containing indium, and the second layer (b1 to bn, n> 1 is a natural number) may be a nitride semiconductor layer containing aluminum.

제1층(a1 내지 an, n>1인 자연수)은 InxAlyGa1 -x- yN (0<x≤1, 0≤y<1, 0<x+y<1)의 조성식을 가질 수 있으며, 제2 도전형 도펀트, 예컨대, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first layer (a1 to an n, a natural number of 1) has a composition formula of In x Al y Ga 1 -x- y N (0 <x? 1, 0? Y <1, 0 <x + y < And a p-type dopant such as Mg, Zn, Ca, Sr, Ba or the like may be doped in the second conductive type dopant.

제2층(b1 내지 bn, n>1인 자연수)은 AlzGa1 - zN (0<z<1)의 조성식을 가질 수 있다.The second layer (a natural number of b1 to bn, n> 1) may have a composition formula of Al z Ga 1 - z N (0 <z <1).

전자 차단층(125)의 두께는 30nm ~ 50nm일 수 있다.The thickness of the electron blocking layer 125 may be 30 nm to 50 nm.

전자 차단층(125)의 두께가 30nm보다 작을 경우에는 활성층(124)으로부터 주입되는 전자의 오버플로우를 방지할 수 없고, 전자 차단층(125)의 두께가 50nm보다 클 경우에는 활성층(124)으로의 정공(hole) 주입 효율이 저하되어 광 효율이 감소할 수 있다.When the thickness of the electron blocking layer 125 is less than 30 nm, the electrons injected from the active layer 124 can not be prevented from overflowing. When the thickness of the electron blocking layer 125 is larger than 50 nm, The hole injection efficiency of the hole injection layer is lowered and the light efficiency can be reduced.

도 2는 도 1에 도시된 전자 차단층(125)의 일 실시 예를 나타낸다.FIG. 2 shows an embodiment of the electron blocking layer 125 shown in FIG.

도 2를 참조하면, 전자 차단층(125)은 9회 교대로 배치되는 제1층들(a1 내지 a9) 및 제2층들(b1 내지 b9)을 포함할 수 있다.Referring to Fig. 2, the electron blocking layer 125 may include first layers a1 to a9 and second layers b1 to b9 arranged alternately nine times.

예컨대, 전자 차단층(125)은 9개 페어들(pairs)을 포함할 수 있고, 각 페어는 제1층과 제2층을 구비할 수 있다. For example, the electron blocking layer 125 may comprise nine pairs, and each pair may comprise a first layer and a second layer.

제1층들(a1 내지 a9) 각각은 InGaN 조성을 가질 수 있으며, p형 도펀트인 Mg가 도핑될 수 있다. 제2층들(b1 내지 b9) 각각은 AlGaN 조성을 가질 수 있다.Each of the first layers al to a9 may have an InGaN composition and may be doped with a p-type dopant Mg. Each of the second layers b1 to b9 may have an AlGaN composition.

제1층들(a1 내지 a9) 각각의 인듐(In)의 함량은 1% ~ 2 %일 수 있다.The content of indium (In) in each of the first layers (a1 to a9) may be 1% to 2%.

인듐은 휘발성이 강하기 때문에 인듐 함량을 1% 미만으로 할 경우에는 전자 차단층(125) 형성시 인듐이 모두 휘발되어 없어질 수 있다. 또한 인듐 함량이 2% 초과할 경우에는 전자 차단층(125)의 에너지 밴드 갭이 낮아질 수 있어 전자 차단의 역할 수행이 어려울 수 있고, 전자 차단층, 및 제2 도전형 반도체층의 막질이 저하될 수 있다.Since indium is highly volatile, when the indium content is less than 1%, indium may be completely volatilized when the electron blocking layer 125 is formed. If the indium content is more than 2%, the energy bandgap of the electron blocking layer 125 may be lowered, so that it may be difficult to perform the electron blocking function, and the film quality of the electron blocking layer and the second conductivity type semiconductor layer may deteriorate .

제2층들(b1 내지 b9)의 알루미늄(Al)의 함량은 17% ~ 20%일 수 있다The content of aluminum (Al) in the second layers b1 to b9 may be between 17% and 20%

제2층들(b1 내지 b9)의 알루미늄 함량이 17%보다 작을 경우에는 에너지 밴드 갭이 작아져서 전자 차단층의 역할을 할 수 없고, 제2층들(b1 내지 b9)의 알루미늄 함량이 20%보다 클 경우에는 활성층(124)으로의 정공(hole) 주입 효율이 저하되어 광도가 저하될 수 있다.When the aluminum content of the second layers b1 to b9 is less than 17%, the energy bandgap becomes small and can not serve as the electron blocking layer, and the aluminum content of the second layers b1 to b9 is larger than 20% The efficiency of hole injection into the active layer 124 may be lowered and the luminous intensity may be lowered.

활성층(124)으로부터 멀리 위치할수록 제1층들(a1 내지 a9)의 두께가 얇을 수 있다. 즉 활성층(124)에서 제2 도전형 반도체층(126)으로 진행할수록 제1층들(a1 내지 a9)의 두께가 감소할 수 있다.The thickness of the first layers a1 to a9 may be thinner as they are located farther from the active layer 124. [ That is, the thickness of the first layers a1 to a9 may decrease as the active layer 124 proceeds from the active layer 124 to the second conductive semiconductor layer 126.

제1 내지 제3 쌍들(pairs)에 포함되는 제1층들(a1,a2,a3) 각각의 두께(d1)는 3nm일 수 있고, 제4 내지 제6 쌍들에 포함되는 제1층들(a4,a5,a6)) 각각의 두께(d2)는 2nm일 수 있고, 제7 내지 제9 쌍들에 포함되는 제1층들(a7,a8,a9) 각각의 두께(d3)는 1nm일 수 있다.The thickness d1 of each of the first layers a1, a2 and a3 included in the first to third pairs may be 3 nm and the thicknesses d1 of the first layers a4 and a5 included in the fourth to sixth pairs , a6) may be 2 nm and the thickness d3 of each of the first layers a7, a8 and a9 included in the 7th to 9th pairs may be 1 nm.

제1 내지 제3 쌍들(pairs)은 활성층(124)에 가장 인접하는 3개의 쌍일 수 있고, 제7 내지 제9 쌍들은 제2 도전형 반도체층(126)에 가장 인접하는 3개의 쌍일 수 있다. 제4 내지 제6 쌍들은 제1 내지 제3 쌍들과 제7 내지 제9쌍들 사이에 위치할 수 있다.The first through third pairs may be three pairs closest to the active layer 124 and the seventh through ninth pairs may be three pairs closest to the second conductive semiconductor layer 126. The fourth through sixth pairs may be located between the first through third pairs and the seventh through ninth pairs.

제2층들(b1 내지 b9) 각각의 두께는 동일할 수 있다. 예컨대, 제2층들(b1 내지 b9) 각각의 두께는 2nm일 수 있다.The thickness of each of the second layers b1 to b9 may be the same. For example, the thickness of each of the second layers b1 to b9 may be 2 nm.

활성층(124)으로부터 멀리 위치하고 제2 도전형 반도체층(126)에 인접할수록 제1층들(a1 내지 a9)의 두께를 얇게 하는 이유는 활성층(124)으로의 정공 주입 효율을 향상시키고, 막질의 품질(quality)이 나빠지는 것을 방지하기 위함이다. 인듐 함량이 많아질수록 막질의 품질이 떨어지기 때문이다.The reason why the thicknesses of the first layers a1 to a9 are reduced as they are located farther from the active layer 124 and closer to the second conductivity type semiconductor layer 126 is to improve hole injection efficiency into the active layer 124, and to prevent the quality from deteriorating. The higher the indium content, the lower the film quality.

도 3은 도 1 및 도 2에 도시된 발광 구조물(120)의 에너지 밴드 갭을 나타낸다.FIG. 3 shows the energy bandgap of the light emitting structure 120 shown in FIGS. 1 and 2.

도 3을 참조하면, 활성층(124)의 장벽층(QB)의 에너지 밴드 갭(E2)은 우물층(QW)의 에너지 밴드 갭(E1)보다 크다(E2>E1)).Referring to FIG. 3, the energy band gap E2 of the barrier layer QB of the active layer 124 is greater than the energy band gap E1 of the well layer QW (E2> E1)).

전자 차단층(125)의 제1층들(a1 내지 a9)의 에너지 밴드 갭(E3) 및 제2층들(b1 내지 b9)의 에너지 밴드 갭(E4)은 활성층(124)의 장벽층(QB)의 에너지 밴드 갭(E2)보다 크다(E3,E4 > E2).The energy band gap E3 of the first layers a1 to a9 and the energy band gap E4 of the second layers b1 to b9 of the electron blocking layer 125 are the same as the energy band gap E2 of the barrier layer QB of the active layer 124 Is greater than the energy band gap E2 (E3, E4 > E2).

전자 차단층(125)의 제2층들(b1 내지 b9)의 에너지 밴드 갭(E4)은 제1층들(a1 내지 a9)의 에너지 밴드 갭(E3)보다 크다(E4>E3).The energy band gap E4 of the second layers b1 to b9 of the electron blocking layer 125 is larger than the energy band gap E3 of the first layers a1 to a9 (E4 > E3).

제1층들(a1 내지 a9)의 에너지 밴드 갭들은 서로 동일할 수 있고, 제2층들(b1 내지 b9)의 에너지 밴드 갭들은 서로 동일할 수 있다.The energy band gaps of the first layers a1 to a9 may be equal to each other and the energy band gaps of the second layers b1 to b9 may be equal to each other.

일반적으로 정공의 이동도가 전자의 이동도보다 느리기 때문에 활성층 내로 정공의 주입 효율이 떨어지게 되어 광도가 떨어질 수 있다. 정공의 주입 효율을 개선하기 위하여 전자 차단층에 Mg를 주입할 수 있으나, Mg의 농도가 높아짐에 따라 전자 차단층과 제2 도전형 반도체층 사이에 Mg이 몰리는 현상이 발생하여 제2 도전형 반도체층의 막질이 저하될 수 있고, 이로 인하여 광 흡수율이 증가하여 광도의 저하가 발생할 수 있다. In general, since the mobility of holes is slower than the mobility of electrons, the efficiency of injecting holes into the active layer is lowered and the brightness may be lowered. Mg may be implanted into the electron blocking layer to improve the injection efficiency of holes. However, as the concentration of Mg increases, Mg is mixed between the electron blocking layer and the second conductivity type semiconductor layer, The film quality of the layer may be deteriorated, and as a result, the light absorptivity may be increased and the light intensity may be lowered.

인듐을 포함하는 제1층들(a1 내지 a9)에 첨가된 Mg에 의하여 활성화 에너지(activation energy)가 낮아져서 정공의 농도(hole concentration), 및 정공 이동도(hole mobility)를 증가시킬 수 있고, 이로 인하여 실시 예는 광량을 향상시킬 수 있다.The activation energy is lowered by Mg added to the first layers (a1 to a9) containing indium, so that the hole concentration and hole mobility can be increased, The embodiment can improve the light amount.

또한 실시 예는 전자 차단층(125)의 저항이 감소하기 때문에 정공 주입 효율이 증가할 수 있고, 이로 인하여 동작 전압을 낮출 수 있다.In addition, since the resistance of the electron blocking layer 125 is decreased in the embodiment, the hole injection efficiency can be increased, thereby lowering the operating voltage.

또한 실시 예는 제2 도전형 반도체층(126)의 결정성을 향상시킬 수 있고, 전류 분산을 향상시킬 수 있다. In addition, the embodiment can improve the crystallinity of the second conductivity type semiconductor layer 126 and improve current dispersion.

또한 상술한 바와 같이, 활성층(124)으로부터 멀리 위치하고 제2 도전형 반도체층(126)에 인접할수록 제1층들(a1 내지 a9)의 두께를 얇게 함으로써 제2 도전형 반도체층(126)의 막질을 향상시킬 수 있다.As described above, the thickness of the first layers a1 to a9 is reduced by the distance from the active layer 124 to the second conductivity type semiconductor layer 126, so that the film quality of the second conductivity type semiconductor layer 126 Can be improved.

또한 전자 차단층(125)은 InGaN 조성을 갖는 제1층과 AlGaN 조성을 갖는 제2층이 교번하여 배치되는 초격자 구조를 갖기 때문에, 스트레인이 감소할 수 있고, 이로 인하여 실시 예는 제1 도전형 반도체층(126)의 막질을 향상시킬 수 있다.In addition, since the electron blocking layer 125 has a superlattice structure in which a first layer having an InGaN composition and a second layer having an AlGaN composition are alternately arranged, the strain may be reduced, The film quality of the layer 126 can be improved.

또한 InGaN/AlGaN의 서로 다른 계면에 의하여 전류 분산이 개선될 수 있고, 이로 인하여 실시 예는 광 효율일 향상될 수 있다.In addition, the current dispersion can be improved by different interfaces of InGaN / AlGaN, so that the embodiments can be improved in light efficiency.

도 7은 실시 예에 따른 발광 소자(100)의 인가 전류(VF1,VF2,VF3)에 따른 동작 전압 및 저항을 나타낸다. Case 1은 벌크(bulk) 구조의 전자 차단층을 포함하는 발광 소자에 대한 동작 전압, 및 저항을 나타내고, case 2는 실시 예에 따른 전자 차단층(125)을 포함하는 발광 소자(100)에 대한 동작 전압, 및 저항을 나타낸다.7 shows the operating voltage and resistance according to the applied currents VF1, VF2 and VF3 of the light emitting device 100 according to the embodiment. Case 1 represents the operating voltage and resistance for the light emitting device including the bulk barrier structure and Case 2 represents the operating voltage and resistance for the light emitting device 100 including the barrier layer 125 according to the embodiment. Operating voltage, and resistance.

도 7을 참조하면, 발광 소자(100)에 인가되는 전류되는 전류가 2 마이크로 암페어일 때, case 1의 발광 소자에 인가되는 전압(VF1)은 2.29 [V]일 수 있고, case 2의 발광 소자에 인가되는 전압(VF1)은 2.27[V]일 수 있다.7, when the current to be applied to the light emitting device 100 is 2 microamperes, the voltage VF1 applied to the light emitting device of case 1 may be 2.29 [V] May be 2.27 [V].

또한 발광 소자(100)에 인가되는 전류되는 전류가 10 마이크로 암페어일 때, case 1의 발광 소자에 인가되는 전압(VF2)은 2.43 [V]일 수 있고, case 2의 발광 소자(100)에 인가되는 전압(VF2)은 2.41 [V]일 수 있다.The voltage VF2 applied to the light emitting device of case 1 may be 2.43 V when the current to be applied to the light emitting device 100 is 10 microamperes and may be applied to the light emitting device 100 of case 2 The voltage VF2 may be 2.41 [V].

마지막으로 발광 소자(100)에 인가되는 전류되는 전류가 20 밀리 암페어일 때, case 1의 발광 소자에 인가되는 전압(VF3)은 3.17 [V]일 수 있고, case 2의 발광 소자(100)에 인가되는 전압(VF1)은 3.11 [V]일 수 있다. case 1 및 case 2의 VF3가 발광 소자들의 동작 전압일 수 있다.Finally, when the current applied to the light emitting device 100 is 20 milliamperes, the voltage VF3 applied to the light emitting device of case 1 may be 3.17 [V], and the voltage VF3 applied to the light emitting device 100 of case 2 may be The applied voltage VF1 may be 3.11 [V]. VF3 of case 1 and case 2 may be the operating voltage of the light emitting devices.

저전류 영역(예컨대, 2 또는 10 마이크로 암페어)에서 case 1과 case 2의 발광 소자들에 걸리는 전압들(예컨대, VF1, VF2)의 차이는 0.02 [V]이지만, 발광 소자에 인가되는 전류가 20 마이크로 암페어일 때 case 1과 case 2의 동작 전압들(VF3)의 차이는 0.06 [V]일 수 있다. The difference between the voltages (for example, VF1 and VF2) applied to the light emitting elements of the case 1 and the case 2 in the low current region (for example, 2 or 10 microamperes) is 0.02 [V] The difference between the operating voltages (VF3) of case 1 and case 2 can be 0.06 [V] for micro amperes.

또한 case 1의 저항에 비하여 case 2의 저항이 낮은 것을 알 수 있으며, case 1의 동작 전압에 비하여 case 2의 동작 전압이 낮은 것을 알 수 있다. 따라서 실시 예는 동작 전압을 낮출 수 있다.Also, it can be seen that the resistance of case 2 is lower than that of case 1, and the operating voltage of case 2 is lower than that of case 1. Thus, the embodiment can lower the operating voltage.

도 4는 실시 예에 따른 발광 소자(100)의 동작 전압 개선을 나타내는 그래프이다.4 is a graph illustrating an improvement in the operating voltage of the light emitting device 100 according to the embodiment.

g1은 30nm의 두께를 갖는 벌크(bulk) 구조의 전자 차단층을 포함하는 발광 소자에 대한 동작 전압을 나타내고, g2는 실시 예에 대한 동작 전압을 나타낸다.g1 represents an operating voltage for a light emitting device including a bulk structure electron blocking layer having a thickness of 30 nm, and g2 represents an operating voltage for the embodiment.

도 4를 참조하면, g1의 동작 전압에 비하여 g2의 동작 전압이 낮을 것을 알 수 있으며, 전류 밀도가 증가함에 따라 g1의 동작 전압과 g2의 동작 전압 간의 차이가 증가함을 알 수 있다.Referring to FIG. 4, it can be seen that the operation voltage of g2 is lower than the operation voltage of g1. As the current density increases, the difference between the operation voltage of g1 and the operation voltage of g2 increases.

도 5는 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.5 is a cross-sectional view of a light emitting device 200 according to another embodiment. The same reference numerals as in Fig. 1 denote the same components, and a description of the same components will be simplified or omitted.

도 5를 참조하면, 발광 소자(200)는 제2 전극(405), 보호층(430), 발광 구조물(120), 패시베이션층(440), 및 제1 전극(450)을 포함한다.Referring to FIG. 5, the light emitting device 200 includes a second electrode 405, a passivation layer 430, a light emitting structure 120, a passivation layer 440, and a first electrode 450.

제2 전극(405)은 제1 전극(450)과 함께 발광 구조물(120)에 전원을 제공한다. 제2 전극(405)은 지지 기판(422), 접합층(424), 배리어층(barrier layer, 426), 반사층(428), 및 오믹층(429)을 포함할 수 있다.The second electrode 405 together with the first electrode 450 provides power to the light emitting structure 120. The second electrode 405 may include a support substrate 422, a bonding layer 424, a barrier layer 426, a reflective layer 428, and an ohmic layer 429.

지지 기판(422)은 발광 구조물(120)을 지지하며, 전도성 물질로 형성될 수 있다. 예를 들어, 지지 기판(422)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.The support substrate 422 supports the light emitting structure 120 and may be formed of a conductive material. For example, the supporting substrate 422 may be made of a material selected from the group consisting of copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten GaAs, ZnO, SiC).

배리어층(426)은 지지 기판(422) 상에 배치되며, 지지 기판(422)의 금속 이온이 반사층(428)과 오믹층(429)으로 확산하는 것을 차단한다. 예컨대, 배리어층(426)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. The barrier layer 426 is disposed on the support substrate 422 and blocks the metal ions of the support substrate 422 from diffusing into the reflective layer 428 and the ohmic layer 429. For example, the barrier layer 426 comprises at least one of Ni, Pt, Ti, W, V, Fe, Mo and may be a single layer or multilayer.

접합층(424)은 지지 기판(422)과 배리어층(426) 사이에 배치된다.The bonding layer 424 is disposed between the supporting substrate 422 and the barrier layer 426.

접합층(424)은 본딩층으로서, 반사층(428)과 오믹층(429)이 지지 기판(422)에 접합될 수 있도록 한다. 접합층(424)은 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 424 serves as a bonding layer so that the reflective layer 428 and the ohmic layer 429 can be bonded to the supporting substrate 422. The bonding layer 424 may include at least one of a bonding metal, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag or Ta.

반사층(428)은 배리어층(426) 상에 배치된다.A reflective layer 428 is disposed on the barrier layer 426.

반사층(428)은 발광 구조물(120)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(428)은 반사 물질, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한 반사층(428)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층(428)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.The reflective layer 428 reflects light incident from the light emitting structure 120, thereby improving light extraction efficiency. The reflective layer 428 may be formed of a metal or an alloy including at least one of a reflective material, for example, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf. The reflective layer 428 may be formed of a metal or an alloy and a transparent conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. For example, the reflective layer 428 may be formed of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni,

오믹층(429)은 반사층(428) 상에 배치된다. 오믹층(429)은 발광 구조물(120)의 제2 도전형 반도체층(126)에 오믹 접촉되어 발광 구조물(120)에 전원이 원활히 공급되도록 한다. 오믹층(429)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다. 예컨대, 오믹층(429)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 429 is disposed on the reflective layer 428. The ohmic layer 429 is in ohmic contact with the second conductive semiconductor layer 126 of the light emitting structure 120 to supply power to the light emitting structure 120 smoothly. The ohmic layer 429 may selectively use a light-transmitting conductive layer and a metal. For example, the ohmic layer 429 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, Ni, Ag, Ni / IrO x / IrO x / Au / ITO.

보호층(430)은 제2 전극(405) 상에 배치된다. 보호층(430)은 발광 구조물(120)과 배리어층(426) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(430)은 전도성을 갖는 물질 또는 비전도성을 갖는 물질일 수 있다. 예컨대, 전도성 보호층은 투명 전도성 산화막으로 형성되거나 금속 물질, 예컨대, Ti, Ni, Pt, Pd, Rh, Ir, W 중 적어도 어느 하나를 포함할 수 있다. 또한 비전도성 보호층은 반사층(428) 또는 오믹층(429)보다 전기 전도성이 낮은 물질, 제2 도전형의 반도체층(126)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질로 형성될 수 있다. 예를 들어, 비전도성 보호층은 ZnO 또는 SiO2로 형성될 수 있다.The protective layer 430 is disposed on the second electrode 405. The protective layer 430 can reduce the phenomenon that the interface between the light emitting structure 120 and the barrier layer 426 is peeled off and the reliability of the light emitting device 200 is deteriorated. The protective layer 430 may be a conductive material or a nonconductive material. For example, the conductive protective layer may be formed of a transparent conductive oxide film or may include at least one of a metal material such as Ti, Ni, Pt, Pd, Rh, Ir, The nonconductive protective layer may also be formed of a material having a lower electrical conductivity than the reflective layer 428 or the ohmic layer 429, a material forming a Schottky contact with the second conductive semiconductor layer 126, or an electrically insulating material have. For example, non-conductive protective layer may be formed of ZnO or SiO 2.

발광 구조물(120)은 제2 전극(405) 상에 배치된다.The light emitting structure 120 is disposed on the second electrode 405.

발광 구조물(120)은 제2 전극(405) 상에 순차적으로 적층되는 제2 도전형 반도체층(126), 전자 차단층(125), 활성층(124), 제1 도전형 반도체층(122)을 포함할 수 있다. 발광 구조물(120)은 도 1에서 설명한 바와 동일할 수 있으며, 중복을 피하기 위하여 설명을 생략한다.The light emitting structure 120 includes a second conductive semiconductor layer 126, an electron blocking layer 125, an active layer 124, and a first conductive semiconductor layer 122 sequentially stacked on a second electrode 405 . The light emitting structure 120 may be the same as that described in FIG. 1, and a description thereof will be omitted in order to avoid redundancy.

패시베이션층(440)은 발광 구조물(120)을 전기적으로 보호하기 위하여 발광 구조물(120)의 측면 상에 형성될 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(440)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 제1 도전형의 반도체층(122)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(미도시)가 형성될 수 있다. 제1 전극(450)은 발광 구조물(120) 상면에 배치된다.The passivation layer 440 may be formed on the side of the light emitting structure 120 to electrically protect the light emitting structure 120, but the present invention is not limited thereto. The passivation layer 440 is an insulating material, e.g., SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 . A roughness (not shown) may be formed on the upper surface of the first conductive semiconductor layer 122 to increase light extraction efficiency. The first electrode 450 is disposed on the upper surface of the light emitting structure 120.

상술한 바와 같이, 도 5에 도시된 실시 예는 전자 차단층(125)에 의하여 발광 구조물(120)의 품질이 저하되는 것을 방지하고, 발광 효율을 향상시키고, 동작 전압을 낮출 수 있다. As described above, the embodiment shown in FIG. 5 can prevent the quality of the light emitting structure 120 from being deteriorated by the electron blocking layer 125, improve the luminous efficiency, and lower the operating voltage.

도 6은 실시 예에 따른 발광 소자 패키지를 나타낸다.6 shows a light emitting device package according to an embodiment.

도 6을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 도전층(512), 제2 도전층(514), 발광 소자(520), 반사판(530), 와이어(522, 524), 및 수지층(540)을 포함한다.Referring to FIG. 6, the light emitting device package includes a package body 510, a first conductive layer 512, a second conductive layer 514, a light emitting device 520, a reflector 530, wires 522 and 524, And a resin layer 540.

패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다.The package body 510 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked.

패키지 몸체(510)는 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있으나, 이에 한정되는 것은 아니다. 캐비티의 측면은 경사지게 형성될 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 510 may have a cavity formed of side and bottom in one side region, but is not limited thereto. The side surface of the cavity may be formed obliquely. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 도전층(512) 및 제2 도전층(514)은 열 배출이나 발광 소자(520)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치될 수 있다.The first conductive layer 512 and the second conductive layer 514 may be disposed on the surface of the package body 510 such that the first conductive layer 512 and the second conductive layer 514 are electrically separated from each other in consideration of heat dissipation or mounting of the light emitting device 520.

발광 소자(520)는 제1 도전층(512) 및 제2 도전층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.The light emitting device 520 is electrically connected to the first conductive layer 512 and the second conductive layer 514. The light emitting device 520 may be any one of the embodiments 100 and 200.

반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티의 측면에 형성될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 530 may be formed on a side surface of the cavity of the package body 510 to direct light emitted from the light emitting device 520 in a predetermined direction. The reflection plate 530 is made of a light reflection material, and may be, for example, a metal coating or a metal flake.

수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다.The resin layer 540 surrounds the light emitting element 520 located in the cavity of the package body 510 to protect the light emitting element 520 from the external environment. The resin layer 540 may be made of a colorless transparent polymer resin material such as epoxy or silicone.

수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.The resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 520.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to the embodiments may be arrayed on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.8 shows a lighting device including a light emitting device package according to an embodiment.

도 8을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.8, the lighting apparatus may include a cover 1100, a light source module 1200, a heat discharger 1400, a power supply unit 1600, an inner case 1700, and a socket 1800. In addition, the illumination device according to the embodiment may further include at least one of the member 1300 and the holder 1500.

커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The cover 1100 may be in the form of a bulb or a hemisphere, and may be hollow in shape and partially open. The cover 1100 may be optically coupled to the light source module 1200. For example, the cover 1100 may diffuse, scatter, or excite light provided from the light source module 1200. The cover 1100 may be a kind of optical member. The cover 1100 can be coupled to the heat discharging body 1400. The cover 1100 may have an engaging portion that engages with the heat discharging body 1400.

커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.The inner surface of the cover 1100 may be coated with a milky white paint. Milky white paints may contain a diffusing agent to diffuse light. The surface roughness of the inner surface of the cover 1100 may be formed larger than the surface roughness of the outer surface of the cover 1100. [ This is because light from the light source module 1200 is sufficiently scattered and diffused to be emitted to the outside.

커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 1100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance and strength. The cover 1100 may be transparent so that the light source module 1200 is visible from the outside, but it is not limited thereto and may be opaque. The cover 1100 may be formed by blow molding.

광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다. 광원부(1210)는 도 6에 도시된 발광 소자 패키지를 포함할 수 있다.The light source module 1200 may be disposed on one side of the heat discharger 1400 and the heat generated from the light source module 1200 may be conducted to the heat discharger 1400. The light source module 1200 may include a light source 1210, a connection plate 1230, and a connector 1250. The light source portion 1210 may include the light emitting device package shown in FIG.

부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The member 1300 may be disposed on the upper surface of the heat discharging body 1400 and has a guide groove 1310 into which the plurality of light source portions 1210 and the connector 1250 are inserted. The guide groove 1310 may correspond to or align with the substrate and connector 1250 of the light source 1210.

부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the member 1300 may be coated or coated with a light reflecting material.

예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the member 1300 may be coated or coated with a white paint. The member 1300 may be reflected by the inner surface of the cover 1100 and may reflect the light returning toward the light source module 1200 toward the cover 1100 again. Therefore, the light efficiency of the illumination device according to the embodiment can be improved.

부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The member 1300 may be made of an insulating material, for example. The connection plate 1230 of the light source module 1200 may include an electrically conductive material. Therefore, electrical contact can be made between the heat discharging body 1400 and the connecting plate 1230. The member 1300 may be formed of an insulating material so as to prevent an electrical short circuit between the connection plate 1230 and the heat discharger 1400. The heat dissipation member 1400 can dissipate heat by receiving heat from the light source module 1200 and heat from the power supply unit 1600.

홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The holder 1500 closes the receiving groove 1719 of the insulating portion 1710 of the inner case 1700. Therefore, the power supply unit 1600 housed in the insulating portion 1710 of the inner case 1700 can be hermetically sealed. The holder 1500 may have a guide protrusion 1510 and the guide protrusion 1510 may have a hole through which the protrusion 1610 of the power supply unit 1600 penetrates.

전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.The power supply unit 1600 processes or converts electrical signals provided from the outside and provides the electrical signals to the light source module 1200. The power supply unit 1600 may be housed in the receiving groove 1719 of the inner case 1700 and may be sealed inside the inner case 1700 by the holder 1500. [ The power supply unit 1600 may include a protrusion 1610, a guide portion 1630, a base 1650, and an extension portion 1670.

가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 1630 may have a shape protruding outward from one side of the base 1650. The guide portion 1630 can be inserted into the holder 1500. A plurality of components can be disposed on one side of the base 1650. The plurality of components may include, for example, a DC converter for converting an AC power supplied from an external power source into a DC power source, a driving chip for controlling driving of the light source module 1200, an ESD (ElectroStatic discharge protection device, but are not limited thereto.

연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The extension 1670 may have a shape protruding outward from the other side of the base 1650. The extension portion 1670 can be inserted into the connection portion 1750 of the inner case 1700 and can receive an external electrical signal. For example, the extension portion 1670 may be equal to or less than the width of the connection portion 1750 of the inner case 1700. Each of the "+ wire" and the "wire" may be electrically connected to the extension portion 1670 and the other end of the "wire" and the "wire" may be electrically connected to the socket 1800 .

내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The inner case 1700 may include a molding part together with the power supply part 1600 therein. The molding part is a part where the molding liquid is hardened, so that the power supply providing part 1600 can be fixed inside the inner case 1700.

도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.9 shows a display device including a light emitting device package according to an embodiment.

도 9를 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.9, the display device 800 includes a bottom cover 810, a reflection plate 820 disposed on the bottom cover 810, light emitting modules 830 and 835 for emitting light, a reflection plate 820 An optical sheet including a light guide plate 840 disposed in front of the light emitting modules 830 and 835 and guiding light emitted from the light emitting modules 830 and 835 to the front of the display device and prism sheets 850 and 860 disposed in front of the light guide plate 840, An image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870; a display panel 870 disposed in front of the display panel 870; Gt; 880 &lt; / RTI &gt; Here, the bottom cover 810, the reflection plate 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.

발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 6에서 상술한 실시 예일 수 있다.The light emitting module may include light emitting device packages 835 mounted on the substrate 830. The substrate 830 may be a PCB or the like. The light emitting device package 835 may be the embodiment described above with reference to FIG.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 can house components within the display device 800. [ Also, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be provided on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 in a state of being coated with a highly reflective material .

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 may be formed of a light-transmissive and elastic polymeric material on one side of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, as shown in the drawings, the plurality of patterns may be provided with a floor and a valley repeatedly as stripes.

그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley on one side of the supporting film may be perpendicular to the direction of the floor and the valley on one side of the supporting film in the first prism sheet 850. This is for evenly distributing the light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.

그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of polyester and polycarbonate-based materials, and the light incidence angle can be maximized by refracting and scattering light incident from the backlight unit. The diffusion sheet includes a support layer including a light diffusing agent, a first layer formed on the light exit surface (first prism sheet direction) and a light incidence surface (in the direction of the reflection sheet) . &Lt; / RTI &gt;

실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 860 make up an optical sheet, which may be made of other combinations, for example a microlens array, A combination of one prism sheet and a microlens array, or the like.

디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The display panel 870 may include a liquid crystal display (LCD) panel, and may include other types of display devices that require a light source in addition to the liquid crystal display panel 860.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

110: 기판 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
125: 전자 차단층 126: 제2 도전형 반도체층
130: 전도층 142: 제1 전극
144: 제2 전극 a1 내지 a9: 제1층들
b1 내지 b9: 제2층들.
110: substrate 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
125: electron blocking layer 126: second conductivity type semiconductor layer
130: conductive layer 142: first electrode
144: second electrode a1 to a9: first layers
b1 to b9: second layers.

Claims (10)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 활성층;
상기 활성층 상에 배치되는 제2 도전형 반도체층; 및
상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 전자 차단층을 포함하며,
상기 전자 차단층은,
1회 이상 교대로 배치되는 제1층 및 제2층을 포함하며,
상기 제1층은 인듐을 포함하는 질화물 반도체층이고, 상기 제2층은 알루미늄을 포함하는 질화물 반도체층이고, 상기 제1층은 p형 도펀트가 도핑되는 발광 소자.
A first conductive semiconductor layer;
An active layer disposed on the first conductive semiconductor layer;
A second conductive semiconductor layer disposed on the active layer; And
And an electron blocking layer disposed between the active layer and the second conductive semiconductor layer,
Wherein the electron blocking layer
A first layer and a second layer alternately disposed one or more times,
Wherein the first layer is a nitride semiconductor layer containing indium, the second layer is a nitride semiconductor layer containing aluminum, and the first layer is doped with a p-type dopant.
제1항에 있어서,
상기 제1층은 InxAlyGa1 -x- yN (0<x≤1, 0≤y<1, 0<x+y<1)의 조성식을 가지며,
상기 제2층은 AlzGa1 - zN (0<z<1)의 조성식을 갖는 발광 소자.
The method according to claim 1,
The first layer has a composition formula of In x Al y Ga 1 -x- y N (0 <x? 1, 0? Y <1, 0 <x + y <
And the second layer has a composition formula of Al z Ga 1 - z N (0 <z <1).
제2항에 있어서,
상기 제1층에 포함되는 인듐의 함량은 1% ~ 2%인 발광 소자.
3. The method of claim 2,
Wherein a content of indium contained in the first layer is 1% to 2%.
제2항에 있어서,
상기 제2층에 포함되는 알루미늄의 함량은 17% ~ 20%인 발광 소자.
3. The method of claim 2,
And the content of aluminum contained in the second layer is 17% to 20%.
제1항에 있어서,
상기 전자 차단층은 복수의 제1층들 및 복수의 제2층들을 포함하며,
상기 활성층으로부터 멀리 위치할수록 상기 제1층들의 두께가 얇은 발광 소자.
The method according to claim 1,
Wherein the electron blocking layer comprises a plurality of first layers and a plurality of second layers,
Wherein a thickness of the first layers is thinner in a farther position from the active layer.
제5항에 있어서,
상기 제2층들 각각의 두께는 서로 동일한 발광 소자.
6. The method of claim 5,
And each of the second layers has the same thickness.
제5항에 있어서,
상기 제1층들과 상기 제2층들은 초격자 구조인 발광 소자.
6. The method of claim 5,
Wherein the first layers and the second layers are superlattice structures.
제5항에 있어서,
상기 제2층들의 에너지 밴드 갭은 상기 제1층들의 에너지 밴드 갭보다 큰 발광 소자.
6. The method of claim 5,
Wherein an energy band gap of the second layers is larger than an energy band gap of the first layers.
제1항에 있어서,
상기 p형 도펀트는 Mg, Zn, Ca, Sr, 또는 Ba인 발광 소자.
The method according to claim 1,
Wherein the p-type dopant is Mg, Zn, Ca, Sr, or Ba.
제1항에 있어서,
상기 전자 차단층은 9쌍의 제1층들 및 제2층들을 포함하며,
제1 내지 제3 쌍에 포함되는 제1층들 각각의 두께는 3nm이고,
제4 내지 제6 쌍에 포함되는 제1층들 각각의 두께는 2nm이고,
제7 내지 제9 상에 포함되는 제1층들 각각의 두께는 1nm인 발광 소자.
The method according to claim 1,
Wherein the electron blocking layer comprises nine pairs of first and second layers,
The thickness of each of the first layers included in the first to third pairs is 3 nm,
The thickness of each of the first layers included in the fourth to sixth pairs is 2 nm,
And each of the first layers included in the seventh to ninth phases has a thickness of 1 nm.
KR1020140135773A 2014-10-08 2014-10-08 A light emitting device package KR102239624B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140135773A KR102239624B1 (en) 2014-10-08 2014-10-08 A light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140135773A KR102239624B1 (en) 2014-10-08 2014-10-08 A light emitting device package

Publications (2)

Publication Number Publication Date
KR20160041563A true KR20160041563A (en) 2016-04-18
KR102239624B1 KR102239624B1 (en) 2021-04-12

Family

ID=55916654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140135773A KR102239624B1 (en) 2014-10-08 2014-10-08 A light emitting device package

Country Status (1)

Country Link
KR (1) KR102239624B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128527A (en) * 2012-05-17 2013-11-27 엘지이노텍 주식회사 Light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128527A (en) * 2012-05-17 2013-11-27 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR102239624B1 (en) 2021-04-12

Similar Documents

Publication Publication Date Title
EP2858128B1 (en) Light emitting diode
KR20140026891A (en) Light emitting device, light emitting device package, and lighting system
KR20120138080A (en) Light emitting device
US9773948B2 (en) Light emitting device
KR20150010113A (en) A light emitting device
KR20150010146A (en) Light emitting device and lighting system
KR101956048B1 (en) Light emitting device
US20160190391A1 (en) Light-emitting device
KR101830144B1 (en) Light emitting device, light emitting device package, and light unit
KR20160016346A (en) Light emittimng device and light emitting device including the same
KR102160776B1 (en) A light emitting device
KR20130065096A (en) Light emitting device
KR102080774B1 (en) A light emitting device
KR101850433B1 (en) Light emitting device
KR101888605B1 (en) Light emitting device
KR101861636B1 (en) Light emitting device
KR101838022B1 (en) Light emitting device
KR102239624B1 (en) A light emitting device package
KR20170126167A (en) A light emitting device
KR102076242B1 (en) A light emitting device
KR102087938B1 (en) A light emitting device
KR102107525B1 (en) Light emitting device
KR20150068174A (en) Light emitting device
KR20150097952A (en) Light emitting device
KR20150010147A (en) Light emitting device, and lighting system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant