KR101838022B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101838022B1
KR101838022B1 KR1020110130777A KR20110130777A KR101838022B1 KR 101838022 B1 KR101838022 B1 KR 101838022B1 KR 1020110130777 A KR1020110130777 A KR 1020110130777A KR 20110130777 A KR20110130777 A KR 20110130777A KR 101838022 B1 KR101838022 B1 KR 101838022B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
semiconductor layer
type semiconductor
conductivity type
Prior art date
Application number
KR1020110130777A
Other languages
Korean (ko)
Other versions
KR20130064249A (en
Inventor
강고운
심상균
강동훈
홍훈기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110130777A priority Critical patent/KR101838022B1/en
Publication of KR20130064249A publication Critical patent/KR20130064249A/en
Application granted granted Critical
Publication of KR101838022B1 publication Critical patent/KR101838022B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

실시 예는 제1 도전형 반도체층m 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며, 상기 제2 도전형 반도체층에 가장 인접하는 장벽층은 제1 장벽층과 제2 장벽층을 포함하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작다.An embodiment is a semiconductor light emitting device comprising: a first conductivity type semiconductor layer; a second conductivity type semiconductor layer disposed on the first conductivity type semiconductor layer; and a second conductivity type semiconductor layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, Wherein the barrier layer closest to the second conductivity type semiconductor layer comprises a first barrier layer and a second barrier layer, the energy band gap of the second barrier layer being Is smaller than the energy band gap of the first barrier layer.

Description

발광 소자{Light emitting device}[0001]

실시 예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

실시 예는 내부 양자 효율 및 광출력을 향상시킬 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of improving internal quantum efficiency and light output.

실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며, 상기 제2 도전형 반도체층에 가장 인접하는 장벽층은 제1 장벽층과 제2 장벽층을 포함하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작다.The light emitting device according to the embodiment includes a first conductive semiconductor layer, a second conductive semiconductor layer disposed on the first conductive semiconductor layer, and a second conductive semiconductor layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer Wherein the barrier layer closest to the second conductivity type semiconductor layer comprises a first barrier layer and a second barrier layer, wherein the barrier layer closest to the second conductivity type semiconductor layer comprises a first barrier layer and a second barrier layer, And the energy band gap is smaller than the energy band gap of the first barrier layer.

상기 제2 장벽층은 상기 제1 장벽층보다 상기 제2 도전형 반도체층에 더 인접할 수 있다. 상기 제1 장벽층 및 상기 제2 장벽층 각각의 에너지 밴드 갭은 일정할 수 있다.The second barrier layer may be closer to the second conductivity type semiconductor layer than the first barrier layer. The energy band gap of each of the first barrier layer and the second barrier layer may be constant.

상기 제1 장벽층의 에너지 밴드 갭은 일정하고, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 감소할 수 있다. 상기 우물층들의 조성은 InxGa(1-x)N(0.13≤x≤1)일 수 있다.The energy band gap of the first barrier layer may be constant and the energy band gap of the second barrier layer may decrease from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer. The composition of the well layers may be In x Ga (1-x) N (0.13 ? X? 1 ).

상기 제1 장벽층의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 상기 제2 장벽층의 조성은 InzGa(1-z)N(0.01<z<0.13)일 수 있다. 상기 제1 장벽층의 두께는 상기 제2 장벽층의 두께보다 클 수 있다.The productivity of the first barrier layer is In y Ga (1-y) N (0 <y≤0.01) , and wherein the productivity of the second barrier layer is In z Ga (1-z) N (0.01 <z <0.13) Lt; / RTI &gt; The thickness of the first barrier layer may be greater than the thickness of the second barrier layer.

상기 발광 소자는 상기 제1 도전형 반도체층 아래에 배치되는 기판, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 전도층 상에 배치되는 제2 전극을 더 포함할 수 있다.The light emitting device includes a substrate disposed under the first conductive type semiconductor layer, a conductive layer disposed on the second conductive type semiconductor layer, a first electrode disposed on the first conductive type semiconductor layer, And a second electrode disposed on the second electrode.

또는 상기 발광 소자는 상기 제2 도전형 반도체층 아래에 배치되는 오믹층, 상기 오믹층 아래에 배치되는 반사층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 발광 구조물 측면 상에 배치되는 패시베이션층을 더 포함할 수 있다.Or the light emitting element may include an ohmic layer disposed under the second conductive type semiconductor layer, a reflective layer disposed under the ohmic layer, a first electrode disposed on the first conductive type semiconductor layer, And may further include a passivation layer disposed thereon.

실시 예는 내부 양자 효율 및 광출력을 향상시킬 수 있다.The embodiment can improve internal quantum efficiency and light output.

도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 활성층의 제1 실시 예에 따른 에너지 밴드 다이어그램 나타낸다
도 3은 도 1에 도시된 활성층의 제2 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 4는 일반적인 활성층의 에너지 밴드 다이어그램을 나타낸다.
도 5는 전류 주입시 일반적인 활성층의 발광 재결합을 나타낸다.
도 6은 전류 주입시 실시 예에 따른 활성층의 발광 재결합을 나타낸다.
도 7은 다른 실시 예에 따른 발광 소자를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
2 is an energy band diagram according to the first embodiment of the active layer shown in FIG. 1
Fig. 3 shows an energy band diagram according to a second embodiment of the active layer shown in Fig.
4 shows an energy band diagram of a general active layer.
5 shows the light-emitting recombination of a general active layer upon current injection.
6 shows the light-emitting recombination of the active layer according to the embodiment at the time of current injection.
7 shows a light emitting device according to another embodiment.
8 shows a light emitting device package according to an embodiment.
9 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
10 shows a display device including a light emitting device package according to an embodiment.

이하 실시 예들을 첨부한 도면을 참조하여 설명한다. Hereinafter, embodiments will be described with reference to the accompanying drawings.

실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. 이하 첨부된 도면을 참고로 실시 예에 따른 발광 소자를 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size. Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.1 is a cross-sectional view of a light emitting device 100 according to an embodiment. Referring to FIG. 1, a light emitting device 100 includes a substrate 110, a light emitting structure 120, a conductive layer 130, a first electrode 142, and a second electrode 144.

기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.The substrate 110 supports the light emitting structure 120. The substrate 110 may be any one of a sapphire substrate, a silicon substrate, a zinc oxide (ZnO) substrate, a nitride semiconductor substrate, or a template substrate in which at least one of GaN, InGaN, AlGaN, and AlInGaN is stacked. have.

발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 기판(110) 상에 순차로 형성되는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다. 또한 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124) 그리고 제1 도전형 반도체층(122)의 일부가 식각될 수 있다.The light emitting structure 120 is disposed on the substrate 110, and generates light. The light emitting structure 120 may include a first conductive semiconductor layer 122, an active layer 124, and a second conductive semiconductor layer 126 sequentially formed on a substrate 110. The light emitting structure 120 may be formed by partially etching the second conductivity type semiconductor layer 126, the active layer 124, and the first conductivity type semiconductor layer 122 to expose a portion of the first conductivity type semiconductor layer 122 .

기판(110)과 발광 구조물(120) 사이의 격자 상수 및 열 팽창 계수의 차이를 완화시키기 위하여 기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 개재될 수 있으며, 또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 버퍼층과 제1 도전형 반도체층(122) 사이에는 언도프트 반도체층(미도시)이 개재될 수 있다.A buffer layer (not shown) may be interposed between the substrate 110 and the light emitting structure 120 to mitigate the difference between the lattice constant and the thermal expansion coefficient between the substrate 110 and the light emitting structure 120, An undoped semiconductor layer (not shown) may be interposed between the buffer layer and the first conductivity type semiconductor layer 122 to improve the crystallinity of the conductivity type semiconductor layer 122.

이때 버퍼층은 저온 성장될 수 있으며, 그 물질은 GaN층 또는 AlN층일 수 있으나, 이에 한정되는 것은 아니며, 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일한 물질일 수 있다.At this time, the buffer layer may be grown at a low temperature, and the material may be a GaN layer or an AlN layer, but the present invention is not limited thereto. The n-type dopant is not doped, May be the same material as the first conductivity type semiconductor layer 122 except for having electrical conductivity.

전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.The conductive layer 130 not only reduces the total reflection but also increases light extraction efficiency of the light emitted from the active layer 124 to the second conductivity type semiconductor layer 126 because of its good translucency.

전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.The conductive layer 130 may be formed of a transparent conductive oxide such as indium tin oxide (ITO), tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide (ITZO), indium aluminum zinc oxide Indium Gallium Zinc Oxide), IGTO (Indium Gallium Tin Oxide), AZO (Aluminum Zinc Oxide), ATO (Antimony Tin Oxide), GZO (Gallium Zinc Oxide), IrOx, RuOx, RuOx / ITO, Ni, / Au, or Ni / IrOx / Au / ITO.

제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제2 전극(144)은 전도층(130) 상에 배치된다.The first electrode 142 is disposed on the exposed first conductive semiconductor layer 122 and the second electrode 144 is disposed on the conductive layer 130.

제1 도전형 반도체층(122)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트(예컨대, Si, Ge, Sn, Se, Te)가 도핑될 수 있다. 제2 도전형 반도체층(26)은 제2 도전형 반도체층(26)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.The first conductive semiconductor layer 122 may be formed of a compound semiconductor such as a group III-V element, a group II-VI element, or the like. The first conductive type dopant (e.g., Si, Ge, Sn, Lt; / RTI &gt; The second conductivity type semiconductor layer 26 may be formed of a compound semiconductor such as a group III-V, a group II-VI, or the like, and the second conductivity type semiconductor layer 26 may include a second conductivity type dopant , Zn, Ca, Sr, Ba) may be doped.

예컨대, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 각각은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다.For example, each of the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer 126 may be formed of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1), for example, at least one of GaN, AlN, AlGaN, InGaN, InN, InAlGaN, and AlInN.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)으로부터 제공되는 전자(electron)와 제2 도전형 반도체층(126)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.The active layer 124 is disposed between the first conductivity type semiconductor layer 122 and the second conductivity type semiconductor layer. The active layer 124 is formed by energy generated during recombination of electrons provided from the first conductive type semiconductor layer 122 and holes provided from the second conductive type semiconductor layer 126 Light can be generated.

활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함할 수 있다. 활성층(124)은 교대로 배치되는 양자 우물층 및 양자 장벽층을 포함하는 다중 양자 우물 구조(MQW: Multi Quantum Well)일 수 있다. 활성층(124)은 적어도 하나의 양자 우물층(QW1 내지 QWn, n≥1인 자연수) 및 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)을 포함할 수 있다.The active layer 124 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? The active layer 124 may be a multiple quantum well (MQW) structure comprising alternating quantum well layers and quantum barrier layers. The active layer 124 may include at least one quantum well layer (QW1 to QWn, a natural number of n &gt; = 1) and a quantum barrier layer (QB1 to QBm,

예컨대, 양자 우물층들(QW1 내지 QWn, n≥1인 자연수)은 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126) 방향으로 이격하여 배치되며, 인접하는 양자 우물층들 사이에는 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)이 배치될 수 있다.For example, the quantum well layers (QW1 to QWn, n is a natural number of 1) are spaced apart from the first conductivity type semiconductor layer 122 in the direction of the second conductivity type semiconductor layer 126, and adjacent quantum well layers (QB1 to QBm, a natural number of m &gt; = 1) may be disposed between the quantum barrier layers.

도 2는 도 1에 도시된 활성층(124)의 제1 실시 예에 따른 에너지 밴드 다이이어 그램을 나타낸다. 여기서 전자 주입층은 제1 도전형 반도체층(122)을 나타내고, 정공 주입층은 제2 도전형 반도체층(126)을 나타내며, 활성층(124)은 전자 주입층과 정공 주입층 사이에 배치될 수 있다.Fig. 2 shows an energy band die diagram according to the first embodiment of the active layer 124 shown in Fig. Herein, the electron injection layer represents the first conductive type semiconductor layer 122, the hole injection layer represents the second conductive type semiconductor layer 126, and the active layer 124 may be disposed between the electron injection layer and the hole injection layer have.

도 2를 참조하면, 활성층(124)은 복수의 양자 우물층들(QW1 내지 QWn, n≥2이 자연수) 및 양자 장벽층들(QB1 내지 QBm, m≥1인 자연수)을 포함한다. 양자 우물층과 양자 장벽층은 교대로 위치할 수 있다. 양자 장벽층들(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E2)은 양자 우물층들(QW1 내지 QWn)의 에너지 밴드 갭(E1)보다 크다(E2>E1).Referring to FIG. 2, the active layer 124 includes a plurality of quantum well layers (QW1 to QWn, n? 2 is a natural number) and quantum barrier layers (QB1 to QBm, The quantum well layer and the quantum barrier layer may be alternately located. The energy band gap E2 of the quantum barrier layers QB1 to QBm and m≥1 is larger than the energy band gap E1 of the quantum well layers QW1 to QWn (E2> E1).

예컨대, 활성층(124)은 제1 내지 제4 양자 우물층들(QW1 내지 QWn, n=4) 및 제1 내지 제3 양자 장벽층들(QB1 내지 QBm, m=3)을 포함할 수 있다. For example, the active layer 124 may include first through fourth quantum well layers QW1 through QWn, n = 4 and first through third quantum barrier layers QB1 through QBm, m = 3.

제1 양자 우물층(QW1), 제2 양자 우물층(QW2), 제3 양자 우물층(QW3), 및 제4 양자 우물층(QW4)의 순서대로 전자 주입층에 인접할 수 있다. 제3 양자 장벽층(QB3), 제2 양자 장벽층(QB2), 및 제1 양자 장벽층(QB1)의 순서대로 정공 주입층에 인접할 수 있다. 양자 우물층들(QW1 내지 QWn, n≥2이 자연수) 각각의 에너지 밴드 갭은 서로 동일할 수 있다.The first quantum well layer QW1, the second quantum well layer QW2, the third quantum well layer QW3, and the fourth quantum well layer QW4 may be adjacent to the electron injection layer in this order. The third quantum barrier layer QB3, the second quantum barrier layer QB2, and the first quantum barrier layer QB1 may be adjacent to the hole injection layer in this order. The energy band gaps of the quantum well layers (QW1 to QWn, n? 2 are natural numbers) may be equal to each other.

제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)의 에너지 밴드 갭은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 계단적으로 감소할 수 있다.The energy band gap of the quantum barrier layer QBm (for example, m = 3) closest to the second conductivity type semiconductor layer 126 is shifted from the first conductivity type semiconductor layer 122 to the direction of the second conductivity type semiconductor layer 126 As shown in Fig.

제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)은 제1 장벽층(a1) 및 제2 장벽층(a2)을 포함할 수 있다. 제1 장벽층(a1)의 에너지 밴드 갭(E31)은 나머지 장벽층들(QB1 내지 QBm-1)의 에너지 밴드 갭(E2)과 동일하거나 작을 수 있다. 제1 장벽층(a1)의 에너지 밴드 갭(E31)은 제2 장벽층(a2)의 에너지 밴드 갭(E32)보다 클 수 있다(E32<E31≤E2).The quantum barrier layer QBm (e.g., m = 3) closest to the second conductivity type semiconductor layer 126 may include a first barrier layer a1 and a second barrier layer a2. The energy band gap E31 of the first barrier layer a1 may be equal to or smaller than the energy band gap E2 of the remaining barrier layers QB1 to QBm-1. The energy band gap E31 of the first barrier layer a1 may be larger than the energy band gap E32 of the second barrier layer a2 (E32 <E31 &lt; E2).

제2 장벽층(a2)의 에너지 밴드 갭(E32)은 양자 우물층(QW1 내지 QWn, n>1인 자연수)의 에너지 밴드 갭(E1)보다 크고 제1 장벽층(a1)의 에너지 밴드 갭(E31)보다 작을 수 있다(E1<E32<E31). 제1 장벽층(a1) 및 제2 장벽층(a2) 각각의 에너지 밴드 갭(E31,E32)은 일정할 수 있다.The energy band gap E32 of the second barrier layer a2 is greater than the energy band gap E1 of the quantum well layers QW1 to QWn and n> 1 and is greater than the energy band gap E1 of the first barrier layer a1 E31) (E1 < E32 < E31). The energy bandgaps E31 and E32 of each of the first barrier layer a1 and the second barrier layer a2 may be constant.

양자 우물층(QW1 내지 QWn, n>1인 자연수) 및 양자 장벽층(QB1 내지 QBm, m≥1) 각각의 조성은 InGaN일 수 있다. The composition of each of the quantum well layers (QW1 to QWn, n> 1) and the quantum barrier layers (QB1 to QBm, m≥1) may be InGaN.

양자 우물층(QW1 내지 QWn, n>1인 자연수)의 조성은 InxGa(1-x)N(0.13≤x≤1)일 수 있다. 제1 장벽층(a1)의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 제2 장벽층(a2)의 조성은 InzGa(1-z)N(0.01<z<0.13)일 수 있다. The composition of the quantum well layer (QW1 to QWn, natural number of n> 1) may be In x Ga (1-x) N (0.13 ? X? 1 ). The composition of the first barrier layer (a1) is In y Ga (1-y) N (0 <y≤0.01) , and the second composition of the barrier layer (a2) are In z Ga (1-z) N (0.01 < z < 0.13).

제1 장벽층(a1)의 두께는 제2 장벽층(a2)의 두께보다 크다. 이것은 배리어(barrier)로서 역할을 하기 위해서는 제1 장벽층(a1)의 두께가 제2 장벽층(a2)의 두께보다 커야 한다. 제1 장벽층(a1)의 두께가 너무 얇으면, 양자 장벽으로 역할을 하지 못하여 발광 소자의 신뢰성이 악화될 수 있기 때문이다.The thickness of the first barrier layer a1 is greater than the thickness of the second barrier layer a2. In order to serve as a barrier, the thickness of the first barrier layer a1 must be greater than the thickness of the second barrier layer a2. If the thickness of the first barrier layer (a1) is too thin, it can not serve as a quantum barrier and the reliability of the light emitting device may deteriorate.

일반적으로 홀(hole)의 이동도(mobility)은 전자의 이동도에 비하여 매우 작다. 따라서 제2 도전형 반도체층으로부터 활성층으로 주입되는 홀은 제2 도전형 반도체층으로부터 멀리 떨어진 양자 우물층까지 이동하기 어렵다.In general, the mobility of holes is very small as compared with the mobility of electrons. Therefore, the hole injected from the second conductivity type semiconductor layer into the active layer is difficult to move to the quantum well layer far from the second conductivity type semiconductor layer.

도 4는 일반적인 활성층(410)의 에너지 밴드 다이어그램을 나타내고, 도 5는 전류 주입시 일반적인 활성층(410)의 발광 재결합을 나타낸다.FIG. 4 shows an energy band diagram of a general active layer 410, and FIG. 5 shows a light emitting recombination of a general active layer 410 at the time of current injection.

도 4 및 도 5를 참조하면, 활성층(410)은 양자 우물층(QW11 내지 QW14)과 양자 장벽층(QB11 내지 QB13)을 포함하는 다중 양자 우물 구조를 갖는다. 4 and 5, the active layer 410 has a multiple quantum well structure including quantum well layers QW11 to QW14 and quantum barrier layers QB11 to QB13.

전류 주입시 일반적으로 홀의 이동도가 낮기 때문에 양자 우물층들(QW11 내지 QW14) 전체에 정공의 주입이 원활하고 균일하게 이루어지지 않는다. 결국 도 4에 도시된 바와 같이, 제2 도전형 반도체층에 가장 인접하는 마지막 양자 우물(QW14)에서 주로 발광이 일어나게 된다. 이로 인하여 활성층의 전 영역에서 균일한 발광이 일어나지 않게 되어 발광 소자의 발광 효율이 감소할 수 있다.Since the mobility of holes is generally low at the time of current injection, the injection of holes into the entire quantum well layers QW11 to QW14 is not smooth and uniform. As a result, as shown in FIG. 4, light is mainly emitted from the last quantum well QW14 closest to the second conductivity type semiconductor layer. Accordingly, uniform light emission does not occur in the entire region of the active layer, and the light emitting efficiency of the light emitting device can be reduced.

그러나 실시 예에 따른 제2 도전형 반도체층(126)에 가장 가까운 양자 장벽층(Qm)의 에너지 밴드 갭은 계단 형태이기 때문에, 제2 도전형 반도체층(126)으로부터 활성층(124)으로 주입되는 홀이 용이하게 제2 도전형 반도체층(126)으로부터 멀리 위치하는 양자 우물층(예컨대, QW1)까지 이동할 수 있다. 이로 인하여 제2 도전형 반도체층(126)으로부터 활성층(124)으로 주입되는 홀은 양자 우물층들(QW1 내지 QWn, n>1인 자연수) 내로 균일하게 이동하여 배분될 수 있다. However, since the energy band gap of the quantum barrier layer Qm closest to the second conductivity type semiconductor layer 126 according to the embodiment is stepped, it is injected from the second conductivity type semiconductor layer 126 to the active layer 124 The hole can be easily moved from the second conductivity type semiconductor layer 126 to a quantum well layer (e.g., QW1) located away from the second conductivity type semiconductor layer 126. [ The holes injected from the second conductivity type semiconductor layer 126 into the active layer 124 can be uniformly moved and distributed into the quantum well layers QW1 to QWn and n> 1.

도 6은 전류 주입시 실시 예에 따른 활성층(124)의 발광 재결합을 나타낸다. 도 6을 참조하면, 실시 예는 양자 우물층들(QW1 내지 QWn, 예컨대, n=4)에 균일하게 홀이 분배되고, 균일하게 분배된 홀이 제1 도전형 반도체층으로부터 주입되는 전자와 재결합함으로써 제1 내지 제4 양자 우물층들(QW1 내지 QW4) 모두에서 발광 재결합(radiative recombination)에 의한 발광이 발생하는 것을 알 수 있다. 따라서 실시 예는 내부 양자 효율 및 광출력(output power)이 향상될 수 있다.6 shows the light-emitting recombination of the active layer 124 according to the embodiment upon current injection. Referring to FIG. 6, in the embodiment, holes are uniformly distributed to quantum well layers (QW1 to QWn, for example, n = 4), uniformly distributed holes are recombined with electrons injected from the first conductivity type semiconductor layer It can be seen that light emission by radiative recombination occurs in all of the first to fourth quantum well layers QW1 to QW4. Therefore, the embodiment can improve the internal quantum efficiency and the output power.

도 3은 도 1에 도시된 활성층(124)의 제2 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다. 도 3을 참조하면, 제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)은 제1 장벽층(b1) 및 제2 장벽층(b2)을 포함할 수 있다. 제1 장벽층(b1)의 에너지 밴드 갭(E41)은 나머지 장벽층들(QB1 내지 QBm-1)의 에너지 밴드 갭(E2)과 동일하거나 작을 수 있다. 제1 장벽층(b1)의 에너지 밴드 갭(E41)은 제2 장벽층(b2)의 에너지 밴드 갭(E42)보다 클 수 있다(E42<E41≤E2).FIG. 3 shows an energy band diagram according to a second embodiment of the active layer 124 shown in FIG. 3, the quantum barrier layer QBm (for example, m = 3) closest to the second conductive semiconductor layer 126 includes a first barrier layer b1 and a second barrier layer b2 . The energy band gap E41 of the first barrier layer b1 may be equal to or less than the energy band gap E2 of the remaining barrier layers QB1 to QBm-1. The energy band gap E41 of the first barrier layer b1 may be larger than the energy band gap E42 of the second barrier layer b2 (E42 <E41 &lt; E2).

제2 장벽층(b2)의 에너지 밴드 갭(E42)은 양자 우물층(QW1 내지 QWn, n>1인 자연수)의 에너지 밴드 갭(E1)보다 크고 제1 장벽층(b1)의 에너지 밴드 갭(E41)보다 작을 수 있다(E1<E42<E41). 제1 장벽층(b1)의 에너지 밴드 갭(E31,E32)은 일정할 수 있다. 제2 장벽층(b2)의 에너지 밴드 갭(E42)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 선형적 또는 비선형적으로 감소할 수 있다.The energy band gap E42 of the second barrier layer b2 is greater than the energy band gap E1 of the quantum well layers QW1 to QWn and n> 1 and is greater than the energy band gap E1 of the first barrier layer b1 E41) (E1 < E42 < E41). The energy bandgaps E31 and E32 of the first barrier layer b1 may be constant. The energy band gap E42 of the second barrier layer b2 may decrease linearly or nonlinearly from the first conductivity type semiconductor layer 122 toward the second conductivity type semiconductor layer 126. [

양자 우물층(QW1 내지 QWn, n>1인 자연수), 제1 장벽층(b1), 및 제2 장벽층(b2)의 조성은 InGaN일 수 있다.The composition of the quantum well layer (QW1 to QWn, a natural number of n> 1), the first barrier layer (b1), and the second barrier layer (b2) may be InGaN.

제1 장벽층(b1)에 포함되는 인듐 함유량은 일정하나, 제2 장벽층(b2)에 포함되는 인듐 함유량은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 갈수록 선형적 또는 비선형적으로 증가할 수 있다. The indium content contained in the first barrier layer b1 is constant and the indium content contained in the second barrier layer b2 is in the direction from the first conductivity type semiconductor layer 122 to the second conductivity type semiconductor layer 126 It can be increased linearly or nonlinearly.

도 7은 다른 실시 예에 따른 발광 소자(200)를 나타낸다.7 shows a light emitting device 200 according to another embodiment.

도 7을 참조하면, 발광 소자(200)는 제2 전극층(205), 보호층(230), 발광 구조물(240), 패시베이션층(250), 및 제1 전극(255)을 포함한다.Referring to FIG. 7, the light emitting device 200 includes a second electrode layer 205, a passivation layer 230, a light emitting structure 240, a passivation layer 250, and a first electrode 255.

제2 전극층(205)은 지지 기판(210), 접합층(215), 배리어층(218), 반사층(220), 및 오믹층(225)을 포함한다. 지지 기판(210)은 발광 구조물(240)을 지지하며, 제1 전극(255)과 함께 발광 구조물(240)에 전원을 제공한다. 지지 기판(210)은 전도성 물질로 형성할 수 있으며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.The second electrode layer 205 includes a support substrate 210, a bonding layer 215, a barrier layer 218, a reflective layer 220, and an ohmic layer 225. The support substrate 210 supports the light emitting structure 240 and provides power to the light emitting structure 240 together with the first electrode 255. The support substrate 210 may be formed of a conductive material such as copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten For example, Si, Ge, GaAs, ZnO, SiC).

배리어층(218)은 지지 기판(210) 상에 배치되며, 지지 기판(110)의 금속 이온이 반사층(220)과 오믹층(225)으로 확산하는 것을 차단한다. 예컨대, 배리어층(218)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. The barrier layer 218 is disposed on the support substrate 210 and blocks the metal ions of the support substrate 110 from diffusing into the reflection layer 220 and the ohmic layer 225. For example, the barrier layer 218 may include at least one of Ni, Pt, Ti, W, V, Fe, and Mo and may be a single layer or a multilayer.

접합층(215)은 지지 기판(210)과 배리어층(218) 사이에 배치된다. 접합층(215)은 본딩층으로서, 반사층(220)과 오믹층(225)이 지지 기판(210)에 접합될 수 있도록 한다. 접합층(215)은 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.The bonding layer 215 is disposed between the supporting substrate 210 and the barrier layer 218. The bonding layer 215 is a bonding layer so that the reflective layer 220 and the ohmic layer 225 can be bonded to the supporting substrate 210. The bonding layer 215 may include at least one of a bonding metal, for example, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag or Ta.

반사층(220)은 배리어층(218) 상에 배치된다. 반사층(220)은 발광 구조물(240)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(220)은 반사 물질, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The reflective layer 220 is disposed on the barrier layer 218. The reflective layer 220 reflects light incident from the light emitting structure 240, thereby improving light extraction efficiency. The reflective layer 220 may be formed of a metal or an alloy including at least one of a reflective material, for example, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf.

또한 반사층(220)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.The reflective layer 220 may be formed of a metal or an alloy and a transparent conductive material such as IZO, IZTO, IAZO, IGZO, IGTO, AZO, or ATO. IZO / Ag / Ni, AZO / Ag / Ni, or the like.

오믹층(225)은 반사층(220) 상에 배치된다. 오믹층(225)은 발광 구조물(240)의 제2 도전형 반도체층(242)에 오믹 접촉되어 발광 구조물(240)에 전원이 원활히 공급되도록 한다. 오믹층(225)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다. 예컨대, 오믹층(225)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.The ohmic layer 225 is disposed on the reflective layer 220. The ohmic layer 225 is in ohmic contact with the second conductivity type semiconductor layer 242 of the light emitting structure 240 to supply power to the light emitting structure 240 smoothly. The ohmic layer 225 may selectively use a light-transmitting conductive layer and a metal. For example, the ohmic layer 225 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO) tin oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrO x , RuO x , RuO x / ITO, Ni, Ag, Ni / IrO x / IrO x / Au / ITO.

오믹층(225)은 별도로 형성되지 않고, 반사층(220)으로 사용되는 물질은 제2 도전형 반도체층(242)과 오믹 접촉을 하는 물질로 선택하여 오믹 접촉을 이룰 수 있다.The ohmic layer 225 is not formed separately and the material used for the reflective layer 220 may be selected as a material that makes an ohmic contact with the second conductive semiconductor layer 242 to achieve ohmic contact.

보호층(230)은 제2 전극층(205) 상에 배치된다. 보호층(230)은 발광 구조물(240)과 배리어층(218) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. The protective layer 230 is disposed on the second electrode layer 205. The protective layer 230 can reduce the phenomenon that the interface between the light emitting structure 240 and the barrier layer 218 is peeled off and the reliability of the light emitting device 200 is deteriorated.

보호층(230)은 배리어층(218) 상의 둘레 영역에 배치될 수 있다. 배리어층(218)이 형성되지 않는 경우에는 보호층(230)은 지지 기판(210) 상의 둘레 영역에 배치될 수 있다. 보호층(230)은 전기 절연성 물질, 예를 들어, ZnO 또는 SiO2로 형성될 수 있다.The protective layer 230 may be disposed in a peripheral region on the barrier layer 218. In the case where the barrier layer 218 is not formed, the protective layer 230 may be disposed in the peripheral region on the support substrate 210. The protective layer 230 may be formed of an electrically insulating material, for example, ZnO or SiO 2 .

발광 구조물(240)은 제2 전극층(205) 상에 배치된다. 발광 구조물(240)은 제2 전극층(205) 상에 제2 도전형 반도체층(242), 활성층(244), 및 제1 도전형 반도체층(246)이 순차로 적층된 구조일 수 있다. 제2 도전형 반도체층(242) 및 제1 도전형 반도체층은 도 1에서 설명한 바와 동일할 수 있다.The light emitting structure 240 is disposed on the second electrode layer 205. The light emitting structure 240 may have a structure in which the second conductive semiconductor layer 242, the active layer 244, and the first conductive semiconductor layer 246 are sequentially stacked on the second electrode layer 205. The second conductivity type semiconductor layer 242 and the first conductivity type semiconductor layer may be the same as those described with reference to FIG.

활성층(244)은 도 1에서 설명한 바와 동일할 수 있으며, 활성층(244)의 에너지 밴드 다이어그램은 도 2 또는 도 3에 도시된 실시 예와 동일할 수 있다.The active layer 244 may be the same as that described in FIG. 1, and the energy band diagram of the active layer 244 may be the same as the embodiment shown in FIG. 2 or FIG.

즉 도 2에 도시된 바와 같이, 제2 도전형 반도체층(242)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)의 에너지 밴드 갭은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 계단적으로 감소할 수 있다. 또한 도 3에 도시된 바와 같이 제2 장벽층(b2)의 에너지 밴드 갭(E42)은 선형적으로 감소할 수 있다. 따라서 실시 예는 전류 주입시 양자 우물층들(QW1 내지 QW3) 각각에서 발광이 골고루 일어나므로 내부 양자 효율을 향상되고, 광출력을 향상시킬 수 있다.2, the energy bandgap of the quantum barrier layer QBm (for example, m = 3) closest to the second conductivity type semiconductor layer 242 is smaller than the energy band gap of the first conductivity type semiconductor layer 122. In other words, The conductivity type semiconductor layer 126 can be reduced in a stepwise manner. Also, as shown in FIG. 3, the energy band gap E42 of the second barrier layer b2 may decrease linearly. Therefore, in the embodiment, since the light emission occurs uniformly in each of the quantum well layers QW1 to QW3 during current injection, the internal quantum efficiency can be improved and the light output can be improved.

패시베이션층(250)은 발광 구조물(240)을 전기적으로 보호하기 위하여 발광 구조물(240)의 측면 상에 형성될 수 있다. 예를 들어, 패시베이션층(250)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.The passivation layer 250 may be formed on the side of the light emitting structure 240 to electrically protect the light emitting structure 240. For example, the passivation layer 250 is SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 .

제1 도전형의 반도체층(246)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(260)가 형성될 수 있다. 제1 전극(255)은 발광 구조물(240) 상면에 배치된다. 제1 전극(255) 하부의 제1 도전형 반도체층(246) 부분에 러프니스(260)가 형성되거나 또는 형성되지 않을 수 있다.The upper surface of the first conductive semiconductor layer 246 may be formed with a roughness 260 to increase light extraction efficiency. The first electrode 255 is disposed on the upper surface of the light emitting structure 240. The roughness 260 may be formed on the portion of the first conductive semiconductor layer 246 under the first electrode 255 or not.

도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(525), 와이어(530), 및 수지층(540)을 포함한다.8 shows a light emitting device package according to an embodiment. Referring to FIG. 8, the light emitting device package includes a package body 510, a first metal layer 512, a second metal layer 514, a light emitting device 520, a reflector 525, a wire 530, 540).

패키지 몸체(510)는 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 510 may have a cavity formed of side and bottom in one side region. At this time, the side wall of the cavity may be formed to be inclined. The package body 510 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들 중 어느 하나일 수 있다.The first metal layer 512 and the second metal layer 514 are disposed on the surface of the package body 510 so as to be electrically separated from each other in consideration of heat discharge or mounting of the light emitting device. The light emitting device 520 is electrically connected to the first metal layer 512 and the second metal layer 514. Here, the light emitting device 520 may be any one of the embodiments.

반사판(525)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(525)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 525 is formed on the cavity side wall of the package body 510 to direct the light emitted from the light emitting element 520 in a predetermined direction. The reflection plate 525 is made of a light reflection material, and may be, for example, a metal coating or a metal flake.

수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예에 따른 발과 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The resin layer 540 surrounds the light emitting element 520 located in the cavity of the package body 510 to protect the light emitting element 520 from the external environment. The resin layer 540 is made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 540 may include a phosphor to change the wavelength of light emitted from the light emitting device 520. The light emitting device package can mount at least one of the feet and the elements according to the above-described embodiments, but is not limited thereto.

실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages according to embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, and the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.9 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 9, the illumination device according to the embodiment includes a light source 750 for projecting light, a housing 700 in which a light source 7500 is embedded, a heat dissipation unit 740 for emitting heat of the light source 750, And a holder 760 coupling the heat sink 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 includes a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the body portion 730 of the housing 700 and one or more air flow holes 720 may be provided. The air flow port 720 may be disposed radially or in various forms on the body portion 730.

광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예들 중 어느 하나일 수 있다.The light source 750 includes a plurality of light emitting device packages 752 provided on the substrate 754. [ The substrate 754 may have a shape that can be inserted into the opening of the housing 700 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later. The plurality of light emitting device packages may be any one of the embodiments described above.

광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A holder 760 is provided below the light source 750, and the holder 760 may include a frame and other air flow holes. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750.

도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.10 shows a display device including a light emitting device package according to an embodiment. 10, the display device 800 includes a bottom cover 810, a reflection plate 820 disposed on the bottom cover 810, light emitting modules 830 and 835 for emitting light, a reflection plate 820 A light guide plate 840 disposed in front of the light emitting module 830 and guiding the light emitted from the light emitting modules 830 and 835 to the front of the display device and prism sheets 850 and 860 disposed in front of the light guide plate 840, An image signal output circuit 872 connected to the display panel 870 and supplying an image signal to the display panel 870 and a display panel 870 disposed in front of the display panel 870, And a color filter 880 disposed therein. Here, the bottom cover 810, the reflection plate 820, the light emitting modules 830 and 835, the light guide plate 840, and the optical sheet may form a backlight unit.

발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.The light emitting module comprises a light emitting device package 835 on a substrate 830. The substrate 830 may be a PCB or the like. The light emitting device package 835 may be a light emitting device package according to the embodiment.

바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.The bottom cover 810 can house components within the display device 800. [ Also, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be provided on the rear surface of the light guide plate 840 or on the front surface of the bottom cover 810 in a state of being coated with a highly reflective material .

여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.The first prism sheet 850 may be formed of a light-transmissive and elastic polymeric material on one side of the support film, and the polymer may have a prism layer in which a plurality of three-dimensional structures are repeatedly formed. Here, as shown in the drawings, the plurality of patterns may be provided with a floor and a valley repeatedly as stripes.

그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.In the second prism sheet 860, the direction of the floor and the valley on one side of the supporting film may be perpendicular to the direction of the floor and the valley on one side of the supporting film in the first prism sheet 850. This is for evenly distributing the light transmitted from the light emitting module and the reflective sheet to the front surface of the display panel 1870.

그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.Although not shown, a diffusion sheet may be disposed between the light guide plate 840 and the first prism sheet 850. The diffusion sheet may be made of polyester and polycarbonate-based materials, and the light incidence angle can be maximized by refracting and scattering light incident from the backlight unit. The diffusion sheet includes a support layer including a light diffusing agent, a first layer formed on the light exit surface (first prism sheet direction) and a light incidence surface (in the direction of the reflection sheet) . &Lt; / RTI &gt;

실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.In an embodiment, the diffusion sheet, the first prism sheet 850, and the second prism sheet 1860 make up an optical sheet, which may be made of other combinations, for example a microlens array, A combination of one prism sheet and a microlens array, or the like.

디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.The display panel 870 may include a liquid crystal display (LCD) panel, and may include other types of display devices that require a light source in addition to the liquid crystal display panel 860.

또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

110,210: 기판 120,240: 발광 구조물
122,246: 제1 도전형 반도체층 124, 244: 활성층
126,242: 제2 도전형 반도체층 130 : 전도층
142,255: 제1 전극 144 : 제2 전극
205: 제2 전극층 215: 접합층
218: 배리어층 220: 반사층
225: 오믹층 230: 보호층
250: 패시베이션층 260: 러프니스
MQW: 다중 양자 우물 구조 QW1 내지 QW4: 양자 우물층들
QB1 내지 QB3: 양자 장벽층들. a1, b1: 제1 장벽층,
a2,b2: 제2 장벽층.
110, 210: substrate 120, 240:
122, 246: first conductivity type semiconductor layer 124, 244:
126, 242: second conductivity type semiconductor layer 130: conductive layer
142, 255: first electrode 144: second electrode
205: second electrode layer 215: bonding layer
218: barrier layer 220: reflective layer
225: Ohmic layer 230: Protective layer
250: passivation layer 260: roughness
MQW: multiple quantum well structures QW1 to QW4: quantum well layers
QB1 to QB3: quantum barrier layers. a1, b1: a first barrier layer,
a2, b2: second barrier layer.

Claims (9)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층; 및
상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며,
상기 장벽층들 중에서 상기 제2 도전형 반도체층에 가장 인접하는 마지막 장벽층의 에너지 밴드 갭이 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 계단적으로 감소하고,
상기 장벽층들 중에서 상기 마지막 장벽층을 제외한 나머지 장벽층들 각각의 에너지 밴드 갭은 일정한 값을 유지하고,
상기 마지막 장벽층은 제1 장벽층과 제2 장벽층을 포함하고,
상기 제2 장벽층은 상기 제1 장벽층보다 상기 제2 도전형 반도체층에 더 인접하고,
상기 제1 장벽층의 에너지 밴드 갭은 상기 나머지 장벽층들 각각의 에너지 밴드 갭과 동일하거나 작고,
상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작고, 상기 우물층들 각각의 에너지 밴드 갭보다 크고,
상기 제1 장벽층의 두께는 상기 제2 장벽층의 두께보다 큰 발광 소자.
A first conductive semiconductor layer;
A second conductive semiconductor layer disposed on the first conductive semiconductor layer; And
And an active layer disposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer and including well layers and barrier layers,
The energy band gap of the last barrier layer closest to the second conductivity type semiconductor layer among the barrier layers gradually decreases from the first conductivity type semiconductor layer toward the second conductivity type semiconductor layer,
The energy band gap of each of the barrier layers except for the last barrier layer is maintained at a constant value,
Wherein the last barrier layer comprises a first barrier layer and a second barrier layer,
Wherein the second barrier layer is closer to the second conductivity type semiconductor layer than the first barrier layer,
Wherein an energy band gap of the first barrier layer is equal to or smaller than an energy band gap of each of the remaining barrier layers,
Wherein the energy band gap of the second barrier layer is smaller than the energy band gap of the first barrier layer, greater than the energy band gap of each of the well layers,
Wherein the thickness of the first barrier layer is greater than the thickness of the second barrier layer.
삭제delete 제1항에 있어서,
상기 제1 장벽층 및 상기 제2 장벽층 각각의 에너지 밴드 갭은 일정한 발광 소자.
The method according to claim 1,
Wherein the energy band gap of each of the first barrier layer and the second barrier layer is constant.
제1항에 있어서,
상기 제1 장벽층의 에너지 밴드 갭은 일정하고, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 감소하는 발광 소자.
The method according to claim 1,
Wherein an energy band gap of the first barrier layer is constant and an energy band gap of the second barrier layer is decreased in the direction of the second conductivity type semiconductor layer from the first conductivity type semiconductor layer.
제1항에 있어서,
상기 우물층들의 조성은 InxGa(1-x)N(0.13≤x≤1)인 발광 소자.
The method according to claim 1,
Wherein the composition of the well layers is In x Ga (1-x) N (0.13 ? X? 1 ).
제5항에 있어서,
상기 제1 장벽층의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 상기 제2 장벽층의 조성은 InzGa(1-z)N(0.01<z<0.13)인 발광 소자.
6. The method of claim 5,
The productivity of the first barrier layer is In y Ga (1-y) N (0 <y≤0.01) , and wherein the productivity of the second barrier layer is In z Ga (1-z) N (0.01 <z <0.13) Emitting device.
삭제delete 삭제delete 삭제delete
KR1020110130777A 2011-12-08 2011-12-08 Light emitting device KR101838022B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110130777A KR101838022B1 (en) 2011-12-08 2011-12-08 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130777A KR101838022B1 (en) 2011-12-08 2011-12-08 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130064249A KR20130064249A (en) 2013-06-18
KR101838022B1 true KR101838022B1 (en) 2018-03-13

Family

ID=48861253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130777A KR101838022B1 (en) 2011-12-08 2011-12-08 Light emitting device

Country Status (1)

Country Link
KR (1) KR101838022B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076242B1 (en) * 2013-08-29 2020-02-12 엘지이노텍 주식회사 A light emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182347A (en) * 2009-05-18 2009-08-13 Sharp Corp Nitride semiconductor light-emitting element and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182347A (en) * 2009-05-18 2009-08-13 Sharp Corp Nitride semiconductor light-emitting element and manufacturing method thereof

Also Published As

Publication number Publication date
KR20130064249A (en) 2013-06-18

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101799451B1 (en) A light emitting device
KR101871372B1 (en) Light emitting device
KR102080775B1 (en) Light emitting device
US20130075695A1 (en) Light emitting device and light emitting device package
KR101791175B1 (en) Light emitting device and light emitting device package including the same
KR20120138080A (en) Light emitting device
KR101799450B1 (en) A light emitting device and a light emitting device package
KR101954205B1 (en) A light emitting device
KR101055003B1 (en) Light emitting device, light emitting device package, lighting system, and method for fabricating the light emitting device
KR20130065096A (en) Light emitting device
KR102160776B1 (en) A light emitting device
KR101838022B1 (en) Light emitting device
KR102080774B1 (en) A light emitting device
KR101850433B1 (en) Light emitting device
KR102007401B1 (en) Light emitting device
KR101861636B1 (en) Light emitting device
KR101888605B1 (en) Light emitting device
KR101998764B1 (en) A light emitting device
KR101874904B1 (en) A light emitting device
KR102239624B1 (en) A light emitting device package
KR102076242B1 (en) A light emitting device
KR102087938B1 (en) A light emitting device
KR102024294B1 (en) Light emitting device package
KR20130007265A (en) Light emitting device and light emitting deivce package including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant