KR20160038304A - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
KR20160038304A
KR20160038304A KR1020140130924A KR20140130924A KR20160038304A KR 20160038304 A KR20160038304 A KR 20160038304A KR 1020140130924 A KR1020140130924 A KR 1020140130924A KR 20140130924 A KR20140130924 A KR 20140130924A KR 20160038304 A KR20160038304 A KR 20160038304A
Authority
KR
South Korea
Prior art keywords
heat transfer
transfer structure
electronic component
region
metal pattern
Prior art date
Application number
KR1020140130924A
Other languages
Korean (ko)
Other versions
KR102253473B1 (en
Inventor
민태홍
강명삼
장진혁
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140130924A priority Critical patent/KR102253473B1/en
Priority to US14/849,880 priority patent/US10015877B2/en
Priority to CN201510633534.2A priority patent/CN105472865B/en
Publication of KR20160038304A publication Critical patent/KR20160038304A/en
Application granted granted Critical
Publication of KR102253473B1 publication Critical patent/KR102253473B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the printed circuit board [PCB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

A circuit board comprises: a first heat transfer structure configured to comprise a surface provided with a primer layer and include graphite or graphene having an external surface where a plurality of units with the primer layer are combined to offer the first heat transfer structure. The purpose of the present invention is to provide the circuit board capable of enhancing heat dissipation performance and securing reliability.

Description

회로기판{CIRCUIT BOARD}CIRCUIT BOARD

본 발명의 일실시예는 회로기판에 관련된다.One embodiment of the invention relates to a circuit board.

전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.Called multi-layer substrate technologies have been developed in which a plurality of wiring layers are formed on a circuit board such as a printed circuit board (PCB) in order to meet the trend of weight reduction, miniaturization, high speed, versatility, and high performance of electronic devices. Further, Techniques for mounting electronic components such as active devices and passive devices on a multilayer substrate have also been developed.

한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화 됨에 따라, 발열량이 현저하게 증가되고 있는 실정이다.Meanwhile, as application processors (APs) and the like connected to the multilayer substrate are made multifunctional and have high performance, the amount of heat generated is remarkably increased.

JP 2000-349435 A1JP 2000-349435 A1 JP 1999-284300 A1JP 1999-284300 A1

본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 노이즈 감소, 제조효율 향상 중 적어도 하나가 가능한 회로기판을 제공할 수 있다.According to an aspect of the present invention, there is provided a circuit board capable of improving at least one of heat dissipation performance of a circuit board, light weight shortening, reliability improvement, noise reduction, and manufacturing efficiency improvement.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular embodiments that are described. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not restrictive of the invention, There will be.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular embodiments that are described. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not restrictive of the invention, There will be.

본 발명의 예시적인 실시예에 따른 회로기판은 제1 열전달용 구조체를 포함하며, 제1 열전달용 구조체는 열전도성이 높은 재질로 이루어진다.A circuit board according to an exemplary embodiment of the present invention includes a first heat transfer structure, and the first heat transfer structure is made of a material having high thermal conductivity.

일실시예에서, 제1 열전달용 구조체는 그라파이트 또는 그래핀으로 이루어질 수 있다.In one embodiment, the first heat transfer structure may comprise graphite or graphene.

한편, 제1 열전달용 구조체의 표면에는 프라이머(Primer)층이 구비될 수 있다.On the other hand, a primer layer may be provided on the surface of the first heat transfer structure.

또한, 그라파이트 또는 그래핀의 외면에 프라이머층이 구비된 단위체가 복수 개 결합되어 제1 열전달용 구조체가 구현될 수도 있다. In addition, a plurality of unit bodies having a primer layer may be coupled to the outer surface of the graphite or graphene to form the first heat transfer structure.

본 발명의 일실시예에 따르면, 회로기판의 경박단소화와 더불어 방열성능이 향상된다.According to an embodiment of the present invention, heat dissipation performance is improved in addition to light weight shortening of a circuit board.

또한, 회로기판의 신뢰성을 확보하면서도 방열성능을 향상시킬 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.In addition, since the heat radiation performance can be improved while ensuring the reliability of the circuit board, it is possible to effectively cope with the heat generation problem due to the high performance of the electronic product.

또한, 일실시예에서 전원노이즈 등의 문제를 감소시키면서도 핫스팟 등 국지적 영역의 발열로 인한 문제를 해결할 수 있다.In addition, in one embodiment, it is possible to solve a problem caused by heat generation in a local area such as a hot spot while reducing problems such as power supply noise.

도 1은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 3은 본 발명의 일실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 4는 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 5는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 6은 본 발명의 일실시예에 따른 회로기판의 주요부를 개략적으로 예시한 부분발췌단면도이다.
도 7은 본 발명의 일실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
도 10a는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 10b는 열전달용 구조체의 표면에 프라이머층을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 11a는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 11b는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한 도면이다.
도 12는 본 발명의 일실시예에 따른 코어부를 처리하는 과정을 설명하기 위한 도면이다.1 is a cross-sectional view schematically illustrating a circuit board according to an embodiment of the present invention.
2 is a cross-sectional view schematically illustrating a circuit board according to another embodiment of the present invention.
3 is a schematic view illustrating a planar shape of a circuit board according to an embodiment of the present invention.
4 is a horizontal cross-sectional view schematically illustrating a circuit board according to an embodiment of the present invention.
5 is a horizontal cross-sectional view schematically illustrating a circuit board according to another embodiment of the present invention.
6 is a partially cutaway cross-sectional view schematically illustrating a major portion of a circuit board according to an embodiment of the present invention.
7 is a view for explaining a second heat transfer structure according to an embodiment of the present invention.
8 is a view for explaining a second heat transfer structure according to another embodiment of the present invention.
9 is a view for explaining a second heat transfer structure according to another embodiment of the present invention.
10A is a schematic view illustrating a result of performing a reflow test in a state where a primer layer is provided on a surface of a heat-conducting structure.
10B is a schematic view illustrating a result of performing a solder pot test in a state where a primer layer is provided on a surface of a heat transfer structure.
11A is a schematic view illustrating a result of performing a reflow test in a state where an insulation portion is directly in contact with a heat-conducting structure.
FIG. 11B is a schematic view illustrating a result of conducting a solder pot test in a state where an insulation portion is directly in contact with a heat-conducting structure.
12 is a view for explaining a process of processing a core according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.The advantages and features of the present invention and the techniques for achieving them will be apparent from the following detailed description taken in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The present embodiments are provided so that the disclosure of the present invention is not only limited thereto, but also may enable others skilled in the art to fully understand the scope of the invention. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
The terms used herein are intended to illustrate the embodiments and are not intended to limit the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is to be understood that the terms 'comprise', and / or 'comprising' as used herein may be used to refer to the presence or absence of one or more other components, steps, operations, and / Or additions.

도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.For simplicity and clarity of illustration, the drawings illustrate the general manner of construction and the detailed description of known features and techniques may be omitted so as to avoid unnecessarily obscuring the discussion of the described embodiments of the invention. Additionally, elements of the drawings are not necessarily drawn to scale. For example, to facilitate understanding of embodiments of the present invention, the dimensions of some of the elements in the figures may be exaggerated relative to other elements. Like reference numerals in different drawings denote like elements, and like reference numbers may indicate similar elements, although not necessarily.

명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다. The terms "first", "second", "third", and "fourth" in the specification and claims are used to distinguish between similar components, if any, Or to describe the sequence of occurrences. It will be understood that the terminology used is such that the embodiments of the invention described herein are compatible under suitable circumstances to, for example, operate in a sequence other than those shown or described herein. Likewise, where the method is described as including a series of steps, the order of such steps presented herein is not necessarily the order in which such steps may be performed, any of the described steps may be omitted and / Any other step not described will be additive to the method.

명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다.
Terms such as "left", "right", "front", "back", "upper", "bottom", "above", "below" And does not necessarily describe an unchanging relative position. It will be understood that the terminology used is intended to be interchangeable with the embodiments of the invention described herein, under suitable circumstances, for example, so as to be able to operate in a different direction than that shown or described herein. The term "connected" as used herein is defined as being directly or indirectly connected in an electrically or non-electrical manner. Objects described herein as "adjacent" may be in physical contact with one another, in close proximity to one another, or in the same general range or region as are appropriate for the context in which the phrase is used.

이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
Hereinafter, the configuration and operation effects of the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이며, 도 3은 본 발명의 일실시예에 따른 회로기판(100)의 평면형상을 개략적으로 예시한 도면이고, 도 4는 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이며, 도 5는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이고, 도 6은 본 발명의 일실시예에 따른 회로기판(100)의 주요부를 개략적으로 예시한 부분발췌단면도이며, 도 7은 본 발명의 일실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이고, 도 8은 본 발명의 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이며, 도 9는 본 발명의 또 다른 실시예에 따른 제2 열전달용 구조체를 설명하기 위한 도면이다.
FIG. 1 is a cross-sectional view schematically showing a circuit board 100 according to an embodiment of the present invention, FIG. 2 is a cross-sectional view schematically showing a circuit board 100 according to another embodiment of the present invention, and FIG. 3 4 is a horizontal cross-sectional view schematically illustrating a circuit board 100 according to an embodiment of the present invention, and FIG. 4 is a plan view of a circuit board 100 according to an embodiment of the present invention. 5 is a horizontal cross-sectional view schematically illustrating a circuit board 100 according to another embodiment of the present invention. FIG. 6 is a partial cross-sectional view schematically illustrating a main portion of a circuit board 100 according to an embodiment of the present invention. FIG. 7 is a view for explaining a second heat transfer structure according to an embodiment of the present invention, FIG. 8 is a view for explaining a second heat transfer structure according to another embodiment of the present invention, and FIG. 9 is a cross-sectional view of another embodiment of the present invention 2 is a view for explaining a structure for heat transfer.

본 발명의 일실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)를 포함하며, 제1 열전달용 구조체(110)는 적어도 일부가 절연부에 삽입된다. 이때, 제1 열전달용 구조체(110)는 그라파이트 또는 그래핀으로 이루어지며, 그 외면에 프라이머층(11)이 구비된다. 그리고, 제1 열전달용 구조체(110)는 덩어리 형상으로 이루어진다. 일실시예에서, 제1 열전달용 구조체(110)는 원기둥 또는 다각기둥 형상으로 이루어질 수 있다.
The circuit board 100 according to an embodiment of the present invention includes a first heat transfer structure 110 and at least a portion of the first heat transfer structure 110 is inserted into the insulation portion. At this time, the first heat transfer structure 110 is made of graphite or graphene, and a primer layer 11 is provided on the outer surface thereof. The first heat transfer structure 110 is formed in a lump shape. In one embodiment, the first heat transfer structure 110 may be cylindrical or polygonal.

여기서, 그라파이트 또는 그래핀은 XY 방향으로 이루어지는 층상(또는 시트 상) 구조들이 Z 방향으로 적층된 형태를 이룰 수 있으며, XY 평면 방향으로의 열전도도가 월등히 높다. 따라서, 그라파이트나 그래핀의 XY 평면을 열전도 방향으로 배열하게 되면 열을 효과적이고 신속하게 확산시킬 수 있다.
Here, the graphite or graphene may have a layered (or sheet-like) structure in the X and Y directions laminated in the Z direction, and the thermal conductivity in the XY plane direction is much higher. Therefore, arranging the XY plane of graphite or graphene in the direction of heat conduction can spread heat efficiently and quickly.

일실시예에서, 절연부는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 여기서, 도 1에는 절연부가 3개의 절연층으로 이루어지고, 중심부에 위치되는 절연층이 코어부(10)인 경우가 예시되어 있지만, 이에 한정되는 것은 아니다.
In one embodiment, the insulating portion is composed of one insulating layer or a plurality of insulating layers. Here, in FIG. 1, the case where the insulating portion is composed of three insulating layers and the insulating layer located in the center portion is the core portion 10 is exemplified, but the present invention is not limited thereto.

일실시예에서, 제1 열전달용 구조체(110)는 절연부의 중간에 위치된다. 도시된 바와 같이 코어부(10)가 구비된 경우, 코어부(10)를 관통하는 캐비티가 형성되어 캐비티 내에 제1 열전달용 구조체(110)가 삽입될 수 있다.
In one embodiment, the first heat transfer structure 110 is located in the middle of the insulation. As shown in the figure, when the core portion 10 is provided, a cavity penetrating the core portion 10 is formed, so that the first heat transfer structure 110 can be inserted into the cavity.

일실시예에서, 절연부에 형성되는 비아가 제1 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 제1 열전달용 구조체(110)의 상부에 위치하는 비아를 제1 비아(V1), 하부에 위치하는 비아를 제2 비아(V2)라 칭한다. 이때, 절연부에는 적어도 하나의 금속패턴이 구비될 수 있으며, 이하에서는, 제1 비아(V1)에 접촉되는 금속패턴을 제1 금속패턴(131), 제2 비아(V2)에 접촉되는 금속패턴을 제2 금속패턴(141)이라 칭한다. 또한, 절연부에는 제4 비아(V4) 및 제5 비아(V5)가 구비될 수 있으며, 제4 비아(V4)의 일단에 접촉되는 금속패턴을 제4 금속패턴(142), 제5 비아(V5)의 타단에 접촉되는 금속패턴을 제4 금속패턴(142)이라 칭한다.
In one embodiment, the vias formed in the insulating portion may contact the first heat transfer structure 110. Hereinafter, the vias located above the first heat transfer structure 110 will be referred to as a first via V1 and the vias located below the second via V2 will be referred to as a second via V2. Hereinafter, a metal pattern which is in contact with the first via V1 is referred to as a first metal pattern 131, a metal pattern which is in contact with the second via V2, Is referred to as a second metal pattern 141. The fourth via pattern V4 and the fifth via pattern V5 may be formed in the insulating portion and the metal pattern that is in contact with one end of the fourth via pattern V4 may be a fourth metal pattern 142, V5 is referred to as a fourth metal pattern 142. [

일실시예에서, 제1 열전달용 구조체(110)는 열을 머금는 기능을 수행할 수 있으며, 이러한 기능은 제1 열전달용 구조체(110)의 부피가 클 수록 증가한다. 따라서, 도시된 바와 같이, 제1 열전달용 구조체(110)는 기둥 형상으로 이루어질 수 있다. 이렇게 기둥 형상으로 이루어짐에 따라 하면의 면적이 동일하다면 제1 열전달용 구조체(110)의 체적을 최대화할 수 있다. 그리고, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 다각형 특히 사각형을 이루게 되면, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 원형이나 타원형인 경우에 비하여 제1 전자부품(500)의 소형화 추세나 회로기판(100)의 소형화, 패턴 피치의 미세화 등에 부응할 수 있다. 또한, 도시된 바와 같이, 제1 열전달용 구조체(110)는 제1 비아(V1) 내지 제7 비아(V7)와 같은 일반적인 비아에 비하여 체적이 월등히 크다. 따라서, 제1 열전달용 구조체(110)의 표면, 특히 상면이나 하면에는 비아가 복수 개 접촉될 수 있다. 즉, 제1 열전달용 구조체(110)의 상면 및 하면의 면적 자체가 통상의 비아들 보다는 클 뿐만 아니라, 전체 체적 또한 2배 이상 크다는 것이다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 제1 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 제1 열전달용 구조체(110)의 두께를 증가시키면 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
In one embodiment, the first heat transfer structure 110 may function to heat heat, and this function increases as the volume of the first heat transfer structure 110 increases. Accordingly, as illustrated, the first heat transfer structure 110 may have a columnar shape. As a result, the volume of the first heat transfer structure 110 can be maximized. If the lower surface and the upper surface of the first heat transfer structure 110 are polygonal, particularly quadrilateral, the lower surface and the upper surface of the first heat transfer structure 110 are circular or elliptical, ), Miniaturization of the circuit board 100, miniaturization of the pattern pitch, and the like. Also, as shown in the drawing, the first heat transfer structure 110 is much larger in volume than general vias such as the first vias V1 through the seventh vias V7. Therefore, a plurality of vias may be brought into contact with the surface of the first heat transfer structure 110, particularly, the upper surface or the lower surface. That is, the top surface and the bottom surface of the first heat transfer structure 110 are not only larger than ordinary vias but also have a total volume of two times or more. Accordingly, the heat can be quickly absorbed from the heat source, and can be dispersed into another path connected to the first heat transfer structure 110. Further, if the thickness of the first heat transfer structure 110 is increased, the distance between the first heat transfer structure 110 and the hot spot is reduced, and the time required for the heat of the hot spot to move to the first heat transfer structure 110 is shortened .

일실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서(Application Processor;AP) 등의 부품일 수 있으며, 동작시 열이 발생될 수 있다. In one embodiment, the first electronic component 500 may be mounted on one side of the circuit board 100. In addition, the circuit board 100 may be mounted on one side of the additional board 800 such as a main board. Here, the first electronic component 500 may be a component such as an application processor (AP), and may generate heat during operation.

한편, 제1 전자부품(500)이 동작함에 따라 열이 발생되는데, 발생된 열을 감지해보면 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫스팟(Hot spot)이라 칭하기도 한다. 이러한 핫스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 전체 또는 일부 부근에 핫스팟이 형성된다. 또한, 이러한 핫스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭 소자가 상대적으로 밀집된 영역에 형성되기도 한다.On the other hand, when the first electronic component 500 operates, heat is generated. When the generated heat is sensed, there is a region where the temperature is relatively high and the temperature is measured high. These areas are also referred to as hot spots. Such a hot spot may be formed in a predetermined area of the circuit board 100, and in particular, a hot spot may be formed around all or a part of the first electronic part 500. Such a hot spot may be formed in the vicinity of the power supply terminal of the first electronic component 500, or in a region where the switching elements are relatively densely packed.

다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 스펙을 갖는 영역과, 상대적으로 저성능 스펙을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 스피드(Clock Speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 스피드가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 3을 참조하면, 일실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비하여 더 빠른 스피드로 연산과정을 수행하며, 이에 따라, 제2 단위영역(520) 보다 더 많은 전력을 소모하게 되고, 제2 단위영역(520) 보다 더 많은 열을 발생시킬 수 있다.
On the other hand, the first electronic component 500 may include a region having a relatively high performance specification and an area having a relatively low performance specification, respectively. For example, a processor to which cores with clock speeds of 1.8 GHz are connected and a processor to which cores with a clock speed of 1.2 GHz are connected may be provided in different areas in the first electronic component 500. Referring to FIG. 3, in one embodiment, the first electronic component 500 may include a first unit area 510 and a second unit area 520. At this time, the first unit area 510 performs a calculation process at a higher speed than the second unit area 520, thereby consuming more power than the second unit area 520, It is possible to generate more heat than the unit area 520.

본 발명의 일실시예에 따른 회로기판(100)은 핫스팟에 인접한 영역에 제1 열전달용 구조체(110)가 위치한다. 이에 따라, 핫스팟에서 발생된 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합되는 메인보드 등의 다른 디바이스로 열을 분산시킬 수 있다.
In the circuit board 100 according to an embodiment of the present invention, the first heat transfer structure 110 is located in an area adjacent to the hot spot. Accordingly, the heat generated in the hot spot can be quickly received, and the heat can be dispersed to another area of the circuit board 100 or another device such as a main board to which the circuit board 100 is coupled.

일실시예에서, 제1 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다. In one embodiment, at least a portion of the first heat transfer structure 110 is located in a region below the first electronic component 500 vertically.

한편, 본 발명의 일실시예에 따른 회로기판(100)에는 제2 전자부품(200)이 더 구비될 수 있다. 이때, 캐패시터, 인덕터, 저항 등의 소자가 제2 전자부품(200)에 해당할 수 있다.Meanwhile, the circuit board 100 according to an embodiment of the present invention may further include a second electronic component 200. At this time, elements such as a capacitor, an inductor, and a resistor may correspond to the second electronic component 200.

제1 전자부품(500)이 어플리케이션 프로세서인 경우, 전원 노이즈를 감소시키기 위하여 캐패시터 등이 어플리케이션 프로세서와 연결될 수 있다. 이때, 캐패시터와 어플리케이션 프로세서 사이의 경로가 짧아질수록 전원 노이즈의 감소 효과가 증대된다.If the first electronic component 500 is an application processor, a capacitor or the like may be connected to the application processor to reduce power supply noise. At this time, as the path between the capacitor and the application processor becomes shorter, the effect of reducing power supply noise increases.

따라서, 제2 전자부품(200)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치될 수 있고, 이에 따라, 전원 노이즈의 감소 효과를 높일 수 있다.
Therefore, at least a part of the second electronic component 200 can be located in a region below the first electronic component 500 in the vertical direction, thereby increasing the effect of reducing the power supply noise.

일실시예에서, 제1 전자부품(500) 수직 하방 영역에 제1 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫스팟 영역의 너비에 대응되도록 결정될 수 있다.
In one embodiment, most of the first heat transfer structure 110 may be located in a region below the first electronic component 500 vertically. The area of the upper surface of the first heat transfer structure 110 may be smaller than the area of the upper surface of the first electronic component 500. Further, the area of the upper surface of the first heat transfer structure 110 may be determined so as to correspond to the width of the hot spot region of the first electronic component 500.

이에 따라, 핫스팟의 열이 제1 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 워피지 감소에 유리하다. 그뿐만 아니라, 제1 열전달용 구조체(110)를 회로기판(100)에 배치시키는 공정의 효율성이 향상될 수 있다.
As a result, the heat of the hot spot can be quickly transferred to the first heat transfer structure 110. Further, it is advantageous in reducing the weight of the circuit board 100 and reducing the warpage. In addition, the efficiency of the step of disposing the first heat transfer structure 110 on the circuit board 100 can be improved.

한편, 제1 전자부품(500)의 수직 하방 영역에 제2 전자부품(200)의 대부분이 위치될 수 있다. 이때, 제1 전자부품(500)의 수직 하방 영역 중에서, 전술한 제1 열전달용 구조체(110)가 위치하지 않는 영역에 제2 전자부품(200)이 위치될 수 있다. 또한, 제1 열전달용 구조체(110)는 제2 전자부품(200)에 비하여 핫스팟에 가까운 영역에 위치될 수 있다.On the other hand, most of the second electronic component 200 can be positioned in a region below the first electronic component 500 in the vertical direction. At this time, the second electronic component 200 may be positioned in a region of the first electronic component 500 that is not vertically below the first heat transfer structure 110. Also, the first heat transfer structure 110 may be located in a region closer to the hot spot than the second electronic component 200. [

도 1 내지 도 4를 참조하면, 제1 코어층(11)에 구비된 캐비티들 내부에 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 삽입될 수 있음이 이해될 수 있을 것이다. 즉, 코어부(10)에 제1 캐비티(C1) 및 제2 캐비티(C2)가 구비되어, 제1 캐비티(C1)에는 제1 열전달용 구조체(110)가 삽입되며, 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입될 수 있다는 것이다. 또한, 제1 전자부품(500)의 수직 하방 영역에서 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 인접되게 배치될 수 있으며, 특히 제1 열전달용 구조체(110)들은 도 4에 예시된 핫스팟 부근에 집중적으로 배치될 수 있음이 이해될 수 있을 것이다.Referring to FIGS. 1 to 4, it can be understood that the first heat transfer structures 110 and the second electronic components 200 can be inserted into the cavities provided in the first core layer 11 will be. That is, the first cavity C1 and the second cavity C2 are provided in the core portion 10, the first heat transfer structure 110 is inserted into the first cavity C1, The second electronic component 200 can be inserted. In addition, the first heat transfer structures 110 and the second electronic components 200 may be disposed adjacent to each other in a region below the first electronic component 500, It will be understood that the present invention can be concentratedly disposed in the vicinity of the hot spot illustrated in FIG.

이에 따라, 제2 전자부품(200)에 의한 전원 노이즈 감소 효과를 최대화 하면서도 핫스팟의 열을 신속하게 이동시킬 수 있다.
As a result, the heat of the hot spot can be quickly moved while maximizing the power noise reduction effect of the second electronic component 200.

일실시예에서, 제1 전자부품(500)은 솔더(S) 등에 의하여 회로기판(100)에 결합될 수 있다. 이때, 제1 전자부품(500)은 솔더(S)에 의하여 전술한 제1 금속패턴(131), 제3 금속패턴(133), 제7 금속패턴(134) 등에 결합될 수 있다.In one embodiment, the first electronic component 500 may be coupled to the circuit board 100 by solder S or the like. At this time, the first electronic component 500 may be coupled to the first metal pattern 131, the third metal pattern 133, the seventh metal pattern 134, or the like by the solder S.

또한, 회로기판(100)의 제2 금속패턴(141), 제4 금속패턴(142), 제5 금속패턴(143), 제6 금속패턴(144) 등은 솔더(S)를 매개로 메인보드 등의 부가기판(800)에 연결될 수 있다. 일실시예에서, 제2 금속패턴(141)과 부가기판(800) 사이에는 일반적인 솔더(S)가 아니라 제1 열전달용 구조체(110)와 유사한 재질 및 형상으로 이루어지는 제3 열전달용 구조체(L1)가 구비될 수 있다. 즉, 제1 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 덩어리 형상을 이루는 제3 열전달용 구조체(L1)를 이용하여 제2 금속패턴(141)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제3 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.
The second metal pattern 141, the fourth metal pattern 142, the fifth metal pattern 143 and the sixth metal pattern 144 of the circuit board 100 are electrically connected to each other through the solder S, May be connected to the additional substrate 800. A third heat transfer structure L1 having a similar material and shape to the first heat transfer structure 110 is formed between the second metal pattern 141 and the additional substrate 800, May be provided. That is, in order to quickly transfer the heat of the first heat transfer structure 110 to the additional substrate 800, a third heat transfer structure L1 having a larger thermal conductivity than the general solder S The second metal pattern 141 and the additional substrate 800 can be connected to each other. In addition, the heat dissipating unit L2 may be provided on the additional substrate 800 so that the heat of the third heat transfer structure L1 can be quickly received and dispersed or diverged. The heat dissipating unit L2 is exposed in the direction of the top surface of the additional substrate 800 and may be exposed in a downward direction as needed to improve heat dissipation efficiency.

이에 따라, 핫스팟에서 발생된 열이 제1 금속패턴(131)-제1 비아(V1)-제1 열전달용 구조체(110)-제2 비아(V2)-제2 금속패턴(141)의 경로를 거쳐 부가기판(800)으로 신속하게 전달될 수 있다.Accordingly, the heat generated in the hot spot is transmitted through the path of the first metal pattern 131 - the first via V1 - the first heat transfer structure 110 - the second via V2 - the second metal pattern 141 And can be quickly transferred to the additional substrate 800.

한편, 도 1에 예시된 바와 같이 제1 금속패턴(131) 내지 제7 금속패턴(134)이 절연부 외면으로 노출되게 구비되는 경우, 제1 내지 제4 금속패턴(142)은 일종의 접속패드로써의 기능을 수행할 수 있다. 또한, 도시되지는 않았지만, 금속패턴의 일부를 노출시키면서 금속패턴의 다른 부분들과 절연부 등을 보호하기 위하여 솔더레지스트층이 구비될 수도 있다. 또한, 솔더레지스트층 외부로 노출된 금속패턴들의 표면에는 니켈-금 도금층 등 다양한 표면처리층이 구비될 수 있다.
1, when the first to fourth metal patterns 131 to 134 are exposed on the outer surface of the insulating part, the first to fourth metal patterns 142 are a kind of connection pad Can be performed. Also, although not shown, a solder resist layer may be provided to protect other portions of the metal pattern, the insulating portion, and the like while exposing a part of the metal pattern. The surface of the metal patterns exposed to the outside of the solder resist layer may be provided with various surface treatment layers such as a nickel-gold plating layer.

그라파이트 또는 그래핀 등은 일반적으로 층상 구조를 이루며, 각 층 상호간의 결합력인 층간 결합력이 작은 편이다. 따라서, 제1 열전달용 구조체(110)를 그라파이트 또는 그래핀으로 구현할 경우, 제1 열전달용 구조체(110)를 제조하거나, 제1 열전달용 구조체(110)를 포함하는 회로기판(100)을 제조하는 과정에서, 그라파이트 또는 그래핀의 층들이 분리되는 형태로 손상이 발생될 수 있다. 또한, 회로기판(100)이 완성된 이후에도 그라파이트 또는 그래핀의 층간 박리 등으로 인하여 신뢰성이 감소될 수 있다.Graphite or graphene generally have a layered structure, and the interlayer bonding force, which is a bonding force between layers, is small. Therefore, when the first heat transfer structure 110 is formed of graphite or graphene, the first heat transfer structure 110 is manufactured, or the circuit board 100 including the first heat transfer structure 110 is manufactured In the process, damage can occur in the form of separate layers of graphite or graphene. Further, even after the circuit board 100 is completed, the reliability can be reduced due to delamination of graphite or graphene or the like.

이러한 문제점들을 해결하기 위하여, 본 발명의 일실시예에서는, 제1 열전달용 구조체(110)의 표면에 프라이머층(111)을 구비한다.In order to solve these problems, in one embodiment of the present invention, a primer layer 111 is provided on the surface of the first heat transfer structure 110.

일실시예에서, 프라이머층(111)은 이소 프로필 알코올(Iso Propyl Alcohol;IPA) 또는 아크릴(Acryl)계 실란(Silan)을 포함하는 프라이머로 이루어질 수 있다. 또한, 프라이머층(111)은 MPS(3-(trimethoxysilyl)propylmethacrylate) 로 이루어질 수 있으며, 실란(Silan)계 첨가제가 추가될 수 있다.In one embodiment, the primer layer 111 may comprise a primer comprising isopropyl alcohol (IPA) or acrylic silane. In addition, the primer layer 111 may be made of MPS (3- (trimethoxysilyl) propylmethacrylate), and a silane-based additive may be added.

이와 같이 제1 열전달용 구조체(110)의 표면에 프라이머층이 구비됨에 따라, 그라파이트 또는 그래핀의 층간 결합력이 향상되며, 그 결과 제1 열전달용 구조체(110)의 제조과정 및 제1 열전달용 구조체(110)를 포함하는 회로기판(100) 제조과정에서의 손상 위험성이 감소될 수 있다. 또한, 회로기판(100) 완성 후에도 신뢰성이 개선될 수 있다.
Since the primer layer is provided on the surface of the first heat transfer structure 110, the interlayer coupling force of the graphite or the graphene is improved. As a result, the manufacturing process of the first heat transfer structure 110, The risk of damage in the process of manufacturing the circuit board 100 including the circuit board 110 can be reduced. In addition, the reliability can be improved even after the circuit board 100 is completed.

한편, 제1 열전달용 구조체(110)의 표면이 절연부와 직접 접촉될 경우 리플로우(Reflow) 공정이나 솔더팟(Solder pot) 공정 등을 진행하는 과정에서 제1 열전달용 구조체(110)와 절연부 사이가 벌어지는 현상이 발생될 수 있으며, 이러한 현상을 디라미네이션(Delamination) 현상이라고 칭하기도 한다. 이때, 전술한 프라이머층(111)은 제1 열전달용 구조체(110)와 절연부 사이의 밀착력을 향상시키는 기능도 수행할 수 있다.When the surface of the first heat transfer structure 110 is in direct contact with the insulating portion, the first heat transfer structure 110 is insulated from the first heat transfer structure 110 during a reflow process, a solder pot process, There may be a phenomenon in which a gap between portions is generated, and this phenomenon is also referred to as a delamination phenomenon. At this time, the primer layer 111 may also function to improve the adhesion between the first heat transfer structure 110 and the insulating portion.

도 10a는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 10b는 열전달용 구조체의 표면에 프라이머층(111)을 구비한 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다. 그리고, 도 11a는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 리플로우 테스트를 수행한 결과를 개략적으로 예시하고, 도 11b는 열전달용 구조체에 직접 절연부를 접촉시킨 상태에서 솔더팟 테스트를 수행한 결과를 개략적으로 예시한다.
10A schematically shows a result of performing a reflow test in a state that a primer layer 111 is provided on a surface of a heat-conducting structure, FIG. 10B illustrates a state in which a primer layer 111 is provided on a surface of the heat- The solder pot test is performed in the following manner. 11A schematically illustrates a result of performing the reflow test in a state where the insulation portion is in direct contact with the heat transfer structure, and FIG. 11B illustrates a result of performing the solder pot test in a state where the insulation portion is in direct contact with the heat transfer structure As shown in FIG.

도 10a 내지 도 11b를 참조하면, 프라이머층(111)이 없을 경우 리플로우 공정을 수행하거나 솔더(S)팟 공정을 수행하게 되면 열전달용 구조체와 절연부 사이에 들뜬 공간(D)이 형성되지만, 열전달용 구조체의 표면에 프라이머가 구비됨에 따라 열전달용 구조체와 절연부 사이의 밀착력이 향상될 수 있음이 이해될 수 있을 것이다. 여기서, 열전달용 구조체는 전술한 제1 열전달용 구조체(110) 또는 후술된 제2 열전달용 구조체 중 적어도 하나를 의미할 수 있다.
10A to 11B, when the reflow process or the solder S pod process is performed in the absence of the primer layer 111, an open space D is formed between the heat transfer structure and the insulation portion, It will be understood that the adhesion between the heat transfer structure and the insulating portion can be improved by providing the primer on the surface of the heat transfer structure. Here, the heat transfer structure may mean at least one of the first heat transfer structure 110 or the second heat transfer structure described below.

이에 따라, 본 발명의 일실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)와 절연부 사이의 디라미네이션 현상이 감소될 수 있다.
Accordingly, the delamination phenomenon between the first heat transfer structure 110 and the insulating portion can be reduced in the circuit board 100 according to an embodiment of the present invention.

한편, 도 1 등을 다시 참조하면, 제1 열전달용 구조체(110)의 표면에 프라이머층(111)이 구비된 경우, 전술한 제1 비아(V1)나 제2 비아(V2)는 프라이머층(111)을 관통하여 제1 열전달용 구조체(110), 특히 그라파이트 또는 그래핀과 직접 접촉될 수 있다. 이에 따라, 프라이머층(111)으로 인한 열전달 성능 감소를 최소화할 수 있다.
1 and the like, when the primer layer 111 is provided on the surface of the first heat transfer structure 110, the first via V1 and the second via V2 described above are formed on the primer layer 111, and may be in direct contact with the first heat transfer structure 110, particularly graphite or graphene. Thus, the reduction of the heat transfer performance due to the primer layer 111 can be minimized.

다른 실시예에서, 그라파이트 또는 그래핀의 표면에 프라이머층(111)이 형성되어 이루어지는 단위체 복수 개(110-1, 110-2, 110-3, 110-4)가 서로 접촉되도록 배열되어 제1 열전달용 구조체(110)를 이룰 수 있다. 여기서, 단위체는 그라파이트 또는 그래핀이 적어도 한 층 이상 적층된 것의 표면에 프라이머층(111)이 구비된 것일 수 있다.
In another embodiment, a plurality of unit pieces 110-1, 110-2, 110-3, and 110-4 formed by forming a primer layer 111 on the surface of graphite or graphene are arranged so as to be in contact with each other, The structure 110 can be formed. Here, the unit body may be one in which at least one layer of graphite or graphene is stacked, and a primer layer 111 is provided on the surface of the unit body.

이때, 단위체 각각은 그라파이트 또는 그래핀의 XY 평면이 수직 방향과 평행을 이루게 배열됨으로써 수직방향의 열전달 성능을 극대화할 수 있다. 즉, 제1 전자부품(500)에서 발생된 열이 제1 금속패턴(131) 및 제1 비아(V1)를 거쳐 제1 열전달용 구조체(110)에 전달되며, 단위체의 XY평면을 따라 신속하게 하방으로 이동된 후, 제2 비아(V2) 및 제2 금속패턴(141) 방향으로 이동될 수 있다는 것이다.
At this time, each unit body is arranged so that the XY plane of the graphite or graphene is parallel to the vertical direction, thereby maximizing the heat transfer performance in the vertical direction. That is, the heat generated in the first electronic component 500 is transmitted to the first heat transfer structure 110 through the first metal pattern 131 and the first via V1, And can be moved in the direction of the second via V2 and the second metal pattern 141 after being moved downward.

또한, 단위체들 각각은 수평방향으로 배열되면서 서로 접촉될 수 있다. 즉, 그라파이트 또는 그래핀의 XY 평면이 수직방향과 평행을 이루도록 배열된 단위체들 각각이, 그라파이트 또는 그래핀의 Z축 방향으로 연속적으로 배열될 수 있다는 것이다.Further, each of the unit pieces may be arranged in the horizontal direction and contact with each other. That is, each of the unit pieces arranged such that the XY plane of the graphite or graphene is parallel to the vertical direction can be continuously arranged in the Z axis direction of the graphite or graphene.

이에 따라, 열전도 경로 상에서 프라이머층으로 인한 수직방향의 열전도 성능 감소가 최소화되면서도 제1 열전달용 구조체(110) 자체의 부피를 증가시킬 수 있다. 또한, 제1 열전달용 구조체(110)의 부피가 동일한 경우를 기준으로, 단위체(110-1~4)의 수가 증가될 수록 단위체 각각을 이루는 그라파이트 또는 그래핀의 층수가 감소된다. 그 결과, 더 적은 수의 층상구조를 이루는 그라파이트 또는 그래핀 덩어리에 프라이머층(111)에 의한 압축력이 인가되므로, 각 층에 분배되는 압축력은 증가하게 된다. 따라서, 단위체를 이루는 그라파이트 또는 그래핀의 층상 구조가 박리되는 현상이 더욱 감소될 수 있는 것이다.Accordingly, it is possible to increase the volume of the first heat transfer structure 110 itself while minimizing the decrease in the thermal conductivity in the vertical direction due to the primer layer on the heat conduction path. In addition, as the number of the unit bodies 110-1 to 110-4 is increased, the number of layers of the graphite or graphene forming each of the unit bodies is reduced based on the case where the first heat transfer structures 110 have the same volume. As a result, the compressive force by the primer layer 111 is applied to the graphite or graphene agglomerates having a smaller number of layered structures, so that the compressive force distributed to each layer increases. Therefore, the phenomenon of peeling of the layered structure of the graphite or graphene constituting the unit can be further reduced.

다른 한편으로, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자는 미도시된 별도의 접지단자(Ground terminal)와 전기적으로 연결될 수 있다. 여기서, 접지단자는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.On the other hand, a terminal connected to the first metal pattern 131 among the terminals of the first electronic component 500 may be electrically connected to a separate ground terminal (not shown). Here, the ground terminal may be provided on at least one of the circuit board 100 and the additional substrate 800.

또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 더미단자일 수 있다. 이때, 더미단자는 제1 전자부품(500)의 열을 제1 전자부품(500) 외부로 전달하는 통로로써의 기능만을 수행하는 것일 수도 있다.In addition, a terminal connected to the first metal pattern 131 among the terminals of the first electronic component 500 may be a dummy terminal. At this time, the dummy terminal may function only as a passage for transmitting the heat of the first electronic part 500 to the outside of the first electronic part 500.

도 1 내지 도 9를 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은 코어부(10)를 포함할 수 있다. 코어부(10)는 회로기판(100)의 강성을 보강하여 워피지로 인한 문제를 완화시키는 역할을 수행할 수 있다. 또한, 열전도성이 큰 물질을 코어부(10)에 포함시킴으로써, 전술한 핫스팟 등의 국지적 영역에서 발생된 열을 회로기판(100)의 다른 부분으로 신속하게 분산시켜 과열로 인한 문제를 완화시킬 수도 있다.Referring to FIGS. 1 to 9, a circuit board 100 according to an embodiment of the present invention may include a core portion 10. The core portion 10 reinforces the rigidity of the circuit board 100 and can mitigate the problem caused by warpage. By including a material having a high thermal conductivity in the core portion 10, it is possible to quickly disperse the heat generated in the local region such as the hot spot described above to other portions of the circuit board 100 to mitigate the problem of overheating have.

한편, 코어부(10)의 상면에는 제1 상부 절연층(121)이 구비되고, 코어부(10)의 하면에는 제1 하부 절연층(121')이 구비될 수 있다. 또한, 필요에 따라 제2 상부 절연층(122) 및 제2 하부 절연층(122')이 더 구비될 수도 있다.The first upper insulating layer 121 may be formed on the upper surface of the core portion 10 and the first lower insulating layer 121 may be provided on the lower surface of the core portion 10. In addition, the second upper insulating layer 122 and the second lower insulating layer 122 'may be further provided if necessary.

일실시예에서, 코어부(10)에는 제2 열전달용 구조체가 포함될 수 있다. 예컨대, 코어부(10)는 그라파이트 또는 그래핀 등으로 이루어진 제1 코어층(11)을 포함할 수 있다. 여기서, 그라파이트 등은 XY 평면 방향으로의 열전도도가 월등히 높으며, 이에 따라, 열을 효과적이고 신속하게 확산시킬 수 있다.In one embodiment, the core portion 10 may include a second heat transfer structure. For example, the core portion 10 may include a first core layer 11 made of graphite, graphene or the like. Here, the graphite or the like has a much higher thermal conductivity in the XY plane direction, and accordingly, the heat can be diffused effectively and quickly.

일실시예에서, 제2 열전달용 구조체는 제1 열전달용 구조체(110)의 측면에 직접 접촉될 수 있다. 예컨대, 코어부(10)에 구비되는 제1 캐비티(C1)로 제2 열전달용 구조체의 측면이 노출되고, 제1 열전달용 구조체(110)가 제1 캐비티(C1)에 접촉될 수 있다는 것이다. 다른 실시예에서, 제2 열전달용 구조체와 제1 열전달용 구조체(110) 사이의 영역에 열전도성이 높은 물질이 구비될 수도 있다. 이때 열전도성이 높은 물질로 써멀 인터페이스 머터리얼(Thermal Interface Material; TIM)을 적용할 수 있다. 이 TIM에는 고분자-금속 복합재료, 세라믹 복합재료 및 탄소계 복합 재료 등이 포함될 수 있다. 예컨대, 에폭시와 탄소섬유 충전제가 혼합된 물질(열전도도 약 660W/mk), 질화실리콘(Silicon Nitride; Si3N4, 열전도도 약 200~320W/mk), 에폭시와 질화붕소(Boron Nitride; BN, 열전도도 약 19W/mk)가 써멀 인터페이스 머터리얼로 적용될 수 있다. 이에 따라, 제1 열전달용 구조체(110)로 유입된 열이, 수직방향으로 이동될 뿐만 아니라, 제2 열전달용 구조체를 통해 수평방향으로도 신속하게 분산될 수 있다.In one embodiment, the second heat transfer structure may be in direct contact with the side surface of the first heat transfer structure 110. For example, the side surface of the second heat transfer structure may be exposed to the first cavity C1 provided in the core portion 10, and the first heat transfer structure 110 may be brought into contact with the first cavity C1. In another embodiment, a material having high thermal conductivity may be provided in a region between the second heat transfer structure and the first heat transfer structure 110. At this time, a thermal interface material (TIM) can be applied as a material having high thermal conductivity. The TIM may include a polymer-metal composite material, a ceramic composite material, and a carbon-based composite material. (Thermal conductivity of about 660 W / mK), silicon nitride (Si3N4, thermal conductivity of about 200 to 320 W / mk), epoxy and boron nitride (BN, thermal conductivity About 19 W / mk) can be applied as a thermal interface material. Accordingly, the heat introduced into the first heat transfer structure 110 can be dispersed not only in the vertical direction but also in the horizontal direction through the second heat transfer structure.

이렇게, 제1 열전달용 구조체(110)와 제2 열전달용 구조체가 직접 접촉되거나 TIM을 매개로 연결됨에 따라, 제1 전자부품(500) 등의 열이 제1 열전달용 구조체(110)로 신속하게 이동된 후, 하방으로만 전달되는 경우에 비하여 더 신속하게 열이 분산될 수 있다. 또한, 회로기판(100)의 관점에서 핫스팟 등의 특정 영역만 과도하게 온도가 상승하는 경우에 비하여, 회로기판(100) 전체에 고르게 열이 분산됨에 따라 회로기판(100)에 탑재된 각종 부품이나 요소들 각각의 온도 편차가 완화될 수 있으므로 신뢰성이 향상될 수 있다. 또한, 회로기판(100) 전체로 신속하게 열이 분산되므로, 회로기판(100) 전체가 일종의 방열판 역할을 수행하게 되어 결과적으로 방열 면적이 증가되는 효과를 구현할 수 있다.As the first heat transfer structure 110 and the second heat transfer structure are in direct contact with each other or are connected to each other through the TIM, the heat of the first electronic component 500 and the like can be quickly transferred to the first heat transfer structure 110 The heat can be dispersed more quickly than when it is transferred only downward. In addition, as compared with the case where the temperature rises excessively only in a specific region such as a hot spot from the viewpoint of the circuit board 100, various components mounted on the circuit board 100 Reliability can be improved since the temperature deviation of each of the elements can be mitigated. In addition, since the heat is quickly dispersed to the entire circuit board 100, the entire circuit board 100 functions as a heat sink, and as a result, the heat radiating area can be increased.

일실시예에서, 코어부(10)의 표면에는 제1 회로패턴(P1) 및 제2 회로패턴(P2) 등이 구비될 수 있고, 코어를 관통하는 스루비아(TV)에 의하여 제1 회로패턴(P1)과 제2 회로패턴(P2)이 전기적으로 연결될 수 있다. 또한, 제1 회로패턴(P1)은 제4 비아(V4)에 의하여 제3 금속패턴(133)과 연결될 수 있고, 제2 회로패턴(P2)은 제5 비아(V5)에 의하여 제4 금속패턴(142)과 연결될 수 있다. 그리고, 제3 금속패턴(133)은 솔더(S)에 의하여 제1 전자부품(500)과 연결될 수 있으며, 제4 금속패턴(142)은 솔더(S)에 의하여 부가기판(800)의 접속패드(810)와 연결될 수 있다. 이에 따라, 제1 전자부품(500)과 부가기판(800) 사이에 전기적 신호를 송수신할 수 있게 된다.The first circuit pattern P1 and the second circuit pattern P2 may be provided on the surface of the core portion 10 and the first circuit pattern P1 may be formed on the surface of the core portion 10 by the through- The first circuit pattern P1 and the second circuit pattern P2 may be electrically connected. The first circuit pattern P1 can be connected to the third metal pattern 133 by the fourth vias V4 and the second circuit pattern P2 can be connected to the fourth metal pattern 133 by the fifth vias V5. Lt; RTI ID = 0.0 > 142 < / RTI > The third metal pattern 133 may be connected to the first electronic component 500 by the solder S and the fourth metal pattern 142 may be connected to the connection pad of the additional substrate 800 by the solder S. [ Lt; RTI ID = 0.0 > 810 < / RTI > As a result, electrical signals can be transmitted and received between the first electronic component 500 and the additional substrate 800. [

한편, 제1 코어층(11)의 일면에는 제2 코어층(12)이 구비되고, 제1 코어층(11)의 타면에는 제3 코어층(13)이 구비될 수 있다. 일실시예에서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나는 PPG 등의 절연물질로 이루어질 수 있다. 다른 실시예에서, 제2 코어층(12) 및 제3 코어층(13)은 구리나 인바(Invar) 등의 금속으로 이루어질 수도 있다. 또 다른 실시예에서, 제1 코어층(11)이 인바(Invar)로 이루어지고 제2 코어층(12) 및 제3 코어층(13)이 구리로 이루어질 수도 있다. 여기서, 제2 코어층(12) 및 제3 코어층(13)중 적어도 하나가 도전성 물질로 이루어진 경우에는, 코어부(10) 표면에 제1 회로패턴(P1)이나 제2 회로패턴(P2) 등이 구비됨에 따라 의도하지 않은 경로로 신호가 전송되는 문제가 발생될 수 있으므로, 코어부(10)의 표면에 절연성을 확보하기 위한 수단이 구비될 수 있다.The first core layer 11 may have a second core layer 12 on one side and the third core layer 13 on the other side of the first core layer 11. In one embodiment, at least one of the second core layer 12 and the third core layer 13 may be made of an insulating material such as PPG. In another embodiment, the second core layer 12 and the third core layer 13 may be made of a metal such as copper or Invar. In another embodiment, the first core layer 11 may be made of Invar and the second core layer 12 and the third core layer 13 may be made of copper. When at least one of the second core layer 12 and the third core layer 13 is made of a conductive material, the first circuit pattern P1 or the second circuit pattern P2 is formed on the surface of the core portion 10, The signal may be transmitted through an unintended path. Therefore, a means for securing insulation on the surface of the core portion 10 may be provided.

일실시예에서, 코어부(10)의 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입된다. 그리고, 제2 전자부품(200)은 제6 비아(V6)에 의하여 제7 금속패턴(134)과 연결되고, 제7 비아(V7)에 의하여 제6 금속패턴(144)과 연결될 수 있다. 한편, 제2 전자부품(200)은 인덕터, 캐패시터 등의 수동소자일 수 있으며, 필요에 따라 IC 등의 능동소자가 제2 전자부품(200)으로써 탑재될 수도 있다. 특히, 제2 전자부품(200)이 캐패시터인 경우, 제7 금속패턴(134)과 연결되는 제1 전자부품(500)의 단자는 전원단자일 수 있다. 즉, 제2 전자부품(200)이 디커플링 캐패시터로써 탑재되어 제1 전자부품(500)의 전원 노이즈를 감소시키는 역할을 수행할 수 있다는 것이다.In one embodiment, the second electronic component 200 is inserted into the second cavity C2 of the core portion 10. The second electronic component 200 may be connected to the seventh metal pattern 134 by the sixth via V6 and may be connected to the sixth metal pattern 144 by the seventh via V7. Meanwhile, the second electronic component 200 may be a passive component such as an inductor or a capacitor, and an active component such as an IC may be mounted as the second electronic component 200, if necessary. In particular, when the second electronic component 200 is a capacitor, the terminal of the first electronic component 500 connected to the seventh metal pattern 134 may be a power supply terminal. That is, the second electronic component 200 may be mounted as a decoupling capacitor to reduce power supply noise of the first electronic component 500.

이 경우, 제2 전자부품(200)과 제1 전자부품(500) 사이의 경로가 짧아질 수록 노이즈 감소효과가 향상되는데, 이를 위하여 본 발명의 일실시예에 따른 회로기판(100)에서는 제2 전자부품(200)의 적어도 일부가 제1 전자부품(500)의 수직 하방 영역에 배치한다.In this case, as the path between the second electronic component 200 and the first electronic component 500 is shortened, the noise reduction effect is improved. To this end, in the circuit board 100 according to the embodiment of the present invention, At least a part of the electronic component (200) is disposed in a region below the first electronic component (500).

도시되지는 않았지만, 코어부(10)를 관통하는 캐비티 대신 코어부(10)의 일부가 함몰된 리세스부가 구비될 수 있으며, 이 리세스부에 제1 열전달용 구조체(110)나 제2 전자부품(200)을 삽입할 수 있다.
Although not shown, a recess may be provided in which a part of the core portion 10 is embedded instead of a cavity passing through the core portion 10, and the first heat transfer structure 110 or the second The component 200 can be inserted.

한편, 도 1을 참조하면, 제1 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 두껍게 구현될 수 있다. 더 나아가, 제1 열전달용 구조체(110)의 상면은 제1 회로패턴(P1)의 상면에 비하여 회로기판(100)의 상면에 가깝게 위치될 수 있다. 이에 따라, 제1 열전달용 구조체(110)의 열용량이 증가되어 열을 머금는 기능이 향상될 수 있다. 또한, 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.1, the thickness of the first heat transfer structure 110 may be greater than the thickness from the lower surface of the second circuit pattern P2 to the upper surface of the first circuit pattern P1. Furthermore, the upper surface of the first heat transfer structure 110 may be positioned closer to the upper surface of the circuit board 100 than the upper surface of the first circuit pattern P1. Accordingly, the heat capacity of the first heat transfer structure 110 is increased, and the function of cooling the heat can be improved. In addition, the distance between the first heat transfer structure 110 and the hot spot is reduced, and the time required for the heat of the hot spot to move to the first heat transfer structure 110 can be further shortened.

또한, 도 2를 참조하면, 제1 상부 절연층(121) 상에 제2 상부 절연층(122)이 형성될 수도 있지만, 이 경우에도, 회로기판(100)의 외면과 제1 열전달용 구조체(110) 사이에 구비되는 제1 비아(V1) 또는 제2 비아(V2)의 높이는 회로기판(100)의 외면과 내층패턴(P1', P2') 사이를 연결하는 비아의 높이보다 작도록 함으로써 제1 열전달용 구조체(110)의 열용량을 증가시키는 동시에 열 분산 속도를 향상시킬 수 있음이 이해될 수 있을 것이다.2, the second upper insulating layer 122 may be formed on the first upper insulating layer 121. In this case, however, the outer surface of the circuit board 100 and the first heat- The height of the first via V1 or the second via V2 provided between the inner layer patterns P1 'and P2' is made smaller than the height of the vias connecting between the outer surface of the circuit board 100 and the inner layer patterns P1 'and P2' It will be understood that the heat capacity of the heat transfer structure 110 can be increased and the heat dissipation rate can be improved.

도 6을 참조하면, 코어부(10)의 표면에 절연막(14)이 구비될 수 있다. 일실시예에서, 제1 코어층(11) 내지 제3 코어층(13)이 열전도성을 가질 뿐만 아니라 전기 전도성을 가질 수도 있다. 따라서, 코어부(10) 표면에 제1 회로패턴(P1) 등을 구비할 경우 코어부(10)에 의하여 원하지 않는 경로로 통전되는 현상을 방지할 필요가 있다. 여기서 절연막(14)은 페럴린(Parylene) 등을 코어부(10) 표면에 기상증착하여 형성될 수 있다. 즉, 도 6에 예시된 스루비아(TV)를 형성하기 위한 스루비아홀을 코어부(10)에 가공한 상태에서, 코어부(10) 표면에 절연물질을 제공함으로써 스루비아(TV)홀 내부에도 절연막(14)을 형성할 수 있다. 이에 따라 스루비아(TV)나 제1 회로패턴(P1), 제2 회로패턴(P2) 등과 코어부(10) 사이의 절연성을 확보할 수 있게 되는 것이다.Referring to FIG. 6, an insulating film 14 may be provided on the surface of the core portion 10. In one embodiment, the first to third core layers 11 to 13 may have electrical conductivity as well as have thermal conductivity. Therefore, when the first circuit pattern P1 is provided on the surface of the core portion 10, it is necessary to prevent the core portion 10 from being energized by an undesired path. Here, the insulating film 14 may be formed by vapor-depositing ferrite or the like on the surface of the core portion 10. That is, by providing an insulating material on the surface of the core portion 10 in a state where the through-hole for forming the through-via (TV) illustrated in FIG. 6 is processed in the core portion 10, The insulating film 14 can be formed. This makes it possible to secure the insulation between the core portion 10 and the through-via (TV), the first circuit pattern P1, the second circuit pattern P2, and the like.

한편, 일실시예에서, 제2 코어층(12)과 제3 코어층(13)을 관통하여 제1 코어층(11)의 일부를 노출시키는 코어비아홀 형성될 수 있다. 이 코어비아홀에 도전성 물질이 구비되어 이루어지는 제8비아는 제1 코어층(11)과 직접 접촉될 수 있다. 여기서, 코어비아홀이 구비된 상태에서 코어부(10) 표면에 절연막(14)을 형성할 경우, 노출된 제1 코어층(11) 표면에도 절연막(14)이 형성되므로 제1 코어층(11)과 제8 비아(V8)는 절연막(14)을 사이에 두고 접촉될 수 있다. 이렇게 제1 코어층(11)과 직접(또는 절연막(14)이 있을 경우 간접)적으로 접촉되는 제8 비아(V8)로 열이 이동될 경우 제1 코어층(11)을 따라 회로기판(100)에 수평인 방향으로 열이 신속하게 분산될 수 있게 된다.Meanwhile, in one embodiment, a core via hole may be formed through the second core layer 12 and the third core layer 13 to expose a portion of the first core layer 11. The eighth via formed by providing the core via hole with the conductive material may be in direct contact with the first core layer 11. [ The insulating layer 14 is formed on the surface of the exposed first core layer 11 when the insulating layer 14 is formed on the surface of the core portion 10 with the core via hole. And the eighth via V8 may be in contact with each other with the insulating film 14 therebetween. When the heat is transferred to the eighth via V8 directly contacting the first core layer 11 (or indirectly when the insulating film 14 is present), the first core layer 11 is electrically connected to the circuit board 100 The heat can be quickly dispersed in the horizontal direction.

일실시예에서 제2 열전달용 구조체가 그라파이트 또는 그래핀으로 이루어질 수 있는데, 이 경우 그라파이트 또는 그래핀 등은 층간 결합력이 상대적으로 낮은 편이다. 따라서, 회로기판(100)을 제조하는 과정에서 제2 열전달용 구조체가 파손되거나, 회로기판(100)이 완성된 후에도 층간 결합력이 약화되어 신뢰성 문제를 유발할 수 있다.
In one embodiment, the second heat transfer structure may be made of graphite or graphene. In this case, graphite or graphene has a relatively low interlayer bonding force. Therefore, even after the second heat transfer structure is damaged in the process of manufacturing the circuit board 100 or the circuit board 100 is completed, the interlayer coupling force may be weakened, which may cause reliability problems.

도 6에 예시된 바와 같이, 제1 코어층(11)에 관통공(11c)이 구비되고, 제2 코어층(12) 및 제3 코어층(13)이 관통공(11c)를 통해 일체로 연결되어 제1 코어층(11)을 견고하게 지지하도록 할 수 있다. 이에 따라, 제1 코어층(11)이 그라파이트 등으로 이루어지더라도 층간 결합력이 강화될 수 있다.6, the first core layer 11 is provided with a through hole 11c and the second core layer 12 and the third core layer 13 are integrally formed through the through hole 11c So that the first core layer 11 can be firmly supported. Accordingly, even if the first core layer 11 is made of graphite or the like, the interlayer coupling force can be strengthened.

도 7을 참조하면, 제1 코어층(11) 외면에 프라이머층(111)이 구비된 예가 도시되어 있다. 즉, 그라파이트 시트의 외면에 프라이머층(111)을 구비함으로써 층간 결합력을 향상시킬 수 있다는 것이다. 이때, 프라이머층(111)은 그라파이트의 끼리의 층간 결합력을 향상시킬 뿐만 아니라, 제1 코어층(11)과 제2 코어층(12) 사이 및 제1 코어층(11)과 제3 코어층(13) 사이의 층간 결합력을 향상시키는 기능도 수행할 수 있다.Referring to FIG. 7, an example in which the primer layer 111 is provided on the outer surface of the first core layer 11 is shown. That is, the interlayer coupling force can be improved by providing the primer layer 111 on the outer surface of the graphite sheet. At this time, the primer layer 111 not only improves the interlayer coupling force between the graphites but also improves the interlayer coupling force between the first core layer 11 and the second core layer 12 and between the first core layer 11 and the third core layer 11 13) can be also improved.

다른 실시예에서, 도 8을 참조하면, 그라파이트의 표면에 프라이머층(111)이 구비되어 이루어지는 단위체들(11-1, 11-2, 11-3, 11-4)을 수직방향으로 적층하여 제1 코어층(11)을 구현할 수 있다. 이 경우 제1 코어층(11)의 수평방열 기능 감소를 최소화하면서도 제1 코어층(11)의 수직방향의 박리 문제를 완화시킬 수 있다.8, the unit pieces 11-1, 11-2, 11-3, and 11-4 having the primer layer 111 on the surface of the graphite are stacked in the vertical direction, One core layer 11 can be realized. In this case, the problem of peeling in the vertical direction of the first core layer 11 can be alleviated while the decrease in the horizontal heat radiation function of the first core layer 11 is minimized.

또 다른 실시예에서, 도 9를 참조하면, 그라파이트의 표면에 프라이머층(111)이 구비되어 이루어지는 단위체들(11-1', 11-2', 11-3', 11-4')을 수평방향으로 결합하여 제1 코어층(11)을 구현할 수 있다. 여기서, 그라파이트의 XY 평면은 수직방향에 평행하도록 배치될 수 있다. 이 경우, 수평방향의 방열기능은 다소 감소되지만, 제1 코어층(11)을 이용한 수직방열 성능이 향상될 수 있다.
9, the unit pieces 11-1 ', 11-2', 11-3 ', and 11-4' including the primer layer 111 on the surface of the graphite are arranged horizontally Direction to form the first core layer 11. Here, the XY plane of the graphite can be arranged to be parallel to the vertical direction. In this case, although the heat radiation function in the horizontal direction is somewhat reduced, the vertical heat radiation performance using the first core layer 11 can be improved.

도 12는 본 발명의 일실시예에 따른 코어부(10)를 처리하는 과정을 설명하기 위한 도면이다. 도 12를 참조하면, 제1 코어층(11), 제2 코어층(12) 및 제3 코어층(13)을 포함하는 코어에 비아홀을 형성하고, 비아홀 내면을 포함하여 코어 표면에 절연막(14)을 형성한 후 제1 회로패턴(P1), 스루비아(TV), 제2 회로패턴(P2)을 형성할 수 있다. 이에 따라, 제1 회로패턴(P1) 등과 코어부(10) 사이의 절연성이 확보될 수 있다.12 is a view for explaining a process of processing the core unit 10 according to an embodiment of the present invention. 12, a via hole is formed in a core including a first core layer 11, a second core layer 12, and a third core layer 13, and an insulating film 14 The first circuit pattern P1, the through-via TV, and the second circuit pattern P2 can be formed. Thus, the insulation between the first circuit pattern P1 and the like and the core portion 10 can be secured.

100 : 회로기판 110 : 제1 열전달용 구조체
111 : 프라이머층 120 : 절연부
121 : 제1 상부 절연층 121': 제1 하부 절연층
122 : 제2 상부 절연층 122': 제2 하부 절연층
131 : 제1 금속패턴 133 : 제3 금속패턴
134 : 제7 금속패턴 141 : 제2 금속패턴
142 : 제4 금속패턴 143 : 제5 금속패턴
144 : 제6 금속패턴 S : 솔더
200 : 제2 전자부품 V1 : 제1 비아
V2 : 제2 비아 V4 : 제4 비아
V5 : 제5 비아 V6 : 제6 비아
V7 : 제7 비아 V8 : 제8 비아
10 : 코어부 11 : 제1 코어층
12 : 제2 코어층 13 : 제3 코어층
14 : 절연막 P1 : 제1 회로패턴
P2 : 제2 회로패턴 TV : 스루비아
500 : 제1 전자부품 800 : 부가기판
810 : 접속패드 L1 : 제3 열전달용 구조체
L2 : 방열부 C1 : 제1 캐비티
C2 : 제2 캐비티 100: circuit board 110: first heat transfer structure
111: primer layer 120: insulating part
121: first upper insulating layer 121 ': first lower insulating layer
122: second upper insulating layer 122 ': second lower insulating layer
131: first metal pattern 133: third metal pattern
134: seventh metal pattern 141: second metal pattern
142: fourth metal pattern 143: fifth metal pattern
144: Sixth metal pattern S: Solder
200: second electronic component V1: first via
V2: Second Via V4: Fourth Via
V5: Via Via V6: Via Via
V7: Seventh Via V8: 8th Via
10: core part 11: first core layer
12: second core layer 13: third core layer
14: insulating film P1: first circuit pattern
P2: Second circuit pattern TV: Survia
500: first electronic component 800:
810: connection pad L1: third heat transfer structure
L2: Heat dissipating part C1: First cavity
C2: second cavity

Claims (18)

그라파이트 또는 그래핀 재질로 이루어지며, 그 표면에 프라이머층이 구비된 제1 열전달용 구조체의 적어도 일부가 절연부에 삽입된 회로기판.Wherein at least a part of the first heat transfer structure, which is made of graphite or graphene material and has a primer layer on its surface, is inserted into the insulating portion. 청구항 1에 있어서,
상기 제1 열전달용 구조체의 그라파이트 또는 그래핀에 일면이 접촉되는 비아; 및 상기 비아의 타면에 접촉되는 금속패턴;을 더 포함하는 회로기판.The method according to claim 1,
A via contacting one surface with the graphite or graphene of the first heat transfer structure; And a metal pattern in contact with the other surface of the via. 청구항 2에 있어서,
상기 금속패턴에 결합되는 결합부재; 및 상기 결합부재에 접촉되는 제1 전자부품;을 더 포함하는 회로기판.The method of claim 2,
A coupling member coupled to the metal pattern; And a first electronic component in contact with the coupling member. 청구항 3에 있어서,
상기 제1 전자부품은, 제1 영역 및 상기 제1 전자부품의 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하고, 상기 제2 영역의 적어도 일부가 상기 결합부재에 접촉되는 회로기판.The method of claim 3,
Wherein the first electronic component includes a first region and a second region where the temperature of the first region is higher than that of the first region when the first electronic component is in operation, . 청구항 2에 있어서,
상기 제1 열전달용 구조체가 다면체로 이루어지고, 상기 제1 열전달용 구조체의 표면 중 동일한 면에 상기 비아가 복수 개 접촉되는 회로기판.The method of claim 2,
Wherein the first heat transfer structure is made of a polyhedron and a plurality of the vias are brought into contact with the same surface of the first heat transfer structure. 청구항 2에 있어서,
상기 프라이머층은 실란(Silan)계 프라이머를 포함하는 회로기판.The method of claim 2,
Wherein the primer layer comprises a silane-based primer. 청구항 1에 있어서,
상기 제1 열전달용 구조체가 상면과 하면을 포함하는 육면체로 이루어지고,
상기 제1 열전달용 구조체의 상면에 위치되며, 상기 그라파이트 또는 상기 그래핀에 일면이 접촉되는 제1 비아;
상기 제1 비아의 타면에 접촉되는 제1 금속패턴;
상기 제1 열전달용 구조체의 하면에 위치되며, 상기 그라파이트 또는 상기 그래핀에 일면이 접촉되는 제2 비아; 및
상기 제2 비아의 타면에 접촉되는 제2 금속패턴;
을 더 포함하는 회로기판.The method according to claim 1,
Wherein the first heat transfer structure comprises a hexahedron including upper and lower surfaces,
A first via located on an upper surface of the first heat transfer structure and having one surface in contact with the graphite or the graphene;
A first metal pattern contacting the other surface of the first via;
A second via located on the lower surface of the first heat transfer structure and having one side in contact with the graphite or the graphene; And
A second metal pattern contacting the other surface of the second via;
Further comprising: 청구항 7에 있어서,
상기 제1 금속패턴에 제1 결합부재가 접촉되고, 상기 제1 결합부재에는 제1 전자부품이 접촉되는 회로기판.The method of claim 7,
The first joining member contacts the first metal pattern, and the first electronic component contacts the first joining member. 청구항 8에 있어서,
상기 제2 금속패턴에 제2 결합부재가 접촉되고, 상기 제2 결합부재에는 부가기판이 접촉되며, 상기 제1 전자부품에서 발생된 열이 상기 제1 결합부재, 상기 제1 금속패턴, 상기 제1 비아, 상기 제1 열전달용 구조체, 상기 제2 비아, 상기 제2 금속패턴 및 상기 제2 결합부재를 거쳐 상기 부가기판에 전달되는 회로기판.The method of claim 8,
The second metal pattern is brought into contact with the second joining member, and the additional substrate is brought into contact with the second joining member, and heat generated in the first electronic component is transferred to the first joining member, the first metal pattern, 1 via a via hole, the first heat transfer structure, the second via, the second metal pattern, and the second coupling member. 청구항 9에 있어서,
상기 부가기판을 관통하여 상부면 및 하부면이 노출되되 열전도성 물질로 이루어지는 방열부의 상면에 상기 제2 결합부재가 결합되는 회로기판.The method of claim 9,
And the second joining member is coupled to the upper surface of the heat dissipation unit, the upper surface and the lower surface of which are exposed through the additional substrate and made of a thermally conductive material. 청구항 10에 있어서,
상기 제2 결합부재는 열전도성 물질로 이루어지는 기둥 형상을 가지는 회로기판.The method of claim 10,
And the second coupling member has a columnar shape made of a thermally conductive material. 청구항 9에 있어서,
상기 제1 전자부품은 제1 영역과, 상기 제1 영역보다 클럭스피드가 높은 제2 영역을 포함하고,
상기 제2 영역에서 상기 제1 결합부재 까지의 거리가 상기 제1 영역에서 상기 제1 결합부재 까지의 거리보다 작은 회로기판.The method of claim 9,
Wherein the first electronic component includes a first region and a second region having a higher clock speed than the first region,
Wherein a distance from the second region to the first engagement member is smaller than a distance from the first region to the first engagement member. 청구항 12에 있어서,
상기 부가기판을 관통하여 상부면 및 하부면이 노출되며 열전도성 물질로 이루어지는 방열부의 상면에 상기 제2 결합부재가 결합되되, 상기 제2 결합부재는 열전도성 물질로 이루어지는 기둥 형상을 가지는 회로기판.The method of claim 12,
Wherein the second joining member is coupled to the upper surface of the heat dissipating unit, the upper surface and the lower surface of the second joining member being made of a thermally conductive material, the second joining member being made of a thermally conductive material. 청구항 1에 있어서,
상기 회로기판의 상부에는 제1 전자부품이 탑재되며,
상기 제1 열전달용 구조체의 적어도 일부는 상기 제1 전자부품의 수직 하방에 위치하는 회로기판.The method according to claim 1,
A first electronic component is mounted on an upper portion of the circuit board,
And at least a part of the first heat transfer structure is positioned vertically below the first electronic component. 청구항 14에 있어서,
상기 절연부 내에 구비되고, 상기 제1 전자부품의 수직 하방에 적어도 일부가 위치되는 제2 전자부품을 더 포함하는 회로기판.15. The method of claim 14,
And a second electronic component provided in the insulating portion, the second electronic component being located at least partially below the vertical direction of the first electronic component. 청구항 15에 있어서,
상기 제1 전자부품은, 제1 영역 및 상기 제1 전자부품의 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하고,
상기 제1 영역보다 상기 제2 영역이 상기 제1 열전달용 구조체에 근접되는 회로기판.16. The method of claim 15,
The first electronic component includes a first region and a second region where the temperature of the first electronic component is higher than that of the first region during operation of the first electronic component,
And the second region is closer to the first heat transfer structure than the first region. 적어도 한 층의 그라파이트 또는 그래핀의 외면이 프라이머층으로 둘러쌓여 이루어지는 단위체 복수 개가 접촉되어 이루어지는 제1 열전달용 구조체의 적어도 일부가 절연부에 삽입된 회로기판.Wherein at least a part of the first heat transfer structure, in which at least one layer of graphite or graphene is in contact with a plurality of unit pieces formed by surrounding the outer surface of the graphene with a primer layer, is inserted into the insulating portion. 청구항 17에 있어서,
상기 단위체의 그라파이트 또는 그래핀은 XY 평면이 수직방향과 평행하며, 상기 단위체의 그라파이트 또는 그래핀의 Z 방향으로 상기 단위체가 배열되는 회로기판.18. The method of claim 17,
Wherein the graphite or graphene of the unit body is parallel to the XY plane in the vertical direction and the unit bodies are arranged in the Z direction of the graphite or graphene of the unit body.
KR1020140130924A 2014-09-30 2014-09-30 Circuit board KR102253473B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140130924A KR102253473B1 (en) 2014-09-30 2014-09-30 Circuit board
US14/849,880 US10015877B2 (en) 2014-09-30 2015-09-10 Circuit board comprising heat transfer structure
CN201510633534.2A CN105472865B (en) 2014-09-30 2015-09-29 Circuit board including heat transfer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130924A KR102253473B1 (en) 2014-09-30 2014-09-30 Circuit board

Publications (2)

Publication Number Publication Date
KR20160038304A true KR20160038304A (en) 2016-04-07
KR102253473B1 KR102253473B1 (en) 2021-05-18

Family

ID=55586031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130924A KR102253473B1 (en) 2014-09-30 2014-09-30 Circuit board

Country Status (3)

Country Link
US (1) US10015877B2 (en)
KR (1) KR102253473B1 (en)
CN (1) CN105472865B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200061749A (en) * 2018-11-26 2020-06-03 삼성전기주식회사 Printed Circuit Board and manufacturing method for the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721868B2 (en) * 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
KR102295105B1 (en) * 2014-12-29 2021-08-31 삼성전기주식회사 Circuit board and manufacturing method thereof
FR3060846B1 (en) * 2016-12-19 2019-05-24 Institut Vedecom PROCESS FOR INTEGRATING POWER CHIP AND BAR BUS FORMING THERMAL DISSIPATORS
DE102017126268A1 (en) * 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh A support, substrate and support assembly and method of making a support
US11171118B2 (en) * 2019-07-03 2021-11-09 Micron Technology, Inc. Semiconductor assemblies including thermal circuits and methods of manufacturing the same
US11206749B2 (en) 2019-08-02 2021-12-21 Micron Technology, Inc. Tubular heat spreaders for memory modules and memory modules incorporating the same
TWI754457B (en) * 2020-11-17 2022-02-01 欣興電子股份有限公司 A circuit substrate with heat-dissipation block and packaging structure thereof
DE102021123731A1 (en) * 2021-09-14 2023-03-16 TDK Europe GmbH Electrical component with improved cooling and corresponding module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284300A (en) 1998-03-27 1999-10-15 Ibiden Co Ltd Printed wiring board
JP2000349435A (en) 1999-06-02 2000-12-15 Ibiden Co Ltd Multilayered printed wiring board and manufacture thereof
KR20010092430A (en) * 1999-09-02 2001-10-24 엔도 마사루 Printed circuit board and method of manufacturing printed circuit board
JP2010080572A (en) * 2008-09-25 2010-04-08 Denso Corp Electronic equipment
KR101432530B1 (en) * 2014-04-15 2014-08-21 실리콘밸리(주) natural graphite and composite graphite stacked thermal diffusion sheet and manufacturing method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089443A (en) * 1990-05-30 1992-02-18 Prime Computer, Inc. Method of making a semiconductor heat sink
US5958572A (en) * 1997-09-30 1999-09-28 Motorola, Inc. Hybrid substrate for cooling an electronic component
US6156980A (en) * 1998-06-04 2000-12-05 Delco Electronics Corp. Flip chip on circuit board with enhanced heat dissipation and method therefor
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
JP3822549B2 (en) * 2002-09-26 2006-09-20 富士通株式会社 Wiring board
US7033927B2 (en) * 2004-06-22 2006-04-25 International Business Machines Corporation Apparatus and method for thermal isolation, circuit cooling and electromagnetic shielding of a wafer
JP4316483B2 (en) * 2004-12-08 2009-08-19 ユーアイ電子株式会社 Printed circuit board manufacturing method and printed circuit board
US7730613B2 (en) * 2005-08-29 2010-06-08 Stablcor, Inc. Processes for manufacturing printed wiring boards
US7297399B2 (en) * 2005-10-11 2007-11-20 General Electric Company Thermal transport structure and associated method
CN101437676B (en) * 2006-03-06 2014-01-29 斯塔布科尔技术公司 Processes for manufacturing printed wiring boards possessing electrically conductive constraining cores
CN101415295A (en) * 2007-10-19 2009-04-22 晟茂（青岛）先进材料有限公司 Graphite-based novel electronic circuit board and preparation technique thereof
KR100976201B1 (en) * 2007-10-30 2010-08-17 삼성전기주식회사 Printed circuit board and method for manufacturing the same
CN201467561U (en) * 2009-05-13 2010-05-12 深圳市劲升迪龙科技发展有限公司 Printed circuit board adopting graphite basic layer
CN201657486U (en) * 2010-03-17 2010-11-24 富明兴业有限公司 Heat-conducting substrate
JP2012119607A (en) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp High heat dissipation substrate
CN102569224B (en) * 2010-12-07 2014-03-05 点量科技股份有限公司 Circuit carrier with high heat dissipation performance and related circuit modules
JP2013208881A (en) * 2012-03-30 2013-10-10 Nippon Zeon Co Ltd Graphene layer-containing multilayer film, method of producing the same, and adhesive graphene film/metal foil laminate
US9716055B2 (en) * 2012-06-13 2017-07-25 International Business Machines Corporation Thermal interface material (TIM) with thermally conductive integrated release layer
DE102012215788B4 (en) * 2012-09-06 2014-05-22 Osram Gmbh Multi-layer LED printed circuit board
JP5261624B1 (en) * 2012-11-05 2013-08-14 太陽誘電株式会社 Circuit module
KR20140070714A (en) * 2012-11-23 2014-06-11 대덕전자 주식회사 Printed circuit board having heat disspation control and manufacturing method thereof
CN203504880U (en) * 2013-04-22 2014-03-26 江苏悦达墨特瑞新材料科技有限公司 Graphene heat conduction circuit substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284300A (en) 1998-03-27 1999-10-15 Ibiden Co Ltd Printed wiring board
JP2000349435A (en) 1999-06-02 2000-12-15 Ibiden Co Ltd Multilayered printed wiring board and manufacture thereof
KR20010092430A (en) * 1999-09-02 2001-10-24 엔도 마사루 Printed circuit board and method of manufacturing printed circuit board
JP2010080572A (en) * 2008-09-25 2010-04-08 Denso Corp Electronic equipment
KR101432530B1 (en) * 2014-04-15 2014-08-21 실리콘밸리(주) natural graphite and composite graphite stacked thermal diffusion sheet and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200061749A (en) * 2018-11-26 2020-06-03 삼성전기주식회사 Printed Circuit Board and manufacturing method for the same

Also Published As

Publication number Publication date
CN105472865B (en) 2020-02-28
CN105472865A (en) 2016-04-06
US10015877B2 (en) 2018-07-03
KR102253473B1 (en) 2021-05-18
US20160095201A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR102268386B1 (en) Circuit board
KR102374256B1 (en) Circuit board and manufacturing method thereof
KR20160038304A (en) Circuit board
US8971045B1 (en) Module having at least one thermally conductive layer between printed circuit boards
JP6648878B2 (en) Circuit board
US9832856B2 (en) Circuit board
JP6682741B2 (en) Circuit board and circuit board assembly
JP6773366B2 (en) Circuit board and manufacturing method of circuit board
KR102411997B1 (en) Circuit board and method of manufacturing the same
KR102674888B1 (en) Printed circuit board assembly
KR102194720B1 (en) Circuit Board including the heat dissipation structure
JP2012209527A (en) Component built-in substrate and manufacturing method of the same
KR101796519B1 (en) Circuit board and circuit board assembly
KR101027984B1 (en) PBA Having Heat Sink
JP2013089851A (en) Multilayer circuit board
JP2016152290A (en) Thermal conductive substrate and method for mounting electronic component
JP2016171202A (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant