KR20160036338A - 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 - Google Patents

아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 Download PDF

Info

Publication number
KR20160036338A
KR20160036338A KR1020140128440A KR20140128440A KR20160036338A KR 20160036338 A KR20160036338 A KR 20160036338A KR 1020140128440 A KR1020140128440 A KR 1020140128440A KR 20140128440 A KR20140128440 A KR 20140128440A KR 20160036338 A KR20160036338 A KR 20160036338A
Authority
KR
South Korea
Prior art keywords
output data
analog
digital converter
signal
error
Prior art date
Application number
KR1020140128440A
Other languages
English (en)
Inventor
강진용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140128440A priority Critical patent/KR20160036338A/ko
Priority to US14/858,634 priority patent/US20160094238A1/en
Publication of KR20160036338A publication Critical patent/KR20160036338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for DC performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 일 실시예에 따른 아날로그-디지털 컨버터 테스트장치는 아날로그 형태의 신호를 디지털 형태의 신호로 변환하는 아날로그 디지털 컨버터, 상기 아날로그 디지털 컨버터에 일정한 형태의 아날로그 신호를 인가하는 신호발생기, 상기 아날로그 신호가 분할되어, 상기 아날로그 디지털 컨버터에 인가되도록, 상기 신호발생기를 제어하는 제 1 프로세서 및 상기 아날로그 디지털 컨버터의 출력데이터의 오차발생판단, 유효범위판단 및 DNL,INL을 연산하는 제2프로세서를 포함한다.

Description

아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 {Apparatus for testing Analog-to-Digital converter and Testing method therof}
본 발명은 아날로그-디지털 컨버터의 테스트장치 및 그 테스트방법에 관한 것이다.
아날로그-디지털 컨버터(Analog-to-Digital converter)는 아날로그 전압을 디지털코드로 변환해 주는 장치로 아날로그신호를 디지털신호로 변환하여 디지털 디바이스에서 이용하기 위한 필수적 장치이며, 이하 아날로그-디지털 컨버터로 표기한다.
대부분의 시스템에 적용되는 혼성 신호 회로로서 아날로그-디지털 컨버터(아날로그-디지털 변환기)가 있으며, 이에 대한 내장된 자체 테스트 방법이 활발히 연구되고 있다. 아날로그-디지털 컨버터에 대한 내장된 자체 테스트 방법에는 이득(gain), 옵셋(offset), DNL(Differential Non-linearity), INL(Integral Non-linearity) 등의 성능지수를 계산하여 고장의 유무를 판단하는 정적 방법과, SNR(Signal-to-Noise Ratio), SINAD(Signal-to-Noise and Distortion),ENOB(Effective Number of Bits) 등의 성능지수를 계산하는 동적 방법이 있다.
정적 방법 중 가장 많이 사용되는 방법은 히스토그램 방법이다. 히스토그램 방법을 이용한 테스트는 아날로그-디지털 컨버터의 입력에 신호발생기에서 발생한 소정의 아날로그신호를 인가하고, 출력에서 나오는 각 코드에 대한 빈도수를 메모리에 저장하는 방법이다. 저장된 각 코드의 빈도수를 이용하여 아날로그-디지털 컨버터의 특성을 계산하여 옵셋, 이득, INL 및 DNL를 출력한다.
이와 같은 히스토그램 방법은 통계적으로 신뢰할 만한 결과를 얻기 위해 많은 샘플이 필요하다. 이로 인하여 많은 저장 공간이 필요하기 때문에 테스트장치는 대용량의 메모리를 필요로 한다.
또한, n-bit 아날로그-디지털 컨버터의 경우 아날로그-디지털 컨버터가 출력할 수 있는 출력데이터는 2ⁿ개로, 예를 들어 3-bit 아날로그-디지털 컨버터의 경우는 000~111 까지 총 8개의 출력데이터를 출력할 수 있다. 마찬가지로 8-bit 아날로그-디지털 컨버터는 0~255(이하 십진수로 변환하여 기술함)까지 256개의 출력데이터를 가진다. 따라서 8bit 아날로그-디지털 컨버터의 성능을 측정하기 위해서는 256B의 저장공간을 필요로 하나 12bit 아날로그-디지털 컨버터의 경우 4096개의 출력데이터를 가지므로 4KB의 메모리를 이용하여 성능을 측정할 수 없어 대용량의 메모리를 필요로 한다. 최근 영상 또는 음성을 처리하기 위해서 많은 디바이스는 높은 분해능을 가지는 아날로그-디지털 컨버터를 사용하기 때문에 이러한 아날로그-디지털 컨버터의 성능을 측정하기 위해서 측정된 히스토그램을 저장할 만한 많은 저장공간이 소모된다.
JP 2001-517014 A
본 발명의 일실시예는 복수의 측정구간을 가지는 아날로그신호를 아날로그-디지털 컨버터에 입력함으로써 각각의 측정구간에서 측정되는 아날로그-디지털 컨버터의 출력데이터만을 메모리에 저장한다. 따라서, 본 발명의 일실시예는 적은 용량의 메모리를 이용하여 아날로그-디지털 컨버터의 성능을 측정할 수 있는 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법에 관한 것이다.
본 발명의 일 실시예에 따른 아날로그-디지털 컨버터 테스트장치는 아날로그 디지털 컨버터, 상기 아날로그 디지털 컨버터에 아날로그 신호를 인가하는 신호발생기, 상기 아날로그 신호가 분할되어, 상기 아날로그 디지털 컨버터에 인가되도록, 상기 신호발생기를 제어하는 제 1 프로세서, 출력데이터의 오차발생여부, 유효범위판단 및 DNL,INL을 연산하는 제 2 프로세서를 포함하며, 상기 아날로그신호는 분할된 측정구간과 출력데이터가 연속적으로 출력하기 위한 보상구간을 가진다.
본 발명의 일 실시예에 따른 아날로그-디지털 컨버터 테스트방법은 분할된 측정구간을 가지는 아날로그신호를 아날로그 디지털 컨버터에 인가하는 단계, 상기 아날로그 디지털 컨버터의 출력데이터를 기 설정된 오차임계값과 비교하여 상기 출력데이터의 오차 발생 여부를 판단하고 기설정된 유효범위에 포함되는 출력데이터의 검출횟수를 판단하는 단계 및 상기 출력데이터를 기초로 상기 아날로그 디지털 컨버터의 INL,DNL를 연산하는 단계를 포함한다
도 1은 본 발명의 일실시예에 따른 아날로그-디지털 컨버터 테스트장치의 전체 블록도를 도시한 도면이다.
도 2는 아날로그-디지털 컨버터에 인가되는 아날로그신호를 도시한 도면이다.
도 3은 아날로그-디지털 컨버터의 출력데이터의 검출횟수를 히스토그램으로 도시한 도면이다.
도 4는 본 발명의 일실시예에 따른 아날로그-디지털 컨버터 테스트방법을 도시한 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야 한다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, "제1", "제2", "일 면". "타 면" 등의 용어는, 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 아날로그-디지털 컨버터(100) 테스트장치를 도시한 블록도이며, 도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그-디지털 컨버터 테스트장치는 아날로그-디지털 컨버터(100), 신호발생기(200), 제 1 프로세서(400) 및 제 2 프로세서(300)를 포함한다.
아날로그-디지털 컨버터(100)는 아날로그 전기 신호를 디지털 전기 신호로 변환하는 전자회로로서 주로 센서등에 의해 측정되는 아날로그 물리량을 CPU가 처리할 수 있는 "0" 과 "1"의 2진 디지털데이터로 변환하는 기능을 수행한다. 다만, 신호를 변환하는 과정에서 신호의 왜곡이 발생할 수 있으므로 이러한 왜곡의 발생여부를 판단하기 위하여 아날로그-디지털 컨버터(100)의 성능을 테스트할 필요가 있다.
신호발생기(200)는 아날로그-디지털 컨버터(100)의 성능을 측정하기 위한 분할된 측정구간을 가지는 아날로그신호를 생성하여 아날로그-디지털 컨버터(100)에 입력한다. 이는, 아날로그신호의 전체구간을 분할된 복수의 측정구간으로 나누어 각 측정구간에서의 아날로그-디지털 컨버터(100)의 성능을 측정하기 위함이다. 따라서, 측정구간의 개수는 제 2 프로세서(300)에 포함된 메모리(350) 용량에 따라 설정된다. 또한, 측정구간은 일정주기를 기준으로 분할하여 생성될 수 있으나, 반드시 이에 한정되는 것은 아니며 당업자의 선택에 따라 변경이 가능하다. 신호발생기(200)는 디지털신호발생기(210)와 디지털-아날로그 컨버터(220)를 포함하며, 이에 대한 구체적인 내용은 후술하도록 한다.
제 1 프로세서(400)는 아날로그 신호가 분할되어, 아날로그-디지털 컨버터(100)에 인가되도록, 상기 신호발생기(200)를 제어한다. 구체적으로 분할된 복수의 측정구간과 상기 아날로그-디지털 컨버터(100)의 연속적인 출력을 보장하기 위한 보상구간을 포함하는 아날로그신호를 생성하도록 신호발생기(200)를 제어한다. 이에 대한 구체적인 내용은 후술하도록 한다.
제 2 프로세서(300)는 아날로그신호가 아날로그-디지털 컨버터(100)에 인가되어 출력되는 각 측정구간의 출력데이터를 측정하고, 측정된 출력데이터의 오차 발생 여부 및 유효한 출력데이터만을 검출하여 유효한 출력데이터의 검출횟수를 카운트한다. 출력데이터 및 검출횟수를 이용하여 후술할 소정의 수학식을 이용하여 성능지수를 연산한 후 외부에 전송한다. 제 2 프로세서(300)는 오차검출기(310), 측정기(320), 연산기(330), 컨트롤러(340) 및 메모리(350)를 포함하며, 이에 대한 구체적인 내용은 후술하도록 한다.
신호발생기(200)는 측정구간에서 전압형태의 일정 기울기값을 가지는 램프신호(Ramp Signal)를 생성하여, 아날로그-디지털 컨버터(100)에 인가한다. 아날로그신호는 반드시 램프신호에 한정되는 것은 아니며, 당업자에 의해 변경가능하고 동일한 효과를 가지는 아날로그신호라면 본 발명의 일실시예에 적용가능하다.
또한, 도 1에 도시된 바와 같이, 분할된 복수의 측정구간을 가지는 디지털신호를 생성하는 디지털신호발생기(210) 및 디지털신호를 아날로그신호로 변환하는 디지털-아날로그 컨버터(220,DAC)를 포함할 수 있다. 즉, 디지털신호발생기(210)에서 복수의 측정구간을 가지며 일정하게 증가하는 디지털신호를 생성하고, 디지털신호를 디지털-아날로그 컨버터(220,DAC)에 입력하여 램프신호를 생성한다. 그 후 램프신호를 아날로그-디지털 컨버터(100)에 인가하여 아날로그-디지털 컨버터(100)의 성능을 테스트할 수 있다. 따라서, 디바이스내에 디지털신호생성기(210)와 디지털-아날로그 컨버터(210)가 탑재되어 있는 경우 디바이스 자체 내에서 테스트가 가능하므로 별도의 신호발생기(200)가 불필요하다.
제 1 프로세서(400)는 아날로그 신호가 분할되어, 아날로그-디지털 컨버터(100)에 인가되도록, 상기 신호발생기(200)를 제어한다. 분할된 측정구간과 아날로그-디지털 컨버터(100)의 연속적인 출력을 보장하기 위한 보상구간을 포함하는 아날로그신호를 아날로그-디지털 컨버터(100)에 인가하도록 신호발생기(200)를 제어한다. 또한 아날로그신호가 기 설정된 기준전압에 도달하는지에 따라 신호발생기(200)의 구동을 정지하는 기능을 수행한다.
도 2는 아날로그-디지털 컨버터(100)에 인가되는 램프신호의 파형을 도시한 도면으로, 도 2에 도시된 바와 같이, 램프신호는 측정구간의 시작 출력데이터에 대응하는 전압보다 기 설정된 오차전압(Verr)만큼 작은 전압부터 출력하고, 측정구간의 종료 출력데이터에 대응하는 전압보다 오차전압(Verr)만큼 큰 전압까지 출력하는 보상구간을 가진다.
여기서 시작출력데이터는 각 측정구간에서 아날로그-디지털 컨버터(100)의 출력데이터 중 가장 처음으로 출력하는 출력데이터를 의미하며, 마찬가지로 종료출력데이터는 측정구간에서 마지막으로 출력되는 출력데이터를 의미한다. 또한 기준전압은 종료 출력데이터에 대응하는 전압보다 오차전압만큼 큰 전압을 의미하며, 아날로그신호가 기준전압에 도달하면 컨트롤러(340)에 의해 아날로그신호의 생성을 중단한다.
구체적으로 설명하면, 램프신호는 M개의 측정구간을 가지며, 전체구간에서는 시간(t)에 따라 일정한 기울기값을 가지면서 최저전압인 0V 부터 최대전압인 Vmax까지 증가한다. 다만, 각 측정구간의 경계점에서는 기 설정된 오차전압(Verr)만큼 더 출력하거나 덜 출력하게 되어 두배의 오차전압만큼(2*Verr)의 차이를 가지는 톱니파형태의 파형을 가지게 된다.
또한, 기 설정된 오차전압은 사용자에 의해 결정된 것으로, 해당 측정구간의 시작 출력데이터 또는 종료 출력데이터가 출력되는 아날로그신호의 오차범위값을 의미한다. 예를 들어, 10v의 입력전압이 아날로그-디지털 컨버터(100)에 인가되는 경우 아날로그-디지털 컨버터(100)는 이상적으로 1000 코드를 출력하고 9v의 입력전압이 아날로그-디지털 컨버터(100)에 인가되는 경우 이상적으로 0111 코드가 출력한다고 가정하였을 때, 10v 입력전압이 인가되었음에도 불구하고 변환과정에서 오차가 발생하여 0111 또는 1001 코드를 출력할 수도 있다. 따라서 1000 코드가 누락되는 것을 방지하기 위해서는 0111 코드에 대응되는 9v부터 인가할 필요가 있고, 이때의 오차전압은 10v와 9v의 차인 1v가 된다.
상술한 오차전압을 고려한 아날로그신호를 아날로그-디지털 컨버터(100)에 인가하기 때문에, 도 2에 도시된 바와 같이 측정구간 사이에 보상구간이 형성된다. 측정구간과 보상구간이 포함된 아날로그신호를 인가하는 것은 측정구간의 경계점에서의 출력데이터가 연속적으로 출력되어, 출력데이터의 일부가 누락되는 것을 방지하기 위함이다. 따라서 아날로그신호가 보상구간을 가짐으로써 아날로그-디지털 컨버터(100) 테스트결과의 신뢰성이 향상된다.
제 1 프로세서(400)는 신호발생기(200)의 아날로그신호가 기 설정된 기준전압에 도달여부에 따라 신호발생기(200)의 구동을 제어한다. 상세하게는 임의의 측정구간에서의 아날로그-디지털 컨버터(100)의 측정이 완료된 경우, 즉 도 2에 도시된 아날로그신호가 기준전압에 도달하였다면 제 1 프로세서(400)는 신호발생기(200)의 구동을 정지시키고 통신포트를 통해 제 2 프로세서(300)로 측정 완료신호를 전송한다. 그 후 제 2 프로세서(300)는 아날로그 디지털 컨버터(100)의 성능 지표인 INL,DNL의 연산을 시작하고, 해당 측정구간의 연산이 완료되었다면 제 1 프로세서(400)는 다시 신호발생기(200)를 구동시킨다.
또한, 사용자는 제 1 프로세서(400)를 통해 램프신호의 기울기 값을 조정하여 테스트 시간의 단축 또는 성능지수의 정밀도 중 어느 하나를 선택할 수 있다. 즉, 램프신호를 천천히 증가시키는 경우에는 성능지수의 정밀도가 향상되며, 램프신호를 급격하게 증가시키는 경우에는 아날로그-디지털 컨버터(100)의 테스트 시간이 단축된다.
제 2 프로세서(300)는, 아날로그-디지털 컨버터(100)의 출력데이터를 기 설정된 기준값에 비교하여 출력데이터의 오차 발생 여부 및 측정구간에서의 아날로그-디지털 컨버터(100)의 전체 출력데이터의 유효 여부를 판단한다. 또한, 유효한 출력데이터를 기초로 아날로그-디지털 컨버터(100)의 성능을 나타내는 INL, DNL을 연산한다. 기 설정된 기준값은 오차임계값과 유효범위를 의미하며, 이에 대한 상세한 설명은 후술하도록 한다. 또한, 제 2 프로세서(300)는 MCU(Micro Controller Unit)일 수 있으나, 반드시 이에 한정되지 않고 동일한 기능 및 효과를 가진 것이라면 변경가능하다.
제 2 프로세서(300)는 출력데이터의 오차발생여부, 출력데이터 중 상기 오차가 발생한 출력데이터의 위치 및 오차의 발생횟수를 카운트하는 오차검출기(310), 유효범위에 포함된 출력데이터만을 검출하여 검출횟수를 카운트하는 측정기(320), 출력데이터 및 검출횟수를 이용하여 하기의 수학식1 내지 수학식 4를 통하여 DNL(Differential Non-Linearity) 및 INL(Integral Non-Linearity)을 연산하는 연산기(330) 및 출력데이터의 오차발생판단, 유효범위판단, DNL 및 INL의 연산을 수행할 수 있도록 오차검출기(310), 측정기(320) 및 연산기(330)를 제어하는 컨트롤러(340)를 포함한다.
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
(i=0~N-1, N=측정구간에서의 총 출력데이터의 수, count= 출력데이터의 검출횟수)
구체적으로 오차검출기(310)는 아날로그-디지털 컨버터(100)에서 출력되는 출력데이터를 전송받아 당해 출력데이터와 이전 출력데이터의 편차를 구한다. 편차와 기 설정된 오차임계값를 비교하여 편차가 오차임계값보다 큰 경우 출력데이터의 오차가 발생한 것으로 판단한다. 오차가 발생한 것으로 판단되면 당해 출력데이터와 이전 출력데이터를 메모리(350)에 저장하고 오차발생횟수를 1증가 시킨다. 출력데이터의 편차가 오차임계값보다 작은 경우 출력데이터에 오차가 발생되지 않은 것으로 판단한다.
측정기(320)는 측정구간에서의 아날로그-디지털 컨버터(100)의 전체 출력데이터가 기 설정된 유효범위 내에 포함되는지 여부를 판단하여, 측정구간에서의 아날로그-디지털 컨버터(100)의 전체 출력데이터 중 상기 유효범위에 포함된 출력데이터만을 검출하여 검출횟수를 카운트한다. 여기서 유효범위는 하기의 수학식 5 및 6 을 통해 설정된다.
Figure pat00005
Figure pat00006
( M= 전체 측정구간의 개수, m= 측정하고 있는 측정구간의 차수,0~M-1 n= 아날로그-디지털 컨버터(100)의 비트)
유효범위에 포함되어 유효한 출력데이터로 판단되는 경우 수학식(5)의 결과값(수학식 5의 “data”)를 메모리(350)의 어드레스(Adress)로 설정하여 동일한 출력데이터가 발생할 때마다 해당 어드레스에 저장되어 있는 값을 1씩 증가시켜 유효 출력데이터의 검출횟수를 카운트한다. 다만, 유효범위 판단에 포함되지 않은 출력데이터는 검출횟수를 카운트할 때 제외된다. 이는 유효범위내에 포함되지 않는 출력데이터를 제외함으로써 아날로그-디지털 컨버터(100) 테스트 결과의 신뢰성을 확보하기 위함이다.
연산기(330)는 상기 출력데이터 및 상기 검출횟수를 이용하여 상술한 수학식 1 내지 수학식 4에 따라 DNL(Differential Non-Linearity) 및 INL(Integral Non-Linearity)을 연산한다.
(수학식 1)
Figure pat00007
(수학식 2)
Figure pat00008
(수학식 3)
Figure pat00009
(수학식 4)
Figure pat00010
(i=0~N-1, N=측정구간에서의 총 출력데이터의 수, count= 출력데이터의 검출횟수)
DNL(Differential Non Linearity)은 어느 특정 아날로그 입력에서 디지털 출력데이터로 변환되는 과정에서 왜곡이 발생한 것을 의미하며 INL(Integral Non Linearity)은 실제 출력데이터가 이상적인 출력데이터와 얼마나 상이한지를 나타낸다.
수학식1은 출력데이터의 총 검출횟수의 합(count)을 전체 출력데이터의 개수(N)를 나누어 평균 검출횟수(average_count)를 구한다. 또한 수학식1에서 구한 평균 검출횟수를 이미 알고 있는 경우, 평균 검출횟수를 상수로 하여 사용할 수 있다.
수학식2는 i번째 출력데이터의 검출횟수(counti)를 평균 검출횟수(average_count)를 나누어 정규화과정(normalized_count i)를 수행한다.
수학식3은 normalized_counti 에서 1을 차감하여 DNLi를 구한다, 수학식4는 전체 출력데이터의 DNLi 를 합하여 INL를 구한다.
도 3(a)에 도시된 바와 같이, 일정 기울기 값을 가지는 램프신호가 인가된 이상적인 8비트 아날로그-디지털 컨버터(100)의 경우에는 출력데이터(1~254)의 검출횟수는 일정하다. 따라서 검출횟수를 나타내는 히스토그램은 각각 동일한 값을 가진다. 그러나 도 3의(b)와 같이 실제 아날로그-디지털 컨버터(100)의 출력데이터에 왜곡이 발생한 경우 해당 출력데이터의 검출횟수는 서로 상이한 결과를 가지고 히스토그램 역시 상이한 값을 가지게 된다.
따라서 이상적인 경우 검출횟수가 서로 동일하여 DNL 및 INL은 0이 되지만 실제 출력데이터의 검출횟수가 서로 상이하기 때문에 DNL,INL은 0이 아니 값을 가지게 된다.
연산기(330)는 상술한 수학식 3 내지 4를 통해 DNL 및 INL을 구한 다음, 각 측정구간에서의 최대값을 가지는 DNL,INL을 검출하고 이를 사용자에게 전송한다. 사용자는 최대 DNL,INL을 이용하여 전체적인 아날로그-디지털 컨버터(100)의 성능을 확인할 수 있다.
컨트롤러(340)는 상기 출력데이터의 오차발생판단, 유효범위판단, 상기 DNL 및 상기 INL의 연산을 수행할 수 있도록 상기 오차검출기(310), 상기 측정기(320) 및 상기 연산기(330)를 제어한다. 상세하게는 제 1 프로세서(400)의 측정완료 신호를 전송 받아 오차검출기(310) 및 측정기(320)의 구동을 정지하고 연산기(330)를 구동 시킨다. 즉, 측정구간에서의 전체적인 제어를 수행한다.
또한, 오차검출기(310), 측정기(320) 및 연산기(330)에 이용되는 변수와 메모리(350)를 초기화하는 기능을 수행한다. 구체적으로 컨트롤러(340)는 아날로그-디지털 컨버터(100)의 초기 구동과정에 있어서 오차검출기(310)에서 이용되는 오차발생횟수, 이전 출력데이터 및 INL,DNL의 연산과정에 이용되는 측정구간의 차수(m)와 같은 변수를 초기화한다.
제 2 프로세서(300)는 유효한 출력데이터 및 검출횟수를 저장하는 메모리(350)를 더 포함한다. 상세하게, 메모리(350)는 각 측정구간의 출력데이터를 변환한 "data"(상술한 수학식 5 참조)를 어드레스로 지정하여 유효한 출력데이터가 출력될 때마다 어드레스에 저장되어 있는 값을 1씩 증가시킴으로 검출횟수를 저장한다.
예를 들어 8bit 아날로그-디지털 컨버터(100)인 경우 총 256개의 출력데이터가 저장되는 공간이 필요하지만, 본 발명의 일실시예와 같이 4개의 측정구간(M=4)을 가지는 경우 출력데이터는 각 측정구간에서 64개의 코드(2ⁿ/M)를 가짐으로 저용량 메모리(350)를 활용할 수 있다.
또한, 제 2 프로세서(300)는 외부와의 통신을 위한 입출력포트를 더 포함할 수 있다. 입출력포트는 연산기(330)에서 검출된 DNL,INL등을 사용자에게 보여주기 위하여 외부의 장치와 통신할 수 있다. 또한, 제 2 프로세서(300)는 입출력포트를 통하여 제 1 프로세서(400)와 측정완료신호를 전송 받을 수 있다. 입출력포트는 GPIO, I2C, SPI등으로 구성될 수 있으며, 반드시 이에 한정되는 것은 아니다.
이하에서는, 상기한 바와 같은 구성을 포함하는 본 발명의 일 실시예에 따른 아날로그-디지털 컨버터(100)의 테스트방법이 설명된다. 이하의 설명 중, 상기에서 설명된 내용과 동일하거나 유사한 설명은 생략되거나 또는 간단히 설명된다.
본 발명의 일실시예에 따른 아날로그-디지털 컨버터(100)의 테스트방법은 분할된 아날로그신호를 아날로그-디지털 컨버터(100)에 인가하는 단계, 아날로그-디지털 컨버터(100)의 각 측정구간 출력데이터를 기초로 오차가 발생한 출력데이터 및 유효 출력데이터를 검출하는 단계 및 검출횟수를 이용하여 아날로그-디지털 컨버터(100)의 성능지수를 연산하여 외부에 전송하는 연산단계를 포함한다.
상세하게는 아날로그-디지털 컨버터(100)의 테스트과정에서 사용되는 오차발생횟수, 측정횟수를 비롯한 변수들을 초기화하고, 분할된 측정구간과 아날로그-디지털 컨버터(100)의 출력데이터가 연속적으로 출력하기 위한 보상구간이 포함된 아날로그신호를 생성하여 아날로그-디지털 컨버터(100)에 인가한다.(S100) 즉, 변환과정에서 왜곡이 발생하여 측정구간의 경계점에서 출력데이터가 불연속적으로 출력되는 것을 방지하기 위하여, 도 2에 도시된 바와 같이 아날로그 신호는 오차전압만큼 더 출력하는 보상구간을 가진다. 다음으로 각각의 측정구간에서의 출력데이터와 검출횟수를 저장하는 메모리(350)를 초기화한다.(S200)
또한 아날로그신호가 생성되는 과정은 복수의 측정구간을 가지는 디지털신호를 생성하여 디지털신호를 아날로그신호로 변환하는 단계를 포함하여 아날로그신호를 생성할 수 있다.
메모리(350)를 초기화하는 다음 단계로 출력데이터를 기 설정된 기준값과 비교하여 오차가 발생한 상기 출력데이터 위치 및 유효 범위내에 포함된 출력데이터의 검출횟수를 카운트한다.
오차가 발생한 출력데이터를 검출하고 유효한 출력데이터의 검출횟수를 카운트하는 단계를 상세히 설명한다. 출력데이터에 이전 출력데이터를 차감함으로써 편차를 구하고, 편차를 기 설정된 오차임계값에 비교하여(S300), 출력데이터의 오차발생여부, 출력데이터 중 오차가 발생한 출력데이터의 위치 및 오차의 발생횟수를 카운트한다.
편차가 오차임계값보다 큰 경우는 오차가 발생한 것으로 판단하여 메모리(350)에 출력데이터와 이전 출력데이터를 저장하고 오차발생횟수를 1증가한다.(S400) 그 다음으로 다음 출력데이터의 오차 발생 여부를 판단하기 위하여 해당 출력데이터를 이전 출력데이터로 저장한다. 반대로 편차가 오차임계값보다 작은 경우는 오차가 발생하지 않은 것으로 판단하여 해당 출력데이터를 이전 출력데이터로 저장한다.
오차발생 여부를 판단한 다음 측정구간에서의 아날로그-디지털 컨버터(100)의 전체 출력데이터가 기 설정된 유효범위 내에 포함되는지 여부를 판단하여(S500), 측정구간에서의 아날로그-디지털 컨버터(100)의 전체 출력데이터 중 상기 유효범위에 포함된 출력데이터만을 검출하여 검출횟수를 카운트한다(S600). 유효범위에 포함되지 않은 출력데이터는 테스트결과의 신뢰성을 확보하기 위해 검출횟수에 포함시키지 않는다. 유효범위는 상술한 수학식 5 및 6 에 의해 결정된다.
다음으로 유효범위에 포함된 출력데이터와 상기 검출횟수를 메모리(350)에 저장하고, 아날로그신호가 기 설정된 기준전압에 도달 여부에 따라 측정구간의 변환완료 여부를 판단한다.(S700) 다시 말해, 아날로그신호가 기준전압에 도달한 경우 해당 측정구간의 측정이 완료되었으므로 아날로그신호의 생성을 중단한다.
마지막으로 유효범위에 포함된 출력데이터 및 상기 검출횟수를 이용하여 상술한 수학식 1 내지 수학식 4에 따라 상기 성능지수인 DNL(Differential Non-Linearity) 및 INL(Integral Non-Linearity)을 연산한다.(S800) 또한, 해당 측정구간의 INL,DNL 중 최대값을 가지는 INL,DNL을 검출한다. 그 후, 측정완료된 측정구간의 수에 기초하여 아날로그 디지털 컨버터의 테스트완료 여부를 판단한다.(S900) 측정완료된 측정구간의 수가 전체측정구간의 개수보다 적은 경우에는 다음 측정구간을 측정하기 위해 측정완료된 측정구간의 수를 1 증가하며 메모리(350)를 초기화하는 S200단계로 돌아간다.
본 발명의 일 실시예에 따른 아날로그-디지털 컨버터(100) 테스트장치는 분할된 아날로그신호를 아날로그-디지털 컨버터(100)에 인가하기 때문에 해당 측정구간의 출력데이터만을 저장할 수 있어 저용량의 메모리(350)를 이용하여 테스트를 수행할 수 있다.
또한, 아날로그신호는 출력데이터가 연속적으로 출력할 수 있도록 별도의 보상구간을 가지고 있으므로, 변환과정에서 왜곡이 발생하는 경우에도 누락되는 출력데이터가 없어, 테스트 결과의 신뢰성이 향상된다.
또한, 본 발명의 일실시예는 출력데이터의 오차발생여부를 판단하고, 측정구간에서의 전체 출력데이터가 유효범위에 포함되는지 여부를 판단하여 정확한 출력데이터를 기초로 테스트결과를 얻을 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세하게 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로, 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 아날로그-디지털 컨버터 200 : 신호발생기
210 : 디지털신호발생기 220 : 디지털-아날로그 컨버터
300 : 제 2 프로세서 310 : 오차검출기
320 : 측정기 330 : 연산기
340 : 컨트롤러 350 : 메모리
400 : 제 1 프로세서

Claims (13)

  1. 아날로그 형태의 신호를 디지털 형태의 신호로 변환하는 아날로그 디지털 컨버터;
    상기 아날로그 디지털 컨버터에 일정한 형태의 아날로그 신호를 인가하는 신호발생기; 및
    상기 아날로그 신호가 분할되어, 상기 아날로그 디지털 컨버터에 인가되도록, 상기 신호발생기를 제어하는 제 1 프로세서를 포함하는 아날로그 디지털 컨버터 테스트 장치.
  2. 청구항 1에 있어서,
    상기 제 1 프로세서는
    분할된 측정구간과 상기 아날로그 디지털 컨버터의 연속적인 출력을 보장하기 위한 보상구간을 포함하는 상기 아날로그 신호를 생성하여, 상기 아날로그 디지털 컨버터에 인가되도록 상기 신호발생기를 제어하는 아날로그 디지털 컨버터 테스트장치.
  3. 청구항 2에 있어서,
    상기 아날로그 디지털 컨버터의 출력데이터를 기 설정된 기준값에 비교하여 상기 출력데이터의 오차 발생 여부 및 상기 측정구간에서의 아날로그 디지털 컨버터의 전체 출력데이터의 유효 여부를 판단하는 제 2 프로세서를 더 포함하는 아날로그 디지털 컨버터 테스트장치.
  4. 청구항 3에 있어서
    상기 제 2 프로세서는
    상기 출력데이터와 상기 출력데이터의 이전 출력데이터 간의 편차를 기 설정된 오차임계값과 비교하여, 상기 출력데이터의 오차발생여부, 상기 출력데이터 중 상기 오차가 발생한 출력데이터의 위치 및 상기 오차의 발생횟수를 카운트하는 오차검출기;
    상기 측정구간에서의 상기 아날로그-디지털 컨버터의 전체 출력데이터가 기 설정된 유효범위 내에 포함되는지 여부를 판단하여, 상기 오차가 발생한 출력데이터 중 상기 유효범위에 포함된 출력데이터만을 검출하여 검출횟수를 카운트하는 측정기;
    상기 출력데이터 및 상기 검출횟수를 이용하여 하기의 수학식 1 내지 수학식 4에 따라 DNL(Differential Non-Linearity) 및 INL(Integral Non-Linearity)을 연산하는 연산기; 및
    상기 출력데이터의 오차발생판단, 유효범위판단, 상기 DNL 및 상기 INL의 연산을 수행할 수 있도록 상기 오차검출기, 상기 측정기 및 상기 연산기의 구동을 제어하는 컨트롤러를 포함하는 아날로그 디지털 컨버터 테스트장치.

    (수학식 1)
    Figure pat00011

    (수학식 2)
    Figure pat00012

    (수학식 3)
    Figure pat00013

    (수학식 4)
    Figure pat00014

    (i=0~N-1, N=측정구간에서의 총 출력데이터의 수, count= 출력데이터의 검출횟수)
  5. 청구항 4에 있어서,
    상기 제 2 프로세서는 상기 출력데이터 및 상기 검출횟수를 저장하는 메모리를 더 포함하는 아날로그 디지털 컨버터 테스트장치.
  6. 청구항 1에 있어서,
    상기 신호발생기는
    분할된 디지털신호를 생성하는 디지털신호발생기; 및
    상기 디지털신호를 아날로그신호 형태로 변환하는 디지털 아날로그 컨버터를 포함하는 아날로그 디지털 컨버터 테스트장치.
  7. 청구항 1에 있어서,
    상기 아날로그신호는 일정한 기울기를 가지는 램프신호(Ramp Signal)인 아날로그 디지털 컨버터 테스트장치.
  8. 분할된 아날로그신호를 아날로그 디지털 컨버터에 인가하는 준비단계;
    상기 아날로그 디지털 컨버터의 출력데이터를 기 설정된 기준값과 비교하여 상기 출력데이터의 오차 발생 여부 및 측정구간에서의 아날로그-디지털 컨버터의 전체 출력데이터의 유효여부를 판단하는 오차판단단계; 및
    상기 출력데이터를 기초로 상기 아날로그 디지털 컨버터의 성능지수를 연산하는 연산단계를 포함하는 아날로그 디지털 컨버터 테스트방법.
  9. 청구항 8에 있어서,
    상기 준비단계는
    분할된 측정구간과 상기 아날로그 디지털 컨버터의 연속적인 출력을 보장하기 위한 보상구간으로 구별되는 아날로그신호를 아날로그 디지털 컨버터에 인가하는 신호생성단계; 및
    상기 출력데이터 및 검출횟수를 저장하는 메모리를 초기화하는 단계를 포함하는 아날로그 디지털 컨버터 테스트방법
  10. 청구항 9에 있어서,
    상기 신호생성단계는
    분할된 디지털신호가 생성되는 단계; 및
    상기 디지털신호를 아날로그신호로 변환하는 단계를 포함하는 아날로그 디지털 컨버터 테스트방법.
  11. 청구항 8에 있어서
    상기 아날로그신호는 일정 기울기값을 가지는 램프신호인 아날로그 디지털 컨버터 테스트방법.
  12. 청구항 8에 있어서
    상기 오차판단단계는
    상기 출력데이터와 상기 출력데이터의 이전 출력데이터 간의 편차를 기 설정된 오차임계값과 비교하여, 상기 출력데이터의 오차발생여부, 상기 출력데이터 중 상기 오차가 발생한 출력데이터의 위치 및 상기 오차의 발생횟수를 카운트하는 단계;
    상기 측정구간에서의 상기 아날로그-디지털 컨버터의 전체 출력데이터가 기 설정된 유효범위 내에 포함되는지 여부를 판단하여, 상기 측정구간에서의 상기 아날로그-디지털 컨버터의 전체 출력데이터 중 상기 유효범위에 포함된 출력데이터만을 검출하여 검출횟수를 카운트하는 단계;
    상기 유효범위에 포함된 출력데이터와 상기 검출횟수를 메모리에 저장하는 단계; 및
    상기 아날로그신호가 기 설정된 기준전압에 도달 여부에 따라 측정구간의 변환완료 여부를 판단하는 단계를 포함하는 아날로그 디지털 테스트방법.
  13. 청구항 8에 있어서,
    상기 연산단계는
    상기 출력데이터 및 상기 검출횟수를 이용하여 하기의 수학식 1 내지 수학식 4 에 따라 상기 성능지수인 DNL(Differential Non-Linearity) 및 INL(Integral Non-Linearity)을 연산하는 단계; 및
    측정완료된 측정구간의 수에 기초하여 상기 아날로그 디지털 컨버터의 테스트완료 여부를 판단하는 단계를 포함하는 아날로그 디지털 컨버터 테스트방법.

    (수학식 1)
    Figure pat00015

    (수학식 2)
    Figure pat00016

    (수학식 3)
    Figure pat00017

    (수학식 4)
    Figure pat00018

    (i=0~N-1, N=측정구간에서의 총 출력데이터의 수, count= 출력데이터의 검출횟수)
KR1020140128440A 2014-09-25 2014-09-25 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법 KR20160036338A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140128440A KR20160036338A (ko) 2014-09-25 2014-09-25 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법
US14/858,634 US20160094238A1 (en) 2014-09-25 2015-09-18 Apparatus for testing analog-to-digital converter and testing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140128440A KR20160036338A (ko) 2014-09-25 2014-09-25 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법

Publications (1)

Publication Number Publication Date
KR20160036338A true KR20160036338A (ko) 2016-04-04

Family

ID=55585570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140128440A KR20160036338A (ko) 2014-09-25 2014-09-25 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법

Country Status (2)

Country Link
US (1) US20160094238A1 (ko)
KR (1) KR20160036338A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350916A (zh) * 2019-06-14 2019-10-18 电子科技大学 用于adc测试的dac预失真补偿方法
US10873338B1 (en) 2019-07-30 2020-12-22 Analog Devices International Unlimited Company Calibration method for precision signal chain linearity
US11962320B2 (en) * 2019-12-23 2024-04-16 Intel Corporation Semiconductor chip providing on-chip self-testing of an ana-log-to-digital converter implemented in the semiconductor chip
CN112311399A (zh) * 2020-01-04 2021-02-02 成都华微电子科技有限公司 一种模数转换器测试装置和方法
CN111693857B (zh) * 2020-05-15 2022-09-23 珠海南方集成电路设计服务中心 Adc芯片测试方法
CN111953346A (zh) * 2020-07-03 2020-11-17 上海美仁半导体有限公司 模数转换器的测试方法、系统、芯片及家用电器

Also Published As

Publication number Publication date
US20160094238A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR20160036338A (ko) 아날로그-디지털 컨버터 테스트장치 및 그 테스트방법
KR101993139B1 (ko) 연속 근사 레지스터 아날로그 디지털 컨버터 및 이를 테스트하기 위한 bist 장치의 동작 방법
US8493080B2 (en) Test system and method
JP5980922B2 (ja) タッチ感知方法及び装置
RU2430465C2 (ru) Способ оцифровки аналоговой величины, оцифровывающее устройство, осуществляющее указанный способ, и детектор электромагнитного излучения, содержащий такое устройство
US9362938B2 (en) Error measurement and calibration of analog to digital converters
US7812619B2 (en) Capacitance measuring apparatus and capacitance measuring method
US20180183458A1 (en) Hybrid flash architecture of successive approximation register analog to digital converter
US8672542B2 (en) High resolution measurement of thermistor thermometry signals with wide dynamic range
JPH0345581B2 (ko)
US7924202B2 (en) Integrated circuit device and electronic instrument
EP3111559B1 (en) On-chip analog-to-digital converter (adc) linearity test for embedded devices
CN114553225A (zh) 用于数模转换芯片的测试装置
US8314725B2 (en) On-die digital-to-analog conversion testing
JP5174433B2 (ja) Ａｄ変換器及び秤
US11774284B1 (en) High-sensitivity light sensor and sensing method thereof comprising a plurality of comparator circuits, reset circuits and counter circuits
JPH08189974A (ja) 放射線エネルギースペクトル測定装置
US20090039920A1 (en) System and method for mapping system transfer functions
US20030220758A1 (en) Method for testing an AD-converter
CN116338324B (zh) 一种电阻测量电路、方法、万用表及存储介质
CN220120901U (zh) 一种用于电阻测量的电路及万用表
CN114285412A (zh) N位模数转换器的检测方法
RU2731033C1 (ru) Тензопреобразователь давления мостового типа
KR101555646B1 (ko) 보정 테이블을 이용하여 오차를 보정하기 위한 전압 측정 장치
KR20040063376A (ko) 충전용 배터리의 잔량 표시 방법 및 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140925

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181128

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140925

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191209

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20200218

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20191209

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I