KR20160025849A - 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치 - Google Patents

절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치 Download PDF

Info

Publication number
KR20160025849A
KR20160025849A KR1020140113255A KR20140113255A KR20160025849A KR 20160025849 A KR20160025849 A KR 20160025849A KR 1020140113255 A KR1020140113255 A KR 1020140113255A KR 20140113255 A KR20140113255 A KR 20140113255A KR 20160025849 A KR20160025849 A KR 20160025849A
Authority
KR
South Korea
Prior art keywords
gate
igbt
transistor
signal
voltage
Prior art date
Application number
KR1020140113255A
Other languages
English (en)
Inventor
조삼구
이성철
김규형
이유황
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020140113255A priority Critical patent/KR20160025849A/ko
Publication of KR20160025849A publication Critical patent/KR20160025849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08112—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in bipolar transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 IGBT 게이트 드라이버 보호 장치에 관한 것이다.
본 발명은 드레인에 하이레벨 공급전압이 인가되고 소오스가 IGBT의 게이트에 연결된 제1 트랜지스터와, 드레인이 상기 제1 트랜지스터의 소오스 및 상기 IGBT의 게이트에 공통 연결되고 소오스에 로우레벨 공급전압이 인가되는 제2 트랜지스터와, 상기 IGBT의 게이트에 인가되는 출력전압을 피드백받아 미리 설정된 하이레벨 기준전압 및 로우레벨 기준전압과 비교하는 출력 전압 비교부 및 상기 출력 전압 비교부에 의한 비교 결과, 상기 출력전압이 상기 하이레벨 기준전압보다 작아지거나 상기 로우레벨 기준전압보다 커지는 경우 상기 IGBT로 공급되는 전류를 차단하여 상기 IGBT와 상기 제1 및 제2 트랜지스터로의 과전류 유입을 차단하는 과전류 차단 스위치부를 포함하여 구성된다.
본 발명에 따르면, IGBT 게이트 드라이버 출력단의 전압을 상시 감시하여, IGBT 게이트 드라이버의 부하 임피던스가 비정상적으로 낮아지거나 단락 등이 발생하여 과전류가 흐르는 것을 사전에 차단하여 소자의 수명을 연장하고 IGBT를 이용하는 전력시스템을 안정적으로 보호할 수 있는 효과가 있다.

Description

절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치{GATE DRIVER PROTECTION APPARATUS OF INSULATED GATE BIPOLAR TRANSISTOR}
본 발명은 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치에 관한 것이다. 보다 구체적으로, 본 발명은 IGBT 게이트 드라이버의 부하 임피던스(load impedance)가 비정상적으로 낮아지거나 단락(short) 등이 발생하여 과전류가 흐르는 것을 사전에 차단하여 소자의 수명을 연장하고 IGBT를 이용하는 전력시스템을 안정적으로 보호할 수 있는 IGBT 게이트 드라이버 보호 장치에 관한 것이다.
일반적으로 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)를 이용한 전력변환시스템에서, IGBT를 구동하기 위해서는 IGBT의 게이트(gate)에 높은 전력을 공급하여야 한다. 그러나 전력시스템에서 모니터링 및 전력변환 스위치의 시간 간격을 제어하는 컨트롤러(controller)가 출력하는 전력의 크기는 비교적 낮아 IGBT를 직접 구동할 수 없으므로, 컨트롤러와 IGBT 사이에 별도의 증폭기를 연결하여 IGBT의 게이트에 충분한 전력을 공급하게 된다.
도 1은 종래의 IGBT 게이트 드라이버 회로를 나타낸 도면이다.
도 1을 참조하면, IGBT 게이트 드라이버는 IGBT가 턴온(turn on) 또는 턴오프(turn off) 동작을 하여 IGBT의 콜렉터(collector)와 에미터(emitter) 사이를 단락시키거나 오픈시키도록 IGBT의 게이트에 충분한 구동 전압과 전류를 공급하는 기능을 수행한다. IGBT의 게이트에는 큰 전류와 높은 전압이 인가되어 콜렉터(collector)와 에미터(emitter) 사이에 큰 전류가 흐르지만, 게이트에는 커패시턴스(capacitance) 성분이 매우 크므로 커패시턴스의 값에 대응하는 커패시터(capacitor)가 충전된 후에는,게이트 전류가 흐르지 않아 낮은 입력 전력으로도 구동 가능하다.
IGBT는 게이트에 입력되는 전압이 5V정도의 레벨에 도달하면 턴온되지만, 일정한 전압에 도달하지 않으면 콜렉터 전류가 급격하게 증가하여 파괴될 수 있다. 이 현상을 방지하기 위해 IGBT 게이트 드라이버는 공급전원의 레벨을 감지하여 공급 전압이 일정한 레벨에 도달되지 않으면 IGBT 구동 신호를 발생하지 않게하는 보호회로를 내장하고 있다.
도 2는 종래의 저전압 보호회로가 내장된 IGBT 게이트 드라이버 회로를 나타낸 도면이다.
도 2를 참조하면, 종래의 방법은 IGBT 게이트 드라이버의 공급전압(VDD)은 낮아지지 않은 상태에서 IGBT 게이트 드라이버의 출력단에 다수의 소자들이 연결되어 임피던스가 낮아져 출력전압(Vo)의 레벨이 낮아지거나, 충분한 라이징(rising) 및 폴링(falling) 시간을 갖지 못할 수 있다. IGBT의 입력 게이트 전압이 낮아지면 콜렉터 전류는 입력 게이트 전압과 상관없이 비정상적으로 증가하여 IGBT가 파괴될 수 있다. 부하(load)단의 낮은 임피던스는 IGBT 게이트 드라이버의 출력전압(Vo)을 낮출 수 있으며, 출력전압(Vo)이 낮아지면, 출력단 트랜지스터는 과전류가 흐르게 되어 열을 발생시키고, 파괴될 수 있다.
한국 공개특허공보 특1999-0051361(공개일자: 1999년 07월 05일, 명칭: IGBT 보호 회로) 한국 공개특허공보 제10-2010-0125706호(공개일자: 2010년 12월 01일, 명칭: 스위치 구동 회로)
본 발명은 IGBT 게이트 드라이버 출력단의 전압을 상시 감시하여, 이 전압이 미리 설정된 범위를 벗어나는 경우, 출력단 트랜지스터를 턴오프하여 하이 임피던스(high impedance) 상태로 전환하고, 출력단에 연결된 IGBT의 구동 전압을 차단하여 동작을 정지시킴으로써, IGBT 게이트 드라이버의 부하 임피던스(load impedance)가 비정상적으로 낮아지거나 단락(short) 등이 발생하여 과전류가 흐르는 것을 사전에 차단하여 소자의 수명을 연장하고 IGBT를 이용하는 전력시스템을 안정적으로 보호할 수 있는 IGBT 게이트 드라이버 보호 장치를 제공하는 것을 기술적 과제로 한다.
이러한 기술적 과제를 해결하기 위한 본 발명에 따른 IGBT(Insulated Gate Bipolar Transistor) 게이트 드라이버 보호 장치는 드레인에 하이레벨 공급전압이 인가되고 소오스가 IGBT의 게이트에 연결된 제1 트랜지스터와, 드레인이 상기 제1 트랜지스터의 소오스 및 상기 IGBT의 게이트에 공통 연결되고 소오스에 로우레벨 공급전압이 인가되는 제2 트랜지스터와, 상기 IGBT의 게이트에 인가되는 출력전압을 피드백받아 미리 설정된 하이레벨 기준전압 및 로우레벨 기준전압과 비교하는 출력 전압 비교부 및 상기 출력 전압 비교부에 의한 비교 결과, 상기 출력전압이 상기 하이레벨 기준전압보다 작아지거나 상기 로우레벨 기준전압보다 커지는 경우 상기 IGBT로 공급되는 전류를 차단하여 상기 IGBT와 상기 제1 및 제2 트랜지스터로의 과전류 유입을 차단하는 과전류 차단 스위치부를 포함하여 구성된다.
본 발명에 따른 IGBT 게이트 드라이버 보호 장치에 있어서, 상기 출력 전압 비교부는 상기 출력전압이 상기 하이레벨 기준전압보다 작아지면 하이(high) 신호를 출력하고 상기 출력전압이 상기 하이레벨 기준전압 이상이면 로우(low) 신호를 출력하는 제1 비교기와, 상기 출력전압이 상기 로우레벨 기준전압보다 커지면 하이 신호를 출력하고 상기 출력전압이 상기 로우레벨 기준전압 이하이면 로우 신호를 출력하는 제2 비교기와, 제1 NOT 게이트에 의해 반전된 입력신호와 상기 제1 비교기의 출력신호를 입력받는 제1 AND 게이트와, 상기 입력신호와 상기 제2 비교기의 출력신호를 입력받는 제2 AND 게이트 및 상기 제1 및 제2 AND 게이트의 출력신호를 입력받는 XOR 게이트를 포함하는 것을 특징으로 한다.
본 발명에 따른 IGBT 게이트 드라이버 보호 장치에 있어서, 상기 과전류 차단 스위치부는 상기 XOR 게이트의 출력신호를 반전시키는 제2 NOT 게이트와, 상기 제2 NOT 게이트의 출력신호를 게이트로 입력받고 소오스가 상기 제1 트랜지스터의 게이트에 연결된 제1 리셋 트랜지스터와, 상기 XOR 게이트의 출력신호를 게이트로 입력받고 드레인이 상기 제2 트랜지스터의 게이트에 연결된 제2 리셋 트랜지스터와, 상기 입력신호가 입력되는 입력단자와 상기 제1 리셋 트랜지스터의 소오스사이에 설치되어 있으며 상기 XOR 게이트가 로우 신호를 출력하는 경우 온되고 상기 XOR 게이트가 하이 신호를 출력하는 경우 오프되는 제1 리셋 스위치 및 상기 입력신호가 입력되는 입력단자와 상기 제2 리셋 트랜지스터의 드레인사이에 설치되어 있으며 상기 XOR 게이트가 로우 신호를 출력하는 경우 온되고 상기 XOR 게이트가 하이 신호를 출력하는 경우 오프되는 제2 리셋 스위치를 포함하는 것을 특징으로 한다.
본 발명에 따른 IGBT 게이트 드라이버 보호 장치에 있어서, 상기 하이레벨 기준전압과 상기 로우레벨 기준전압은 사용자에 의해 조절이 가능한 것을 특징으로 한다.
본 발명에 따른 IGBT 게이트 드라이버 보호 장치에 있어서, 상기 제1 및 제2 비교기는 히스테리시스(hysteresis) 특성을 갖는 것을 특징으로 한다.
본 발명에 따르면, IGBT 게이트 드라이버 출력단의 전압을 상시 감시하여, 이 전압이 미리 설정된 범위를 벗어나는 경우, 출력단 트랜지스터를 턴오프하여 하이 임피던스(high impedance) 상태로 전환하고, 출력단에 연결된 IGBT의 구동 전압을 차단하여 동작을 정지시킴으로써, IGBT 게이트 드라이버의 부하 임피던스(load impedance)가 비정상적으로 낮아지거나 단락(short) 등이 발생하여 과전류가 흐르는 것을 사전에 차단하여 소자의 수명을 연장하고 IGBT를 이용하는 전력시스템을 안정적으로 보호할 수 있는 IGBT 게이트 드라이버 보호 장치가 제공되는 효과가 있다.
도 1은 종래의 IGBT(Insulated Gate Bipolar Transistor) 게이트 드라이버 회로를 나타낸 도면이다.
도 2는 종래의 저전압 보호회로가 내장된 IGBT 게이트 드라이버 회로를 나타낸 도면이다.
도 3은 본 발명의 일 실시 예에 따른 IGBT 게이트 드라이버 회로를 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 IGBT 게이트 드라이버 회로를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 IGBT 게이트 드라이버 회로는 제1 트랜지스터(Mp), 제2 트랜지스터(Mn), 출력 전압 비교부(10) 및 과전류 차단 스위치부(20)를 포함하여 구성된다. 이하의 설명에서 제1 트랜지스터(Mp)와 제2 트랜지스터(Mn)가 전계효과 트랜지스터(Field Effect Transistor, FET)인 경우를 예로 들어 설명하지만, 이들은 양극성 접합 트랜지스터(Bipolar Junction Transistor, BJT)일 수도 있다.
제1 트랜지스터(Mp)의 드레인으로는 하이레벨 공급전압(VDD)이 인가되고, 소오스는 IGBT의 게이트에 연결되고, 게이트에는 입력신호(Vin)를 반영한 신호 즉, 입력단자와 제1 트랜지스터(Mp)의 게이트 사이에 설치된 제1 증폭기(AMP1), 제2 증폭기(AMP2) 등에 의해 증폭된 신호가 입력된다. 이 신호는 입력신호(Vin)의 레벨에 대응하는 레벨을 갖는 신호이다.
제2 트랜지스터(Mn)의 드레인은 제1 트랜지스터(Mp)의 소오스 및 IGBT의 게이트에 공통 연결되어 있고, 소오스로는 로우레벨 공급전압(VSS)이 인가되고, 게이트에는 입력신호(Vin)를 반영한 신호 즉, 입력단자와 제2 트랜지스터(Mn)의 게이트 사이에 설치된 제1 증폭기(AMP1), 제3 증폭기(AMP3) 등에 의해 증폭된 신호가 입력된다. 이 신호 역시 입력신호(Vin)의 레벨에 대응하는 레벨을 갖는 신호이며, 제3 증폭기(AMP3)와 제2 증폭기(AMP2)의 증폭율은 동일하게 구성될 수 있다.
출력 전압 비교부(10)는 IGBT의 게이트에 인가되는 출력전압(Vo)을 피드백받아 미리 설정된 하이레벨 기준전압(Vref1) 및 로우레벨 기준전압(Vref2)과 비교하는 기능을 수행한다.
예를 들어, 이러한 출력 전압 비교부(10)는 제1 비교기(110), 제2 비교기(120), 제1 NOT 게이트(130), 제1 AND 게이트(140), 제2 AND 게이트(150) 및 XOR 게이트(160)를 포함하여 구성될 수 있다.
제1 비교기(110)는 출력전압(Vo) 즉, 제1 트랜지스터(Mp)를 통해 IGBT의 게이트로 인가되는 전압이 하이레벨 기준전압(Vref1)보다 작아지면 하이(high) 신호를 출력하고, 출력전압(Vo)이 하이레벨 기준전압(Vref1) 이상이면 로우(low) 신호를 출력하는 기능을 수행한다.
하이레벨 기준전압(Vref1)은 제1 트랜지스터(Mp)를 통해 IGBT의 게이트로 인가되는 출력전압(Vo)이 정상 범위에 있는지 여부를 판단하기 위해 설정되는 전압이다.
본 실시 예는 다양한 응용 시스템에 적용될 수 있기 때문에, 하이레벨 기준전압(Vref1)과 로우레벨 기준전압(Vref2)은 가변 저항을 이용하여 그 크기가 조절될 수 있도록 구성하는 것이 바람직한다.
또한, 제1 비교기(110) 및 후술하는 제2 비교기(120)는 히스테리시스(hysteresis) 특성을 갖도록 구성하는 것이 바람직하다. 이와 같이 감지된 출력전압(Vo)과 기준전압들(Vref1, Vref2)을 비교하는 비교기들(110, 120)이 히스테리시스 특성을 갖도록 구성하면, 펄스성 노이즈(noise)를 제거하며, IGBT 게이트 드라이버의 온, 오프되는 전압의 레벨차를 다르게 하여, 출력신호의 온, 오프 발진을 줄일 수 있다. 또한, 히스테리시스 레벨을 변동시킬 수 있는 비교기들(110, 120)이 적용될 수 있다.
출력전압(Vo)의 저하는 출력단의 단락 또는 IGBT의 부하 임피던스가 비정상적으로 작은 등의 이유에 기인하여 발생할 수 있으며, 이와 같은 출력전압(Vo) 저하는 과전류를 유발하여 IGBT, 제1 트랜지스터(Mp) 및 제2 트랜지스터(Mn)를 절연파괴시킬 수 있다. 이러한 상황을 방지하기 위하여, 제1 비교기(110)가 출력전압(Vo)이 하이레벨 기준전압(Vref1)보다 작아지면 비정상 상태임을 가리키는 하이(high) 신호를 출력하고, 출력전압(Vo)이 하이레벨 기준전압(Vref1) 이상이면 정상적인 상태임을 가리키는 로우(low) 신호를 출력하도록 구성된다.
제2 비교기(120)는 출력전압(Vo) 즉, 제2 트랜지스터(Mn)를 통해 IGBT의 게이트로 인가되는 전압이 로우레벨 기준전압(Vref2)보다 커지면 비정상 상태임을 나타내는 하이 신호를 출력하고, 출력전압(Vo)이 로우레벨 기준전압(Vref2) 이하이면 정상적인 상태임을 나타내는 로우 신호를 출력하는 기능을 수행한다. 로우레벨 기준전압(Vref2)은 제2 트랜지스터(Mn)를 통해 IGBT의 게이트로 인가되는 출력전압(Vo)이 정상 범위에 있는지 여부를 판단하기 위해 설정되는 전압이다.
제1 NOT 게이트(130)는 입력신호(Vin)를 반전시키는 기능을 수행한다.
제1 AND 게이트(140)는 제1 NOT 게이트(130)에 의해 반전된 입력신호와 제1 비교기(110)의 출력신호를 입력받아 AND 연산을 통해 그 결과를 출력하는 기능을 수행한다.
제2 AND 게이트(150)는 입력신호(Vin)와 제2 비교기(120)의 출력신호를 입력받아 AND 연산을 통해 그 결과를 출력하는 기능을 수행한다.
XOR 게이트(160)는 제1 및 제2 AND 게이트(150)의 출력신호를 입력받아 배타적 OR 연산을 통해 그 결과를 출력하는 기능을 수행한다.
만약, 출력전압(Vo)의 상태가 정상 범위에 있을 경우, 제1 비교기(110)와 제2 비교기(120)는 로우 신호를 출력하므로, 제1 AND 게이트(140)와 제2 AND 게이트(150)의 출력은 로우 신호가 되고, 이에 따라, XOR 게이트(160)의 출력은 로우 신호가 된다. 후술하겠지만, XOR 게이트(160)의 출력은 제1 리셋 스위치(S1)와 제2 리셋 스위치(S2)의 온-오프(on-off)를 제어하는 신호이며, XOR 게이트(160)의 출력이 로우 신호인 경우 제1 리셋 스위치(S1)와 제2 리셋 스위치(S2)는 온 상태를 유지하지만, XOR 게이트(160)의 출력이 하이 신호인 경우 제1 리셋 스위치(S1)와 제2 리셋 스위치(S2)는 오프되어, 제1 트랜지스터(Mp)와 제2 트랜지스터(Mn)를 강제 오프시키게 된다.
과전류 차단 스위치부(20)는 출력 전압 비교부(10)에 의한 비교 결과, 출력전압(Vo)이 하이레벨 기준전압(Vref1)보다 작아지거나 로우레벨 기준전압(Vref2)보다 커지는 경우, IGBT로 공급되는 전류를 차단하여 IGBT와 제1 트랜지스터(Mp) 및 제2 트랜지스터(Mn)로의 과전류 유입을 차단하는 기능을 수행한다.
예를 들어, 이러한 과전류 차단 스위치부(20)는 제2 NOT 게이트(210), 제1 리셋 트랜지스터(Mreset1), 제2 리셋 트랜지스터(Mreset2), 제1 리셋 스위치(S1) 및 제2 리셋 스위치(S2)를 포함하여 구성될 수 있다.
제2 NOT 게이트(210)는 XOR 게이트(160)의 출력신호를 반전시키는 기능을 수행한다.
제1 리셋 트랜지스터(Mreset1)의 게이트로는 제2 NOT 게이트(210)의 출력신호가 입력되고, 드레인은 소정의 동작전원에 연결되어 있고, 소오스는 제2 증폭기(AMP2)를 거쳐 제1 트랜지스터(Mp)의 게이트에 연결되어 있다. 또한, 제1 리셋 트랜지스터(Mreset1)의 소오스는 제1 리셋 스위치(S1)와 제1 증폭기(AMP1)를 매개로 입력신호(Vin)가 입력되는 입력단자에 연결되어 있다.
제2 리셋 트랜지스터(Mreset2)의 게이트로는 XOR 게이트(160)의 출력신호가 입력되고, 소오스는 그라운드에 연결되어 있고, 드레인은 제3 증폭기(AMP3)를 거쳐 제2 트랜지스터(Mn)의 게이트에 연결되어 있다. 또한 제2 리셋 트랜지스터(Mreset2)의 드레인은 제2 리셋 스위치(S2)와 제1 증폭기(AMP1)를 매개로 입력신호(Vin)가 입력되는 입력단자에 연결되어 있다.
제1 리셋 스위치(S1)는 입력신호(Vin)가 입력되는 입력단자와 제1 리셋 트랜지스터(Mreset1)의 소오스사이에 설치되어 있으며, XOR 게이트(160)의 출력신호에 따라 온-오프가 제어된다. 보다 구체적으로, 1) XOR 게이트(160)가 IGBT의 게이트로 인가되는 출력전압(Vo)의 상태가 정상임을 나타내는 로우 신호를 출력하는 경우, 제1 리셋 스위치(S1)는 온 상태를 유지하지만, 2) XOR 게이트(160)가 IGBT의 게이트로 인가되는 출력전압(Vo)의 상태가 비정상임을 나타내는 하이 신호를 출력하는 경우, 제1 리셋 스위치(S1)는 오프되며, 이에 따라, 제1 트랜지스터(Mp)로 공급되는 전류의 흐름이 차단되어 제1 트랜지스터(Mp)는 오프 상태로 전환된다.
제2 리셋 스위치(S2)는 입력신호(Vin)가 입력되는 입력단자와 제2 리셋 트랜지스터(Mreset2)의 드레인사이에 설치되어 있으며, 제1 리셋 스위치(S1)와 동일하게 XOR 게이트(160)의 출력신호에 따라 온-오프가 제어된다. 즉, 1) XOR 게이트(160)가 IGBT의 게이트로 인가되는 출력전압(Vo)의 상태가 정상임을 나타내는 로우 신호를 출력하는 경우, 제2 리셋 스위치(S2)는 온 상태를 유지하지만, 2) XOR 게이트(160)가 IGBT의 게이트로 인가되는 출력전압(Vo)의 상태가 비정상임을 나타내는 하이 신호를 출력하는 경우, 제2 리셋 스위치(S2)는 오프되며, 이에 따라, 제2 트랜지스터(Mn)로 공급되는 전류의 흐름이 차단되어 제2 트랜지스터(Mn)는 오프 상태로 전환된다.
이하에서는 아래 표 1을 추가적으로 참조하여, 본 발명의 일 실시 예에 따른 IGBT 게이트 드라이버 보호 장치의 구체적인 동작을 설명한다.
입력신호(Vin) 출력전압(Vo) XOR게이트 출력 동작 리셋
Low High Low 정상동작 -
High Low Low 정상동작 -
Low High => Low High 출력전압(Vo)이 하이상태에서 로우상태로 변화 XOR 게이트가 High 신호를 출력하여, 제1 및 제2 트랜지스터를 오프시킴으로써, 전류 흐름을 차단하여 소자를 보호
High Low => High High 출력전압(Vo)이 로우상태에서 하이상태로 변화
표 1을 추가적으로 참조하면, 정상적인 동작상태에서, 입력 신호가 로우가 되면 출력전압(Vo)은 하이 신호를 출력하게 된다. 반대로 입력신호(Vin)가 하이가 되면, 출력전압(Vo)은 로우 신호를 출력하게 된다.
출력단에 연결된 부하 임피던스(Load impedance)가 낮아지는 등의 상황이 발생하는 경우에는, 하이 상태이던 출력전압(Vo)이 낮아지게 되며, 일정한 기준전압 아래로 내려가게 되면 IGBT 게이트 드라이버의 출력단 트랜지스터에는 과도한 전류가 흐르게 된다. 이 전류가 출력단에 계속 흐르게 되어 출력전압(Vo)이 정해진 하이레벨 기준전압(Vref1) 보다 낮아지면 제1 비교기(110)는 하이 신호를 발생하여 XOR 게이트(160)는 하이 신호를 출력하고 제1 리셋 트랜지스터(Mreset1)와 제2 리셋 트랜지스터(Mreset2)를 리셋하여 출력단 트랜지스터인 제1 트랜지스터(Mp)와 제2 트랜지스터(Mn)를 오프한다. 하단의 감지회로는 이상의 설명과는 반대로 동작하여 IGBT 게이트 드라이버의 출력단 트랜지스터인 제1 트랜지스터(Mp)와 제2 트랜지스터(Mn)를 오프한다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면, IGBT 게이트 드라이버 출력단의 전압을 상시 감시하여, 이 전압이 미리 설정된 범위를 벗어나는 경우, 출력단 트랜지스터를 턴오프하여 하이 임피던스(high impedance) 상태로 전환하고, 출력단에 연결된 IGBT의 구동 전압을 차단하여 동작을 정지시킴으로써, IGBT 게이트 드라이버의 부하 임피던스(load impedance)가 비정상적으로 낮아지거나 단락(short) 등이 발생하여 과전류가 흐르는 것을 사전에 차단하여 소자의 수명을 연장하고 IGBT를 이용하는 전력시스템을 안정적으로 보호할 수 있는 IGBT 게이트 드라이버 보호 장치가 제공되는 효과가 있다.
이상에서 본 발명에 대한 기술사상을 첨부된 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자라면 누구나 본 발명의 기술사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
10: 출력 전압 비교부 20: 과전류 차단 스위치부
110: 제1 비교기 120: 제2 비교기
130: 제1 NOT 게이트 140: 제1 AND 게이트
150: 제2 AND 게이트 160: XOR 게이트
210: 제2 NOT 게이트 AMP1: 제1 증폭기
AMP2: 제2 증폭기 AMP3: 제3 증폭기
Mp: 제1 트랜지스터 Mn: 제2 트랜지스터
Mreset1: 제1 리셋 트랜지스터 Mreset2: 제2 리셋 트랜지스터
S1: 제1 리셋 스위치 S2: 제2 리셋 스위치
Vin: 입력신호 Vo: 출력전압
VDD: 하이레벨 공급전압 VSS: 로우레벨 공급전압
Vref1: 하이레벨 기준전압 Vref2: 로우레벨 기준전압

Claims (5)

  1. IGBT(Insulated Gate Bipolar Transistor) 게이트 드라이버 보호 장치에 있어서,
    드레인에 하이레벨 공급전압이 인가되고 소오스가 IGBT의 게이트에 연결된 제1 트랜지스터;
    드레인이 상기 제1 트랜지스터의 소오스 및 상기 IGBT의 게이트에 공통 연결되고 소오스에 로우레벨 공급전압이 인가되는 제2 트랜지스터;
    상기 IGBT의 게이트에 인가되는 출력전압을 피드백받아 미리 설정된 하이레벨 기준전압 및 로우레벨 기준전압과 비교하는 출력 전압 비교부; 및
    상기 출력 전압 비교부에 의한 비교 결과, 상기 출력전압이 상기 하이레벨 기준전압보다 작아지거나 상기 로우레벨 기준전압보다 커지는 경우 상기 IGBT로 공급되는 전류를 차단하여 상기 IGBT와 상기 제1 및 제2 트랜지스터로의 과전류 유입을 차단하는 과전류 차단 스위치부를 포함하는, IGBT 게이트 드라이버 보호 장치.
  2. 제1항에 있어서,
    상기 출력 전압 비교부는
    상기 출력전압이 상기 하이레벨 기준전압보다 작아지면 하이(high) 신호를 출력하고 상기 출력전압이 상기 하이레벨 기준전압 이상이면 로우(low) 신호를 출력하는 제1 비교기;
    상기 출력전압이 상기 로우레벨 기준전압보다 커지면 하이 신호를 출력하고 상기 출력전압이 상기 로우레벨 기준전압 이하이면 로우 신호를 출력하는 제2 비교기;
    제1 NOT 게이트에 의해 반전된 입력신호와 상기 제1 비교기의 출력신호를 입력받는 제1 AND 게이트;
    상기 입력신호와 상기 제2 비교기의 출력신호를 입력받는 제2 AND 게이트; 및
    상기 제1 및 제2 AND 게이트의 출력신호를 입력받는 XOR 게이트를 포함하는 것을 특징으로 하는, IGBT 게이트 드라이버 보호 장치.
  3. 제2항에 있어서,
    상기 과전류 차단 스위치부는
    상기 XOR 게이트의 출력신호를 반전시키는 제2 NOT 게이트;
    상기 제2 NOT 게이트의 출력신호를 게이트로 입력받고 소오스가 상기 제1 트랜지스터의 게이트에 연결된 제1 리셋 트랜지스터;
    상기 XOR 게이트의 출력신호를 게이트로 입력받고 드레인이 상기 제2 트랜지스터의 게이트에 연결된 제2 리셋 트랜지스터;
    상기 입력신호가 입력되는 입력단자와 상기 제1 리셋 트랜지스터의 소오스사이에 설치되어 있으며 상기 XOR 게이트가 로우 신호를 출력하는 경우 온되고 상기 XOR 게이트가 하이 신호를 출력하는 경우 오프되는 제1 리셋 스위치; 및
    상기 입력신호가 입력되는 입력단자와 상기 제2 리셋 트랜지스터의 드레인사이에 설치되어 있으며 상기 XOR 게이트가 로우 신호를 출력하는 경우 온되고 상기 XOR 게이트가 하이 신호를 출력하는 경우 오프되는 제2 리셋 스위치를 포함하는 것을 특징으로 하는, IGBT 게이트 드라이버 보호 장치.
  4. 제1항에 있어서,
    상기 하이레벨 기준전압과 상기 로우레벨 기준전압은 사용자에 의해 조절이 가능한 것을 특징으로 하는, IGBT 게이트 드라이버 보호 장치.
  5. 제3항에 있어서,
    상기 제1 및 제2 비교기는 히스테리시스(hysteresis) 특성을 갖는 것을 특징으로 하는, IGBT 게이트 드라이버 보호 장치.
KR1020140113255A 2014-08-28 2014-08-28 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치 KR20160025849A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140113255A KR20160025849A (ko) 2014-08-28 2014-08-28 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140113255A KR20160025849A (ko) 2014-08-28 2014-08-28 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치

Publications (1)

Publication Number Publication Date
KR20160025849A true KR20160025849A (ko) 2016-03-09

Family

ID=55536360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113255A KR20160025849A (ko) 2014-08-28 2014-08-28 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치

Country Status (1)

Country Link
KR (1) KR20160025849A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020243422A1 (en) * 2019-05-31 2020-12-03 Texas Instruments Incorporated Adaptive gate drivers and related methods and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047242A (ko) 1999-11-18 2001-06-15 서평원 최적의 전송 포맷 조합 식별자 엔코딩 방법
KR20100125706A (ko) 2009-05-21 2010-12-01 페어차일드코리아반도체 주식회사 스위치 구동 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010047242A (ko) 1999-11-18 2001-06-15 서평원 최적의 전송 포맷 조합 식별자 엔코딩 방법
KR20100125706A (ko) 2009-05-21 2010-12-01 페어차일드코리아반도체 주식회사 스위치 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020243422A1 (en) * 2019-05-31 2020-12-03 Texas Instruments Incorporated Adaptive gate drivers and related methods and systems

Similar Documents

Publication Publication Date Title
JP4589966B2 (ja) 電力供給制御装置及び半導体装置
US9634482B2 (en) Apparatus and methods for transient overstress protection with active feedback
TWI484710B (zh) 電子保險絲裝置及其操作方法
JP5168413B2 (ja) 電圧駆動型素子を駆動する駆動装置
US9722594B2 (en) Drive device
US9325168B2 (en) Semiconductor device
US7535690B2 (en) Arrangement and method for an integrated protection for a power system
US20070007912A1 (en) Power output device with protection function for short circuit and overload
US6831447B1 (en) Surge limiting circuit with optional short circuit detection
KR101972604B1 (ko) 반도체 장치
US9660636B2 (en) Drive device
TWI571031B (zh) 保護裝置、系統及維持閘極驅動器端子上的穩定輸出的方法
US20110110008A1 (en) Over current protection circuit
JP2014086580A (ja) 保護回路
JP6353268B2 (ja) 過電流保護回路及びこれを用いた電源装置
WO2019008817A1 (ja) 半導体スイッチング素子の短絡保護回路
JP2016167516A (ja) 静電気保護回路
JPH0851349A (ja) Ｍｏｓパワードライバの過負荷保護回路
KR20160085200A (ko) 전원 회로
JP2011135665A (ja) 保護装置
KR20160025849A (ko) 절연 게이트 양극성 트랜지스터의 게이트 드라이버 보호 장치
JP2004248415A (ja) スイッチ回路
JP2017055299A (ja) 静電気保護回路
JP4724472B2 (ja) 半導体集積回路
JP2006039812A (ja) 直流安定化電源回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination