KR20160019285A - Solar cell module and manufacturing method thereof - Google Patents

Solar cell module and manufacturing method thereof Download PDF

Info

Publication number
KR20160019285A
KR20160019285A KR1020140103859A KR20140103859A KR20160019285A KR 20160019285 A KR20160019285 A KR 20160019285A KR 1020140103859 A KR1020140103859 A KR 1020140103859A KR 20140103859 A KR20140103859 A KR 20140103859A KR 20160019285 A KR20160019285 A KR 20160019285A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
electrodes
wirings
conductive adhesive
solar cell
Prior art date
Application number
KR1020140103859A
Other languages
Korean (ko)
Other versions
KR102316782B1 (en
Inventor
김민표
장대희
최영호
이충호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140103859A priority Critical patent/KR102316782B1/en
Publication of KR20160019285A publication Critical patent/KR20160019285A/en
Application granted granted Critical
Publication of KR102316782B1 publication Critical patent/KR102316782B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441Electrode arrangements specially adapted for back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0516Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module specially adapted for interconnection of back-contact solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell module and a method for manufacturing the same. According to an embodiment of the present invention, the solar cell module comprises: a solar cell including a semiconductor substrate and a plurality of first electrodes and a plurality of second electrodes which are formed to be spaced apart from each other on the rear surface of the semiconductor substrate; a plurality of first wires connected to the first electrodes provided on the rear surface of the semiconductor substrate via a conductive adhesive; and a plurality of second wires connected to the second electrodes provided on the rear surface of the semiconductor substrate via a conductive adhesive, wherein the conductive adhesive includes a metallic material having a melding point between 165-300°C. Moreover, according to an embodiment of the present invention, the method for manufacturing the solar cell module comprises the following steps of: arranging the semiconductor substrate including the first electrodes and the second electrodes on a curved structure with a curved surface formed thereon; bending the semiconductor substrate along a curved shape of the curved structure; placing the first wires and the second wires respectively over the first electrodes and the second electrodes, and connecting the first wires and the second wires respectively to the first electrodes and the second electrodes; and releasing the bending of the semiconductor substrate. Therefore, the structural stability of the solar cell module can be further increased.

Description

태양 전지 모듈 및 그 제조 방법{SOLAR CELL MODULE AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a solar cell module,

본 발명은 태양 전지 모듈 및 그 제조 방법에 관한 것이다.The present invention relates to a solar cell module and a manufacturing method thereof.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이와 같이 반도체 기판을 사용하는 태양 전지는 구조에 따라 컨벤셔널 타입, 후면 컨텍 타입 등 다양한 종류로 나눌 수 있다. The solar cell using the semiconductor substrate can be divided into various types such as a conventional type and a rear type depending on the structure.

여기서, 컨벤셔널 타입은 에미터부가 기판의 전면에 위치하고, 에미터부에 연결된 전극이 기판의 전면에, 기판에 연결되는 전극이 기판의 후면에 위치하며, 후면 컨텍 타입은 에미터부가 기판의 후면에 위치하며, 전극이 모두 기판의 후면에 위치한다.In the conventional type, the emitter portion is located on the front surface of the substrate, the electrode connected to the emitter portion is disposed on the front surface of the substrate, the electrode connected to the substrate is positioned on the rear surface of the substrate, And all of the electrodes are located on the rear surface of the substrate.

여기서, 후면 컨텍 타입의 태양 전지는 전극이 모두 기판의 후면에 형성되므로, 기판의 후면에 형성된 전극을 인터커넥터나 별도의 도전성 금속을 통해 인접한 태양 전지의 전극에 직렬 연결하여 태양 전지 모듈을 형성할 수 있다.Since the electrodes of the rear contact type solar cell are all formed on the rear surface of the substrate, the electrodes formed on the rear surface of the substrate are connected in series to the electrodes of the adjacent solar cells via the interconnector or another conductive metal to form the solar cell module .

본 발명은 태양 전지 모듈 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention provides a solar cell module and a manufacturing method thereof.

본 발명의 일례에 따른 태양 전지 모듈은 반도체 기판 및 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제1 전극과 복수의 제2 전극을 구비하는 태양 전지; 반도체 기판의 후면에 구비된 복수의 제1 전극에 도전성 접착제를 통하여 접속되는 복수의 제1 배선; 및 반도체 기판의 후면에 구비된 복수의 제2 전극에 도전성 접착제를 통하여 접속되는 복수의 제2 배선;을 포함하고, 도전성 접착제는 녹는점이 165℃ ~ 300℃ 사이인 금속 물질을 포함한다.A solar cell module according to an example of the present invention includes: a solar cell having a semiconductor substrate and a plurality of first electrodes and a plurality of second electrodes formed on a rear surface of the semiconductor substrate, the solar cells being spaced apart from each other; A plurality of first wires connected to a plurality of first electrodes provided on a rear surface of a semiconductor substrate through a conductive adhesive; And a plurality of second wires connected to a plurality of second electrodes provided on a rear surface of the semiconductor substrate through a conductive adhesive, wherein the conductive adhesive includes a metal material having a melting point between 165 ° C and 300 ° C.

여기서, 도전성 접착제는 화학식 Sn, SnCuAg, SnCu 또는 SnPb 로 표현되는 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.Here, the conductive adhesive may include at least one metal material selected from the group consisting of Sn, SnCuAg, SnCu, and SnPb.

이와 같은 도전성 접착제는 복수의 제1, 2 배선 각각의 표면에 코팅되어 위치하거나, 도전성 접착제는 복수의 제1 배선과 복수의 제1 전극이 교차하는 각 부분의 제1 배선과 제1 전극 사이에 위치하거나, 복수의 제2 배선과 복수의 제2 전극이 교차하는 각 부분의 제2 배선과 제2 전극 사이에 위치할 수 있다.Such a conductive adhesive is coated on the surface of each of the first and second wiring lines or the conductive adhesive is applied between the first wiring and the first electrode of each portion where the plurality of first wiring lines and the plurality of first electrodes cross each other Or between the second wiring and the second electrode of each portion where the plurality of second wires and the plurality of second electrodes intersect with each other.

여기서, 도전성 접착제는 금속 물질을 포함하는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 금속 물질을 포함하는 형태일 수 있다.Here, the conductive adhesive may be in the form of a solder paste containing a metal material or a metal material in a resin of at least one of epoxy or silicone.

또한, 복수의 제1, 2 전극은 태양 전지의 후면에 제1 방향으로 길게 형성될 수 있으며, 복수의 제1, 2 배선 각각은 제1 방향과 교차하는 제2 방향으로 복수의 제1, 2 전극에 접속될 수 있다.The plurality of first and second electrodes may be formed long in the first direction on the rear surface of the solar cell, and each of the plurality of first and second wirings may include a plurality of first and second electrodes in a second direction crossing the first direction. Can be connected to the electrode.

그리고, 복수의 제1, 2 배선의 폭은 0.15mm ~ 3mm 사이일 수 있다.The width of the plurality of first and second wirings may be between 0.15 mm and 3 mm.

또한, 본 발명의 일례에 따른 태양 전지 모듈의 제조 방법은 복수의 제1, 2 전극이 구비된 반도체 기판을 곡면이 형성된 곡면 구조물 위에 배치하는 단계; 곡면 구조물의 곡면 형상을 따라 반도체 기판을 밴딩시키는 단계; 복수의 제1, 2 전극 위에 복수의 제1 배선과 복수의 제2 배선을 배치하고, 열처리 공정으로 복수의 제1, 2 배선 각각을 복수의 제1, 2 전극 각각에 접속시키는 단계; 및 반도체 기판의 밴딩을 해제하는 단계;를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a solar cell module, comprising: disposing a semiconductor substrate having a plurality of first and second electrodes on a curved surface structure having a curved surface; Bending a semiconductor substrate along a curved shape of the curved structure; Disposing a plurality of first wires and a plurality of second wires on the plurality of first and second electrodes and connecting each of the plurality of first and second wires to the plurality of first and second electrodes in a heat treatment step; And releasing the banding of the semiconductor substrate.

여기의 반도체 기판을 곡면 구조물 위에 배치하는 단계에서, 반도체 기판은 복수의 제1, 2 전극이 곡면 구조물의 표면과 반대 방향으로 향하도록 배치될 수 있다.In the step of arranging the semiconductor substrate here on the curved structure, the semiconductor substrate may be arranged so that the first and second electrodes are directed in the opposite direction to the surface of the curved structure.

여기서, 곡면 구조물은 제1 방향으로는 곡면이 형성되지 않고 평탄하며, 제1 방향과 교차하는 제2 방향을 따라 곡면이 형성될 수 있다.Here, the curved surface structure may be formed in a curved surface along a second direction that is not curved in the first direction but is flat and crosses the first direction.

구체적으로, 곡면 구조물에서 제2 방향으로의 단면은 가장 자리 부분보다 가운데 부분이 볼록한 형태의 곡면을 가질 수 있다. 아울러, 곡면 구조물의 곡면 표면에는 진공 흡입구가 형성될 수 있다.Specifically, the cross-section in the second direction in the curved structure may have a curved surface in which the middle portion is convex than the edge portion. In addition, a vacuum suction port may be formed on the curved surface of the curved structure.

또한, 반도체 기판의 밴딩 단계에서, 반도체 기판은 진공 흡입구에 흡착되어 밴딩될 수 있다.Further, in the step of bending the semiconductor substrate, the semiconductor substrate may be adsorbed to the vacuum suction port and bent.

이와 같은 반도체 기판의 밴딩 단계에서, 반도체 기판은 반도체 기판의 양끝단이 반도체 기판의 중앙 부분보다 반도체 기판의 전면 방향으로 1mm ~ 30mm 높이 차이가 생기도록 밴딩될 수 있다.In the step of bending the semiconductor substrate, the semiconductor substrate may be bent so that both ends of the semiconductor substrate are different in height from the center of the semiconductor substrate by 1 mm to 30 mm in the front direction of the semiconductor substrate.

또한, 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서, 복수의 제1, 2 배선은 곡면 구조물에서 곡면이 형성된 방향과 동일한 제2 방향으로 길게 배치되어, 제1, 2 배선이 밴딩될 수 있다.Further, in the step of arranging and connecting the plurality of first and second wirings, the plurality of first and second wirings are arranged long in the second direction equal to the direction in which the curved surface is formed in the curved structure, and the first and second wirings are bent .

그리고, 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서, 복수의 제1, 2 배선이 밴딩된 상태로 열처리 공정이 수행될 수 있다.In the step of disposing and connecting the plurality of first and second wirings, the heat treatment process may be performed in a state in which the first and second wirings are bent.

아울러, 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서, 열처리 공정의 온도는 165℃ ~ 300℃ 사이일 수 있다.In addition, in the step of disposing and connecting the plurality of first and second wirings, the temperature of the heat treatment step may be between 165 캜 and 300 캜.

또한, 밴딩 해제 단계는 곡면 구조물의 표면에 형성된 진공 흡입구의 진공이 해제되어 수행될 수 있다.Further, the unbending step can be performed by releasing the vacuum of the vacuum suction port formed on the surface of the curved structure.

그리고, 밴딩 해제 단계에 의해 반도체 기판은 밴딩 이전의 상태로 회복될 수 있다.Then, the semiconductor substrate can be restored to its pre-bending state by the unbending step.

이와 같은 밴딩 해제 단계는 접속 단계의 열처리 공정에 의해 도전성 접착제가 경화되기 이전에 수행될 수 있다.Such a debandling step may be performed before the conductive adhesive is cured by the heat treatment process in the connection step.

일례로, 밴딩 해제 단계는 접속 단계의 열처리 공정이 완료된 직후부터 2분 이내에 사이에 수행될 수 있다.For example, the unbending step may be performed within two minutes of immediately after the heat treatment process of the connection step is completed.

이와 같은 밴딩 해제 단계 이후, 태양 전지를 투명 기판 위에 도포된 제1 봉지재 위에 위치시킨 이후, 복수의 태양 전지 위에 제2 봉지재와 후면 시트를 배치한 상태에서 열 압착하는 라미네이션 단계:를 더 포함할 수 있다.After the banding-releasing step, the solar cell is placed on the first encapsulant coated on the transparent substrate, and then the second encapsulant and the back sheet are disposed on the plurality of solar cells, followed by thermocompression bonding. can do.

또한, 반도체 기판을 곡면 구조물 위에 배치하는 단계 이전에, 복수의 제1, 2 전극 중 복수의 제1, 2 배선이 접속되지 않는 부분 위에 절연층 페이스트를 도포하고 경화시키는 절연층 형성 단계;와 반도체 기판의 후면에 구비된 복수의 제1, 2 전극 중 복수의 제1, 2 배선이 접속될 부분 위에 도전성 접착제를 도포하는 단계;를 더 포함할 수 있다.Forming an insulating layer paste on a portion of the plurality of first and second electrodes where a plurality of first and second wirings are not connected and curing the insulating layer before arranging the semiconductor substrate on the curved structure; And applying a conductive adhesive onto a portion of the plurality of first and second electrodes provided on the rear surface of the substrate to be connected to the plurality of first and second wirings.

여기서, 절연층 페이스트의 경화 단계는 210℃ ~ 250℃ 사이에서 수행될 수 있다.Here, the curing step of the insulating layer paste may be performed at a temperature between 210 ° C and 250 ° C.

또한, 도전성 접착제 도포 단계에서, 도전성 접착제는 화학식 Sn, SnCuAg, SnCu 또는 SnPb로 표현되는 금속 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.Also, in the step of applying the conductive adhesive, the conductive adhesive may include at least any one of metallic materials represented by the formula Sn, SnCuAg, SnCu or SnPb.

이와 같은, 도전성 접착제는 금속 물질을 포함하는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 금속 물질을 포함하는 형태일 수 있다.The conductive adhesive may be in the form of a solder paste containing a metal material or a metal material in a resin of at least one of epoxy and silicone.

본 발명에 따른 태양 전지 모듈은 태양 전지의 후면에 복수의 제1, 2 배선을 접속시키는 도전성 접착제에 녹는점이 165℃ ~ 300℃ 사이인 금속 물질이 포함되도록 하여, 태양 전지 모듈의 구조적 안정성을 보다 증강시킬 수 있다.The solar cell module according to the present invention includes a metallic material having a melting point of 165 ° C to 300 ° C in a conductive adhesive agent for connecting a plurality of first and second wires to the rear surface of the solar cell, .

아울러, 본 발명에 따른 태양 전지 모듈의 제조 방법은 태양 전지의 반도체 기판을 미리 밴딩한 상태에서 태양 전지의 후면에 복수의 제1, 2 배선을 전술한 도전성 접착제를 통하여 접속시킴으로써, 반도체 기판의 밴딩 문제를 해소할 수 있다.In addition, a method of manufacturing a solar cell module according to the present invention includes connecting a plurality of first and second wirings to the rear surface of a solar cell through the conductive adhesive in a state where the semiconductor substrate of the solar cell is pre- The problem can be solved.

도 1은 본 발명에 따른 태양 전지 모듈의 일례를 후면에서 바라본 형상이이다.
도 2는 도 1에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이다.
도 3은 도 2에 도시된 태양 전지의 제1, 2 전극(C141, C142)의 후면 패턴을 도시한 것이다.
도 4의 (a)는 도 1에서 Cy1-Cy1 라인에 따른 단면도를 도시한 것이고, 도 4의 (b)는 도 4의 (a)에서의 일부분을 확대한 것이고, 도 4의 (c)는 제1, 2 배선(P1, P2)의 단면의 일례를 도시한 것이다.
도 5는 도 1 및 4의 (a)에 도시된 복수의 태양 전지가 직렬 연결된 스트링이 모듈화된 단면을 설명하기 위한 도이다.
도 6은 도 1에 도시된 바와 같은 태양 전지 모듈을 제조하는 방법의 일례를 설명하기 위한 플로우 차트이다.
도 7은 도 6에 기재된 절연층 형성 단계(S1)를 설명하기 위한 도이다.
도 8은 도 6에 기재된 밴딩 구조물에 대해 설명하기 위한 도이다.
도 9는 도 6에 기재된 배치 단계(S3)를 설명하기 위한 도이다.
도 10은 도 6에 기재된 반도체 기판(110)의 밴딩 단계를 설명하기 위한 도이다.
도 11은 도 6에 기재된 복수의 제1, 2 배선(P1, P2)의 접속 단계(S5)를 설명하기 위한 도이다.
도 12는 도 6에 기재된 밴딩 해제 단계(S6)를 설명하기 위한 도이다.
도 13의 (a)는 본 발명에 따른 태양 전지 모듈의 다른 일례를 후면에서 바라본 형상이고, 도 13의 (b)는 도 13의 (a)에서 cy3-cy3 라인에 따른 단면도를 도시한 것이다.
도 14는 도 6에서 반도체 기판의 배치 단계(S3)에 대한 다른 일례를 설명하기 위한 도이다.
도 15는 도 6에서 복수의 제1, 2 배선 접속 단계(S5)에 대한 다른 일례를 설명하기 위한 도이다.
FIG. 1 is a cross-sectional view of an example of a solar cell module according to the present invention.
2 is a partial perspective view showing an example of a solar cell applied to FIG.
FIG. 3 shows a rear pattern of the first and second electrodes C141 and C142 of the solar cell shown in FIG.
FIG. 4A is a cross-sectional view taken along line Cy1-Cy1 in FIG. 1, FIG. 4B is an enlarged view of a portion in FIG. 4A, Sectional views of the first and second wirings P1 and P2.
Fig. 5 is a view for explaining a modular cross section of a string in which a plurality of solar cells connected in series shown in Figs. 1 and 4 (a) are modulated.
6 is a flowchart for explaining an example of a method of manufacturing a solar cell module as shown in Fig.
7 is a view for explaining the insulating layer forming step (S1) shown in Fig.
FIG. 8 is a view for explaining the banding structure shown in FIG. 6; FIG.
Fig. 9 is a diagram for explaining the arrangement step S3 shown in Fig. 6;
FIG. 10 is a view for explaining a bending step of the semiconductor substrate 110 shown in FIG.
Fig. 11 is a view for explaining the connection step S5 of the first and second wirings P1 and P2 described in Fig. 6;
12 is a view for explaining the banding releasing step (S6) shown in Fig.
13 (a) is a rear view of another example of the solar cell module according to the present invention, and FIG. 13 (b) is a cross-sectional view taken along the line cy3-cy3 in FIG.
FIG. 14 is a view for explaining another example of the arrangement step (S3) of the semiconductor substrate in FIG.
FIG. 15 is a view for explaining another example of the plurality of first and second wiring connection steps (S5) in FIG.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention in the drawings, portions not related to the description are omitted, and like reference numerals are given to similar portions throughout the specification.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.Hereinafter, the front surface may be one surface of the semiconductor substrate to which the direct light is incident, and the rear surface may be the opposite surface of the semiconductor substrate in which direct light is not incident, or reflected light other than direct light may be incident.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양 전지 모듈에 대하여 설명한다.Hereinafter, a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 5는 본 발명에 따른 태양 전지 모듈의 제조 방법에 따라 제조 될 수 있는 태양 전지 모듈의 일례를 설명하기 위한 도이다. 1 to 5 are views for explaining an example of a solar cell module that can be manufactured according to the method of manufacturing a solar cell module according to the present invention.

여기서, 도 1은 본 발명에 따른 태양 전지 모듈의 일례를 후면에서 바라본 형상이고, 도 2는 도 1에 적용되는 태양 전지의 일례를 나타내는 일부 사시도이고, 도 3은 도 2에 도시된 태양 전지의 제1, 2 전극(C141, C142)의 후면 패턴을 도시한 것이고, 도 4의 (a)는 도 1에서 Cy1-Cy1 라인에 따른 단면도를 도시한 것이고, 도 4의 (b)는 도 4의 (a)에서의 일부분을 확대한 것이고, 도 4의 (c)는 제1, 2 배선(P1, P2)의 단면의 일례를 도시한 것이다. 도 5는 도 1 및 4의 (a)에 도시된 복수의 태양 전지가 직렬 연결된 스트링이 모듈화된 단면을 설명하기 위한 도이다.2 is a perspective view illustrating a solar cell according to an embodiment of the present invention. FIG. 3 is a cross-sectional view of the solar cell shown in FIG. 2, 4 (a) is a cross-sectional view taken along line Cy1-Cy1 in Fig. 1, and Fig. 4 (b) is a cross- (a) is enlarged. Fig. 4 (c) shows an example of a cross section of the first and second wirings P1 and P2. Fig. 5 is a view for explaining a modular cross section of a string in which a plurality of solar cells connected in series shown in Figs. 1 and 4 (a) are modulated.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 복수의 태양 전지(C1, C2)와 복수의 제1, 2 배선(P1, P2)을 포함한다.As shown in FIG. 1, a solar cell module according to the present invention includes a plurality of solar cells C1 and C2 and a plurality of first and second wirings P1 and P2.

여기서, 복수의 태양 전지(C1, C2) 각각은 반도체 기판(110)과 반도체 기판(110)의 후면에 형성되는 복수의 제1, 2 전극(C141, C142)을 구비하며, 복수의 제1 배선(P1)은 복수의 제1 전극(C141)에 접속되고, 복수의 제2 배선(P2)은 복수의 제2 전극(C142)에 접속될 수 있다.Each of the plurality of solar cells C1 and C2 includes a semiconductor substrate 110 and a plurality of first and second electrodes C141 and C142 formed on the rear surface of the semiconductor substrate 110, The first electrode P1 may be connected to the plurality of first electrodes C141 and the plurality of second wires P2 may be connected to the plurality of second electrodes C142.

여기서, 태양 전지는 적어도 반도체 기판(110) 및 반도체 기판(110)의 후면에 서로 이격되어 형성되는 복수의 제1 전극(C141)과 복수의 제2 전극(C142)을 구비할 수 있다. The solar cell may include a plurality of first electrodes C141 and a plurality of second electrodes C142 formed at least on the rear surface of the semiconductor substrate 110 and the semiconductor substrate 110,

보다 구체적으로 설명하면, 도 2 및 도 3에 도시된 바와 같이, 본 발명에 따른 태양 전지는 일례로 반도체 기판(110), 반사 방지막(130), 에미터부(121), 후면 전계부(back surface field;BSF, 172), 복수의 제1 전극(C141) 및 복수의 제2 전극(C142)을 포함할 수 있다.2 and 3, a solar cell according to the present invention includes a semiconductor substrate 110, an antireflection film 130, an emitter section 121, a back surface (BSF) 172, a plurality of first electrodes C141, and a plurality of second electrodes C142.

여기서, 반사 방지막(130)과 후면 전계부(172)는 생략될 수도 있으나, 이하에서는 도 2 및 도 3에 도시된 바와 같이 반사 방지막(130)과 후면 전계부(172)가 포함된 것을 일례로 설명한다.Hereinafter, the antireflection film 130 and the backside electrical part 172 may be omitted. However, the antireflection film 130 and the backside electrical part 172 may be omitted, for example, as shown in FIG. 2 and FIG. Explain.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)일 수 있다. 이와 같은 반도체 기판(110)은 결정질 실리콘 재질로 형성되는 반도체 웨이퍼에 제1 도전성 타입의 불순물, 일례로 n형 도전성 타입의 불순물이 도핑되어 형성될 수 있다. The semiconductor substrate 110 may be a semiconductor substrate 110 of a first conductivity type, for example, n-type conductivity type silicon. The semiconductor substrate 110 may be formed by doping an impurity of the first conductivity type, for example, an impurity of n-type conductivity, in a semiconductor wafer formed of a crystalline silicon material.

에미터부(121)는 전면과 마주보고 있는 반도체 기판(110)의 후면 내에 복수 개가 서로 이격되어 위치하며, 서로 나란한 제1 방향(x)으로 뻗어 있다. 이와 같은 복수의 에미터부(121)는 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 일례로 p형 도전성 타입의 불순물이 포함될 수 있다. A plurality of emitter portions 121 are spaced apart from each other in a rear surface of the semiconductor substrate 110 facing the front surface and extend in a first direction x. The plurality of emitter portions 121 may include impurities of a second conductivity type opposite to the conductivity type of the semiconductor substrate 110, for example, a p-type conductivity type impurity.

이에 따라 반도체 기판(110)과 에미터부(121)에 의해 p-n 접합이 형성될 수 있다.Accordingly, a p-n junction can be formed by the semiconductor substrate 110 and the emitter section 121.

후면 전계부(172)는 반도체 기판(110)의 후면 내부에 복수 개가 서로 이격되어 위치하며, 복수의 에미터부(121)와 나란한 제1 방향(x)으로 뻗어 있다. 따라서, 도 2 및 도 3에 도시한 것처럼, 반도체 기판(110)의 후면에서 복수의 에미터부(121)와 복수의 후면 전계부(172)는 교대로 위치할 수 있다.A plurality of the rear electric components 172 are spaced apart from each other in the rear surface of the semiconductor substrate 110 and extend in a first direction x parallel to the plurality of emitter portions 121. Therefore, as shown in FIGS. 2 and 3, a plurality of emitter sections 121 and a plurality of rear electric sections 172 may be alternately arranged on the rear surface of the semiconductor substrate 110.

복수의 후면 전계부(172)는 반도체 기판(110)과 동일한 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유한 n++ 불순물 부일 수 있다. The plurality of rear electric field sections 172 may be n + + impurity regions containing impurities of the same conductivity type as the semiconductor substrate 110 at a higher concentration than the semiconductor substrate 110.

참고로, 도면의 이해의 편의상 도 1 및 도 4에서는 에미터부(121)와 후면 전계부(172)에 대한 도시는 생략하였다.1 and 4, the illustration of the emitter section 121 and the rear electric section 172 is omitted for the sake of understanding of the drawings.

복수의 제1 전극(C141)은 에미터부(121)와 각각 물리적 및 전기적으로 연결되어 에미터부(121)를 따라서 반도체 기판(110)의 후면에 형성될 수 있다. The plurality of first electrodes C141 may be physically and electrically connected to the emitter section 121 and may be formed on the rear surface of the semiconductor substrate 110 along the emitter section 121. [

또한, 복수의 제2 전극(C142)은 복수의 후면 전계부(172)를 따라서 반도체 기판(110)의 후면에 형성되며, 후면 전계부(172)를 통하여 반도체 기판(110)과 각각 물리적 및 전기적으로 연결될 수 있다.The plurality of second electrodes C142 are formed on the rear surface of the semiconductor substrate 110 along the plurality of rear electric sections 172 and electrically connected to the semiconductor substrate 110 through the rear electric section 172, .

여기서, 복수의 제1 전극(C141)의 각각은 도 3에 도시된 바와 같이, 제1 방향(x)으로 뻗어 있을 수 있으며, 복수의 제1 전극(C141) 각각은 제1 방향(x)과 교차하는 제2 방향(y)으로 서로 이격되어 배열될 수 있다.Each of the plurality of first electrodes C141 may extend in a first direction x as shown in FIG. 3, and each of the plurality of first electrodes C141 may extend in a first direction x, May be spaced apart from each other in a second direction (y) that intersects.

아울러, 복수의 제2 전극(C142) 각각도 도 3에 도시된 바와 같이, 제1 방향(x)으로 뻗어 있을 수 있으며, 복수의 제2 전극(C142) 각각은 제1 방향(x)과 교차하는 제2 방향(y)으로 서로 이격되어 배열될 수 있다.Each of the plurality of second electrodes C142 may extend in a first direction x as shown in FIG. 3, and each of the plurality of second electrodes C142 may extend in a first direction x, (Y) in the second direction (y).

아울러, 복수의 제1, 2 전극(C141, C142)은 서로 이격되어, 전기적으로 격리될 수 있으며, 제1 전극(C141)과 제2 전극(C142)이 서로 교번하여 배치될 수 있다. In addition, the first and second electrodes C141 and C142 may be spaced apart from each other and electrically isolated, and the first electrode C141 and the second electrode C142 may be alternately arranged.

여기서, 복수의 제1, 2 전극(C141, C142) 각각의 두께(TC) 대비 폭(WC)의 비가 1: 200 ~ 1500 사이일 수 있다. 즉, 일례로, 복수의 제1, 2 전극(C141, C142) 각각의 두께(TC)는 0.2㎛ ~ 1㎛ 사이로 형성될 수 있으며, 복수의 제1, 2 전극(C141, C142) 각각은 폭(WC)은 200㎛ ~ 300㎛ 사이로 형성될 수 있다.Here, the ratio of the width TC to the thickness TC of each of the first and second electrodes C141 and C142 may be between 1: 200 and 1500. In other words, for example, the thickness TC of each of the first and second electrodes C141 and C142 may be between 0.2 μm and 1 μm, and each of the first and second electrodes C141 and C142 may have a width (WC) may be formed between 200 mu m and 300 mu m.

이와 같이, 제1, 2 전극(C141, C142) 각각의 두께(TC) 대비 폭(WC)의 비가 1: 200 ~ 1500 사이가 되도록 함으로써, 태양 전지의 제조 비용을 최소화할 수 있다.Thus, by making the ratio of the width TC to the thickness TC of each of the first and second electrodes C141 and C142 between 1: 200 and 1500, the manufacturing cost of the solar cell can be minimized.

이와 같은 경우, 제1, 2 전극(C141, C142)의 각 단면적이 과도하게 줄어들어, 제1, 2 전극(C141, C142) 각각의 저항이 문제될 수 있으나, 이와 같은 저항은 제1, 2 전극(C141, C142) 각각에 접속되는 제1, 2 배선(P1, P2)의 개수와 폭을 적절하게 설정함으로써 해소될 수 있다. 이와 같은 복수의 제1, 2 전극(C141, C142)은 일례로, 스퍼터링 방식으로 제조될 수 있다.In this case, the cross-sectional areas of the first and second electrodes C141 and C142 are excessively reduced so that the resistance of each of the first and second electrodes C141 and C142 may be a problem. However, By appropriately setting the number and the width of the first and second wirings P1 and P2 connected to the first and second wirings C141 and C142, respectively. The plurality of first and second electrodes C141 and C142 may be formed by a sputtering method, for example.

이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(C141)을 통하여 수집된 정공과 제2 전극(C142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the first electrode (C141) and the electrons collected through the second electrode (C142) in the solar cell according to the present invention manufactured using the above structure are used as electric power of the external device through the external circuit device .

본 발명에 따른 태양 전지 모듈에 적용된 태양 전지는 반드시 도 2 및 도 3에만 한정하지 않으며, 태양 전지에 구비되는 제1, 2 전극(C141, C142)이 반도체 기판(110)의 후면에만 형성되는 점을 제외하고 다른 구성 요소는 얼마든지 변경이 가능하다. The solar cell applied to the solar cell module according to the present invention is not necessarily limited to those shown in FIG. 2 and FIG. 3, and the first and second electrodes C141 and C142 provided in the solar cell are formed only on the rear surface of the semiconductor substrate 110 Other components can be changed at any time.

예를 들어 본 발명의 태양 전지 모듈에는 제1 전극(C141)의 일부 및 에미터부(121)가 반도체 기판(110)의 전면에 위치하고, 제1 전극(C141)의 일부가 반도체 기판(110)에 형성된 홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(C141)의 나머지 일부와 연결되는 MWT 타입의 태양 전지도 적용이 가능하다.For example, in the solar cell module of the present invention, a part of the first electrode C141 and the emitter part 121 are located on the front surface of the semiconductor substrate 110, and a part of the first electrode C141 is formed on the semiconductor substrate 110 And a MWT type solar cell connected to the remaining part of the first electrode C141 formed on the rear surface of the semiconductor substrate 110 through the formed hole.

이와 같은 태양 전지는 도 1 및 도 4에 도시된 바와 같이, 복수 개가 제2 방향(y)을 따라 길게 배열될 수 있다. 이때, 제1, 2 태양 전지(C1, C2)에 구비되는 복수의 제1, 2 전극(C141, C142)의 길이 방향이 제1 방향(x)으로 향하도록 배치될 수 있다.As shown in FIGS. 1 and 4, a plurality of such solar cells may be arranged long in the second direction y. At this time, the longitudinal direction of the first and second electrodes C141 and C142 provided in the first and second solar cells C1 and C2 may be oriented in the first direction x.

아울러, 도 1 내지 도 3에서는 복수의 제1, 2 전극(C141, C142) 각각이 제1 방향(x)으로 길게 스트라이프(stripe) 형태로 배열된 경우를 일례로 설명하고 도시하였지만, 이와 다르게, 복수의 제1, 2 전극(C141, C142) 각각은 제1 방향(x)으로 길게 배열되지만, 중간 중간이 끊어진 형태로 배열될 수도 있다.1 to 3 illustrate and illustrate the case where a plurality of first and second electrodes C141 and C142 are arranged in a stripe shape in a first direction x, Each of the first and second electrodes C141 and C142 is arranged long in the first direction (x), but may be arranged in a state where the intermediate middle is broken.

즉, 도 1과 다르게, 복수의 제1, 2 전극(C141, C142) 각각에서 절연층(IL)이 형성된 부분에 제1, 2 전극(C141, C142)이 형성되지 않을 수 있다. 즉, 복수의 제1 전극(C141) 각각은 제1 방향(x)으로 길게 배열되되, 복수의 제2 배선(P2)과 교차하는 부분에는 제1 전극(C141)이 형성되지 않고 이격될 수 있으며, 복수의 제2 전극(C142) 각각도 제1 방향(x)으로 길게 배열되되, 복수의 제2 배선(P2)과 교차하는 부분에는 제2 전극(C142)이 형성되지 않고 이격되어 형성될 수 있다. 이와 같은 경우, 도 1에 도시된 바와 같은 절연층(IL)도 생략될 수도 있다.1, the first and second electrodes C141 and C142 may not be formed in a portion where the insulating layer IL is formed in each of the first and second electrodes C141 and C142. That is, each of the plurality of first electrodes C141 is arranged long in the first direction (x), but the first electrode C141 may not be formed at a portion intersecting the plurality of second wirings P2, The plurality of second electrodes C142 may be arranged long in the first direction x and the second electrodes C142 may be spaced apart from each other at portions intersecting the plurality of second wires P2. have. In such a case, the insulating layer IL as shown in Fig. 1 may also be omitted.

아울러, 도 1에서, 복수의 제1, 2 배선(P1, P2)은 복수의 제1, 2 전극(C141, C142)과 교차하는 방향인 제2 방향(y)으로 길게 배치될 수 있다.1, a plurality of first and second wirings P1 and P2 may be arranged long in a second direction y which intersects with the first and second electrodes C141 and C142.

아울러, 도 1 및 도 4의 (a)에 도시된 바와 같이, 복수의 제1, 2 배선(P1, P2) 각각은 각 태양 전지에 구비된 복수의 제1, 2 전극(C141, C142) 각각에 도전성 접착제(CA)를 통하여 접속될 수 있다.As shown in FIGS. 1 and 4A, each of the first and second wirings P1 and P2 includes a plurality of first and second electrodes C141 and C142 provided in each solar cell, The conductive adhesive agent CA.

보다 구체적으로, 도 1 및 도 4의 (a)에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2) 각각에서 복수의 제1 배선(P1)은 복수의 제1 전극(C141)과 교차하는 부분에서 도전성 접착제(CA)를 통하여 복수의 제1 전극(C141)에 접속될 수 있고, 복수의 제2 배선(P2)은 복수의 제2 전극(C142)과 교차하는 부분에서 도전성 접착제(CA)를 통하여 복수의 제2 전극(C142)에 접속될 수 있다.More specifically, as shown in Figs. 1 and 4A, in each of the first and second solar cells C1 and C2, the plurality of first wirings P1 includes a plurality of first electrodes C141, The plurality of second wirings P2 can be connected to the plurality of first electrodes C141 through the conductive adhesive agent CA at the intersections with the plurality of second electrodes C142, CA to the plurality of second electrodes C142.

여기서, 도전성 접착제(CA)는 금속 재료 간의 접착력이 뛰어난 금속 물질을 포함하는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 금속 물질을 포함하는 형태 중 어느 하나가 이용될 수 있다.Here, the conductive adhesive (CA) may be either a solder paste type including a metal material having excellent adhesion between metal materials, or a form containing a metal material in at least one resin of epoxy or silicone One can be used.

이와 같은 도전성 접착제(CA)는 도 1 및 도 4의 (a)에 도시된 바와 같이, 복수의 제1 배선(P1)과 복수의 제1 전극(C141)이 교차하는 각 부분의 제1 배선(P1)과 제1 전극(C141) 사이에 위치하거나, 복수의 제2 배선(P2)과 복수의 제2 전극(C142)이 교차하는 각 부분의 제2 배선(P2)과 제2 전극(C142) 사이에 위치할 수 있다.As shown in Figs. 1 and 4A, such a conductive adhesive CA has a structure in which a plurality of first wirings P1 and a plurality of first electrodes C141 intersect each other, P1 and the first electrode C141 or between the second wiring P2 and the second electrode C142 in each portion where the plurality of second wirings P2 and the plurality of second electrodes C142 cross each other, As shown in FIG.

또한, 도 4의 (a)와 같이, 도전성 접착제(CA)가 복수의 제1, 2 배선(P1, P2)이 복수의 제1, 2 전극(C141, C142)과 교차하는 부분에만 위치하는 것이 아니라, 도 4의 (b) 및 (c)에 도시된 바와 같이, 도전성 접착제(CA)는 복수의 제1, 2 배선(P1, P2) 각각의 전체 표면에 코팅될 수도 있고, 여기서, 도 4의 (b)에 도시된 바와 같이, 복수의 제1, 2 배선(P1, P2)과 복수의 제1, 2 전극(C141, C142)과 교차하는 부분 중 서로 접속되어야 할 부분에서, 제1, 2 배선(P1, P2) 각의 표면에 코팅된 도전성 접착제(CA)에 의해 복수의 제1, 2 배선(P1, P2)과 복수의 제1, 2 전극(C141, C142)이 서로 접속될 수 있다.4A, it is preferable that the conductive adhesive CA be located only at a portion where a plurality of first and second wirings P1 and P2 intersect with the first and second electrodes C141 and C142 4A and 4B, the conductive adhesive CA may be coated on the entire surface of each of the first and second wirings P1 and P2, where, as shown in Figs. 4B and 4C, At portions where the first and second wirings P1 and P2 and the portions intersecting the first and second electrodes C141 and C142 should be connected to each other as shown in FIG. A plurality of first and second wirings P1 and P2 and a plurality of first and second electrodes C141 and C142 can be connected to each other by a conductive adhesive CA coated on the surfaces of the two wirings P1 and P2 have.

이와 같이, 도전성 접착제(CA)는 복수의 제1, 2 배선(P1, P2) 각각의 표면에 코팅되는 경우, 코팅 두께(TCA)는 대략 10㎛ ~ 30㎛ 사이일 수 있다. 아울러, 복수의 제1, 2 배선(P1, P2)의 폭은 0.15mm ~ 3mm 사이일 수 있다.Thus, when the conductive adhesive agent CA is coated on the surface of each of the first and second wirings P1 and P2, the coating thickness TCA may be between approximately 10 μm and 30 μm. In addition, the widths of the first and second wirings P1 and P2 may be between 0.15 mm and 3 mm.

이때, 도 4의 (b)에 도시된 바와 같이, 복수의 제1, 2 배선(P1, P2)이 복수의 제1, 2 전극(C141, C142)과 교차하는 부분에서 복수의 제1, 2 배선(P1, P2) 각각의 표면에 코팅된 도전성 접착제(CA)의 일부분에 의해 복수의 제1, 2 배선(P1, P2) 각각이 접속되어야 할 부분에서 복수의 제1, 2 전극(C141, C142)에 접속될 수 있다.At this time, as shown in FIG. 4 (b), a plurality of first and second wirings P1 and P2 are formed at a portion where the plurality of first and second wirings P1 and P2 intersect with the plurality of first and second electrodes C141 and C142, A plurality of first and second electrodes C141 and C142 are formed at a portion where a plurality of first and second wirings P1 and P2 are to be connected by a part of the conductive adhesive CA coated on the surfaces of the wirings P1 and P2, C142.

아울러, 제1, 2 태양 전지(C1, C2) 각각에서 복수의 제1 배선(P1)은 복수의 제2 전극(C142)과 교차하는 부분에서 절연층(IL)에 의해 복수의 제2 전극(C142)과 절연될 수 있고, 복수의 제2 배선(P2)은 복수의 제1 전극(C141)과 교차하는 부분에서 절연층(IL)에 의해 복수의 제1 전극(C141)과 절연될 수 있다.The plurality of first wirings P1 in each of the first and second solar cells C1 and C2 are electrically connected to the plurality of second electrodes C142 by an insulating layer IL at a portion intersecting the plurality of second electrodes C142. And the plurality of second wirings P2 may be insulated from the plurality of first electrodes C141 by an insulating layer IL at a portion intersecting the plurality of first electrodes C141 .

여기서, 절연층(IL)은 절연성 재질이면 어떠한 것이든 상관 없으며, 일례로, 에폭시(epoxy) 계열이나 실리콘(silicon) 계열의 절연성 수지가 사용될 수 있다.Here, the insulating layer IL may be any insulating material, and for example, an epoxy resin or a silicon-based insulating resin may be used.

이때, 일례로, 절연층(IL)에 적용되는 재질은 용해 온도가 대략 400℃ 이상이고, 경화 온도가 210℃ ~ 250℃ 사이인 것이 바람직할 수 있다. 그러나, 여기서, 경화 온도는 제조 방법에 따라서 전술한 온도 범위와 달라질 수도 있다.At this time, for example, it is preferable that the material to be applied to the insulating layer IL has a melting temperature of about 400 ° C or higher and a curing temperature of 210 ° C to 250 ° C. Here, however, the curing temperature may differ from the above-described temperature range depending on the production method.

아울러, 도 1에 도시된 바와 같이, 제1, 2 태양 전지(C1, C2)의 반도체 기판(110)을 후면에서 보았을 때, 복수의 제1, 2 배선(P1, P2)의 끝단은 각 반도체 기판(110) 밖으로 인출되어, 별도의 인터커넥터(IC)에 접속될 수 있다.1, when the semiconductor substrate 110 of the first and second solar cells C1 and C2 is viewed from the rear side, the ends of the first and second wirings P1 and P2 are connected to the respective semiconductor It may be drawn out of the substrate 110 and connected to a separate interconnector (IC).

보다 구체적 일례로, 도 1에 도시된 바와 같이, 제1 태양 전지(C1)에서 제1 배선(P1)의 끝단이 반도체 기판(110) 밖으로 인출되고, 제2 태양 전지(C2)에서 제2 배선(P2)의 끝단이 반도체 기판(110) 밖으로 인출되어, 제1 태양 전지(C1)의 제1 배선(P1)과 제2 태양 전지(C2)의 제2 배선(P2)이 제1, 2 태양 전지(C1, C2) 사이에 위치한 인터커넥터(IC)에 접속될 수 있다.1, the end of the first wiring P1 is drawn out of the semiconductor substrate 110 in the first solar cell C1, the second wiring of the second solar cell C2 is drawn out of the semiconductor substrate 110, The first wiring P1 of the first solar cell C1 and the second wiring P2 of the second solar cell C2 are connected to the first and second solar cells C1, And can be connected to an interconnection IC located between the batteries C1 and C2.

도 1 및 도 4의 (a)에 도시된 바와 같이, 제1 태양 전지(C1)의 제1 배선(P1)과 제2 태양 전지(C2)의 제2 배선(P2)은 인터커넥터(IC)의 후면에 접속될 수 있다.The first wiring P1 of the first solar cell C1 and the second wiring P2 of the second solar cell C2 are connected to each other through the interconnection IC, As shown in FIG.

이때, 도 1 및 도 4의 (a)에 도시된 바와 같이, 인터커넥터(IC)의 길이 방향은 각 태양 전지의 제1, 2 전극(C141, C142)의 길이 방향과 동일한 제1 방향(x)으로 길게 형성될 수 있다. 여기서, 인터커넥터(IC)는 금속 패드로 형성될 수 있다.1 and 4A, the length direction of the interconnector IC is the same as the length direction of the first and second electrodes C141 and C142 of each solar cell in the first direction x ). ≪ / RTI > Here, the interconnector (IC) may be formed of a metal pad.

이에 따라, 제2 방향(y)으로 길게 뻗어 배열되는 복수의 태양 전지(C1, C2)는 제1, 2 배선(P1, P2)에 의해 직렬 연결되어 하나의 스트링을 형성할 수 있다.Thus, the plurality of solar cells C1 and C2 extending long in the second direction y can be connected in series by the first and second wirings P1 and P2 to form one string.

도 1 및 도 4의 (a)에서는 제1 태양 전지(C1)의 제1 배선(P1)과 제2 태양 전지(C2)의 제2 배선(P2)이 별도로 구비되는 인터커넥터(IC)에 접속되어 하나의 스트링을 형성하는 경우를 일례로 설명하였지만, 인터커넥터(IC)를 별도로 구비하지 않고 제1 배선(P1)과 제2 배선(P2)만으로도 제1, 2 태양 전지(C1, C2)를 서로 직렬 연결하는 것도 가능하다.1 and 4A, a first wiring P1 of the first solar cell C1 and a second wiring P2 of the second solar cell C2 are separately connected to an interconnection IC However, the first and second solar cells C1 and C2 may be formed by only the first wiring P1 and the second wiring P2 without providing an interconnection IC separately. It is also possible to connect them in series.

구체적으로, 도 1 및 도 4의 (a)와 다르게, 별도의 인터커넥터(IC) 없이, 제1 태양 전지(C1)의 제1 전극(C141)에 접속된 제1 배선(P1)이 제2 태양 전지(C2)의 반도체 기판(110) 후면까지 연장되어, 제2 태양 전지(C2)의 제2 전극(C142)에 접속될 수도 있다.Specifically, unlike FIG. 1 and FIG. 4 (a), the first wiring P1 connected to the first electrode C141 of the first solar cell C1 is not connected to the second May extend to the back surface of the semiconductor substrate 110 of the solar cell C2 and may be connected to the second electrode C142 of the second solar cell C2.

아울러, 제1 태양 전지(C1)의 제2 전극(C142)에 접속된 제2 배선(P2)도 인접한 다른 태양 전지의 반도체 기판(110) 후면까지 연장되어, 별도의 인터커넥터(IC) 없이, 제2 태양 전지(C2)와 반대쪽에 인접한 다른 태양 전지의 제1 전극(C141)에 접속될 수도 있다.The second wiring P2 connected to the second electrode C142 of the first solar cell C1 also extends to the rear surface of the semiconductor substrate 110 of another adjacent solar cell, And may be connected to the first electrode C141 of another solar cell adjacent to the opposite side of the second solar cell C2.

이와 같이, 도 1 및 4의 (a)에 도시된 복수의 태양 전지가 직렬 연결된 스트링은 도 5에 도시된 바와 같이 모듈화될 수 있다.As such, the strings of the plurality of solar cells connected in series shown in Figs. 1 and 4 (a) can be modularized as shown in Fig.

즉, 도 5에 도시된 바와 같이, 복수의 제1, 2 배선(P1, P2)에 의해 서로 직렬 연결된 복수의 태양 전지는 투명 기판(FG) 위에 도포된 제1 봉지재(EC1) 위에 위치시킨 이후, 복수의 태양 전지(C1, C2) 위에 제2 봉지재(EC2)와 후면 시트(BS)를 배치한 상태에서 열 압착하는 라미네이션 공정에 의해 모듈화될 수 있다. 이때, 라미네이션 공정에서의 열처리 온도는 145℃ ~ 165℃ 사이일 수 있다.5, a plurality of solar cells connected in series to each other by a plurality of first and second wirings P1 and P2 are placed on a first encapsulation material EC1 coated on a transparent substrate FG Thereafter, it can be modularized by a lamination process in which a second sealing material EC2 and a back sheet (BS) are disposed on a plurality of solar cells C1 and C2, and thermocompression bonding is performed. At this time, the heat treatment temperature in the lamination process may be between 145 ° C and 165 ° C.

여기서, 투명 기판(FG)은 광투과성의 유리 또는 플라스틱 재질일 수 있으며, 제1, 2 봉지재(EC1, EC2)는 탄성력과 절연성을 구비한 재질로, 일례로, EVA를 포함할 수 있다. 아울러, 후면 시트(BS)는 방습 기능이 있는 절연성 재질로 형성될 수 있다.Here, the transparent substrate FG may be made of a light-transmitting glass or a plastic material. The first and second sealing materials EC1 and EC2 are made of elastic material and insulating material, and may include EVA, for example. In addition, the backsheet BS may be formed of an insulating material having a moisture-proof function.

한편, 이와 같은 태양 전지 모듈에서, 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2)을 서로 전기적으로 접속시키는 도전성 접착제(CA)는 녹는점이 섭씨 165℃ ~ 300℃ 사이인 금속 물질을 포함할 수 있다. 구체적 일례로, 도전성 접착제(CA)는 화학식 Sn, SnCuAg, SnCu 또는 SnPb 로 표현되는 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.On the other hand, in such a solar cell module, the conductive adhesive (CA) for electrically connecting the plurality of first and second electrodes (C141, C142) and the first and second wirings (P1, P2) to each other has a melting point of 165 Lt; 0 > C to 300 < 0 > C. As a specific example, the conductive adhesive (CA) may include at least any one of metal materials represented by Sn, SnCuAg, SnCu or SnPb.

따라서, 도전성 접착제(CA)가 전술한 바와 같이, 솔더 페이스트, 도전성 접착 페이스트 또는 도전성 접착 필름 중 어느 하나의 형태로 구비되는 경우, 솔더 페이스트, 도전성 접착 페이스트 또는 도전성 접착 필름 중 어느 하나에 포함되는 금속 물질은 전술한 바와 같은 Sn, SnCuAg, SnCu 또는 SnPb 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.Therefore, when the conductive adhesive agent (CA) is provided in the form of a solder paste, a conductive adhesive paste, or a conductive adhesive film as described above, the conductive adhesive agent (CA) The material may comprise at least one of the Sn, SnCuAg, SnCu or SnPb materials as described above.

이와 같이, 본 발명에 따른 태양 전지 모듈에 Sn, SnCuAg, SnCu 또는 SnPb 로 표현되는 물질들 중 적어도 어느 하나의 금속 물질을 포함하는 도전성 접착제(CA)를 사용하는 것은 태양 전지의 구조적 안정성을 보다 확보하기 위함이다.As described above, the use of the conductive adhesive (CA) containing at least one metal material among the materials represented by Sn, SnCuAg, SnCu, or SnPb in the solar cell module according to the present invention ensures the structural stability of the solar cell .

보다 구체적으로 설명하면, 태양 전지에 사용될 수 있는 도전성 접착제(CA)는 SnIn, SnBi, SnPb, Sn, SnCuAg, SnCu 등이 있다.More specifically, the conductive adhesive (CA) that can be used for a solar cell includes SnIn, SnBi, SnPb, Sn, SnCuAg, and SnCu.

여기서, SnIn는 녹는점이 대략 118℃ 내외이고, SnBi는 녹는점이 대략 138℃ 내외이며, SnPb는 녹는점이 대략 180℃ 내외이고, Sn, SnCuAg, SnCu는 녹는점이 대략 220℃ 내외일 수 있다.Here, SnIn has a melting point of about 118 캜, SnBi has a melting point of about 138 캜, SnPb has a melting point of about 180 캜, and Sn, SnCuAg and SnCu may have a melting point of about 220 캜.

따라서, 태양 전지 모듈을 형성할 때에, 녹는점이 전술한 라미네이션 공정의 열처리 온도보다 낮은 SnIn 및 SnBi를 도전성 접착제(CA)로 사용할 경우, 복수의 제1, 2 배선(P1, P2)을 반도체 기판(110)의 후면에 형성된 복수의 제1, 2 전극(C141, C142)에 접속하기 위한 열처리 공정, 즉 접속 단계를 라미네이션 공정과 함께 수행할 수 있다.Therefore, when SnIn and SnBi, which have melting points lower than the heat treatment temperature of the lamination process, are used as the conductive adhesive (CA) when forming the solar cell module, the first and second wirings (P1 and P2) The connection step may be performed together with the lamination process for connecting the first and second electrodes C141 and C142 formed on the rear surface of the substrate 110 to the first and second electrodes C141 and C142.

이와 같은 경우, 태양 전지 모듈의 공정을 보다 단순화할 수는 있다. 그러나, 태양 전지 모듈을 동작할 때, 핫 스팟(hot spot)과 같은 영향에 의해 태양 전지 모듈의 내부 온도는 130℃ ~ 150℃까지 상승할 수 있으며, 아울러, 상대적으로 녹는점이 낮은 도전성 접착제(CA)로 SnIn 또는 SnBi를 사용하는 경우, 상승한 내부 온도로 인하여 도전성 접착제(CA)의 결합력 또는 접착력이 크게 약화될 수 있다. In such a case, the process of the solar cell module can be further simplified. However, when the solar cell module is operated, the internal temperature of the solar cell module may rise to 130 ° C to 150 ° C due to an influence such as a hot spot. In addition, a conductive adhesive having a relatively low melting point (CA ), SnIn or SnBi is used, the bonding force or adhesive force of the conductive adhesive (CA) can be greatly weakened due to the increased internal temperature.

이에 따라, 도전성 접착제(CA)에 의해 서로 접속되는 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2) 사이의 접촉 저항이 상승하고, 이는 태양 전지 모듈의 내부 온도를 더욱 높이는 요인이 될 수 있다. 이에 따라 도전성 접착제(CA)의 접착력을 더욱 악화시키는 악순환을 발생시킬 수 있으며, 심한 경우 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2) 사이가 부분적으로 단선될 수도 있다.This increases the contact resistance between the first and second electrodes C141 and C142 connected to each other by the conductive adhesive CA and the first and second wirings P1 and P2, Thereby increasing the internal temperature of the battery. This makes it possible to generate a vicious cycle that further deteriorates the adhesive force of the conductive adhesive CA. In a severe case, the first and second electrodes C141 and C142 and the first and second wirings P1 and P2 are partially .

따라서, 이와 같은 경우 태양 전지 모듈의 효율이 크게 저하될 수 있다.Accordingly, in such a case, the efficiency of the solar cell module may be greatly reduced.

그러나, 본 발명과 같이, Sn, SnCuAg, SnCu 또는 SnPb 중 적어도 어느 하나의 금속 물질을 도전성 접착제(CA)로 사용하는 태양 전지 모듈의 내부 온도가 130℃ ~ 150℃까지 상승하거나 심지어 150℃ ~ 160℃까지 상승하더라도, 도전성 접착제(CA)로 사용되는 Sn, SnCuAg, SnCu 및 SnPb와 같은 금속 물질은 상대적으로 녹는점이 높아, 전술한 바와 같이 도전성 접착제(CA)의 접착력이 약화되거나 접촉 저항이 상승하는 것을 방지할 수 있으며, 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2) 사이가 단선되는 것을 크게 예방할 수 있다.However, as in the present invention, when the internal temperature of a solar cell module using at least one of Sn, SnCuAg, SnCu, or SnPb as a conductive adhesive (CA) is increased to 130 ° C to 150 ° C or even 150 ° C to 160 ° C The metal material such as Sn, SnCuAg, SnCu and SnPb used as the conductive adhesive (CA) has a relatively high melting point. As a result, as described above, the adhesive strength of the conductive adhesive (CA) And it is possible to greatly prevent the disconnection between the first and second electrodes C141 and C142 and the first and second wirings P1 and P2.

이에 따라, 태양 전지 모듈의 효율 저하를 방지할 수 있으며, 태양 전지 모듈의 구조적 안정성을 더욱 확보할 수 있다.Thus, the efficiency of the solar cell module can be prevented from lowering, and the structural stability of the solar cell module can be further secured.

그러나, 본 발명과 같이, Sn, SnCuAg, SnCu 또는 SnPb 중 적어도 어느 하나의 금속 물질을 도전성 접착제(CA)로 사용하는 경우, 도전성 접착제(CA)의 녹는점이 라미네이션 공정의 열처리 공정 온도보다 높기 때문에, 복수의 제1, 2 배선(P1, P2)을 반도체 기판(110)의 후면에 접속하는 접속 단계를 라미네이션 공정과 함께 수행할 수 없고, 별도로 수행할 수 밖에 없다.However, when at least one of Sn, SnCuAg, SnCu or SnPb is used as the conductive adhesive (CA) as in the present invention, since the melting point of the conductive adhesive (CA) is higher than the heat treatment temperature in the lamination process, The connection step of connecting the plurality of first and second wirings P1 and P2 to the rear surface of the semiconductor substrate 110 can not be performed together with the lamination process and can not be performed separately.

이와 같은 경우, 복수의 제1, 2 배선(P1, P2)을 복수의 제1, 2 전극(C141, C142)에 접속하기 위한 열처리 공정 중에, 태양 전지에 사용되는 실리콘 반도체 기판(110)과 복수의 제1, 2 배선(P1, P2) 사이의 열팽창 계수 차이에 의해 태양 전지의 반도체 기판(110)이 밴딩되는 현상이 발생할 수 있다.In this case, during the heat treatment process for connecting the plurality of first and second wirings P1 and P2 to the plurality of first and second electrodes C141 and C142, a plurality of silicon semiconductor substrates 110 and a plurality of The semiconductor substrate 110 of the solar cell may be bent due to a difference in thermal expansion coefficient between the first and second wirings P1 and P2.

즉, 제1, 2 배선(P1, P2)은 기본적으로 일례로, Cu와 같은 도전성 금속 물질을 사용할 수 있고, 이와 같은 제1, 2 배선(P1, P2)에 포함되는 도전성 금속 물질의 열팽창 계수는 실리콘 반도체 기판(110)의 열팽창 계수보다 월등히 높을 수 있다. In other words, the first and second wirings P1 and P2 are basically examples, and a conductive metal material such as Cu can be used. The first and second wirings P1 and P2 have a thermal expansion coefficient May be much higher than the thermal expansion coefficient of the silicon semiconductor substrate 110.

따라서, 접속 단계의 열처리 공정이 종료된 후, 복수의 제1, 2 배선(P1, P2)이 냉각되면서 장력이 작용하여, 반도체 기판(110)이 밴딩될 수 있다. 이때, 밴딩된 반도체 기판(110)의 양끝단과 중앙 부분의 높이 단차는 대략 2㎝ ~ 5㎝ 사이일 수 있다.Therefore, after the heat treatment process of the connection step is completed, tensile force acts on the first and second wirings P1 and P2 while the semiconductor substrate 110 is bent. At this time, the height difference between the both ends of the bent semiconductor substrate 110 and the central portion may be approximately 2 cm to 5 cm.

이와 같은 경우, 반도체 기판(110)의 밴딩으로 인하여 라미네이션 공정을 진행하기가 매우 어렵거나 거의 불가능해질 수 있다. 아울러, 라미네이션 공정을 진행하여, 태양 전지와 함께 투명 기판(FG), 제1, 2 봉지재(EC1, EC2) 및 후면 시트(BS)가 모듈화된다고 하더라도, 반도체 기판(110)에서 복수의 제1, 2 배선(P1, P2)이 접속된 부분은 지속적으로 복수의 제1, 2 배선(P1, P2)이 냉각될 때 발생하는 장력의 영향을 받을 수 밖에 없다.In such a case, it is very difficult or almost impossible to proceed the lamination process due to the banding of the semiconductor substrate 110. Even if the transparent substrate FG, the first and second sealing materials EC1 and EC2 and the rear sheet BS are modularized together with the solar cell by the lamination process, The portion to which the two wirings P1 and P2 are connected is affected by the tension generated when the plurality of first and second wirings P1 and P2 is continuously cooled.

아울러, 제1, 2 배선(P1, P2)이 냉각될 때 발생하는 장력으로 인하여, 반도체 기판(110)에서 제1, 2 배선(P1, P2)이 접속된 부분의 열팽창 스트레스를 지속적으로 받아, 장기적으로 태양 전지 모듈의 구조적 안정성을 해칠 수 있고, 아울러, 전술한 바와 같은 핫 스팟이 발생한 경우, 복수의 제1, 2 배선(P1, P2)과 복수의 제1, 2 전극(C141, C142) 사이의 접속이 약화되거나 단선될 수도 있다.In addition, due to the tensile stress generated when the first and second wirings P1 and P2 are cooled, the thermal expansion stress of the portion where the first and second wirings P1 and P2 are connected in the semiconductor substrate 110 is continuously received, A plurality of first and second wirings P1 and P2 and a plurality of first and second electrodes C141 and C142 may be formed on the first and second wirings P1 and P2 when the hot spot is generated as described above, May be weakened or disconnected.

그러나, 후술할 본 발명의 제조 방법에 의한 경우 이와 같은 문제점을 해소할 수 있다.However, this problem can be solved by the manufacturing method of the present invention to be described later.

이하의 도 6 내지 도 12에서는 전술한 바와 같은 문제점을 해소할 수 있는 태양 전지 모듈을 제조하는 방법의 일례에 대해서 설명한다.In the following Figs. 6 to 12, an example of a method for manufacturing a solar cell module capable of solving the above-described problems will be described.

도 6은 도 1에 도시된 바와 같은 태양 전지 모듈을 제조하는 방법의 일례를 설명하기 위한 플로우 차트이고, 도 7은 도 6에 기재된 절연층 형성 단계(S1)를 설명하기 위한 도이고, 도 8은 도 6에 기재된 밴딩 구조물에 대해 설명하기 위한 도이고, 도 9는 도 6에 기재된 배치 단계(S3)를 설명하기 위한 도이고, 도 10은 도 6에 기재된 반도체 기판(110)의 밴딩 단계를 설명하기 위한 도이고, 도 11은 도 6에 기재된 복수의 제1, 2 배선(P1, P2)의 접속 단계(S5)를 설명하기 위한 도이고, 도 12는 도 6에 기재된 밴딩 해제 단계(S6)를 설명하기 위한 도이다.6 is a flowchart for explaining an example of a method of manufacturing a solar cell module as shown in Fig. 1, Fig. 7 is a view for explaining an insulating layer forming step (S1) shown in Fig. 6, FIG. 9 is a view for explaining the arrangement step S3 shown in FIG. 6, and FIG. 10 is a view for explaining a bending step of the semiconductor substrate 110 shown in FIG. 6 Fig. 11 is a view for explaining the connection step S5 of the first and second wirings P1 and P2 shown in Fig. 6, Fig. 12 is a diagram for explaining the connection step S5 Fig.

여기서, 도 7의 (a)는 반도체 기판(110)의 후면에 절연층(IL)과 도전성 접착제(CA)가 도포된 모습을 반도체 기판(110)의 후면에서 바라본 모습이고, 도 7의 (b)는 도 7의 (a)에서 cy2-cy2 라인에 따른 단면을 도시한 모습이다.7A is a view of the rear surface of the semiconductor substrate 110 with the insulating layer IL and the conductive adhesive CA coated thereon, ) Is a cross-sectional view taken along the line cy2-cy2 in Fig. 7 (a).

본 발명의 일례에 따른 태양 전지 모듈의 제조 방법은 절연층 형성 단계(S1), 도전성 접착제 도포 단계(S2), 반도체 기판 배치 단계(S3), 반도체 기판 밴딩 단계(S4), 복수의 제1, 2 배선 접속 단계(S5), 반도체 기판의 밴딩 해제 단계(S6), 및 라미네이션 단계(S7)를 포함할 수 있다.A method of manufacturing a solar cell module according to an exemplary embodiment of the present invention includes the steps of forming an insulating layer S1, applying a conductive adhesive S2, arranging a semiconductor substrate S3, bending a semiconductor substrate S4, 2 wiring connection step S5, a semiconductor substrate unbending step S6, and a lamination step S7.

여기서, 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)는 경우에 따라 생략이 가능하나, 도 6에 도시된 바와 같이, 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)가 포함된 경우에 대해 먼저 설명하고, 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)가 생략이 가능한 경우에 대해서는 따로 설명한다.The insulating layer forming step S1 and the conductive adhesive applying step S2 may be omitted in some cases. However, as shown in FIG. 6, the insulating layer forming step S1 and the conductive adhesive applying step S2 The case where the insulating layer forming step S1 and the conductive adhesive applying step S2 are omitted will be described separately.

먼저, 도 6에 기재된 절연층 형성 단계(S1)에서는 도 7의 (a) 및 (b)에 도시된 바와 같이, 복수의 제1, 2 전극(C141, C142) 중 복수의 제1, 2 배선(P1, P2)이 접속되지 않는 부분 위에 절연층(IL) 페이스트를 도포하고 경화시키는 공정이 수행될 수 있다. 여기서, 절연층(IL) 페이스트의 경화 단계는 210℃ ~ 250℃ 사이에서 수행될 수 있다.First, in the insulating layer forming step S1 shown in Fig. 6, as shown in Figs. 7A and 7B, a plurality of first and second wirings C141 and C142 among the plurality of first and second electrodes C141 and C142, A process of applying and curing an insulating layer (IL) paste on a portion where the first and second electrodes P1 and P2 are not connected can be performed. Here, the curing step of the insulating layer (IL) paste may be performed at a temperature of 210 ° C to 250 ° C.

아울러, 도 6에 기재된 도전성 접착제 도포 단계(S2)에서는 도 7의 (a) 및 (b)에 도시된 바와 같이, 반도체 기판(110)의 후면에 구비된 복수의 제1, 2 전극(C141, C142) 중 복수의 제1, 2 배선(P1, P2)이 접속될 부분 위에 도전성 접착제(CA)를 도포 및 건조시키는 공정이 수행될 수 있다.7A and 7B, a plurality of first and second electrodes C141 and C142 provided on the rear surface of the semiconductor substrate 110 are formed in the conductive adhesive applying step S2 shown in FIG. 6, A step of applying and drying a conductive adhesive (CA) may be performed on a portion to which a plurality of first and second wirings P1 and P2 are to be connected.

여기서, 도포되는 도전성 접착제(CA)는 전술한 바와 같이, 녹는점이 165℃ ~ 300℃ 사이인 금속 물질을 포함할 수 있으며, 구체적 일례로 Sn, SnCuAg, SnCu 또는 SnPb로 표현되는 금속 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.As described above, the conductive adhesive (CA) to be applied may include a metal material having a melting point of between 165 ° C and 300 ° C. As a concrete example, at least one of metal materials represented by Sn, SnCuAg, SnCu or SnPb Any one of the metal materials may be included.

이와 같은 도전성 접착제(CA)의 금속 물질은 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 포함되는 형태일 수 있다.The metal material of the conductive adhesive (CA) may be in the form of a solder paste or contained in at least one resin of epoxy or silicone.

여기서, 도전성 접착제(CA)가 도포되는 영역은 도 1에서 이미 설명한 바와 같이, 복수의 제1 전극(C141) 중에서 제1 배선(P1)과 교차되어 접속될 영역 위에 도포될 수 있고, 아울러, 복수의 제2 전극(C142) 중에서 제2 배선(P2)과 교차되어 접속될 영역 위에 도포될 수 있다.Here, the area to which the conductive adhesive agent CA is applied may be applied over the area to be connected with the first wiring line P1 among the plurality of first electrodes C141 as already described in Fig. 1, The second electrode C142 may be formed on the second electrode C142.

아울러, 절연층(IL)이 형성되는 영역은 도 1에서 이미 설명한 바와 같이, 복수의 제1 전극(C141) 중에서 제2 배선(P2)과 교차되는 영역 위에 도포될 수 있고, 아울러, 복수의 제2 전극(C142) 중에서 제1 배선(P1)과 교차되는 영역 위에 도포될 수 있다.In addition, the region where the insulating layer IL is formed can be coated on a region of the plurality of first electrodes C141 intersecting with the second wiring P2 as already described in Fig. 1, May be applied over the region of the two electrodes (C142) intersecting with the first wiring (P1).

이후, 도 6에 기재된 반도체 기판 배치 단계(S3)에서는 복수의 제1, 2 전극(C141, C142)이 구비된 반도체 기판(110)이 곡면이 형성된 곡면 구조물(BE) 위에 배치될 수 있다.6, a semiconductor substrate 110 having a plurality of first and second electrodes C141 and C142 may be disposed on a curved surface structure BE having a curved surface.

여기서, 곡면 구조물(BE)은 일례로, 도 8에 도시된 바와 같은 형상을 가질 수 있다. Here, the curved surface structure BE may have a shape as shown in Fig. 8, for example.

즉, 곡면 구조물(BE)은 제1 방향(x)으로는 곡면이 형성되지 않고 평탄하며, 제1 방향(x)과 교차하는 제2 방향(y)을 따라 곡면이 형성되어 있을 수 있다. That is, the curved surface BE may have a curved surface along a second direction y which is flat without being formed with a curved surface in the first direction (x) and which intersects the first direction (x).

따라서, 곡면 구조물(BE)에서 제2 방향(y)으로의 단면은 가장 자리 부분보다 가운데 부분이 볼록한 형태의 곡면을 가질 수 있다. Therefore, the cross-section from the curved surface structure BE to the second direction y can have a curved surface having a convex shape at the center portion than the edge portion.

이와 같은 곡면 구조물(BE)은 볼록한 곡면 형태에 의해 가장 자리 부분과 가운데 부분의 높이 차기(HD)가 대략 5mm ~ 30mm일 수 있다.In such a curved surface structure BE, the height difference (HD) between the edge portion and the center portion may be approximately 5 mm to 30 mm by the convex curved surface shape.

여기서, 곡면 구조물(BE)의 곡면 표면에는 진공 흡입구(IH)가 형성되어 있을 수 있다. 여기서, 진공 흡입구(IH)는 반도체 기판(110)을 밴딩시키기 위해 반도체 기판(110)을 곡면 구조물(BE)의 곡면 표면에 흡착시키는 역할을 할 수 있다.Here, a vacuum suction port IH may be formed on the curved surface of the curved surface structure BE. Here, the vacuum inlet IH may serve to adsorb the semiconductor substrate 110 on the curved surface of the curved surface structure BE in order to bend the semiconductor substrate 110.

그러나, 도 8에 도시된 바와 다르게, 곡면 구조물(BE)에서 진공 흡입구(IH)가 생략될 수도 있다. 이와 같은 경우, 반도체 기판(110)을 밴딩시키기 위해 고정 테이프를 이용하여 반도체 기판(110)의 양끝단을 곡면 구조물(BE)의 양끝단에 고정시킬 수도 있다.However, as shown in Fig. 8, the vacuum inlet IH in the curved structure BE may be omitted. In such a case, both ends of the semiconductor substrate 110 may be fixed to both ends of the curved surface structure BE by using a fixing tape to bend the semiconductor substrate 110.

이와 같은 도 8의 곡면 구조물(BE) 위에 반도체 기판(110)을 배치시킬 때에는 도 9에 도시된 바와 같이, 반도체 기판(110)은 복수의 제1, 2 전극(C141, C142)이 위로 향하도록 배치하여, 복수의 제1, 2 전극(C141, C142)이 노출되도록 할 수 있다. 즉, 반도체 기판(110)에 구비된 복수의 제1, 2 전극(C141, C142)이 곡면 구조물(BE)의 표면과 반대 방향으로 향하도록 배치되고, 반도체 기판(110)의 전면이 곡면 구조물(BE)의 표면을 향하도록 배치할 수 있다.9, when the semiconductor substrate 110 is disposed on the curved surface structure BE of FIG. 8, the semiconductor substrate 110 is formed such that the first and second electrodes C141 and C142 are faced upward So that a plurality of the first and second electrodes C141 and C142 can be exposed. That is, a plurality of first and second electrodes C141 and C142 provided on the semiconductor substrate 110 are disposed so as to face the surface of the curved surface structure BE, and the front surface of the semiconductor substrate 110 is curved BE). ≪ / RTI >

여기서, 도 1에 도시된 바와 같은 태양 전지 모듈을 형성할 때, 반도체 기판(110)의 후면에 형성된 복수의 제1, 2 전극(C141, C142)의 길이 방향은 곡면 구조물(BE)에서 곡면이 형성되지 않은 제1 방향(x)과 나란하게 배치할 수 있다. 즉, 도 9에 도시된 바와 같이, 복수의 제1, 2 전극(C141, C142)의 길이 방향은 곡면 구조물(BE)에서 곡면이 형성된 제2 방향(y)과 교차하도록 배치할 수 있다. 1, the longitudinal direction of the first and second electrodes C141 and C142 formed on the rear surface of the semiconductor substrate 110 is a curved surface in the curved surface structure BE, Can be arranged in parallel with the first direction (x) which is not formed. That is, as shown in FIG. 9, the longitudinal direction of the first and second electrodes C141 and C142 may be arranged so as to cross the second direction y in which the curved surface is formed in the curved surface structure BE.

이와 같이, 반도체 기판(110)이 곡면 구조물(BE) 위에 배치된 상태에서 반도체 기판 밴딩 단계(S4)가 수행될 수 있다.As described above, the semiconductor substrate bending step S4 may be performed in a state where the semiconductor substrate 110 is disposed on the curved surface structure BE.

다음, 도 6에 기재된 반도체 기판 밴딩 단계(S4)는 곡면 구조물(BE)의 곡면 형상을 따라 반도체 기판(110)을 밴딩시킬 수 있다.Next, the semiconductor substrate bending step S4 shown in FIG. 6 may bend the semiconductor substrate 110 along the curved surface shape of the curved surface structure BE.

구체적으로, 반도체 기판 밴딩 단계(S4)는 도 10에 도시된 바와 같이, 반도체 기판(110)을 진공 흡입구(IH)에 흡착되어 밴딩될 수 있다. 그러나, 전술한 바와 같이, 진공 흡입구(IH)가 없는 경우에는 고정 테이프를 이용하여 반도체 기판(110)의 양끝단을 곡면 구조물(BE)의 양끝단에 고정시키는 것도 가능하다. Specifically, as shown in FIG. 10, the semiconductor substrate bending step S4 may be performed by adsorbing the semiconductor substrate 110 on the vacuum suction port IH. However, as described above, when there is no vacuum suction port IH, it is also possible to fix both ends of the semiconductor substrate 110 to both ends of the curved surface structure BE using a fixing tape.

이에 따라, 반도체 기판(110)의 밴딩 단계(S4)에 의해, 제1 방향(x)으로 뻗어 있는 복수의 제1, 2 전극(C141, C142)과 반도체 기판(110)에서 제1 방향(x)으로의 단면은 밴딩되지 않고, 반도체 기판(110)에서 제2 방향(y)으로의 단면만 밴딩될 수 있다.Accordingly, a plurality of first and second electrodes C141 and C142 extending in the first direction x and a plurality of first and second electrodes C141 and C142 are formed on the semiconductor substrate 110 in the first direction x by the bending step S4 of the semiconductor substrate 110. [ Are not bent, and only the section in the second direction y on the semiconductor substrate 110 can be bent.

이와 같은 반도체 기판 밴딩 단계(S4)에서, 반도체 기판(110)은 도 10과 같이 반도체 기판(110)의 양끝단이 반도체 기판(110)의 중앙 부분보다 반도체 기판(110)의 전면 방향으로 5mm ~ 30mm 높이 차이(SHD)가 생기도록 밴딩될 수 있다.10, the both ends of the semiconductor substrate 110 are spaced apart from the center of the semiconductor substrate 110 by 5 mm or more in the front direction of the semiconductor substrate 110, Can be banded to produce a 30 mm height difference (SHD).

이와 같이, 반도체 기판(110)이 전면 방향으로 5mm ~ 30mm 높이 차이(SHD)가 생기도록 밴딩하는 것은 통상적으로, 반도체 기판(110)을 본 발명과 같이 밴딩시키지 않고 복수의 제1, 2 배선(P1, P2) 각각을 복수의 제1, 2 전극(C141, C142) 각각에 접속하면, 열팽창 스트레스에 의해 반도체 기판(110)이 대략 10mm ~ 30mm 정도 밴딩되기 때문이다.Bending the semiconductor substrate 110 such that a height difference (SHD) of 5 mm to 30 mm is generated in the front direction is usually performed by bending the semiconductor substrate 110 with a plurality of first and second wirings P1 and P2 are respectively connected to the first and second electrodes C141 and C142, the semiconductor substrate 110 is bent by approximately 10 mm to 30 mm due to thermal expansion stress.

이와 같이, 본 발명은 반도체 기판(110)이 밴딩되는 방향과 반대 방향으로 미리 밴딩시킴으로써, 반도체 기판(110)의 밴딩을 방지할 수 있다. As described above, the present invention can prevent banding of the semiconductor substrate 110 by pre-bending the semiconductor substrate 110 in a direction opposite to the direction in which the semiconductor substrate 110 is bent.

이와 같은 본 발명에 의할 경우, 반도체 기판(110)은 거의 밴딩되지 않거나, 밴딩되더라도 5mm 이하로 밴딩될 수 있어, 추후의 라미네이션 단계(S7)를 용이하게 진행할 수 있다.According to the present invention, the semiconductor substrate 110 is barely bent or can be bent to 5 mm or less even if bent, so that the subsequent lamination step S7 can be easily performed.

다음, 도 6에 기재된 복수의 제1, 2 배선 접속 단계(S5)는 복수의 제1, 2 전극(C141, C142)의 후면 위에 복수의 제1 배선(P1)과 복수의 제2 배선(P2)을 배치하고, 열처리 공정으로 복수의 제1, 2 배선(P1, P2) 각각을 복수의 제1, 2 전극(C141, C142) 각각에 접속시킬 수 있다.6, a plurality of first wirings P1 and a plurality of second wirings P2 (not shown) are formed on the rear surface of the plurality of first and second electrodes C141 and C142, And the plurality of first and second wirings P1 and P2 can be connected to the plurality of first and second electrodes C141 and C142 respectively by the heat treatment process.

구체적으로 도 11에 도시된 바와 같이, 복수의 제1, 2 배선 접속 단계(S5)에서는 복수의 제1, 2 배선(P1, P2)이 곡면 구조물(BE)에서 곡면이 형성된 방향과 동일한 제2 방향(y)으로 길게 배치되어, 제1, 2 배선(P1, P2)이 밴딩될 수 있다.Specifically, as shown in Fig. 11, in the plurality of first and second wiring connection steps S5, a plurality of first and second wirings P1 and P2 are formed in the same direction as the curved surface in the curved surface structure BE, Direction and the first and second wirings P1 and P2 can be bent.

이와 같이, 복수의 제1, 2 배선(P1, P2)이 밴딩된 상태로 열처리 공정이 수행되어, 복수의 제1, 2 배선(P1, P2) 각각이 복수의 제1, 2 전극(C141, C142) 각각에 접속될 수 있다. 이때, 열처리 공정의 온도는 165℃ ~ 300℃ 사이일 수 있다.As described above, the heat treatment process is performed in a state where the first and second wirings P1 and P2 are bent so that each of the first and second wirings P1 and P2 is electrically connected to the first and second electrodes C141, C142, respectively. At this time, the temperature of the heat treatment process may be between 165 ° C and 300 ° C.

여기서, 열처리 공정은 일례로, 도전성 접착제(CA)에 핫 윈드(hot wind)를 분사하는 방식으로 수행될 수 있다. 그러나, 이외에 다른 열처리 방법이 사용되는 것도 가능하다.Here, the heat treatment process may be performed, for example, by spraying hot wind on the conductive adhesive CA. However, other heat treatment methods may be used.

아울러, 도전성 접착제(CA)가 보다 쉽게 녹게 하기 위하여, 열처리 공정시 또는 열처리 공정 이전에 곡면 구조물(BE) 자체가 50℃ ~ 100℃의 온도를 갖도록 할 수도 있다.In order to more easily dissolve the conductive adhesive (CA), the curved structure (BE) itself may have a temperature of 50 ° C to 100 ° C during the heat treatment process or the heat treatment process.

이와 같은 열처리 공정에 의해 복수의 제1, 2 배선(P1, P2) 각각이 복수의 제1, 2 전극(C141, C142) 각각에 접속된 이후에는 도 6에 기재된 반도체 기판의 밴딩 해제 단계(S6)가 수행될 수 있다.After each of the first and second wirings P1 and P2 is connected to each of the first and second electrodes C141 and C142 by the heat treatment process as described above, the semiconductor substrate of step S6 ) Can be performed.

이와 같은 밴딩 해제 단계(S6)는 곡면 구조물(BE)의 표면에 형성된 진공 흡입구(IH)의 진공 상태가 해제됨으로써 수행될 수 있다. 만약, 고정 테이프를 사용한 경우에는 고정 테이프를 다시 떼어냄으로써, 반도체 기판(110)의 밴딩이 해제될 수 있다.The unbending step S6 may be performed by releasing the vacuum state of the vacuum suction inlet IH formed on the surface of the curved surface structure BE. If the fixed tape is used, the banding of the semiconductor substrate 110 can be released by removing the fixing tape again.

이와 같은 반도체 기판의 밴딩 해제 단계(S6)에 의해 도 12에 도시된 바와 같이, 반도체 기판(110)은 밴딩 이전의 상태로 회복되어, 반도체 기판(110)은 다시 원래의 평탄한 상태로 회복될 수 있다.12, the semiconductor substrate 110 is restored to its pre-bending state, and the semiconductor substrate 110 can be restored to its original flat state (step S6) have.

여기서, 반도체 기판의 밴딩 해제 단계(S6)는 접속 단계(S5)의 열처리 공정 이후, 도전성 접착제(CA)가 경화되기 이전에 수행될 수 있다. 구체적으로, 밴딩 해제 단계(S6)는 접속 단계(S5)의 열처리 공정이 완료된 직후부터 2분 이내에 사이에 수행될 수 있다. 일례로, 반도체 기판의 밴딩 해제 단계(S6)는 접속 단계(S5)의 열처리 공정이 완료된 직후 2초 ~ 3초 사이에 수행되는 것도 가능하다.Here, the unbending step S6 of the semiconductor substrate may be performed after the heat treatment step of the connection step S5, before the conductive adhesive CA is cured. Specifically, the unbending step S6 may be performed within two minutes immediately after the heat treatment process of the connection step S5 is completed. For example, it is also possible that the unbending step S6 of the semiconductor substrate is performed between 2 seconds and 3 seconds immediately after the heat treatment step of the connection step S5 is completed.

이와 같은 반도체 기판의 밴딩 해제 단계(S6) 이후 라미네이션 단계(S7)가 수행될 수 있다. After the unbending step S6 of the semiconductor substrate, the lamination step S7 may be performed.

이와 같은 라미네이션 단계(S7)는 도 5에 도시된 바와 같이, 태양 전지를 투명 기판(FG) 위에 도포된 제1 봉지재(EC1) 위에 위치시킨 이후, 복수의 태양 전지 위에 제2 봉지재(EC2)와 후면 시트(BS)를 배치한 상태에서 열 압착하는 방법으로 수행될 수 있다.5, the solar cell is placed on the first encapsulation material EC1 coated on the transparent substrate FG, and then the second encapsulation material EC2 (not shown) is formed on the plurality of solar cells. In this lamination step S7, ) And a back sheet (BS) are disposed.

전술한 바와 같이, 반도체 기판(110)이 밴딩된 상태에서 복수의 제1, 2 배선(P1, P2)을 접속하고, 복수의 제1, 2 배선(P1, P2)이 접속된 이후 반도체 기판(110)의 밴딩을 해제하면, 전술한 바와 같은 열팽창 스트레스를 거의 완전하게 해소할 수 있다.As described above, after the first and second wirings P1 and P2 are connected and the first and second wirings P1 and P2 are connected in a state where the semiconductor substrate 110 is bent, 110 is released, the above-described thermal expansion stress can be almost completely eliminated.

구체적으로 설명하면, 도 11과 같이, 복수의 제1, 2 배선 접속 단계(S5)의 열처리 공정에 의해 복수의 제1, 2 배선(P1, P2) 각각이 복수의 제1, 2 전극(C141, C142) 각각에 접속된 이후에는 복수의 제1, 2 배선(P1, P2)의 열팽창 계수에 의해 복수의 제1, 2 배선(P1, P2)의 길이 방향으로 장력이 작용하여, 제1, 2 배선(P1, P2)의 길이가 도 11의 화살표 방향으로 수축할 수 있다.More specifically, as shown in Fig. 11, each of the first and second wirings P1 and P2 is divided into a plurality of first and second electrodes C141 and C142 by a heat treatment process of a plurality of first and second wiring connection steps S5, The first and second wirings P1 and P2 are subjected to a tensile force in the longitudinal direction of the first and second wirings P1 and P2 due to the thermal expansion coefficients of the first and second wirings P1 and P2, The lengths of the two wirings P1 and P2 can be contracted in the direction of the arrow in Fig.

이와 같은 경우, 복수의 제1, 2 배선(P1, P2)이 접속된 부분에서는 앞서 설명한 바와 같이 열팽창 스트레스가 발생할 수 있는데, 본 발명의 도 12와 같이, 반도체 기판(110)의 밴딩을 해제하여 반도체 기판(110)을 평탄하게 하면, 제1, 2 배선(P1, P2)의 길이 방향으로 제1, 2 배선(P1, P2)이 수축하더라도 장력이 발생하지 않고, 전술한 바와 같은 열팽창 스트레스를 해소할 수 있다. In such a case, the thermal expansion stress may occur as described above in the portion where the first and second wirings P1 and P2 are connected. As shown in Fig. 12 of the present invention, the bending of the semiconductor substrate 110 is released Even if the first and second wirings P1 and P2 shrink in the longitudinal direction of the first and second wirings P1 and P2 when the semiconductor substrate 110 is planarized, no tensile force is generated and the above- Can be solved.

이에 따라, 반도체 기판(110)이 밴딩되는 것을 사전에 방지할 수 있다.Thus, it is possible to prevent the semiconductor substrate 110 from being bent in advance.

이에 따라, 도 6에 기재된 바와 같이, 이후에 라미네이션 단계(S7)를 수행하더라도 복수의 태양 전지가 직렬 연결된 스트링이 흐트러지지 않고, 보다 안정적으로 라미네이션 단계(S7)를 수행할 수 있다. Accordingly, as shown in FIG. 6, even if the lamination step S7 is performed thereafter, the string in which a plurality of solar cells are connected in series is not disturbed, and the lamination step S7 can be performed more stably.

아울러, 이와 같이 제조된 태양 전지 모듈은 전술한 바와 같은 열팽창 스트레스가 해소된 상태이므로, 태양 전지 모듈의 구조적 안정성을 보다 향상시킬 수 있다.In addition, since the solar cell module manufactured as described above is in a state in which the thermal expansion stress is eliminated as described above, the structural stability of the solar cell module can be further improved.

아울러, 녹는점이 섭씨 165℃ ~ 300℃ 사이인 금속 물질을 포함하는 도전성 접착제(CA)를 사용하므로, 전술한 바와 같이, 태양 전지 모듈에 130℃ ~ 150℃까지 상승하는 핫 스팟이 발생하더라도, 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2) 사이의 접착력이나 접촉 저항이 약화되는 것을 방지할 수 있어, 태양 전지 모듈의 구조적 안정성을 더욱 향상시킬 수 있다.In addition, since a conductive adhesive (CA) containing a metal material having a melting point of 165 ° C. to 300 ° C. is used, even if a hot spot rising to 130 ° C. to 150 ° C. occurs in the solar cell module, It is possible to prevent the adhesion and the contact resistance between the first and second electrodes C141 and C142 of the first and second wirings P1 and P2 and the plurality of first and second wirings P1 and P2 from being weakened to further improve the structural stability of the solar cell module have.

아울러 도 6에서는, 절연층 형성 단계(S1) 이후, 도전성 접착제 도포 단계(S2)가 수행되는 경우를 일례로 기재하였으나, 이와 다르게, 도전성 접착제 도포 단계(S2) 이후 절연층 형성 단계(S1)가 수행될 수도 있다.6 shows an example in which the conductive adhesive applying step S2 is performed after the insulating layer forming step S1. Alternatively, after the conductive adhesive applying step S2, the insulating layer forming step S1 is performed .

또한, 도 6에서는 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)가 반도체 기판 배치 단계(S3) 이전에 수행되는 경우를 일례로 기재하였으나, 반도체 기판 배치 단계(S3) 이후 복수의 제1, 2 배선 접속 단계(S5) 이전에 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)가 수행되는 것도 가능하다.6 shows an example in which the insulating layer forming step S1 and the conductive adhesive applying step S2 are performed before the semiconductor substrate arranging step S3. However, after the semiconductor substrate placing step S3, It is also possible that the insulating layer forming step (S1) and the conductive adhesive applying step (S2) are performed before the first and second wiring connecting steps (S5).

아울러, 도 6에서는 절연층 형성 단계(S1)에서 절연층(IL) 페이스트의 도포와 경화가 모두 수행되는 경우를 일례로 기재하였으나, 이와 다르게, 절연층(IL) 페이스트를 도포하는 공정만 반도체 기판 배치 단계(S3) 이전에 먼저 수행하고, 절연층(IL) 페이스트의 경화 공정은 복수의 제1, 2 배선 접속 단계(S5)에서 함께 수행하는 것도 가능하다.6 illustrates an example in which both the application and curing of the insulating layer (IL) paste are performed in the insulating layer forming step (S1). Alternatively, only the step of applying the insulating layer (IL) It is also possible to carry out the curing process of the insulating layer (IL) paste first in the plurality of first and second wiring connecting steps (S5) before the placing step (S3).

여기서, 또한, 이와 같은 절연층 형성 단계(S1)와 도전성 접착제 도포 단계(S2)가 생략되는 것도 가능하다. Here, it is also possible to omit the insulating layer forming step S1 and the conductive adhesive applying step S2.

구체적으로 일례로, 앞에서 언급한 바와 같이, 도 1과 다르게, 복수의 제1 전극(C141) 각각이 제1 방향(x)으로 길게 배열되되, 복수의 제2 배선(P2)과 교차하는 부분에 제1 전극(C141)이 형성되지 않고 이격되어 형성되고, 복수의 제2 전극(C142) 각각이 제1 방향(x)으로 길게 배열되되, 복수의 제2 배선(P2)과 교차하는 부분에 제2 전극(C142)이 형성되지 않고 이격되어 형성되는 경우, 절연층(IL)이 필요없게 되므로, 도 6에 기재된 절연층 형성 단계(S1)가 생략될 수 있다.1, each of the plurality of first electrodes C141 is arranged in a long direction in a first direction x, and a plurality of first electrodes C141 are arranged at a portion intersecting the plurality of second wirings P2, A plurality of second electrodes C142 are arranged in a long direction in the first direction x and a plurality of second electrodes C142 are formed in a portion intersecting the plurality of second wires P2, In the case where the two electrodes C142 are formed without being formed, the insulating layer IL is not required, so that the insulating layer forming step S1 shown in FIG. 6 may be omitted.

아울러, 도 4의 (b) 및 (c)에서 설명한 바와 같이, 도전성 접착제(CA)가 복수의 제1, 2 배선(P1, P2) 각각에 미리 코팅되어 구비된 경우, 도 6에 기재된 도전성 접착제 도포 단계(S2)가 생략될 수 있다.When the conductive adhesive agent CA is previously coated on each of the first and second wirings P1 and P2 as described in Figs. 4 (b) and 4 (c), the conductive adhesive agent The application step S2 may be omitted.

지금까지는 태양 전지에 구비된 복수의 제1, 2 전극(C141, C142)과 반도체 기판(110)의 후면에 도전성 접착제(CA)를 통하여 접속되는 복수의 제1, 2 배선(P1, P2)이 서로 교차하여 구비되는 태양 전지 모듈에 대해서만 설명하였으나, 이와 다르게 복수의 제1, 2 전극(C141, C142)과 나란하게 복수의 제1, 2 배선(P1, P2)이 반도체 기판(110)의 후면에 접속될 수도 있다.A plurality of first and second wirings P1 and P2 connected to the rear surface of the semiconductor substrate 110 through a conductive adhesive CA are formed on the first and second electrodes C141 and C142 provided in the solar cell, A plurality of first and second wirings P1 and P2 are formed on the rear surface of the semiconductor substrate 110 in parallel with the first and second electrodes C141 and C142, As shown in FIG.

이에 대해 보다 도 13 내지 도 15를 참조하여 구체적으로 설명하면 다음과 같다. 이하의 도 13 내지 도 15에서는 이전의 도 1 내지 도 12에서 설명한 부분과 중복되는 부분에 대한 설명은 생략하고, 다른 부분을 위주로 설명한다.This will be described in detail with reference to FIGS. 13 to 15. FIG. In the following Figs. 13 to 15, the description of the parts overlapping with the parts described in the preceding Figs. 1 to 12 will be omitted, and the other parts will be mainly described.

도 13의 (a)는 본 발명에 따른 태양 전지 모듈의 다른 일례를 후면에서 바라본 형상이고, 도 13의 (b)는 도 13의 (a)에서 cy3-cy3 라인에 따른 단면도를 도시한 것이다.13 (a) is a rear view of another example of the solar cell module according to the present invention, and FIG. 13 (b) is a cross-sectional view taken along the line cy3-cy3 in FIG.

도 13의 (a)에 도시된 바와 같이, 본 발명의 다른 일례에 따른 태양 전지 모듈은 반도체 기판(110)의 후면에 형성된 복수의 제1, 2 전극(C141, C142)의 길이 방향이 복수의 제1, 2 전극(C141, C142)에 도전성 접착제(CA)를 통하여 접속되는 복수의 제1, 2 배선(P1, P2)의 길이 방향과 동일하게 배치될 수 있다.13A, a solar cell module according to another exemplary embodiment of the present invention includes a plurality of first and second electrodes C141 and C142 formed on the rear surface of a semiconductor substrate 110, The first and second wirings P1 and P2 may be arranged in the same direction as the longitudinal direction of the first and second wirings P1 and P2 connected to the first and second electrodes C141 and C142 through the conductive adhesive CA.

즉, 도 13의 (a)에 도시된 바와 같이, 본 발명의 다른 일례에 따른 태양 전지 모듈에서 복수의 제1, 2, 3 태양 전지(C1, C2, C3)가 제2 방향(y)을 따라 일렬로 배치되고, 제1 태양 전지(C1)의 양옆에 인접하여 제2, 3 태양 전지(C2, C3)가 배치되는 경우, 제1, 2, 3 태양 전지(C1, C2, C3)에 구비된 복수의 제1, 2 전극(C141, C142)와 복수의 제1, 2 배선(P1, P2)의 길이 방향은 서로 동일하게 제2 방향(y)으로 길게 형성될 수 있다.13 (a), in the solar cell module according to another example of the present invention, a plurality of first, second, and third solar cells C1, C2, and C3 are arranged in the second direction y When the second and third solar cells C2 and C3 are disposed adjacent to both sides of the first solar cell C1 and arranged in a line along the first and second solar cells C1, The longitudinal direction of the plurality of first and second electrodes C141 and C142 and the plurality of first and second wirings P1 and P2 may be elongated in the second direction y.

아울러, 제1 태양 전지(C1)에 구비된 복수의 제1 전극(C141)과 제2, 3 태양 전지(C2, C3)에 구비된 복수의 제2 전극(C142)은 서로 동일한 라인 상에 위치할 수 있고, 제1 태양 전지(C1)에 구비된 복수의 제2 전극(C142)과 제2, 3 태양 전지(C2, C3)에 구비된 복수의 제1 전극(C141)은 서로 동일한 라인 상에 위치할 수 있다.The plurality of first electrodes C141 provided in the first solar cell C1 and the plurality of second electrodes C142 provided in the second and third solar cells C2 and C3 are disposed on the same line And the plurality of second electrodes C142 provided in the first solar cell C1 and the plurality of first electrodes C141 provided in the second and third solar cells C2 and C3 are connected to the same line- Lt; / RTI >

여기서, 복수의 제1 배선(P1)은 제1 태양 전지(C1)에 구비된 복수의 제1 전극(C141) 및 제2 태양 전지(C2)에 구비된 복수의 제2 전극(C142) 각각에 도전성 접착제(CA)를 통하여 접속되어, 제1, 2 태양 전지(C1, C2)를 서로 직렬 연결시킬 수 있다.The plurality of first wirings P1 are connected to the plurality of first electrodes C141 provided in the first solar cell C1 and the plurality of second electrodes C142 provided in the second solar cell C2, And the first and second solar cells C1 and C2 can be connected in series to each other through the conductive adhesive CA.

아울러, 복수의 제2 배선(P2)은 제1 태양 전지(C1)에 구비된 복수의 제2 전극(C142) 및 제3 태양 전지(C3)에 구비된 복수의 제1 전극(C141) 각각에 도전성 접착제(CA)를 통하여 접속되어, 제1, 3 태양 전지(C1, C3)를 서로 직렬 연결시킬 수 있다.The plurality of second wirings P2 are connected to the plurality of second electrodes C142 provided in the first solar cell C1 and the plurality of first electrodes C141 provided in the third solar cell C3, And the first and third solar cells C1 and C3 can be connected in series to each other through the conductive adhesive CA.

여기서, 도전성 접착제(CA)는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 금속 물질을 포함하는 형태 중 어느 하나가 이용될 수 있다.Here, the conductive adhesive (CA) may be a solder paste, or a form including a metal material in at least one resin of epoxy or silicone.

이와 같은 도전성 접착제(CA)는 도 13의 (b)에 도시된 바와 같이, 복수의 제1, 2 전극(C141, C142)과 복수의 제1, 2 배선(P1, P2) 각각의 사이에만 위치할 수도 있으나, 앞선 도 4의 (b) 및 (c)에서 설명한 바와 같이, 도전성 접착제(CA)는 복수의 제1, 2 배선(P1, P2) 각각의 전체 표면에 코팅될 수도 있다.13B, the conductive adhesive CA is placed only between a plurality of first and second electrodes C141 and C142 and a plurality of first and second wirings P1 and P2, The conductive adhesive CA may be coated on the entire surface of each of the first and second wirings P1 and P2 as described in FIGS. 4 (b) and 4 (c).

또한, 이와 같은 도전성 접착제(CA)의 재질은 앞선 도 1 내지 도 15에서 설명한 바와 동일하게, 녹는점이 섭씨 165℃ ~ 300℃ 사이인 금속 물질을 포함할 수 있으며, 일례로, 화학식 Sn, SnCuAg, SnCu 또는 SnPb 로 표현되는 물질들 중 적어도 어느 하나의 금속 물질을 포함할 수 있다.The conductive adhesive (CA) may include a metal material having a melting point of 165 ° C to 300 ° C, for example, Sn, SnCuAg, SnCu, SnPb, SnPb, or SnPb.

아울러, 도 13에서는 제1 태양 전지(C1)에 구비된 복수의 제1, 2 전극(C141, C142) 각각에 도전성 접착제(CA)를 통하여 접속되는 복수의 제1, 2 배선(P1, P2)이 인접한 제2, 3 태양 전지(C2, C3)에 구비된 복수의 제1, 2 전극(C141, C142) 각각에 별도의 인터커넥터(IC) 없이 직렬 연결되는 경우를 일례로 설명하였지만, 이와 다르게, 도 1에 도시된 바와 같이, 별도의 인터커넥터(IC)에 연결되어 인접한 제2, 3 태양 전지(C2, C3)와 직렬 연결될 수도 있다.13, a plurality of first and second wirings P1 and P2 connected to a plurality of first and second electrodes C141 and C142 provided in the first solar cell C1 through a conductive adhesive CA, The first and second electrodes C141 and C142 provided in the adjacent second and third solar cells C2 and C3 are connected in series without a separate interconnection IC, May be connected in series with an adjacent second, third solar cell C2, C3 connected to a separate interconnector (IC), as shown in Fig.

이와 같이, 본 발명의 다른 일례에 따른 태양 전지 모듈의 제조 방법은 도 14 및 도 15를 참조하여 설명한다.As described above, a method of manufacturing a solar cell module according to another example of the present invention will be described with reference to FIGS. 14 and 15. FIG.

도 14는 도 6에서 반도체 기판의 배치 단계(S3)에 대한 다른 일례를 설명하기 위한 도이고, 도 15는 도 6에서 복수의 제1, 2 배선 접속 단계(S5)에 대한 다른 일례를 설명하기 위한 도이다.FIG. 14 is a view for explaining another example of the arrangement step (S3) of the semiconductor substrate in FIG. 6, and FIG. 15 is a view for explaining another example of the plurality of first and second wiring connection steps (S5) Respectively.

본 발명의 다른 일례에 따른 태양 전지 모듈의 제조 방법은 앞선 도 6에서 설명한 바와 유사할 수 있으나, 일부 제조 단계가 생략되거나 변동될 수 있다.The manufacturing method of the solar cell module according to another example of the present invention may be similar to that described in FIG. 6, but some manufacturing steps may be omitted or varied.

즉, 본 발명의 다른 일례에 따른 태양 전지 모듈의 제조 방법은 도 6에서 설명한 제조 방법 중 절연층 형성 단계(S1) 및 도전성 접착제 도포 단계(S2)를 제외하고, 반도체 기판 배치 단계(S3), 반도체 기판 밴딩 단계(S4), 복수의 제1, 2 배선 접속 단계(S5), 반도체 기판의 밴딩 해제 단계(S6), 및 라미네이션 단계(S7)를 포함할 수 있다.That is, except for the insulating layer forming step (S1) and the conductive adhesive applying step (S2), the manufacturing method of the solar cell module according to another example of the present invention includes the semiconductor substrate arranging step (S3) A semiconductor substrate bending step S4, a plurality of first and second wiring connecting steps S5, a semiconductor substrate unbending step S6, and a lamination step S7.

따라서, 본 발명의 다른 일례에 따른 태양 전지 모듈의 제조 방법은 도 6에서 설명한 제조 방법 중 절연층 형성 단계(S1) 및 도전성 접착제 도포 단계(S2)가 생략될 수 있다.Accordingly, in the manufacturing method of the solar cell module according to another example of the present invention, the insulating layer forming step (S1) and the conductive adhesive applying step (S2) in the manufacturing method described with reference to FIG. 6 may be omitted.

구체적으로, 도 13에 도시된 태양 전지 모듈의 제1 태양 전지(C1)에서 서로 접속될 필요가 없는 복수의 제1 전극(C141)과 복수의 제2 배선(P2) 및 복수의 제2 전극(C142)과 복수의 제1 배선(P1)이 서로 중첩되거나 교차하지 않기 때문에, 앞선 도 1에서 설명한 바와 같은 절연층(IL)이 필요치 않을 수 있다. 따라서, 도 6에서 설명한 바와 같은 절연층 형성 단계(S1)가 생략될 수 있다.Specifically, a plurality of first electrodes C141, a plurality of second wirings P2, and a plurality of second electrodes (not shown) that do not need to be connected to each other in the first solar cell C1 of the solar cell module shown in Fig. C142 and the plurality of first wirings P1 do not overlap or intersect with each other, the insulating layer IL as described with reference to FIG. 1 may not be required. Therefore, the insulating layer forming step (S1) as described in Fig. 6 can be omitted.

아울러, 앞에서 설명한 바와 같이, 도전성 접착제(CA)가 복수의 제1, 2 배선(P1, P2) 각각의 전체 표면에 코팅되는 경우에도 도 6에서 설명한 바와 같은 도전성 접착제 도포 단계(S2)가 생략될 수 있다.In addition, as described above, even when the conductive adhesive agent CA is coated on the entire surface of each of the first and second wirings P1 and P2, the step S2 of applying the conductive adhesive agent described in Fig. 6 is omitted .

본 발명의 다른 일례에 따른 태양 전지 모듈의 제조 방법에서 반도체 기판 배치 단계(S3)는 도 14에 도시된 바와 같이, 반도체 기판(110)은 복수의 제1, 2 전극(C141, C142)이 위로 향하도록 배치하여, 복수의 제1, 2 전극(C141, C142)이 노출되도록 할 수 있다. 즉, 반도체 기판(110)의 전면이 곡면 구조물(BE)의 표면을 향하도록 배치할 수 있다. 여기서, 곡면 구조물(BE)은 앞선 도 8에서 설명한 바와 동일한 구조를 가질 수 있다.14, in the semiconductor substrate arranging step S3 of the method for manufacturing a solar cell module according to another example of the present invention, the semiconductor substrate 110 has a plurality of first and second electrodes C141 and C142 upward So that a plurality of the first and second electrodes C141 and C142 can be exposed. That is, the front surface of the semiconductor substrate 110 faces the surface of the curved surface structure BE. Here, the curved surface structure BE may have the same structure as that described above with reference to FIG.

그러나, 도 9와 다르게, 도 14에 도시된 바와 같이, 반도체 기판(110)의 후면에 형성된 복수의 제1, 2 전극(C141, C142)의 길이 방향은 곡면 구조물(BE)에서 곡면이 형성되는 제2 방향(y)으로 향하도록 배치할 수 있다. 이와 같이, 반도체 기판(110)이 곡면 구조물(BE) 위에 배치된 상태에서 반도체 기판 밴딩 단계(S4)가 수행될 수 있다.14, the longitudinal direction of a plurality of first and second electrodes C141 and C142 formed on the rear surface of the semiconductor substrate 110 is a curved surface formed in the curved surface structure BE And may be disposed so as to face the second direction (y). As described above, the semiconductor substrate bending step S4 may be performed in a state where the semiconductor substrate 110 is disposed on the curved surface structure BE.

다음, 반도체 기판 밴딩 단계(S4)는 앞선 도 6 및 도 10에서 설명한 바와 동일하게 곡면 구조물(BE)의 곡면 형상을 따라 반도체 기판(110)을 밴딩시킬 수 있다.Next, the semiconductor substrate bending step S4 may bend the semiconductor substrate 110 along the curved surface shape of the curved surface structure BE in the same manner as described above with reference to FIGS.

다음, 복수의 제1, 2 배선 접속 단계(S5)에서는 도 15에 도시된 바와 같이, 복수의 제1, 2 전극(C141, C142)의 길이 방향 및 곡면 구조물(BE)의 곡면이 형성된 방향과 동일하게 복수의 제1 배선(P1)과 복수의 제2 배선(P2)을 제2 방향(y)으로 길게 배치하고, 열처리 공정으로 복수의 제1, 2 배선(P1, P2) 각각을 복수의 제1, 2 전극(C141, C142) 각각에 접속시킬 수 있다.Next, in the plurality of first and second wiring connection steps S5, the longitudinal direction of the first and second electrodes C141 and C142 and the direction in which the curved surface of the curved surface structure BE is formed Similarly, a plurality of first wirings P1 and a plurality of second wirings P2 are arranged long in the second direction y, and each of the first and second wirings P1 and P2 is divided into a plurality of Can be connected to the first and second electrodes C141 and C142, respectively.

구체적으로 도 15에 도시된 바와 같이, 복수의 제1, 2 배선 접속 단계(S5)에서는 복수의 제1, 2 배선(P1, P2)이 곡면 구조물(BE)에서 곡면이 형성된 방향과 동일한 제2 방향(y)으로 길게 배치되어, 제1, 2 배선(P1, P2)이 밴딩될 수 있다.Specifically, as shown in FIG. 15, in a plurality of first and second wiring connection steps S5, a plurality of first and second wirings P1 and P2 are formed in the same direction as the curved surface in the curved surface structure BE, Direction and the first and second wirings P1 and P2 can be bent.

복수의 제1, 2 배선(P1, P2)이 밴딩된 상태로 열처리 공정이 수행되어, 복수의 제1, 2 배선(P1, P2)의 표면에 코팅된 도전성 접착제(CA)가 용해되어, 복수의 제1, 2 배선(P1, P2) 각각이 복수의 제1, 2 전극(C141, C142) 각각에 접속될 수 있다. 이때, 열처리 공정의 온도는 165℃ ~ 300℃ 사이일 수 있다. The conductive bonding agent CA coated on the surfaces of the first and second wirings P1 and P2 is melted by heat treatment in a state where the first and second wirings P1 and P2 are bent, The first and second wirings P1 and P2 may be connected to the first and second electrodes C141 and C142, respectively. At this time, the temperature of the heat treatment process may be between 165 ° C and 300 ° C.

이후, 앞선 도 6 및 도 12에서 설명한 바와 마찬가지로, 반도체 기판의 밴딩 해제 단계(S6)가 수행되어, 도 13의 (a) 및 (b)에서 설명한 바와 같은 태양 전지 모듈이 형성될 수 있다.Thereafter, the step of releasing the semiconductor substrate from the unbending process (S6) is performed as described above with reference to Figs. 6 and 12, so that the solar cell module as described in Figs. 13A and 13B can be formed.

이후, 앞선 도 6에서 설명한 바와 동일한 라미네이션 단계(S7)가 수행될 수 있다.Thereafter, the same lamination step S7 as described above in Fig. 6 can be performed.

이와 같이, 본 발명에 따른 태양 전지 모듈의 제조 방법은 복수의 제1, 2 배선(P1, P2)을 복수의 제1, 2 전극(C141, C142) 각각에 접속시키기 이전에 미리 반도체 기판(110)을 밴딩시키고, 반도체 기판(110)이 밴딩된 상태에서 복수의 제1, 2 배선(P1, P2)을 복수의 제1, 2 전극(C141, C142) 각각에 접속시킴으로써, 반도체 기판(110)의 밴딩 문제를 해소할 수 있으며, 이로 인하여 태양 전지 모듈의 구조적 안정성을 더욱 확보할 수 있다.As described above, the method of manufacturing a solar cell module according to the present invention is a method of manufacturing a solar cell module in which a plurality of first and second wirings P1 and P2 are connected to a semiconductor substrate 110 And a plurality of first and second wirings P1 and P2 are connected to each of the first and second electrodes C141 and C142 while the semiconductor substrate 110 is bent, The banding problem of the solar cell module can be solved, thereby further securing the structural stability of the solar cell module.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다.It will be apparent to those skilled in the art that various modifications, substitutions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. will be.

따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (26)

반도체 기판 및 상기 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제1 전극과 복수의 제2 전극을 구비하는 태양 전지;
상기 반도체 기판의 후면에 구비된 상기 복수의 제1 전극에 도전성 접착제를 통하여 접속되는 복수의 제1 배선; 및
상기 반도체 기판의 후면에 구비된 상기 복수의 제2 전극에 상기 도전성 접착제를 통하여 접속되는 복수의 제2 배선;을 포함하고,
상기 도전성 접착제는 녹는점이 165℃ ~ 300℃ 사이인 금속 물질을 포함하는 태양 전지 모듈.
1. A solar cell comprising: a semiconductor substrate; a plurality of first electrodes and a plurality of second electrodes spaced apart from each other on a rear surface of the semiconductor substrate;
A plurality of first wires connected to the plurality of first electrodes provided on a rear surface of the semiconductor substrate through a conductive adhesive; And
And a plurality of second wires connected to the plurality of second electrodes provided on the rear surface of the semiconductor substrate through the conductive adhesive,
Wherein the conductive adhesive includes a metal material having a melting point of 165 ° C to 300 ° C.
제1 항에 있어서,
상기 도전성 접착제는 화학식 Sn, SnCuAg, SnCu 또는 SnPb 로 표현되는 물질들 중 적어도 어느 하나의 금속 물질을 포함하는 태양 전지 모듈.
The method according to claim 1,
Wherein the conductive adhesive comprises at least one metal material selected from the group consisting of Sn, SnCuAg, SnCu and SnPb.
제1 항에 있어서,
상기 도전성 접착제는 상기 복수의 제1, 2 배선 각각의 표면에 코팅되어 위치하거나,
상기 도전성 접착제는 상기 복수의 제1 배선과 상기 복수의 제1 전극이 교차하는 각 부분의 상기 제1 배선과 상기 제1 전극 사이에 위치하거나, 상기 복수의 제2 배선과 상기 복수의 제2 전극이 교차하는 각 부분의 상기 제2 배선과 상기 제2 전극 사이에 위치하는 태양 전지 모듈.
The method according to claim 1,
Wherein the conductive adhesive is coated on the surface of each of the first and second wiring lines,
Wherein the conductive adhesive is located between the first wiring and the first electrode of each of the portions where the plurality of first wires and the plurality of first electrodes cross each other or between the plurality of second wires and the plurality of second electrodes And the second electrode and the second electrode of each intersecting portion.
제1 항에 있어서,
상기 도전성 접착제는 상기 금속 물질을 포함하는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 상기 금속 물질을 포함하는 형태인 태양 전지 모듈.
The method according to claim 1,
Wherein the conductive adhesive is in the form of a solder paste containing the metallic material or a metallic material contained in a resin of at least one of epoxy or silicone.
제1 항에 있어서,
상기 복수의 제1, 2 전극은 상기 태양 전지의 후면에 제1 방향으로 길게 형성되는 태양 전지 모듈.
The method according to claim 1,
Wherein the plurality of first and second electrodes are elongated in a first direction on a rear surface of the solar cell.
제5 항에 있어서,
상기 복수의 제1, 2 배선 각각은 상기 제1 방향과 교차하는 제2 방향으로 상기 복수의 제1, 2 전극에 접속되는 태양 전지 모듈.
6. The method of claim 5,
Wherein each of the plurality of first and second wirings is connected to the plurality of first and second electrodes in a second direction intersecting with the first direction.
제1 항에 있어서,
상기 복수의 제1, 2 배선의 폭은 0.15mm ~ 3mm 사이인 태양 전지 모듈.
The method according to claim 1,
Wherein a width of the plurality of first and second wirings is between 0.15 mm and 3 mm.
후면에 복수의 제1, 2 전극이 구비된 반도체 기판을 곡면이 형성된 곡면 구조물 위에 배치하는 단계;
상기 곡면 구조물의 곡면 형상을 따라 상기 반도체 기판의 양끝단을 전면 방향으로 밴딩시키는 단계;
상기 복수의 제1, 2 전극 위에 복수의 제1 배선과 복수의 제2 배선을 배치하고, 열처리 공정으로 상기 복수의 제1, 2 배선 각각을 상기 복수의 제1, 2 전극 각각에 접속시키는 단계; 및
상기 반도체 기판의 밴딩을 해제하는 단계;를 포함하는 태양 전지 모듈의 제조 방법.
Disposing a semiconductor substrate having a plurality of first and second electrodes on a rear surface thereof on a curved surface structure having a curved surface;
Bending both ends of the semiconductor substrate in a front direction along a curved shape of the curved surface structure;
Arranging a plurality of first wirings and a plurality of second wirings on the plurality of first and second electrodes and connecting each of the plurality of first and second wirings to the plurality of first and second electrodes in a heat treatment step ; And
And releasing the bending of the semiconductor substrate.
제8 항에 있어서,
상기 반도체 기판을 상기 곡면 구조물 위에 배치하는 단계에서,
상기 반도체 기판은 상기 복수의 제1, 2 전극이 상기 곡면 구조물의 표면과 반대 방향으로 향하도록 배치되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
In the step of disposing the semiconductor substrate on the curved structure,
Wherein the semiconductor substrate is disposed such that the first and second electrodes are oriented in a direction opposite to a surface of the curved surface structure.
제8 항에 있어서,
상기 곡면 구조물은 제1 방향으로는 곡면이 형성되지 않고 평탄하며, 상기 제1 방향과 교차하는 제2 방향을 따라 곡면이 형성되어 있는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
Wherein the curved surface structure is formed without a curved surface in a first direction and is formed in a flat shape along a second direction intersecting with the first direction.
제10 항에 있어서,
상기 곡면 구조물에서 상기 제2 방향으로의 단면은 가장 자리 부분보다 가운데 부분이 볼록한 형태의 곡면을 가지는 태양 전지 모듈의 제조 방법.
11. The method of claim 10,
Wherein the cross-section in the second direction in the curved surface structure has a curved surface having a convex shape at an intermediate portion than an edge portion.
제8 항에 있어서,
상기 곡면 구조물의 곡면 표면에는 진공 흡입구가 형성되어 있는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
Wherein the curved surface of the curved structure has a vacuum suction port.
제12 항에 있어서,
상기 반도체 기판의 밴딩 단계에서,
상기 반도체 기판은 상기 진공 흡입구에 흡착되어 밴딩되는 태양 전지 모듈의 제조 방법.
13. The method of claim 12,
In the step of bending the semiconductor substrate,
Wherein the semiconductor substrate is adsorbed to the vacuum inlet and is bent.
제8 항에 있어서,
상기 반도체 기판의 밴딩 단계에서,
상기 반도체 기판은 상기 반도체 기판의 양끝단이 상기 반도체 기판의 중앙 부분보다 상기 반도체 기판의 전면 방향으로 1mm ~ 30mm 높이 차이가 생기도록 밴딩시키는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
In the step of bending the semiconductor substrate,
Wherein the semiconductor substrate is bent so that both ends of the semiconductor substrate have a height difference of 1 mm to 30 mm in a front direction of the semiconductor substrate from a center portion of the semiconductor substrate.
제8 항에 있어서,
상기 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서,
상기 복수의 제1, 2 배선은 상기 곡면 구조물에서 곡면이 형성된 방향과 동일한 상기 제2 방향으로 길게 배치되어, 상기 제1, 2 배선이 밴딩되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
In the step of arranging and connecting the plurality of first and second wirings,
Wherein the first and second wirings are arranged long in the second direction which is the same as the direction in which the curved surface is formed in the curved structure so that the first and second wirings are bent.
제8 항에 있어서,
상기 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서,
상기 복수의 제1, 2 배선이 밴딩된 상태로 상기 열처리 공정이 수행되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
In the step of arranging and connecting the plurality of first and second wirings,
Wherein the heat treatment process is performed while the plurality of first and second wirings are bent.
제8 항에 있어서,
상기 복수의 제1, 2 배선을 배치하고 접속시키는 단계에서,
상기 열처리 공정의 온도는 165℃ ~ 300℃ 사이인 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
In the step of arranging and connecting the plurality of first and second wirings,
Wherein the temperature of the heat treatment process is between 165 ° C and 300 ° C.
제12 항에 있어서,
상기 밴딩 해제 단계는 상기 곡면 구조물의 표면에 형성된 상기 진공 흡입구의 진공이 해제되어 수행되는 태양 전지 모듈의 제조 방법.
13. The method of claim 12,
Wherein the unbending step is performed by releasing the vacuum of the vacuum inlet formed on the surface of the curved structure.
제8 항에 있어서,
상기 밴딩 해제 단계에 의해 상기 반도체 기판은 밴딩 이전의 상태로 회복되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
And the semiconductor substrate is restored to a state before bending by the bending releasing step.
제8 항에 있어서,
상기 밴딩 해제 단계는 상기 접속 단계의 열처리 공정에 의해 상기 도전성 접착제가 경화되기 이전에 수행되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
Wherein the unbending step is performed before the conductive adhesive is cured by a heat treatment process in the connecting step.
제8 항에 있어서,
상기 밴딩 해제 단계는 상기 접속 단계의 열처리 공정이 완료된 직후부터 2분 이내에 사이에 수행되는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
Wherein the unbending step is performed within two minutes immediately after the heat treatment process of the connection step is completed.
제8 항에 있어서,
상기 밴딩 해제 단계 이후,
상기 태양 전지를 투명 기판 위에 도포된 제1 봉지재 위에 위치시킨 이후, 상기 복수의 태양 전지 위에 제2 봉지재와 후면 시트를 배치한 상태에서 열 압착하는 라미네이션 단계:를 더 포함하는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
After the unbending step,
And a lamination step of placing the solar cell on a first encapsulant applied on a transparent substrate and then thermally bonding the second encapsulant and the back sheet on the plurality of solar cells. Gt;
제8 항에 있어서,
상기 반도체 기판을 상기 곡면 구조물 위에 배치하는 단계 이전에,
상기 복수의 제1, 2 전극 중 상기 복수의 제1, 2 배선이 접속되지 않는 부분 위에 절연층 페이스트를 도포하고 경화시키는 절연층 형성 단계;와
상기 반도체 기판의 후면에 구비된 상기 복수의 제1, 2 전극 중 상기 복수의 제1, 2 배선이 접속될 부분 위에 도전성 접착제를 도포하는 단계;를 더 포함하는 태양 전지 모듈의 제조 방법.
9. The method of claim 8,
Before the step of disposing the semiconductor substrate on the curved structure,
An insulating layer forming step of applying and curing an insulating layer paste on a portion of the plurality of first and second electrodes not connected to the plurality of first and second wirings;
And applying a conductive adhesive to a portion of the plurality of first and second electrodes provided on the rear surface of the semiconductor substrate to be connected to the plurality of first and second wirings.
제23 항에 있어서,
상기 절연층 페이스트의 경화 단계는 210℃ ~ 250℃ 사이에서 수행되는 태양 전지 모듈의 제조 방법.
24. The method of claim 23,
Wherein the curing step of the insulating layer paste is performed at a temperature of 210 ° C to 250 ° C.
제23 항에 있어서,
상기 도전성 접착제 도포 단계에서,
상기 도전성 접착제는 화학식 Sn, SnCuAg, SnCu 또는 SnPb로 표현되는 금속 물질들 중 적어도 어느 하나의 금속 물질을 포함하는 태양 전지 모듈의 제조 방법.
24. The method of claim 23,
In the step of applying the conductive adhesive,
Wherein the conductive adhesive includes at least one metal material selected from the group consisting of Sn, SnCuAg, SnCu and SnPb.
제25 항에 있어서,
상기 도전성 접착제는 상기 금속 물질을 포함하는 솔더 페이스트 형태이거나 에폭시(epoxy) 또는 실리콘(silicone) 중 적어도 어느 하나의 레진(resin) 내에 상기 금속 물질을 포함하는 형태인 태양 전지 모듈의 제조 방법.
26. The method of claim 25,
Wherein the conductive adhesive is in the form of a solder paste containing the metallic material or a metallic material contained in at least one resin of epoxy or silicone.
KR1020140103859A 2014-08-11 2014-08-11 Solar cell module and manufacturing method thereof KR102316782B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140103859A KR102316782B1 (en) 2014-08-11 2014-08-11 Solar cell module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103859A KR102316782B1 (en) 2014-08-11 2014-08-11 Solar cell module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20160019285A true KR20160019285A (en) 2016-02-19
KR102316782B1 KR102316782B1 (en) 2021-10-25

Family

ID=55448731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103859A KR102316782B1 (en) 2014-08-11 2014-08-11 Solar cell module and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102316782B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159907A1 (en) * 2017-02-28 2018-09-07 주성엔지니어링(주) Bonding apparatus and laminator comprising same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590625A (en) * 1991-09-25 1993-04-09 Nippondenso Co Ltd Manufacture of solar battery
JP2004534404A (en) * 2001-07-04 2004-11-11 株式会社荏原製作所 Solar cell module and method of manufacturing the same
WO2008090718A1 (en) * 2007-01-25 2008-07-31 Sharp Kabushiki Kaisha Solar battery cell, solar battery array, solar battery module and method for manufacturing solar battery array
JP5273728B2 (en) * 2009-06-05 2013-08-28 シャープ株式会社 Solar cell with wiring sheet and solar cell module
KR20130120459A (en) * 2010-10-14 2013-11-04 히타치가세이가부시끼가이샤 Solar cell module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590625A (en) * 1991-09-25 1993-04-09 Nippondenso Co Ltd Manufacture of solar battery
JP2004534404A (en) * 2001-07-04 2004-11-11 株式会社荏原製作所 Solar cell module and method of manufacturing the same
WO2008090718A1 (en) * 2007-01-25 2008-07-31 Sharp Kabushiki Kaisha Solar battery cell, solar battery array, solar battery module and method for manufacturing solar battery array
JP5273728B2 (en) * 2009-06-05 2013-08-28 シャープ株式会社 Solar cell with wiring sheet and solar cell module
KR20130120459A (en) * 2010-10-14 2013-11-04 히타치가세이가부시끼가이샤 Solar cell module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159907A1 (en) * 2017-02-28 2018-09-07 주성엔지니어링(주) Bonding apparatus and laminator comprising same

Also Published As

Publication number Publication date
KR102316782B1 (en) 2021-10-25

Similar Documents

Publication Publication Date Title
US11538952B2 (en) Solar cell module and method for manufacturing the same
JP6276333B2 (en) Solar cell module and manufacturing method thereof
KR101661859B1 (en) Solar cell module and manufacturing method thereof
EP2911207B1 (en) Solar cell module
KR102271055B1 (en) Solar cell module
KR102244597B1 (en) Solar cell module
KR20160076393A (en) Solar cell module
JP6185449B2 (en) Solar cell and manufacturing method thereof
KR101542003B1 (en) Solar cell module
KR20150049188A (en) Solar cell and solar cell module
KR101714778B1 (en) Solar cell module
KR102316782B1 (en) Solar cell module and manufacturing method thereof
KR20150100140A (en) Solar cell and manufacturing method thereof and solar cell module
KR20150086119A (en) Solar cell module
KR102162720B1 (en) Solar cell
KR20160016303A (en) Solar cell module
KR101816151B1 (en) Solar cell module
KR20150092603A (en) Solar cell module
KR20150145147A (en) Manufacturing method of solar cell module
KR20150062792A (en) Solar cell module and solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant