KR20160018725A - 균열-방지 전자 디바이스를 만들기 위한 방법 - Google Patents

균열-방지 전자 디바이스를 만들기 위한 방법 Download PDF

Info

Publication number
KR20160018725A
KR20160018725A KR1020167000411A KR20167000411A KR20160018725A KR 20160018725 A KR20160018725 A KR 20160018725A KR 1020167000411 A KR1020167000411 A KR 1020167000411A KR 20167000411 A KR20167000411 A KR 20167000411A KR 20160018725 A KR20160018725 A KR 20160018725A
Authority
KR
South Korea
Prior art keywords
module
carrier body
cavity
space
cover sheet
Prior art date
Application number
KR1020167000411A
Other languages
English (en)
Inventor
프랑씨스 알로
소피 롱바르도
미꼬 랑끼낭
유씨프 까마가뜨
프레데릭 블라숑
Original Assignee
제말토 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제말토 에스에이 filed Critical 제말토 에스에이
Publication of KR20160018725A publication Critical patent/KR20160018725A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Details Of Aerials (AREA)

Abstract

본 발명은 중간 전자 디바이스(SM)를 만들기 위한 방법에 관한 것이며, 상기 디바이스는 커버 시트 또는 층으로 코팅되거나 코팅될 것이며, 이 방법은: 캐리어-본체에 제공된 공동(C1, C2); 공동 내의 적어도 하나의 전기 상호접속 영역(Z1, Z2)을 포함하는 전기 회로(32); 상기 상호접속 영역을 접속시키는 적어도 하나의 접속 패드(10, 11)를 포함하며 공동 내에 배열된 전자 모듈(17); 모듈과 캐리어-본체 사이의 계면에서 제공되고, 캐리어-본체의 주요 표면에 대해 실질적으로 직교하고, 캐리어-본체의 표면과 통신하며, 커버 시트 또는 층으로 덮이도록 의도되는 공간 또는 간극(I1, I2)을 포함하는 캐리어-본체(31, 32)를 형성하는 단계를 포함하고; 이 방법은 모듈과 본체-캐리어 사이의 공간 또는 간극을 채우거나 이를 적어도 부분적으로 덮기 위해 가요성 또는 탄성 물질이 디바이스에 배열된다는 것을 특징으로 한다.

Description

균열-방지 전자 디바이스를 만들기 위한 방법{METHOD FOR MAKING AN ANTI-CRACK ELECTRONIC DEVICE}
본 발명은, 특히 전기/전자 회로의 적어도 하나의 접속 영역을 포함하는 공동을 가지는 캐리어 본체를 포함하는, 반가공(semi-finished)[중간] 및 최종 디바이스를 제조하기 위한 방법에 관한 것이다.
본 발명은 특히, 무선 주파수 칩 카드 또는 하이브리드 카드, 무선 주파수 티켓 또는 라벨, 전자 여권, 무선 주파수 트랜스폰더와 같은 무선 주파수 전자 캐리어 또는 디바이스, 및 이러한 캐리어들을 포함하거나 구성하는 삽입부(insert)(또는 끼움부(inlay))의 분야에 관한 것이다.
이러한 전자 캐리어들은 다양한 칩-카드 분야들에서, 특히 뱅킹(EMV), 신원, 보안, 인증, 액세스, 로열티 및 여권 애플리케이션들에 대해, 응용예를 찾는다.
이러한 전자 캐리어들은 특히 ISO/IEC 1443 표준 또는 다른 무선 주파수 표준, 특히, NFC(근거리 무선통신; Near Field Communication)에 따를 수 있다.
전자 모듈은 절연 기판에 의해, 환경에 따라, 반송(carry)되거나 반송되지 않는 전도성 접속 또는 상호접속 패드들로 구성되거나 이들을 포함할 수 있다.
특허 US 5 598 032는 (접촉 및 비접촉 타입의) 하이브리드 칩 카드 캐리어 본체에 내장된 안테나에 접속되도록 의도된 모듈을 조립하기 위한 방법을 기술한다. 그것이 공동 내에 전송될 때 모듈과의 접속을 위해 안테나의 접속 영역들을 액세스가능하게 하기 위해 캐리어 본체에 공동을 제공하는 것이 공지되어 있다. 모든 종류의 전도성 상호접속 요소가 코팅 외부에 배치된 모듈의 접속 패드들과 안테나의 접속 영역들을 접속시킬 수 있다.
또한, 엘리먼트(24) 대신 이방성 전도성 물질에 의해 접촉 및 비접촉 타입의 하이브리드 카드 본체에 위치된 안테나에 이러한 타입의 모듈을 접속시키는 것이 공지되어 있다.
특허 출원 FR 2 861 201은 완성된 더블-인터페이스 카드(finished double-interface card)를 제조하기 위한 방법을 기술한다. 외부 전기적 접촉들을 가지는 모듈이 완성된 카드 본체 내의 공동에 삽입되며, 이방성 접착제에 의해 안테나의 접속 패드들에 접속된다. 공동에 모듈을 삽입하기 위해, 모듈의 에지들과 공동의 벽들 사이에 클리어런스(clearance)가 필요하다. 모듈 주위에 존재하는 클리어런스는 커버 시트(covering sheet)로 윗부분(top)이 덮이지 않거나 덮이도록 의도되지 않는다.
기술적 문제
현재, 칩 카드 본체에서 커버 시트로서 사용되는 깨지기 쉬운 물질층들은 모듈의 영역에서 발생하여 전파되는 균열들에 의해 손상될 수 있다.
또한, 캐리어 본체에 배치된 트랜스폰더 안테나에 모듈을 접속시키는 것이 비교적 느리다.
또한, 카드 본체 내의 모듈의 기존의 어셈블리들은 칩에 대한 추가적인 스트레스를 야기하고 어셈블리의 무선 주파수 기능성을 약화시키는 칩 캐리어(리드 프레임)의 왜곡들이 발생할 수 있다.
본 발명은 모듈과 캐리어 본체 사이의 계면에 위치되며 본체의 표면에 인접한 공간들 또는 간극들을 적어도 부분적으로 차단하거나 덮는 가요성 또는 탄성 물질을 제공한다.
본 발명에 의해, 바람직한 양상에 따르면, 단일 접속 동작 및 단일 전도성 물질에서, 본 발명은 접속 기능 및 적층(lamination) 이후의 균열의 전파를 방지하는 기능의 실현을 가능하게 한다.
슬롯들 내부에 배치된 (주위 온도에서의) 가요성 또는 탄성 물질은 슬롯들의 폭의 변경을 막거나 크게 감소시키는 것을 가능하게 하며; 대안적으로, 슬롯들에 걸쳐 있음으로써, 물질은 변경들/스트레스들을 흡수하고, 따라서, 변경들/스트레스들을 커버 시트들에 전송하는 것을 회피한다.
이는, 전송 및 고온 압축 또는 적층 이후, 전도성 물질이 간극들 내에 흘러들어가기 때문이다. ACF의 경우, 캐리어의 주요 평면에 대해 직교하는 방향으로 접속이 발생하며, 모듈의 접속 영역들 사이의 단락-회로의 위험이 없다.
또다른 양상에 따르면, 본 발명은 반가공의 무선 주파수 삽입부가 제조될 때 부착된 모듈의 영역에 따라 수직으로 또는 실질적으로 주변으로 확장하는 패치(막 또는 페이스트(paste)의 형태인 가요성 또는 탄성 물질의 얇은 조각)를 제공한다.
가요성 또는 탄성 부분은 스트레스의 흡수에 의해 또는 커버 시트로부터의 모듈의 기계적 분리에 의해, 최종 본체에서의 균열의 전파를 회피하기 위해 모듈 또는 칩과 접촉할 수 있거나 또는 접촉하지 않을 수 있다.
본 발명의 대상은 중간 전자 디바이스(SM)를 제조하기 위한 방법이며, 상기 디바이스는 커버 시트 또는 층으로 덮이거나 덮이도록 의도되며, 상기 방법은:
- 캐리어 본체에 형성된 공동,
- 공동 내에 적어도 하나의 전기적 상호접속 영역을 포함하는 전기 회로,
- 공동에 배치된, 상기 상호접속 영역을 접속시키는 적어도 하나의 접속 패드를 포함하는 전자 모듈,
- 모듈과 캐리어 본체 사이의 계면에 존재하고, 캐리어 본체의 주요 표면에 대해 실질적으로 직교로 배향되고, 캐리어 본체의 표면 상에 나타나고, 커버 시트 또는 층으로 덮이도록 의도된 공간 또는 간극
을 포함하는 캐리어 본체(31, 32)를 형성하는 단계를 포함한다.
이 방법은 모듈과 캐리어 본체 사이의 상기 공간 또는 간극을 적어도 부분적으로 채우거나 덮기 위해 가요성 또는 탄성 물질이 디바이스에 배열된다는 점에서 구별된다.
바람직한 특징 또는 구현 모드에 따르면, 가요성 물질은 공간 또는 간극을 적어도 부분적으로 채우기 위해 모듈을 회로에 접속시키고 상기 공간 또는 간극 내로 흘러들어가도록 디바이스 내에 배열되고 압축된 전도성 접속 물질을 포함한다.
디바이스의 다른 특징들 또는 구현 모드들에 따르면,
- 전도성 물질은 이방성 타입으로 되어 있고;
- 이방성 물질은 모듈을 둘러싸고;
- 디바이스는 계면을 덮는 가요성 또는 탄성 물질로 만들어진 패치(35)를 포함하고;
- 디바이스는 상기 패치의 최상부에 또는 아래에 적어도 하나의 커버 시트(38)를 포함한다.
본 발명의 또다른 대상은 방법에 대응하는 디바이스이다.
도 1 및 2는 종래 기술의 하이브리드 집적 회로의 칩 카드 모듈의 예를 예시한다.
도 3 및 4는 각자 도 4의 평면도 및 단면 A-A에서의 발명의 제1 실시예의 단계를 예시한다.
도 5a, 5b 및 6은 모듈 상의 전도성 접착제(glue)의 2개의 상이한 분포들을 가지는, 발명에 의해 사용될 수 있는 모듈을 예시한다.
도 7은 고온 압축 이후의 도 3의 디바이스를 예시한다.
도 8은 커버 시트들이 추가된 도 7의 디바이스와 동일한 디바이스를 (더 큰 평면도로) 예시한다.
도 9 및 10은 발명의 제2 및 제3 실시예를 예시한다.
도 1 및 2는 종래 기술의 하이브리드 집적 회로의 칩 카드 모듈(7)의 예를 예시한다. 모듈(7)은 특히, 적층된 리드 프레임 타입의, 유전체 또는 절연체 캐리어(20) 상의 접촉 패드들(10, 11)을 포함하고, 적어도 하나의 집적 회로 칩(8)이 캐리어(20)에 또는 여기에서 접촉 또는 비접촉 금속 패드에 부착된다. 접촉 패드들은 칩 카드 리더 커넥터를 접속시키도록 의도된다.
모듈은 또한, 특히, 땜납된 와이어들에 의해, 전도성 접착제 또는 다른 것에 의해 접촉 패드들을 접속시키기 위한 접속들(9), 뒤집힐 수 있거나(플립-칩) 그렇지 않을 수 있는 (여기서, 하이브리드 타입의) 전자 칩(8)을 포함하고; 이는 수지(글롭-탑(glob-top))와 같은 보호 물질에 의한 칩 상의 코팅(14) 및/또는 그것의 접속들을 포함한다.
접속들(9)은 절연 지지대에 형성된 오리피스(orifice)들(22)을 통해 접촉 패드들을 접속시킬 수 있다.
도 3 내지 9와 관련하여, 임시적이거나 결정적일 수 있는 전자 디바이스(SM)를 제조하기 위한 방법이 기술되며; 디바이스(SM)는, 발명의 제1 실시예/구현예에 따라, 어셈블리 단계를 포함한다.
이 예의 어셈블리는 공동(C1, C2)이 제공된 캐리어 본체(31, 32) 및 공동 내에 적어도 하나의 전기적 상호접속 영역(Z1, Z2)을 포함하는 전기 회로(32)를 포함한다. 디바이스는 또한, 공동 내에, 적어도 하나의 접속 패드(10, 11)를 포함하고 모듈과 공동의 벽 사이에 계면 또는 경계(delimitation)(I1, I2)를 가지는 전자/전기 모듈(17)을 포함하고; 그것은 또한 상기 상호접속 영역(Z1, Z2)으로의 모듈의 상기 접속 패드의 접속을 위한 가요성 전도성 물질(34)을 포함한다.
여기서 모듈과 캐리어 본체 사이의 계면은 캐리어 본체의 반대의 주요 표면들에 대해 직교로 배향되고 캐리어 본체로부터 나타나는 2개의 간극들(I1, I2)을 정의한다.
캐리어 본체는 예를 들어, 시트들의 주조(moulding) 또는 합성(superimposition)에 의해 획득될 수 있다. 예에서, 디바이스는 전기 회로로서 무선 주파수 모듈(17)에 접속된 무선 주파수 안테나(32)를 가지는 순수하게 비접촉인(무선 주파수) 카드이다. 그러나, 디바이스는 대안적으로, 전자 여권, 무선 주파수(또는 NFC) 키, 인쇄 회로, 무선 주파수 리더기, RFID 라벨 또는 임의의 전자 객체일 수 있다.
전기 및/또는 전자 회로는 특히, 안테나, 디스플레이 유닛, 센서, 키패드, 커패시터, 스위치, 전기 및/또는 전자 컴포넌트, 에너지 공급 배터리, 인쇄 회로(PCB) 등으로부터 선택되거나 이를 포함할 수 있다.
도 3의 예에서, 회로는 여기서 임의의 공지된 수단에 의해, 특히, 스크린 프린팅, 전도성-물질 분사, 전극 퇴적 기법 또는 에칭에 의해 기판(31) 상에 형성된 권선들(33)로 구성된 무선 주파수 안테나(32)이다. 예에서, 안테나는 기판(1)의 주요 표면 상에 초음파 기법에 의해, 특히 공지된 플라스틱(ABS, PC, PET) 또는 섬유성(fibrous) 물질로 코팅된 와이어이다. 다른 무선 주파수(특히, UHF)에 대해, 안테나는 평평한 권선과는 상이한 형태를 가질 수 있다. 안테나들의 접속 영역들은 전도성 와이어들로 지그재그로(또는 서로 가까이 교번하여) 형성된다.
안테나는 무선 주파수 모듈의 2개의 접속 패드들(10, 11)(또는 칩의 접속 핀들)에 대응하는 거리만큼 떨어져 이격된 접속 또는 상호접속 영역들(Z1, Z2)을 포함한다.
예에서와 같이, 패드들이 절연체로 덮인 전도성 와이어들로 구성된 경우, 후자는 임의의 공지된 수단, 특히 기계적 가공에 의해, 또는 레이저, 또는 화학적 또는 열적 공격(attack)에 의해, 접속 포인트에서 제거될 수 있다.
기판(31)은 여기서 안테나를 덮는 보상 시트(37)와 함께 조립된다. 이러한 두께의 보상 시트(37)는 안테나의 접속 영역들 사이에 형성된 기판의 구멍 또는 공동(C1)을 중심으로 하는 구멍 또는 공동(C2)을 포함한다.
또한, 방법은 (대안적으로 하이브리드일 수 있는) 무선 주파수 칩을 포함하는 무선 주파수 모듈에서 사용된다.
모듈은 여기서, 접속, 특히, 이전과 같이 와이어(9) 및 코팅(14)에 의해 칩(8)에 접속된 (유전체 지지대 없는) 2개의 접속 패드들(10, 11)을 포함한다.
발명의 하나의 특징에 따르면, 전도성 물질은 계면 내에 흘러들어가고 계면(I2)을 적어도 부분적으로 채우기 위해 디바이스 내에 배열되고 압축된다.
예에서, 전도성 물질(또는 전도성 재료)(34)가 모듈의 전송에 의해 접속을 이루기 이전에 안테나의 접속 영역들과 모듈의 접속 영역(또는 칩의 핀들) 사이에 배치된다.
발명의 한 가지 장점에 따르면, 전도성 물질은 전자 제품의 사용 온도에서(특히 -15℃와 60℃ 사이에서) 커버 시트들보다 더 가요성인 속성을 가진다.
그러나, 바람직하게는, 특히 온도 및 압력의 동일한 환경에서 필름(ACF) 또는 페이스트(ACP)로 또는 가요성 전도성 수지의 형태로(그 가요성은 바람직하게는 커버 시트의 가요성보다 더 큼) 이방성 물질을 사용하는 것이 가능하다.
예를 들어, 도 5a, 5b, 6에서, 전도성 물질(34)은 모듈(또는 칩)의 접속 패드들 상에 배치(배열)되거나 적층될 수 있다. 도 5a, 5b에서, 그 물질은 각각의 접속 패드 상에 배치된다. 도 6에서, 물질(34)은, 링의 형태로, 코팅을 둘러싼다. 전도성 물질의 두께(또는 부피)는 디바이스의 본체와의 최종 조립 이후, 모듈을 둘러싸는 간극들 내로의 물질의 흐름을 허용하도록 계산된다.
이후, 모듈(17)은 안테나의 접촉 패드들과의 접속, 모듈을 둘러싸고 모듈과 디바이스의 본체 사이의 계면에 위치되고 캐리어 본체의 주요 표면에 대해 실질적으로 직교로 배향되는 간극들(I1 또는 심지어 I2) 내로의 전도성 물질의 압축 및 흐름을 설정하기 위해 적어도 이러한 접촉 영역 위에서 안테나에 부착되어 눌러지고 가열된다.
대안적으로, 전도성 물질(34)은 안테나의 접속 영역들(Z1, Z2)에 직접적으로 도포되고; 다음으로 모듈(또는 칩)은 적어도 이러한 접속 영역 위에서 안테나에 부착되어 눌러지고 가열된다.
이 단계 동안, 2개의 후속하는 옵션들이 가능하다. 전도성 필름(또는 페이스트, 전기적 전도성 물질)의 디멘젼(dimension)들은 안테나 및/또는 모듈의 접속 영역들로 조정될 수 있다. 대안적으로, 전기적 전도성 필름의 디멘젼들은 모듈(또는 칩)의 디멘젼들로 조정될 수 있다.
또한, 두번째로, 고온 압축 이전에, 모듈의 후방에 대고(against), 여기서는 코팅(14)에 대고, 열경화성 탄성 물질(35)의 패치 또는 조각을 배치하는 것이 가능하다. 이러한 패치는, 예를 들어, 공동과 코팅(14) 사이에 존재하는 간극(I1)과 공동(C1)의 전체 표면을 커버한다. 이러한 패치는 캐리어 본체(또는 기판)와 모듈의 계면에서 발생할 수 있는 스트레스를 흡수하고, 캐리어 본체(31)를 덮는 임의의 커버 시트(또는 물질층)에 대한 균열의 임의의 전파를 중단시키도록 의도된다.
고온 압축은 모듈의 전송 동안 수행될 수 있지만, 후속적으로 설명되는 바와 같이, 그것은 바람직하게는, 일단 커버 플레이트 또는 시트들 및 또다른 균열-방지 패치 또는 조각과 조립되면, 디바이스의 고온 적층 동안 후속적으로 수행된다. 바람직하게는, 조립은 복수의 전기/전자 회로 모듈들 및 안테나들을 포함하는 대형 플레이트들 또는 시트들 상에서 발생한다. 기판(31)은 또한 연속 스트립(strip)의 형태일 수 있고, 최종 디바이스는 이후 함께 형성된 복수의 디바이스들을 포함하는 기판으로부터 잘라냄으로써 추출된다.
도 7에서, 반가공 디바이스(SM)는 고온 적층에 의해 획득된다. 모듈(17)과 공동들(C1, C2)의 내부 벽들 사이에 존재하는 간극들(I1, I2)은 적층 동안 그 내부로 흘러들어간 탄성 전도성 물질(34)로 적어도 부분적으로(또는 완전히) 채워진다.
따라서, 본체를 덮는 커버 시트들(31 및/또는 37) 상에서 균열을 발생시키는 역할을 하는 이러한 간극들은 모듈의 전기적 접속을 위해 사용되는 동일한 전도성 물질로 적어도 부분적으로 차단될 수 있다.
바람직한 양상에 따르면, 모듈을 안테나에 접속시키는 동작 및 모듈을 둘러싸는 간극을 적어도 부분적으로 채우는 동작은 유리하게는 고온 적층에 의해 전체적으로 수행될 수 있다.
더불어, 모듈의 후방에 있는 간극(I1) 또한, 적용가능한 경우, 또한, 그 내부에 흐르는 후방 패치(35)로 채워진다.
코팅의 후방 표면은 또한 (특히 최종 디바이스의 구부림/꼬임 동안 발생하는) 기판의 후방 표면쪽으로 모듈의 압축들을 흡수시키기 위한 탄성 물질(35)을 포함할 수 있다.
따라서, 모듈은 기계적 스트레스를 흡수하고 커버 시트로의 균열의 전파를 방지하는 탄성 물질로 적어도 부분적으로 둘러싸이거나 덮일 수 있다.
도 8에서, 발명은 이전 도면과 유사하지만 디바이스의 어느 한 측면의 디바이스(SM) 상에 적층된 커버 시트가 추가된 구성을 제공한다.
도 9에서, 발명은, 탄성(흡수성) 패치(35)가 코팅 측면에서 기판(31)을 덮는 커버 시트 외부에 배치된다는 점을 제외하고는, 도 8과 유사한 구성을 제공한다.
적용가능한 경우, 이러한 제2 실시예는 보상 시트의 공동(C2) 또는 모듈의 접촉 패드들에 따라 수직으로 또다른 탄성 열경화성 패치(36)를 포함할 수 있다.
도 10에서, 구성은, 전도성 물질(34) 및 후방 패치(35)가 동일한 조각으로부터 형성된다는 점을 제외하고는 도 3의 구성과 유사하다.
2가지 방법들이 예상될 수 있다. 제1 방법은, 모듈을 전송하기 전에 코팅의 후방 및 접촉 패드들을 덮고, 따라서 공동들(C1 및 C2)이 덮이는, 전도성 물질(34)의 캡(cap) 또는 스트립으로 모듈을 덮는 것으로 구성된다. 제2 방법은 공동(C2)에 시트의 일부 또는 조각을 두고, 다음으로 그 위에서 모듈을 전송하는 것으로 구성될 수 있으며, 이는 모듈이 공동(C1)에 삽입됨에 따라 조각(34)을 변형시킨다.
따라서, 동일한 전도성 물질(34)을 이용하여, 모듈은 안테나에 접속되고, 코팅과 공동 사이에 위치된 간극은 적어도 부분적으로 채워진다.
이러한 전도성 물질은 또한, 패치(35)로부터 모듈의 후방까지의 균열들의 전파를 방지하는 기능을 실현한다.

Claims (10)

  1. 커버 시트 또는 층으로 덮이도록 의도된 중간 전자 디바이스(SM)를 제조하기 위한 방법으로서,
    - 캐리어 본체(carrier body)에 형성된 공동(cavity)(C1, C2),
    - 상기 공동 내의 적어도 하나의 전기 상호접속 영역(10, 11)을 포함하는 전기 회로(32),
    - 상기 공동 내에 배치된, 상기 상호접속 영역을 접속시키는 적어도 하나의 접속 패드를 포함하는 전자 모듈(11, 12),
    - 상기 모듈과 상기 캐리어 본체 사이의 계면(interface)에 존재하고, 상기 캐리어 본체의 주요 표면에 실질적으로 직교로 배향되고, 상기 캐리어 본체의 표면 상에 나타나고(emerging), 커버 시트 또는 층으로 덮이도록 의도된 공간 또는 간극(I1, I2)
    을 포함하는 캐리어 본체(31, 32)를 형성하는 단계를 포함하고,
    상기 모듈과 상기 캐리어 본체 사이의 상기 공간 또는 간극을 적어도 부분적으로 채우거나 덮도록 상기 디바이스 내에 가요성 또는 탄성 물질이 배열되는 방법.
  2. 제1항에 있어서,
    상기 가요성 물질은 상기 모듈을 상기 회로에 접속시키고 상기 공간 또는 간극 내에 흘러서 그것을 적어도 부분적으로 채우기 위해 상기 디바이스 내에 배열되고 압축된 전도성 접속 물질을 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 전도성 물질은 이방성 타입으로 되어 있는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 이방성 물질은 상기 모듈을 둘러싸는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 계면을 덮는 가요성 또는 탄성 물질로 이루어진 패치(35)를 포함하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 패치 또는 상기 간극의 최상부 또는 아래에 적어도 하나의 커버 시트(38)를 포함하는 방법.
  7. 커버 시트 또는 층에 의해 덮이도록 의도된 중간 전자 디바이스(SM)로서,
    - 캐리어 본체(31, 32)
    - 상기 캐리어 본체에 형성된 공동(C1, C2),
    - 상기 공동 내에 적어도 하나의 전기적 상호접속 영역(Z1, Z2)을 포함하는 전기 회로(32),
    - 상기 공동 내에 배치된, 상기 상호접속 영역을 접속시키는 적어도 하나의 접속 패드(10, 11)를 포함하는 전자 모듈(17),
    - 상기 모듈과 상기 캐리어 본체 사이의 계면에 존재하고, 상기 캐리어 본체의 주요 표면에 실질적으로 직교로 배향되고, 상기 캐리어 본체의 표면 상에 나타나고, 커버 시트 또는 층으로 덮이도록 의도된 공간 또는 간극(I1, I2), 상기 캐리어 본체의 표면 상에 나타나는 중간 전자 디바이스(SM)
    를 포함하고,
    상기 모듈과 상기 캐리어 본체 사이의 상기 공간 또는 간극을 적어도 부분적으로 채우거나 덮도록 상기 디바이스 내에 배열된 가요성 또는 탄성 물질을 포함하는 디바이스.
  8. 제7항에 있어서,
    상기 가요성 물질은 상기 모듈을 상기 회로에 접속시키고 상기 공간 또는 간극 내로 흘러서 그것을 적어도 부분적으로 채우도록 상기 디바이스 내에 배열되고 압축된 전도성 접속 물질을 포함하는 디바이스.
  9. 제7항 또는 제8항에 있어서,
    상기 전도성 물질은 이방성인 디바이스.
  10. 제7항 내지 제9항 중 어느 한 항에 따른 중간 디바이스를 포함하고, 모듈과 캐리어 본체 사이의 계면에 존재하는 공간 또는 간극(I1, I2)을 덮는 커버 시트 또는 층을 포함하는 전자 디바이스.
KR1020167000411A 2013-06-07 2014-06-03 균열-방지 전자 디바이스를 만들기 위한 방법 KR20160018725A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13305764.6 2013-06-07
EP13305764.6A EP2811427A1 (fr) 2013-06-07 2013-06-07 Procédé de fabrication d'un dispositif électronique anti-fissuration
PCT/EP2014/061473 WO2014195308A1 (fr) 2013-06-07 2014-06-03 Procede de fabrication d'un dispositif electronique anti-fissuration

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177011854A Division KR102069747B1 (ko) 2013-06-07 2014-06-03 균열-방지 전자 디바이스를 만들기 위한 방법

Publications (1)

Publication Number Publication Date
KR20160018725A true KR20160018725A (ko) 2016-02-17

Family

ID=48692409

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177011854A KR102069747B1 (ko) 2013-06-07 2014-06-03 균열-방지 전자 디바이스를 만들기 위한 방법
KR1020167000411A KR20160018725A (ko) 2013-06-07 2014-06-03 균열-방지 전자 디바이스를 만들기 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177011854A KR102069747B1 (ko) 2013-06-07 2014-06-03 균열-방지 전자 디바이스를 만들기 위한 방법

Country Status (7)

Country Link
US (1) US10395158B2 (ko)
EP (2) EP2811427A1 (ko)
KR (2) KR102069747B1 (ko)
CN (2) CN105453115A (ko)
BR (1) BR112015030497B1 (ko)
SG (1) SG11201509935SA (ko)
WO (1) WO2014195308A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3217330A1 (fr) * 2016-03-07 2017-09-13 Gemalto Sa Procede de fabrication de module a puce de circuit integre et dispositif comprenant un tel module
CN108564159B (zh) * 2018-07-09 2023-11-24 东莞市芯安智能科技有限公司 一种双界面智能卡
WO2021079165A1 (en) * 2019-10-22 2021-04-29 Linxens Holding Rfid device having an antenna with increased weight
WO2022042963A1 (en) * 2020-08-27 2022-03-03 Linxens Holding A pre-form for a smartcard, a smartcard and a method of forming the same
FR3138546A1 (fr) 2022-08-01 2024-02-02 Paragon Id Dispositif électronique stratifié et procédé de fabrication d’un tel dispositif

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2601477B1 (fr) * 1986-07-11 1988-10-21 Bull Cp8 Procede de montage d'un circuit integre dans une carte a microcircuits electroniques, et carte en resultant
FR2716281B1 (fr) 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
EP0766197A4 (en) * 1995-04-13 1999-12-29 Dainippon Printing Co Ltd INTEGRATED CIRCUIT BOARD AND MODULE
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
FR2769389B1 (fr) * 1997-10-07 2000-01-28 Rue Cartes Et Systemes De Carte a microcircuit combinant des plages de contact exterieur et une antenne, et procede de fabrication d'une telle carte
FR2788646B1 (fr) * 1999-01-19 2007-02-09 Bull Cp8 Carte a puce munie d'une antenne en boucle, et micromodule associe
JP4331910B2 (ja) * 2000-03-09 2009-09-16 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法及びリードフレームを用いた半導体装置の製造方法
DE10016135A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP3794411B2 (ja) * 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
FR2861201B1 (fr) * 2003-10-17 2006-01-27 Oberthur Card Syst Sa Procede de fabrication d'une carte a double interface, et carte a microcircuit ainsi obtenue.
FR2882174B1 (fr) 2005-02-11 2007-09-07 Smart Packaging Solutions Sps Procede de fabrication d'un dispositif microelectronique a fonctionnement sans contact notamment pour passeport electronique
CN101156164B (zh) * 2005-09-26 2014-05-07 松下电器产业株式会社 非接触型信息存储介质及其制造方法
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US20080180255A1 (en) * 2007-01-25 2008-07-31 Michael James Isabell RFID tag
US9697459B2 (en) * 2014-08-10 2017-07-04 Féinics Amatech Teoranta Passive smart cards, metal cards, payment objects and smart jewelry
FR2997535B1 (fr) * 2012-10-30 2016-07-08 Oberthur Technologies Procede de fabrication d'une carte a puce a plusieurs composants et carte ainsi obtenue

Also Published As

Publication number Publication date
BR112015030497A2 (pt) 2017-07-25
EP2811427A1 (fr) 2014-12-10
KR102069747B1 (ko) 2020-01-28
US20160125284A1 (en) 2016-05-05
EP3005244A1 (fr) 2016-04-13
US10395158B2 (en) 2019-08-27
WO2014195308A1 (fr) 2014-12-11
BR112015030497B1 (pt) 2023-01-10
KR20170054535A (ko) 2017-05-17
SG11201509935SA (en) 2016-01-28
CN114757319A (zh) 2022-07-15
CN105453115A (zh) 2016-03-30
EP3005244B1 (fr) 2023-07-26

Similar Documents

Publication Publication Date Title
CN106415613B (zh) 用于芯片卡模块的电路的制造方法及用于芯片卡模块的电路
US10685275B2 (en) Method for fabricating a smart card device
KR102069747B1 (ko) 균열-방지 전자 디바이스를 만들기 위한 방법
CN103119616A (zh) 聚碳酸酯制射频识别设备及其制造方法
CN104217240A (zh) 芯片卡模块、芯片卡以及用于制造芯片卡模块的方法
KR20140053116A (ko) 강화된 전자 모듈을 갖는 혼성 접촉-비접촉 스마트 카드
WO2014172450A1 (en) Dual interface module and dual interface card having a dual interface module manufactured using laser welding
US8739402B2 (en) Method of manufacture of IC contactless communication devices
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
KR20210087944A (ko) 칩 카드용 전자 모듈
US10102468B2 (en) Method for producing a radio-frequency device maintaining anisotropic connection
KR101151025B1 (ko) 접촉 및 비접촉 겸용 카드의 제조방법
US8763912B1 (en) Dual interface module and dual interface card having a dual interface module
KR20230079943A (ko) 몰딩 공정을 이용한 카드 제조 방법 및 이를 통해 제조된 카드
JP2009295708A (ja) Ｉｃモジュール製造方法、ｉｃタグインレット製造方法、ｉｃタグインレット、および非接触ｉｃ媒体
JP2010072930A (ja) Ｉｃモジュール、及びこれを用いたｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101002094; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170428

Effective date: 20190409