KR20160017946A - 발광 모듈 - Google Patents

발광 모듈 Download PDF

Info

Publication number
KR20160017946A
KR20160017946A KR1020140101668A KR20140101668A KR20160017946A KR 20160017946 A KR20160017946 A KR 20160017946A KR 1020140101668 A KR1020140101668 A KR 1020140101668A KR 20140101668 A KR20140101668 A KR 20140101668A KR 20160017946 A KR20160017946 A KR 20160017946A
Authority
KR
South Korea
Prior art keywords
pattern
light emitting
substrate
patterns
jump
Prior art date
Application number
KR1020140101668A
Other languages
English (en)
Other versions
KR102153126B1 (ko
Inventor
이상훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140101668A priority Critical patent/KR102153126B1/ko
Publication of KR20160017946A publication Critical patent/KR20160017946A/ko
Application granted granted Critical
Publication of KR102153126B1 publication Critical patent/KR102153126B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시 예에 개시된 발광 모듈은, 제1연결 패턴 및 제2연결 패턴을 갖는 기판; 상기 기판의 제1연결 패턴에 연결된 복수의 제1발광 소자; 상기 기판의 제2연결 패턴에 연결된 복수의 제2발광 소자; 상기 제1 및 제2연결 패턴 중 적어도 하나에 연결된 복수의 서브 패턴; 및 상기 복수의 서브 패턴 중 적어도 하나와 병렬로 연결된 점프 패턴을 포함한다.

Description

발광 모듈{LIGHT EMITTING MODULE}
실시 예는 발광 모듈에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 자외선, 가시광선 또는 적외선의 광을 발생하는 발광 소자의 일종이다.
이러한 발광 다이오드는 패키지화되어 다양한 색을 방출하는 발광 소자로 이용되고 있으며, 발광 소자는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기와 같은 정보 표시 분야나 각 종 조명 분야의 광원으로 사용되고 있다.
실시 예는 점프 패턴을 갖는 기판을 제공한다.
실시 예는 점프 패턴에 의해 기판의 국부적인 영역에서의 전기적인 저항을 개선할 수 있는 발광 모듈을 제공한다.
실시 예는 점프 패턴에 의해 발광 소자를 보호할 수 있는 발광 모듈을 제공한다.
실시 예에 따른 발광 모듈은, 제1연결 패턴 및 제2연결 패턴을 갖는 기판;
상기 기판의 제1연결 패턴에 연결된 복수의 제1발광 소자; 상기 기판의 제2연결 패턴에 연결된 복수의 제2발광 소자; 상기 제1 및 제2연결 패턴 중 적어도 하나에 연결된 복수의 서브 패턴; 및 상기 복수의 서브 패턴 중 적어도 하나와 병렬로 연결된 점프 패턴을 포함한다.
실시 예는 기판의 국부적인 영역에서의 전기적인 저항을 줄일 수 있는 효과가 있다.
실시 예는 기판의 국부적인 영역에서의 열을 분산시켜 주어, 발광 소자의 열적 안정성을 개선할 수 있다.
실시 예는 기판 내에 이중으로 연결된 점프 패턴을 구비하여, 회로적인 안정화를 구현할 수 있다.
실시 예는 발광 소자를 갖는 발광 모듈 및 이를 구비한 조명 시스템의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광 모듈의 사시도이다.
도 2는 도 1의 발광 모듈의 평면도이다.
도 3은 도 2의 기판의 패드들을 나타낸 도면이다.
도 4는 도 2의 발광 모듈에서의 발광 소자의 회로 구성도이다.
도 5는 도 2의 발광 모듈의 A-A 측 단면도이다.
도 6은 도 2의 발광 모듈의 B-B 측 단면도이다.
도 7은 도 6의 점프 패턴의 다른 예를 나타낸 도면이다.
도 8은 제2실시 예에 따른 발광 모듈의 평면도이다.
도 9 및 도 10은 도 8의 기판 상에 점프 패턴의 탑재 과정을 설명하는 도면이다.
도 11 내지 도 14는 실시 예에 따른 점프 패턴의 다른 예를 나타낸 도면이다.
도 15는 실시 예에 따른 점프 패턴의 요철 패턴을 나타낸 도면이다.
도 16의 (A)(B)는 기판에 인가되는 전류에 따른 점프 패턴 폭의 관계를 나타낸 그래프이다.
실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 제1실시 예에 따른 발광 모듈의 사시도이며, 도 2는 도 1의 발광 모듈을 나타낸 평면도이고, 도 3은 도 2의 기판의 패드들을 나타낸 도면이며, 도 4는 도 2의 발광 모듈에서의 발광 소자의 회로 구성도이고, 도 5는 도 2의 조명 모듈의 A-A 측 단면도이며, 도 6은 도 1의 조명 모듈의 B-B 측 단면도이다.
도 1 내지 도 6을 참조하면, 발광 모듈(30)은 기판(31) 및 상기 기판(31) 상에 배치된 복수의 발광 소자(33,34)를 포함한다.
상기 기판(31)은 도 2 및 도 3과 같이, 제1연결 패턴(51)과 제2연결 패턴(53)을 포함한다. 상기 제1 및 제2연결 패턴(51,53)은 제1전원 라인 패턴(133) 및 제2전원 라인 패턴(135)에 연결된다. 상기 제1전원 라인 패턴(133)에는 제1극성 예컨대, 플러스(+)의 전원이 공급될 수 있으며, 상기 제2전원 라인 패턴(135)에는 제2극성 예컨대, 마이너스(-)의 전원이 공급될 수 있다.
상기 제1 및 제2전원 라인 패턴(133,135) 상에는 커넥터(35)가 결합될 수 있으며, 이러한 커넥터(35)는 각 전원 라인 패턴(133,135)으로 공급되는 전원을 제어할 수 있다. 상기 제1연결 패턴(51)은 제1전원 라인 패턴(133)에 연결되며 복수의 제1발광 소자(33)에 연결된다. 상기 제2연결 패턴(53)은 상기 제1전원 라인 패턴(133)에 연결되며 복수의 제2발광 소자(34)에 연결된다. 상기 복수의 제1발광 소자(33)는 직렬로 연결될 수 있으며, 상기 복수의 제2발광 소자(34)는 서로 직렬로 연결될 수 있다. 상기 제1 및 제2발광 소자(33,34)는 적색, 청색, 녹색, 자외선, 백색 중 적어도 하나를 발광할 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(31)은 제1 및 제2연결 패턴(51,53) 중 적어도 하나에 연결된 복수의 서브 패턴(54,55,57)을 포함할 수 있다. 상기 기판(31)에는 적어도 하나의 점프 패턴(141)이 연결되며, 상기 적어도 하나의 점프 패턴(141)은 상기 복수의 서브 패턴(54,55,57) 중 적어도 하나와 병렬로 연결될 수 있다. 예를 들면, 상기 점프 패턴(141)은 제1연결 패턴(51)의 제1서브 패턴(54), 및 제2연결 패턴(53)은 제2 및 제3서브 패턴(55,57) 중 적어도 하나와 병렬로 연결될 수 있다. 상기 점프 패턴(141)은 제3서브 패턴(57)은 이중으로 연결되므로, 기판(31)의 국부적인 영역에서의 전기적인 저항 증가를 방지할 수 있고 발생된 열을 분산시켜 줄 수 있다. 이하 설명의 편의를 위해, 상기 점프 패턴(141)은 제3서브 패턴(55, 57) 중 어느 하나 즉, 제3서브 패턴(57)과 병렬로 연결된 예로 설명하기로 한다. 상기 점프 패턴(141)은 서브 연결 패턴, 또는 보조 연결 패턴으로 정의할 수 있다.
도 2 및 도 4와 같이, 기판(31) 상에는 복수의 발광 소자(33,34)가 배치되며, 상기 복수의 발광 소자(33,34)는 서로 병렬로 연결될 수 있다. 제1극성(+)의 전원은 제1경로(P1)와 제2경로(P2)로 분기되어 제1발광 소자(33) 및 제2발광 소자(34)에 공급될 수 있다. 이러한 제1 및 제2발광 소자(33,34)는 서로 병렬로 연결되거나 직-병렬로 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1발광 소자(33)과 제2발광 소자(34)는 서로 동일한 개수로 배열되거나, 서로 다른 개수로 배열될 수 있다. 상기 제1발광 소자(33)과 제2발광 소자(34) 각각는 2개 이상이 직렬로 연결될 수 있으며, 예컨대 2개 내지 50개로 연결될 수 있으며, 이에 대해 한정하지는 않는다.
도 5를 참조하면, 상기 기판(31)은 수지 계열의 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코어(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판을 포함할 수 있다. 상기 기판(31)는 내부에 금속층을 갖는 인쇄회로기판을 포함할 수 있다.
상기 기판(31)은 금속층(11), 상기 금속층(11) 상에 절연층(13), 상기 절연층(13) 상에 배선층(15), 상기 배선층(15) 상에 보호층(17)을 포함한다.
상기 금속층(11)은 Al, Cu, Fe 중 적어도 하나를 포함하며, 상기 기판(31)의 하면에 형성되어, 지지 및 방열 플레이트로 사용된다. 상기 금속층(11)은 예컨대, 방열 효율이 좋은 Al 플레이트를 사용할 수 있다. 상기 배선층(15)은 회로 패턴을 포함하며, 구리(Cu), 금(Au), 알루미늄(Al), 은(Ag) 중 적어도 하나를 포함하며, 예컨대 구리(Cu)를 이용할 수 있다. 상기 절연층(13)은 프리 프레그 재질(Preimpregnated Materials)을 포함하며, 에폭시 수지, 페놀 수지, 불포화 폴리에스터 수지 등을 포함할 수 있다.
상기 배선층(15) 상에는 보호층(17)이 배치되며, 상기 보호층(17)은 솔더 레지스트를 포함하며, 상기 솔더 레지스터는 상기 기판(31)의 상면에 패드 이외의 영역을 보호하게 된다.
상기 금속층(11)의 두께는 방열 효율을 위해 다른 층보다 더 두껍게 형성되며, 상기 기판(31) 내에는 비아 홀(미도시)이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 다른 예로서, 상기 기판(31) 내에는 복수의 배선층(미도시)이 배치될 수 있으며, 상기 복수의 배선층 사이에 절연층(미도시)이 더 배치될 수 있다.
상기 기판(32)의 배선층(15) 상에 발광 소자(33,34)를 접착제(61)로 연결하게 되며, 상기 발광 소자(33,34)는 상기 배선층(15)의 회로 패턴에 의해 병렬, 또는 직-병렬 회로로 배치될 수 있다. 상기 접착제(61)는 솔더와 같은 전도성 접착제를 포함할 수 있다. 상기 배선층(15)은 도 2에 도시된, 제1연결 패턴(51) 및 제2연결 패턴(53), 서브 패턴(54, 55, 57), 제1전원 라인 패턴(133), 및 제2전원 라인 패턴(135)을 포함할 수 있다.
도 2 및 도 3과 같이, 상기 제1연결 패턴(137)은 제1패턴(5)과 제2패턴(6)이 하나의 쌍으로 배치될 수 있고, 상기 제2연결 패턴(139)은 제3 및 제4패턴(7,8)이 하나의 쌍으로 배치될 수 있다. 상기 제1 및 제2패턴(5,6)의 쌍은 다른 제1 및 제2패턴의 쌍들과 서로 이격된다. 상기 제3 및 제4패턴(7,8)의 쌍은 다른 패턴의 쌍들과 서로 이격된다. 상기 제1 및 제2패턴(5,6)의 쌍 사이에는 제3 및 제4패턴(7,8)의 쌍이 배치될 수 있다. 또한 상기 제1 및 제2패턴(5,6)은 상기 제3 및 제4패턴(7,8) 사이의 영역에 배치될 수 있다.
상기 제1 내지 제4패턴(5,6,7,8)에는 제1 및 제2패드(21,23)가 배치되며, 상기 제 1및 제2패터(5,6)의 제1 및 제2패드(21,23)에는 제1발광 소자(33)가 배치될 수 있다. 상기 제3 및 제4패턴(7,8)의 제1 및 제2패드(21,23) 상에는 제2발광 소자(34)가 배치될 수 있다. 실시 예는 제1 내지 제4패턴(5,6,7,8) 중 적어도 하나 또는 둘 이상은 다른 패턴과의 연결을 위해 패턴 폭이 더 좁은 서브 패턴을 포함할 수 있다. 또한 마지막 발광 소자는 제1패턴(5)과 제3패턴(7) 상의 제1 및 제2패드(21,23)에 배치될 수 있다.
상기 제1 및 2패턴(5,6) 중 적어도 하나는 다른 패턴과의 연결을 위해 제1서브 패턴(54)에 연결된다. 상기 제1서브 패턴(54)은 제1패턴(5)의 입력 측, 제3 및 제4패턴(7,8)에 인접한 제1패턴(5) 및 제2패턴(6) 중 적어도 하나에 연결될 수 있다. 이러한 제1서브 패턴(54)은 제3 및 제4패턴(7,8)에 인접한 영역을 따라 배치되거나 제2 또는 제3서브 패턴(55,57)의 반대측에 위치될 수 있다. 또한 제3 및 제4패턴(7,8) 중 적어도 하나는 전원 연결을 위해 제2 및 제3서브 패턴(55,57)에 연결된다. 상기 제2 및 제3서브 패턴(55,57)은 제3패턴(7)의 입력 단, 제1 및 제2패턴(5,6)에 인접한 영역에 배치되어 제4패턴(8)과 다른 제3패턴(7)을 서로 연결해 주게 된다. 이러한 제2 및 제3서브 패턴(55,57)은 제1 및 제2패턴(5,6)에 인접한 영역 예컨대, 상기 제1서브 패턴(54)의 반대측에 위치할 수 있다.
상기 제1 내지 제3서브 패턴(54,55,57) 중 적어도 하나에는 점프 패턴(141)이 병렬로 연결된다. 상기 점프 패턴(141)은 인접한 두 패턴들을 서로 연결해 주게 되며, 하나 또는 복수로 배치될 수 있다. 상기 점프 패턴(141)은 예컨대, 제1패턴(5)에 인접한 제4패턴(8)과 제2패턴(6)에 인접한 제3패턴(7) 사이에 배치될 수 있다. 상기 제3서브 패턴(57) 및 점프 패턴(141)은 서로 이격된 제4패턴(8)과 제3패턴(7)을 각각 연결해 주게 된다. 상기 제3서브 패턴(57)은 체결 구멍(36)에 의해 상기 체결 구멍(36)의 반대측 방향으로 볼록한 리세스 영역(39)를 포함할 수 있다. 이에 따라 상기 제3서브 패턴(57)은 상기 체결 구멍(36)의 외측에 반원 형상을 갖고 형성될 수 있다. 상기 제3서브 패턴(57)은 상기 체결 구멍(36)과 소정 거리(D1)로 이격되어, 상기 체결 구멍(36)이 상기 제3서브 패턴(57)에 전기적인 간섭을 주는 것을 차단할 수 있다.
도 3과 같이, 상기 점프 패턴(141)은 서로 이격된 두 패턴(7,8)에 노출된 제3 및 제4패드(42,43)에 연결될 수 있다. 예컨대, 제3 및 제4 패턴(7,8)에는 패드(42,43)가 노출되며, 상기 제3 및 제4 패드(42,43) 간의 거리(D3)는 상기 제1 및 제2패턴(5,6)의 너비보다 넓게 배치될 수 있다. 상기 점프 패턴(141)은 상기 두 패드(42,43)에 도 6과 같이 연결되며, 상기 점프 패턴(141)은 상기 제3서브 패턴(57)과 병렬로 연결된다. 상기 제3서브 패턴(57)은 상기 체결 구멍(36)과 상기 제1 및 제2패턴(5,6) 사이의 영역에 배치되고, 상기 점프 패턴(141)은 상기 기판(31)의 상면보다 위로 돌출된 형상 예컨대, 3차원 형태로 배치된다.
도 6과 같이, 상기 점프 패턴(141)은 상기 기판(31)의 보호층(17)으로부터 이격된 구조 예컨대, 기판(31)의 보호층(17)보다 위로 소정 높이(D4)로 돌출된다. 상기 높이(D4)는 0~20㎛범위로서, 이러한 범위를 초과한 경우 기판(31)의 전체적인 두께를 증가시키게 되어 작업이 용이하지 않을 수 있다. 상기 높이(D4)가 너무 높을 경우, 제1 및 제2발광 소자(33,34)로부터 방출된 광에 간섭을 줄 수 있다.
상기 점프 패턴(141)의 양 단부는 상기 기판(31)의 제3 및 제4패드(42,43)에 접착제(미도시)로 연결될 수 있다. 상기 점프 패턴(141)은 단일 금속 층으로 형성된 형상 예컨대, 금속 바 또는 와이어 형상으로 형성될 수 있다.
도 3과 같이, 상기 제3서브 패턴(57)은 패턴 폭(D2)이 다른 제1 및 제2서브 패턴(53, 55)의 패턴 복보다 좁게 형성될 수 있으며, 이러한 패턴 폭(D2)이 좁은 경우, 저항이 높아질 수 있고, 온도가 높아져 발광 소자의 신뢰성을 저하시킬 수 있다. 실시 예는 제3서브 패턴(57)의 패턴 폭(D2)이 좁은 경우, 점프 패턴(141)을 더 연결하여, 제3서브 패턴(57)과 점프 패턴(141)에 의해 저항을 줄여주고 발생된 열을 분산시켜 줄 수 있다.
도 5를 참조하면, 상기 제1 및 제2발광 소자(33,34)는, 제1캐비티(260)를 갖는 몸체(210), 제2캐비티(225)를 갖는 제1리드 프레임(221), 제3 캐비티(235)를 갖는 제2리드 프레임(231), 발광 칩(271,272), 및 연결 부재(201)를 포함한다.
상기 몸체(210)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 에폭시, 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 상기 몸체(210)는 수지 재질로 이루어질 수 있다.
상기 몸체(210)의 상면 형상은 발광 소자(33,34)의 용도 및 설계에 따라 삼각형, 사각형, 다각형, 및 원형와 같은 다양한 형상을 가질 수 있다. 상기 제1리드 프레임(221) 및 제2리드 프레임(231)은 몸체(210)의 바닥에 배치되어 직하 타입으로 기판 상에 탑재될 수 있으며, 상기 몸체(210)의 측면에 배치되어 에지 타입으로 기판 상에 탑재될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(210)는 상부가 개방되고, 측면과 바닥으로 이루어진 제1캐비티(cavity)(260)를 갖는다. 상기 제1캐비티(260)은 상기 몸체(210)의 상면으로부터 오목한 컵 구조 또는 리세스 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 제1캐비티(260)의 측면은 바닥에 대해 수직하거나 경사질 수 있다.
제1캐비티(260)를 위에서 바라본 형상은 원형, 타원형, 또는 다각형 형상일 수 있다. 제1캐비티(260)의 모서리는 곡면이거나, 평면일 수 있다.
상기 제1리드 프레임(221)은 상기 제1캐비티(260)의 제1영역에 배치되며, 상기 제1캐비티(260)의 바닥에 일부가 배치되고 그 중심부에 상기 제1캐비티(260)의 바닥보다 더 낮은 깊이를 갖도록 오목한 제2캐비티(225)가 배치된다. 상기 제2캐비티(225)는 상기 제1리드 프레임(221)의 상면으로부터 상기 몸체(210)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제2캐비티(225)의 측면은 상기 제2캐비티(225)의 바닥으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제2캐비티(225)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다.
상기 제2리드 프레임(231)은 상기 제1캐비티(260)의 제1영역과 이격되는 제2영역에 배치되며, 상기 제1캐비티(260)의 바닥에 일부가 배치되고, 그 중심부에는 상기 제1캐비티(260)의 바닥보다 더 낮은 깊이를 갖도록 오목한 제3캐비티(235)가 형성된다. 상기 제3캐비티(235)는 상기 제2리드 프레임(231)의 상면으로부터 상기 몸체(210)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제3캐비티(235)의 측면은 상기 제3캐비티(235)의 바닥으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제3캐비티(235)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다.
상기 제1리드 프레임(221)의 하면 및 상기 제2리드 프레임(231)의 하면은 상기 몸체(210)의 하면으로 노출되거나, 상기 몸체(210)의 하면과 동일 평면 상에 배치될 수 있다.
상기 제1리드 프레임(221)의 제1리드부(223)는 상기 몸체(210)의 하면에 배치되고 상기 몸체(210)의 제1측면(213)으로 돌출될 수 있다. 상기 제2리드 프레임(231)의 제2리드부(233)는 상기 몸체(210)의 하면에 배치되고 상기 몸체(210)의 제1측면의 반대측 제2측면(214)으로 돌출될 수 있다.
상기 제1리드 프레임(221) 및 제2리드 프레임(231)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다. 상기 제1, 제2리드 프레임(221,231)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2캐비티(225) 및 상기 제3캐비티(235)의 바닥 형상은 직사각형, 정 사각형 또는 곡면을 갖는 원 또는 타원 형상일 수 있다.
상기 몸체(210) 내에는 상기 제1 및 제2리드 프레임(221,231)를 제외한 다른 금속 프레임이 더 배치되어, 방열 프레임이나 중간 연결 단자로 사용된다.
상기 제1리드 프레임(221)의 제2캐비티(225) 내에는 제1발광 칩(271)이 배치되며, 상기 제2리드 프레임(231)의 제3캐비티(235) 내에는 제2발광 칩(272)이 배치될 수 있다. 상기 발광 칩(271,272)는 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 발광 칩(271,272)은 III족 내지 V족 원소의 화합물 반도체 발광소자를 포함한다.
상기 몸체(210)의 제1캐비티(260), 상기 제2캐비티(225) 및 제3캐비티(235) 중 적어도 한 영역에는 몰딩 부재(290)가 배치되며, 상기 몰딩 부재(290)는 실리콘 또는 에폭시와 같은 투광성 수지층을 포함하며, 단층 또는 다층으로 형성될 수 있다. 상기 몰딩 부재(290) 또는 상기 발광 칩(271,272) 상에는 방출되는 빛의 파장을 변화하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 발광 칩(271,272)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(290)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 몸체(210)의 상부에는 렌즈(미도시)가 더 형성될 수 있으며, 상기 렌즈는 오목 또는/및 볼록 렌즈의 구조를 포함할 수 있으며, 발광 소자(33,34)가 방출하는 빛의 배광(light distribution)을 조절할 수 있다.
상기 제1발광 칩(272)은 상기 제1캐비티(260)의 바닥에 배치된 제1리드 프레임(221)과 제2리드 프레임(231)에 연결될 수 있으며, 그 연결 방식은 연결 부재(201)를 이용하거나, 다이 본딩 또는 플립 칩 방식을 이용할 수 있다. 상기 제2발광 칩(272)은 상기 제1캐비티(260)의 바닥에 배치된 제1리드 프레임(221)과 제2리드 프레임(231)에 전기적으로 연결될 수 있으며, 그 연결 방식은 연결 부재(201)를 이용하거나, 다이 본딩 또는 플립 칩 방식을 이용할 수 있다. 상기 연결 부재(201)는 와이어를 포함할 수 있다.
상기 제1캐비티(260) 내에는 보호 소자가 배치될 수 있으며 상기 보호소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 칩을 ESD(electro static discharge)로 부터 보호하게 된다.
도 7은 도 6의 다른 예로서, 기판(31) 상에 배치된 점프 패턴(141A)과 기판(31)의 상면 사이에는 절연성 수지물(40)이 채워질 수 있다. 상기 수지물(62)은 상기 점프 패턴(141A)이 쳐지는 것을 방지하며, 상기 점프 패턴(141A)을 고정시켜 주어 회로 패턴과의 접촉 문제를 방지할 수 있다. 상기 수지물(62)은 에폭시 또는 실리콘 수지를 포함할 수 있다.
도 8내지 도 10은 제2실시 예에 따른 발광 모듈을 나타낸 도면이다.
도 8 및 도 9를 참조하면, 기판(31) 내에 체결 구멍(36)에 인접한 제3서브 패턴(57)과 점프 패턴(141B)은 서로 수직 방향으로 오버랩되게 배치될 수 있다. 이는 점프 패턴(141B)의 형상을 제3서브 패턴(57)의 형상과 동일하게 하여, 수직 방향으로 오버랩시켜 적층하게 된다.
이에 따라 제3서브 패턴(57)이 연결된 제3 및 제4패턴(7,8)에는 점프 패턴(141B)이 함께 연결될 수 있다
도 9 및 도 10과 같이, 점프 패턴(141B)은 상기 제3서브 패턴(57) 상에 오버랩되게 배치된다. 여기서, 상기 제3서브 패턴(57)과 상기 점프 패턴(141B) 사이에는 기판(31)의 보호층(117)이 배치되며, 상기 기판(31)의 보호층(117)의 오픈 영역(17A)에는 상기 점프 패턴(141)과 연결되는 제3 및 제4패드(42,43)가 노출된다. 이에 따라 상기 기판(31)의 제3 및 4패드(42,43)는 상기 점프 패턴(141B)과 접착제(63,64)로 접착될 수 있다. 상기 접착제(63,64)는 솔더와 같은 전도성 접착제를 포함할 수 있다. 이에 따라 상기 점프 패턴(141B)는 상기 기판(31)의 상면에 접촉될 수 있어, 도 1에 개시된 발광 소자(33,34)로부터 방출된 광에 대한 간섭을 차단할 수 있다.
도 11 내지 도 14는 실시 예에 따른 점프 패턴의 다른 예를 나타낸 도면이다.
도 11을 참조하면, 점프 패턴(142)은 절연층(72), 상기 절연층(72) 상에 금속층(73), 상기 금속층(73) 상에 보호층(74)이 적층된 구조를 포함한다.
상기 절연층(72)은 CEM(Composite Epoxy Material)계 수지 재질 예컨대, CEM-1, CEM-3와 같은 물질을 포함하거나, FR-4 재질을 포함할 수 있다. 상기 금속층(73)은 구리, 또는 구리 합금, 또는 구리/금의 적층 구조를 포함할 수 있다. 상기 보호층(74)은 솔더 레지스트 재질을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 금속층(73)의 두께는 70㎛±5㎛ 범위로 형성될 수 있으며, 이러한 두께 범위를 초과하면 점프 패턴(141)의 두께가 두꺼워져 작업에 어려움이 있으며, 상기 두께 미만인 경우 방열 효율이 저하될 수 있다.
상기 보호층(74)은 상기 금속층(73)의 일부를 노출하기 위한 오픈된 영역(73A,73B)을 포함할 수 있다. 상기 금속층(73)의 노출된 영역(73A,73B)은 도 3에 도시된, 기판(31)의 제1, 2패드(42,43)에 각각 연결될 수 있다.
도 12를 참조하면, 점프 패턴(143)은 절연층(82), 상기 절연층(82) 상에 배치된 금속층(83), 상기 금속층(83) 상에 배치된 보호층(84), 및 상기 보호층(84) 위에 열 전도층(85)을 포함한다.
상기 절연층(82)은 CEM(Composite Epoxy Material)계 수지 재질 예컨대, CEM-1, CEM-3와 같은 물질을 포함하거나, FR-4 재질을 포함할 수 있다. 상기 금속층(83)은 구리, 또는 구리 합금, 또는 구리/금의 적층 구조를 포함할 수 있다. 상기 보호층(84)은 솔더 레지스트 재질을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 보호층(84)은 상기 금속층(83)의 일부를 노출하기 위한 오픈된 영역(83A, 83B)을 포함할 수 있다. 상기 금속층(83)의 노출된 영역(83A, 83B)은 도 3에 도시된, 기판(31)의 제1, 2패드(42,43)에 각각 연결될 수 있다.
상기 열 전도층(85)은 써멀 수지(Thermal grease)나 열 전도성 테이프를 포함할 수 있다. 상기 점프 패턴(143)이 열 전도층을 포함함으로써, 상기 금속층(83)의 두께를 얇게 제공할 수 있다. 예컨대, 상기 금속층(83)의 두께는 35㎛±5㎛ 범위를 포함하며, 상기 범위를 초과한 경우 점프 패턴(143)이 두꺼워지는 문제가 있으며, 상기 범위 미만인 경우 열 전도 효율 및 전기 전도 효율이 저하되는 문제가 있다.
도 13을 참조하면, 점프 패턴(144)은 절연층(92), 상기 절연층(92) 상에 배치된 금속층(93), 상기 금속층(93) 상에 배치된 보호층(94) 및 열 전도층(95)을 포함한다.
상기 절연층(92)은 CEM(Composite Epoxy Material)계 수지 재질 예컨대, CEM-1, CEM-3와 같은 물질을 포함하거나, FR-4 재질을 포함할 수 있다. 상기 금속층(93)은 구리, 또는 구리 합금, 또는 구리/금의 적층 구조를 포함할 수 있다. 상기 보호층(94)은 솔더 레지스트 재질을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 보호층(94) 및 열 전도층(95)은 상기 금속층(93)의 상면의 서로 다른 영역에 배치될 수 있다. 이에 따라 상기 금속층(93)으로부터 발생된 열은 상기 열 전도층(95)을 통해 방열될 수 있다. 상기 금속층(93)의 두께는 예컨대, 35㎛±5㎛ 범위를 포함하며, 상기 범위를 초과한 경우 점프 패턴(144)이 두꺼워지는 문제가 있으며, 상기 범위 미만인 경우 열 전도 효율 및 전기 전도 효율이 저하되는 문제가 있다.
도 14를 참조하면, 점프 패턴(145)은 금속층(102)과 상기 금속층(102)의 상면 및 하면에 제1 및 제2절연 필름(103,104)을 포함한다.
상기 금속층(102)은 구리, 또는 구리 합금, 또는 구리/금의 적층 구조를 포함할 수 있다. 상기 제1 및 제2절연 필름(102,103)은 폴리이미드(Polyimide) 필름을 포함하거나, 폴리에스테르(polyester), 폴리에틸렌(polyethylene) 등 다양한 필름을 사용될 수 있다. 상기 절연 필름(103,104)은 70㎛ 이하 예컨대, 10㎛ 내지 40㎛ 범위의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연 필름(103,104)의 두께가 상기의 범위를 초과하면 벤딩에 어려움이 있고, 상기 범위 미만이면 벤딩 후의 탄성이 작아지는 문제가 있다.
도 15를 참조하면, 실시 예에 따른 점프 패턴의 보호층(85,95) 상에는 요철 패턴(89)이 형성될 수 있다. 상기 요철 패턴(89)은 방열 표면적을 증가시켜 주어, 방열 효율을 개선시켜 줄 수 있다.
도 16의 (A)는 도체 단면적에 따른 전류 허용치를 나타낸 그래프이며, (B)는 도체 단면적과 도체 폭의 관계를 나타낸 그래프이다.
도 16의 (A)(B)와 같이, 도체 단면적(P1, P2, P3)이 증가하면 도체 폭이 증가하게 되며, 전류가 흐를 수 있는 허용치도 증가하게 된다. 상기 P1은 35㎛(1OZ)이며, P2는 70㎛(2OZ), P3는 105㎛(3OZ)의 두께를 갖는 패턴이다. 이러한 도체 단면적에 따른 전류 허용치를 기준으로 점프 패턴과 제3서브 패턴을 설계할 수 있다.
실시 예에 따른 발광 모듈은 휴대 단말기, 컴퓨터 등의 백라이트 유닛 뿐만 아니라, 조명등, 신호등, 차량 전조등, 전광판, 가로등 등의 조명 장치에 적용될 수 있으며, 이에 대해 한정하지는 않는다. 또한 직하 타입의 발광 모듈에는 상기 도광판을 배치하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 발광 모듈 위에 렌즈 또는 유리와 같은 투광성 물질이 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
11,73,83,93,103: 금속층
13,72,82,92,102: 절연층
15: 배선층
17,74,84,94,104: 보호층
30: 발광 모듈
31: 기판
33,34: 발광 소자
51,53: 연결 패턴
54,55,57: 서브 패턴
133,135: 전원 연결 패턴
141,141A,141B,142,143,144,145: 점프 패턴

Claims (11)

  1. 제1연결 패턴 및 제2연결 패턴을 갖는 기판;
    상기 기판의 제1연결 패턴에 연결된 복수의 제1발광 소자;
    상기 기판의 제2연결 패턴에 연결된 복수의 제2발광 소자;
    상기 제1 및 제2연결 패턴 중 적어도 하나에 연결된 복수의 서브 패턴;
    상기 복수의 서브 패턴 중 적어도 하나와 병렬로 연결된 점프 패턴을 포함하는 발광 모듈.
  2. 제1항에 있어서,
    상기 기판은 체결 구멍을 포함하며,
    상기 점프 패턴은 상기 체결 구멍에 인접한 복수의 서브 패턴 중 어느 하나와 병렬로 연결되는 발광 모듈.
  3. 제2항에 있어서,
    상기 복수의 서브 패턴 중 어느 하나는 다른 점프 패턴의 폭보다 좁은 폭을 갖는 발광 모듈.
  4. 제2항에 있어서,
    상기 복수의 서브 패턴 중 어느 하나는 상기 체결 구멍과 상기 제1 및 제2연결 패턴 중 어느 하나의 사이에 배치되는 발광 모듈.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 기판은 상기 점프 패턴의 양 단부에 연결된 복수의 패드를 포함하며,
    상기 점프 패턴의 일부는 상기 기판의 상면으로부터 이격되는 발광 모듈.
  6. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 점프 패턴은 상기 복수의 서브 패턴 중 어느 하나의 상면을 따라 배치되는 발광 모듈.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 점프 패턴과 상기 기판의 상면 사이에 절연성 수지물을 포함하는 발광 모듈.
  8. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 점프 패턴은 절연층; 상기 절연층 상에 금속층; 및 상기 금속층 상에 보호층 및 열 전도층 중 적어도 하나를 포함하는 발광 모듈.
  9. 제8항에 있어서,
    상기 보호층 상에 요철 패턴을 포함하는 발광 모듈.
  10. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 점프 패턴은 금속층; 및 상기 금속층의 양 표면에 제1 및 제2절연 필름을 포함하는 발광 모듈.
  11. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 서브 패턴 중 어느 하나는 상기 체결 구멍의 외측에 반 원 형상을 갖는 발광 모듈.
KR1020140101668A 2014-08-07 2014-08-07 발광 모듈 KR102153126B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140101668A KR102153126B1 (ko) 2014-08-07 2014-08-07 발광 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140101668A KR102153126B1 (ko) 2014-08-07 2014-08-07 발광 모듈

Publications (2)

Publication Number Publication Date
KR20160017946A true KR20160017946A (ko) 2016-02-17
KR102153126B1 KR102153126B1 (ko) 2020-09-07

Family

ID=55457293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140101668A KR102153126B1 (ko) 2014-08-07 2014-08-07 발광 모듈

Country Status (1)

Country Link
KR (1) KR102153126B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018308A (ko) * 2006-08-24 2008-02-28 엘지이노텍 주식회사 광원 장치 및 이를 이용한 디스플레이 장치
JP2010538451A (ja) * 2007-08-28 2010-12-09 エルジー イノテック カンパニー リミテッド 発光素子
KR20110129619A (ko) * 2010-05-26 2011-12-02 엘지이노텍 주식회사 발광 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018308A (ko) * 2006-08-24 2008-02-28 엘지이노텍 주식회사 광원 장치 및 이를 이용한 디스플레이 장치
JP2010538451A (ja) * 2007-08-28 2010-12-09 エルジー イノテック カンパニー リミテッド 発光素子
KR20110129619A (ko) * 2010-05-26 2011-12-02 엘지이노텍 주식회사 발광 장치

Also Published As

Publication number Publication date
KR102153126B1 (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
US10749079B2 (en) LED module
KR101314986B1 (ko) 파워 표면 마운트 발광 다이 패키지
KR101884628B1 (ko) 발광 모듈 및 백라이트 유닛
US8860072B2 (en) Light emitting device and light unit having the same
US9312462B2 (en) LED module
EP2492983B1 (en) Light emitting device
US8247833B2 (en) LED package and manufacturing method thereof
US9057501B2 (en) Light emitting device package
EP2360417A2 (en) Light-emitting device and illumination device
KR102153126B1 (ko) 발광 모듈
JP6578303B2 (ja) 発光素子パッケージ
KR20130069211A (ko) 발광소자 패키지 및 이를 구비한 라이트 유닛
KR102042482B1 (ko) 발광소자 패키지 및 이를 구비한 라이트 유닛
KR101946910B1 (ko) 발광 소자, 발광 모듈 및 조명 시스템
KR101856218B1 (ko) 발광 모듈 및 백라이트 유닛
KR102004372B1 (ko) 발광 모듈
TWI531756B (zh) 可前後散熱之發光二極體模組
KR102075730B1 (ko) 발광 소자 및 조명 시스템
KR20130069212A (ko) 발광소자 패키지 및 이를 구비한 라이트 유닛
KR101905573B1 (ko) 발광 모듈 및 이를 구비한 조명 시스템
KR20130022494A (ko) 발광 모듈 및 백라이트 유닛
KR20170062822A (ko) 발광 모듈 및 이를 구비한 조명 장치
KR20170115813A (ko) 발광 모듈 및 이를 갖는 조명 장치
KR20170009054A (ko) 라이트 유닛 및 이를 구비한 조명 장치
KR20130027274A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant