KR20160012893A - Esd 보호 기판 - Google Patents

Esd 보호 기판 Download PDF

Info

Publication number
KR20160012893A
KR20160012893A KR1020150059026A KR20150059026A KR20160012893A KR 20160012893 A KR20160012893 A KR 20160012893A KR 1020150059026 A KR1020150059026 A KR 1020150059026A KR 20150059026 A KR20150059026 A KR 20150059026A KR 20160012893 A KR20160012893 A KR 20160012893A
Authority
KR
South Korea
Prior art keywords
substrate
circuit patterns
energizing material
voltage energizing
high voltage
Prior art date
Application number
KR1020150059026A
Other languages
English (en)
Inventor
유진오
구근회
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US14/807,502 priority Critical patent/US20160029479A1/en
Publication of KR20160012893A publication Critical patent/KR20160012893A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 실시예에 따른 ESD 보호 기판은 기판; 상기 기판에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및 상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질; 을 포함하고, 상기 고전압 통전 물질은 상기 서로 절연되어 형성되는 회로 패턴 사이에 도포될 수 있다.

Description

ESD 보호 기판{ESD PROTECTION BOARD}
본 발명은 ESD 보호 기판에 관한 것이다.
최근 이동 단말은 새로운 통신규격 및 글로벌 로밍 밴드(Global roaming band)의 지원으로 다수의 통신 주파수 대역을 사용하고 있다. 이로 인해 장착되는 안테나도 이러한 다양한 통신 주파수에 대응되는 성능이 요구되고 있다.
최근 사용되는 주파수 대역은 700 ~ 2.7GHz대역으로 하나의 안테나로는 이러한 광대역을 커버(cover)할 수 없기 때문에 실제 이동 단말에서는 각각의 대역별로 다수의 전자 부품이 장착되고 있다.
한편, 이동 단말의 전자 부품 집적도가 높아지면서 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 다만, 이러한 전자 부품들의 소형화 및 경량화는 정전기(ESD: Electrostatic Discharge)에 대한 내성을 낮춤으로써, 전자 부품들의 불량률이 높아질 수 있다. 정전기(ESD)에 대한 내성을 높이기 위하여 전자 부품의 신호 라인에 바리스터(Varistor)나 다이오드(Diode)와 같은 ESD 방지 소자를 탑재할 수 있으나, 이동 단말의 부품 집적도가 높아지면서 ESD 방지 소자를 탑재할 공간이 줄어듦에 따라 ESD 방지 소자는 이동 단말 설계에 있어서 큰 부담으로 작용하고 있다.
한국 공개특허공보 2012-0093681
본 발명의 과제는 ESD 방지 소자를 이용함 없이 기판 내로 유입되는 ESD 성분을 제거할 수 있는 ESD 보호 기판을 제공하는 것이다.
본 발명의 일 실시예에 따른 ESD 보호 기판은 기판; 상기 기판에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및 상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질; 을 포함하고, 상기 고전압 통전 물질은 상기 서로 절연되어 형성되는 회로 패턴 사이에 도포될 수 있다.
또한, 본 발명의 일 실시예에 따르면, 기판 내로 유입되는 ESD 성분을 효과적으로 제거할 수 있고, 이로써 기판에 실장되는 전자 부품의 오동작을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면, ESD 방지 소자를 제거함으로써 제조 비용을 절감하고 부품의 실장 면적을 늘릴 수 있다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 기판의 사시도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 반도체 모듈의 단면도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 기판(10)의 사시도이다.
도 1에 도시된 바와 같이 ESD 보호 기판(10)은 기판(110), 기판(110) 상에 마련되는 패턴층(120), 및 고전압 통전 물질(130)을 포함할 수 있다.
기판(110)은 인쇄 회로 기판 및 세라믹 기판 중 하나를 포함할 수 있다. 이 외에도 칩(Chip)이 실장되는 모든 기판을 포함할 수 있다.
기판(110)은 스마트 폰, 웨어러블, 테블릿 및 PC 등의 전자 제품의 메인 기판 및 상기 메인 기판 위에 실장되는 패키지 기판으로 이용될 수 있다.
기판(110)은 내층이 존재하지 않는 단일 기판일 수 있다. 또한, 기판(110)은 적어도 하나의 내층을 포함하는 다층 기판일 수 있다.
패턴층(120)은 기판(110)에 형성될 수 있다. 패턴층(120)은 복수의 회로 패턴을 포함하여, 기판(110)의 복수의 층, 구체적으로 내층 및 외층에 형성될 수 있다. 복수의 층 각각에 마련되는 회로 패턴은 서로 다른 층에 마련되는 회로 패턴과 서로 절연될 수 있고, 하나의 층의 마련 되는 회로 패턴의 일부는 서로 절연될 수 있다.
패턴층(120)은 기판(110)의 일면 및 타면 중 적어도 하나의 면에 형성될 수 있으며, 나아가, 기판(110)이 다층 기판인 경우, 기판(110)의 적어도 하나의 내층에 형성될 수 있다.
도 1을 참조하면, 패턴층(120)은 기판(110)의 일면에 형성되는 제1 회로 패턴(121)을 포함할 수 있고, 기판(110)의 타면에 형성되는 제2 회로 패턴(122)를 포함할 수 있다. 제1 및 제2 회로 패턴(121, 122) 각각은 서로 절연되는 복수 개의 회로 패턴을 포함할 수 있다.
기판(110)의 일면 및 타면 각각에 형성되는 제1 및 제2 회로 패턴(121, 122)은 비아 홀을 통해 전기적으로 연결될 수 있다. 비아 홀은 기판(110)의 일면과 타면 사이에서 복수 개 형성될 수 있다. 비아 홀에 의해 연결되는 회로 패턴은 동일한 전위를 유지할 수 있는데, 이에 의해 비아 홀은 제1 회로 패턴(121)과 제2 회로 패턴(122) 간의 신호 전달 경로를 형성할 수 있다.
기판(110)의 일면에는 적어도 하나의 전자 부품(11)이 실장될 수 있다. 기판(110)에 실장되는 적어도 하나의 전자 부품(11)은 외부 접속 단자(11a)를 통하여 기판(110)의 일면에 형성되는 제1 회로 패턴(121)과 전기적으로 접속될 수 있다. 전자 부품(11)은 쏘우 듀플렉서(Saw Duplexer) 및 쏘우 필터(Saw Filter) 중 하나를 포함할 수 있다.
도 1에는 적어도 하나의 전자 부품(11)이 기판(110)의 일면에 실장되는 것으로 도시되어 있으나, 기판(110)이 부품 내장형 기판으로 구현되는 경우, 적어도 하나의 전자 부품(11)은 기판의 일면에 실장되는 것 이외에도 기판의 내부에 내장될 수 있다. 이 때, 기판(110)의 내부에 내장되는 내장 부품은 집적 회로(IC) 및 수동 소자를 포함할 수 있다.
기판(110)의 일면에 실장되는 적어도 하나의 전자 부품(11)은 기판(110)으로 입력되는 신호에 의해 동작할 수 있다. 전자 부품(11)에 인가되는 신호는 특정 단자를 통하여 기판(110)으로 입력될 수 있다.
적어도 하나의 전자 부품(11)에 인가되는 신호는 기판(110)의 일면 및 타면에 마련되는 제1 회로 패턴(121) 및 제2 회로 패턴(122) 중 하나를 통하여 입력될 수 있으며, 기판(110)이 다층 기판인 경우 기판(110)의 적어도 하나의 내층에 형성되는 회로 패턴을 통하여 입력될 수 있다.
이하, 전자 부품(11)에 인가되는 신호가 기판(110)의 일면에 마련되는 제1 회로 패턴(121)을 통하여 입력되는 것으로 가정하여 설명하도록 한다.
제1 회로 패턴(121)은 배선 패턴(121A), 신호 입력 패턴(121B), 접지 패턴(121C), 및 단자 패턴(121D)을 포함할 수 있다.
배선 패턴(121A)은 신호 입력 패턴(121B)과 단자 패턴(121D)을 전기적으로 연결하거나, 접지 패턴(121C)과 단자 패턴(121D)을 전기적으로 연결할 수 있다. 또한, 구체적으로 도시되어 있지 않으나, 단자 패턴(121D)들 상호 간을 전기적으로 연결할 수 있다.
신호 입력 패턴(121B)은 기판(110)의 단부에 위치할 수 있다. 신호 입력 패턴(121B)으로 전자 부품(11)에 인가되는 신호가 입력될 수 있다. 신호 입력 패턴(121B)으로 입력되는 신호는 배선 패턴(121A) 및 단자 패턴(121D)을 통하여 기판(110) 상에 실장될 수 있는 전자 부품(11)에 전달될 수 있다.
접지 패턴(121C)의 전압 레벨은 접지 전압의 레벨과 동일할 수 있다. 접지 패턴(121C)의 전압 레벨은 배선 패턴(121A) 및 단자 패턴(121D)을 통하여 기판(110) 상에 실장될 수 있는 전자 부품(11)에 전달될 수 있다. 접지 패턴(121C)은 피크성 고전압과 같은 불필요한 신호의 바이패스 경로를 형성할 수 있다.
단자 패턴(121D)은 기판(110)에 실장되는 전자 부품(11)의 외부 접속 단자(11a)과 전기적으로 접속 될 수 있다. 단자 패턴(121D)은 접지 패턴(121C) 또는 신호 입력 패턴(121B)와 연결될 수 있다.
전술한 바와 같이, 신호 입력 패턴(121B)에는 전자 부품(11)에 인가되는 신호가 입력될 수 있는데, 이러한 신호에는 ESD(Electrostatic Discharge) 성분이 포함될 수 있다. ESD 성분의 신호는 전압 레벨이 순간적으로 급격하게 상승하거나 전압 레벨이 비이상적으로 높게 유지될 수 있는데, 이러한 ESD 성분의 신호가 기판(110) 상에 실장되는 전자 부품(11)에 전달되는 경우, 전자 부품(11)이 파괴되거나, 오동작할 우려가 있다.
특히, 모바일 기기에 구비되는 쏘우 듀플렉서(Saw Duplexer) 또는 쏘우 필터(Saw Filter)와 같은 소자는 다른 소자에 비하여 피크성 고전압에 대한 내성이 낮은데, 내압을 초과하는 전압이 인가될 시에 소자의 불량이 유발될 수 있다.
본 발명의 일 실시예에 따르면, 고전압 통전 물질(130)을 기판(110) 내에 배치하여 ESD 성분의 신호가 기판(110) 내로 유입하는 경우에도 전자 부품(11)의 오동작을 방지할 수 있다.
고전압 통전 물질(130)은 기준 전압 이상의 전압이 인가될 시에 도전체로 기능할 수 있다. 예를 들어, 낮은 전압 레벨을 가지는 신호가 인가되는 경우, 고전압 통전 물질(130)은 비도전 물질로 기능할 수 있으나, 높은 전압 레벨을 가지는 신호가 인가되는 경우, 고전압 통전 물질(130)은 도전 물질로 기능할 수 있다.
고전압 통전 물질(130)은 산화 아연(ZnO) 및 탄화 규소(SiC) 중 적어도 하나를 포함하는 압전 물질(Piezo Material)을 포함할 수 있다.
또한, 고전압 통전 물질(130)은 세라믹 파우더(ceramic powder)을 포함할 수 있고, 이 외에도 메탈 컴포짓(metal composite)을 포함할 수 있다.
고전압 통전 물질(130)이 메탈 컴포짓(metal composite)로 구성되는 경우, 고전압 통전 물질(130)는 저온 공정을 통하여 형성될 수 있으므로, 기판(110) 또한 저온 공정에 적합한 인쇄 회로 기판으로 구성될 수 있다.
또한, 고전압 통전 물질(130)이 세라믹 파우더(ceramic powder)로 구성되는 경우, 고전압 통전 물질(130)은 고온 공정을 통하여 형성될 수 있으므로, 기판(110) 또한 고온 공정에 적합한 세라믹 기판으로 구성될 수 있다.
그리고, 고전압 통전 물질(130)은 전도성 입자와 상기 전도성 입자를 함유하고 있는 바인더를 포함할 수 있다. 이 때, 고전압 통전 물질(130)은 전도성 입자와 바인더가 혼합되어 있는 페이스트(paste) 형태일 수 있다.
전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함할 수 있다. 이 때, 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있고, 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함할 수 있고, 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함할 수 있다.
바인더는 에폭시(Epoxy), 우레탄(Urethane), 및 실리콘(Silicone) 중 적어도 하나를 포함할 수 있다.
고전압 통전 물질(130)은 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성될 수 있다. 구체적으로, 고전압 통전 물질(130)은 배선 패턴(121A)들 사이에 형성되거나, 배선 패턴(121A)과 접지 패턴(121C) 사이에 형성될 수 있다. 이로써 ESD 성분이 신호 입력단 등을 통하여 기판(110) 내로 유입되는 경우에도 전자 부품(11)의 오동작을 방지할 수 있다.
도 1을 참조하면, 고전압 통전 물질(130)은 신호 입력 패턴(121B)과 연결되는 배선 패턴(121A) 및 접지 패턴(121C)과 연결되는 배선 패턴(121A) 사이에 도포될 수 있다(A 영역). 또한, 이와 달리, 고전압 통전 물질(130)은 신호 입력 패턴(121B)과 연결되는 배선 패턴(121A) 및 접지 패턴(121C) 사이에 도포될 수 있다(B 영역). 이 때, 고전압 통전 물질(130)은 스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포될 수 있다.
본 발명의 일 실시에에 따르면, 고전압 통전 물질(130)을 신호 입력 패턴(121B)과 연결되는 배선 패턴(121A)의 초입부에 위치시켜, ESD 성분을 효과적으로 제거할 수 있다.
도 2 및 도 3은 본 발명의 일 실시에에 따른 ESD 보호 기판(10)의 단면도이다. 도 2 및 도 3의 실시예에 따른 ESD 보호 기판(10)은 기판(110), 패턴층(120), 고전압 통전 물질(130) 및 비아(140)를 포함할 수 있다.
도 2 및 도 3의 실시예에 따른 ESD 보호 기판(10)에 관한 설명 중 도 1의 실시예에 따른 ESD 보호 기판(10)의 설명과 동일하거나 유사한 설명은 생략하도록 하고, 차이점을 중심으로 설명하도록 한다.
기판(110)은 복수의 층으로 형성된 다층 기판일 수 있다. 도 2 및 도 3에서 기판(110)이 4개의 층으로 구성된 것으로 도시되어 있으나, 도시된 바와 달리, 기판(110)은 적어도 하나 이상의 내층을 포함하는 다층 기판일수 있다.
패턴층(120)은 기판(110)에 형성될 수 있다. 패턴층(120)은 복수의 회로 패턴을 포함하여, 기판(110)의 복수의 층, 구체적으로 내층 및 외층에 형성될 수 있다. 복수의 층 각각에 마련되는 회로 패턴은 서로 다른 층에 마련되는 회로 패턴과 서로 절연될 수 있고, 하나의 층의 마련 되는 회로 패턴의 일부는 서로 절연될 수 있다.
패턴층(120)은 기판(110)의 최상층인 제1 층에 형성되는 제1 회로 패턴(121), 최하층인 제4 층에 형성되는 제2 회로 패턴(122), 제1 층의 하층인 제2 층에 형성되는 제3 회로 패턴(123), 제3 층의 하층인 제4 층에 형성되는 제4 회로 패턴(124)을 포함할 수 있다.
제1 내지 제4 회로 패턴(121 - 124) 각각은 서로 절연되는 복수 개의 회로 패턴을 포함할 수 있다.
제1 내지 제4 회로 패턴(121 - 124)은 인접하는 층에 마련되는 회로 패턴과 비아 홀(140)을 통해 전기적으로 연결될 수 있다. 비아 홀(140)은 제1 내지 제4 층 사이에서 복수 개 형성될 수 있다. 비아 홀(140)에 의해 연결되는 회로 패턴은 동일한 전위를 유지할 수 있는데, 이에 의해 비아 홀(140)은 제2 회로 패턴(122)으로부터 제1 회로 패턴(121)에 이르는 신호 전달 경로를 형성할 수 있다.
기판(110)의 일면에는 적어도 하나의 전자 부품(11)이 실장될 수 있다. 기판(110)에 실장되는 적어도 하나의 전자 부품(11)은 외부 접속 단자(11a, 12a)를 통하여 기판(110)의 최상층에 형성되는 제1 회로 패턴(121)과 전기적으로 접속될 수 있다.
기판(110)의 일면에 실장되는 적어도 하나의 전자 부품(11)은 기판(110)으로 입력되는 신호에 의해 동작할 수 있다. 전자 부품(11)에 인가되는 신호는 특정 단자를 통하여 기판(110)으로 입력될 수 있다.
전자 부품(11)에 인가되는 신호는 기판(110)의 제1 내지 제4 층에 마련되는 제1 내지 제4 회로 패턴(121 - 124) 중 하나를 통하여 입력될 수 있다.
도 1의 실시예에서는 전자 부품(11)에 인가되는 신호가 기판(110)의 제1 회로 패턴(121)을 통하여 입력되는 것으로 가정하여 설명하였으나, 도 2 및 도 3의 실시예에서는 전자 부품(11)에 인가되는 신호가 기판(110)의 제2 회로 패턴(122)을 통하여 입력되는 것으로 가정하여 설명하도록 한다.
제2 회로 패턴(122)은 서로 절연되어 형성되는 신호 입력 패턴(122A) 및 접지 패턴(122B)를 포함할 수 있다. 신호 입력 패턴(122A) 및 접지 패턴(122B) 각각은 서로 다른 비아 홀(160)을 통하여 서로 다른 제1, 3, 4 회로 패턴(121, 123, 124)과 전기적으로 연결될 수 있다. 신호 입력 패턴(122A)으로 입력되는 신호는 비아 홀(160) 및 제1, 3, 4 회로 패턴(121, 123, 124)을 통하여 적어도 하나의 전자 부품(11, 12)으로 전달될 수 있다.
접지 패턴(122B)의 전압 레벨은 접지 전압의 레벨과 동일할 수 있다. 접지 패턴(121B)은 피크성 고전압과 같은 불필요한 신호의 바이패스 경로를 형성할 수 있다.
신호 입력 패턴(122A)에는 전자 부품(11)을 동작시키기 위한 신호가 입력될 수 있는데, 이러한 신호에는 ESD(Electrostatic Discharge) 성분이 포함될 수 있다. ESD 성분의 신호는 전압 레벨이 순간적으로 급격하게 상승하거나 비이상적으로 전압 레벨이 높게 유지될 수 있는데, 이러한 ESD 성분의 신호가 기판(110) 상에 실장되는 전자 부품(11)에 전달되는 경우, 전자 부품(11)이 파괴되거나, 오동작할 우려가 있다.
특히, 모바일 기기에 구비되는 쏘우 듀플렉서(Saw Duplexer) 또는 쏘우 필터(Saw Filter)와 같은 소자는 다른 소자에 비하여 피크성 고전압에 대한 내성이 낮은데, 내압을 초과하는 전압이 인가될 시에 소자의 불량이 유발될 수 있다.
본 발명의 일 실시예에 따르면, 고전압 통전 물질(130)을 기판(110) 내에 배치하여 ESD 성분의 신호가 기판(110) 내로 유입하는 경우에도 전자 부품(11)의 오동작을 방지할 수 있다.
고전압 통전 물질(130)은 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성될 수 있다.
고전압 통전 물질(130)은 하나의 층에서 서로 절연되어 형성되는 복수의 회로 패턴들 사이에 형성될 수 있는다. 도 2를 참조하면, 기판(110)의 최하층에 마련되는 제2 회로 패턴(122) 중 서로 절연되는 회로 패턴들 사이에 도포 될 수 있다. 구체적으로, 고전압 통전 물질(130)은 신호 입력 패턴(122A) 및 접지 패턴(122B) 사이에 도포될 수 있다. 이 때, 고전압 통전 물질(130)은 스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포될 수 있다.
고전압 통전 물질(130)은 비아 홀(140)의 내부에 충진될 수 있다. 고전압 통전 물질(130)이 충진되는 비아 홀(140)은 각 층을 전기적으로 연결하는 것이 아니라, 상술한 바와 같은 고전압 통전 물질(130)의 특성에 따라 특정 전압 레벨 이상의 신호가 인가되는 경우에만 도전성 물질로 기능할 수 있다.
고전압 통전 물질(130)이 충진되는 비아 홀(140)은 서로 절연되거나 전기적으로 분리되는 회로 패턴 사이에 배치될 수 있다.
도 3을 참조하면, 고전압 통전 물질(130)이 충진되는 비아 홀(140)은 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴 사이에 형성될 수 있다. 고전압 통전 물질(150)이 충진되는 비아 홀(140)은 신호 입력 패턴(122A)을 접지 패턴(122B)과 연결되는 제4 회로 패턴(124) 중 하나의 회로 패턴과 연결할 수 있다
또한, 도시되어 있지 않으나, 고전압 통전 물질(130)이 충진되는 비아 홀(140)은 하나의 층에 속하는 인접하는 회로 패턴 사이에 형성될 수 있다. 일 예로, 고전압 통전 물질(130)이 충진되는 비아 홀(140)은 제3 층에 마련되는 제4 회로 패턴(124) 중 서로 절연되는 회로 패턴들 사이를 연결하도록 형성될 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
10: ESD 보호 기판
110: 기판
120: 패턴층
121: 제1 회로 패턴
121A: 배선 패턴
121B: 신호 입력 패턴
121C: 접지 패턴
121D: 단자 패턴
122: 제2 회로 패턴
122A: 신호 입력 패턴
122B: 접지 패턴
123: 제3 회로 패턴
124: 제4 회로 패턴
130: 고전압 통전 물질
140: 비아 홀

Claims (23)

  1. 기판;
    상기 기판에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및
    상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질; 을 포함하고,
    상기 고전압 통전 물질은 상기 서로 절연되어 형성되는 회로 패턴 사이에 도포되는 ESD(Electrostatic Discharge) 보호 기판.
  2. 제1항에 있어서,
    상기 고전압 통전 물질은 산화 아연(ZnO) 및 탄화 규소(SiC) 중 적어도 하나를 포함하는 압전 물질(Piezo Material)을 포함하는 ESD 보호 기판.
  3. 제1항에 있어서,
    상기 고전압 통전 물질은 세라믹 파우더(ceramic powder)를 포함하는 ESD 보호 기판.
  4. 제3항에 있어서,
    상기 고전압 통전 물질은 고온 공정을 통하여 형성되는 ESD 보호 기판.
  5. 제4항에 있어서,
    상기 기판은 세라믹 기판을 포함하는 ESD 보호 기판.
  6. 제1항에 있어서,
    상기 고전압 통전 물질은 메탈 컴포짓(metal composite)을 포함하는 ESD 보호 기판.
  7. 제6항에 있어서,
    상기 고전압 통전 물질은 저온 공정을 통하여 형성되는 ESD 보호 기판.
  8. 제7항에 있어서,
    상기 기판은 인쇄 회로 기판을 포함하는 ESD 보호 기판.
  9. 제1항에 있어서,
    상기 고전압 통전 물질은 전도성 입자를 함유하는 바인더를 포함하는 ESD 보호 기판.
  10. 제9항에 있어서,
    상기 전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함하는 ESD 보호 기판.
  11. 제10항에 있어서,
    상기 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함하는 ESD 보호 기판.
  12. 제10항에 있어서,
    상기 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함하는 ESD 보호 기판.
  13. 제10항에 있어서,
    상기 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함하는 ESD 보호 기판.
  14. 제1항에 있어서,
    상기 서로 절연되어 형성되는 회로 패턴 중 하나는 접지 전압 레벨을 유지하는 ESD 보호 기판.
  15. 복수의 층을 포함하는 기판;
    상기 복수의 층 중 적어도 하나의 층에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및
    상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질; 을 포함하고,
    상기 고전압 통전 물질은 상기 기판의 내부에 배치되는 비아 홀 내부에 충진되는 ESD(Electrostatic Discharge) 보호 기판.
  16. 제15항에 있어서,
    상기 고전압 통전 물질이 충진되는 비아 홀은 상기 복수의 층 중 하나의 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 ESD 보호 기판.
  17. 제15항에 있어서,
    상기 고전압 통전 물질이 충진되는 비아 홀은 상기 복수의 층 중 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 ESD 보호 기판.
  18. 제15항에 있어서,
    상기 고전압 통전 물질은 세라믹 파우더(ceramic powder)를 포함하는 ESD 보호 기판.
  19. 제18항에 있어서,
    상기 고전압 통전 물질은 고온 공정을 통하여 형성되는 ESD 보호 기판.
  20. 제19항에 있어서,
    상기 기판은 세라믹 기판을 포함하는 ESD 보호 기판.
  21. 제15항에 있어서,
    상기 고전압 통전 물질은 메탈 컴포짓(metal composite)을 포함하는 ESD 보호 기판.
  22. 제21항에 있어서,
    상기 고전압 통전 물질은 저온 공정을 통하여 형성되는 ESD 보호 기판.
  23. 제22항에 있어서,
    상기 기판은 인쇄 회로 기판을 포함하는 ESD 보호 기판.
KR1020150059026A 2014-07-25 2015-04-27 Esd 보호 기판 KR20160012893A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/807,502 US20160029479A1 (en) 2014-07-25 2015-07-23 Electrostatic discharge protection board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140094906 2014-07-25
KR1020140094906 2014-07-25

Publications (1)

Publication Number Publication Date
KR20160012893A true KR20160012893A (ko) 2016-02-03

Family

ID=55355827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150059026A KR20160012893A (ko) 2014-07-25 2015-04-27 Esd 보호 기판

Country Status (1)

Country Link
KR (1) KR20160012893A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093681A (ko) 2011-02-15 2012-08-23 이일재 고주파 유도가열 기술을 이용한 인덕션렌지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093681A (ko) 2011-02-15 2012-08-23 이일재 고주파 유도가열 기술을 이용한 인덕션렌지

Similar Documents

Publication Publication Date Title
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US7355836B2 (en) Array capacitor for decoupling multiple voltage rails
US9691710B1 (en) Semiconductor package with antenna
KR20150135909A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US10390424B2 (en) High-frequency module
US9112475B2 (en) EBG structure and circuit board
EP1648028A1 (en) Composite electronic component
US20160029479A1 (en) Electrostatic discharge protection board
US20150084167A1 (en) Ebg structure, semiconductor device, and circuit board
US20130083439A1 (en) High-frequency module
JP2015501545A (ja) Ｅｓｄ保護デバイスおよびｅｓｄ保護デバイスとｌｅｄとを備えたデバイス
US20110156203A1 (en) Integrated passive device assembly
KR20170141631A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
US20130250528A1 (en) Circuit module
US10453774B1 (en) Thermally enhanced substrate
US20200343201A1 (en) Surface mount passive component shorted together and a die
US9705466B2 (en) Semiconductor device with guard ring coupled resonant circuit
CN109300690B (zh) 复合电子组件及具有复合电子组件的板
KR20160012893A (ko) Esd 보호 기판
KR101994714B1 (ko) 고주파 모듈
US8848386B2 (en) Electronic circuit
US7310243B2 (en) Method and components for implementing EMC shielded resonance damping
KR20160021012A (ko) Esd 보호 기판
KR20170141039A (ko) 기판 및 그 제조방법
JP3922135B2 (ja) 高周波デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application