KR20160021012A - Esd 보호 기판 - Google Patents
Esd 보호 기판 Download PDFInfo
- Publication number
- KR20160021012A KR20160021012A KR1020150024390A KR20150024390A KR20160021012A KR 20160021012 A KR20160021012 A KR 20160021012A KR 1020150024390 A KR1020150024390 A KR 1020150024390A KR 20150024390 A KR20150024390 A KR 20150024390A KR 20160021012 A KR20160021012 A KR 20160021012A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit patterns
- substrate
- insulated
- layers
- esd protection
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 24
- 239000002245 particle Substances 0.000 claims description 22
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 239000002952 polymeric resin Substances 0.000 claims description 7
- 229920003002 synthetic resin Polymers 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000002923 metal particle Substances 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000006229 carbon black Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 51
- 239000011241 protective layer Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000013585 weight reducing agent Substances 0.000 description 2
- BVKSYBQAXBWINI-LQDRYOBXSA-N (2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-2-[[(2s)-6-amino-2-[[(2s)-2-amino-5-(diaminomethylideneamino)pentanoyl]amino]hexanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]-3-hydroxypropanoyl]amino]-5-(diaminomethylideneamino)pentanoyl]amino]propanoy Chemical compound OC(=O)CC[C@@H](C(O)=O)NC(=O)[C@H](C)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CO)NC(=O)[C@H](CCCN=C(N)N)NC(=O)[C@H](CCCCN)NC(=O)[C@@H](N)CCCN=C(N)N BVKSYBQAXBWINI-LQDRYOBXSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/752—Protection means against electrical discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명의 일 실시예에 따른 ESD 보호 기판은 기판; 상기 기판의 일면에 마련되는 접지 전극; 상기 기판의 일면에 마련되어 외부의 제어 신호를 입력받는 신호 입력 전극; 및 상기 접지 전극과 상기 신호 입력 전극 사이에 도포되는 고전압 통전 물질을 포함할 수 있다.
Description
본 발명은 ESD 보호 기판에 관한 것이다.
최근 이동 단말은 새로운 통신규격 및 글로벌 로밍 밴드(Global roaming band)의 지원으로 다수의 통신 주파수 대역을 사용하고 있다. 이로 인해 장착되는 안테나도 이러한 다양한 통신 주파수에 대응되는 성능이 요구되고 있다.
최근 사용되는 주파수 대역은 700 ~ 2.7GHz대역으로 하나의 안테나로는 이러한 광대역을 커버(cover)할 수 없기 때문에 실제 이동 단말에서는 각각의 대역별로 다수의 전자 부품이 장착되고 있다.
한편, 이동 단말의 전자 부품 집적도가 높아지면서 전자 부품들의 소형화 및 경량화가 지속적으로 요구되고 있다. 다만, 이러한 전자 부품들의 소형화 및 경량화는 정전기(ESD: Electrostatic Discharge)에 대한 내성을 낮춤으로써, 전자 부품들의 불량률이 높아질 수 있다. 정전기(ESD)에 대한 내성을 높이기 위하여 전자 부품의 신호 라인에 바리스터(Varistor)나 다이오드(Diode)와 같은 ESD 방지 소자를 탑재할 수 있으나, 이동 단말의 부품 집적도가 높아지면서 ESD 방지 소자를 탑재할 공간이 줄어듦에 따라 ESD 방지 소자는 이동 단말 설계에 있어서 큰 부담으로 작용하고 있다.
본 발명의 과제는 ESD 방지 소자를 이용함 없이 기판 내로 유입되는 ESD 성분을 제거할 수 있는 ESD 보호 기판을 제공하는 것이다.
본 발명의 일 실시예에 따른 ESD 보호 기판은 기판, 상기 기판에 형성되는 복수의 회로 패턴을 포함하는 패턴층, 상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질을 포함하고, 상기 고전압 통전 물질은 전도성 입자 및 상기 전도성 입자를 함유하는 폴리머 레진을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 기판 내로 유입되는 ESD 성분을 효과적으로 제거할 수 있고, 이로써 기판에 실장되는 전자 부품의 오동작을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면, ESD 방지 소자를 제거함으로써 제조 비용을 절감하고 부품의 실장 면적을 늘릴 수 있다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 기판의 단면도이다.
도 2 내지 도 5는 본 발명의 다양한 실시예에 따른 ESD 보호 기판의 단면도이다.
도 2 내지 도 5는 본 발명의 다양한 실시예에 따른 ESD 보호 기판의 단면도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 ESD 보호 기판(10)의 단면도이다. ESD 보호 기판(10)은 기판(110), 기판(110)에 형성되는 패턴층(120), 기판(110) 내부에 배치되는 비아(130), 보호층(140) 및 고전압 통전 물질(150)을 포함할 수 있다.
기판(110)은 스마트 폰, 웨어러블, 테블릿 및 PC 등의 전자 제품의 메인 기판 및 상기 메인 기판 위에 실장 되는 PKG 기판을 포함할 수 있다. 이 외에도 칩(Chip)이 실장되는 모든 기판을 포함할 수 있다.
기판(110)은 복수의 층으로 형성된 다층 기판일 수 있다. 도 1에서 기판(110)이 4개의 층으로 구성된 것으로 도시되어 있으나, 도시된 바와 달리, 기판(110)은 내층이 존재하지 않는 단일 기판일 수 있으며, 또한 적어도 하나 이상의 내층을 포함하는 다층 기판일수 있다.
패턴층(120)은 기판(110)에 형성될 수 있다. 패턴층(120)은 복수의 회로 패턴을 포함하여, 기판(110)의 복수의 층, 구체적으로 내층 및 외층에 형성될 수 있다. 복수의 층 각각에 마련되는 회로 패턴은 서로 다른 층에 마련되는 회로 패턴과 서로 절연될 수 있고, 하나의 층의 마련 되는 회로 패턴의 일부는 서로 절연될 수 있다.
패턴층(120)은 기판(110)의 최상층인 제1 층에 형성되는 제1 회로 패턴(121), 제1 층의 하층인 제2 층에 형성되는 제2 회로 패턴(122), 제2 층의 하층인 제3 층에 형성되는 제3 회로 패턴(123) 및 제3 층의 하층인 제4 층 - 최하층 - 에 형성되는 제4 회로 패턴(124)를 포함할 수 있다.
제1 내지 제4 회로 패턴(121 - 124) 각각은 서로 절연되는 복수 개의 회로 패턴을 포함할 수 있다.
제1 내지 제4 회로 패턴(121 - 124)은 인접하는 층에 마련되는 회로 패턴과 비아 홀(130)을 통해 전기적으로 연결될 수 있다. 비아 홀(160)은 제1 내지 제4 층 사이에서 복수 개 형성될 수 있다. 비아 홀(160)에 의해 연결되는 회로 패턴은 동일한 전위를 유지할 수 있는데, 이에 의해 비아 홀(160)은 제4 회로 패턴(124)으로부터 제1 회로 패턴(121)에 이르는 신호 전달 경로를 형성할 수 있다.
기판(110)의 일면에는 적어도 하나의 전자 부품(11, 12)이 실장될 수 있다. 기판(110)에 실장되는 적어도 하나의 전자 부품(11, 12)은 외부 접속 단자(11a, 12a)를 통하여 기판(110)의 최상층에 형성되는 제1 회로 패턴(121)과 전기적으로 접속될 수 있다.
도 1에는 적어도 하나의 전자 부품(11, 12)이 기판(110)의 일면에 실장되는 것으로 도시되어 있으나, 기판(110)이 부품 내장형 기판으로 구현되는 경우, 적어도 하나의 전자 부품(11, 12)은 기판의 일면에 실장되는 것 이외에도 기판의 내부에 내장될 수 있다. 이 때, 기판의 내부에 내장되는 내장 부품은 집적 회로(IC) 및 수동 소자를 포함할 수 있다.
기판(110)의 일면에 실장되는 적어도 하나의 전자 부품(11, 12)은 기판(110)에 인가되는 신호에 의해 동작할 수 있다. 전자 부품(11, 12)을 동작시키는 신호는 특정 단자를 통하여 기판(110)으로 입력될 수 있다.
전자 부품(11, 12)을 동작시키는 신호는 기판(110)의 제1 내지 제4 층에 마련되는 제1 내지 제4 회로 패턴(121 - 124) 중 하나를 통하여 입력될 수 있다. 이하, 전자 부품(11, 12)을 동작시키는 신호가 기판(110)의 제4 층에 마련되는 제4 회로 패턴(124)을 통하여 입력되는 것으로 가정하여 설명하도록 한다.
제4 회로 패턴(124)은 서로 절연되어 형성되는 제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B)를 포함할 수 있다.
제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B) 각각은 서로 다른 비아 홀(160)을 통하여 서로 다른 제1, 2, 3 회로 패턴(121, 122, 123)과 전기적으로 연결될 수 있다. 제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B) 각각으로 입력되는 제1, 2 신호는 비아 홀(160) 및 제1, 2, 3 회로 패턴(121, 122, 123)을 통하여 적어도 하나의 전자 부품(11, 12)으로 전달될 수 있다.
기판(110)의 타면 중 제1, 2 신호를 입력받기 위하여 필요한 개구 영역을 제외한 영역 상에는 보호층(190)이 형성될 수 있다. 구체적으로, 제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B)는 외부 기판 또는 IC의 단자와 전기적으로 접속되어 제1, 2 신호를 입력받게 되는데, 이 때 외부 기판 또는 IC의 단자와 접속되는 영역을 제외한 영역에는 보호층(190)이 형성될 수 있다. 일 예로, 보호층(190)은 솔더 레지스트(SR: solder resist)를 포함할 수 있다.
제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B) 각각으로 입력되는 제1 신호 및 제2 신호는 서로 다른 종류의 신호일 수 있다.
일 예로, 제1 신호는 소정의 주파수 또는 주기를 가지는 신호이거나 특정 전압을 유지하는 신호일 수 있다. 또한, 제2 신호는 접지 전압의 레벨을 가지는 신호일 수 있는데, 이로써, 제2 신호 입력 패턴(124B)는 0 전압을 유지하거나, 피크성 고전압과 같은 불필요한 신호의 바이패스 경로를 형성하는 접지 패턴으로 기능할 수 있다.
이 하, 설명의 편의상, 제1 신호 입력 패턴(124A)으로 입력되는 제1 신호는 특정 주파수 또는 주기를 가지는 신호이거나 0 전압을 제외한 특정 전압을 유지하는 신호로, 제2 신호 입력 패턴(124B)로 입력되는 제2 신호는 접지 전압의 레벨을 가지는 신호로 가정하도록 한다.
도 1을 참조하면, 제1 신호 입력 패턴(124)으로 실선의 화살표로 도시된 신호 X와 점선의 화살표로 도시된 신호 Y가 입력될 수 있다. 신호 X는 제1 신호 입력 패턴(124A)에 의해 입력되는 제1 신호를 나타낸 것이며, 신호 Y는 불필요하게 기판(110) 내로 유입되는 ESD 성분을 가지고 있는 신호로, 신호 Y는 제1 신호에 포함되어 있는 ESD 성분을 가지고 있는 신호일 수 있다.
이러한, ESD 성분의 신호는 전압 레벨이 순간적으로 급격하게 상승하거나 비이상적으로 전압 레벨이 높게 유지될 수 있는데, 이러한 ESD 성분 신호가 회로 패턴 및 비아를 통하여 실장되는 전자 부품(11, 12)으로 전달되는 경우, 전자 부품(11, 12)이 소손되거나 오동작할 우려가 있다. 특히, 모바일 기기에 구비되는 쏘우 듀플렉서(Saw Duplexer) 또는 쏘우 필터(Saw Filter)와 같은 소자는 다른 소자에 비하여 피크성 고전압에 대한 내성이 낮은데, 내압을 초과하는 전압이 인가될 시에 소자의 불량이 유발될 수 있다.
본 발명의 일 실시예에 따른 ESD 보호 기판(10)은 고전압 통전 물질(150)을 기판(110) 내에 배치하여 ESD 성분의 신호가 기판(110) 내로 유입하는 경우에도 전자 부품(11, 12)의 오동작을 방지할 수 있다.
고전압 통전 물질(150)은 전도성 입자와 폴리머 레진(polymer resin)이 혼합되어 있는 페이스트(paste) 형태일 수 있다. 고전압 통전 물질(150)은 전도성 입자의 비율에 따라 설정되는 기준 전압 이상의 전압이 인가될 시에 도전체로 기능할 수 있다. 예를 들어, 전도성 입자를 함유하고 있는 폴리머 레진에 낮은 전압 레벨을 가지는 신호가 인가되는 경우, 고전압 통전 물질(150)은 비도전 물질로 기능할 수 있으나, 높은 전압 레벨을 가지는 신호가 인가되는 경우, 폴리머 레진에 함유되어 있는 전도성 입자를 통하여 높은 전압 레벨을 가지는 신호가 통과될 수 있기 때문에 고전압 통전 물질(150)은 도전 물질로 기능할 수 있다.
전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함할 수 있다. 이 때, 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함할 수 있고, 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함할 수 있고, 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함할 수 있다.
폴리머 레진은 에폭시(Epoxy), 우레탄(Urethane), 및 실리콘(Silicone) 중 적어도 하나를 포함할 수 있다.
고전압 통전 물질(150)은 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성될 수 있다. 고전압 통전 물질(150)은 하나의 층에서 서로 절연되어 형성되는 복수의 회로 패턴들 사이에 형성될 수 있는데, 일 예로, 기판(110)의 최하층에 마련되는 제4 회로 패턴(124) 중 서로 절연되는 회로 패턴들 사이에 도포 될 수 있다. 구체적으로, 고전압 통전 물질(150)은 제1 신호 입력 패턴(124A) 및 제2 신호 입력 패턴(124B) 사이에 도포될 수 있다. 이 때, 고전압 통전 물질(150)은 스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포될 수 있다.
도 1을 참조하면, 제1 신호 입력 패턴(124A)으로 유입되는 점선으로 도시된 신호 Y가 고전압 통전 물질(150)을 통하여 제2 신호 입력 패턴(125B)으로 바이 패스되는 것을 확인할 수 있다. 이로써, 신호 Y에 포함되어 있는 ESD 성분에 의한 전자 부품(11, 12)의 오동작을 방지할 수 있다.
도 2 내지 도 5는 본 발명의 다양한 실시예에 따른 ESD 보호 기판(10)의 단면도이다. 도 2 내지 도 5의 실시예에 따른 ESD 보호 기판(10)은 기판(110), 패턴층(120), 비아(130), 보호층(140), 및 고전압 통전 물질(150)을 포함할 수 있다.
도 2 내지 도 5의 실시예에 따른 ESD 보호 기판(10)의 구성 요소 중 기판(110), 패턴층(120), 비아(130) 및 보호층(140)는 도 1의 실시예에 따른 ESD 보호 기판(10)의 구성 요소 중 기판(110), 패턴층(120), 비아(130) 및 보호층(140)과 유사하므로 중복되는 설명은 생략하도록 하고, 고전압 통전 물질(150)을 중심으로 설명하도록 한다.
고전압 통전 물질(150)은 기판(110)의 내층 사이를 연결하는 비아 홀(130) 내부에 충진되거나, 칩 형태로 제작되어 기판의 내부에 배치됨으로써, 기판(110)으로 유입될 수 있는 ESD 성분을 접지로 바이 패스하여 전자 부품(11, 12)의 오작동을 방지할 수 있다.
도 2를 참조하면, 고전압 통전 물질(150)은 하나의 층에서 서로 절연되어 형성되는 복수의 회로 패턴 사이에 형성될 수 있다.
일 예로, 기판(110)의 제3 층에 마련되는 제3 회로 패턴(123) 중 서로 절연되는 회로 패턴들 사이에 스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포 될 수 있다. 도 2에서는 고전압 통전 물질(150)이 제3 층에 마련되는 제3 회로 패턴(123) 중 서로 절연되는 회로 패턴들 사이에 형성되는 것으로 도시되어 있으나, 고전압 통전 물질(150)은 제2 층에 마련되는 제2 회로 패턴(122) 중 서로 절연되는 회로 패턴들 사이에 형성될 수 있다.
즉, 고전압 통전 물질(150)은 기판(110)의 내층 중 하나의 층에서 서로 절연되는 상태로 형성되는 회로 패턴들 사이에 마련될 수 있다.
도 3 및 4를 참조하면, 고전압 통전 물질(150)은 비아 홀(130)의 내부에 충진될 수 있다.
고전압 통전 물질(150)이 충진되는 비아 홀(130)은 각 층을 전기적으로 연결하는 것이 아니라, 상술한 바와 같은 고전압 통전 물질(150)의 특성에 따라 특정 전압 레벨 이상의 신호가 인가되는 경우에만 도전성 물질로 기능할 수 있다.
고전압 통전 물질(150)이 충진되는 비아 홀(130)은 서로 절연되거나 전기적으로 분리되는 회로 패턴 사이에 배치될 수 있다. 비아 홀(130)은 하나의 층에 속하는 인접하는 회로 패턴 사이에 형성될 수 있으며(도 3), 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴 사이에 형성될 수 있다(도 4).
구체적으로, 도 3을 참조하면, 고전압 통전 물질(150)이 충진되는 비아 홀(130)은 제3 층에 마련되는 제3 회로 패턴(123) 중 서로 절연되는 회로 패턴들 사이를 연결하도록 형성될 수 있다.
또한, 도 4를 참조하면, 고전압 통전 물질(150)이 충진되는 비아 홀(130)은 제1 신호 입력 패턴(124A)을 제2 신호 입력 패턴(124B)과 연결되는 제3 회로 패턴(123) 중 하나의 회로 패턴과 연결할 수 있다.
도 5를 참조하면, 고전압 통전 물질(150)은 칩 형태로 제작되어 기판(110)의 내부에 배치될 수 있다.
도 5를 참조하면, 칩 형태로 제작되는 고전압 통전 물질(150)은 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴을 연결하도록 배치될 수 있다. 이 때, 칩 형태로 제작되는 고전압 통전 물질(150)에 의해 연결되는 회로 패턴은 이상적인 동작시에 서로 전기적으로 분리된 상태로 유지될 수 있다.
또한, 도시되어 있지 않으나, 칩 형태로 제작되어 상기 기판(110)의 내부에 배치되는 고전압 통전 물질(150)은, 복수의 층 중 하나의 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
10: ESD 보호 기판
110: 기판
120: 패턴층
121: 제1 회로 패턴
122: 제2 회로 패턴
123: 제3 회로 패턴
124: 제4 회로 패턴
124A: 제1 신호 입력 패턴
124B: 제2 신호 입력 패턴
130: 비아 홀
140: 보호층
150: 고전압 통전 물질
110: 기판
120: 패턴층
121: 제1 회로 패턴
122: 제2 회로 패턴
123: 제3 회로 패턴
124: 제4 회로 패턴
124A: 제1 신호 입력 패턴
124B: 제2 신호 입력 패턴
130: 비아 홀
140: 보호층
150: 고전압 통전 물질
Claims (21)
- 기판;
상기 기판에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및
상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질을 포함하고,
상기 고전압 통전 물질은 전도성 입자를 함유하는 폴리머 레진을 포함하는 ESD 보호 기판.
- 제1항에 있어서,
상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴은 서로 인접하여 배치되는 ESD 보호 기판.
- 제1항에 있어서, 상기 고전압 통전 물질은,
상기 서로 절연되어 형성되는 회로 패턴 사이에 도포되는 ESD 보호 기판.
- 제3항에 있어서, 상기 고전압 통전 물질은,
스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포되는 ESD 보호 기판.
- 제1항에 있어서,
상기 전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제5항에 있어서,
상기 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제5항에 있어서,
상기 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제5항에 있어서,
상기 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제1항에 있어서,
상기 서로 절연되어 형성되는 회로 패턴 중 하나는 접지 전압 레벨을 유지하는 ESD 보호 기판.
- 복수의 층을 포함하는 기판;
상기 복수의 층 중 적어도 하나의 층에 형성되는 복수의 회로 패턴을 포함하는 패턴층; 및
상기 복수의 회로 패턴 중 서로 절연되어 형성되는 회로 패턴 사이에 형성되는 고전압 통전 물질을 포함하고,
상기 고전압 통전 물질은 전도성 입자를 함유하는 폴리머 레진을 포함하는 ESD 보호 기판.
- 제10항에 있어서, 상기 고전압 통전 물질은,
상기 복수의 층 중 하나의 층에서 서로 절연되어 형성되는 회로 패턴 사이에 도포되는 ESD 보호 기판.
- 제10항에 있어서, 상기 고전압 통전 물질은,
상기 복수의 층 중 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 비아 홀 내부에 충진되는 ESD 보호 기판.
- 제10항에 있어서, 상기 고전압 통전 물질은,
상기 복수의 층 중 하나의 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 비아 홀 내부에 충진되는 ESD 보호 기판.
- 제10항에 있어서, 상기 고전압 통전 물질은,
칩 형태로 제작되어 상기 기판의 내부에 배치되고, 상기 복수의 층 중 하나의 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 ESD 보호 기판.
- 제10항에 있어서, 상기 고전압 통전 물질은,
칩 형태로 제작되어 상기 기판의 내부에 배치되고, 상기 복수의 층 중 서로 다른 층에서 서로 절연되어 형성되는 회로 패턴 사이를 연결하는 ESD 보호 기판.
- 제11항에 있어서, 상기 고전압 통전 물질은,
스크린 프린팅 및 디스펜싱 방식 중 하나를 이용하여 도포되는 ESD 보호 기판.
- 제10항에 있어서,
상기 전도성 입자는 금속(Metal) 입자, 카본(Carbon) 계열의 입자, 및 세라믹(Ceramic) 입자 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제17항에 있어서,
상기 금속 입자는 니켈(Ni), 알루미늄(Al) 및 구리(Cu) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제17항에 있어서,
상기 카본(Carbon) 계열의 입자는 카본 블랙(Carbon black) 및 그래파이트(Graphite) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제17항에 있어서,
상기 세라믹(Ceramic) 입자는 산화 아연(ZnO) 및 이산화 티타늄(TiO2) 중 적어도 하나를 포함하는 ESD 보호 기판.
- 제10항에 있어서,
상기 서로 절연되어 형성되는 회로 패턴 중 하나는 접지 전압 레벨을 유지하는 ESD 보호 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140106310 | 2014-08-14 | ||
| KR20140106310 | 2014-08-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160021012A true KR20160021012A (ko) | 2016-02-24 |
Family
ID=55449751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150024390A KR20160021012A (ko) | 2014-08-14 | 2015-02-17 | Esd 보호 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160021012A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120093681A (ko) | 2011-02-15 | 2012-08-23 | 이일재 | 고주파 유도가열 기술을 이용한 인덕션렌지 |
-
2015
- 2015-02-17 KR KR1020150024390A patent/KR20160021012A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120093681A (ko) | 2011-02-15 | 2012-08-23 | 이일재 | 고주파 유도가열 기술을 이용한 인덕션렌지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9633989B2 (en) | ESD protection device | |
| US20130201585A1 (en) | Method for manufacturing esd protection device and esd protection device | |
| US6731184B1 (en) | High frequency switching component | |
| US20060250731A1 (en) | System and method for electrostatic discharge protection in an electronic circuit | |
| US20060077646A1 (en) | Combined varistor and LC filter device | |
| US20070029646A1 (en) | Inter-chip esd protection structure for high speed and high frequency devices | |
| US9130365B2 (en) | Method and system for ultra miniaturized packages for transient voltage suppressors | |
| US9704799B2 (en) | Semiconductor device | |
| US10390424B2 (en) | High-frequency module | |
| KR20150135909A (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
| US9312068B2 (en) | Coil component and method of manufacturing the same | |
| US20130083439A1 (en) | High-frequency module | |
| US10020298B2 (en) | ESD protection device | |
| US20150084167A1 (en) | Ebg structure, semiconductor device, and circuit board | |
| US20160029479A1 (en) | Electrostatic discharge protection board | |
| JP6117809B2 (ja) | Ｅｓｄ保護デバイスおよびｅｓｄ保護デバイスとｌｅｄとを備えたデバイス | |
| KR20160140307A (ko) | 칩 인덕터 | |
| US9082622B2 (en) | Circuit elements comprising ferroic materials | |
| WO2012061838A1 (en) | System and method for protecting a computing device using vsd material, and method for designing same | |
| US20080023821A1 (en) | Substrate structure integrated with passive components | |
| KR20150083810A (ko) | 오프셋 퓨즈 요소를 갖는 세라믹 칩 퓨즈 | |
| US10181718B2 (en) | Surface-mountable electrical circuit protection device | |
| KR20160021012A (ko) | Esd 보호 기판 | |
| JP5574161B2 (ja) | マルチ通信モジュール | |
| CN109300690B (zh) | 复合电子组件及具有复合电子组件的板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |