KR20160005661A - 화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템 - Google Patents

화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템 Download PDF

Info

Publication number
KR20160005661A
KR20160005661A KR1020150096682A KR20150096682A KR20160005661A KR 20160005661 A KR20160005661 A KR 20160005661A KR 1020150096682 A KR1020150096682 A KR 1020150096682A KR 20150096682 A KR20150096682 A KR 20150096682A KR 20160005661 A KR20160005661 A KR 20160005661A
Authority
KR
South Korea
Prior art keywords
picture
encoder
image
intermediate buffer
coding
Prior art date
Application number
KR1020150096682A
Other languages
English (en)
Inventor
도시유끼 가야
세이지 모찌즈끼
데쯔야 시바야마
겐이찌 이와따
히로시 우에다
렌 이마오까
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20160005661A publication Critical patent/KR20160005661A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/12—Selection from among a plurality of transforms or standards, e.g. selection between discrete cosine transform [DCT] and sub-band transform or selection between H.263 and H.264
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/16—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter for a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/597—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding specially adapted for multi-view video sequence encoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은, 화상 부호화 장치와 화상 복호 장치에 있어서, 참조 프레임 메모리에의 액세스 빈도를 낮게 억제하는 것을 과제로 한다. 화상 부호화 장치는, 화면 내 부호화를 행하는 제1 부호화기와 화면 간 부호화를 행하는 제2 부호화기와 중간 버퍼를 구비한다. 제1 부호화기에 의해 생성되는 로컬 복호 화상은 참조 화상으로서 중간 버퍼에 유지되고, 로컬 복호 화상을 참조하는 제2 부호화기에 의한 화면 간 부호화는, 당해 로컬 복호 화상이 중간 버퍼에 유지되고 있는 기간 내에 실행된다. 화상 복호 장치의 경우도 마찬가지로, 화면 내 복호를 행하는 제1 복호기와 화면 간 복호를 행하는 제2 복호기와 중간 버퍼를 구비한다. 제1 복호기에 의해 생성되는 로컬 복호 화상은 참조 화상으로서 중간 버퍼에 유지되고, 로컬 복호 화상을 참조하는 제2 복호기에 의한 화면 간 복호는, 당해 로컬 복호 화상이 중간 버퍼에 유지되고 있는 기간 내에 실행된다.

Description

화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템{PICTURE ENCODING DEVICE, PICTURE DECODING DEVICE, AND PICTURE COMMUNICATION SYSTEM}
본 발명은 화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템에 관한 것으로, 특히 저비용·저지연의 화상 부호화 및 화상 복호에 적절하게 이용할 수 있는 것이다.
화상은 그 정보량이 방대한 것인 데 비하여, 동일한 프레임 내에서 근처에 위치하는 화상 간 또는 인접하는 프레임 간에서 프레임 내의 동일한 좌표에 위치하는 화상 간에서의 상관이 강하기 때문에, 그 상관을 이용하여 부호량의 압축이 행해진다. 예를 들어, 대표적인 국제 표준으로서, MPEG-2(ITU-T Rec. H. 262| ISO/IEC 13818-2)나 MPEG-4(ISO/IEC 14496-2), H. 264(ITU-T Rec. H. 264| ISO/IEC 14496-10) 등의 동화상의 압축 부호화와 복호 방법이 표준화되어 있다. 이 부호화 방법에서는, 프레임 내 부호화에 있어서, 원 화상을 직교 변환하고, 그 결과를 양자화하여 가변 길이 부호화하여 송출하는 한편, 역양자화와 역직교 변환을 행하여 참조 화상을 생성하고, 이후의 프레임 간 부호화를 위해서, 참조 프레임 메모리에 기억해 둔다. 프레임 간 부호화에서는, 입력된 부호화 대상의 프레임의 원 화상과, 참조 프레임 메모리에 기억되어 있는 과거 또는 경우에 따라서는 미래의 프레임의 참조 화상과의 차를 취하여, 그 차분에 대하여 부호화를 행한다. 부호화 대상의 프레임만의 화상 정보를 이용하여 부호화하는 화상은 「I 픽처」라 불리며, 부호화 대상의 현재의 프레임의 화상 정보 외에, 과거의 프레임의 화상 정보를 이용하여 부호화하는 화상은 「P 픽처」라고 불리며, 또한 미래의 프레임의 화상 정보도 이용하여 부호화하는 화상은 「B 픽처」라 불린다. I 픽처와 P 픽처는 또한 B 픽처를 조합하는 다양한 부호화·복호 방법이 채용되어 있다. I 픽처는, 압축 효율이 다른 것보다 낮지만, 그 프레임만의 화상 정보로 부호화나 복호가 완결되기 때문에, 반드시 다른 프레임 간 부호화의 기점으로서 필요하다. 부호화 효율을 높이기 위해서, I 픽처 1개에 대하여 1개 또는 복수의 P 픽처 또한 나아가 1개 또는 복수의 B 픽처가 조합된다.
특허문헌 1에는, 참조 화상을 기억해 두는 참조 메모리에의 액세스 빈도를 저감시킬 수 있는, 인코드 장치(화상 부호화 장치)가 개시되어 있다. 인코드 장치(100)는, 상기 문헌의 도 1에 도시된 바와 같이, 움직임 보상부(003)와 주파수 변환부(004) 등을 포함하여 구성되며, 움직임 보상부(003)는 중간 메모리(009)를 통해 참조 메모리(010)에 접속되어 있다. 인코드 장치(100)는 부호화 시에 움직임 보상부(003)가 사용하는 참조 프레임의 정보를 참조 메모리(010)로부터 판독하여 중간 메모리(009)에 보존하고 있다. 참조 메모리(010)는 시스템 내의 공용 SDRAM(Synchronous Dynamic Random Access Memory) 위에 놓이고, 중간 메모리(009)는 인코드 장치(100)의 전용 메모리로서 배치된다. 이 구성에 의해 중간 메모리(009)를 두지 않는 경우에 비하여, 참조 메모리(010)에의 액세스 빈도를 저감할 수 있다. 예를 들어 상기 문헌의 도 3에 도시된 바와 같이, P5(5번째로 입력된 프레임이며, P 픽처로서 부호화됨)를 부호화할 때에는 참조 메모리(010) 내의 I2를 중간 메모리(009)에 일단 판독하여 보존하고, P5의 부호화에 사용한다. B3 및 B4를 부호화할 때에는 참조 메모리(010) 내의 I2 및 P5를 중간 메모리(009)에 보존하여 B3 및 B4의 양쪽의 부호화에 동시에 이용한다. 원래 B3을 부호화할 때 I2와 P5를, 또한 B4를 부호화할 때에도 다시 I2와 P5를 참조 메모리(010)로부터 판독할 필요가 발생하는 바, B3과 B4가 동일한 프레임(여기서는 I2와 P5)의 동일한 영역을 참조하는 경우에, B3과 B4를 동시에 부호화함으로써 동일한 데이터를 사용할 수 있어, 원래 B4의 부호화 시에 필요한 참조 메모리(010)에의 액세스를 삭감하는 것이 가능하다.
특허문헌 2에는, 부호화 효율의 저하를 억제하면서, 부호화 연산량과 복호 연산량을 삭감할 수 있는, 화상 부호화 장치와 화상 복호 장치가 개시되어 있다. 입력 화상을 n×m 사이즈의 블록으로 분할한다. 또한 각 블록을 n1×m1 사이즈의 K개의 서브 블록으로 분할한다. 블록 내의 동일 위치에 있는 서브 블록만을 모은 분할 화상 Pk를 만든다(k=1 내지 K). 분할 화상 P0을 화면 내 부호화, 분할 화상 P1 내지 PK를 화면 간 부호화한다. Pk의 서브 블록 Bk의 참조 화상을 주변의 P0의 서브 블록 B0으로부터 화소의 상대 위치로부터 결정되는 필터로 만든다. 이에 의해, 종래의 화면 내 예측 부호화보다도 부호화 연산량을 억제할 수 있다.
일본 특허공개 제2009-111797호 공보 일본 특허공개 제2012-175332호 공보
특허문헌 1 및 2에 대하여 본 발명자가 검토한 결과, 이하와 같은 새로운 과제가 있다는 사실을 알게 되었다.
특허문헌 1에는, 참조 메모리(010)에의 액세스 빈도를 저감할 수 있는 화상 부호화 장치가 개시되어 있지만, 예를 들어 B 프레임의 부호화 시에 참조 메모리(010)에의 액세스를 완전히 없앨 수는 없으며, 메모리 액세스 저감의 효과가 충분하지 않다는 사실을 알게 되었다.
이와 같은 과제를 해결하기 위한 수단을 이하에 설명하지만, 그 밖의 과제와 신규 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
일 실시 형태에 의하면, 하기와 같다.
즉, 시계열의 복수의 화면을 부호화하는 화상 부호화 장치이며, 화면 내 부호화기와 화면 간 부호화기와 중간 버퍼를 구비한다. 화면 내 부호화기에 의해 생성되는 로컬 복호 화상은 참조 화상으로서 중간 버퍼에 유지되고, 로컬 복호 화상을 참조하는 화면 간 부호화는, 상기 로컬 복호 화상이 중간 버퍼에 유지되고 있는 기간 내에 실행된다. 상기 로컬 복호 화상을 그 후 다시 참조할 필요가 없는 경우에는, 로컬 복호 화상을 저장하기 위한 참조 프레임 메모리가 생략된다. 화상 복호 장치의 경우도 마찬가지로, 화면 내 복호기와 화면 간 복호기와 중간 버퍼를 구비한다. 화면 내 복호기에 의해 생성되는 로컬 복호 화상은 참조 화상으로서 중간 버퍼에 유지되고, 로컬 복호 화상을 참조하는 화면 간 복호는, 상기 로컬 복호 화상이 중간 버퍼에 유지되고 있는 기간 내에 실행된다. 상기 로컬 복호 화상을 그 후 다시 참조할 필요가 없는 경우에는, 로컬 복호 화상을 저장하기 위한 참조 프레임 메모리가 생략된다.
상기 일 실시 형태에 의해 얻어지는 효과를 간단히 설명하면 하기와 같다.
즉, 참조 프레임 메모리에의 액세스 빈도가 낮게 억제되고, 경우에 따라서는 참조 프레임 메모리가 생략된 구성이 가능하게 된다.
도 1은, 실시 형태 1의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
도 2는, 출력 제어 장치의 구성예를 나타내는 블록도이다.
도 3은, 실시 형태 1의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 4는, 실시 형태 1의 화상 부호화 장치의 다른 구성예를 나타내는 블록도이다.
도 5는, I 픽처 부호화의 설명도이다.
도 6은, P 픽처 부호화의 설명도이다.
도 7은, B 픽처 부호화의 설명도이다.
도 8은, 비교예에 있어서의 부호화의 처리 순서를 나타내는 설명도이다.
도 9는, 실시 형태 1에 있어서의 부호화의 처리 순서의 일례를 나타내는 설명도이다.
도 10은, 실시 형태 1에 있어서의 부호화의 처리 순서의 다른 예를 나타내는 설명도이다.
도 11은, 위치 제어부에 의한 제어예(대기 지시)를 나타내는 설명도이다.
도 12는, 위치 제어부에 의한 제어예(처리 허가)를 나타내는 설명도이다.
도 13은, 실시 형태 2의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
도 14는, 실시 형태 2의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 15는, 실시 형태 2의 위치 제어부에 의한 제어예를 나타내는 설명도이다.
도 16은, 실시 형태 3의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
도 17은, 실시 형태 3의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 18은, 실시 형태 3의 위치 제어부에 의한 제어예를 나타내는 설명도이다.
도 19는, 실시 형태 4, 실시 형태 5 및 실시 형태 6의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
도 20은, 실시 형태 4의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 21은, 화상의 프레임 구조를 나타내는 설명도이다.
도 22는, 화상의 필드 구조(톱 필드 퍼스트)를 나타내는 설명도이다.
도 23은, 화상의 필드 구조(보텀 필드 퍼스트)를 나타내는 설명도이다.
도 24는, 화상의 필드 분할을 나타내는 설명도이다.
도 25는, 실시 형태 4의 위치 제어부에 의한 제어예를 나타내는 설명도이다.
도 26은, 실시 형태 5의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 27은, 필드 분할된 화상의 부호화 처리의 동작을 나타내는 설명도이다.
도 28은, 부호화에 있어서의 필드 참조 방향의 예를 나타내는 설명도이다.
도 29는, 실시 형태 5의 화상 부호화 장치의 다른 구성예를 나타내는 블록도이다.
도 30은, 필드 분할된 화상의 부호화 처리의 동작을 나타내는 설명도이다.
도 31은, 부호화에 있어서의 필드 참조 방향의 일례를 나타내는 설명도이다.
도 32는, 부호화에 있어서의 필드 참조 방향의 다른 예를 나타내는 설명도이다.
도 33은, 실시 형태 6의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 34는, 화상의 세로 분할에 대한 설명도(프레임 구조)이다.
도 35는, 화상의 세로 분할에 대한 설명도(세로 분할된 좌우의 칼럼 화면)이다.
도 36은, 화상의 세로 분할을 나타내는 설명도이다.
도 37은, 실시 형태 6의 위치 제어부에 의한 제어예를 나타내는 설명도이다.
도 38은, 실시 형태 6의 화상 부호화 장치의 다른 구성예를 나타내는 블록도이다.
도 39는, 화상의 세로 분할에 대한 설명도(매크로 블록 페어)이다.
도 40은, 화상의 세로 분할에 대한 설명도(세로 분할된 매크로 블록 페어)이다.
도 41은, 세로 분할된 화상의 부호화 처리의 동작을 나타내는 설명도이다.
도 42는, 실시 형태 6의 화상 부호화 장치의 또 다른 구성예를 나타내는 블록도이다.
도 43은, 세로 분할된 화상의 부호화에 있어서의 참조 방향의 일례를 나타내는 설명도이다.
도 44는, 세로 분할된 화상의 부호화에 있어서의 참조 방향의 다른 예를 나타내는 설명도이다.
도 45는, 세로 분할된 화상의 부호화에 있어서의 참조 방향이 적절히 변경되는 예를 나타내는 설명도이다.
도 46은, 실시 형태 7의 화상 부호화 장치의 전체 구성의 일례를 나타내는 블록도이다.
도 47은, 도 46의 화상 부호화 장치의 구성예를 나타내는 블록도이다.
도 48은, 실시 형태 7의 화상 부호화 장치의 전체 구성의 다른 예를 나타내는 블록도이다.
도 49는, 도 45의 화상 부호화 장치의 구성의 일례를 나타내는 블록도이다.
도 50은, 실시 형태 7의 화상 부호화 장치의 다른 구성예를 나타내는 블록도이다.
도 51은, 실시 형태 8a의 화상 복호 장치의 전체 구성예를 나타내는 블록도이다.
도 52는, 실시 형태 8a의 화상 복호 장치의 구성예를 나타내는 블록도이다.
도 53은, 실시 형태 8b의 화상 복호 장치의 전체 구성예를 나타내는 블록도이다.
도 54는, 실시 형태 8b의 화상 복호 장치의 구성예를 나타내는 블록도이다.
도 55는, 실시 형태 9의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 56은, 실시 형태 10의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 57은, 실시 형태 11의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 58은, 실시 형태 12의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
1. 실시 형태의 개요
우선, 본원에서 개시되는 대표적인 실시 형태에 대하여 개요를 설명한다. 대표적인 실시 형태에 대한 개요 설명에서 괄호를 쳐서 참조하는 도면 중의 참조 부호는 그것이 부여된 구성 요소의 개념에 포함되는 것을 예시하는 것에 지나지 않는다.
〔1〕 <제1(화면 내) 부호화기+제2(화면 간) 부호화기+중간 버퍼>
본원에서 개시되는 대표적인 실시 형태는, 시계열의 복수의 화면을 부호화하는 화상 부호화 장치(100 내지 700 등)이며, 제1 부호화기(화면 내 부호화기(001) 등)와, 제2 부호화기(화면 간 부호화기(002) 등)와, 중간 버퍼(005, 006 등)와, 부호화 대상 화상 제어부(003, 004, 007 등)를 구비한다.
상기 제1 부호화기는, 부호화 대상의 화면 내의 화상 정보를 사용하여 상기 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입한다.
상기 제2 부호화기는, 부호화 대상의 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 화면의 화상 정보의 부호화를 행한다.
상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 중간 버퍼에 다음의 참조 화상이 기입되기 전에, 상기 제2 부호화기에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다.
이에 의해, 참조 프레임 메모리(103)에의 액세스를 최소한으로 억제할 수 있으며, 다른 실시 형태에서는, 참조 프레임 메모리를 생략할 수도 있다.
〔2〕<필드 분할(실시 형태 4)>
항〔1〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 짝수 번째의 화소 라인만으로 이루어지는 제1 필드와 홀수 번째의 화소 라인만으로 이루어지는 제2 필드로 이루어진다.
상기 부호화 대상 화상 제어부(043, 044)는, 상기 제1 필드와 상기 제2 필드를, 상기 제1 부호화기(040)와 상기 제2 부호화기(041)에 각각 공급한다.
상기 제1 부호화기는, 부호화 대상의 필드 내의 화상 정보를 사용하여 상기 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(045)에 기입한다.
상기 제2 부호화기는, 부호화 대상의 필드 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 필드의 화상 정보의 부호화를 행한다.
이에 의해, 참조 프레임 메모리(103)를 생략할 수도 있다.
〔3〕<보다 작은 단위로 필드 분할(실시 형태 5)>
항〔1〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 복수의 매크로 블록에 의해 구성된다. 상기 시계열의 복수의 화면의 각각은, 상기 복수의 매크로 블록 중 화소 라인에 직교하는 방향에서 서로 인접하는 2개의 매크로 블록에 포함되는 짝수 번째의 화소 라인만으로 이루어지는 제1 필드와, 상기 2개의 매크로 블록에 포함되는 홀수 번째의 화소 라인만으로 이루어지는 제2 필드를 포함한다.
상기 부호화 대상 화상 제어부(053, 054)는, 상기 제1 필드와 상기 제2 필드 중 한쪽을 상기 제1 부호화기(050)에 공급하고, 다른 쪽을 상기 제2 부호화기(051)에 공급한다.
상기 제1 부호화기는, 부호화 대상의 필드 내의 화상 정보를 참조하여 상기 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(052)에 기입한다.
상기 제2 부호화기는, 부호화 대상의 필드 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 필드의 화상 정보의 부호화를 행한다.
이에 의해, 중간 버퍼(052)를 보다 작은 기억 용량의 기억 소자로 구성할 수 있고, 아울러 부호화의 지연량도 낮게 억제할 수 있다.
〔4〕<참조 방향의 전환(실시 형태 5b)>
항〔3〕에 있어서, 상기 부호화 대상 화상 제어부(053, 058, 059)는, 상기 제1 필드와 상기 제2 필드 중 어느 한쪽을 상기 제1 부호화기(050)에 공급하고 다른 쪽을 상기 제2 부호화기(051)에 공급할지를, 상기 2개의 매크로 블록마다 판단하여 전환한다.
이에 의해, 보다 부호화 효율이 높은 참조 방향을 적절히 선택하여 적용할 수 있다.
〔5〕<세로 방향으로 분할(실시 형태 6)>
항〔1〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 각각이 복수의 화소로 이루어지는 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 복수의 매크로 블록에 의해 구성된다. 상기 시계열의 복수의 화면의 각각은, 상기 복수의 매크로 블록 중 화소 라인이 연신하는 방향에서 서로 인접하는 2개의 매크로 블록에 포함되는 각 화소 라인의 짝수 번째의 화소만으로 이루어지는 제1 칼럼 화면과, 상기 2개의 매크로 블록에 포함되는 각 화소 라인의 홀수 번째의 화소만으로 이루어지는 제2 칼럼 화면을 포함한다.
상기 부호화 대상 화상 제어부(063, 064)는, 상기 제1 칼럼 화면과 상기 제2 칼럼 화면 중 한쪽을 상기 제1 부호화기(060)에 공급하고, 다른 쪽을 상기 제2 부호화기(061)에 공급한다.
상기 제1 부호화기는, 부호화 대상의 칼럼 화면 내의 화상 정보를 참조하여 상기 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(065)에 기입한다.
상기 제2 부호화기는, 부호화 대상의 칼럼 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 칼럼 화면의 화상 정보의 부호화를 행한다.
이에 의해, 중간 버퍼(065)를 보다 작은 기억 용량의 기억 소자로 구성할 수 있어, 아울러 부호화의 지연량을 항〔3〕보다도 더 낮게 억제할 수 있다.
〔6〕<참조 방향의 전환>
항〔5〕에 있어서, 상기 부호화 대상 화상 제어부(063, 064, 068)는, 상기 제1 칼럼 화면과 상기 제2 칼럼 화면 중 어느 한쪽을 상기 제1 부호화기에 공급하고 다른 쪽을 상기 제2 부호화기에 공급할지를, 상기 2개의 매크로 블록마다 판단하여 전환한다.
이에 의해, 보다 부호화 효율이 높은 참조 방향을 적절히 선택하여 적용할 수 있다.
〔7〕<I 부호화기+P 부호화기+중간 버퍼(실시 형태 3)>
항〔1〕에 있어서, 상기 제1 부호화기는 I 픽처 부호화기(030)이고, 상기 제2 부호화기는 P 픽처 부호화기(031)이며, 상기 부호화 대상 화상 제어부(033, 034)는, 연속하는 2 화면을 상기 제1 부호화기와 상기 제2 부호화기에 공급하고, 병렬로 부호화를 실행시킨다.
이에 의해, I 픽처와 P 픽처를 교대로 포함하는, 부호화 스트림을 생성하는 화상 부호화 장치에 있어서, 참조 프레임 메모리를 생략할 수 있다.
〔8〕<위치 제어 회로(실시 형태 3)>
항〔7〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어진다.
상기 제1 부호화기(030)는, 매크로 블록마다 상기 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(035)에 기입하고, 상기 제2 부호화기(031)는, 상기 참조 화상 중 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행한다.
상기 부호화 대상 화상 제어부(032)는, 상기 제1 부호화기(030)로부터 상기 중간 버퍼(035)에 상기 소정 범위의 매크로 블록의 참조 화상의 기입이 완료된 후에, 상기 제2 부호화기(031)에 상기 부호화를 개시시킨다.
이에 의해, P 픽처 부호화기에 부호화를 개시시킬 때까지의 대기 시간을, 필요 최소한으로 억제할 수 있어, 저지연의 화상 부호화 장치 전체를 제공할 수 있다.
〔9〕<I 부호화기+P 부호화기+B 부호화기+중간 버퍼(실시 형태 2)>
항〔1〕에 있어서, 상기 제1 부호화기는 I 픽처 부호화기(020)이며, 상기 제2 부호화기는 P 픽처 부호화기(021)와 B 픽처 부호화기(022)를 포함하여 구성되고, 상기 중간 버퍼를 제1 중간 버퍼(025)로 하고, 화상 부호화 장치(200)는 제2 중간 버퍼(026)를 더 구비한다.
상기 I 픽처 부호화기(020)는, 공급되는 제1 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(025)에 기입한다.
상기 P 픽처 부호화기(021)는, 공급되는 제2 화면 내의 화상 정보와 상기 제1 로컬 복호 화상을 참조하여 상기 제2 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제2 중간 버퍼(026)에 기입한다.
상기 B 픽처 부호화기(022)는, 공급되는 제3 화면 내의 화상 정보와 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 상기 제3 화면의 화상 정보의 부호화를 행한다.
상기 부호화 대상 화상 제어부(027)는, 상기 I 픽처 부호화기(020)로부터 상기 제1 중간 버퍼(025)로 다음의 제1 로컬 복호 화상이 기입되기 전에, 상기 P 픽처 부호화기(021)에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다. 또한, 상기 부호화 대상 화상 제어부(028)는, 상기 P 픽처 부호화기(021)로부터 상기 제2 중간 버퍼(026)로 다음의 제2 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 부호화기(022)에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다. 이에 의해, I 픽처와 P 픽처와 B 픽처를 순차 포함하는, 부호화 스트림을 생성하는 화상 부호화 장치(200)에 있어서, 참조 프레임 메모리(103)를 생략할 수 있다. 이때, P 픽처는 I 픽처의 로컬 복호 화상을 참조 화상으로서 참조하고, B 픽처는 I 픽처의 로컬 복호 화상과 P 픽처의 로컬 복호 화상을 참조 화상으로서 참조한다. I 픽처와 P 픽처와 B 픽처의 부호화는 병렬로 실행된다. 동일한 I 픽처의 로컬 복호 화상과 P 픽처의 로컬 복호 화상을 참조 화상으로서 참조하는, 복수의 B 픽처 부호화기를 포함하여 구성되어도 된다.
〔10〕<위치 제어 회로(실시 형태 2)>
항〔9〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어진다.
상기 I 픽처 부호화기(020)는, 매크로 블록마다 상기 부호화를 행하고, 상기 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(025)에 기입한다.
상기 P 픽처 부호화기(021)는, 상기 제1 로컬 복호 화상 중 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행하고, 상기 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제2 중간 버퍼(026)에 기입한다.
상기 B 픽처 부호화기(022)는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상 중 각각 상기 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행한다.
상기 부호화 대상 화상 제어부(027)는, 상기 I 픽처 부호화기로부터 상기 제1 중간 버퍼로의 상기 소정 범위의 매크로 블록의 제1 로컬 복호 화상의 기입이 완료된 후에, 상기 P 픽처 부호화기에 부호화를 개시시킨다. 또한, 상기 부호화 대상 화상 제어부(028)는, 상기 P 픽처 부호화기(021)로부터 상기 제2 중간 버퍼(026)로의 상기 소정 범위의 매크로 블록의 제2 로컬 복호 화상의 기입이 완료된 후에, 상기 B 픽처 부호화기(022)에 부호화를 개시시킨다.
이에 의해, P 픽처 부호화기(021)와 B 픽처 부호화기(022)에 부호화를 개시시킬 때까지의 대기 시간을, 필요 최소한으로 억제할 수 있어, 저지연의 화상 부호화 장치(200)를 제공할 수 있다.
〔11〕<I/P 부호화기+n×B 부호화기+2×중간 버퍼+참조 메모리(실시 형태 1)>
항〔1〕에 있어서, 화상 부호화 장치(100)는, 상기 제1 부호화기(001)는 I 픽처 부호화기 또는 P 픽처 부호화기로서 동작하고, 상기 제2 부호화기(002)는 B 픽처 부호화기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼(006)로 하고, 제3 중간 버퍼(005)를 더 구비하여, 참조 메모리(103)가 접속된다.
상기 제1 부호화기(001)는, I 픽처 부호화기로서 동작할 때에는, 공급되는 제1 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(006)와 상기 참조 메모리(103)에 기입한다.
상기 부호화 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리(103)로부터 판독하여 상기 제3 중간 버퍼(005)에 저장한다.
상기 제1 부호화기(001)는, P 픽처 부호화기로서 동작할 때에는, 상기 제3 중간 버퍼(005)에 저장되는 상기 제1 로컬 복호 화상을 참조하여 공급되는 제2 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(006)에 기입한다.
상기 B 픽처 부호화기는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 공급되는 제3 화면의 부호화를 행한다.
상기 부호화 대상 화상 제어부(007)는 상기 제1 부호화기(001)로부터 상기 제1 중간 버퍼(006)에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 또는 제2 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 부호화기(002)에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다.
이에 의해, I 픽처의 부호화와 B 픽처의 부호화, P 픽처의 부호화와 B 픽처의 부호화를, 각각 병렬화할 수 있어, 참조 메모리(103)의 액세스 빈도를 저감할 수 있다. I 픽처의 로컬 복호 화상은, 일단 참조 메모리에 저장된 후에 제3 중간 버퍼(005)에 판독되어, P 픽처의 부호화에 있어서 참조 화상으로서 참조되고, 병렬로 B 픽처의 부호화에 있어서도 참조 화상으로서 참조된다. P 픽처의 로컬 복호 화상은, 제1 중간 버퍼에 저장되고, 상기 B 픽처의 부호화에 있어서 참조 화상으로서 참조된다. 이와 같이, I 픽처의 부호화 또는 P 픽처의 부호화와, 동일한 I 픽처의 로컬 복호 화상 또는 P 픽처의 로컬 복호 화상을 참조하는, B 픽처의 부호화가 병렬화되고, 참조 메모리로부터의 로컬 복호 화상의 판독 횟수가 최소한으로 억제된다.
〔12〕<위치 제어 회로(실시 형태 1)>
항〔11〕에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어진다.
상기 제1 부호화기(001)는, 매크로 블록마다 부호화를 행하고, P 픽처 부호화기로서 동작할 때 상기 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(006)에 기입한다.
상기 B 픽처 부호화기(002)는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상 중 각각 상기 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행한다.
상기 부호화 대상 화상 제어부(007)는, 상기 제1 부호화기(001)로부터 상기 제1 중간 버퍼(006)로의 상기 소정 범위의 매크로 블록의 제2 로컬 복호 화상의 기입이 완료된 후에, 상기 B 픽처 부호화기(002)에 부호화를 개시시킨다.
이에 의해, B 픽처 부호화기(002)에 부호화를 개시시킬 때까지의 대기 시간을, 필요 최소한으로 억제할 수 있어, 저지연의 화상 부호화 장치(100)를 제공할 수 있다.
〔13〕<다안(多眼) 부호화(실시 형태 7)>
항〔1〕에 있어서, 상기 시계열의 복수의 화면은 다안의 시점에서 본 각각 시계열의 복수의 화면을 포함하며, 하나의 시점에서 본 시계열의 화면을 주 화면으로 하고, 다른 시점에서 본 시계열의 화면을 부 화면으로 한다.
상기 제1 부호화기(071)는, 상기 주 화면을 부호화 대상으로 하고, 부호화 대상의 주 화면 내의 화상 정보를 참조하여 상기 주 화면의 화상 정보의 부호화를 행하여, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(076)에 기입한다.
상기 제2 부호화기(072)는, 상기 주 화면과 대응하는 시각의 부 화면을 부호화 대상으로 하고, 부호화 대상의 부 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 부 화면의 화상 정보의 부호화를 행한다.
이에 의해, 다안 부호화를 행하는 화상 부호화 장치(700)에 있어서, 참조 메모리(103)를 생략할 수 있다.
〔14〕<다안 부호화=주 화면용 I/P 부호화기+부 화면용 B 부호화기+제1 & 제3 중간 버퍼+참조 프레임 메모리(실시 형태 7)>
항〔1〕에 있어서, 상기 시계열의 복수의 화면은 다안의 시점에서 본 각각 시계열의 복수의 화면을 포함하며, 하나의 시점에서 본 시계열의 화면을 주 화면으로 하고, 다른 시점에서 본 시계열의 화면을 부 화면으로 한다. 상기 제1 부호화기(071-1)는 베이스 뷰 부호화기로서 동작하고, 상기 제2 부호화기(071-2)는 인터 뷰 부호화기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼(076-1)로 하고, 제3 중간 버퍼(075)를 더 구비하며, 참조 메모리(103)가 접속된다.
상기 제1 부호화기(071-1)는, 공급되는 제1 주 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(076-1)와 상기 참조 메모리(103)에 기입한다.
상기 부호화 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리(103)로부터 판독하여 상기 제3 중간 버퍼(075)에 저장한다.
상기 제1 부호화기(071-1)는, 상기 제1 주 화면의 다음의 제2 주 화면의 부호화를 행할 때에는, 상기 제3 중간 버퍼에 저장되는 상기 제1 로컬 복호 화상을 참조하여 공급되는 상기 제2 주 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(076-1)에 기입한다.
상기 제2 부호화기(071-2)는, 상기 제2 로컬 복호 화상을 참조하여 공급되는 상기 제1 주 화면에 대응하는 제1 부 화면의 화상 정보의 부호화를 행한다.
상기 부호화 대상 화상 제어부(077-2)는, 상기 제1 부호화기로부터 상기 제1 중간 버퍼(076-1)에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 로컬 복호 화상이 기입되기 전에, 상기 제2 부호화기(071-2)에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다.
이에 의해, 주 화면의 I 픽처 부호화와 다음 주 화면의 B 픽처의 부호화, 부 화면의 인터 뷰 부호화와 다음의 부 화면의 인터 뷰 부호화를, 각각 병렬화할 수 있어, 항〔11〕과 마찬가지로, 참조 메모리(103)의 액세스 빈도를 저감할 수 있다.
〔15〕<제1(화면 내) 복호기+제2(화면 간) 복호기+중간 버퍼>
본원에서 개시되는 대표적인 실시 형태는, 공급되는 제1 및 제2 부호화 스트림으로부터 시계열의 복수의 화면을 복호하는 화상 복호 장치(800, 810)이며, 제1 복호기(화면 내 복호기(081))와, 제2 복호기(화면 간 복호기(082))와, 중간 버퍼(086)와, 복호 대상 화상 제어부(083, 084, 087)를 구비한다.
상기 제1 복호기(081)는, 상기 제1 부호화 스트림을 참조하여 대응하는 화면의 화상 정보의 복호를 행하고, 상기 복호의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼(086)에 기입한다.
상기 제2 복호기(082)는, 상기 제2 부호화 스트림과 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 제2 부호화 스트림에 대응하는 화면의 화상 정보의 복호를 행한다.
상기 복호 대상 화상 제어부(087)는, 상기 제1 복호기로부터 상기 중간 버퍼에 다음의 참조 화상이 기입되기 전에, 상기 제2 복호기에 의한 상기 참조 화상을 참조하는 화면의 복호를 개시시킨다.
이에 의해, 화상 복호 장치에 있어서, 참조 메모리(803)에의 액세스를 최소한으로 억제할 수 있고, 다른 실시 형태에서는, 참조 메모리를 생략할 수도 있다.
〔16〕<I 복호기+P 복호기+중간 버퍼(실시 형태 8b)>
항〔15〕에 있어서, 상기 제1 복호기는 I 픽처 복호기(088)이며, 상기 제2 복호기는 P 픽처 복호기(089)이다.
상기 복호 대상 화상 제어부(083, 084)는, 연속하는 2 화면에 대응하는 제1 부호화 스트림과 제2 부호화 스트림을 각각 상기 제1 복호기(088)와 상기 제2 복호기(089)에 공급하고, 병렬로 복호를 실행시킨다.
이에 의해, I 픽처와 P 픽처를 교대로 포함하는, 부호화 스트림을 복호하는 화상 복호 장치에 있어서, 참조 메모리를 생략할 수 있다.
〔17〕<I/P 복호기+n×B 복호기+2×중간 버퍼+참조 메모리(실시 형태 8a)>
항〔15〕에 있어서, 상기 제1 복호기(081)는 I 픽처 복호기 또는 P 픽처 복호기로서 동작하고, 상기 제2 복호기(082)는 B 픽처 복호기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼(086)로 하고, 상기 화상 복호 장치(800)는 제3 중간 버퍼(085)를 더 구비하며, 참조 메모리(803)가 접속된다.
상기 제1 복호기(081)는, I 픽처 복호기로서 동작할 때에는, 제1 화면에 대응하는 부호화 스트림의 복호를 행하고, 상기 복호의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(086)와 상기 참조 메모리(803)에 기입한다.
상기 복호 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리(803)로부터 판독하여 상기 제3 중간 버퍼(085)에 저장한다.
상기 제1 복호기(081)는, P 픽처 복호기로서 동작할 때에는, 상기 제3 중간 버퍼(085)에 저장되는 상기 제1 로컬 복호 화상을 참조하여 제2 화면에 대응하는 부호화 스트림의 복호를 행하고, 상기 복호의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(086)에 기입한다.
상기 B 픽처 복호기(082)는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 공급되는 제3 화면에 대응하는 부호화 스트림의 복호를 행한다.
상기 복호 대상 화상 제어부(087)는, 상기 제1 복호기(081)로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 복호기(082)에 의한 상기 참조 화상을 참조하는 화면의 복호를 개시시킨다.
이에 의해, I 픽처의 복호와 B 픽처의 복호, P 픽처의 복호와 B 픽처의 복호를, 각각 병렬화할 수 있어, 참조 메모리의 액세스 빈도를, 항〔11〕에 기재되는 화상 부호화 장치에 있어서의 것과 마찬가지로, 저감할 수 있다.
〔18〕<화상 통신 시스템(실시 형태 9)>
본원에서 개시되는 대표적인 실시 형태는, 화상 부호화 장치(100)와 출력 제어 장치(104)를 포함하는 송신 장치(1000, 1100, 1200, 1300)와, 송신로(1002)와, 화상 복호 장치(800, 805, 806, 807)를 포함하는 수신 장치(1001, 1101, 1201, 1301)를 구비한다.
상기 화상 부호화 장치(100 등)는, 시계열의 복수의 화면을 부호화하는 화상 부호화 장치이며, 제1 부호화기(001 등)와, 제2 부호화기(002 등)와, 중간 버퍼(005, 006 등)와, 부호화 대상 화상 제어부(003, 004, 007 등)를 구비한다. 상기 제1 부호화기는, 부호화 대상의 화면 내의 화상 정보를 참조하여 상기 화면의 화상 정보의 부호화를 행하여 제1 부호화 비트열을 출력하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입한다.
상기 제2 부호화기는, 부호화 대상의 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 화면의 화상 정보의 부호화를 행하여 제2 부호화 비트열을 출력한다.
상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 중간 버퍼로 다음의 참조 화상이 기입되기 전에, 상기 제2 부호화기에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다.
상기 출력 제어 장치는, 상기 제1 부호화 비트열과 상기 제2 부호화 비트열을 시분할 다중하여 부호화 스트림으로서 상기 송신로로 송출한다.
상기 수신 장치는, 상기 송신로로부터 입력되는 상기 부호화 스트림을 상기 화상 복호 장치에 공급하여 복호시킨다.
이에 의해, 저지연의 화상 통신 시스템을 제공할 수 있다. 또한, 항〔1〕과 마찬가지로, 화상 부호화 장치에 있어서의 참조 메모리에의 액세스를 최소한으로 억제할 수 있고, 다른 실시 형태에서는, 참조 메모리를 생략할 수도 있다.
〔19〕<부호화 비트열의 멀티플렉스(실시 형태 10)>
항〔18〕에 있어서, 상기 출력 제어 장치(104)는 상기 제1 부호화 비트열과 상기 제2 부호화 비트열을, 픽처보다도 미세한 단위로 시분할 다중하여 부호화 스트림으로서 상기 송신로로 송출한다.
상기 수신 장치는, 입력 제어 장치(801)를 더 갖는다.
상기 입력 제어 장치는, 상기 송신로로부터 입력되는 상기 부호화 스트림을 디멀티플렉싱(833)하여, 상기 제1 부호화 비트열에 대응하는 제1 부호화 비트 스트림과, 상기 제2 부호화 비트열에 대응하는 제2 부호화 비트 스트림으로 분리하고, 상기 제1 부호화 비트 스트림과 상기 제2 부호화 비트 스트림을 상기 화상 복호 장치(805)에 공급한다.
이에 의해, 수신 장치는, 송신로로부터 수신한 부호화 스트림으로부터, 부호화 표준에 준거하는 제1 및 제2 부호화 비트 스트림을 재구성할 수 있고, 따라서 범용의 화상 복호 장치에 의해, 화상을 복호할 수 있다.
〔20〕<부호화 비트열의 멀티플렉스(실시 형태 12)>
항〔19〕에 있어서, 상기 화상 복호 장치는, 제1 복호기(081)와, 제2 복호기(082)와, 제1 중간 버퍼(086)와, 제3 중간 버퍼(085)와, 복호 대상 화상 제어부(083, 084, 087)를 구비하고, 참조 메모리(803)가 접속된다.
상기 제1 복호기(081)는, I 픽처 복호기 또는 P 픽처 복호기로서 동작하고, I 픽처 복호기로서 동작할 때에는, 제1 화면에 대응하는 제1 부호화 스트림의 복호를 행하고, 상기 복호의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(086)와 상기 참조 메모리(803)에 기입한다.
상기 복호 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리(803)로부터 판독하여 상기 제3 중간 버퍼(085)에 저장한다.
상기 제1 복호기(081)는, P 픽처 복호기로서 동작할 때에는, 상기 제3 중간 버퍼(085)에 저장되는 상기 제1 로컬 복호 화상을 참조하여 제3 화면에 대응하는 제1 부호화 스트림의 복호를 행하고, 상기 복호의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼(086)에 기입한다.
상기 제2 복호기는 B 픽처 복호기로서 동작하고, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 제2 화면에 대응하는 제2 부호화 스트림의 복호를 행한다.
상기 복호 대상 화상 제어부(087)는, 상기 제1 복호기(081)로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 복호기에 의한 상기 로컬 복호 화상을 참조하는 화면의 복호를 개시시킨다.
상기 복호 대상 화상 제어부(087)는, 연속하는 제1 화면과 제2 화면과 제3 화면에 각각 대응하는 제1 부호화 스트림과 제2 부호화 스트림과 제1 부호화 스트림을 상기 제1 복호기와 상기 제2 복호기에 순차 공급하고, 병렬로 복호를 실행시킨다.
이에 의해, 항〔11〕에 기재되는 화상 부호화 장치(100 등)와 항〔17〕에 기재되는 화상 복호 장치(800 등)를 조합한, 저지연의 화상 통신 시스템을 제공할 수 있다. 화상 부호화 장치에서는, I 픽처의 부호화와 B 픽처의 부호화, P 픽처의 부호화와 B 픽처의 부호화를, 각각 병렬화할 수 있어, 항〔11〕과 마찬가지로 참조 메모리(103)의 액세스 빈도를 저감할 수 있다. 화상 복호 장치에서도, I 픽처의 복호와 B 픽처의 복호, P 픽처의 복호와 B 픽처의 복호를, 각각 병렬화할 수 있어, 항〔17〕과 마찬가지로 참조 메모리(803)의 액세스 빈도를 저감할 수 있다.
2. 실시 형태의 상세
실시 형태에 대하여 더 상세히 설명한다.
〔실시 형태 1〕
본원에서 개시되는 대표적인 실시 형태는, 시계열의 복수의 화면을 부호화하는 화상 부호화 장치이며, 화면 내 부호화기와, 화면 간 부호화기와, 중간 버퍼와, 부호화 대상 화상 제어부를 구비한다. 여기서 「화면」이란, 프레임, 필드 등에 한하지 않고, 그것을 구성하는 블록, 매크로 블록 등, 부호화나 복호의 단위가 되는 한 묶음의 화상을 가리킨다.
화면 내 부호화기는, 부호화 대상의 화면 내의 화상 정보를 참조하여 상기 화면의 화상 정보의 부호화를 행하고, 그 부호화의 결과로부터 예를 들어 로컬 복호 화상 등의 참조 화상을 생성하여, 중간 버퍼에 기입한다. 예를 들어 I 픽처의 부호화기가 이에 상당한다. 화면 내 부호화기는, 부호화 대상의 화면 이외의 화면으로부터 생성된 참조 화상(로컬 복호 화상)을 참조하여 상기 화면의 화상 정보의 부호화를 행하는, 화면 간 부호화(예를 들어 P 픽처나 B 픽처의 부호화) 기능을 더 구비하여도 된다.
화면 간 부호화기는, 부호화 대상의 화면 내의 화상 정보와 중간 버퍼에 저장되는 참조 화상(로컬 복호 화상)을 참조하여 상기 화면의 화상 정보의 부호화를 행한다. 예를 들어 움직임 보상을 수반하는 P 픽처나 B 픽처의 부호화기가 이에 상당한다.
부호화 대상 화상 제어부는, 화면 내 부호화기로부터 중간 버퍼에 다음의 화면의 부호화에 수반하여 생성된 참조 화상이 기입되기보다도 전에, 화면 간 부호화기에 의한 상기 참조 화상을 참조하는 화면의 부호화를 개시시킨다.
이에 의해, 참조 화상(로컬 복호 화상)을 일단 참조 프레임 메모리에 저장한 후에, 그것을 참조하는 부호화(화면 간 부호화)의 전에 다시 판독하여 참조할 필요가 없어지므로, 참조 프레임 메모리에의 액세스를 최소한으로 억제할 수 있고, 다른 실시 형태에서는, 참조 프레임 메모리를 생략할 수도 있다. 동일한 참조 화상을 참조하는 복수의 부호화 처리를 동시에 병렬로 실행함으로써, 동일한 참조 화상이 몇 번이나 참조 프레임 메모리로부터 판독되지 않고, 참조 프레임 메모리에의 액세스를 최소한으로 억제할 수 있는 것이다.
이상은 기본적인 기술 사상이며, 다양한 실시 형태에 적용할 수 있다. 실시 형태 1 내지 실시 형태 7에 구체적인 형태를 나타내지만, 이에 제한되는 것은 아니다. 또한, 대응하는 기술 사상에 기초하는 화상 복호 장치가 실시 형태 8에, 화상 통신 시스템이 실시 형태 9 내지 12에 각각 개시되지만, 화상 복호 장치와 화상 통신 시스템에 대해서도, 개시되는 실시 형태에 제한되는 것이 아니라, 이밖에 다양한 형태로 실시될 수 있다.
이하에 구체예를 들어, 보다 상세히 설명한다.
<I/P 부호화기+n×B 부호화기+2×중간 버퍼+참조 프레임 메모리>
도 1은, 실시 형태 1의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이며, 도 2는, 출력 제어 장치(104)의 구성예를 나타내는 블록도이다. 본원 명세서가 인용하는 각 블록도에 있어서의 신호선은, 1비트 또는 복수 비트의 신호선으로 실장되지만, 버스 기술은 생략된다.
실시 형태 1의 화상 부호화 장치의 전체 구성은, 입력 화상 공급 장치(101)와, 입력 화상 메모리(102)와, 부호화 장치 A(100)와, 참조 프레임 메모리(103)와, 출력 제어 장치(104)를 포함하여 구성된다. 입력 화상 공급 장치(101)는, 부호화 대상의 원 화상을 공급하는 장치이며, 예를 들어 카메라 등의 촬상 장치이다. 입력 화상 메모리(102)는, 입력 화상 공급 장치(101)로부터 공급된 원 화상을 유지하고, 참조 프레임 메모리(103)는, 로컬 복호 화상 등의 참조 화상을 유지한다. 입력 화상 메모리(102)와 참조 프레임 메모리(103)와는 별개의 메모리로서 도시되지만, 1개의 메모리로 실장되어도 되며, 예를 들어 시스템 전체에서 공유되는 외부의 SDRAM에 어드레스 맵핑되어 실장된다. 부호화 장치 A(100)는, 부호화 대상의 원 화상을, 부호화의 단위 및 부호화의 순서에 맞춰서, 입력 화상 메모리(102)로부터 판독하여 부호화를 행하고, 그 과정에서 생성되는 로컬 복호 화상 등의 참조 화상을 참조 프레임 메모리(103)에 유지시켜서, 부호화의 과정에서 필요한 참조 화상을 참조 프레임 메모리(103)로부터 판독하여 참조한다. 부호화 장치 A(100)는, 부호화의 결과, 복수의 부호화 비트열을 출력하고, 출력 제어 장치(104)는, 이 복수의 부호화 비트열로부터 부호화 스트림을 생성한다. 도 1에는 제1 및 제2 부호화 비트열이 예시되지만, 또한 다수의 부호화 비트열이 생성, 출력되도록 구성되어도 된다. 출력 제어 장치(104)는 도 2에 도시된 바와 같이, 제1 부호화 비트열을 일시 보존하는 제1 출력 버퍼(010)와 제2 부호화 비트열을 일시 보존하는 제2 출력 버퍼(011)와 그들을 전환하여 부호화 스트림을 생성하는 스위치(012)로 이루어진다.
도 3은, 실시 형태 1의 부호화 장치 A(100)의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 입력 화상 메모리(102)와 참조 프레임 메모리(103)와 출력 제어 장치(104)도 함께 도시된다. 도 1과 동일한 구성 요소는 동일한 부호를 부여하여 설명을 생략한다. 또한, 입력 화상 메모리(102)와 참조 프레임 메모리(103)에는, 각각 원화면 0, 1, …2n-1, 2n, …과 참조면 X와 Y가 유지되는 모습이 모식적으로 도시된다. 여기에서 n은 임의의 자연수이며, 2n-1은 홀수 프레임, 2n은 짝수 프레임을 가리키는 것으로 한다.
부호화 장치 A(100)는, I/P 부호화기(001)와, B 부호화기(002)와, 입력 제어부(003)와, 스위치(004)와, 제3 중간 버퍼(005)와, 제1 중간 버퍼(006)와, 위치 제어부(007)를 포함하여 구성된다. I/P 부호화기(001)는, I 픽처 또는 P 픽처의 부호화를 행하는 부호화기이며, B 부호화기(002)는, B 픽처의 부호화를 행하는 부호화기이다. I 픽처, P 픽처 및 B 픽처에 대해서는 후술한다. 입력 제어부(003)는 스위치(004)를 제어하여, 입력 화상 메모리(102)로부터 원화면을 판독하고, I/P 부호화기(001)와 B 부호화기(002)에 공급한다. I/P 부호화기(001)는, 부호화의 과정에서 생성하는 참조 화상을, 참조 프레임 메모리(103)에 기입하는 것과 병행하여, 제1 중간 버퍼(006)에 일시 보존한다. 제3 중간 버퍼(005)는, 참조 프레임 메모리(103)로부터 적절히 판독한 참조 화상(참조면)을 일시 보존한다. I/P 부호화기(001)가 P 픽처의 부호화를 행할 때에는, 제3 중간 버퍼(005)에 보존되어 있는 참조 화상(참조면)을 참조하고, B 부호화기(002)가 B 픽처의 부호화를 행할 때에는, 제1 중간 버퍼(006)에 일시 보존되어 있는 참조 화상(참조면)과, 제3 중간 버퍼(005)에 보존되어 있는 참조 화상(참조면)을 참조한다. 위치 제어부(007)는, I/P 부호화기(001)와 B 부호화기(002)의 처리 위치, 즉, 부호화에서의 처리 대상의 화상 데이터의 위치를 제어한다. 상세는 후술한다.
I/P 부호화기(001)는, I 픽처 부호화와 P 픽처 부호화만을 행하는 부호화기일 필요는 없으며, B 픽처 부호화도 포함하는 I/P/B 부호화기이어도 된다. 마찬가지로, B 부호화기(002)도 B 픽처 부호화만을 행하는 부호화기가 아니라, I/P/B 부호화기이어도 된다. 또한, B 부호화기는 1개가 아니어도 된다. B 부호화기를 N개 탑재함으로써 2개의 P 픽처(또는 I 픽처)의 사이의 B 픽처의 수를 N매로 할 수 있다. 그 때, 입력이 되는 참조 영역 X 및 참조 영역 Y는 N개의 B 부호화기에서 공통이며, N개의 B 부호화기는 제3 중간 버퍼(005) 및 제1 중간 버퍼(006)를 공유할 수 있다. 동일한 I 또는 P 픽처의 조의 사이에 끼워지는 복수(N매)의 B 픽처는, 공통적으로 상기 I 또는 P 픽처의 조의 부호화 과정에서 생성되는 참조 화상(로컬 부호 화상)을 참조한다. 따라서, 그 복수(N매)의 B 픽처의 부호화가 실행되고 있는 기간은 계속해서, 그들이 참조하는 참조 화상(로컬 부호 화상)을 제3 중간 버퍼(005)와 제1 중간 버퍼(006)에 유지하고 있으면 되며, 참조 프레임 메모리(103)에 액세스하여 다른 참조 화상을 판독할 필요는 없다. 그 일례로서 도 4에 N=2의 경우의 구성을 나타낸다.
도 4는, 실시 형태 1의 부호화 장치 A(100)의 다른 구성예를 나타내는 블록도이다. 도 3과 마찬가지로, 입력 화상 공급 장치(101)와 입력 화상 메모리(102)와 참조 프레임 메모리(103)와 출력 제어 장치(104)도 함께 도시된다. 부호화 장치 A(100)는 I/P 부호화기(001)와, 입력 제어부(003)와, 스위치(004)와, 제3 중간 버퍼(005)와, 제1 중간 버퍼(006)와, 위치 제어부(007)를 포함하여 구성되며, 도 3과의 차이는, N=2에 대응하여 2개의 B 부호화기(002-1과 002-2)를 설치하고 있는 점이다. 2개의 B 부호화기(002-1과 002-2)는, 동일한 참조 화상을 참조하기 위해서, 제1 중간 버퍼(006)와 제3 중간 버퍼(005)로부터는 각각 동일한 참조면의 화상 데이터가 공급된다. 2개의 B 부호화기(002-1과 002-2)는, 각각의 부호화 비트열, B 부호화 비트열 1과 B 부호화 비트열 2를 출력 제어 장치(104)로 출력한다. 출력 제어 장치(104)는 도 3과 달리 3 입력으로 되며, I/P 부호화 비트열과 B 부호화 비트열 1과 B 부호화 비트열 2로부터 부호화 스트림을 생성한다. 동일한 I 또는 P 픽처의 조의 사이에 끼워지는 B 픽처의 수가 증가하면, B 부호화기를 더 늘려서, 출력 제어 장치(104)의 입력 수를 늘림으로써, 대응할 수 있다.
화상 부호화 장치의 동작에 대하여 설명한다.
우선, I 픽처, P 픽처 및 B 픽처에 대하여 설명한다. 도 5 내지 도 7은, 각각 I 픽처, P 픽처 및 B 픽처의 부호화에 대한 설명도이다. I 픽처, P 픽처 및 B 픽처는 동화상 부호화 방식에서 채용되는 픽처 타입이다. I 픽처는, 화면 내의 화상 정보를 이용한 화면 내 예측에 의해 부호화를 행하는 픽처 타입이다. P 픽처는, 1개의 참조면에서 화면 간 예측을 행하는 부호화의 픽처 타입이다. B 픽처는, 2개의 참조면에서 화면 간 예측을 행할 수 있는 부호화의 픽처 타입이다. 도 5 내지 도 7은, 화면이 촬영 순서로 도시되고, 좌측 방향이 과거, 우측 방향이 미래이다. 도 5에 도시된 I 픽처 I0에서는, 화면 내의 화상 정보를 이용한 화면 내 예측에 의해 부호화를 행한다. 도 6에 도시된 P 픽처 P3에서는, I0을 참조면으로 하는 화면 간 예측을 수반하는 부호화를 행한다. 도 7에 도시한 B 픽처 B1에서는, 과거의 화면인 I0을 참조면으로 하는 화면 간 예측과, 미래의 화면인 P3을 참조면으로 하는 화면 간 예측을 수반하는 부호화가 행해진다. 여기서, 도시는 생략되었지만, B 픽처 B2도 동일하게 I0과 P3을 참조 화면으로 하고 있다. P 픽처는 과거의 1 화면을 참조하고, B 픽처는 과거와 미래의 1매씩을 참조할 수 있다. 복수의 I 픽처의 사이의 P 픽처의 수, 복수의 I 또는 P 픽처의 사이에 끼워지는 B 픽처의 수는, 각각 임의이다. 단, H.264 등 부호화 표준의 종류에 따라서는, 예를 들어 과거 2 화면으로부터의 참조도 가능하며, 본 실시 형태를 비롯하여, 본원에서 개시되는 각 실시 형태에서는, 부호화 순서를 규정하는 것은 아니다. 실제로 본원의 부호화 장치로 부호화를 행하는 경우에는, 참조되는 측의 화면이 참조하는 측의 화면보다도 먼저 부호화되도록 순서를 교체하여 부호화 장치에 입력한다.
도 3에 도시된 화상 부호화 장치에 의해, IBPBPB…와 같이 I 픽처 또는 P 픽처의 사이에 B 픽처가 1개 들어가도록 부호화하는 경우의 동작에 대하여 설명한다. 입력 화상 메모리(102)에는 원화면 0, 원화면 1, …원화면(2n-1), 원화면(2n), …과 같이, 시계열로 부호화 대상의 원화면이 입력 화상 공급 장치(101)로부터 공급된다. IBPBPB…로 부호화하는 경우, 원화면 0이 I 픽처, 원화면 1이 B 픽처, 원화면 2가 P 픽처로 되고, 이후, 홀수 번째의 원화면(2n-1)이 B 픽처 짝수 번째의 원화면(2n)이 I 픽처 또는 P 픽처로서 부호화된다(n은 1 이상의 정수) . 여기서 원화면(2n)은 P 픽처로서 부호화되는 것으로 하고, P 픽처(2n)는 화면(2n-2)을 참조면으로서 사용하고, B 픽처(2n-1)는 화면(2n) 및 화면(2n-2)을 참조면으로서 사용한다.
부호화 장치 A(100)는, 2 픽처씩 병렬로 부호화한다. 일반적으로, 부호화는 화면을 직사각형으로 구획한 블록 단위로 행해진다. 이 처리 단위 블록을 「매크로 블록」(이하 「MB」)이라 칭한다. 또한 화면 간 부호화에 사용하는 참조면은 화면 내의 어떤 영역으로 한정하는 것도 가능하며, 여기서는 참조 영역이라 칭한다. 본원에서는, MB 단위로 처리를 행함으로써, I/P 부호화기(001)가 부호화를 마친 MB의 데이터를, B 부호화기가 부호화하려고 하는 MB로 사용할 수 있어, 2 픽처의 병렬 부호화를 가능하게 하고 있다.
I/P 부호화기(001)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(1) 원화면(2n)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 I/P 부호화기(001)에 입력한다.
(2) P 픽처 부호화에 사용하는 참조 영역 X를, 참조 프레임 메모리(103) 내의 참조면 X로부터 제3 중간 버퍼(005)에 입력한다.
(3) I/P 부호화기(001)는, 원화면(2n) MB 및 제3 중간 버퍼(005) 내의 참조 영역 X로부터 화면 간 예측에 의해 P 픽처 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여, 부호화한 비트열을 복호한 화상(이하, 로컬 복호 화상)을 제1 중간 버퍼(006)에 기입하여 유지한다.
(4) 제1 중간 버퍼(006)에 저장된 로컬 복호 화상은, 이후의 부호화에 의해 참조면으로서 사용하기 위해 참조 프레임 메모리(103)의 참조면 Y에 기입된다.
상기 (1)∼(4)를 원화면(2n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다. 또한, I 픽처 부호화를 행하는 경우에는, (3)에서 화면 내 예측에 의해 I 픽처 부호화를 행한다. 이때, 제3 중간 버퍼(005) 내의 참조 영역 X는 사용하지 않는다. 단, I 픽처 부호화를 행하는 경우이더라도 (2)의 참조 영역 X의 제3 중간 버퍼(005)에의 저장은 실시한다.
B 부호화기(002)에서의 부호화 처리의 순서에 대하여 설명한다.
(5) 원화면(2n-1)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 B 부호화기(002)에 입력한다.
(6) B 부호화기(002)는, 원화면(2n-1) MB, 제3 중간 버퍼(005) 내의 참조 영역 X 및 제1 중간 버퍼(006) 내의 로컬 복호 화상으로 구성하는 참조 영역 Y로부터, 화면 간 예측에 의해 B 픽처 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (5)∼(6)을 원화면(2n-1) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
상기 I/P 부호화기(001)에 의한 (1)∼(4)의 처리와, B 부호화기(002)에 의한 (5)∼(6)의 처리는 병렬로 실행된다(2 픽처 병렬의 부호화).
도 8 내지 도 10에, I, P, B 픽처의 부호화 처리 순서를 모식적으로 나타낸다. 도 8에는 비교예에서의 부호화의 처리 순서가 도시되고, 도 9와 도 10에는 본 실시 형태 1에서 채용할 수 있는, 2가지의 처리 순서가 도시된다. 기간 N(N=0, 1, …2n+1, …)이 1 픽처의 처리 시간이며, N의 값이 작은 쪽이 이전(과거) 시간, 큰 쪽이 이후(미래) 시간을 나타낸다. I, P, B에 부수되는 숫자는 화상이 촬영되었을 때의 순서를 나타낸다.
도 8에 도시된 바와 같이, 비교예에서는 1 기간에 1종류의 픽처 타입의 부호화만이 실행된다. 기간 0에는 I0, 기간 1에는 I0 이전에 촬영된 B 픽처, 기간 2에는 P2, 기간 3에는 B1, 기간 4에는 P4, 기간 5에는 B3의 부호화가 실행되고, 그 후, 기간(2n-2)에는 P(2n-2), 기간(2n-1)에는 B(2n-3), 기간(2n)에는 P(2n), 기간(2n+1)에는 B(2n-1)의 부호화가 실행된다. 도면 중의 화살표는, 참조 화상의 참조 관계를 나타내고 있다. 즉, 화살표의 선단의 픽처를 부호화할 때, 화살표의 근본의 픽처 부호화에 의해 생성된 참조 화상(로컬 복호 화상)이 참조된다. 기간 4에 있어서 P4의 부호화를 실행할 때, 기간 2에서 실행된 P2의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)이 참조된다. 기간 5에 있어서 B3의 부호화를 실행할 때에는, 기간 2에서 실행된 P2의 부호화에 의해 생성된 참조 화상(로컬 복호 화상) 외에, 또한 기간 4에서 실행된 P4의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)이 참조된다. 이와 같이, 원 화상은 촬영된 순서가 아니라 부호화되는 순서로 입력 화상 메모리(102)로부터 판독되어 공급된다. B3은 촬영 순서에서는 P2와 P4의 사이의 화면이지만, B 픽처이므로, 과거의 P2의 참조 화상뿐만 아니라 미래의 P4의 참조 화상도 사용하기 때문에, P4보다도 후에 입력되어 있다. 이후, 기간(2n)에서 실행되는 P(2n)의 부호화에서는 기간(2n-2)에서 실행된 P(2n-2)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)이 참조된다. 기간(2n+1)에 있어서 B(2n-1)의 부호화를 실행할 때에는, 기간(2n-2)에서 실행된 P(2n-2)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상) 외에, 또한 기간(2n)에서 실행된 P(2n)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)이 참조된다. 여기서, 기간 2에서 실행된 P2의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은 기간 2에 참조 프레임 메모리에 기입된 후, 기간 4에서 P4의 부호화를 위해 판독되고, 또한 기간 5에서 B3의 부호화를 위해 다시 판독된다. 일반적으로, 기간(2n-2)에서 실행된 P(2n-2)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은 기간(2n-2)에 참조 프레임 메모리에 기입된 후, 기간(2n)에서 P(2n)의 부호화를 위해 판독되고, 또한 기간(2n+1)에서 B(2n-1)의 부호화를 위해 다시 판독된다. 이와 같이, 참조 프레임 메모리는, 1개의 참조 화상에 대하여 1회의 기입과 적어도 2회의 판독의 액세스가 행해지게 된다.
본 실시 형태 1에 나타내는 부호화 장치 A(100)는, I/P 부호화기(001)와 B 부호화기(002)를 동시에 병렬 동작시킬 수 있기 때문에, I 또는 P 픽처의 부호화와 B 픽처의 부호화를 병렬로 실행할 수 있다.
도 9는, 실시 형태 1에 있어서의 부호화의 처리 순서의 일례를 나타내는 설명도이다. 기간 0에는 I/P 부호화기(001)가 I0의 부호화를 실행하고, B 부호화기(002)가 I0 이전에 촬영된 B 픽처의 부호화를 실행한다. 그 후, 기간 2에는 P3과 B1, 기간 4에는 P4와 B3, 기간(2n-2)에는 P(2n-2)와 B(2n-3), 기간(2n)에는 P(2n)과 B(2n-1)의 부호화가, 각각 병렬로 실행된다. 여기서, 기간 2에서 실행된 P2의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은, 기간 2에 참조 프레임 메모리에 기입된 후, 기간 4에서 P4의 부호화를 위해 판독되고, 동일한 기간 4에서 B3의 부호화를 위해 사용된다. 일반적으로, 기간(2n-2)에서 실행된 P(2n-2)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은, 기간(2n-2)에 참조 프레임 메모리에 기입된 후, 기간(2n)에 P(2n)과의 부호화를 위해 판독되고, 동일한 기간(2n)에 B(2n-1)의 부호화를 위해 사용되기 때문에, 다시 판독될 필요가 없다. 이와 같이, 참조 프레임 메모리의 액세스 빈도는, 1개의 참조 화상에 대하여 1회의 기입과 1회의 판독의 액세스에 억제된다. 또한, 기간 4에 있어서의 B3의 부호화에서는 동일한 기간 4에 실행되는 P4에서 생성되는 참조 화상도 사용된다. 이로 인해, B3의 부호화에서 필요해지는 참조 화상이, P4의 부호화 과정에서 이미 생성되고, 제1 중간 버퍼(006)에 기입된 후에, B3의 부호화를 개시할 수 있다. 이와 같은 제어는, 후술하는 바와 같이 위치 제어부(007)에 의해 실행된다.
도 10은, 실시 형태 1에 있어서의 부호화의 처리 순서의 다른 예를 나타내는 설명도이다. 기간 0에는 I/P 부호화기(001)가 I0의 부호화를 실행하고, B 부호화기(002)가 I0 이전에 촬영된 B 픽처의 부호화를 실행한다. 그 후, 기간 1에는 P3과 B1, 기간 2에는 P4와 B3, 기간(n-1)에는 P(2n-2)와 B(2n-3), 기간(n)에는 P(2n)과 B(2n-1)의 부호화가, 각각 병렬로 실행된다. 여기서, 기간 1에서 실행된 P2의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은, 기간 1에 참조 프레임 메모리에 기입된 후, 기간 2에서 P4의 부호화를 위해 판독되고, 동일한 기간 2에서 B3의 부호화를 위해 사용된다. 일반적으로, 기간(n-1)에서 실행된 P(2n-2)의 부호화에 의해 생성된 참조 화상(로컬 복호 화상)은, 기간(n-1)에 참조 프레임 메모리에 기입된 후, 기간(n)에서 P(2n)과의 부호화를 위해 판독되고, 동일한 기간(n)에서 B(2n-1)의 부호화를 위해 사용되기 때문에, 다시 판독될 필요가 없다. 이와 같이, 참조 프레임 메모리의 액세스 빈도는, 도 9에 전술한 예와 마찬가지로, 1개의 참조 화상에 대해서 1회의 기입과 1회의 판독의 액세스에 억제된다. 도 9에 도시된 예가 촬영되는 프레임 간격과 동일한 간격으로 부호화 처리를 실행하기 위해서, 2 픽처 기간에 2 픽처의 부호화 처리를 실행하므로, 동작 주파수를 내려 소비 전력을 억제할 수 있다. 또는, 1 픽처 기간에 2 픽처의 부호화 처리를 실행한 후, 2 픽처 기간 종료까지 클럭 정지하여 소비 전력을 억제할 수도 있다. 이에 반하여, 도 10에 도시된 예에서는, 1 픽처 기간에 2 픽처의 부호화 처리를 실행하고 있다. 이 경우, 처리 성능을 2배로 올리는 것이 가능하게 된다.
다음으로 위치 제어부(007)의 동작에 대하여 설명한다. 전술한 바와 같이, 도 9의 기간 4에 있어서의 B3의 부호화에서는 동일한 기간 4에서 실행되는 P4에서 생성되는 참조 화상도 사용되기 때문에, B3의 부호화에서 필요해지는 참조 화상이 P4의 부호화 과정에서 이미 생성되고 제1 중간 버퍼(006)에 기입된 후에, B3의 부호화가 개시되도록 제어되어야만 한다.
도 11과 도 12는, 위치 제어부(007)에 의한 제어예를 나타내는 설명도이며, 도 11에는 대기 지시의 상태, 도 12에는 처리 허가의 상태가 도시된다. 여기에서의 설명에서는 간단화를 위해, 수평 방향으로 6개의 매크로 블록(MB)으로 구성되는 화면을 사용하고, 참조 영역이 부호화 대상 MB와 동일 위치를 기점으로 한 2×2의 4MB 영역인 예를 나타낸다. 예를 들어 1프레임 등의 1 화면을 구성하는 매크로 블록의 수나 참조 영역의 크기는 임의이며, 화상 부호화의 표준에 의해 규정되거나, 혹은, 화상 시스템의 사양으로서 규정된다. 또한, I/P 부호화기(001)의 참조 영역 X, B 부호화기(002)의 참조 영역 X, 참조 영역 Y는 각각 동일한 크기일 필요는 없다.
도 11에는, I/P 부호화기(001)와 B 부호화기(002)와, 위치 제어부(007), 제1 및 제3 중간 버퍼(006과 005)가 도시된다. I/P 부호화기(001)에 입력되는 원 화상(2n)이 MB마다 도시되고, B 부호화기(002)에 입력되는 원 화상(2n-1)이 MB마다 도시된다. 해칭은 이미 입력된 MB를 나타내고, 굵은 프레임이 현시점에서의 부호화 처리의 대상 MB를 나타낸다. 도 11에는, B 부호화기(002)가 MB0의 처리를 개시하려고 하고 있는 데 비하여, I/P 부호화기(001)는 MB7을 처리 중인 예가 도시된다. I/P 부호화기(001)에는 MB0 내지 MB6이 이미 입력되고, 부호화가 끝나서, 로컬 복호된 MB0 내지 MB6은 제1 중간 버퍼(006)에 저장되어 있다. 또한, 제3 중간 버퍼(005)에는 참조 프레임 메모리(103)로부터 필요한 참조면의 참조 화상이 판독되어 저장되어 있다. 도 11에 도시된 바와 같이, I/P 부호화기(001)에는 원화면(2n)의 MB7이 입력되고, 제3 중간 버퍼(005)로부터 참조 영역 X인 MB7, MB8, MB13 및 MB14의 4블록을 참조하여 부호화를 행하고, 로컬 복호한 MB7을 제1 중간 버퍼(006)에 기입하기 시작한다. I/P 부호화기(001)는, 위치 제어부(007)에 「MB7 처리 중」임을 나타내는 정보를 통지한다. 한편, B 부호화기(002)는 위치 제어부(007)에 대하여 「MB0 처리 요구」의 리퀘스트를 행한다. 위치 제어부(007)는, B 부호화기(002)가 필요한 참조 영역 Y의 데이터가 일치되어 있는지를 관리하고 있으며, B 부호화기(002)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 11에는, I/P 부호화기(001)가 MB7의 처리를 완료하지 않았기 때문에, B 부호화기(002)의 MB0 처리에 필요한 참조 영역 Y(MB0/MB1/MB6/MB7)가 일치되지 않고, 「대기 지시」가 통지되어 있는 상태가 도시되어 있다. 「대기 지시」를 받은 B 부호화기(002)는, 대기 상태로 되어 부호화를 개시하지 않는다.
도 12에는, B 부호화기(002)가 MB0의 처리를 개시하려고 하고 있는 데 비하여, I/P 부호화기(001)가 전술한 MB7의 처리를 끝내 MB8을 처리 중인 예가 도시된다. 이 경우, I/P 부호화기(001)는 MB7의 처리를 완료하고 있기 때문에, B 부호화기(002)의 MB0 처리에 필요한 참조 영역 Y(MB0/MB1/MB6/MB7)가 제1 중간 버퍼(006) 내에 갖추어져 있으며, 위치 제어부(007)는 B 부호화기(002)에 「처리 허가」를 통지한다. 「처리 허가」를 받은 B 부호화기(002)는, 원화면(2n-1)의 MB0과 참조 영역 X의 MB0/MB1/MB6/MB7과 참조 영역 Y의 MB0/MB1/MB6/MB7을 사용하여 부호화를 개시한다.
도 9와 도 10에서 설명한 바와 같이, I/P 부호화와 B 부호화는, 거시적으로(macroscopically)는 동일한 픽처 기간에 병렬로 실행되지만, 미시적으로(microscopically)는 도 11과 도 12를 인용하여 이미 설명한 바와 같이, 부호화의 처리 단위인 MB를 단위로 하여, 필요한 참조 영역의 MB의 부호화 처리가 완료되는 것을 기다려 부호화를 개시시키는 제어(처리 위치 제어)가 행해진다. 참조 영역은, 예를 들어 움직임 보상에서 허용되는 움직임 벡터의 범위나 크기에 의존하여 결정되며, 최대라도 1프레임 이내이다. 참조 영역이 최대 1프레임인 경우에는, 피 참조측의 I/P 부호화가 1프레임 완료된 후에 참조측의 B 부호화에 대하여 「처리 허가」가 통지되게 되기 때문에, 예를 들어 도 9에서의 B3의 처리는, 기간 5에 늦어지는 것이 된다. 이 경우에서도 참조측의 B 부호화는 일정하게 지연되므로, 도 10에 도시된 바와 같이 1 픽처 기간에 2 픽처의 부호화를 병렬로 실행하는 것은 가능하다. 한편, 참조측의 B 부호화는 중간 버퍼, 특히 제1 중간 버퍼(006)의 내용이, 다음의 화면(프레임)의 부호화에 의한 참조면(로컬 복호 화상)으로 덮어쓰는 것보다도 앞에 개시되도록 구성하는 것이 적합하다. 이에 의해, 중간 버퍼의 기억 용량은, 1 화면(1프레임)분으로 억제할 수 있다. 한편, 참조 영역이 한정되는 경우에는, 중간 버퍼의 기억 용량은, 더 작게 할 수도 있다.
본 실시 형태 1에 따른 화상 부호화 장치는, I/P 부호화기(001)에 의해 제1 픽처를 부호화하고, 그 때 생성하는 로컬 복호 화상을 제1 중간 버퍼(006)에 보존하고, B 부호화기(002)가 그 로컬 복호 화상을 참조하여 병렬로 제2 픽처의 부호화를 행하고, 양 부호화기 사이의 제어를 위치 제어부(007)에서 행하는 것을 특징으로 하고 있다. 이상으로 설명한 바와 같이, 본 구성에 의해, 참조 프레임 메모리(103)에의 액세스 빈도를 저감할 수 있는 효과가 있다. 본 구성에서는, B 픽처를 부호화하는 B 부호화기(002)는, 제3 중간 버퍼(005) 및 제1 중간 버퍼(006)에 이미 보존해 있는 데이터를 참조 영역으로서 사용하기 때문에, B 픽처 부호화 시에 참조 프레임 메모리(103)에의 액세스는 발생하지 않는다. 따라서, 참조 프레임 메모리(103)로부터 데이터를 리드하는 것은 P 픽처 부호화 시만이어도 된다.
특허문헌 1에 개시되는 화상 부호화 장치에서는, P 픽처 부호화 시의 1 픽처분에 더하여 B 픽처 부호화 시의 2 픽처분의 리드가 필요한 바, 본 구성에서는 P 픽처 부호화 시의 1 픽처분만으로 되어, 메모리 대역을 1/3로까지 삭감할 수 있는 효과가 있다. 특허문헌 1이 해결하고자 한 일반적인 종래예에 비하면, 본 구성에서는 메모리 대역을 1/5로까지 삭감할 수 있는 효과가 있다.
그 밖의 효과로서, 참조 프레임 메모리(103)의 용량을 삭감할 수 있다. 종래, 3면분의 용량이 필요했던 바, 본 구성에서는 판독용 1면과 기입용 1면의 합계 2면분의 용량으로 구성할 수 있다.
부호화 장치 A(100)의 내부에 추가하는 제3 중간 버퍼(005)의 용량은, I/P 부호화기(001)가 참조하는 영역 및 B 부호화기(002)가 참조하는 영역을 포함하는 분의 데이터를 보존하면 되며, 기껏해야 수 MB 라인분, 최소 3MB분이어도 된다. 제1 중간 버퍼(006)의 용량은, I/P 부호화기(001)가 복호 MB를 기입하기 시작하는 영역과 B 부호화기(002)가 참조하는 영역을 포함하는 분의 데이터를 보존하면 되며, 기껏해야 수 MB 라인분, 최소 2MB분이어도 된다.
또한, 본 구성은, 거의 모든 동화상 부호화 표준에 적용할 수 있다.
〔실시 형태 2〕
<I 부호화기+P 부호화기+B 부호화기+중간 버퍼>
실시 형태 1에서는, 2개의 부호화기와 2개의 중간 버퍼를 설치함으로써, 참조 프레임 메모리의 액세스 대역을 삭감할 수 있음을 나타내었다. 그러나, 액세스 대역을 0으로 할 수는 없어, 참조 프레임 메모리가 필요한 것에 변함은 없다. 예를 들어, 참조 프레임 메모리를 외부의 공용 메모리에 두는 것을 고려한 경우, 참조 프레임 메모리의 용량, 액세스 대역의 존재는 시스템 비용을 압박한다.
따라서 본 실시 형태 2에서는, 참조 프레임 메모리를 필요로 하지 않는 구성을 나타낸다.
도 13은, 실시 형태 2의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
실시 형태 2의 화상 부호화 장치의 전체 구성은, 입력 화상 공급 장치(101)와, 입력 화상 메모리(102)와, 부호화 장치 B(200)와, 출력 제어 장치(104)를 포함하여 구성된다. 실시 형태 1의 화상 부호화 장치와 달리, 참조 프레임 메모리(103)를 구비하지 않고, 부호화 장치 B(200)는, 입력 화상 메모리(102)로부터 입력한 원 화상을 어떤 화상 부호화 방식을 기준으로, 참조 프레임 메모리를 사용하지 않고 부호화한다. 또한, 부호화 장치 B(200)는 3개 이상의 부호화 비트열을 출력한다.
도 14는, 실시 형태 2의 화상 부호화 장치의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 입력 화상 메모리(102)와 출력 제어 장치(104)도 함께 나타낸다. 또한, 입력 화상 메모리(102)에는, 원화면 0, 1, …3n, 3n+1, 3n+2, …이 유지되는 모습이 모식적으로 도시된다.
부호화 장치 B(200)는, I 부호화기(020)와, P 부호화기(021)와, B 부호화기(022)와, 입력 제어부(023)와, 스위치(024)와, 제1 및 제2 중간 버퍼(025와 026)와, 제1 및 제2 위치 제어부(027과 028)를 포함하여 구성된다. I 부호화기(020)는 I 픽처의 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 제1 중간 버퍼(025)로 출력한다. P 부호화기(021)는, 제1 중간 버퍼(025)에 유지되고 있는 로컬 복호 화상을 참조하여 P 픽처 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 제2 중간 버퍼(026)로 출력한다. B 부호화기는, 제1 중간 버퍼(025)에 유지되고 있는 로컬 복호 화상과 제2 중간 버퍼(026)에 유지되고 있는 로컬 복호 화상을 참조하여 B 픽처 부호화를 행하고, 제3 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다.
I 부호화기(020), P 부호화기(021), B 부호화기(022)는 각각의 픽처 타입 전용의 부호화기일 필요는 없으며, 모두 예를 들어 I/P/B 부호화기이어도 된다. B 부호화기는 1개가 아니어도 된다. B 부호화기를 N개 탑재함으로써 I 픽처와 P 픽처 사이의 B 픽처의 수를 N매로 할 수 있다.
실시 형태 2의 화상 부호화 장치의 동작에 대하여 설명한다. 도 14에 도시된 화상 부호화 장치에 의해, IBPIBPIBP…와 같이 I 픽처와 B 픽처와 P 픽처의 3개의 픽처 타입이 3 화면마다 반복되도록 부호화하는 경우의 동작에 대하여 설명한다. 입력 화상 메모리(102)에는 원화면 0, 원화면 1, …, 원화면(3n), 원화면(3n+1), 원화면(3n+2), …와 같이, 시계열로 부호화 대상의 원화면이 입력 화상 공급 장치(101)로부터 공급된다. IBPIBPIBP…로 부호화하는 경우, 원화면 0이 I 픽처, 원화면 1이 B 픽처, 원화면 2가 P 픽처로 되고, 이후 원화면(3n)이 I 픽처, 원화면(3n+1)이 B 픽처, 원화면(3n+2)이 P 픽처로서 부호화된다(n은 0 이상의 정수).
부호화 장치 B(200)는 3 픽처씩 병렬로 부호화한다.
I 부호화기(020)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(1) 원화면(3n)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 I 부호화기(020)에 입력한다.
(2) I 부호화기(020)는, 원화면(3n)의 대상 MB를 화면 내 예측에 의해 I 픽처 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여, 로컬 복호 화상을 제1 중간 버퍼(025)에 기입하여 유지한다.
상기 (1)∼(2)를 원화면(3n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
P 부호화기(021)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(3) 원화면(3n+2)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 P 부호화기(021)에 입력한다.
(4) P 부호화기(021)는, 원화면(3n+2)의 대상 MB 및 제1 중간 버퍼(025) 내의 I 부호화기(020)의 로컬 복호 화상으로 구성하는 참조 영역 X로부터 화면 간 예측에 의해 P 픽처 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여, 로컬 복호 화상을 제2 중간 버퍼(026)에 기입하여 유지한다.
상기 (3)∼(4)를 원화면(3n+2) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
B 부호화기(022)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(5) 원화면(3n+1)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 B 부호화기(022)에 입력한다.
(6) B 부호화기(022)는, 원화면(3n+1)의 대상 MB, 제1 중간 버퍼(025) 내의 I 부호화기(020)의 로컬 복호 화상으로 구성하는 참조 영역 X 및 제2 중간 버퍼(026) 내의 P 부호화기(021)의 로컬 복호 화상으로 구성하는 참조 영역 Y로부터, 화면 간 예측에 의해 B 픽처 부호화를 행하고, 제3 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (5)∼(6)을 원화면(3n+1) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
상기 I 부호화기(020)에 의한 (1)∼(2)의 처리와, P 부호화기(021)에 의한 (3)∼(4)의 처리와, B 부호화기(022)에 의한 (5)∼(6)의 처리는 병렬로 실행된다(3 픽처 병렬의 부호화).
P 부호화기(021)는 원화면(3n+2)의 P 픽처 부호화를 위해서, 과거의 원화면(3n)의 I 픽처 부호화에 의한 로컬 복호 화상을 참조하지만, 그 로컬 복호 화상은 제1 중간 버퍼(025)에 유지되고 있으므로, 참조 프레임 메모리에 액세스할 필요가 없다. 또한, B 부호화기(022)는 원화면(3n+1)의 B 픽처 부호화를 위해서, 과거의 원화면(3n)의 I 픽처 부호화에 의한 로컬 복호 화상과 미래의 원화면(3n+2)의 P 픽처 부호화에 의한 로컬 복호 화상을 참조하지만, 그들의 참조 화상은 각각 제1 중간 버퍼(025)와 제2 중간 버퍼(026)에 유지되고 있으므로, 참조 프레임 메모리에 액세스할 필요가 없다. 이에 의해, 본 실시 형태 2에 따른 화상 부호화 장치에서는, 참조 프레임 메모리를 구비할 필요가 없다.
다음으로 제1 및 제2 위치 제어부(027과 028)의 동작에 대하여 설명한다. 도 15는, 실시 형태 2의 위치 제어부(027과 028)에 의한 제어예를 나타내는 설명도이다. 여기에서의 설명에서는 간단하게 하기 위해, 도 11과 도 12와 마찬가지로 수평 방향으로 6개의 매크로 블록(MB)으로 구성되는 화면을 사용하여, 참조 영역이 부호화 대상 MB와 동일 위치를 기점으로 한 2×2의 4MB 영역인 예를 나타낸다.
도 15에는, I 부호화기(020)와 P 부호화기(021)와 B 부호화기(022)와, 제1 및 제2 위치 제어부(027과 028)와, 제1 및 제2 중간 버퍼(025와 026)가 도시된다. I 부호화기(020)에 입력되는 원 화상(3n)이 P 부호화기(021)에 입력되는 원 화상(3n+2)이, B 부호화기(022)에 입력되는 원 화상(3n+1)이, 각각 MB마다 도시된다. 해칭은 이미 입력된 MB를 나타내고, 굵은 프레임이 현시점에서의 부호화 처리의 대상 MB를 나타낸다.
I 부호화기(020)에는 원화면(3n)의 MB0 내지 MB15가 이미 입력되고, 부호화가 끝나고, 로컬 복호된 MB0 내지 MB15가 제1 중간 버퍼(025)에 저장되어 있다. I 부호화기(020)는, 현시점에서는 MB16을 대상으로 하여 부호화를 실행하고 있으며, 「MB16 처리 중」의 정보를 제1 위치 제어부(027)와 제2 위치 제어부(028)에 통지하고 있다.
P 부호화기(021)에는 원화면(3n+2)의 MB0 내지 MB7이 이미 입력되고, 부호화가 끝나서, 로컬 복호된 MB0 내지 MB7이 제2 중간 버퍼(026)에 저장되어 있다. P 부호화기(021)는, 현시점에서는 MB8을 대상으로 하여 부호화를 실행하기 위해서, 제1 위치 제어부(027)에 대하여 「MB8 처리 요구」를 통지하고 있다. 제1 위치 제어부(027)는, P 부호화기(021)가 필요한 참조 영역 X의 데이터가 갖추어져 있는지를 관리하고 있으며, P 부호화기(021)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 15에 도시된 예에서는, 제1 위치 제어부(027)는, P 부호화기(021)가 MB8의 부호화 처리를 위해 참조하는, 참조 영역 X(MB8/MB9/MB14/MB15)가 I 부호화기(020)로부터 제1 중간 버퍼(025)에 기입된 후에, P 부호화기(021)에 대하여 「처리 허가」를 통지함으로써, P 부호화기(021)에 MB8의 부호화 처리를 개시시킨다. 「처리 허가」를 받은 P 부호화기(021)는, 원화면(3n+2)의 MB8과 참조 영역 X의 MB8/MB9/MB14/MB15를 사용하여 부호화를 개시한다. 부호화 처리를 개시하면, 「MB8 처리 중」을 제2 위치 제어부(028)에 통지한다.
B 부호화기(022)에는 원화면(3n+1)의 MB0이 입력되고, 그것을 대상으로 하여 부호화를 실행하기 위해서, 제2 위치 제어부(028)에 대하여 「MB0 처리 요구」를 통지하고 있다. I 부호화기(020)는, 로컬 복호한 MB16을 제1 중간 버퍼(025)에 기입하기 시작하고, 제2 위치 제어부(028)로는 「MB16 처리 중」의 정보를 통지하고 있다. P 부호화기(021)는, 로컬 복호한 MB8을 제2 중간 버퍼(026)에 기입하기 시작하고, 제2 위치 제어부(028)에는 「MB8 처리 중」의 정보를 통지하고 있다. 제2 위치 제어부(028)는, B 부호화기(022)가 필요한 참조 영역 X 및 참조 영역 Y의 데이터가 갖추어져 있는지를 관리하고 있으며, B 부호화기(022)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 15에 도시된 예에서는, I 부호화기(020), P 부호화기(021) 모두 MB8의 처리를 완료하고 있기 때문에, B 부호화기(022)가 MB0의 부호화 처리에 필요한 참조 영역 X(MB0/MB1/MB6/MB7) 및 참조 영역 Y(MB0/MB1/MB6/MB7)는 갖추고 있어, 「처리 허가」를 통지한다. 환언하면, 제2 위치 제어부(028)는, I 부호화기(020)로부터 참조 영역 X(MB0/MB1/MB6/MB7)가 제1 중간 버퍼(025)에 기입되고, 또한 P 부호화기(021)로부터 참조 영역 Y(MB0/MB1/MB6/MB7)가 제2 중간 버퍼(026)에 기입된 후에, B 부호화기(022)에 대하여 「처리 허가」를 통지한다. 「처리 허가」를 받은 B 부호화기(022)는, 원화면(3n+1)의 MB0과 참조 영역 X의 MB0/MB1/MB6/MB7, 참조 영역 Y의 MB0/MB1/MB6/MB7을 사용하여 부호화를 개시한다. 또한, P 부호화기(021)의 처리 위치만으로, I 부호화기(020)의 로컬 복호 MB로 구성되는 제1 중간 버퍼(025) 내의 참조 영역도 갖추고 있는 것을 보증할 수 있는 경우, I 부호화기(020)로부터 제2 위치 제어부(028)에의 처리 위치 통지를 생략하는 것도 가능하다.
본 실시 형태 2에서는, 실시 형태 1이 2개의 부호화기의 사이에 1개의 중간 버퍼를 설치하는 1단의 조합인 것에 비하여, 3개의 부호화기의 사이에 2개의 중간 버퍼를 설치하는 2단의 조합을 채용함으로써, 실시 형태 1에서 필요한 참조 프레임 메모리(103)를 삭제할 수 있다.
실시 형태 1에서는, I/P 부호화기(001), B 부호화기(002), 위치 제어부(007), 제1 중간 버퍼(006)와 같이, 2개의 부호화기의 사이에 1개의 중간 버퍼를 설치하는 1단의 조합을 채용하였다. 1단째의 로컬 복호 화상을 중간 버퍼에 일시 보존하여 2단째의 부호화기에 의한 부호화 처리에서 참조함으로써, 참조 프레임 메모리에의 액세스 빈도를 삭감할 수 있지만, 1단째의 I/P 부호화기(001)가 P 픽처의 부호화를 실행할 때에는, 참조 프레임 메모리에 액세스할 필요가 있었다. 이에 반하여, 본 실시 형태 2에서는, I 부호화기(020), 제1 중간 버퍼(025)와 제1 위치 제어부(027), P 부호화기(021), 제2 중간 버퍼(026)와 제2 위치 제어부(028), B 부호화기(022)와 같이, 3개의 부호화기의 사이에 2개의 중간 버퍼를 설치하는 2단의 조합을 채용하고 있다. I 부호화기(020)에 의해 제1 픽처를 부호화하고, 그 때 생성하는 로컬 복호 화상을 제1 중간 버퍼(025)에 보존하고, P 부호화기(021)에 의해 제1 중간 버퍼(025) 내의 로컬 복호 화상을 참조하여 병렬로 제2 픽처를 부호화한다. P 부호화기(021)에 의한 제2 픽처를 부호화 시에 생성하는 로컬 복호 화상을 제2 중간 버퍼(026)에 보존하고, B 부호화기(022)가 제1 중간 버퍼(025) 및 제2 중간 버퍼(026)의 로컬 복호 화상을 참조하여 병렬로 제3 픽처의 부호화를 행한다. I 부호화기(020)에 의한 제1 픽처의 부호화와, P 부호화기(021)에 의한 제2 픽처를 부호화와, B 부호화기(022)에 의한 제3 픽처의 부호화는, 거시적으로는 병렬로 실행되고, 각각의 부호화 처리의 개시를 허가하는 부호화기 사이의 제어는, 제1 위치 제어부(027) 및 제2 위치 제어부(028)에 의해 행한다. 본 구성에서는, P 픽처를 부호화하는 P 부호화기(021)는, 제1 중간 버퍼(025)에 이미 보존되어 있는 데이터를 참조 영역으로서 사용하고, B 픽처를 부호화하는 B 부호화기(022)는, 제1 중간 버퍼(025) 및 제2 중간 버퍼(026)에 이미 보존되어 있는 데이터를 참조 영역으로서 사용하기 때문에, 참조 프레임 메모리(103)에의 액세스는 일체 발생하지 않는다. 따라서 본 구성에서는, 참조 프레임 메모리의 메모리 대역 및 메모리 용량을 0으로 할 수 있기 때문에, 시스템의 비용을 대폭 삭감할 수 있다.
〔실시 형태 3〕
<I 부호화기+P 부호화기+중간 버퍼>
실시 형태 2에서는 1개의 I 부호화기, 1개의 P 부호화기와, 1개 이상의 B 부호화기를 구비함으로써, 참조 프레임 메모리를 생략하여, 시스템 비용을 삭감하는 구성을 나타내었다. 그러나, 실시 형태 2에서는 3개 이상의 부호화기를 구비할 필요가 있으며, 실시 형태 1에 비하여 하드웨어 비용이 증대한다. 또한 일반적으로, I 픽처나 P 픽처의 사이에 B 픽처가 들어가는 부호화는 부호화 효율이 향상되는 반면, 입력 화상을 부호화 처리의 순서에 합해서 재배열할 필요가 발생하기 때문에, 부호화 지연이 커진다는 단점도 존재한다. 이것은 복호측에도 마찬가지로 입력부터 표시까지의 지연이 커진다는 단점이 강해진다. 그로 인해, B 픽처를 포함하지 않는 부호화의 요구도 있다.
실시 형태 3에서는, 실시 형태 2로부터 B 부호화기를 제외함으로써, 하드웨어 비용의 저감 및 부호화 지연의 저감을 가능하게 하는 구성을 나타낸다.
도 16은, 실시 형태 3의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
실시 형태 3의 화상 부호화 장치의 전체 구성은, 입력 화상 공급 장치(101)와, 입력 화상 메모리(102)와, 부호화 장치 C(300)와, 출력 제어 장치(104)를 포함하여 구성된다. 실시 형태 1의 화상 부호화 장치와 달리, 참조 프레임 메모리(103)를 구비하지 않고, 부호화 장치 C(300)는, 입력 화상 메모리(102)로부터 입력한 원 화상을 어떤 화상 부호화 방식에 기준하여, 참조 프레임 메모리를 사용하지 않고 부호화한다. 또한, 실시 형태 2의 화상 부호화 장치와 달리, 부호화 장치 C(300)는 3개의 부호화 비트열을 출력한다.
도 17은, 실시 형태 3의 화상 부호화 장치의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 입력 화상 메모리(102)와 출력 제어 장치(104)도 함께 도시된다. 또한, 입력 화상 메모리(102)에는, 원화면 0, 1, …, 2n-1, 2n, 2n+1, …이 유지되는 모습이 모식적으로 도시된다.
부호화 장치 C(300)는, I 부호화기(030)와, P 부호화기(031)와, 입력 제어부(033)와, 스위치(034)와, 제1 중간 버퍼(035)와, 제1 위치 제어부(032)를 포함하여 구성된다. I 부호화기(030)는 I 픽처의 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 제1 중간 버퍼(035)로 출력한다. P 부호화기(031)는, 제1 중간 버퍼(035)에 유지되고 있는 로컬 복호 화상을 참조하여 P 픽처 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다. I 부호화기(030), P 부호화기(031)는 각각의 픽처 타입 전용의 부호화기일 필요는 없으며, 모두 예를 들어 I/P/B 부호화기이어도 된다.
실시 형태 3의 화상 부호화 장치의 동작에 대하여 설명한다. 도 16에 도시된 화상 부호화 장치에 의해, IPIPIP…와 같이 I 픽처와 P 픽처의 2개의 픽처 타입이 2 화면마다 반복되도록 부호화하는 경우의 동작에 대하여 설명한다. 입력 화상 메모리(102)에는 원화면 0, 원화면 1, …, 원화면(2n-1), 원화면(2n), 원화면(2n+1) 등과 같이, 시계열로 부호화 대상의 원화면이 입력 화상 공급 장치(101)로부터 공급된다. IPIPIP…로 부호화하는 경우, 원화면 0이 I 픽처, 원화면 1이 P 픽처가 되고, 이후 원화면(2n-1)이 I 픽처, 원화면(2n)이 P 픽처, 원화면(2n+1)이 I 픽처로서 부호화된다(n은 0 이상의 정수).
부호화 장치 C(300)는 2 픽처씩 병렬로 부호화한다.
I 부호화기(030)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(1) 원화면(2n-1)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 I 부호화기(030)에 입력한다.
(2) I 부호화기(030)는, 원화면(2n-1)의 대상 MB를 화면 내 예측에 의해 I 픽처 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여, 로컬 복호 화상을 제1 중간 버퍼(035)에 기입하여 유지한다.
상기 (1)∼(2)를 원화면(2n-1) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
P 부호화기(031)에 있어서의 부호화 처리의 순서에 대하여 설명한다.
(3) 원화면(2n)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 P 부호화기(031)에 입력한다.
(4) P 부호화기(031)는, 원화면(2n)의 대상 MB 및 제1 중간 버퍼(035) 내의 I 부호화기(030)의 로컬 복호 화상으로 구성하는 참조 영역 X로부터 화면 간 예측에 의해 P 픽처 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (3)∼(4)를 원화면(2n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부호화가 완료된다.
상기 I 부호화기(030)에 의한 (1)∼(2)의 처리와, P 부호화기(031)에 의한 (3)∼(4)의 처리는, 병렬로 실행된다(2 픽처 병렬의 부호화).
P 부호화기(031)는, 원화면(2n)의 P 픽처 부호화를 위해서, 과거의 원화면(2n-1)의 I 픽처 부호화에 의한 로컬 복호 화상을 참조하지만, 그 로컬 복호 화상은 제1 중간 버퍼(035)에 유지되고 있으므로, 참조 프레임 메모리에 액세스할 필요가 없다. 이에 의해, 본 실시 형태 3에 따른 화상 부호화 장치에서는, 참조 프레임 메모리를 구비할 필요가 없다.
다음으로 제1 위치 제어부(032)의 동작에 대하여 설명한다.
도 18은, 실시 형태 3의 제1 위치 제어부(032)에 의한 제어예를 나타내는 설명도이다. 여기에서의 설명에서는 간단하게 하기 위해, 도 11, 도 12 및 도 15와 마찬가지로 수평 방향으로 6개의 매크로 블록(MB)으로 구성되는 화면을 사용하고, 참조 영역이 부호화 대상 MB와 동일 위치를 기점으로 한 2×2의 4MB 영역인 예를 나타낸다.
도 18에는, I 부호화기(030)와 P 부호화기(031)와, 제1 위치 제어부(032)와, 제1 중간 버퍼(035)가 도시된다. I 부호화기(030)에 입력되는 원 화상(2n-1)이 P 부호화기(031)에 입력되는 원 화상(2n)이 각각 MB마다 도시된다. 해칭은 이미 입력된 MB를 나타내고, 굵은 프레임이 현시점에서의 부호화 처리의 대상 MB를 나타낸다.
I 부호화기(030)에는 원화면(2n-1)의 MB0 내지 MB7이 이미 입력되어, 부호화가 끝나고, 로컬 복호된 MB0 내지 MB7이 제1 중간 버퍼(035)에 저장되어 있다. I 부호화기(030)는, 현시점에서는 MB8을 대상으로 하여 부호화를 실행하고 있으며, 「MB8 처리 중」의 정보를 제1 위치 제어부(032)에 통지하고 있다.
P 부호화기(031)는, 원화면(2n)의 MB8을 대상으로 하여 부호화를 실행하기 위해서, 제1 위치 제어부(027)에 대하여 「MB0 처리 요구」를 통지하고 있다. 제1 위치 제어부(032)는, P 부호화기(031)가 필요한 참조 영역 X의 데이터가 갖추어져 있는지를 관리하고 있으며, P 부호화기(031)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 18에 도시된 예에서는, 제1 위치 제어부(032)는, P 부호화기(031)가 MB0의 부호화 처리를 위해서 참조하는, 참조 영역 X(MB0/MB1/MB6/MB7)가 I 부호화기(030)로부터 제1 중간 버퍼(035)에 기입된 후에, P 부호화기(031)에 대하여 「처리 허가」를 통지함으로써, P 부호화기(031)에 MB0의 부호화 처리를 개시시킨다. 「처리 허가」를 받은 P 부호화기(031)는, 원화면(2n)의 MB0과 참조 영역 X의 MB0/MB1/MB6/MB7을 사용하여 부호화를 개시한다.
실시 형태 3에서는, 실시 형태 2의 B 부호화기(022), 제2 중간 버퍼(026), 제2 위치 제어부(028)를 삭제함으로써, 하드웨어 비용의 저감 및 부호화 지연의 저감 효과가 있다. 또한, 복호측의 복호 지연의 저감 효과도 있다. 이들 효과에 의해, 시스템 비용의 저감 효과가 있다.
〔실시 형태 4〕
<필드 분할>
실시 형태 1 내지 3에서는, 2 화면 이상의 원화면을 동시에 (병렬로) 공급하기 위해서, 입력 화상 메모리(102)가 필요하였다. 실시 형태 3과 같이 참조 프레임 메모리(103)를 삭제하였다고 해도, 입력 화상 메모리(102)를 필요로 하기 때문에, 외부 공유 메모리에의 액세스를 없앨 수는 없으며, 시스템 비용이 커진다는 과제가 있었다. 또한, 입력 화상 공급 장치(101)로부터 일단 입력 화상 메모리(102)에 원화면을 보존할 필요가 있어, 입력부터 출력까지의 처리 지연이 증가한다는 과제가 있었다. 실시 형태 4에서는, 부호화 장치 내에서 화면 분할함으로써, 입력 화상 메모리(102)를 생략하는 구성을 나타낸다.
도 19는, 실시 형태 4의 화상 부호화 장치의 전체 구성예를 나타내는 블록도이다.
실시 형태 4의 화상 부호화 장치의 전체 구성은, 입력 화상 공급 장치(101)와, 부호화 장치 D(400)와, 출력 제어 장치(104)를 포함하여 구성된다. 실시 형태 1 내지 3의 화상 부호화 장치와 달리, 입력 화상 메모리(102)를 구비하지 않고, 부호화 대상의 원 화상 데이터는, 입력 화상 공급 장치(101)로부터 직접, 부호화 장치 D(400)에 입력된다.
도 20은, 실시 형태 4의 화상 부호화 장치의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 출력 제어 장치(104)도 함께 나타낸다.
부호화 장치 D(400)는, I 부호화기(040)와, P 부호화기(041)와, 위치 제어부(042)와, 입력 제어부(043)와, 필드 분할기(044)와, 중간 버퍼(045)와, 입력 버퍼(046)와, 제1 및 제2 MB 버퍼(047과 048)를 포함하여 구성된다. I 부호화기(040)는 I 픽처의 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 중간 버퍼(045)로 출력한다. P 부호화기(041)는, 중간 버퍼(045)에 유지되고 있는 로컬 복호 화상을 참조하여 P 픽처 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다. I 부호화기(040), P 부호화기(041)는 각각의 픽처 타입 전용의 부호화기일 필요는 없으며, 모두 예를 들어 I/P/B 부호화기이어도 된다.
부호화 장치 D(400)는, 실시 형태 3의 부호화 장치 C(300)에 비하여, 입력 화상 공급 장치(101)로부터 원화면을 직접 입력하는 점과, 스위치(034) 대신에 원화면을 분할하여 공급하는 필드 분할기(044)를 구비하는 점과, 원화면을 일단 유지하는 입력 버퍼(046)와 필드 분할기(044)의 출력을 일단 유지하는 제1 및 제2 MB 버퍼(047과 048)를 구비하는 점이 상이하다. 즉 부호화 장치 D(400)에서는, 입력 버퍼(046)는, 입력 화상 공급 장치(101)로부터 입력한 프레임 구조의 원화면을 일단 유지하고, 필드 분할기(044)는, 그 원화면을 필드 구조로 분해한 다음에 어느 한쪽의 부호화기(I 부호화기(040)와 P 부호화기(041))에 공급한다. 필드 분할기(044)는, 각 부호화기의 부호화 처리의 단위인 MB마다 화면을 분할·재구성하여, 제1 MB 버퍼(047)를 통해 I 부호화기(040)에, 제2 MB 버퍼(048)를 통해 P 부호화기(041)에, 각각 부호화 대상의 화상 데이터를 공급한다.
부호화 장치 D(400)의 동작을 설명하기 위해서, 우선 프레임 구조와 필드 구조에 대하여 설명한다.
도 21은, 화상의 프레임 구조를 나타내는 설명도이며, 도 22와 도 23은, 각각 톱 필드 퍼스트와 보텀 필드 퍼스트의, 화상의 필드 구조를 나타내는 설명도이다.
도 21에 도시된 프레임 구조는 1 화면을 구성하는 화소 라인이 모두 동일한 데이터 구조 내에 존재한다. 이에 반하여, 도 22에 도시된 필드 구조는, 프레임 구조의 짝수 번째(0, 2, 4, …)의 화소 라인만으로 이루어지는 톱 필드와, 홀수 번째(1, 3, 5, …)의 화소 라인만으로 이루어지는 보텀 필드의, 2개의 데이터 구조로 1 화면이 구성된다. 도 22는 제1 필드로서 톱 필드, 제2 필드로서 보텀 필드로 구성되는 톱 필드 퍼스트의 필드 구조를 나타내고 있다. 도 23에 도시한 바와 같이, 보텀 필드가 제1 필드, 톱 필드가 제2 필드로 되는 보텀 필드 퍼스트의 필드 구조도 정의할 수 있다.
H.264 등 대부분의 동화상 부호화 표준에서는 이 필드 구조에 대한 부호화 방식이 정의되어 있다.
실시 형태 4의 화상 부호화 장치의 동작에 대하여 설명한다. 도 19에 도시된 화상 부호화 장치에 의해, IPIPIP…와 같이 I 픽처와 P 픽처의 2개의 픽처 타입이 2 필드마다 반복되도록 부호화하는 경우의 동작에 대하여 설명한다.
도 24는, 화상의 필드 분할을 나타내는 설명도이다. 입력 화상 공급 장치(101)로부터 입력되는 프레임 구조의 원화면은, 필드 분할기(044)에 의해 필드 구조로 분할하여, 도 24에 도시한 바와 같이 제1 필드를 I 픽처, 제2 필드를 P 픽처로서 교대로 부호화한다.
부호화 장치 D(400)의 필드 분할 동작에 대하여 설명한다.
필드 분할기(044)에서는 예를 들어 다음과 같이 필드 분할이 행해진다. 입력은 1라인씩 입력된다고 가정한다. 필드 분할 방식은 입력 형식에도 의존하고, 하기에 한정되는 것은 아니다.
(1) 입력 화상 공급 장치(101)로부터 입력한 화소 라인은 입력 버퍼(046)에 보존된다.
(2) 입력 버퍼(046)에 32라인분이 저장된 후, 화소 라인의 라인 번호의 짝, 홀수에 따라서 짝수 라인의 대상 MB 위치의 화소를 제1 MB 버퍼(047)에, 홀수 라인의 대상 MB 위치의 화소를 제2 MB 버퍼(048)에 저장한다.
(3) 제1 MB 버퍼(047)에 16라인분 축적된 시점에서, 톱 필드의 MB로서 출력 가능하게 된다. 마찬가지로 제2 MB 버퍼(048)에 16라인분 축적된 시점에서, 보텀 필드의 MB로서 출력 가능하게 된다.
(4) 32라인의 최후의 MB를 필드 분할기(047)로 출력한 시점에서 그 32라인은 입력 버퍼(046)로부터 파기할 수 있다.
또한, 짝수 라인·홀수 라인의 저장처를 교체함으로써 톱과 보텀 중 어느 하나를 제1 필드로 할 수도 있다.
또한, 입력 버퍼(046)를 두지 않고, 필드 분할한 데이터를 제1 MB 버퍼(047) 및 제2 MB 버퍼(048)에 직접 보존하는 것도 고려된다. 이 경우, 제1 MB 버퍼(047) 및 제2 MB 버퍼(048)가 각각 적어도 화면 폭×16라인분의 용량을 갖는다.
부호화 장치 D(400)의 부호화 동작에 대하여 설명한다.
부호화 장치 D(400)는, 1프레임의 원화면이 입력되면, 2개의 필드로 분할하고, 각각의 필드를 대상으로 하여 병렬로 부호화한다.
I 부호화기(040)에서는 다음과 같이 부호화된다.
(1) 제1 필드의 부호화 대상 MB를 제1 MB 버퍼(047)로부터 I 부호화기(040)에 입력한다.
(2) I 부호화기(040)는, 제1 필드의 대상 MB를 화면 내 예측에 의해 I 픽처 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여 로컬 복호 화상을 생성하고, 중간 버퍼(045)에 유지한다.
상기 (1)∼(2)를 제1 필드 내의 모든 MB에 대하여 실시함으로써, 제1 필드의 부호화가 완료된다. P 부호화기(041)에서는 다음과 같이 부호화된다.
(3) 제2 필드의 부호화 대상 MB를 제2 MB 버퍼(048)로부터 P 부호화기(041)에 입력한다.
(4) P 부호화기(041)는, 제2 필드의 대상 MB 및 중간 버퍼(045) 내의 I 부호화기(040)의 로컬 복호 화상으로 구성하는 참조 영역 X로부터 화면 간 예측에 의해 P 픽처 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (3)∼(4)를 제2 필드 내의 모든 MB에 대하여 실시함으로써, 제2 필드의 부호화가 완료된다.
상기 I 부호화기(040)에 의한 (1)∼(2)의 처리와, P 부호화기(041)에 의한 (3)∼(4)의 처리는, 2필드씩 병렬로 실행된다.
다음으로 위치 제어부(042)의 동작에 대하여 설명한다.
도 25는, 실시 형태 4의 위치 제어부(042)에 의한 제어예를 나타내는 설명도이다. 여기에서의 설명에서는 간단하게 하기 위해, 도 11, 도 12 및 도 18 등과 마찬가지로 수평 방향으로 6개의 매크로 블록(MB)으로 구성되는 화면을 사용하고, 참조 영역이 부호화 대상 MB와 동일 위치를 기점으로 한 2×2의 4MB 영역인 예를 나타낸다.
도 25에는, I 부호화기(040)와 P 부호화기(041)와, 위치 제어부(042)와, 중간 버퍼(045)가 도시된다. I 부호화기(040)에 입력되는 제1 필드와, P 부호화기(041)에 입력되는 제2 필드가, 각각 MB마다 도시된다. 해칭은 이미 입력된 MB를 나타내고, 굵은 프레임이 현시점에서의 부호화 처리의 대상 MB를 나타낸다.
I 부호화기(040)에는 제1 필드의 MB0 내지 MB7이 이미 입력되고, 부호화가 끝나, 로컬 복호된 MB0 내지 MB7이 중간 버퍼(045)에 저장되어 있다. I 부호화기(040)는, 현시점에서는 MB8을 대상으로 하여 부호화를 실행하고 있으며, 「MB8 처리 중」의 정보를 위치 제어부(042)에 통지하고 있다.
P 부호화기(041)는, 제2 필드의 MB8을 대상으로 하여 부호화를 실행하기 위해서, 위치 제어부(042)에 대하여 「MB0 처리 요구」를 통지하고 있다. 위치 제어부(042)는, P 부호화기(041)가 필요한 참조 영역 X의 데이터가 갖추어져 있는지를 관리하고 있으며, P 부호화기(041)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 25에 도시한 예에서는, 위치 제어부(042)는, P 부호화기(041)가 MB0의 부호화 처리를 위해 참조하는, 참조 영역 X(MB0/MB1/MB6/MB7)가 I 부호화기(040)로부터 제1 중간 버퍼(045)에 기입된 후에, P 부호화기(041)에 대하여 「처리 허가」를 통지함으로써, P 부호화기(041)에 MB0의 부호화 처리를 개시시킨다. 「처리 허가」를 받은 P 부호화기(041)는, 제2 필드의 MB0과 참조 영역 X의 MB0/MB1/MB6/MB7을 사용하여 부호화를 개시한다.
실시 형태 4에서는, 입력된 1프레임의 원화면을 2개의 필드로 분할하는 필드 분할기(044)를 구비하는 것을 특징으로 하고 있으며, 이에 의해 입력 화상 메모리(102)를 생략하여, 외부의 공유 메모리에의 액세스를 완전히 없앨 수 있기 때문에, 시스템 비용을 대폭 삭감할 수 있는 효과가 있다. 또한, 입력 화상 공급 장치(101)로부터 일단 입력 화상 메모리(102)에 원화면을 보존할 필요가 없기 때문에, 입력부터 출력까지의 처리 지연을 대폭 삭감할 수 있는 효과도 있다. 또한, 입력 화상 메모리(102)를 구비하지 않는 구성으로 한정되는 것이 아니라, 도 16과 마찬가지로 입력 화상 메모리(102)를 설치하여도 된다.
부호화 장치 D(400)의 내부에 추가하는 중간 버퍼(045)의 용량은, I 부호화기(040)와 P 부호화기(041)의 사이에서 처리 위치를 제어함으로써, 1 화면분의 버퍼량은 불필요하며, 기껏해야 수 MB 라인분으로 실현 가능하다. 또한, P 부호화기에서는 I 부호화의 대상인 제1 필드로부터의 움직임 예측과 움직임 보상을 행할 수 있는 한편, 제1 필드와 제2 필드는, 동일 프레임으로부터 분할하여 작성되므로, 「움직임」이 없는 것으로 하여, 부호화할 수도 있다. 즉, P 부호화에 의해 움직임 예측을 실시하지 않고 움직임 벡터를 항상 0으로 하는 실장도 고려된다. 이 경우, 중간 버퍼(045)의 용량은 이론적으로 2MB분으로 실현할 수 있다.
〔실시 형태 5〕
<보다 작은 단위로 필드 분할>
실시 형태 4에서는, 1프레임의 화면을 2개의 필드로 분할하여, 제2 필드가 제1 필드를 참조함으로써, 입력 화상 메모리(102)를 생략하는 구성을 나타내었다. 본 실시 형태 5에서는, 더 작은 단위(예를 들어 세로 2MB)로 필드 분할을 행하고, 분할한 한쪽의 블록이 다른 쪽의 블록을 참조하여 보간 처리에 의한 부호화를 행하고, 분할한 블록 단위로 멀티플렉스를 행하여 1 화면의 부호화 스트림을 구성하는 예를 나타낸다.
실시 형태 5의 화상 부호화 장치의 전체 구성은, 도 19에 도시된 구성예와 마찬가지이며, 입력 화상 공급 장치(101)와, 부호화 장치 Ea(500)와, 출력 제어 장치(104)를 포함하여 구성된다. 본 실시 형태 5에서는, 실시 형태 4와 마찬가지로 입력 화상 메모리(102)를 구비할 필요는 없지만, 입력 화상 메모리(102)를 구비하지 않는 구성으로 한정되는 것이 아니라, 도 16과 마찬가지로 입력 화상 메모리(102)를 설치하는 구성으로 하여도 된다.
도 26은, 실시 형태 5의 화상 부호화 장치의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 출력 제어 장치(104)도 함께 도시된다.
부호화 장치 Ea(500)는 인트라 MB 부호화기(050)와, 인터 MB 부호화기(051)와, 입력 제어부(053)와, 필드 분할기(054)와, 중간 버퍼(052)와, 입력 버퍼(055)와, 제1 및 제2 MB 버퍼(056과 057)를 포함하여 구성된다. 입력 버퍼(055)는, 입력 화상 공급 장치(101)로부터 입력한 프레임 구조의 원화면을 일단 유지한다. 필드 분할기(054)는, 입력 제어부(053)에 의한 제어에 의해, 입력 버퍼(055)에 유지되고 있는 프레임 구조의 원화면을 필드 구조(제1 필드와 제2 필드)로 분해한 다음에, 제1 및 제2 MB 버퍼(056과 057)를 통해 어느 한쪽의 부호화기(인트라 MB 부호화기(050)와 인터 MB 부호화기(051))에 공급한다. 인트라 MB 부호화기(050)는 제1 필드의 화면 내 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 중간 버퍼(052)로 출력한다. 인터 MB 부호화기(051)는, 중간 버퍼(052)에 유지되고 있는 로컬 복호 화상을 참조하여 화면 간 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다.
여기서, 부호화 장치 Ea(500)에는, 위치 제어부는 생략하게 된다. 후술하는 바와 같이, 필드 분할의 단위를, 수직의 위치 관계에 있는 2MB로 함으로써, 위치 제어부를 생략할 수 있다.
부호화 장치 Ea(500)의 동작에 대하여 설명한다.
도 27은, 필드 분할된 화상의 부호화 처리의 동작을 나타내는 설명도이다. 필드 분할기(054)와, 인트라 MB 부호화기(050)와, 인터 MB 부호화기(051)와, 중간 버퍼(052)가 도시되고, 필드 분할기(054)에 입력되는 프레임 구조의 MB 페어와, 필드 분할된 제1 및 제2 필드 MB가 함께 도시된다. 필드 분할기(054)에 입력되는 프레임 구조의 MB 페어는, 프레임 내에 수직 방향(세로 방향)에 서로 인접하는 2개의 매크로 블록(MB)이다. 여기서 매크로 블록(MB)은, 인트라 MB 부호화기(050)와 인터 MB 부호화기(051)의 부호화 처리의 처리 단위이다. MB는 복수의 화소 라인으로 구성되어 있다. 필드 분할기(054)는 프레임 구조의 MB 페어(세로 2MB로부터 제1 필드 MB와 제2 필드 MB로 분할하고, 각각 인트라 MB 부호화기(050)와 인터 MB 부호화기(051)에 입력한다. 제1 필드 MB는, 예를 들어 프레임 구조의 MB 페어의 짝수(0, 2, 4, …) 라인만으로 재구성된 필드(톱 필드)이며, 제2 필드 MB는, 예를 들어 프레임 구조의 MB 페어의 홀수(1, 3, 5, …) 라인만으로 재구성된 필드(보텀 필드)이고, 크기는 각각 1개의 MB가 된다. 인트라 MB 부호화기(050)는 제1 필드 MB를 부호화함과 동시에, 로컬 복호된 MB를 중간 버퍼(052)에 보존한다. 인터 MB 부호화기(051)는 중간 버퍼(052)를 참조 MB로서 제2 필드 MB를 화면 간 부호화 방법에 의해 부호화를 행한다. 출력 제어 장치(104)에서는, 제1 부호화 비트열과 제2 부호화 비트열을 MB 단위로 멀티플렉싱하여 부호화 스트림을 구성하여 출력한다.
필드 분할기(054)에 의해 행하는 필드 분할은, 실시 형태 4의 필드 분할기(044)에 의한 필드 분할과 마찬가지로 행하여도 된다.
처리 단위는 상기한, 세로 2MB를 2개의 필드로 분할한 단위로 행하여도 되며, 그보다 작은 단위, 예를 들어 1MB를 16×8 화소 단위로 분할한 단위로 행하는 것도 고려된다. 후자의 경우, 필드 분할기(054) 내에서 2MB 라인분의 지연이 생략되어, 보다 저지연, 저버퍼 용량을 실현할 수 있다.
부호화 장치 Ea(500)에서는, 더 작은 단위(예를 들어 세로 2MB)로 필드 분할을 행하고, 분할한 한쪽의 블록이 다른 쪽의 블록을 참조하여 보간 처리에 의한 부호화를 행하고, 분할한 블록 단위로 멀티플렉스를 행하여 1 화면의 부호화 스트림을 구성하는 것을 특징으로 하고 있다.
도 28은, 부호화에서의 필드 참조 방향의 예를 나타내는 설명도이다. 세로 2MB로부터 분할된 한쪽의 제1 필드 MB(톱 필드)는 인트라 필드 부호화되고, 다른 쪽의 제2 필드 MB(보텀 필드)는 제1 필드 MB를 참조하는 인터 필드 부호화된다. 또한, 톱 필드와 보텀 필드의 관계는 임의이며, 제1 필드 MB가 보텀 필드, 제2 필드 MB가 톱 필드이어도 된다. 도 26에 도시된 본 구성예를 사용함으로써 도 28에 도시된 바와 같은 부호화 방식을 실현할 수 있다. 즉, 예를 들어 H.264로 규정되어 있는 MBAFF(MacroBlock Adaptive Field Frame; 매크로 블록 적응 프레임 필드 부호화)와 같은 블록 구조를 가정한 경우, 제2 필드가 제1 필드를 참조하는 보간 처리에 의한 부호화를 행할 수 있다.
본 구성예에 의해, 기존의 화면 내 부호화보다 부호화 효율이 좋은 화면 내 부호화를 가능하게 하는 효과가 있다.
이 밖에, 실시 형태 4에 비하여, 중간 버퍼(052)의 용량이 적어도 되며, 위치 제어기도 불필요하기 때문에 비용을 삭감할 수 있는 효과가 있다.
필드 분할의 단위를 보다 작은 단위, 예를 들어 1MB를 16×8 화소 단위로 분할하는 경우, 필드 분할기(054) 내에서 2MB 라인분의 지연이 불필요하여, 보다 저지연, 저버퍼 용량을 실현할 수 있는 효과가 있다.
본 실시 형태 5에서의 변형예에 대하여 설명한다. 이 변형예에 대한 화상 부호화 장치의 전체 구성도, 도 19에 도시된 구성예와 마찬가지이며, 입력 화상 공급 장치(101)와, 부호화 장치 Eb(501)와, 출력 제어 장치(104)를 포함하여 구성된다. 본 변형예에서는, 부호화 장치의 부호를 Ea(500)로부터 Eb(501)로 변경한다.
도 29는, 실시 형태 5의 화상 부호화 장치의 다른 구성예를 나타내는 블록도이다.
부호화 장치 Eb(501)는 도 26에 도시한 부호화 장치 Ea(500)의 구성 외에, 필드 분할기(054)의 출력 보존 장소를 전환하는 스위치(058)와, 2개의 부호화기(050 및 051)의 출력처를 전환하는 스위치(059)를 구비하는 점이 상이하다. 이 스위치는 입력 제어부(053)가 제어한다. 다른 구성에 대해서는, 도 26에 도시한 부호화 장치 Ea(500)와 마찬가지이므로, 설명을 생략한다.
부호화 장치 Eb(501)의 동작에 대하여 설명한다.
도 30은, 필드 분할된 화상의, 부호화 장치 Eb(501)에 의한 부호화 처리의 동작을 나타내는 설명도이다. 도 27에 대하여 스위치(058)와 스위치(059)가 추가 되어 있다. 스위치(058)는, 필드 분할기(054)에 의해 분할된 톱 필드를 제1 필드 MB로 하고 보텀 필드를 제2 필드 MB로 하거나 또는 반대로, 보텀 필드를 제1 필드 MB로 하고 톱 필드를 제2 필드 MB로 할지를 선택적으로 전환할 수 있다. 스위치(059)는, 인트라 MB 부호화기(050)의 출력을 제1 부호화 비트열로 하고 인터 MB 부호화기(051)의 출력을 제2 부호화 비트열로 하거나 또는 반대로, 인트라 MB 부호화기(050)의 출력을 제2 부호화 비트열로 하고 인터 MB 부호화기(051)의 출력을 제1 부호화 비트열로 할지를 선택적으로 전환할 수 있다. 도 30은 스위치(058)의 대각선 경로(굵은 선으로 표시)가 선택된 모습을 나타내고 있다. 이 경우, 필드 분할기(054)의 출력의 보텀 필드측이 제1 필드 MB로, 톱 필드측이 제2 필드 MB로 된다. 각각 인트라 필드 부호화 및 인터 필드 부호화된 후, 스위치(059)의 대각선 경로(굵은 선으로 표시)에 의해 순서가 복귀된다.
도 31은, 부호화에서의 필드 참조 방향의 일례를 나타내는 설명도이다. 이상의 수순에 의해, 도 31에 도시한 바와 같은 보텀 필드 MB로부터 톱 필드 MB에의 참조를 행할 수 있다.
도 32는, 부호화에서의 필드 참조 방향의 다른 예를 나타내는 설명도이다. 스위치(058) 및 스위치(059)의 전환을 적절하게 행함으로써, 도 32에 도시한 바와 같이, 참조 방향을 적절하게 변경할 수도 있다
출력 제어 장치(104)에서는, 제1 부호화 비트열과 제2 부호화 비트열을 MB 단위로 멀티플렉싱하여 부호화 스트림을 생성하여 출력한다. 스위치(059)의 기능을 출력 제어 장치(104)에 포함하여 구성하여도 된다.
필드 분할기(054)에 의해 행하는 필드 분할은, 실시 형태 4의 필드 분할기(044)에 의한 필드 분할과 마찬가지로 행하여도 된다.
처리 단위는 상기한, 세로 2MB를 2개의 필드로 분할한 단위로 행하여도 되며, 그보다 작은 단위, 예를 들어 1MB를 16×8 화소 단위로 분할한 단위로 행하는 것도 고려된다. 후자의 경우, 필드 분할기(054) 내에 2MB 라인분의 지연이 불필요하여, 보다 저지연, 저버퍼 용량을 실현할 수 있다.
본 구성예에 의해, 부호화 장치 Ea(500)와 마찬가지로, 기존의 화면 내 부호화보다 부호화 효율이 좋은 화면 내 부호화를 가능하게 하는 효과가 있으며, 실시 형태 4에 비하여, 중간 버퍼(052)의 용량이 적어도 되며, 위치 제어기도 불필요하기 때문에 비용을 삭감할 수 있는 효과가 있다. 또한, 필드 분할의 단위를 보다 작은 단위, 예를 들어 1MB를 16×8 화소 단위로 분할하는 경우, 필드 분할기(054) 내에서 2MB 라인분의 지연이 불필요하여, 보다 저지연, 저버퍼 용량을 실현할 수 있는 효과가 있다.
또한, 필드 블록 간의 참조 방향을 임의로 변경할 수 있다. 즉, 예를 들어 H.264로 규정되어 있는 MBAFF에 적용할 수 있다.
〔실시 형태 6〕
<세로 방향으로 분할>
실시 형태 4와 5에서는, 1프레임의 화면을 각각이 홀수와 짝수의 화소 라인으로 이루어지는 2개의 필드로 분할하여, 한쪽의 필드의 부호화가 다른 쪽의 필드를 참조함으로써, 입력 화상 메모리(102)를 생략하는 구성을 나타내었다. 그러나, 분할은 반드시 필드 단위, 즉, 화소 라인마다가 아니어도 된다. 본 실시 형태 6에서는, 프레임을 화소 라인과는 직교하는 세로 방향(칼럼 방향)으로 분할하는 예를 나타낸다.
본 실시 형태 6의 화상 부호화 장치의 전체 구성도, 도 19에 도시된 구성예와 마찬가지이며, 입력 화상 공급 장치(101)와, 부호화 장치 F(600)와, 출력 제어 장치(104)를 포함하여 구성된다. 본 실시 형태 6에서는, 다른 실시 형태의 부호화 장치와 구별하기 위해서, 부호화 장치의 부호를 F(600)로 한다.
도 33은, 실시 형태 6의 부호화 장치 F(600)의 구성예를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 출력 제어 장치(104)도 함께 도시된다.
부호화 장치 F(600)는 I 부호화기(060)와, P 부호화기(061)와, 위치 제어부(062)와, 입력 제어부(063)와, 화면 세로 분할기(064)와, 중간 버퍼(065)와, 입력 버퍼(066)와, 제1 및 제2 MB 버퍼(067-1과 067-2)를 포함하여 구성된다. I 부호화기(060)는 I 픽처의 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 중간 버퍼(065)로 출력한다. P 부호화기(061)는, 중간 버퍼(065)에 유지되고 있는 로컬 복호 화상을 참조하여 P 픽처 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다. I 부호화기(060), P 부호화기(061)는 각각의 픽처 타입 전용의 부호화기일 필요는 없고, 모두 예를 들어 I/P/B 부호화기이어도 된다.
부호화 장치 F(600)는, 실시 형태 4의 부호화 장치 D(400)에 비하여, 필드 분할기(044) 대신에 원화면을 세로 방향으로 분할하여 공급하는 화면 세로 분할기(064)를 구비하는 점이 상이하다.
화면의 세로 방향(칼럼 방향)에의 분할에 대하여 설명한다.
도 34와 도 35는, 화상의 세로 분할에 대한 설명도이며, 도 34에는 프레임 구조가, 도 35에는 세로 분할된 좌우의 칼럼 화면이 각각 도시된다. 도 34에 도시된 프레임 구조의 화면에 비하여, 도 35에 도시된 세로 분할 구조는, 수직 1칼럼마다 짝수(0, 2, 4, …)번째의 칼럼을 모은 좌측 칼럼 화면(제1 화면)과, 홀수 번째(1, 3, 5, …)의 칼럼을 모은 우측 칼럼 화면(제2 화면)으로 분할할 수 있다.
실시 형태 6의 화상 부호화 장치 F의 동작에 대하여 설명한다. 도 33에 도시된 화상 부호화 장치 F에 의해, IPIPIP…와 같이 I 픽처와 P 픽처의 2개의 픽처 타입이 세로 분할된 2화면마다 반복되도록 부호화하는 경우의 동작에 대하여 설명한다.
도 36은, 화상의 화면 세로 분할을 나타내는 설명도이다. 입력 화상 공급 장치(101)로부터 입력되는 프레임 구조의 원화면은, 화면 세로 분할기(064)에 의해 세로 분할 구조로 분할하고, 도 36에 도시한 바와 같이 제1 세로 분할 화면을 I 픽처, 제2 세로 분할 화면을 P 픽처로서 교대로 부호화한다.
부호화 장치 F(600)의 화면의 세로 분할 동작에 대하여 설명한다.
화면 세로 분할기(064)에서는 예를 들어 다음과 같이 화면의 세로 분할이 행해진다. 입력은 1라인씩 입력된다고 가정한다. 또한, 1MB는 16라인으로 구성되게 한다. 분할 방식은 입력 형식에도 의존하고, 하기에 한정되는 것은 아니다.
(1) 입력 화상 공급 장치(101)로부터 입력한 화소 라인은 입력 버퍼(066)에 보존된다.
(2) 입력 버퍼(066)에 1MB의 16라인분이 저장된 후, 화소의 칼럼 번호의 짝수, 홀수에 따라서 짝수 칼럼의 대상 MB 위치의 화소를 제1 MB 버퍼(067-1)에, 홀수 칼럼의 대상 MB 위치의 화소를 제2 MB 버퍼(067-2)에 저장한다.
(3) 제1 MB 버퍼(067-1)에 16라인분이 축적된 시점에서, 좌측 칼럼의 MB로서 출력 가능하게 된다. 마찬가지로 제2 MB 버퍼(067-2)에 16라인분 축적된 시점에서, 우측 칼럼의 MB로서 출력 가능하게 된다.
(4) 16라인의 최후의 MB를 화면 세로 분할기(064)로 출력한 시점에서 그 16라인은 입력 버퍼(066)로부터 파기할 수 있다.
또한, 짝수 칼럼·홀수 칼럼의 저장처를 교체함으로써 우측 칼럼과 좌측 칼럼 중 어느 하나를 제1 세로 분할 화면으로 할 수도 있다.
또한, 입력 버퍼(066)를 두지 않고, 세로 분할한 데이터를 제1 MB 버퍼(067-1) 및 제2 MB 버퍼(067-2)에 직접 보존하는 것도 고려된다. 이 경우, 제1 MB 버퍼067-1) 및 제2 MB 버퍼(067-2)가 각각 적어도 (화면 폭/2)×16라인분의 용량을 갖는다.
부호화 장치 F(600)의 부호화 동작에 대하여 설명한다.
부호화 장치 F(600)는, 1프레임의 원화면이 입력되면, 2개의 세로 분할 화면으로 분할하고, 각각의 세로 분할 화면을 대상으로 하여 병렬로 부호화한다.
I 부호화기(060)에서는 다음과 같이 부호화된다.
(1) 제1 화면의 부호화 대상 MB를 제1 MB 버퍼(067-1)로부터 I 부호화기(060)에 입력한다.
(2) I 부호화기(060)는, 제1 화면의 대상 MB를 화면 내 예측에 의해 I 픽처 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여 로컬 복호 화상을 생성하고, 중간 버퍼(065)에 유지한다.
상기 (1)∼(2)를 제1 세로 분할 화면 내의 모든 MB에 대하여 실시함으로써, 제1 세로 분할 화면의 부호화가 완료된다. P 부호화기(061)에서는 다음과 같이 부호화된다.
(3) 제2 세로 분할 화면의 부호화 대상 MB를 제2 MB 버퍼(067-2)로부터 P 부호화기(061)에 입력한다.
(4) P 부호화기(061)는, 제2 필드의 대상 MB 및 중간 버퍼(065) 내의 I 부호화기(060)의 로컬 복호 화상으로 구성하는 참조 영역 X로부터 화면 간 예측에 의해 P 픽처 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (3)∼(4)를 제2 세로 분할 화면 내의 모든 MB에 대하여 실시함으로써, 제2 세로 분할 화면의 부호화가 완료된다.
상기 I 부호화기(060)에 의한 (1)∼(2)의 처리와, P 부호화기(061)에 의한 (3)∼(4)의 처리는, 2 세로 분할 화면씩 병렬로 실행된다.
다음으로 위치 제어부(062)의 동작에 대하여 설명한다.
도 37은, 실시 형태 6의 위치 제어부(062)에 의한 제어예를 나타내는 설명도이다. 여기에서의 설명에서는 간단하게 하기 위해, 도 11, 도 12 및 도 18 등과 마찬가지로 수평 방향으로 6개의 매크로 블록(MB)으로 구성되는 화면(세로 분할 화면)을 사용하고, 참조 영역이 부호화 대상 MB와 동일 위치를 기점으로 한 2×2의 4MB 영역인 예를 나타낸다.
도 37에는, I 부호화기(060)와 P 부호화기(061)와, 위치 제어부(062)와, 중간 버퍼(065)가 도시된다. I 부호화기(060)에 입력되는 제1 세로 분할 화면과, P 부호화기(061)에 입력되는 제2 세로 분할 화면이, 각각 MB마다 도시된다. 해칭은 이미 입력된 MB를 나타내고, 굵은 프레임이 현시점에서의 부호화 처리의 대상 MB를 나타낸다.
I 부호화기(060)에는 제1 세로 분할 화면의 MB0 내지 MB7이 이미 입력되고, 부호화가 끝나, 로컬 복호된 MB0 내지 MB7이 중간 버퍼(065)에 저장되어 있다. I 부호화기(060)는, 현시점에서는 MB8을 대상으로 하여 부호화를 실행하고 있으며, 「MB8 처리 중」의 정보를 위치 제어부(062)에 통지하고 있다.
P 부호화기(061)는, 제2 세로 분할 화면의 MB8을 대상으로 하여 부호화를 실행하기 위해서, 위치 제어부(042)에 대하여 「MB0 처리 요구」를 통지하고 있다. 위치 제어부(062)는, P 부호화기(061)가 필요한 참조 영역 X의 데이터가 갖추어져 있는지를 관리하고 있으며, P 부호화기(061)에 대하여 「대기 지시」 또는 「처리 허가」를 통지한다. 도 37에 도시된 예에서는, 위치 제어부(062)는, P 부호화기(061)가 MB0의 부호화 처리를 위해서 참조하는, 참조 영역 X(MB0/MB1/MB6/MB7)가 I 부호화기(060)로부터 제1 중간 버퍼(065)에 기입된 후에, P 부호화기(061)에 대하여 「처리 허가」를 통지함으로써, P 부호화기(061)에 MB0의 부호화 처리를 개시시킨다. 「처리 허가」를 받은 P 부호화기(061)는, 제2 세로 분할 화면의 MB0과 참조 영역 X의 MB0/MB1/MB6/MB7을 사용하여 부호화를 개시한다.
실시 형태 6에서는, 입력된 1프레임의 원화면을 2개의 세로 분할 화면으로 분할하는 화면 세로 분할기(064)를 구비하는 것을 특징으로 하고 있으며, 이에 의해 실시 형태 4와 마찬가지로, 입력 화상 메모리(102)를 생략하여, 외부의 공유 메모리에의 액세스를 완전히 없앨 수 있기 때문에, 시스템 비용을 대폭 삭감할 수 있는 효과가 있다. 또한, 입력 화상 공급 장치(101)로부터 일단 입력 화상 메모리(102)에 원화면을 보존할 필요가 없기 때문에, 입력으로부터 출력까지의 처리 지연이 대폭 삭감할 수 있는 효과도 있다. 또한, 입력 화상 메모리(102)를 구비하지 않는 구성으로 한정되는 것이 아니라, 도 16과 마찬가지로 입력 화상 메모리(102)를 설치하여도 된다.
실시 형태 4가 세로 2MB의 입력 화상이 입력된 후에 화면의 분할이 완료되는 데 비하여, 실시 형태 6에서는 세로 방향에는 1MB의 입력 화상이 입력되는 것만으로, 화면의 분할에 필요한 화상 정보가 갖추어지게 된다. 그로 인해, 실시 형태 4의 입력 버퍼(046)가 2MB의 라인 수만큼의 용량이 필요한 데 비하여, 실시 형태 6에서는 부호화 장치 F(600)의 입력 버퍼(066)는 1MB의 라인 수로 충분하다. 이로 인해, 비용뿐만 아니라 부호화 지연도 삭감하는 효과가 있다. 또한, 각 부호화기가 처리하는 화면 가로 폭이 1/2로 되기 때문에, 부호화에서 필요한 주변 블록 정보를 저장하는 라인 메모리의 삭감을 할 수 있는 효과도 있다.
부호화 장치 F(600)의 내부에 추가하는 중간 버퍼(065)의 용량은, I 부호화기(060)와 P 부호화기(061)의 사이에 처리 위치를 제어함으로써, 1 화면분의 버퍼량은 불필요하여, 기껏해야 수 MB 라인분으로 실현 가능하다. 또한, P 부호화기(061)에서는 I 부호화의 대상인 제1 필드로부터의 움직임 예측과 움직임 보상을 행할 수 있는 한편, 제1 세로 분할 화면과 제2 세로 분할 화면은, 동일 프레임으로 분할하여 작성되므로, 「움직임」이 없는 것으로서, 부호화할 수도 있다. 즉, P 부호화에서 움직임 예측을 하지 않고 움직임 벡터를 항상 0으로 하는 실장도 고려된다. 이 경우, 중간 버퍼(065)의 용량은 이론적으로 2MB분으로 실현할 수 있다.
<보다 작은 단위로 세로 화면 분할>
전술한 구성예에서는, 1프레임의 화면을 2개의 세로 분할 화면으로 분할하고, 제2 세로 분할 화면이 제1 세로 분할 화면을 참조함으로써, 입력 화상 메모리(102)를 생략하는 구성을 나타내었다. 본 실시 형태 6에서는, 실시 형태 4에 대응하는 실시 형태 5와 같은 다른 구성을 취할 수도 있다. 더 작은 단위(예를 들어 가로 2MB)로 세로 화면 분할을 행하고, 분할한 한쪽의 블록이 다른 쪽의 블록을 참조하여 보간 처리에 의한 부호화를 행하고, 분할한 블록 단위로 멀티플렉스를 행하여 1 화면의 부호화 스트림을 구성하는 별도의 구성예를 나타낸다.
본 구성예의 화상 부호화 장치의 전체 구성도, 도 19에 도시된 구성예와 마찬가지이며, 입력 화상 공급 장치(101)와, 부호화 장치 Fa(601)와, 출력 제어 장치(104)를 포함하여 구성된다. 본 구성예에서는, 도 33에 도시된 구성예와 마찬가지로 입력 화상 메모리(102)를 구비할 필요는 없지만, 입력 화상 메모리(102)를 구비하지 않는 구성으로 한정되는 것이 아니라, 도 16과 마찬가지로 입력 화상 메모리(102)를 설치하는 구성으로 하여도 된다.
도 38은, 실시 형태 6의 다른 구성예인 부호화 장치 Fa(601)를 나타내는 블록도이다. 입력 화상 공급 장치(101)와 출력 제어 장치(104)도 함께 도시된다.
부호화 장치 Fa(601)는, 인트라 MB 부호화기(060)와, 인터 MB 부호화기(061)와, 입력 제어부(063)와, 화면 세로 분할기(064)와, 중간 버퍼(065)와, 입력 버퍼(066)와, 제1 및 제2 MB 버퍼(067-1과 067-2)를 포함하여 구성된다. 입력 버퍼(066)는, 입력 화상 공급(101)로부터 입력한 프레임 구조의 원화면을 일단 유지한다. 화면 세로 분할기(064)는, 입력 제어부(063)에 의한 제어에 의해, 입력 버퍼(066)에 유지되고 있는 프레임 구조의 원화면을 칼럼 방향(세로 방향)으로 분할한, 제1 블록과 제2 블록을, 제1 및 제2 MB 버퍼(067-1과 067-2)를 통해 어느 한쪽의 부호화기(인트라 MB 부호화기(060)와 인터 MB 부호화기(061))에 공급한다. 인트라 MB 부호화기(060)는 제1 블록의 화면 내 부호화를 행하고, 제1 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력하고, 로컬 복호 화상을 참조 화상으로서 중간 버퍼(065)로 출력한다. 인터 MB 부호화기(061)는, 중간 버퍼(065)에 유지되고 있는 로컬 복호 화상을 참조하여 화면 간 부호화를 행하고, 제2 부호화 비트열을 생성하여 출력 제어 장치(104)로 출력한다.
화면의 세로 방향(칼럼 방향)에의 분할에 대해서는, 전술한 설명과 마찬가지로, 프레임 구조는 도 34에 도시된 바와 같으며, 세로 분할된 좌우의 칼럼 화면은 도 35에 도시된 바와 같다.
도 39와 도 40은, 마찬가지의 화상의 세로 분할을 매크로 블록(MB) 단위로 행하는 경우에 대한 설명도이며, 도 39에는 프레임 구조의 MB 페어가, 도 40에는 세로 분할 구조의 MB 페어가 도시된다. 도 39에는 프레임 구조의 MB 페어는, 부호화의 단위인 매크로 블록(MB)이 수평 방향으로 2개 인접한 것이다. 도 40에 도시된 세로 분할 구조 MB 페어는, 수직 1칼럼마다 짝수 번째의 칼럼을 모은 좌측 칼럼(제1 MB)과, 홀수 번째의 칼럼을 모은 우측 칼럼(제2 MB)으로 분할할 수 있다. 여기서, 도 39와 도 40에 도시된 바와 같이, 화상의 세로 분할의 단위를, 수평의 위치 관계에 있는 2MB로 함으로써, 부호화 장치에 있어서 위치 제어부를 생략할 수 있다. 도 38에 도시된 부호화 장치 Fa(601)는, 이 분할 방법을 채용함으로써, 위치 제어부가 생략되었다.
부호화 장치 Fa(601)의 동작에 대하여 설명한다.
도 41은, 세로 분할된 화상의 부호화 처리의 동작을 나타내는 설명도이다. 화면 세로 분할기(064)와, 인트라 MB 부호화기(060)와, 인터 MB 부호화기(061)와, 중간 버퍼(065)이 나타나고, 화면 세로 분할기(064)에 입력되는 프레임 구조의 MB 페어와, 세로 분할된 제1 MB와 제2 MB가 함께 도시된다. 화면 세로 분할기(064)에 입력되는 프레임 구조의 MB 페어는, 프레임 내에 수평 방향(가로 방향)으로 서로 인접하는 2개의 매크로 블록(MB)이다. 여기서 매크로 블록(MB)은, 인트라 MB 부호화기(060)와 인터 MB 부호화기(061)의 부호화 처리의 처리 단위이다. MB는 복수의 화소 칼럼으로 구성되어 있다. 화면 세로 분할기(064)는 프레임 구조의 MB 페어(가로 2MB)로부터 제1 MB와 제2 MB로 분할하고, 각각 인트라 MB 부호화기(060)와 인터 MB 부호화기(061)에 입력한다. 제1 MB는, 예를 들어 프레임 구조의 MB 페어의 짝수 칼럼만으로 재구성된 좌측 칼럼 블록이며, 제2 MB는, 예를 들어 프레임 구조의 MB 페어의 홀수 칼럼만으로 재구성된 우측 칼럼 블록이고, 크기는 각각 1개의 MB가 된다. 인트라 MB 부호화기(060)는 제1 MB를 부호화함과 동시에, 로컬 복호된 MB를 중간 버퍼(065)에 보존한다. 인터 MB 부호화기(061)는 중간 버퍼(065)를 참조 MB로서 제2 MB를 화면 간 부호화 방법에 의해 부호화를 행한다. 출력 제어 장치(104)에서는, 제1 부호화 비트열과 제2 부호화 비트열을 MB 단위로 멀티플렉싱하여 부호화 스트림을 구성하여 출력한다.
부호화 장치 Fa(601)의 화면의 세로 분할 동작에 대하여 설명한다.
화면 세로 분할기(064)에서는 예를 들어 다음과 같이 화면의 세로 분할이 행해진다. 입력은 1라인씩 입력된다고 가정한다. 또한, 1MB는 16라인으로 구성되는 것으로 한다. 분할 방식은 입력 형식에도 의존하고, 하기에 한정되는 것은 아니다.
(1) 입력 화상 공급 장치(101)로부터 입력한 화소 라인은 입력 버퍼(066)에 보존된다.
(2) 입력 버퍼(066)에 1MB의 16라인분이 저장된 후, 화소의 칼럼 번호의 짝수, 홀수에 따라서 짝수 칼럼의 대상 MB 위치의 화소를 제1 MB 버퍼(067-1)에, 홀수 칼럼의 대상 MB 위치의 화소를 제2 MB 버퍼(067-2)에 저장한다.
(3) 제1 MB 버퍼(067-1)에 16라인분 축적된 시점에서, 좌측 칼럼의 MB로서 출력 가능하게 된다. 마찬가지로 제2 MB 버퍼(067-2)의 16라인분 축적된 시점에서, 우측 칼럼의 MB로서 출력 가능하게 된다.
(4) 16라인의 최후의 MB를 화면 세로 분할기(064)로 출력한 시점에서 그 16 라인은 입력 버퍼(0066)로부터 파기할 수 있다.
처리 단위는 상기한, 가로 2MB를 좌우의 칼럼마다 제1 MB와 제2 MB로 분할한 단위로 행하여도 되고, 그보다 작은 단위, 예를 들어 1MB를 8×16화소 단위로 분할한 단위에서 행하는 것도 고려된다.
본 구성예의 부호화 장치 Fa(601)에서는, 화면을 세로로 분할하고, 분할한 한쪽의 블록 부호화 처리가 다른 쪽의 블록 부호화 처리에 의해 생성된 참조 화상을 참조하여 보간 처리에 의한 부호화를 행한다.
본 구성예에 의해, 기존의 화면 내 부호화보다 부호화 효율이 좋은 화면 내 부호화를 가능하게 하는 효과가 있다. 그 밖에, 도 33에 도시된 부호화 장치 F(600)에 비하여, 중간 버퍼(065)의 용량이 적어도 되며, 위치 제어기도 불필요하기 때문에 비용을 삭감할 수 있는 효과가 있다. 화면 가로 폭이 1/2로 되기 때문에, 부호화에서 필요한 주변 블록 정보를 저장하는 라인 메모리의 삭감을 할 수 있는 효과도 있다.
실시 형태 5가 세로 2MB의 입력 화상이 입력된 후에 화면의 분할이 완료되는 데 비하여, 본 구성예에서는 세로 방향에는 1MB의 입력 화상이 입력되는 것만으로, 화면의 분할에 필요한 화상 정보가 갖추어지게 된다. 그로 인해, 실시 형태 5의 입력 버퍼(055)가 2MB의 라인 수분의 용량이 필요한 데 비하여, 본 구성예에서는 부호화 장치 Fa(601)의 입력 버퍼(066)는 1MB의 라인 수로 충분하다. 이로 인해, 비용뿐만 아니라 부호화 지연도 삭감하는 효과가 있다.
또한 다른 변형예에 대하여 설명한다. 이 변형예에 대한 화상 부호화 장치의 전체 구성도, 도 19에 도시된 구성예와 마찬가지이며, 입력 화상 공급 장치(101)와, 부호화 장치 Fb(602)와, 출력 제어 장치(104)를 포함하여 구성된다. 본 변형예에서는, 부호화 장치의 부호를 Fa(601)로부터 Fb(602)로 변경한다.
도 42는, 실시 형태 6의 화상 부호화 장치의 또 다른 구성예를 나타내는 블록도이다.
부호화 장치 Fb(602)는 도 38에 도시된 부호화 장치 Fa(601)의 구성 외에, 화면 세로 분할기(064)의 출력 보존 장소를 전환하는 스위치(068)와, 2개의 부호화기(060 및 061)의 출력처를 전환하는 스위치(069)를 구비하는 점이 상이하다. 이 스위치는 입력 제어부(063)가 제어한다. 다른 구성에 대해서는, 도 38에 도시된 부호화 장치 Fa(601)와 마찬가지이므로, 설명을 생략한다.
부호화 장치 Fb(602)의 동작에 대하여 설명한다. 부호화 장치 Fa(601)에서는, 좌측 칼럼 MB와 우측 칼럼 MB의 어느 쪽인가를 인트라 MB 부호화기(060)와 인터 MB 부호화기(061)에 입력하고, 어느 쪽인가의 부호화 처리에서 다른 쪽의 로컬 복호 화상을 참조할지의 참조 방향이, 고정되어 있는 데 비하여, 부호화 장치 Fb(602)에서는, 참조 방향을 역회전시키거나, 또는 2MB마다 적절하게 변경할 수 있다. 부호화 장치 Fb(602)에서는 추가된 스위치(068과 069)에 의해, 참조 방향의 전환을 가능하게 하고 있다. 스위치(068)는, 화면 세로 분할기(064)에 의해 분할된 좌측 칼럼 MB를 제1 MB로 하고 우측 칼럼 MB를 제2 MB로 할지, 또는 반대로, 우측 칼럼 MB를 제1 MB로 하고 좌측 칼럼 MB를 제2 MB로 할지를 선택적으로 전환할 수 있다. 스위치(069)는, 인트라 MB 부호화기(060)의 출력을 제1 부호화 비트열로 하고 인터 MB 부호화기(061)의 출력을 제2 부호화 비트열로 할지, 또는 반대로, 인트라 MB 부호화기(060)의 출력을 제2 부호화 비트열로 하고 인터 MB 부호화기(061)의 출력을 제1 부호화 비트열로 할지를 선택적으로 전환할 수 있다.
도 43 내지 도 45는, 세로 분할된 화상의 부호화에 있어서의 참조 방향의 예를 나타내는 설명도이다. 도 43에는, 좌측 칼럼 MB가 제1 MB로 되어 인트라 MB 부호화기(060)에 의해 부호화되고, 우측 칼럼 MB가 제2 MB로 되어 인터 MB 부호화기(061)에 의해 좌측 칼럼 MB의 로컬 복호 화상을 참조하여 부호화되는 예가, 모식적으로 도시되어 있다. 도 44에는 반대로, 우측 칼럼 MB의 로컬 복호 화상이 좌측 칼럼 MB의 부호화 처리에 있어서 참조되는 예가 도시되고, 도 45에는 그 참조 방향이 2MB마다 적절하게 전환할 수 있는 예가 도시된다.
부호화 장치 Fb(602)에서는, 부호화 장치 Fa(601)와 마찬가지로, 화면을 세로로 분할하고, 분할한 한쪽의 블록 부호화 처리가 다른 쪽의 블록 부호화 처리에서 생성된 참조 화상을 참조하여 보간 처리에 의한 부호화를 행한다. 본 구성예에 있어서도, 기존의 화면 내 부호화보다 부호화 효율이 좋은 화면 내 부호화를 가능하게 하는 효과가 있고, 도 33에 도시된 부호화 장치 F(600)와 비하여, 중간 버퍼(065)의 용량이 적어도 되며, 위치 제어기도 불필요하기 때문에 비용을 삭감할 수 있는 효과가 있다. 화면 가로 폭이 1/2이 되기 때문에, 부호화에서 필요한 주변 블록 정보를 저장하는 라인 메모리의 삭감을 할 수 있는 효과도 있다는 점도 부호화 장치 Fa(601)와 마찬가지이다.
또한, 부호화 장치 Fb(602)의 구성을 취함으로써, 전술한 바와 같이 참조 방향을 2MB마다 적절하게 전환하는 부호화 방식을 실현할 수 있다. 즉, 예를 들어 H.264로 규정되어 있는 MBAFF를 수평·수직 전치한 것과 같은 블록 구조를 가정한 경우, 우측 칼럼 MB가 좌측 칼럼 MB를 참조하여 보간 처리에 의한 부호화를 행한다(도 43). 좌측 칼럼 MB로부터 우측 칼럼 MB를 참조하는 것도 가능하며(도 44), 화면 내에 혼재되는 것도 고려된다(도 45).
〔실시 형태 7〕
<다안 부호화>
도 46은, 실시 형태 7의 화상 부호화 장치의 전체 구성의 일례를 나타내는 블록도이다. 전술한 실시 형태 1의 구성을, 다안 부호화 방식에 응용한 예이다.
실시 형태 7의 화상 부호화 장치의 전체 구성은, 제1 안(眼)의 원 화상을 공급하는 제1 입력 화상 공급 장치(701)와, 제2 안(眼)의 원 화상을 공급하는 제2 입력 화상 공급 장치(702)와, 입력 화상 메모리(102)와, 부호화 장치 Ga(700)와, 참조 프레임 메모리(103)와, 출력 제어 장치(104)를 포함하여 구성된다. 제1 및 제2 입력 화상 공급 장치(701과 702)는, 부호화 대상의 다안의 원 화상을 공급하는 장치이며, 예를 들어 차량 탑재의 어라운드 뷰 모니터 등에 사용되는 다안 카메라 등의 촬상 장치이다. 입력 화상 메모리(102)는, 제1 및 제2 입력 화상 공급 장치(701과 702)로부터 공급된 원 화상을 유지하고, 참조 프레임 메모리(103)는, 로컬 복호 화상 등의 참조 화상을 유지한다. 입력 화상 메모리(102)와 참조 프레임 메모리(103)와는 별개인 메모리로서 도시되지만, 1개의 메모리에서 실장 되어도 좋고, 예를 들어 시스템 전체에서 공유되는 외부의 SDRAM에 어드레스 맵핑되어 실장된다. 부호화 장치 Ga(700)는 부호화 대상의 원 화상을 소정의 다안 부호화 방식에 준해서 부호화하는 부호화 장치이다. 부호화의 단위 및 부호화의 순서에 맞추고, 입력 화상 메모리(102)로부터 원 화상을 판독하여 부호화를 행하고, 그 과정에서 생성되는 로컬 복호 화상 등의 참조 화상을 참조 프레임 메모리(103)에 유지시켜서, 부호화의 과정에서 필요한 참조 화상을 참조 프레임 메모리(103)로부터 판독하여 참조한다. 부호화 장치 Ga(700)는 부호화의 결과, 복수의 부호화 비트열을 출력하고, 출력 제어 장치(104)는 이 복수의 부호화 비트열로부터 다안 부호화 스트림을 생성한다. 도 43에는 제1 및 제2 부호화 비트열이 예시되지만, 또한 다수의 부호화 비트열이 생성, 출력되도록 구성되어도 된다.
도 47은, 도 46의 부호화 장치 Ga(700)의 구성예를 나타내는 블록도이다. 설명을 위해서, 제1 및 제2 입력 화상 공급 장치(701과 702)와 입력 화상 메모리(102)와 참조 프레임 메모리(103)와 출력 제어 장치(104)도 함께 도시된다. 또한, 입력 화상 메모리(102)에는 원화면의 주 화면 0, 1, …, n-1, n, …과 부 화면 0, 1, …n-1, n, …이 유지된다(n은 임의의 자연수), 참조 프레임 메모리(103)에는 참조면 X와 Y가 유지되는 모습이, 모식적으로 도시된다.
부호화 장치 Ga(700)는 베이스 뷰 부호화기(071)와, 인터 뷰 부호화기(072)와, 입력 제어부(073)와, 스위치(074)와, 제3 중간 버퍼(075)와, 제1 중간 버퍼(076)와, 위치 제어부(077)를 포함하여 구성된다. 베이스 뷰 부호화기(071)는 주 화면의 부호화를 행하는 부호화기이며, 인터 뷰 부호화기(072)는 부 화면의 부호화를 행하는 부호화기이다. 입력 제어부(073)는 스위치(074)를 제어하고, 입력 화상 메모리(102)로부터 원화면을 판독하고, 베이스 뷰 부호화기(071)와 인터 뷰 부호화기(072)에 공급한다. 베이스 뷰 부호화기(071)는, 부호화의 과정에서 생성되는 참조 화상을, 참조 프레임 메모리(103)에 기입하는 것과 병행하여, 제1 중간 버퍼(076)에 일시 보존한다. 제3 중간 버퍼(005)는, 참조 프레임 메모리(103)로부터 적절히 판독한 참조 화상(참조면)을 일시 보존한다. 인터 뷰 부호화기(072)는 부 화면의 부호화를 행할 때 제1 중간 버퍼(076)를 참조하지만, 실시 형태 1과 달리, 제3 중간 버퍼(075)는 참조하지 않는다.
본 예의 설명에서는, 부 화상이 1개인 2안의 예를 나타내고 있지만, 부 화상이 2개 이상인 다안의 구성도 가능하다. 그 경우에는 인터 뷰 부호화기(072)와 위치 제어부(077)의 조를 추가함으로써 실현할 수 있다.
부호화 장치 Ga(700)의 동작에 대하여 설명한다.
베이스 뷰 부호화기(071)는 참조 프레임 메모리(103)를 사용한 통상의 다안 부호화의 베이스 뷰 부호화를 행한다. 그 때, 로컬 복호 MB를 제1 중간 버퍼(076)에 보존한다. 인터 뷰 부호화기(072)는, 제1 중간 버퍼(076)의 로컬 복호 MB를 참조하여 부 화면의 부호화를 행한다.
부호화 장치 Ga(700)는 2 픽처씩, 즉 1조의 주 화면과 부 화면을, 병렬로 부호화한다.
베이스 뷰 부호화기(071)에서는 다음과 같이 부호화가 실행된다.
(1) 주 화면(n)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 베이스 뷰 부호화기(071)에 입력한다.
(2) 베이스 뷰 부호화에 사용하는 참조 영역 X를, 참조 프레임 메모리(103) 내의 참조면 X로부터 제3 중간 버퍼(075)에 입력한다.
(3) 베이스 뷰 부호화기(071)는, 주 화면(n) MB 및 제3 중간 버퍼(075) 내의 참조 영역 X로부터 베이스 뷰 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여 로컬 복호 MB를 생성하여 제1 중간 버퍼(076)에 기입한다.
(4) 제1 중간 버퍼(076)에 저장된 로컬 복호 MB는, 이후의 베이스 뷰 부호화에서 참조면으로서 사용하기 위해서 참조 프레임 메모리(103)에 기입하기 시작된다.
상기 (1)∼(4)를 주 화면(n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 베이스 뷰 부호화가 완료된다. 여기에서의 베이스 뷰 부호화는 I/P의 각 픽처의 부호화를 포함할 수 있다. 또한, I 픽처의 부호화를 행하는 경우에는, 상기 스텝 3에 있어서, 베이스 뷰 부호화기(071)는 제3 중간 버퍼(075) 내의 참조 영역 X를 참조하지 않는다.
인터 뷰 뷰 부호화기(072)에서는 다음과 같이 부호화가 실행된다.
(5) 부 화면(n)의 부호화 대상 MB를 입력 화상 메모리(102)로부터 인터 뷰 부호화기(072)에 입력한다.
(6) 인터 뷰 부호화기(072)는, 부 화면(n) MB와 제1 중간 버퍼(076) 내의 주 화면의 로컬 복호 MB로 구성하는 참조 영역 Y로부터, 뷰 간 예측에 의해 인터 뷰 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (5)∼(6)을 부 화면(n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부 화면 부호화가 완료된다. 여기에서의 인터 뷰 부호화는 주 화면을 참조하는 뷰간 예측을 사용한 부호화 또는 화면 내 예측만을 행한다.
상기 베이스 뷰 부호화기(071)에 의한 (1)∼(4)의 처리와, 인터 뷰 부호화기(072)에 의한 (5)∼(6)의 처리는, 1조의 주 화면(n)과 부 화면(n)에 대하여 병렬로 실행된다.
또한, 제3 중간 버퍼(075)의 데이터는 인터 뷰 뷰 부호화기(072)에서 사용하지 않기 때문에, 베이스 뷰 부호화기(071)의 처리에 맞춰서 파기할 수 있다. 베이스 뷰 부호화기(071)의 구성에 따라서는 제3 중간 버퍼(075)를 생략하여도 된다. 또한, 마찬가지로 참조 프레임 메모리(103)도 생략할 수 있다. 예를 들어 베이스 뷰 부호화기(071)가 I 픽처의 부호화만을 행하는 경우에는, 제3 중간 버퍼와 참조 프레임 메모리는 생략하게 된다.
위치 제어부(077)는, 베이스 뷰 부호화기(071)와 인터 뷰 뷰 부호화기(072)의 처리 위치의 동기 제어를 행한다. 베이스 뷰 부호화기(071)가 「처리 위치」를 출력하고, 인터 뷰 뷰 부호화기(072)가 「처리 요구」를 출력하고, 위치 제어부(077)가 「대기 지시」 또는 「처리 허가」를 인터 뷰 뷰 부호화기(072)에 통지한다. 제어 방식은, 실시 형태 1에 있어서 도 11과 도 12를 인용하여 설명한 방법과 마찬가지이다.
제1 중간 버퍼(076)와 위치 제어부(077)에 의해, 베이스 뷰 부호화기(071)의 로컬 복호 MB를 인터 뷰 부호화기(072)에 의해 참조하여 부 화면의 부호화를 행하는 것을 특징으로 하는 본 구성에 의해, 부 화면의 부호화 시에 참조 프레임 메모리(103)에의 액세스를 0으로 할 수 있다. 따라서, 참조 프레임 메모리(103)의 메모리 용량 삭감·메모리 대역 삭감의 효과가 있다. 또한, 베이스 뷰 부호화와 병렬로 인터 뷰 부호화가 가능하기 때문에, 부호화 지연의 저감이 가능하게 되는 효과가 있다.
<실시 형태 7의 변형예; 실시 형태 4의 다안 부호화 방식에의 응용>
도 48은, 실시 형태 7의 화상 부호화 장치의 전체 구성의 다른 예를 나타내는 블록도이다. 전술한 실시 형태 4의 구성을, 다안 부호화 방식에 응용한 예이다.
도 48에 도시한 화상 부호화 장치의 전체 구성은, 제1 및 제2 입력 화상 공급 장치(701과 702)와, 부호화 장치 Gb(703)와, 출력 제어 장치(104)를 포함하여 구성된다. 도 46에 도시된 화상 부호화 장치와 달리, 입력 화상 메모리(102)와 참조 프레임 메모리(103)를 구비하고 있지 않고, 부호화 대상의 원 화상 데이터는, 제1 및 제2 입력 화상 공급 장치(701과 702)로부터 직접, 부호화 장치 Gb(703)에 입력된다.
도 49는, 도 48의, 부호화 장치 Gb(703)의 구성의 일례를 나타내는 블록도이다. 도 47에 도시된 부호화 장치 Ga(700)의 구성과 비교하면, 제3 중간 버퍼(075)가 생략되어 있는 점이 상이하다. 스위치(074)는, 제1 입력 화상 공급 장치(701)는 직접 주 화면을 베이스 뷰 부호화기(071)에 입력하고, 제2 입력 화상 공급 장치(702)는 직접 부 화면을 인터 뷰 부호화기(072)에 입력한다. 입력 제어부(073)와 스위치(074)는, 간략화하거나 또는 생략되어도 된다. 또한, 제1 중간 버퍼로부터 참조 프레임 메모리에의 출력은 없다.
도 45에 도시된 구성예에서는, 부 화상이 1개인 2안의 예를 나타내고 있지만, 부 화상이 2개 이상인 다안의 구성도 가능하다. 그 경우에는 인터 뷰 부호화기(072)와 위치 제어부(077)의 조를 추가함으로써 실현할 수 있다.
부호화 장치 Gb(703)의 동작에 대하여 설명한다.
베이스 뷰 부호화기(071)는 참조 프레임 메모리(103)를 사용하지 않고 다안 부호화의 베이스 뷰 부호화를 행한다. 즉, 화면 내 예측만을 행하는 I 픽처 부호화만이 된다. 그 때, 로컬 복호 MB를 제1 중간 버퍼(076)에 보존한다. 인터 뷰 부호화기(072)는, 제1 중간 버퍼(076)의 로컬 복호 MB를 참조하여 부 화면의 부호화를 행한다.
부호화 장치 Gb(703)는 2 픽처씩, 즉 1조의 주 화면과 부 화면을, 병렬로 부호화한다.
베이스 뷰 부호화기(071)에서는 다음과 같이 부호화가 실행된다.
(1) 주 화면(n)의 부호화 대상 MB를 제1 입력 화상 공급 장치(701)로부터 베이스 뷰 부호화기(071)에 입력한다.
(2) 베이스 뷰 부호화기(071)는, 주 화면(n) MB로부터 베이스 뷰 부호화를 행하고, 제1 부호화 비트열을 출력 제어 장치(104)로 출력한다. 그에 수반하여, 로컬 복호 MB를 생성하여 제1 중간 버퍼(076)에 유지한다.
상기 (1)∼(2)를 주 화면(n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 베이스 뷰 부호화가 완료된다. 여기에서의 베이스 뷰 부호화는 I 픽처의 부호화가 된다.
인터 뷰 부호화기(072)에서는 다음과 같이 부호화가 실행된다.
(3) 부 화면(n)의 부호화 대상 MB를 제2 입력 화상 공급 장치(702)로부터 인터 뷰 부호화기(072)에 입력한다.
(4) 인터 뷰 부호화기(072)는, 부 화면(n) MB와 제1 중간 버퍼(076) 내의 주 화면의 로컬 복호 MB로 구성하는 참조 영역 Y로부터, 뷰간 예측에 의해 인터 뷰 부호화를 행하고, 제2 부호화 비트열을 출력 제어 장치(104)로 출력한다.
상기 (3)∼(4)를 부 화면(n) 내의 모든 MB에 대하여 실시함으로써, 1 화면의 부 화면 부호화가 완료된다. 여기에서의 인터 뷰 부호화는 주 화면을 참조하는 뷰간 예측을 사용한 부호화 또는 화면 내 예측만을 행한다.
상기 베이스 뷰 부호화기(071)에 의한 (1)∼(2)의 처리와, 인터 뷰 부호화기(072)에 의한 (3)∼(4)의 처리는, 1조의 주 화면(n)과 부 화면(n)에 대하여 병렬로 실행된다.
위치 제어부(077)는, 베이스 뷰 부호화기(071)와 인터 뷰 뷰 부호화기(072)의 처리 위치의 동기 제어를 행한다. 제어 방법은, 전술한 부호화 장치 Ga(700)에 있어서의 위치 제어부(077)와 마찬가지이다.
이상과 같이, 부호화 장치 Gb(703)에 예시되는, 실시 형태 7의 변형예는, 제1 중간 버퍼(076)와 위치 제어부(077)에 의해, 베이스 뷰 부호화기(071)의 로컬 복호 MB를 인터 뷰 부호화기(072)에 의해 참조하여 부 화면의 부호화를 행하는 것을 특징으로 한다. 또한, 제1 입력 화상 공급 장치(701), 제2 입력 화상 공급 장치(702)로부터의 원화면의 직접 입력, 베이스 뷰 부호화기(071)를 화면 내 부호화로 한정함으로써, 입력 화상 메모리(102) 및 참조 프레임 메모리(103)를 사용하지 않는 것을 특징으로 한다.
본 구성에 의해, 다안 부호화 시에 입력 화상 메모리(102) 및 참조 프레임 메모리(103)를 생략할 수 있다. 따라서, 시스템의 비용 저감을 할 수 있는 효과가 있다.
그 밖에, 베이스 뷰 부호화와 병렬로 인터 뷰 부호화가 가능하기 때문에, 부호화 지연의 저감이 가능하게 되는 효과가 있다.
<실시 형태 7의 새로운 변형예; B 픽처를 포함하는 베이스 뷰 부호화>
부호화 장치 Ga(700)의 베이스 뷰 부호화기(071)는 I 픽처와 P 픽처의 부호화를 행하고, 부호화 장치 Gb(703)의 베이스 뷰 부호화기(071)는 I 픽처만의 부호화를 행하지만, 베이스 뷰 부호화기(071)는, I 픽처와 P 픽처에 더하여 B 픽처의 부호화도 실행하도록 구성할 수 있다. 이 경우, 주 화면용의 2 화면, 부 화면용의 2 화면의 합계 4 화면을 입력하고, 베이스 뷰 부호화기(071)의 부분을 실시 형태 1과 마찬가지의 I/P 부호화기와 B 부호화기의 조로 치환하고, 인터 뷰 부호화기(072)의 부분을 상기 I/P 부호화기의 출력을 참조하는 부호화기와 B 부호화기의 출력을 참조하는 부호화기의 조로 치환함으로써 실현할 수 있다. 이와 같은 기술 사상에 기초하여 구성되는, 부호화 장치 Gc(704)의 구성예에 대하여 설명한다.
도 50은, 부호화 장치 Gc(704)의 구성을 나타내는 블록도이다.
부호화 장치 Gc(704)는 입력 제어부(073)와, 스위치(074)와, I/P 베이스 뷰 부호화기(071-1)와, B 베이스 뷰 부호화기(071-2)와, 제1 인터 뷰 부호화기(072-1)와, 제2 인터 뷰 부호화기(072-2)와, 제1 내지 제3 중간 버퍼(076-1 내지 076-2 및 075)와, 위치 제어부(077-1 내지 077-3)를 구비한다.
입력 제어부(073)는 스위치(074)를 제어하여, 주 화면(2n과 2n-1)을 각각 I/P 베이스 뷰 부호화기(071-1)와 B 베이스 뷰 부호화기(071-2)에 공급하고, 부 화면(2n과 2n-1)을 각각 제1 인터 뷰 부호화기(072-1)와 제2 인터 뷰 부호화기(072-2)에 공급한다.
I/P 베이스 뷰 부호화기(071-1)와 B 베이스 뷰 부호화기(071-2)와 제1 중간 버퍼(076-1)와 제3 중간 버퍼(075)와 위치 제어부(077-1)는, 실시 형태 1의 부호화 장치 A(100)에서의, I/P 부호화기(001)와 B 부호화기(002)와 제1 중간 버퍼(006)와 제3 중간 버퍼(005)와 위치 제어부(007)에 각각 대응한다. 또한 그 동작은, 실시 형태 1에서 설명한 부호화 장치 A(100)의 동작과 마찬가지이며, 주 화면에 대하여 예를 들어 IBPBPB…와 같이 I 픽처 또는 P 픽처의 사이에 B 픽처가 1개 들어가도록 부호화한다. I/P 베이스 뷰 부호화기(071-1)와 B 베이스 뷰 부호화기(071-2)는, 각각, 제1 부호화 비트열과 제2 부호화 비트열을 출력한다.
주 화면(2n)의 로컬 복호 화상은, 제1 중간 버퍼(076-1)에 일시 보존되고, 주 화면(2n-1)의 B 픽처 부호화에 의해 참조되는 것 외에, 제1 인터 뷰 부호화기(072-1)에도 공급된다. B 베이스 뷰 부호화기(071-2)에 의해 부호화되는 주 화면(2n-1)의 로컬 복호 화상은, 제2 중간 버퍼(076-2)에 일시 보존되고, 제2 인터 뷰 부호화기(072-2)에 공급된다. 제1 인터 뷰 부호화기(072-1)는, 주 화면(2n)의 로컬 복호 화상을 참조하면서 부 화면(2n)의 부호화를 실행하고, 제3 부호화 비트열을 출력한다. 이때, 처리 대상의 매크로 블록(MB)에 대한 처리 요구와 처리 허가는, 위치 제어부(077-2)에 의해 제어된다. 제2 인터 뷰 부호화기(072-2)는, 주 화면(2n-1)의 로컬 복호 화상을 참조하면서 부 화면(2n-1)의 부호화를 실행하고, 제4 부호화 비트열을 출력한다. 이때, 처리 대상의 MB에 대한 처리 요구와 처리 허가는, 위치 제어부(077-3)에 의해 제어된다.
이상의 구성에 의해, 다안 부호화에 있어서도 베이스 뷰에 B 픽처를 포함하는 부호화 처리를 실행 가능하게 할 수 있어, 부호화 효율을 향상시켜 화질을 향상시킬 수 있다.
이상은 베이스 뷰 부호화에 실시 형태 1에 나타낸 부호화 장치를 조합한 구성예에 대하여 설명하였지만, 다른 실시 형태 2, 3, 4, 5, 6에 나타내는 다양한 부호화 장치를 조합할 수도 있다. 예를 들어 실시 형태 3, 4, 5, 6에 나타내는 다양한 부호화 장치를 조합하면, 도 45, 도 49와 마찬가지로 참조 프레임 메모리에의 액세스를 없앨 수 있는 다안 부호화 장치를 구성하는 것이 가능하다.
〔실시 형태 8〕
<화상 복호 장치>
이상의 각 실시 형태에 나타내는 각종 화상 부호화 장치에는, 마찬가지의 기술 사상에 기초하여, 각각에 대응하는 화상 복호 장치를 구성하여 제공할 수 있다.
〔실시 형태 8a〕
<실시 형태 1에 대응하는 화상 복호 장치>
실시 형태 1에 대응하는 화상 복호 장치의 구성예에 대하여 설명한다. 복호 장치를 탑재하는 시스템에서, I/P 픽처 간의 B 픽처의 매수 및 B 픽처의 참조 영역이 일정하게 제한되어 있는 것을 미리 알고 있는 경우에, 본 예의 복호 장치를 활용할 수 있다. 예를 들어, 소위 자동 기록 재생형 시스템과 같은 경우가 고려된다.
도 51은, 실시 형태 8a의 화상 복호 장치의 전체 구성예를 나타내는 블록도이다.
실시 형태 8a의 화상 복호 장치의 전체 구성은, 입력 제어 장치(801)와, 입력 부호 메모리(802)와, 참조 프레임 메모리(803)와, 복호 장치 Ha(800)와, 화면 처리 장치(804)를 포함하여 구성된다. 입력 제어 장치(801)는, 예를 들어 네트워크 등의 송신로로부터 입력되는 부호화 스트림을 입력 부호 메모리(802)에 기입한다. 입력 부호 메모리(802)는 입력된 부호화 스트림을 유지하고, 참조 프레임 메모리(803)는 참조 프레임을 유지한다. 복호 장치 Ha(800)는, 부호화 스트림을 입력 부호 메모리(802)로부터 판독하고, 참조 프레임 메모리(803)에 유지되고 있는 참조 프레임을 참조하여 복호 처리를 실행하고, 복수의 복호 화면을 생성하여 출력한다. 화면 처리 장치(804)는, 복호 장치 Ha(800)가 출력하는 2개 이상의 복호 화면을 재구성 등의 처리를 한다. 입력 부호 메모리(802) 및 참조 프레임 메모리(803)는, 예를 들어 시스템 공유의 외부 SDRAM에 할당된다.
도 52는, 실시 형태 8a의 복호 장치 Ha(800)의 구성예를 나타내는 블록도이다. 입력 제어 장치(801)와 입력 부호 메모리(802)와 참조 프레임 메모리(803)와 화면 처리 장치(804)도 함께 도시된다. 또한, 입력 부호 메모리(802)와 참조 프레임 메모리(803)에는, 각각 부호열 0, 1, …2n-1, 2n, …과 참조면 X와 Y가 유지되는 모습이 모식적으로 도시된다.
복호 장치 Ha(800)는, I/P 복호기(081)와, B 복호기(082)와, 입력 제어부(083)와, 스위치(084)와, 제3 중간 버퍼(085)와, 제1 중간 버퍼(086)와, 위치 제어부(087)를 포함하여 구성된다. I/P 복호기(081)는, I 픽처 또는 P 픽처의 복호를 행하는 복호기이며, B 복호기(082)는 B 픽처의 복호를 행하는 복호기이다. 입력 제어부(083)는 스위치(084)를 제어하여, 입력 부호 메모리(802)로부터 부호열을 판독하고, I/P 복호기(081)와 B 복호기(082)에 공급한다. I/P 복호기(081)는, I 픽처 또는 P 픽처의 복호를 행하여 제1 복호 화면을 화면 처리 장치(804)로 출력하고, 복호의 과정에서 생성하는 참조면을, 참조 프레임 메모리(803)에 기입하는 것과 병행하여, 제1 중간 버퍼(086)에 일시 보존한다. 제3 중간 버퍼(085)는, 참조 프레임 메모리(803)로부터 적절히 판독한 참조면을 일시 보존한다. I/P 복호기(081)가 P 픽처의 복호를 행할 때에는, 제3 중간 버퍼(085)에 보존되어 있는 참조면을 참조한다. B 복호기(082)는, 제1 중간 버퍼(086)에 일시 보존되어 있는 참조면과, 제3 중간 버퍼(085)에 보존되어 있는 참조면을 참조하여, B 픽처의 복호를 행하고, 제2 복호 화면을 화면 처리 장치(804)로 출력한다. 위치 제어부(087)는, I/P 복호기(081)와 B 복호기(082)의 처리 위치, 즉, 복호에 있어서의 처리 대상의 화상 위치를 제어한다.
I/P 복호기(081)는, I 픽처 복호와 P 픽처 복호만을 행하는 복호기일 필요는 없으며, B 픽처 복호도 포함하는 I/P/B 복호기이어도 된다. 마찬가지로, B 복호기(082)도 B 픽처 복호만을 행하는 복호기가 아니라, I/P/B 복호기이어도 된다.
B 복호기는 1개가 아니어도 된다. B 복호기를 N개 탑재함으로써 2개의 P 픽처(또는 I 픽처) 사이의 B 픽처의 수를 N매로 할 수 있다. 그 때, 입력으로 되는 참조 영역 X 및 참조 영역 Y는, 제1 중간 버퍼(085) 및 제2 중간 버퍼(086)를 공유할 수 있다.
복호 장치 Ha(800)의 동작에 대하여 설명한다. 본 예에서는, IBPBPB…와 같이 I 픽처 또는 P 픽처의 사이에 B 픽처가 1개 들어가는 부호화 스트림을 복호하는 것이 전제가 된다.
입력 부호 메모리(802)에는 송신된 순서로 부호화 스트림이 저장되어 있는 것으로 한다. 바이너리 비트열이며, 픽처의 이음매가 있는 것은 아니지만, 편의상 픽처마다 부호열 0, 부호열 1, … 부호열(2n-1), 부호열(2n)과 같이 도시하고 있다.
입력 제어부(083), 스위치(084)에 의해 I 또는 P 픽처의 부호열이 I/P 복호기(081)에 입력되고, B 픽처의 부호열이 B 복호기(082)에 입력되고, 병렬로 복호된다. I/P/B의 판별은, 부호열을 구성하는 비트열의 헤더를 검색함으로써 판별 가능하다.
복호 장치 Ha(800)는 2 픽처씩 병렬로 복호한다.
I/P 복호기(081)에서는 다음과 같이 복호된다.
(1) I/P의 부호열을 I/P 복호기(081)에 입력한다.
(2) 부호열을 복호하기 위해 필요한 참조 영역 X를, 참조 프레임 메모리(803) 내의 참조면 X로부터 제3 중간 버퍼(085)에 입력한다. 필요한 참조 영역은 복호와 함께 정해진다.
(3) I/P 복호기(081)는, 제1 부호열과 참조 영역 X로부터 I 또는 P 픽처 복호를 행하고, 제1 복호 화면을 화면 처리 장치(804)로 출력한다. 그에 수반하여, 복호한 화상을 제1 중간 버퍼(086)에 유지한다.
(4) 제1 중간 버퍼(086)에 저장된 복호 화상은, 이후의 복호에서 참조면으로서 사용하기 위해서 참조 프레임 메모리(803)의 참조면 Y에 기입하기 시작된다.
상기 (1)∼(4)를 제1 부호열의 모든 MB에 대하여 실시함으로써, 1 화면의 복호가 완료된다. 또한, I 픽처 복호를 행하는 경우에는, (3)에서 화면 내 예측에 의해 I 픽처 복호를 행한다. 이때, 제1 중간 버퍼(085) 내의 참조 영역 X는 사용하지 않는다.
B 복호기(082)에서는 다음과 같이 부호화된다.
(5) B의 부호열을 B 복호기(082)에 입력한다.
(6) B 복호기(082)는, 제1 부호열, 제3 중간 버퍼(085) 내의 참조 영역 X 및 제1 중간 버퍼(086) 내의 복호 화상으로 구성하는 참조 영역 Y로부터, 화면 간 예측에 의해 B 픽처 복호를 행하고, 제2 복호 화면을 화면 처리 장치(804)로 출력한다.
상기 (5)∼(6)을 제2 부호열의 모든 MB에 대하여 실시함으로써, 1 화면의 복호가 완료된다.
상기 I/P 복호기(081)에 의한 (1)∼(4)의 처리와, B 복호기(082)에 의한 (5)∼(6)의 처리는 병렬로 실행된다(2 픽처 병렬의 복호).
위치 제어부(087)에서 I/P 복호기(081)와 B 복호기(082)의 처리 위치의 동기를 행한다. I/P 복호기(081)가 「처리 위치」를 출력하고, B 복호기(082)가 「처리 요구」를 출력하며, 위치 제어부(087)가 「대기 지시」 또는 「처리 허가」를 B 복호기(082)에 통지한다. 이 제어는 실시 형태 1에 있어서 도 11과 도 12를 인용하여 설명한 방법과 동등하다. 이때, 참조 영역의 최대의 범위가 정해져 있는 것이 전제가 된다.
이상과 같이, 복호 장치 Ha(800)는 제1 중간 버퍼(086)와 위치 제어부(087)에 의해, I/P 복호기(081)의 복호 MB를 B 복호기(082)에서 참조하여 B 픽처의 복호를 행하는 것을 특징으로 한다. 이에 의해, I/P 픽처 간의 B 픽처의 매수 및 B 픽처의 참조 영역이 일정하게 제한되어 있는 것을 미리 알고 있는 경우에, B 픽처 복호 시의 참조 프레임 메모리(803)에의 액세스를 생략하게 하는 효과가 있다. 따라서, 참조 프레임 메모리(803)의 메모리 용량 삭감·메모리 대역 삭감의 효과가 있다.
〔실시 형태 8b〕
<실시 형태 3에 대응하는 화상 복호 장치>
본 예는 실시 형태 2, 실시 형태 3, 실시 형태 4의 응용이다. 여기에서는 실시 형태 3에 대응하는 화상 복호 장치의 구성예에 대하여 설명한다.
복호 장치를 탑재하는 시스템에서, IPIPIP…와 같이 I 픽처와 P 픽처가 교대로 부호화되어 있으며, 게다가 P 픽처의 참조 영역이 일정하게 제한되어 있는 것을 미리 알고 있는 경우에, 본 예의 복호 장치를 활용할 수 있다. 예를 들어, 실시 형태 3의 부호화 장치 C300을 사용한 자동 녹화 재생형 시스템과 같은 경우가 고려된다.
도 53은, 실시 형태 8b의 화상 복호 장치의 전체 구성예를 나타내는 블록도이다.
실시 형태 8b의 화상 복호 장치의 전체 구성은, 입력 제어 장치(801)와, 복호 장치 Hb(810)와, 화면 처리 장치(804)를 포함하여 구성된다. 입력 제어 장치(801)와 화면 처리 장치(804)는, 도 51을 인용한 전술한 바와 같으므로, 설명을 생략한다. 본 실시 형태 8b는, 입력 부호 메모리(802)와 참조 프레임 메모리(803)를 구비하지 않은 점에서, 실시 형태 8a와 상이하다. 입력 제어 장치(801)로부터 직접 복호 장치 Hb(810)에 부호열이 공급되고, 복호 장치 Hb(810)는 참조 프레임 메모리(803)를 사용하지 않고 복호를 행한다.
도 54는, 실시 형태 8b의 복호 장치 Hb(810)의 구성예를 나타내는 블록도이다. 입력 제어 장치(801)와 화면 처리 장치(804)도 함께 도시된다.
복호 장치 Hb(810)는, I 복호기(088)와, P 복호기(089)와, 입력 제어부(083)와, 스위치(084)와, 중간 버퍼(086)와, 위치 제어부(087)를 포함하여 구성된다. I 복호기(088)는, I 픽처의 복호를 행하는 복호기이며, P 복호기(089)는 P 픽처의 복호를 행하는 복호기이다. 입력 제어부(083)는 스위치(084)를 제어하여, 입력 제어 장치(801)로부터 직접 제1 부호열과 제2 부호열을 각각 I 복호기(088)와 P 복호기(089)에 공급한다. I 복호기(088)는, I 픽처의 복호를 행하여 제1 복호 화면을 화면 처리 장치(804)로 출력하고, 복호의 과정에서 생성하는 참조면을, 중간 버퍼(086)에 일시 보존한다. 중간 버퍼(086)로부터 참조 프레임 메모리에의 출력은 없다. P 복호기(089)는, 중간 버퍼(086)에 일시 보존되어 있는 참조면을 참조하여 P 픽처의 복호를 행하고, 제2 복호 화면을 화면 처리 장치(804)로 출력한다. 위치 제어부(087)는, I/P 복호기(081)와 B 복호기(082)의 처리 위치, 즉, 복호에 있어서의 처리 대상의 화상 위치를 제어한다.
본 예의 설명에서는, 입력 제어 장치(801)가 제1 부호열과 제2 부호열을 분리하여 입력하는 예를 나타내고 있지만, 입력 제어부(083)와 스위치(084)로 분리를 행하는 구성도 가능하다. I 복호기(088)는, I 픽처 복호만을 행하는 복호기일 필요는 없으며, I/P/B 복호기 혹은 I/P 복호기이어도 된다. 마찬가지로, P 복호기(089)도 P 픽처 복호만을 행하는 복호기가 아니라, I/P/B 복호기 혹은 I/P 복호기이어도 된다.
예를 들어, IBPIBPIBP…와 같이 부호화순이 고정되어 있으며, 게다가 P 픽처 및 B 픽처의 참조 영역이 일정하게 제한되어 있는 것을 미리 알고 있는 경우(예를 들어 실시 형태 2의 부호화 장치 B(200)를 사용한 자동 기록 재생 시스템)에는, B 복호기 및 그에 관련된 제2 중간 버퍼, 제2 위치 제어부를 추가함으로써 대응하는 화상 복호 장치를 실현할 수 있다.
또한, 필드 구조의 IPIP…의 부호 스트림(예를 들어, 실시 형태 4의 부호화 장치 D(400)를 사용한 자동 기록 재생 시스템)에도 대응하는 화상 복호 장치도, 마찬가지로 실현할 수 있다.
복호 장치 Hb(810)의 동작에 대하여 설명한다. 본 예에서는, IPIP…와 같이 I 픽처와 P 픽처가 교대로 되는 부호화 스트림을 복호하는 것이 전제가 된다.
복호 장치 Hb(810)는 2 픽처씩 병렬로 복호한다.
I 복호기(088)에서는 다음과 같이 복호 처리가 실행된다.
(1) I 픽처의 부호열(제1 부호열)을 I 복호기(088)에 입력한다.
(2) I 복호기(088)는, 제1 부호열로부터 I 픽처 복호를 행하고, 제1 복호 화면을 화면 처리 장치(804)로 출력한다. 그에 수반하여, 복호한 화상을 중간 버퍼(086)에 유지한다.
상기 (1)∼(2)를 제1 부호열의 모든 MB에 대하여 실시함으로써, 1 화면의 복호가 완료된다.
P 복호기(089)에서는 다음과 같이 복호 처리가 실행된다.
(3) P 픽처의 부호열(제2 부호열)을 P 복호기(089)에 입력한다.
(4) P 복호기(089)는, 제2 부호열과 중간 버퍼(086) 내의 복호 화상으로 구성하는 참조 영역으로부터, 화면 간 예측에 의해 P 픽처 복호를 행하고, 제2 복호 화면을 화면 처리 장치(804)로 출력한다.
상기 (3)∼(4)를 제2 부호열의 모든 MB에 대하여 실시함으로써, 1 화면의 복호가 완료된다.
상기 I 복호기(088)에 의한 (1)∼(2)의 처리와, P 복호기(089)에 의한 (3)∼(4)의 처리는 병렬로 실행된다(2 픽처 병렬의 복호).
위치 제어부(087)에 의해 I 복호기(088)와 P 복호기(089)의 처리 위치의 동기를 행한다. 제어 방법은 전술한 실시 형태 8a와 동등하다. 이때, 참조 영역의 최대의 범위가 정해져 있는 것이 전제가 된다.
이상과 같이, 복호 장치 Hb(810)는 중간 버퍼(086)와 위치 제어부(087)에 의해, I 복호기(088)의 복호 MB를 P 복호기(089)에서 참조하여 P 픽처의 복호를 행하는 것을 특징으로 한다. IPIPIP…와 같이 I 픽처와 P 픽처가 교대로 부호화되어 있고, 게다가 P 픽처의 참조 영역이 일정하게 제한되어 있는 것을 미리 알고 있는 경우에, 참조 프레임 메모리(803)에의 액세스를 생략하게 하는 효과가 있다. 따라서, 시스템의 비용 저감을 할 수 있는 효과가 있다.
이상 실시 형태 8에서는, 실시 형태 1 내지 4에 나타낸 부호화 장치에 대응하는 화상 복호 장치에 대하여 설명하였지만, 다른 실시 형태에 나타내는 부호화 장치에 대응하는 화상 복호 장치도, 마찬가지의 기술 사상에 기초하여 구성할 수 있다.
〔실시 형태 9〕
<화상 통신 시스템>
이상의 실시 형태에서 설명한 화상 부호화 장치와 화상 복호 장치를, 송신 장치 또는 수신 장치, 혹은 그 양쪽에 탑재하고, 화상 통신 시스템을 구성할 수 있다.
도 55는, 실시 형태 9의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
송신 장치(1000)와 수신 장치(1001)는 송신로(1002)를 통해 접속되어 있다. 송신 장치(1000)는, 입력 화상 공급 장치(101)와, 실시 형태 1에 나타낸 부호화 장치 A(100)와 출력 제어 장치(104)를 포함하여 구성된다. 출력 제어 장치(104)는, 제1 부호화 비트열을 일단 유지하는 제1 출력 버퍼(010)와 제2 부호화 비트열을 일단 유지하는 제2 출력 버퍼(011)와 송신하는 비트열을 선택하는 스위치(012)로 이루어진다. 수신 장치(1001)는, 입력 버퍼(830)를 포함하는 입력 제어 장치(801)와, 범용 복호 장치(805)와, 화면 처리 장치(804)를 포함하여 구성된다.
송신 장치(1000) 내의 부호화 장치로서, 실시 형태 1에 나타낸 부호화 장치 A(100)가 기재되어 있지만, 실시 형태 2의 부호화 장치 B(200), 실시 형태 3의 부호화 장치 C(300), 또는 실시 형태 4의 부호화 장치 D(400)에서도 마찬가지의 시스템 구성이 가능하다. 입력 프레임 메모리(102), 참조 프레임 메모리(103)는 도면에서는 생략하였다.
송신 장치(1000)에서는, 부호화 장치 A(100)가 출력하는 제1 부호화 비트열과 제2 부호화 비트열을 각각 버퍼하고, 픽처 단위로 교대로 출력함으로써, 부호화 표준 규격에 준거한 부호화 스트림으로서 전송할 수 있다. 부호화 장치가 실시 형태 4의 부호화 장치 D(400)인 경우에는, 인터레이스 부호화 스트림이 된다.
수신 장치(1001)에서는, 입력 버퍼(830)에서 부호화 스트림을 일단 버퍼 하고, 범용 복호 장치(805)에 의해 복호한다. 화면 처리 장치(804)는 예를 들어 화상 표시 장치이지만, 어떠한 화상 처리 장치이어도 된다.
본 실시 형태 9의 송신 장치(1000)는, 부호화 장치 A(100), 부호화 장치 B(200), 부호화 장치 C(300) 또는 부호화 장치 D(400)의 출력을 픽처 단위로 교대로 송신하는 것을 특징으로 한다. 본 예에 의해, 송신측의 메모리 액세스를 저감할 수 있는 효과가 있다. 게다가, 수신측에 특별한 장치가 필요 없이, 기존의 부호화 규격 준거의 범용 복호 장치로 구성이 가능하다.
〔실시 형태 10〕
<화상 통신 시스템>
도 56은, 실시 형태 10의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 55에 도시된 화상 통신 시스템과 마찬가지로, 송신 장치(1100)와 수신 장치(1101)는 송신로(1002)를 통해 접속되어 있다. 송신 장치(1100)는, 입력 화상 공급 장치(101)와, 부호화 장치 A(100)와 출력 제어 장치(104)를 포함하여 구성되고, 수신 장치(1101)는, 입력 제어 장치(801)와, 범용 복호 장치(805)와, 화면 처리 장치(804)를 포함하여 구성된다. 송신 장치(1100)에 있어서 출력 제어 장치(104)가 스위치(012) 대신에 멀티플렉서(013)를 포함하여 구성되고, 수신 장치(1101)에 있어서 입력 제어 장치(801)가 디멀티플렉서(833)와 제1 및 제2 입력 버퍼(831과 832)와 스위치(834)를 포함하여 구성되는 점에서, 도 55에 도시된 화상 통신 시스템과 상이하다.
본 실시 형태 10의 송신 장치(1100) 내의 부호화 장치로서도, 실시 형태 9와 마찬가지로, 실시 형태 1에 나타낸 부호화 장치 A(100)가 기재되어 있지만, 실시 형태 2의 부호화 장치 B(200), 실시 형태 3의 부호화 장치 C(300), 또는 실시 형태 4의 부호화 장치 D(400)에서도 마찬가지의 시스템 구성이 가능하다. 입력 프레임 메모리(102), 참조 프레임 메모리(103)는 도면에서는 생략하였다.
송신 장치(1100)의 출력 제어 장치(104) 내의 멀티플렉서(013)는, 부호화 장치가 출력한 제1 부호화 비트열과 제2 부호화 비트열을 픽처 내의 보다 미세한 단위로 멀티플렉싱하여 전송한다. 멀티플렉싱하는 단위는 부호화 규격으로 규정되어 있는 바와 같은 슬라이스 등의 단위이어도 되고, 독자의 보다 작은 단위이어도 된다.
수신 장치(1101)의 입력 제어 장치(801) 내의 디멀티플렉서(833)는, 송신 장치(1100)의 멀티플렉서(013)와 마찬가지의 단위로 디멀티플렉싱하여, 제1 부호화 비트열과 제2 부호화 비트열로 되돌린다. 되돌린 제1 부호화 비트열과 제2 부호화 비트열은 스위치(834)에 의해 부호화 표준의 스트림이 되도록 선택하여, 범용 복호기(805)에 공급한다.
본 실시 형태 10의 송신 장치(1100)는, 부호화 장치 A(100), 부호화 장치 B(200), 부호화 장치 C(300) 또는 부호화 장치 D(400)의 출력을, 픽처 내의 보다 미세한 단위로 멀티플렉싱하여 송신하고, 수신 장치(1101)에 의해 부호화 표준의 스트림으로 재구성하여 복호하는 것을 특징으로 한다. 본 예에 의해, 송신 장치(1100)의 제1 출력 버퍼(010) 및 제2 출력 버퍼(011)의 용량을 적게 할 수 있어, 송신측의 출력 지연을 작게 할 수 있는 효과가 있다. 그 밖에, 비트 레이트의 평활화가 용이해지는 효과가 있다.
〔실시 형태 11〕
<화상 통신 시스템>
도 57은, 실시 형태 11의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 56에 도시된 실시 형태 10의 화상 통신 시스템과 마찬가지로, 송신 장치(1200)와 수신 장치(1201)는 송신로(1002)를 통해 접속되어 있다. 송신 장치(1200)는, 입력 화상 공급 장치(101)와, 부호화 장치 A(100)와 출력 제어 장치(104)를 포함하여 구성된다. 수신 장치(1201)는, 실시 형태 10의 화상 통신 시스템에 있어서의 수신 장치(1101)와 달리, 입력 제어 장치(801)와, 화면 처리 장치(804) 외에, 제1 및 제2 범용 복호 장치(806과 807)를 포함하여 구성된다. 그에 수반하여, 입력 제어 장치(801) 내의 스위치(834)는 삭제된다.
본 실시 형태 11의 송신 장치(1200) 내의 부호화 장치로서도, 실시 형태 9, 10과 마찬가지로, 실시 형태 1에 나타낸 부호화 장치 A(100)가 기재되어 있지만, 실시 형태 2의 부호화 장치 B(200), 실시 형태 3의 부호화 장치 C(300), 또는 실시 형태 4의 부호화 장치 D(400)에서도 마찬가지의 시스템 구성이 가능하다. 입력 프레임 메모리(102), 참조 프레임 메모리(103)는 도면에서는 생략하였다.
수신 장치(1201)의 제1 범용 복호 장치(806)는 제1 입력 버퍼(831) 내의 제1 부호화 스트림을 입력하여 복호를 행한다. 병행하여, 제2 범용 복호 장치(807)는 제2 입력 버퍼(832) 내의 제2 부호화 스트림을 입력하여 복호를 행한다. 필요하면, 화면 처리 장치(804)에서는, 제1 범용 복호 장치(806)의 출력 화면과 제2 범용 복호 장치(807)의 출력 화면을 재구성한다.
본 실시 형태 11의 화상 통신 시스템은, 실시 형태 10의 특징 외에, 수신 장치(1201)에 있어서 수신측의 복호 장치를 병렬화하는 것을 특징으로 한다. 본 예에 의해, 송수신의 양쪽의 부호 버퍼량을 삭감할 수 있는 효과가 있다. 그 밖에, 수신 장치(1200)를 보다 저지연으로 처리를 할 수 있어, 저지연성이 요구되는 시스템에 적합한 구성을 실현할 수 있는 효과가 있다.
〔실시 형태 12〕
<화상 통신 시스템>
도 58은, 실시 형태 12의 화상 통신 시스템의 전체 구성예를 나타내는 블록도이다.
도 57에 도시한 실시 형태 11의 화상 통신 시스템과 마찬가지로, 송신 장치(1300)와 수신 장치(1301)는 송신로(1002)를 통해 접속되어 있다. 송신 장치(1300)는, 입력 화상 공급 장치(101)와, 부호화 장치 A(100)와 출력 제어 장치(104)를 포함하여 구성된다. 수신 장치(1301)는, 입력 제어 장치(801)와, 화면 처리 장치(804)를 구비하고, 실시 형태 11의 화상 통신 시스템에서의 수신 장치(1201)와 달리, 제1 및 제2 범용 복호 장치(806과 807) 대신에, 실시 형태 8의 복호 장치 Ha(800)를 구비한다. 이때, 부호화 장치 A(100)와 복호 장치 Ha(800)에 있어서, B 픽처 매수 및 B 픽처 참조 영역 제한의 사양이 미리 동일하게 정해져 있는 것이 전제이다.
부호화 장치 A(100)와 복호 장치 Ha(800)의 조는, 실시 형태 3의 부호화 장치 C(300)와 실시 형태 8b의 복호 장치 Hb(810)의 조, 또는 실시 형태 4의 부호화 장치 D(400)와 실시 형태 8b의 복호 장치 Hb(810)의 조와 치환이 가능하다. 이들의 경우에도, 부호화 장치의 P 픽처 참조 영역 제한의 사양이 미리 정해져 있는 것이 전제이다.
수신 장치(1301)의 복호 장치 Ha(800)는 미리 정해진 B 픽처 매수 및 B 픽처 참조 영역 제한의 사양에 따라서, 제1 부호화 스트림과 제2 부호화 스트림을 복호한다.
본 실시 형태 12의 화상 통신 시스템은, 수신측이 송신측의 부호화 제한을 미리 알고 있는 시스템이며, 송신측과 수신측의 양쪽에 본원의 부호화 장치와 복호 장치를 배치하는 것을 특징으로 한다. 본 예에 의해, 송신측의 부호화 장치 외에 수신측의 복호 장치에 있어서도, 외부 메모리 대역·외부 메모리 용량의 삭감이 가능하게 되는 효과가 있다.
부호화 장치 A(100)와 복호 장치 Ha(800)의 조의 경우에는, B 픽처 부호화· 복호 시의 메모리 액세스를 생략하게 하는 효과가 있다.
부호화 장치 C(300)와 복호 장치 Hb(810)의 조의 경우에는, 수신측의 외부 메모리 액세스를 생략하게 하는 효과가 있다. 또한, 보다 시스템 비용을 삭감하는 효과가 있다.
부호화 장치 D(400)와 복호 장치 Hb(810)의 조의 경우에는, 송수신의 외부 메모리 액세스를 일체 생략하게 하는 효과가 있다. 또한, 보다 시스템 비용을 삭감하는 효과가 있다.
이상 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명하였지만, 본 발명은 그에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능한 것은 물론이다.
예를 들어, 부호화 장치, 복호 장치, 그 밖의 장치, 제어부 등은, 예를 들어 반도체 집적 회로상의 전용 하드웨어로 실현되어도 되며, 프로세서상에서 동작하는 소프트웨어의 기능의 일부로서 실현되어도 된다.
100, 200, 300, 400, 500, 501, 600, 601, 602, 700, 703, 704: 부호화 장치
001: I/P 부호화기
020, 030, 040: I 부호화기
021, 031, 041: P 부호화기
002, 022, 032: B 부호화기
050, 060: 인트라 MB 부호화기
051, 061: 인터 MB 부호화기
071, 071-1, 071-2: 베이스 뷰 부호화기
072, 072-1, 072-2: 인터 뷰 부호화기
003, 023, 033, 043, 053, 063, 073: 입력 제어부
004, 024, 034, 074: 입력 스위치
044, 054: 필드 분할기
064: 화면 세로 분할기
046∼048, 055∼057, 066∼067: 버퍼
058, 059, 068, 069: 스위치
005, 006, 025, 026, 035, 045, 052, 065, 075∼076, 076-1∼076-2: 중간 버퍼
007, 027, 028, 042, 062, 077, 077-1∼077-3: 위치 제어부
101, 701, 702: 입력 화상 공급 장치
102: 입력 화상 메모리
103: 참조 프레임 메모리
104: 출력 제어 장치
010, 011: 출력 버퍼
012: 출력 스위치
013: 멀티플렉서
800, 810: 화상 복호 장치
081: I/P 복호기
082: B 복호기
088: I 복호기
089: P 복호기
083: 입력 제어부
084: 입력 스위치
085∼086: 중간 버퍼
087: 위치 제어부
801: 입력 제어 장치
802: 입력 부호 메모리
803: 참조 프레임 메모리
804: 화면 처리 장치
1000, 1100, 1200, 1300: 송신 장치
1001, 1101, 1201, 1301: 수신 장치
1002: 송신로
830, 831, 832: 입력 버퍼
833: 디멀티플렉서
834: 입력 스위치
805, 806, 807: 범용 복호 장치

Claims (20)

  1. 시계열의 복수의 화면을 부호화하는 화상 부호화 장치로서,
    제1 부호화기와, 제2 부호화기와, 중간 버퍼와, 부호화 대상 화상 제어부를 구비하고,
    상기 제1 부호화기는, 부호화 대상의 화면 내의 화상 정보를 사용하여 당해 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하며,
    상기 제2 부호화기는, 부호화 대상의 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 화면의 화상 정보의 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 중간 버퍼에 다음의 참조 화상이 기입되기 전에, 상기 제2 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시키는, 화상 부호화 장치.
  2. 제1항에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 짝수 번째의 화소 라인만으로 이루어지는 제1 필드와 홀수 번째의 화소 라인만으로 이루어지는 제2 필드를 포함하며,
    상기 부호화 대상 화상 제어부는, 상기 제1 필드와 상기 제2 필드를, 상기 제1 부호화기와 상기 제2 부호화기에 각각 공급하고,
    상기 제1 부호화기는, 부호화 대상의 필드 내의 화상 정보를 사용하여 당해 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하며,
    상기 제2 부호화기는, 부호화 대상의 필드 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 필드의 화상 정보의 부호화를 행하는, 화상 부호화 장치.
  3. 제1항에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 복수의 매크로 블록에 의해 구성되고, 상기 복수의 매크로 블록 중 화소 라인에 직교하는 방향에서 서로 인접하는 2개의 매크로 블록에 포함되는 짝수 번째의 화소 라인만으로 이루어지는 제1 필드와, 당해 2개의 매크로 블록에 포함되는 홀수 번째의 화소 라인만으로 이루어지는 제2 필드를 포함하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 필드와 상기 제2 필드 중 한쪽을 상기 제1 부호화기에 공급하고, 다른 쪽을 상기 제2 부호화기에 공급하며,
    상기 제1 부호화기는, 부호화 대상의 필드 내의 화상 정보를 참조하여 당해 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 부호화 대상의 필드 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 필드의 화상 정보의 부호화를 행하는, 화상 부호화 장치.
  4. 제3항에 있어서, 상기 부호화 대상 화상 제어부는, 상기 제1 필드와 상기 제2 필드 중 어느 한쪽을 상기 제1 부호화기에 공급하고 다른 쪽을 상기 제2 부호화기에 공급할지를, 당해 2개의 매크로 블록마다 판단하여 전환하는, 화상 부호화 장치.
  5. 제1항에 있어서, 상기 시계열의 복수의 화면의 각각은, 각각이 복수의 화소로 이루어지는 복수의 화소 라인으로 구성되는 프레임이며, 상기 프레임은 복수의 매크로 블록에 의해 구성되고, 상기 복수의 매크로 블록 중 화소 라인이 연신하는 방향에서 서로 인접하는 2개의 매크로 블록에 포함되는 각 화소 라인의 짝수 번째의 화소만으로 이루어지는 제1 칼럼 화면과, 당해 2개의 매크로 블록에 포함되는 각 화소 라인의 홀수 번째의 화소만으로 이루어지는 제2 칼럼 화면을 포함하며,
    상기 부호화 대상 화상 제어부는, 상기 제1 칼럼 화면과 상기 제2 칼럼 화면 중 한쪽을 상기 제1 부호화기에 공급하고, 다른 쪽을 상기 제2 부호화기에 공급하며,
    상기 제1 부호화기는, 부호화 대상의 칼럼 화면 내의 화상 정보를 참조하여 당해 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 부호화 대상의 칼럼 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 칼럼 화면의 화상 정보의 부호화를 행하는, 화상 부호화 장치.
  6. 제5항에 있어서, 상기 부호화 대상 화상 제어부는, 상기 제1 칼럼 화면과 상기 제2 칼럼 화면 중 어느 한쪽을 상기 제1 부호화기에 공급하고 다른 쪽을 상기 제2 부호화기에 공급할지를, 당해 2개의 매크로 블록마다 판단하여 전환하는, 화상 부호화 장치.
  7. 제1항에 있어서, 상기 제1 부호화기는 I 픽처 부호화기이고, 상기 제2 부호화기는 P 픽처 부호화기이며,
    상기 부호화 대상 화상 제어부는, 연속하는 2 화면을 상기 제1 부호화기와 상기 제2 부호화기에 공급하고, 병렬로 부호화를 실행시키는, 화상 부호화 장치.
  8. 제7항에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어지고,
    상기 제1 부호화기는, 매크로 블록마다 상기 부호화를 행하고, 당해 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 상기 참조 화상 중 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 중간 버퍼에 상기 소정 범위의 매크로 블록의 참조 화상의 기입이 완료된 후에, 상기 제2 부호화기에 상기 부호화를 개시시키는, 화상 부호화 장치.
  9. 제1항에 있어서, 상기 제1 부호화기는 I 픽처 부호화기이며, 상기 제2 부호화기는 P 픽처 부호화기와 B 픽처 부호화기를 포함하여 구성되고, 상기 중간 버퍼를 제1 중간 버퍼로 하고, 제2 중간 버퍼를 더 구비하며,
    상기 I 픽처 부호화기는, 공급되는 제1 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고,
    상기 P 픽처 부호화기는, 공급되는 제2 화면 내의 화상 정보와 상기 제1 로컬 복호 화상을 참조하여 상기 제2 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제2 중간 버퍼에 기입하고,
    상기 B 픽처 부호화기는, 공급되는 제3 화면 내의 화상 정보와 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 상기 제3 화면의 화상 정보의 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 I 픽처 부호화기로부터 상기 제1 중간 버퍼에 다음의 제1 로컬 복호 화상이 기입되기 전에, 상기 P 픽처 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시켜서, 상기 P 픽처 부호화기로부터 상기 제2 중간 버퍼에 다음의 제2 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시키는, 화상 부호화 장치.
  10. 제9항에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어지며,
    상기 I 픽처 부호화기는, 매크로 블록마다 상기 부호화를 행하고, 당해 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고,
    상기 P 픽처 부호화기는, 상기 제1 로컬 복호 화상 중 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행하고, 당해 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제2 중간 버퍼에 기입하고,
    상기 B 픽처 부호화기는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상 중 각각 상기 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 I 픽처 부호화기로부터 상기 제1 중간 버퍼에의 상기 소정 범위의 매크로 블록의 제1 로컬 복호 화상의 기입이 완료된 후에, 상기 P 픽처 부호화기에 부호화를 개시시켜서, 상기 P 픽처 부호화기로부터 상기 제2 중간 버퍼에의 상기 소정 범위의 매크로 블록의 제2 로컬 복호 화상의 기입이 완료된 후에, 상기 B 픽처 부호화기에 부호화를 개시시키는, 화상 부호화 장치.
  11. 제1항에 있어서, 상기 제1 부호화기는 I 픽처 부호화기 또는 P 픽처 부호화기로서 동작하고, 상기 제2 부호화기는 B 픽처 부호화기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼로 하고, 제3 중간 버퍼를 더 구비하여, 참조 메모리가 접속되고,
    상기 제1 부호화기는, I 픽처 부호화기로서 동작할 때에는, 공급되는 제1 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼와 상기 참조 메모리에 기입하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리로부터 판독하여 상기 제3 중간 버퍼에 저장하고,
    상기 제1 부호화기는, P 픽처 부호화기로서 동작할 때에는, 상기 제3 중간 버퍼에 저장되는 상기 제1 로컬 복호 화상을 참조하여 공급되는 제2 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고,
    상기 B 픽처 부호화기는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 공급되는 제3 화면의 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 로컬 복호 화상 또는 다음의 제2 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시키는, 화상 부호화 장치.
  12. 제11항에 있어서, 상기 시계열의 복수의 화면의 각각은, 복수의 매크로 블록으로 이루어지며,
    상기 제1 부호화기는, 매크로 블록마다 부호화를 행하고, P 픽처 부호화기로서 동작할 때 당해 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하며,
    상기 B 픽처 부호화기는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상 중 각각 상기 소정 범위의 매크로 블록의 참조 화상을 참조하여 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 제1 중간 버퍼에의 상기 소정 범위의 매크로 블록의 제2 로컬 복호 화상의 기입이 완료된 후에, 상기 B 픽처 부호화기에 부호화를 개시시키는, 화상 부호화 장치.
  13. 제1항에 있어서, 상기 시계열의 복수의 화면은 다안의 시점에서 본 각각 시계열의 복수의 화면을 포함하고, 하나의 시점에서 본 시계열의 화면을 주 화면으로 하고, 다른 시점에서 본 시계열의 화면을 부 화면으로 하며,
    상기 제1 부호화기는, 상기 주 화면을 부호화 대상으로 하고, 부호화 대상의 주 화면 내만의 화상 정보를 참조하여 당해 주 화면의 화상 정보의 부호화를 행하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 상기 주 화면과 대응하는 시각의 부 화면을 부호화 대상으로 하고, 부호화 대상의 부 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 부 화면의 화상 정보의 부호화를 행하는, 화상 부호화 장치.
  14. 제1항에 있어서, 상기 시계열의 복수의 화면은 다안의 시점에서 본 각각 시계열의 복수의 화면을 포함하고, 하나의 시점에서 본 시계열의 화면을 주 화면으로 하고, 다른 시점에서 본 시계열의 화면을 부 화면으로 하며, 상기 제1 부호화기는 베이스 뷰 부호화기로서 동작하고, 상기 제2 부호화기는 인터 뷰 부호화기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼로 하고, 제3 중간 버퍼를 더 구비하여, 참조 메모리가 접속되고,
    상기 제1 부호화기는, 공급되는 제1 주 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼와 상기 참조 메모리에 기입하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리로부터 판독하여 상기 제3 중간 버퍼에 저장하고,
    상기 제1 부호화기는, 상기 제1 주 화면의 다음의 제2 주 화면의 부호화를 행할 때에는, 상기 제3 중간 버퍼에 저장되는 상기 제1 로컬 복호 화상을 참조하여 공급되는 상기 제2 주 화면의 화상 정보의 부호화를 행하고, 당해 부호화의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 상기 제2 로컬 복호 화상을 참조하여 공급되는 상기 제1 주 화면에 대응하는 제1 부 화면의 화상 정보의 부호화를 행하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 로컬 복호 화상이 기입되기 전에, 상기 제2 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시키는, 화상 부호화 장치.
  15. 공급되는 제1 및 제2 부호화 스트림으로부터 시계열의 복수의 화면을 복호하는 화상 복호 장치로서,
    제1 복호기와, 제2 복호기와, 중간 버퍼와, 복호 대상 화상 제어부를 구비하고,
    상기 제1 복호기는, 상기 제1 부호화 스트림만을 참조하여 대응하는 화면의 화상 정보의 복호를 행하고, 상기 복호의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 복호기는, 상기 제2 부호화 스트림과 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 상기 제2 부호화 스트림에 대응하는 화면의 화상 정보의 복호를 행하고, 상기 복호 대상 화상 제어부는, 상기 제1 복호기로부터 상기 중간 버퍼에 다음의 참조 화상이 기입되기 전에, 상기 제2 복호기에 의한 당해 참조 화상을 참조하는 화면의 복호를 개시시키는, 화상 복호 장치.
  16. 제15항에 있어서, 상기 제1 복호기는 I 픽처 복호기이고, 상기 제2 복호기는 P 픽처 복호기이며,
    상기 복호 대상 화상 제어부는, 연속하는 2 화면에 대응하는 제1 부호화 스트림과 제2 부호화 스트림을 각각 상기 제1 복호기와 상기 제2 복호기에 공급하고, 병렬로 복호를 실행시키는, 화상 복호 장치.
  17. 제15항에 있어서, 상기 제1 복호기는 I 픽처 복호기 또는 P 픽처 복호기로서 동작하고, 상기 제2 복호기는 B 픽처 복호기로서 동작하며, 상기 중간 버퍼를 제1 중간 버퍼로 하고, 제3 중간 버퍼를 더 구비하여, 참조 메모리가 접속되고,
    상기 제1 복호기는, I 픽처 복호기로서 동작할 때에는, 제1 화면에 대응하는 부호화 스트림의 복호를 행하고, 당해 복호의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼와 상기 참조 메모리에 기입하고,
    상기 복호 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리로부터 판독하여 상기 제3 중간 버퍼에 저장하고,
    상기 제1 복호기는, P 픽처 복호기로서 동작할 때에는, 상기 제3 중간 버퍼에 저장되는 상기 제1 로컬 복호 화상을 참조하여 제2 화면에 대응하는 부호화 스트림의 복호를 행하고, 당해 복호의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고, 상기 B 픽처 복호기는, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 공급되는 제3 화면에 대응하는 부호화 스트림의 복호를 행하고,
    상기 복호 대상 화상 제어부는, 상기 제1 복호기로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 로컬 복호 화상 또는 다음의 제2 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 복호기에 의한 당해 참조 화상을 참조하는 화면의 복호를 개시시키는, 화상 복호 장치.
  18. 화상 부호화 장치와 출력 제어 장치를 포함하는 송신 장치와, 송신로와, 화상 복호 장치를 포함하는 수신 장치를 구비하고,
    상기 화상 부호화 장치는, 시계열의 복수의 화면을 부호화하는 화상 부호화 장치이며, 제1 부호화기와, 제2 부호화기와, 중간 버퍼와, 부호화 대상 화상 제어부를 구비하며,
    상기 제1 부호화기는, 부호화 대상의 화면 내의 화상 정보를 참조하여 당해 화면의 화상 정보의 부호화를 행하여 제1 부호화 비트열을 출력하고, 상기 부호화의 결과로부터 참조 화상을 생성하여 상기 중간 버퍼에 기입하고,
    상기 제2 부호화기는, 부호화 대상의 화면 내의 화상 정보와 상기 중간 버퍼에 저장되는 참조 화상을 참조하여 당해 화면의 화상 정보의 부호화를 행하여 제2 부호화 비트열을 출력하고,
    상기 부호화 대상 화상 제어부는, 상기 제1 부호화기로부터 상기 중간 버퍼에 다음의 참조 화상이 기입되기 전에, 상기 제2 부호화기에 의한 당해 참조 화상을 참조하는 화면의 부호화를 개시시키고,
    상기 출력 제어 장치는, 상기 제1 부호화 비트열과 상기 제2 부호화 비트열을 시분할 다중하여 부호화 스트림으로서 상기 송신로로 송출하고,
    상기 수신 장치는, 상기 송신로로부터 입력되는 상기 부호화 스트림을 상기 화상 복호 장치에 공급하여 복호시키는, 화상 통신 시스템.
  19. 제18항에 있어서, 상기 출력 제어 장치는, 상기 제1 부호화 비트열과 상기 제2 부호화 비트열을, 픽처보다도 미세한 단위로 시분할 다중하여 부호화 스트림으로서 상기 송신로로 송출하고,
    상기 수신 장치는, 입력 제어 장치를 더 갖고,
    상기 입력 제어 장치는, 상기 송신로로부터 입력되는 상기 부호화 스트림을 디멀티플렉싱하여, 상기 제1 부호화 비트열에 대응하는 제1 부호화 비트 스트림과, 상기 제2 부호화 비트열에 대응하는 제2 부호화 비트 스트림으로 분리하고, 상기 제1 부호화 비트 스트림과 상기 제2 부호화 비트 스트림을 상기 화상 복호 장치에 공급하는, 화상 통신 시스템.
  20. 제19항에 있어서, 상기 화상 복호 장치는, 제1 복호기와, 제2 복호기와, 제1 중간 버퍼와, 제3 중간 버퍼와, 참조 메모리와, 복호 대상 화상 제어부를 구비하고,
    상기 제1 복호기는, I 픽처 복호기 또는 P 픽처 복호기로서 동작하고, I 픽처 복호기로서 동작할 때에는, 제1 화면에 대응하는 제1 부호화 스트림의 복호를 행하고, 당해 복호의 결과로부터 제1 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼와 상기 참조 메모리에 기입하고,
    상기 복호 대상 화상 제어부는, 상기 제1 로컬 복호 화상을 상기 참조 메모리로부터 판독하여 상기 제3 중간 버퍼에 저장하고,
    상기 제1 복호기는, P 픽처 복호기로서 동작할 때에는, 상기 제3 중간 버퍼에 저장되는 상기 제1 로컬 복호 화상을 참조하여 제3 화면에 대응하는 제1 부호화 스트림의 복호를 행하고, 당해 복호의 결과로부터 제2 로컬 복호 화상을 생성하여 상기 제1 중간 버퍼에 기입하고,
    상기 제2 복호기는 B 픽처 복호기로서 동작하고, 상기 제1 로컬 복호 화상과 상기 제2 로컬 복호 화상을 참조하여 제2 화면에 대응하는 제2 부호화 스트림의 복호를 행하고,
    상기 복호 대상 화상 제어부는, 상기 제1 복호기로부터 상기 제1 중간 버퍼에 상기 제2 로컬 복호 화상이 기입된 후, 다음의 제1 로컬 복호 화상이 기입되기 전에, 상기 B 픽처 복호기에 의한 당해 로컬 복호 화상을 참조하는 화면의 복호를 개시시키며,
    상기 복호 대상 화상 제어부는, 연속하는 제1 화면과 제2 화면과 제3 화면에 각각 대응하는 제1 부호화 스트림과 제2 부호화 스트림과 제1 부호화 스트림을 상기 제1 복호기와 상기 제2 복호기에 순차 공급하고, 병렬로 복호를 실행시키는, 화상 통신 시스템.
KR1020150096682A 2014-07-07 2015-07-07 화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템 KR20160005661A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-139488 2014-07-07
JP2014139488A JP6410495B2 (ja) 2014-07-07 2014-07-07 画像符号化装置、画像復号装置、および画像通信システム

Publications (1)

Publication Number Publication Date
KR20160005661A true KR20160005661A (ko) 2016-01-15

Family

ID=53487265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150096682A KR20160005661A (ko) 2014-07-07 2015-07-07 화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템

Country Status (5)

Country Link
US (1) US10123022B2 (ko)
EP (1) EP2966865A1 (ko)
JP (1) JP6410495B2 (ko)
KR (1) KR20160005661A (ko)
CN (1) CN105245899B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024217A (ko) * 2016-08-29 2018-03-08 삼성전자주식회사 서버 장치, 사용자 단말 장치, 그 제어 방법들 및 스트리밍 시스템
KR20190043825A (ko) * 2017-10-19 2019-04-29 삼성전자주식회사 멀티 코덱 인코더 및 이를 포함하는 멀티 코덱 인코딩 시스템
US11631355B2 (en) 2021-03-15 2023-04-18 Samsung Display Co., Ltd. Display system and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10609379B1 (en) * 2015-09-01 2020-03-31 Amazon Technologies, Inc. Video compression across continuous frame edges
JP6551073B2 (ja) * 2015-09-03 2019-07-31 株式会社Ｊｖｃケンウッド 画像符号化装置及び方法、並びに、画像復号装置及び方法
CN106231315B (zh) * 2016-08-05 2019-06-14 北京数码视讯科技股份有限公司 一种视频编码系统和应用该系统的视频编码方法
CN108401185B (zh) * 2018-05-03 2021-10-22 深圳市网心科技有限公司 参考帧选择方法、视频转码方法、电子设备和存储介质
JP7224892B2 (ja) * 2018-12-18 2023-02-20 ルネサスエレクトロニクス株式会社 動画像符号化装置及びその動作方法、動画像符号化装置を搭載する車両

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111797A (ja) 2007-10-31 2009-05-21 Hitachi Ltd エンコーダ、及び記録装置
JP2012175332A (ja) 2011-02-21 2012-09-10 Nippon Telegr & Teleph Corp <Ntt> 画像符号化装置，画像復号装置，画像符号化方法，画像復号方法，画像符号化プログラムおよび画像復号プログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767898A (en) * 1994-06-23 1998-06-16 Sanyo Electric Co., Ltd. Three-dimensional image coding by merger of left and right images
US6904174B1 (en) * 1998-12-11 2005-06-07 Intel Corporation Simplified predictive video encoder
JP3632591B2 (ja) * 2000-11-13 2005-03-23 日本電気株式会社 画像処理装置、方法及びコンピュータ読み取り可能な記録媒体
US7023924B1 (en) * 2000-12-28 2006-04-04 Emc Corporation Method of pausing an MPEG coded video stream
JP2003061101A (ja) * 2001-07-18 2003-02-28 Huabang Electronic Co Ltd 画像復号化方法及び装置
EP3282699B1 (en) * 2001-11-29 2019-10-23 Godo Kaisha IP Bridge 1 Coding distortion removal method
WO2004012460A1 (ja) * 2002-07-29 2004-02-05 Matsushita Electric Industrial Co., Ltd. 動きベクトル検出装置及び動きベクトル検出方法
CN101010951B (zh) * 2004-08-31 2010-06-16 松下电器产业株式会社 运动图像编码方法及装置
EP1894415A2 (en) * 2005-06-03 2008-03-05 Nxp B.V. Video decoder with hybrid reference texture
US7924914B2 (en) * 2005-09-20 2011-04-12 Intel Corporation Dynamically configuring a video decoder cache for motion compensation
CN101150721B (zh) * 2006-09-21 2010-10-13 凌阳科技股份有限公司 具有适应性位元平面编码模式的编码方法
AR064274A1 (es) * 2006-12-14 2009-03-25 Panasonic Corp Metodo de codificacion de imagenes en movimiento, dispositivo de codificacion de imagenes en movimiento, metodo de grabacion de imagenes en movimiento, medio de grabacion, metodo de reproduccion de imagenes en movimiento, dispositivo de reproduccion de imagenes en movimiento, y sistema de reproducci
JP2009267689A (ja) * 2008-04-24 2009-11-12 Panasonic Corp 動画像符号化装置、及び動画像符号化方法
JP2009290387A (ja) * 2008-05-28 2009-12-10 Hitachi Ltd エンコーダ、デコーダ、及び記録再生装置
US8675738B2 (en) * 2008-08-06 2014-03-18 Mediatek Inc. Video decoding method without using additional buffers for storing scaled frames and system thereof
KR101127962B1 (ko) * 2008-12-22 2012-03-26 한국전자통신연구원 영상 처리 장치 및 영상 처리를 위한 프레임 메모리 관리 방법
JP4957823B2 (ja) * 2009-04-08 2012-06-20 ソニー株式会社 再生装置および再生方法
JP2012009934A (ja) * 2010-06-22 2012-01-12 Sony Corp 画像処理装置と画像処理方法
MY201972A (en) * 2012-12-26 2024-03-27 Sony Corp Image processing device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111797A (ja) 2007-10-31 2009-05-21 Hitachi Ltd エンコーダ、及び記録装置
JP2012175332A (ja) 2011-02-21 2012-09-10 Nippon Telegr & Teleph Corp <Ntt> 画像符号化装置，画像復号装置，画像符号化方法，画像復号方法，画像符号化プログラムおよび画像復号プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024217A (ko) * 2016-08-29 2018-03-08 삼성전자주식회사 서버 장치, 사용자 단말 장치, 그 제어 방법들 및 스트리밍 시스템
KR20190043825A (ko) * 2017-10-19 2019-04-29 삼성전자주식회사 멀티 코덱 인코더 및 이를 포함하는 멀티 코덱 인코딩 시스템
US11631355B2 (en) 2021-03-15 2023-04-18 Samsung Display Co., Ltd. Display system and display device

Also Published As

Publication number Publication date
CN105245899A (zh) 2016-01-13
JP6410495B2 (ja) 2018-10-24
US20160007025A1 (en) 2016-01-07
JP2016019074A (ja) 2016-02-01
US10123022B2 (en) 2018-11-06
EP2966865A1 (en) 2016-01-13
CN105245899B (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
KR20160005661A (ko) 화상 부호화 장치, 화상 복호 장치 및 화상 통신 시스템
KR101904625B1 (ko) 비디오 코딩에서 서브-디코딩된 픽처 버퍼 (서브-dpb) 기반의 dpb 동작들을 위한 시그널링
KR101835318B1 (ko) 동영상 처리 방법 및 장치
KR100789753B1 (ko) 시간 및 시점간 참조영상 버퍼를 활용한 예측부호화/복호화장치 및 그 방법
EP2887663B1 (en) Method, apparatus and system for encoding and decoding video
US20180048903A1 (en) Image encoding apparatus, image encoding method, and recording medium; and image decoding apparatus, image decoding method, and recording medium
KR20080094047A (ko) 다시점 비디오의 처리
WO2011143599A1 (en) Frame packing for asymmetric stereo video
KR102649023B1 (ko) 복호 방법 및 장치와, 부호화 방법 및 장치
US20120195381A1 (en) Image processing apparatus and method for processing image
US9001892B2 (en) Moving image encoder and moving image decoder
US20110211639A1 (en) Compression coding and compression decoding of video signals
JP2005110113A (ja) 多視点画像伝送システムと方法、多視点画像圧縮装置と方法、多視点画像伸長装置と方法およびプログラム
JP6098226B2 (ja) 画像符号化装置および画像復号装置
Zare et al. Decoding complexity reduction in projection-based light-field 3D displays using self-contained HEVC tiles
KR100780844B1 (ko) 다시점 화상 복호화기, 다시점 화상 데이터 처리 시스템,다시점 화상 데이터 처리 방법 및 이를 수행하는프로그램을 기록한 기록매체
KR20230055488A (ko) 고해상도 영상의 처리 방법 및 그 장치
JP2012019547A (ja) 動画像符号化装置および方法、並びに動画像復号化装置および方法