KR20150135523A - Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method - Google Patents

Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method Download PDF

Info

Publication number
KR20150135523A
KR20150135523A KR1020157031096A KR20157031096A KR20150135523A KR 20150135523 A KR20150135523 A KR 20150135523A KR 1020157031096 A KR1020157031096 A KR 1020157031096A KR 20157031096 A KR20157031096 A KR 20157031096A KR 20150135523 A KR20150135523 A KR 20150135523A
Authority
KR
South Korea
Prior art keywords
layer
carrier
copper foil
ultra
thin copper
Prior art date
Application number
KR1020157031096A
Other languages
Korean (ko)
Other versions
KR101803165B1 (en
Inventor
미치야 고히키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51624683&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20150135523(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20150135523A publication Critical patent/KR20150135523A/en
Application granted granted Critical
Publication of KR101803165B1 publication Critical patent/KR101803165B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538Roughness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces

Abstract

극박 구리층의 레이저 구멍 형성성이 양호하고, 고밀도 집적 회로 기판의 제조에 적합한 캐리어 부착 동박을 제공한다. 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 가 1.40 ㎛ 이상 4.05 ㎛ 이하인 캐리어 부착 동박.Provided is a copper foil with a carrier which is excellent in laser hole forming property of an ultra-thin copper layer and is suitable for manufacturing a high-density integrated circuit board. When the carrier-coated copper foil having the carrier, the intermediate layer and the ultra-thin copper layer in this order was heated at 220 캜 for 2 hours and then the ultra-thin copper layer was peeled off according to JIS C 6471, A copper foil with a carrier having a surface roughness Sz of 1.40 탆 or more and 4.05 탆 or less on an intermediate layer side of an ultra thin copper layer to be measured.

Description

캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법{COPPER FOIL WITH CARRIER, PRINTED CIRCUIT BOARD, COPPER CLAD LAMINATED SHEET, ELECTRONIC DEVICE, AND PRINTED CIRCUIT BOARD FABRICATION METHOD}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a copper-clad laminate, a copper clad laminate, a copper clad laminate, a copper clad laminate, a copper clad laminate, a copper clad laminate,

본 발명은, 캐리어 부착 동박, 프린트 배선판, 구리 피복 적층판, 전자 기기 및 프린트 배선판의 제조 방법에 관한 것이다.The present invention relates to a copper foil with a carrier, a printed wiring board, a copper clad laminate, an electronic apparatus and a method for producing a printed wiring board.

프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박 면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근의 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.The printed wiring board is generally manufactured through a step of bonding an insulating substrate to a copper foil to form a copper clad laminate, and then forming a conductor pattern on the copper foil surface by etching. In recent years, along with an increase in the demand for miniaturization and high performance of electronic apparatuses, mounting of high-density mounting parts and high frequency signals have been progressed, and conductor patterns (finer pitch) and high frequency response have been required for printed wiring boards.

파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나, 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후, 캐리어는 박리층을 개재하여 박리 제거된다. 노출된 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 소정의 회로가 형성된다.In response to the fine pitching, a copper foil having a thickness of 9 占 퐉 or less and further having a thickness of 5 占 퐉 or less is required in recent years. However, such a copper foil with a very thin foil has low mechanical strength and is cracked, wrinkled A copper foil with a carrier in which a thin metal foil is used as a carrier and an extremely thin copper layer is electrodeposited with a release layer interposed therebetween has appeared. The surface of the ultra-thin copper layer is bonded to an insulating substrate, and after thermocompression bonding, the carrier is peeled off through the peeling layer. After a circuit pattern is formed with a resist on the exposed ultra thin copper layer, a predetermined circuit is formed.

여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 표면에 대해서는, 주로, 극박 구리층과 수지 기재의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있을 것이 요구된다. 극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 거칠기) 을 크게 한 극박 구리층 상에 다량의 조화 (粗化) 입자를 부착시키는 방법이 대표적이다.Here, the surface of the ultra-thin copper layer of the copper foil with a carrier, which is the adhesion surface to the resin, mainly has a sufficient peel strength between the ultra-thin copper layer and the resin substrate and the peel strength thereof is high temperature heating, It is required to be sufficiently maintained even after the treatment or the like. As a method of increasing the peeling strength between the ultra-thin copper layer and the resin substrate, a method of attaching a large amount of roughened particles on the ultra-thin copper layer having a generally increased profile (irregularity and roughness) of the surface is typical .

그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이와 같은 프로파일 (요철, 거칠기) 이 큰 극박 구리층을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.However, when a very thin copper layer having such a profile (irregularity and roughness) is used for a semiconductor package substrate which needs to form a particularly fine circuit pattern among printed wiring boards, unnecessary copper particles remain in circuit etching, And the like.

이 때문에, WO2004/005588호 (특허문헌 1) 에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로서, 극박 구리층의 표면에 조화 처리를 실시하지 않는 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이와 같은 조화 처리를 실시하지 않는 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면, 저하되는 경향이 있다. 그 때문에, 캐리어 부착 동박에 대해 추가적인 개선이 요구되고 있다.For this reason, in WO 2004/005888 (Patent Document 1), it has been attempted to use a copper foil with a carrier which does not carry out the roughening treatment on the surface of the ultra-thin copper layer as a copper foil with a carrier for use in a fine circuit including a semiconductor package substrate . The adhesion (peel strength) between the ultra-thin copper layer and the resin not subjected to such roughening treatment tends to be lowered as compared with a general copper foil for a printed wiring board due to its low profile (unevenness, roughness and roughness). Therefore, further improvement is required for the copper foil with a carrier.

그래서, 일본 공개특허공보 2007-007937호 (특허문헌 2) 및 일본 공개특허공보 2010-006071호 (특허문헌 3) 에서는, 캐리어 부착 극박 동박의 폴리이미드계 수지 기판과 접촉 (접착) 하는 면에, Ni 층 또는/및 Ni 합금층을 형성하는 것, 크로메이트층을 형성하는 것, Cr 층 또는/및 Cr 합금층을 형성하는 것, Ni 층과 크로메이트층을 형성하는 것, Ni 층과 Cr 층을 형성하는 것이 기재되어 있다. 이들 표면 처리층을 형성함으로써, 폴리이미드계 수지 기판과 캐리어 부착 극박 동박의 밀착 강도를 조화 처리없이, 또는 조화 처리의 정도를 저감 (미세화) 하면서 원하는 접착 강도를 얻고 있다. 또한, 실란 커플링제로 표면 처리하거나, 방청 처리를 실시하거나 하는 것도 기재되어 있다.Japanese Unexamined Patent Application Publication No. 2007-007937 (Patent Document 2) and Japanese Unexamined Patent Publication (Kokai) No. 2010-006071 (Patent Document 3) disclose a method for manufacturing a thin copper foil with a carrier on the surface of a polyimide- Forming a Ni layer and / or a Ni alloy layer, forming a chromate layer, forming a Cr layer and / or a Cr alloy layer, forming a Ni layer and a chromate layer, forming a Ni layer and a Cr layer . By forming these surface treatment layers, the adhesion strength between the polyimide-based resin substrate and the ultra-thin copper foil with a carrier is obtained without harmony treatment or by reducing (fineness) the degree of roughening treatment. It is also described that surface treatment with a silane coupling agent or rust-preventive treatment is performed.

WO2004/005588호WO2004 / 005588 일본 공개특허공보 2007-007937호Japanese Patent Application Laid-Open No. 2007-007937 일본 공개특허공보 2010-006071호Japanese Laid-Open Patent Publication No. 2010-006071 일본 특허공보 제3261119호Japanese Patent Publication No. 3261119

캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 구리층과 수지 기재의 박리 강도를 확보하는 것에 중점이 놓여 있었다. 그 때문에, 프린트 배선판의 고밀도 실장화에 적합한 캐리어 부착 동박에 관해서는 아직 충분한 검토가 이루어져 있지 않아, 여전히 개선의 여지가 남아 있다.In the development of the copper foil with a carrier, the prior art has focused on securing the peeling strength between the ultra-thin copper layer and the resin substrate. Therefore, a copper foil with a carrier suitable for high-density packaging of a printed wiring board has not yet been sufficiently examined, and there is still room for improvement.

프린트 배선판의 집적 회로 밀도를 상승시키기 위해서는, 레이저 구멍을 형성하고, 당해 구멍을 통해서 내층과 외층을 접속시키는 방법이 일반적이다. 또, 협 (狹) 피치화에 수반하는 미세 회로 형성 방법은, 배선 회로를 극박 구리층 상에 형성한 후에, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하는 수법 (MSAP:Modified-Semi-Additive-Process) 이 이용되기 때문에, 극박 구리층의 레이저 구멍 형성성은, 고밀도 집적 회로 기판을 제조하는 데에 있어서 중요한 항목이다. 극박 구리층의 레이저 구멍 형성성은, 구멍 직경 정밀도 그리고 레이저 출력 등의 제조건에 관련되기 때문에 집적 회로의 설계 및 생산성에 크게 영향을 미친다. 일본 특허공보 제3261119호 (특허문헌 4) 에는, 레이저 구멍 형성성이 양호한 구리 피복 적층판이 기재되어 있지만, 본 발명자의 검토에 의하면, 에칭성의 점에서 여전히 개선의 여지가 있다.In order to increase the density of the integrated circuit of the printed wiring board, a method of forming a laser hole and connecting the inner layer and the outer layer through the hole is generally used. In addition, a method for forming a fine circuit accompanied with a pitch reduction is a method of forming a wiring circuit on an ultra-thin copper layer and then etching the ultra-thin copper layer with an etchant of sulfuric acid-hydrogen peroxide system (MSAP: Modified-Semi -Additive-Process) is used, the laser hole forming property of the ultra-thin copper layer is an important item in manufacturing a high-density integrated circuit board. The laser pore formability of the ultra-thin copper layer greatly affects the design and productivity of the integrated circuit because it relates to conditions such as hole diameter precision and laser output. Japanese Patent Publication No. 3261119 (Patent Document 4) discloses a copper clad laminate having good laser hole forming property. However, according to the study of the present inventor, there is still room for improvement in terms of etching property.

그래서, 본 발명은, 극박 구리층의 레이저 구멍 형성성이 양호하고, 고밀도 집적 회로 기판의 제조에 적합한 캐리어 부착 동박을 제공하는 것을 과제로 한다.Therefore, an object of the present invention is to provide a copper foil with a carrier which is excellent in laser hole forming property of an ultra-thin copper layer and is suitable for manufacturing a high-density integrated circuit board.

상기 목적을 달성하기 위해서, 본 발명자는 예의 연구를 거듭한 결과, 소정의 가열 처리가 이루어진 캐리어 부착 동박으로부터 극박 구리층을 박리했을 때의, 극박 구리층의 박리측의 레이저 현미경으로 측정되는 표면 조도를 제어하는 것이, 극박 구리층의 레이저 구멍 형성성의 향상에 매우 효과적인 것을 알아내었다.In order to achieve the above object, the inventor of the present invention has conducted intensive studies and, as a result, has found that the surface roughness measured by a laser microscope on the peeling side of an ultra-thin copper layer when a very thin copper layer is peeled off from a copper- Is extremely effective in improving the laser hole forming property of the ultra-thin copper layer.

본 발명은 일 측면에 있어서, 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 가 1.40 ㎛ 이상 4.05 ㎛ 이하인 캐리어 부착 동박이다.In one aspect of the present invention, there is provided a carrier-coated copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order, wherein the carrier-coated copper foil is heated at 220 캜 for 2 hours, Wherein the surface roughness Sz of the extremely thin copper layer measured by a laser microscope on the side of the intermediate layer when the copper layer is peeled is not less than 1.40 mu m and not more than 4.05 mu m.

본 발명의 캐리어 부착 동박은 일 실시형태에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 의 표준 편차가 1.30 ㎛ 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off in accordance with JIS C 6471, And the standard deviation of the surface roughness Sz of the intermediate layer side of the layer is 1.30 mu m or less.

본 발명의 캐리어 부착 동박은 다른 일 실시형태에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 의 표준 편차가 0.01 ㎛ 이상 1.20 ㎛ 이하이다.In the copper foil with a carrier according to another embodiment of the present invention, when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, The standard deviation of the surface roughness Sz of the copper layer on the intermediate layer side is not less than 0.01 mu m and not more than 1.20 mu m.

본 발명의 캐리어 부착 동박은 또 다른 일 실시형태에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 가 1.60 ㎛ 이상 3.70 ㎛ 이하이다.In the copper foil with a carrier according to another embodiment of the present invention, when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, And the surface roughness Sz of the extremely thin copper layer on the side of the intermediate layer is 1.60 mu m or more and 3.70 mu m or less.

본 발명은 다른 일 측면에 있어서, 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 가 0.14 ㎛ 이상 0.35 ㎛ 이하인 캐리어 부착 동박이다.According to another aspect of the present invention, there is provided a carrier-coated copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order, wherein the carrier-coated copper foil is heated at 220 캜 for 2 hours, And the surface roughness Ra of the extremely thin copper layer measured by a laser microscope on the side of the intermediate layer when the ultra-thin copper layer is peeled is 0.14 mu m or more and 0.35 mu m or less.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 의 표준 편차가 0.11 ㎛ 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, And the standard deviation of the surface roughness Ra of the copper layer on the side of the intermediate layer is 0.11 m or less.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 의 표준 편차가 0.001 ㎛ 이상 0.10 ㎛ 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, The standard deviation of the surface roughness Ra of the copper layer on the side of the intermediate layer is not less than 0.001 mu m and not more than 0.10 mu m.

본 발명은 또 다른 일 측면에 있어서, 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서, According to another aspect of the present invention, there is provided a carrier-attached copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order,

상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Rz 가 0.62 ㎛ 이상 1.59 ㎛ 이하이고, 또한, 표면 조도 Rz 의 표준 편차가 0.51 ㎛ 이하인 캐리어 부착 동박이다.Wherein the surface of the extremely thin copper layer measured by a laser microscope when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the extremely thin copper layer according to JIS C 6471 has a surface roughness Rz of 0.62 탆 or more And the standard deviation of the surface roughness Rz is 0.51 占 퐉 or less.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Rz 의 표준 편차가 0.01 ㎛ 이상 0.48 ㎛ 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, The standard deviation of the surface roughness Rz of the copper layer on the intermediate layer side is not less than 0.01 mu m and not more than 0.48 mu m.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 높이 분포의 첨도 (尖度) Sku 가 0.50 이상 3.70 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, The skewness Sku of the surface height distribution of the copper layer on the intermediate layer side is not less than 0.50 and not more than 3.70.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 높이 분포의 첨도 Sku 가 1.00 이상 3.60 이하이다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, The skew of the surface height distribution of the copper layer on the intermediate layer side is not less than 1.00 and not more than 3.60.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 캐리어의 두께가 5 ∼ 70 ㎛ 이다.In another aspect of the copper foil with a carrier according to the present invention, the thickness of the carrier is 5 to 70 mu m.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 극박 구리층 표면에 조화 처리층을 갖는다.The copper foil with a carrier according to another aspect of the present invention has a roughened treatment layer on the surface of the ultra-thin copper layer.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층이다.The copper foil with a carrier according to another aspect of the present invention is the copper foil with a carrier according to any one of the above aspects, wherein the roughened layer is formed of any one or any group selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, iron, vanadium, cobalt and zinc And a layer made of an alloy containing at least one kind of alloy.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.In another aspect of the present invention, the copper foil with a carrier has at least one layer selected from the group consisting of a heat resistant layer, a rustproof layer, a chromate treatment layer and a silane coupling treatment layer on the surface of the roughened treatment layer.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.In another aspect of the present invention, the copper foil with a carrier has at least one layer selected from the group consisting of a heat resistant layer, a rust prevention layer, a chromate treatment layer and a silane coupling treatment layer on the surface of the ultra thin copper layer.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 극박 구리층 상에 수지층을 구비한다.According to still another aspect of the present invention, there is provided a copper foil with a carrier, wherein the resin layer is provided on the extremely thin copper layer.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 조화 처리층 상에 수지층을 구비한다.According to still another aspect of the present invention, there is provided a copper foil with a carrier, wherein a resin layer is provided on the roughening treatment layer.

본 발명의 캐리어 부착 동박은 또 다른 일 측면에 있어서, 상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비한다.The copper foil with a carrier according to another aspect of the present invention comprises a resin layer on at least one layer selected from the group consisting of the heat resistant layer, the anticorrosive layer, the chromate treatment layer and the silane coupling treatment layer.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용하여 제조한 프린트 배선판이다.In another aspect, the present invention is a printed wiring board produced by using the copper foil with a carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판이다.In another aspect, the present invention is a copper clad laminate produced by using the copper foil with a carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용하여 제조한 전자 기기이다.In another aspect, the present invention is an electronic device manufactured using the printed wiring board of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: preparing a copper foil with a carrier and an insulating substrate; laminating the copper foil with the carrier and the insulating substrate; A copper clad laminate is formed through a step of peeling off the carrier of the copper foil with a carrier, and thereafter a copper clad laminate is formed by any of a semi additive method, a subtractive method, a patty additive method, or a modified semi- And a step of forming a printed wiring board.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및, 상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a copper foil with a carrier, comprising the steps of: forming a circuit on the ultra thin copper layer side surface of the copper foil with a carrier of the present invention; forming a resin layer on the ultra thin copper layer side surface of the carrier- A step of forming a circuit on the resin layer; a step of peeling the carrier after forming a circuit on the resin layer; and removing the ultra-thin copper layer after peeling off the carrier, And a step of exposing a circuit buried in the resin layer formed on the copper layer side surface.

본 발명에 의하면, 극박 구리층의 레이저 구멍 형성성이 양호하고, 고밀도 집적 회로 기판의 제조에 적합한 캐리어 부착 동박을 제공할 수 있다.According to the present invention, it is possible to provide a copper foil with a carrier which is excellent in laser hole forming property of an ultra-thin copper layer and is suitable for manufacturing a high-density integrated circuit board.

도 1 은, 실시예에 있어서의 회로 패턴의 폭 방향의 횡단면의 모식도, 및, 그 모식도를 이용한 에칭 팩터 (EF) 의 계산 방법의 개략이다.
도 2 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어 부착 동박 적층부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 5 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
Fig. 1 schematically shows a cross-sectional view of a width direction of a circuit pattern in the embodiment and a calculation method of an etching factor EF using the schematic diagram.
Figs. 2A to 2C are schematic diagrams of a section of a wiring board in a process up to circuit plating and resist removal, relating to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.
3F to 3F are schematic views of a wiring board section in a process from the lamination of the resin and the second-layered copper foil with a carrier to the formation of a laser hole, relating to a concrete example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention .
4G to 4I are schematic views of a wiring board section in a process from the via fill formation to the carrier peeling of the first layer, relating to a concrete example of a production method of a printed wiring board using the copper foil with a carrier according to the present invention.
5A to 5K are schematic views of a wiring board section in a process from flash etching to bump-copper filler formation, according to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.

<캐리어 부착 동박><Copper with Carrier>

본 발명의 캐리어 부착 동박은, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다.The copper foil with a carrier of the present invention comprises a carrier, an intermediate layer laminated on the carrier, and an ultra-thin copper layer laminated on the intermediate layer. The method of using the copper foil with a carrier itself is well known to those skilled in the art. For example, the surface of the ultra-thin copper layer may be coated with paper phenol resin, paper base epoxy resin, synthetic fiber base epoxy resin, A glass fiber nonwoven fabric composite epoxy resin, a glass fiber substrate epoxy resin, a polyester film, a polyimide film or the like, peeling the carrier after thermocompression bonding, and forming a very thin copper layer adhered to the insulating substrate And finally, a printed wiring board can be manufactured.

본 발명의 캐리어 부착 동박은, 일 측면에 있어서, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz (표면의 10 점 높이) 가 1.40 ㎛ 이상 4.05 ㎛ 이하가 되도록 제어되고 있다. 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여 회로를 형성한다. 이와 같이 하여 기판을 다층 구조로 하여 프린트 배선판을 제조하고 있다. 여기서, 이와 같은 프린트 배선판의 집적 회로 밀도를 상승시키기 위해서는, 레이저 구멍을 형성하고, 당해 구멍을 통해서 내층과 외층을 접속시킨다. 이 때, 극박 구리층에 레이저 구멍을 형성하는 것이 곤란하면 당연히 문제이고, 레이저 구멍은 지나치게 커도 지나치게 작아도 여러 가지 문제를 일으키기 때문에 적당한 크기로 형성할 필요가 있다. 이와 같이, 극박 구리층의 레이저 구멍 형성성은, 구멍 직경 정밀도 그리고 레이저 출력 등의 제조건에 관련되기 때문에 집적 회로의 설계 및 생산성에 크게 영향을 미치는 중요한 특성이다. 본 발명에서는, 이 극박 구리층의 레이저 구멍 형성성은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 가 1.40 ㎛ 이상 4.05 ㎛ 이하로 제어함으로써 양호해지는 것을 알아내었다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 가 1.40 ㎛ 미만이면, 극박 구리층의 표면의 조도가 부족하여 구멍 형성 가공시의 레이저의 흡수성이 나빠져, 구멍이 형성되기 어려워지고, 형성하였다고 해도 작은 구멍이 되어 버린다는 문제가 발생한다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 가 4.05 ㎛ 를 초과하면, 극박 구리층의 표면의 조도가 지나치게 커 구멍 형성 가공시의 레이저의 흡수성이 과잉이 되어, 구멍이 지나치게 커져 버린다는 문제가 발생한다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 는, 1.60 ㎛ 이상 3.70 ㎛ 이하가 보다 바람직하고, 1.80 ㎛ 이상 3.50 ㎛ 이하가 바람직하며, 2.40 ㎛ 이상 3.70 ㎛ 이하가 보다 더 바람직하다. 또한, 상기 「220 ℃ 에서 2 시간 가열」 은, 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착하는 경우의 전형적인 가열 조건을 나타내고 있다.The carrier-coated copper foil of the present invention is characterized in that, on one side, the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the ultra-thin copper layer according to JIS C 6471, Side surface roughness Sz (10 point height of the surface) is controlled to be 1.40 탆 or more and 4.05 탆 or less. The carrier-bonded copper foil is bonded to an insulating substrate, the carrier is peeled off after thermocompression bonding, and the ultra-thin copper layer adhered to the insulating substrate is etched with a target conductor pattern to form a circuit. In this way, a printed wiring board is manufactured by forming the substrate into a multilayer structure. Here, in order to increase the density of the integrated circuit of such a printed wiring board, a laser hole is formed, and the inner layer and the outer layer are connected through the hole. At this time, it is a matter of course that it is difficult to form a laser hole in the ultra-thin copper layer. If the laser hole is excessively large or too small, it causes various problems. As described above, the laser hole forming property of the ultra-thin copper layer is an important characteristic that greatly affects the design and productivity of an integrated circuit because it relates to conditions such as hole diameter accuracy and laser output. In the present invention, the laser-hole-forming property of the extremely thin copper layer is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the extremely thin copper layer according to JIS C 6471, And the surface roughness Sz of the intermediate layer side of the layer is controlled to be 1.40 mu m or more and 4.05 mu m or less. If the surface roughness Sz of the ultra-thin copper layer measured by the laser microscope is less than 1.40 m, the surface roughness of the ultra-thin copper layer is insufficient and the laser absorbability at the time of hole formation is deteriorated, There arises a problem that even if it is formed, a small hole is formed. If the surface roughness Sz of the ultra-thin copper layer measured by the laser microscope exceeds 4.05 m, the surface roughness of the ultra-thin copper layer is too high and the laser absorbency during hole forming becomes excessive, There arises a problem that it becomes excessively large. The surface roughness Sz of the intermediate copper layer measured by the laser microscope is more preferably 1.60 mu m or more and 3.70 mu m or less, more preferably 1.80 mu m or more and 3.50 mu m or less, and still more preferably 2.40 mu m or more and 3.70 mu m or less . The above &quot; heating at 220 占 폚 for 2 hours &quot; shows a typical heating condition in the case where the copper foil with a carrier is bonded to an insulating substrate and thermocompression bonding is performed.

또, 본 발명의 캐리어 부착 동박은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Sz 의 표준 편차가 1.30 ㎛ 이하가 되도록 제어되고 있는 것이 바람직하다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 의 표준 편차가 1.30 ㎛ 를 초과하면, 레이저 구멍 직경의 편차가 커지거나 (즉 표준 편차가 커진다), 에칭 팩터의 편차가 커진다 (즉 표준 편차가 커진다) 는 문제가 발생할 우려가 있다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz 의 표준 편차는, 0.01 ㎛ 이상 1.20 ㎛ 이하인 것이 보다 바람직하고, 0.05 ㎛ 이상 1.10 ㎛ 이하인 것이 보다 더 바람직하며, 0.10 ㎛ 이상 1.00 ㎛ 이하인 것이 보다 바람직하다.The carrier-coated copper foil of the present invention is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the ultra-thin copper layer in accordance with JIS C 6471, It is preferable that the standard deviation of the surface roughness Sz is controlled to be not more than 1.30 mu m. When the standard deviation Sz of the surface roughness Sz of the extremely thin copper layer measured by the laser microscope exceeds 1.30 mu m, the deviation of the laser pore diameter becomes large (i.e., the standard deviation becomes large) and the deviation of the etching factor becomes large The standard deviation becomes larger) may cause a problem. The standard deviation of the surface roughness Sz of the extremely thin copper layer measured by the laser microscope is more preferably 0.01 mu m or more and 1.20 mu m or less, still more preferably 0.05 mu m or more and 1.10 mu m or less, and more preferably 0.10 mu m or more and 1.00 mu m or less Mu m or less.

본 발명의 캐리어 부착 동박은, 다른 일 측면에 있어서, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Ra (산술 평균 조도) 가 0.14 ㎛ 이상 0.35 ㎛ 이하가 되도록 제어되고 있다. 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여 회로를 형성한다. 이와 같이 하여 기판을 다층 구조로 하여 프린트 배선판을 제조하고 있다. 여기서, 이와 같은 프린트 배선판의 집적 회로 밀도를 상승시키기 위해서는, 레이저 구멍을 형성하고, 당해 구멍을 통해서 내층과 외층을 접속시킨다. 이 때, 극박 구리층에 레이저 구멍을 형성하는 것이 곤란하면 당연히 문제이고, 레이저 구멍은 지나치게 커도 지나치게 작아도 여러 가지 문제를 일으키기 때문에 적당한 크기로 형성할 필요가 있다. 이와 같이, 극박 구리층의 레이저 구멍 형성성은, 구멍 직경 정밀도 그리고 레이저 출력 등의 제조건에 관련되기 때문에 집적 회로의 설계 및 생산성에 크게 영향을 미치는 중요한 특성이다. 본 발명에서는, 이 극박 구리층의 레이저 구멍 형성성은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 가 0.14 ㎛ 이상 0.35 ㎛ 이하로 제어함으로써 양호해지는 것을 알아내었다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Ra 가 0.14 ㎛ 미만이면, 극박 구리층의 표면의 조도가 부족하여 구멍 형성 가공시의 레이저의 흡수성이 나빠져, 구멍이 형성되기 어려워지고, 형성되었다고 해도 작은 구멍이 되어 버린다는 문제가 발생한다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Ra 가 0.35 ㎛ 를 초과하면, 극박 구리층의 표면의 조도가 지나치게 커 구멍 형성 가공시의 레이저의 흡수성이 과잉이 되어, 구멍이 지나치게 커져 버린다는 문제가 발생한다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Ra 는, 0.16 ㎛ 이상 0.32 ㎛ 이하가 바람직하고, 0.18 ㎛ 이상 0.32 ㎛ 이하가 보다 바람직하며, 0.20 ㎛ 이상 0.32 ㎛ 이하가 보다 더 바람직하다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Ra 는, 0.14 ㎛ 이상 0.30 ㎛ 이하인 것이 바람직하다. 또한, 상기 「220 ℃ 에서 2 시간 가열」 은, 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착하는 경우의 전형적인 가열 조건을 나타내고 있다.The carrier-coated copper foil of the present invention is characterized in that, in another aspect, the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off in accordance with JIS C 6471, And the surface roughness Ra (arithmetic mean roughness) on the side of the intermediate layer is controlled to be 0.14 mu m or more and 0.35 mu m or less. The carrier-bonded copper foil is bonded to an insulating substrate, the carrier is peeled off after thermocompression bonding, and the ultra-thin copper layer adhered to the insulating substrate is etched with a target conductor pattern to form a circuit. In this way, a printed wiring board is manufactured by forming the substrate into a multilayer structure. Here, in order to increase the density of the integrated circuit of such a printed wiring board, a laser hole is formed, and the inner layer and the outer layer are connected through the hole. At this time, it is a matter of course that it is difficult to form a laser hole in the ultra-thin copper layer. If the laser hole is excessively large or too small, it causes various problems. As described above, the laser hole forming property of the ultra-thin copper layer is an important characteristic that greatly affects the design and productivity of an integrated circuit because it relates to conditions such as hole diameter accuracy and laser output. In the present invention, the laser-hole-forming property of the extremely thin copper layer is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the extremely thin copper layer according to JIS C 6471, And the surface roughness Ra of the intermediate layer side of the layer is controlled to be not less than 0.14 mu m and not more than 0.35 mu m. If the surface roughness Ra of the ultra-thin copper layer measured by the laser microscope is less than 0.14 탆, the surface roughness of the ultra-thin copper layer is insufficient and the laser absorbability at the time of hole formation is deteriorated, There arises a problem that even if it is formed, a small hole is formed. If the surface roughness Ra of the ultra-thin copper layer measured by the laser microscope exceeds 0.35 mu m, the surface roughness of the ultra-thin copper layer is excessively high and the laser absorbency at the time of hole forming processing becomes excessive, There arises a problem that it becomes excessively large. The surface roughness Ra of the extremely thin copper layer measured by the laser microscope is preferably 0.16 mu m or more and 0.32 mu m or less, more preferably 0.18 mu m or more and 0.32 mu m or less, and still more preferably 0.20 mu m or more and 0.32 mu m or less . The surface roughness Ra of the intermediate copper layer of the ultra-thin copper layer measured by the laser microscope is preferably 0.14 mu m or more and 0.30 mu m or less. The above &quot; heating at 220 占 폚 for 2 hours &quot; shows a typical heating condition in the case where the copper foil with a carrier is bonded to an insulating substrate and thermocompression bonding is performed.

또, 본 발명의 캐리어 부착 동박은, 상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 의 표준 편차가 0.11 ㎛ 이하가 되도록 제어되고 있는 것이 바람직하다. 당해 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 의 표준 편차가 0.11 ㎛ 를 초과하면, 레이저 구멍 직경의 편차가 커지거나 (즉 표준 편차가 커진다), 에칭 팩터의 편차가 커진다 (즉 표준 편차가 커진다) 는 문제가 발생할 우려가 있다. 또, 당해 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Ra 의 표준 편차는, 0.001 ㎛ 이상 0.10 ㎛ 이하인 것이 바람직하고, 0.003 ㎛ 이상 0.09 ㎛ 이하인 것이 보다 더 바람직하고, 0.005 ㎛ 이상 0.08 ㎛ 이하인 것이 보다 바람직하며, 0.005 ㎛ 이상 0.06 ㎛ 이하인 것이 보다 더 바람직하다.The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off in accordance with JIS C 6471, It is preferable that the standard deviation of the surface roughness Ra of the intermediate layer side is controlled so as to be 0.11 m or less. If the standard deviation of the surface roughness Ra of the extremely thin copper layer measured by the laser microscope is larger than 0.11 mu m, the deviation of the laser hole diameter becomes large (i.e., the standard deviation becomes large), and the deviation of the etching factor becomes large (I.e., the standard deviation becomes large). The standard deviation of the surface roughness Ra of the extremely thin copper layer measured by the laser microscope is preferably 0.001 탆 to 0.10 탆, more preferably 0.003 탆 to 0.09 탆, even more preferably 0.005 탆 or more More preferably 0.08 mu m or less, still more preferably 0.005 mu m or more and 0.06 mu m or less.

본 발명의 캐리어 부착 동박은, 또 다른 일 측면에 있어서, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz (10 점 평균 조도) 가 0.62 ㎛ 이상 1.59 ㎛ 이하가 되도록 제어되고 있다. 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여 회로를 형성한다. 이와 같이 하여 기판을 다층 구조로 하여 프린트 배선판을 제조하고 있다. 여기서, 이와 같은 프린트 배선판의 집적 회로 밀도를 상승시키기 위해서는, 레이저 구멍을 형성하고, 당해 구멍을 통해서 내층과 외층을 접속시킨다. 이 때, 극박 구리층에 레이저 구멍을 형성하는 것이 곤란하면 당연히 문제이고, 레이저 구멍은 지나치게 커도 지나치게 작아도 여러 가지 문제를 일으키기 때문에 적당한 크기로 형성할 필요가 있다. 이와 같이, 극박 구리층의 레이저 구멍 형성성은, 구멍 직경 정밀도 그리고 레이저 출력 등의 제조건에 관련되기 때문에 집적 회로의 설계 및 생산성에 크게 영향을 미치는 중요한 특성이다. 본 발명에서는, 이 극박 구리층의 레이저 구멍 형성성은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Rz 가 0.62 ㎛ 이상 1.59 ㎛ 이하로 제어함으로써 양호해지는 것을 알아내었다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 가 0.62 ㎛ 미만이면, 극박 구리층의 표면의 조도가 부족하여 구멍 형성 가공시의 레이저의 흡수성이 나빠져, 구멍이 형성되기 어려워지고, 형성되었다고 해도 작은 구멍이 되어 버린다는 문제가 발생한다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 가 1.59 ㎛ 를 초과하면, 극박 구리층의 표면의 조도가 지나치게 커 구멍 형성 가공시의 레이저의 흡수성이 과잉이 되어, 구멍이 지나치게 커져 버린다는 문제가 발생한다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 는, 0.70 ㎛ 이상 1.52 ㎛ 이하가 바람직하고, 0.80 ㎛ 이상 1.50 ㎛ 이하가 보다 바람직하며, 0.90 ㎛ 이상 1.40 ㎛ 이하가 보다 더 바람직하다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 는, 1.10 ㎛ 이상 1.50 ㎛ 이하가 보다 바람직하다. 또한, 상기 「220 ℃ 에서 2 시간 가열」 은, 캐리어 부착 동박을 절연 기판에 첩합하여 열 압착하는 경우의 전형적인 가열 조건을 나타내고 있다.The carrier-coated copper foil of the present invention is characterized in that the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling the ultra-thin copper layer according to JIS C 6471, Is controlled so that the surface roughness Rz (10-point average roughness) of the intermediate layer side is 0.62 mu m or more and 1.59 mu m or less. The carrier-bonded copper foil is bonded to an insulating substrate, the carrier is peeled off after thermocompression bonding, and the ultra-thin copper layer adhered to the insulating substrate is etched with a target conductor pattern to form a circuit. In this way, a printed wiring board is manufactured by forming the substrate into a multilayer structure. Here, in order to increase the density of the integrated circuit of such a printed wiring board, a laser hole is formed, and the inner layer and the outer layer are connected through the hole. At this time, it is a matter of course that it is difficult to form a laser hole in the ultra-thin copper layer. If the laser hole is excessively large or too small, it causes various problems. As described above, the laser hole forming property of the ultra-thin copper layer is an important characteristic that greatly affects the design and productivity of an integrated circuit because it relates to conditions such as hole diameter accuracy and laser output. In the present invention, the laser-hole-forming property of the extremely thin copper layer is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the extremely thin copper layer according to JIS C 6471, And the surface roughness Rz of the intermediate layer side of the layer is controlled to be 0.62 mu m or more and 1.59 mu m or less. When the surface roughness Rz of the ultra-thin copper layer measured by the laser microscope is less than 0.62 mu m, the surface roughness of the ultra-thin copper layer is insufficient and the laser absorbability at the time of hole forming processing becomes poor, There arises a problem that even if it is formed, a small hole is formed. When the surface roughness Rz of the extremely thin copper layer measured by the laser microscope is more than 1.59 mu m, the roughness of the surface of the ultra-thin copper layer is excessively large, and the laser absorbability at the time of hole forming processing becomes excessive, There arises a problem that it becomes excessively large. The surface roughness Rz of the intermediate copper layer measured by the laser microscope is preferably 0.70 탆 or more and 1.52 탆 or less, more preferably 0.80 탆 or more and 1.50 탆 or less, and still more preferably 0.90 탆 or more and 1.40 탆 or less . The surface roughness Rz of the intermediate copper layer of the ultra-thin copper layer measured by the laser microscope is more preferably 1.10 mu m or more and 1.50 mu m or less. The above &quot; heating at 220 占 폚 for 2 hours &quot; shows a typical heating condition in the case where the copper foil with a carrier is bonded to an insulating substrate and thermocompression bonding is performed.

또, 본 발명의 캐리어 부착 동박은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층측의 표면 조도 Rz 의 표준 편차가 0.51 ㎛ 이하가 되도록 제어되고 있다. 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 의 표준 편차가 0.51 ㎛ 를 초과하면, 레이저 구멍 직경의 편차가 커지거나 (즉 표준 편차가 커진다), 에칭 팩터의 편차가 커진다 (즉 표준 편차가 커진다) 는 문제가 발생한다. 또, 당해 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Rz 의 표준 편차는, 0.01 ㎛ 이상 0.48 ㎛ 이하인 것이 바람직하고, 0.04 ㎛ 이상 0.40 ㎛ 이하인 것이 보다 더 바람직하고, 0.04 ㎛ 이상 0.35 ㎛ 이하인 것이 보다 바람직하며, 0.05 ㎛ 이상 0.20 ㎛ 이하인 것이 보다 바람직하다.The carrier-coated copper foil of the present invention is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the ultra-thin copper layer in accordance with JIS C 6471, Is controlled so that the standard deviation Rz of the surface roughness Rz is 0.51 m or less. If the standard deviation Rz of the surface roughness Rz of the extremely thin copper layer measured by the laser microscope exceeds 0.51 m, the deviation of the laser hole diameter becomes large (i.e., the standard deviation becomes large) and the deviation of the etching factor becomes large The standard deviation becomes large). The standard deviation of the surface roughness Rz of the extremely thin copper layer measured by the laser microscope is preferably 0.01 mu m or more and 0.48 mu m or less, more preferably 0.04 mu m or more and 0.40 mu m or less, still more preferably 0.04 mu m or more and 0.35 mu m or less More preferably 0.05 mu m or more and 0.20 mu m or less.

또, 본 발명의 캐리어 부착 동박은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 높이 분포의 첨도 Sku (쿠르토시스) 가 0.50 이상 3.70 이하로 제어되고 있는 것이 바람직하다. Sku 가 0.50 미만이면, 극박 구리층의 표면의 볼록부의 형상이 평평해지기 때문에, 구멍 형성 가공시의 레이저의 흡수성이 나빠져, 구멍이 형성되기 어려워지고, 형성되었다고 해도 작은 구멍이 되어 버린다는 문제가 발생할 우려가 있다. 또, 3.70 보다 큰 경우, 극박 구리층의 표면의 요철의 볼록부가 날카로운 형상이 되고, 레이저의 에너지가 국소적으로 흡수되어, 레이저의 조사 직경에 대해, 실제의 구멍의 크기가 커진다는 문제가 발생할 우려가 있다. 본 발명의 캐리어 부착 동박은, 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 높이 분포의 첨도 Sku 가 1.00 이상 3.60 이하로 제어되고 있는 것이 보다 바람직하고, 1.50 이상 3.30 이하로 제어되고 있는 것이 보다 더 바람직하고, 1.50 이상 3.20 이하로 제어되고 있는 것이 보다 더 바람직하고, 1.50 이상 3.10 이하로 제어되고 있는 것이 보다 더 바람직하며, 1.50 이상 3.00 이하로 제어되고 있는 것이 보다 더 바람직하다.The carrier-coated copper foil of the present invention is obtained by heating the copper foil with a carrier at 220 캜 for 2 hours and then peeling the ultra-thin copper layer according to JIS C 6471, It is preferable that the height Sku (kurtosis) of the height distribution is controlled to be not less than 0.50 and not more than 3.70. When Sku is less than 0.50, the convex portion of the surface of the ultra-thin copper layer is flattened, so that the laser absorbability at the time of hole forming is deteriorated, holes are hardly formed, and even if they are formed, There is a possibility of occurrence. On the other hand, if it is larger than 3.70, the convex portion of the irregularities on the surface of the extremely thin copper layer becomes a sharp shape, and the energy of the laser is locally absorbed to cause a problem that the size of the actual hole becomes larger with respect to the irradiation diameter of the laser There is a concern. The carrier-coated copper foil of the present invention is characterized in that when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the surface height distribution More preferably controlled at not less than 1.00 and not more than 3.60, more preferably not less than 1.50 but not more than 3.30, still more preferably not less than 1.50 but not more than 3.20, more preferably not less than 1.50 but not more than 3.10 More preferably controlled, and more preferably controlled to be not less than 1.50 and not more than 3.00.

<캐리어><Carrier>

본 발명에 사용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이며, 예를 들어 동박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCD 필름의 형태로 제공된다. The carrier that can be used in the present invention is typically a metal foil or a resin film, and examples thereof include a copper foil, a copper alloy foil, a nickel foil, a nickel alloy foil, a foil, an iron alloy foil, a stainless steel foil, an aluminum foil, A resin film, a polyimide film, and an LCD film.

본 발명에 사용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 동박의 재료로는 터프 피치 구리 (JIS H3100 합금 번호 C1100) 나 무산소 구리 (JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011) 와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.Carriers which can be used in the present invention are typically provided in the form of rolled copper foil or electrolytic copper foil. Generally, the electrolytic copper foil is produced by electrolytically depositing copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is manufactured by repeating plastic working and heat treatment by a rolling roll. Examples of the material of the copper foil include high purity copper such as tough pitch copper (JIS H3100 alloy number C1100) and oxygen free copper (JIS H3100 alloy number C1020 or JIS H3510 alloy number C1011) , A copper alloy to which Zr or Mg is added, a copper alloy such as a Colson type copper alloy to which Ni and Si are added, or the like can be used. In the present specification, when the term &quot; copper foil &quot; is used singly, copper alloy foil is also included.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 5 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8 ∼ 70 ㎛ 이고, 보다 전형적으로는 12 ∼ 70 ㎛ 이며, 보다 전형적으로는 18 ∼ 35 ㎛ 이다. 또, 원료 코스트를 저감하는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5 ㎛ 이상 35 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 18 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 12 ㎛ 이하이고, 바람직하게는 5 ㎛ 이상 11 ㎛ 이하이며, 바람직하게는 5 ㎛ 이상 10 ㎛ 이하이다. 또한, 캐리어의 두께가 작은 경우에는, 캐리어의 통박 (通箔) 시에 접힌 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해서, 예를 들어 캐리어 부착 동박 제조 장치의 반송 롤을 평활하게 하는 것이나, 반송 롤과, 그 다음의 반송 롤의 거리를 짧게 하는 것이 유효하다.The thickness of the carrier which can be used in the present invention is not particularly limited, but may be suitably adjusted to a suitable thickness for fulfilling its role as a carrier. For example, it may be 5 占 퐉 or more. However, if the thickness is excessively large, the production cost becomes high, and therefore, it is generally preferable to be 35 m or less. Thus, the thickness of the carrier is typically from 8 to 70 microns, more typically from 12 to 70 microns, and more typically from 18 to 35 microns. From the viewpoint of reducing the raw material cost, it is preferable that the thickness of the carrier is small. Therefore, the thickness of the carrier is typically 5 mu m or more and 35 mu m or less, preferably 5 mu m or more and 18 mu m or less, preferably 5 mu m or more and 12 mu m or less, preferably 5 mu m or more and 11 mu m or less And preferably not less than 5 占 퐉 and not more than 10 占 퐉. Further, when the thickness of the carrier is small, folded wrinkles are likely to occur at the time of the passage of the carrier. It is effective to smooth the conveying roll of the copper foil manufacturing apparatus with a carrier and to shorten the distance between the conveying roll and the next conveying roll in order to prevent the occurrence of folds.

본 발명의 상기 서술한 레이저 현미경으로 측정되는 극박 구리층의 중간층측의 표면 조도 Sz, Ra, Rz 및 그들의 표준 편차, 및, Sku 는, 캐리어의 극박 구리층측 표면 형태를 조정함으로써 제어할 수 있다. 이하에, 본 발명의 캐리어의 제조 방법에 대하여 설명한다.The surface roughness Sz, Ra, Rz and their standard deviation and Sku of the intermediate layer side of the ultra-thin copper layer measured by the laser microscope of the present invention can be controlled by adjusting the surface shape of the carrier on the ultra-thin copper layer side. Hereinafter, a method of manufacturing a carrier according to the present invention will be described.

캐리어로서 전해 동박을 사용하는 경우의 제조 조건의 일례는, 이하에 나타낸다.An example of the production conditions when the electrolytic copper foil is used as the carrier is shown below.

<전해액 조성><Electrolyte Composition>

구리:90 ∼ 110 g/ℓ Copper: 90 ~ 110 g / ℓ

황산:90 ∼ 110 g/ℓ Sulfuric acid: 90 to 110 g / l

염소:50 ∼ 100 ppmChlorine: 50 to 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드):10 ∼ 30 ppmLeveling agent 1 (bis (3-sulfopropyl) disulfide): 10 to 30 ppm

레벨링제 2 (아민 화합물):10 ∼ 30 ppm Leveling second (amine compound): 10 to 30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.The amine compound may be an amine compound of the following formula.

[화학식 1][Chemical Formula 1]

Figure pct00001
Figure pct00001

(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.) Wherein R 1 and R 2 are selected from the group consisting of a hydroxyalkyl group, an ether group, an aryl group, an aromatic substituted alkyl group, an unsaturated hydrocarbon group and an alkyl group.

<제조 조건><Manufacturing Conditions>

전류 밀도:70 ∼ 100 A/d㎡ Current density: 70 to 100 A / dm 2

전해액 온도:50 ∼ 60 ℃ Electrolyte temperature: 50 to 60 ° C

전해액 선속:3 ∼ 5 m/sec Electrolyte flux: 3 ~ 5 m / sec

전해 시간:0.5 ∼ 10 분간Electrolysis time: 0.5 to 10 minutes

극박 구리층의 중간층측의 표면 조도 Sz, Ra, Rz 및 그들의 표준 편차, 및, Sku 는, 캐리어의 극박 구리층측 표면 형태를 조정함으로써 제어한다. 당해 캐리어의 극박 구리층측 표면 형태의 조정으로는, 이하의 (1) ∼ (3) 의 조정법을 들 수 있다. 또한, 표 2 와 같이, 캐리어의 극박 구리층측 표면의 형태와, 캐리어 측 극박 구리층 표면의 형태는 가까운 형태가 된다. 그 때문에, 캐리어의 극박 구리층측 표면의 형태를 조정함으로써, 원하는 캐리어측 극박 구리층 표면의 형태를 갖는 캐리어 부착 극박 동박을 얻을 수 있다.The surface roughness Sz, Ra, Rz and their standard deviation and Sku of the intermediate layer side of the ultra-thin copper layer are controlled by adjusting the surface shape of the carrier on the ultra-thin copper layer side. The following methods (1) to (3) can be used to adjust the surface morphology of the carrier on the extremely shallow copper layer side. In addition, as shown in Table 2, the shape of the surface of the ultra-thin copper layer side of the carrier and the shape of the surface of the carrier-side extremely thin copper layer become close to each other. Therefore, by adjusting the shape of the surface of the ultra-thin copper layer side of the carrier, it is possible to obtain an ultra-thin copper foil with a carrier having the shape of the desired surface of the ultra thin copper layer of the carrier.

(1) 저조도 및 고광택의 캐리어에 대해, 소프트 에칭 처리 또는 역전해 처리를 실시한다.(1) A soft etching treatment or a reverse electrolytic treatment is performed on a carrier having low light intensity and high gloss.

구체적으로는, 표면 조도 Rz 가 0.2 ㎛ ∼ 0.6 ㎛, 또는, 표면 조도 Ra 가 0.2 ㎛ ∼ 0.6 ㎛, 또는, 표면 조도 Sz 가 0.2 ㎛ ∼ 0.6 ㎛ 이고 60 도 경면 광택도가 500 % 이상인 캐리어에 대해, 소프트 에칭 처리 (예를 들어, 황산 5 ∼ 15 vol%, 과산화수소 0.5 ∼ 5.0 wt% 의 수용액으로, 10 ∼ 30 ℃ 에서 0.5 ∼ 10 분간의 에칭 처리), 혹은, 역전해 처리 (광택면에 전해 연마하여 요철을 형성하는 처리) 를 실시한다.Specifically, for a carrier having a surface roughness Rz of 0.2 탆 to 0.6 탆, or a surface roughness Ra of 0.2 탆 to 0.6 탆, or a surface roughness Sz of 0.2 탆 to 0.6 탆 and a 60 캜 specular glossiness of 500% , Soft etching treatment (for example, an aqueous solution containing 5 to 15 vol% of sulfuric acid and 0.5 to 5.0 wt% of hydrogen peroxide, etching treatment at 10 to 30 ° C for 0.5 to 10 minutes), or reverse electrolytic treatment Polishing to form concavities and convexities).

또한, 상기 「역전해 연마」 는 전해 연마이다. 일반적으로, 전해 연마는 평활화를 목적으로 하므로, 전해 동박에 전해 연마를 실시한다고 하면, 광택면과는 반대측의 표면 (조면) 이 대상이 되는 것이 통상적인 사고방식이다. 그러나, 여기서는 광택면에 전해 연마하여 요철을 형성하므로, 통상과는 반대의 사고방식의 전해 연마 처리, 즉 역전해 연마 처리가 된다. 또한, 역전해 처리에 의한 구리의 용해량은 2 ∼ 20 g/㎡ 로 한다. 또, 역전해 연마 처리의 전류 밀도는 0.5 ∼ 50 A/d㎡ 로 한다.The &quot; reverse electrolytic polishing &quot; is electrolytic polishing. Generally, electrolytic polishing is aimed at smoothing. Therefore, when electrolytic polishing is performed on the electrolytic copper foil, it is a common thinking method that the surface (roughened surface) opposite to the glossy surface is the target. However, in this case, electrolytic polishing is performed on the polished surface to form irregularities, so that the electrolytic polishing process, that is, the reverse electrolytic polishing process, which is contrary to the usual process, is performed. The dissolution amount of copper by the reverse electrolytic treatment is 2 to 20 g / m 2. The current density of the reverse electrolytic polishing treatment is set to 0.5 to 50 A / dm 2.

(2) 샌드 블라스트로 처리한 압연 롤에 의한 압연에 의해 캐리어를 제조한다.(2) A carrier is produced by rolling with a rolling roll treated with sandblast.

구체적으로는, 캐리어로서 압연 동박을 준비하고, 당해 압연 동박에 대해, 샌드 블라스트에 의해 표면을 조화한 압연 롤을 사용하여 마무리의 냉간 압연을 실시한다. 이 때, 압연 롤 조도 Ra = 0.39 ∼ 0.42 ㎛, 유막 당량 29000 ∼ 40000 으로 할 수 있다.Specifically, a rolled copper foil is prepared as a carrier, and the rolled copper foil is subjected to finish cold rolling using a rolling roll whose surface is coarsened by sand blast. At this time, the rolling roll roughness Ra can be set to 0.39 to 0.42 mu m and the oil film equivalent to 29000 to 40000.

여기서 유막 당량은 이하의 식으로 나타낸다.Here, the equivalent film equivalent is expressed by the following equation.

유막 당량 = {(압연유 점도 [cSt]) × (통판 속도 [mpm] + 롤 주속도 [mpm])} / {(롤의 맞물림각 [rad]) × (재료의 항복 응력 [㎏/㎟])} (Yielding pressure [kg / mm &lt; 2 &gt;]) of the material = {(rolling oil viscosity [cSt]) x (passing speed [mpm] + roll main speed [mpm])} }

압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.The viscosity of the rolling oil [cSt] is the kinematic viscosity at 40 ° C.

유막 당량을 29000 ∼ 40000 으로 하기 위해서는, 고점도의 압연유를 사용하거나, 통판 속도를 빠르게 하거나 하는 등, 공지된 방법을 이용하면 된다.In order to set the oil film equivalent to 29000 to 40000, a known method may be used, for example, by using high-viscosity rolling oil or by increasing the speed of the plate.

(3) 소정의 전해 조건에 의해 캐리어를 제조한다.(3) A carrier is produced by a predetermined electrolytic condition.

구체적으로는, 황산구리 전해액 (구리 농도:80 ∼ 120 g/ℓ, 황산 농도 70 ∼ 90 g/ℓ) 을 사용하고, 첨가제로서 고농도 아교 (아교 농도:3 ∼ 10 질량 ppm) 를 사용하여, 고전류 밀도 (75 ∼ 110 A/d㎡) 또한 고선유속 (3.7 ∼ 5.0 m/sec) 조건으로 전해 동박의 캐리어를 제조한다.Specifically, using a copper sulfate electrolytic solution (copper concentration: 80 to 120 g / l, sulfuric acid concentration 70 to 90 g / l) and high-concentration glue (glue concentration: 3 to 10 mass ppm) (75 to 110 A / dm 2) and a high line flow rate (3.7 to 5.0 m / sec).

<중간층><Middle layer>

캐리어의 편면 또는 양면 상에는 중간층을 형성한다. 캐리어와 중간층 사이에는 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편으로, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 포함해도 된다. 또, 중간층은 복수의 층이어도 된다. An intermediate layer is formed on one side or both sides of the carrier. Another layer may be formed between the carrier and the intermediate layer. The intermediate layer used in the present invention has a structure in which the ultra-thin copper layer is not easily peeled off from the carrier before the step of laminating the copper foil with a carrier to the insulating substrate, and the ultra-thin copper layer is peelable from the carrier after the laminating step to the insulating substrate Is not particularly limited. For example, the intermediate layer of the copper foil with a carrier according to the present invention may be formed of a material selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, alloys thereof, One or two or more selected from the group consisting of The intermediate layer may be a plurality of layers.

또, 예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.For example, the intermediate layer may be a single metal layer composed of one element selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Ni, Co, Fe, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al and Zn, , Mo, Ti, W, P, Cu, Al and Zn to form a layer composed of a hydrate or an oxide of one or more elements selected from the group consisting of Mo, Ti, W, P, Cu, Al and Zn.

중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 형성한 경우에는, 크롬이나 아연 등, 부착된 금속의 일부는 수화물이나 산화물로 이루어져 있는 경우가 있는 것으로 생각된다.When the intermediate layer is formed only on one side, it is preferable to form a rust prevention layer such as a Ni plating layer on the opposite side of the carrier. When the intermediate layer is formed by a chromate treatment, a zinc chromate treatment or a plating treatment, it is considered that a part of the attached metal such as chromium or zinc may be composed of a hydrate or an oxide.

또, 예를 들어, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리되게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산해 나가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 4000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 2500 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이며, 중간층에 있어서의 크롬의 부착량은 5 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하인 것이 바람직하다. 중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다.In addition, for example, the intermediate layer can be formed by stacking nickel, a nickel-phosphorus alloy or a nickel-cobalt alloy and chromium in this order on a carrier. Since the adhesive force between nickel and copper is higher than the adhesion force between chrome and copper, it is peeled from the interface between the ultra-thin copper layer and chromium when the ultra-thin copper layer is peeled off. It is expected that the nickel in the intermediate layer has a barrier effect for preventing the copper component from diffusing from the carrier into the ultra-thin copper layer. The adhesion amount of nickel in the intermediate layer is preferably 100 μg / dm 2 to 40000 μg / dm 2, more preferably 100 μg / dm 2 to 4000 μg / dm 2, and still more preferably 100 μg / Dm 2 or more, more preferably 100 μg / dm 2 or more and less than 1000 μg / dm 2, and the adhesion amount of chromium in the intermediate layer is preferably 5 μg / dm 2 or more and 100 μg / dm 2 or less. When the intermediate layer is formed only on one side, it is preferable to form a rust prevention layer such as a Ni plating layer on the opposite side of the carrier.

<극박 구리층><Ultra-thin copper layer>

중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층 사이에는 다른 층을 형성해도 된다. 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있으며, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이며, 보다 전형적으로는 1 ∼ 5 ㎛, 더욱 전형적으로는 1.5 ∼ 5 ㎛, 더욱 전형적으로는 2 ∼ 5 ㎛ 이다. 또한, 캐리어의 양면에 극박 구리층을 형성해도 된다.And an ultra-thin copper layer is formed on the intermediate layer. Another layer may be formed between the intermediate layer and the ultra-thin copper layer. The ultra-thin copper layer can be formed by electroplating using an electrolytic bath such as copper sulfate, copper pyrophosphate, copper sulfamide or copper cyanide, and is used in a general electrolytic copper foil and can form a copper foil at a high current density. . The thickness of the ultra-thin copper layer is not particularly limited, but is generally thinner than the carrier, for example, 12 占 퐉 or less. Typically from 0.5 to 12 占 퐉, more typically from 1 to 5 占 퐉, more typically from 1.5 to 5 占 퐉, and more typically from 2 to 5 占 퐉. In addition, a very thin copper layer may be formed on both sides of the carrier.

<조화 처리 및 그 밖의 표면 처리>&Lt; Hardening treatment and other surface treatment &gt;

극박 구리층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성해도 된다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층 등이어도 된다. 또, 구리 또는 구리 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자를 형성하는 조화 처리를 실시할 수도 있다. 그 후에, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성해도 되고, 또한 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열층 또는 방청층을 형성하고, 또한 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 되고, 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다. 또한, 상기 서술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 된다 (예를 들어, 2 층 이상, 3 층 이상 등).The roughened layer may be formed on the surface of the ultra-thin copper layer by, for example, roughening the roughened layer to improve adhesion to the insulating substrate. The roughening treatment can be carried out, for example, by forming coarse particles with copper or a copper alloy. The harmonic treatment may be fine. The roughening treatment layer may be a layer made of any one or more of alloys selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, iron, vanadium, cobalt and zinc. It is also possible to carry out a harmonizing treatment for forming secondary particles or tertiary particles with nickel, cobalt, copper, zinc alone, or an alloy of nickel, cobalt, zinc, or the like after the roughening particles are formed of copper or a copper alloy. Thereafter, a heat resistant layer or rustproof layer may be formed of a single body of nickel, cobalt, copper, zinc, or an alloy, or the surface thereof may be subjected to a treatment such as a chromate treatment or a silane coupling treatment. A heat resistant layer or a rust preventive layer may be formed of a single body of nickel, cobalt, copper, zinc or an alloy, and the surface thereof may be subjected to a treatment such as a chromate treatment or a silane coupling treatment. That is, at least one layer selected from the group consisting of a heat-resistant layer, a rust-preventive layer, a chromate treatment layer and a silane coupling treatment layer may be formed on the surface of the roughened treatment layer, , A chromate treatment layer and a silane coupling treatment layer may be formed. The heat resistant layer, rust preventive layer, chromate treatment layer and silane coupling treatment layer described above may be formed of a plurality of layers (for example, two or more layers, three or more layers, etc.).

예를 들어, 조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 ㎎/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되어, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 발생하고, 또, 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 100 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이며, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭한 경우, Co 가 용해되지 않고 남아 버리는 것을 의미하며, 그리고 에칭 잔류물이란, 염화암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남아 버리는 것을 의미하는 것이다.For example, the copper-cobalt-nickel alloy plating as the roughening treatment is a copper-cobalt-nickel alloy plating having an adhesion amount of 15 to 40 mg / dm 2 and a copper-100 to 3000 μg / dm 2 of cobalt-100 to 1500 μg / Of ternary system alloy layer of nickel. When the Co deposition amount is less than 100 占 퐂 / dm2, the heat resistance is deteriorated and the etching property is sometimes deteriorated. When the Co adherence amount is more than 3000 占 퐂 / dm2, it is not preferable when the effect of magnetism is to be considered, and etching unevenness occurs, and the acid resistance and chemical resistance deteriorate in some cases. When the Ni adhesion amount is less than 100 占 퐂 / dm2, the heat resistance may be deteriorated. On the other hand, if the amount of Ni adhered exceeds 1500 / / dm 2, etching residues may increase. The preferred Co deposition amount is 1000 to 2500 占 퐂 / dm2, and the preferable nickel deposition amount is 500 to 1200 占 퐂 / dm2. Here, the term "etching unevenness" means that Co remains unmelted when etching with copper chloride, and the term "etching residue" means that Ni remains unmelted when subjected to alkali etching with ammonium chloride.

이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적 욕 및 도금 조건의 일례는 다음과 같다:An example of a general bath and plating condition for forming such a ternary copper-cobalt-nickel alloy plating is as follows:

도금욕 조성:Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓPlating bath composition: 10 to 20 g / l of Cu, 1 to 10 g / l of Co, 1 to 10 g / l of Ni

pH:1 ∼ 4pH: 1-4

온도:30 ∼ 50 ℃ Temperature: 30 ~ 50 ℃

전류 밀도 Dk:20 ∼ 30 A/d㎡ Current density D k : 20 to 30 A / dm 2

도금 시간:1 ∼ 5 초Plating time: 1 to 5 seconds

이와 같이 하여, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하여 구리 피복 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다.In this way, a carrier-adhered copper foil having the carrier, the intermediate layer laminated on the carrier, and the ultra-thin copper layer laminated on the intermediate layer is produced. The method of using the copper foil with a carrier itself is well known to those skilled in the art. For example, the surface of the ultra-thin copper layer may be coated with paper phenol resin, paper base epoxy resin, synthetic fiber base epoxy resin, A glass fiber nonwoven fabric composite epoxy resin, a glass fiber substrate epoxy resin, a polyester film, a polyimide film or the like, peeling off the carrier after thermocompression to form a copper clad laminate, , And finally a printed wiring board can be manufactured.

또, 캐리어와, 캐리어 상에 중간층이 적층되고, 중간층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박은, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 층을 하나 이상 구비해도 된다.The carrier-coated copper foil having the carrier and the ultra-thin copper layer laminated on the intermediate layer and stacked on the carrier may have a roughened treatment layer on the ultra-thin copper layer. On the roughened treatment layer, A heat resistant layer, a rust prevention layer, a chromate treatment layer and a silane coupling treatment layer may be provided.

또, 상기 극박 구리층 상에 조화 처리층을 구비해도 되고, 상기 조화 처리층 상에, 내열층, 방청층을 구비해도 되고, 상기 내열층, 방청층 상에 크로메이트 처리층을 구비해도 되며, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비해도 된다.It is also possible to provide a roughened treatment layer on the ultra-thin copper layer, a heat resistant layer and a rust preventive layer on the roughened treatment layer, a chromate treatment layer on the heat resistant layer and the rust preventive layer, A silane coupling treatment layer may be provided on the chromate treatment layer.

또, 상기 캐리어 부착 동박은 상기 극박 구리층 상, 혹은 상기 조화 처리층 상, 혹은 상기 내열층, 방청층, 혹은 크로메이트 처리층, 혹은 실란 커플링 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.The carrier-coated copper foil may be provided with a resin layer on the extremely thin copper layer, on the roughened layer, or on the heat resistant layer, the anticorrosive layer, the chromate treatment layer, or the silane coupling treatment layer. The resin layer may be an insulating resin layer.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive or an insulating resin layer in a semi-cured state for bonding (B stage). The semi-cured state (B-stage state) includes a state in which the insulating resin layer can be stacked and stored without being tacky even when the surface is touched with a finger, and a curing reaction occurs when subjected to heat treatment.

또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리비닐아세탈 수지, 우레탄 수지 등을 포함하는 수지를 적합한 것으로서 들 수 있다.The resin layer may include a thermosetting resin or a thermoplastic resin. The resin layer may contain a thermoplastic resin. The kind thereof is not particularly limited, but resins suitable for example include epoxy resins, polyimide resins, polyfunctional cyanate ester compounds, maleimide compounds, polyvinyl acetal resins, urethane resins and the like.

상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체 (무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 사용해도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.The resin layer may be formed of any of known resins, resin curing agents, compounds, curing accelerators, dielectrics (dielectrics including inorganic compounds and / or organic compounds, dielectrics including metal oxides), reaction catalysts, A polymer, a prepreg, a skeleton material, and the like. In addition, the resin layer may be formed, for example, in International Publication Nos. WO2008 / 004399, WO2008 / 053878, WO2009 / 084533, JP- , Japanese Patent Publication No. 3184485, International Publication No. WO97 / 02728, Japanese Patent Publication No. 3676375, Japanese Patent Application Laid-Open No. 2000-43188, Japanese Patent Publication No. 3612594, Japanese Patent Application Laid-Open No. 2002-179772, JP-A-2002-359444, JP-A-2003-304068, JP-A-3992225, JP-A-2003-249739, JP-A-4136509, JP-A- 2004-82687, 4025177, 2004-349654, 4286060, 2005-262506, 4570070, 2005-53218, and 3949676, Japanese Patent Application Laid- , Japanese Patent Publication No. 4178415, International Publication Japanese Patent Application Laid-Open Nos. WO2004 / 005588, JP-A-2006-257153, JP-A-2007-326923, JP-A-2008-111169, JP-A-5024930, WO2006 / 028207, Japanese Patent Application Laid-Open No. 2009-71817, International Publication No. WO2007 / 105635, Japanese Patent Publication No. 5180815, International Patent Publication No. International Publication Nos. WO2008 / 114858, WO2009 / 008471, JP-A-2011-14727, WO009 / 001850, WO2009 / 145179, WO2011 / 068157, JP-A-2013-19056 (Resin, curing accelerator, compound, curing accelerator, dielectric, reaction catalyst, crosslinking agent, polymer, prepreg, skeleton, etc.) and / or a method of forming a resin layer and a forming apparatus .

이들 수지를 예를 들어 메틸에틸케톤 (MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 이용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다.These resins are dissolved in, for example, a solvent such as methyl ethyl ketone (MEK) or toluene to form a resin solution, which is then coated on the ultra thin copper layer, or on the heat resistant layer, rust preventive layer or the chromate coating layer, For example, by a roll coater method, and then, if necessary, heated and dried to remove the solvent to obtain a B-stage state. For drying, for example, a hot-air drying furnace may be used, and the drying temperature may be 100 to 250 ° C, preferably 130 to 200 ° C.

상기 수지층을 구비한 캐리어 부착 동박 (수지가 부착된 캐리어 부착 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.The resin-coated copper foil with the resin layer (resin-coated copper foil with a carrier) having the resin layer is superimposed on the base material and then thermally pressed to thermally cure the resin layer. Subsequently, the carrier is peeled, (Of course, the surface to be exposed is the surface of the intermediate layer side of the extremely thin copper layer), and is used as an embodiment of forming a predetermined wiring pattern there.

이 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.The use of the copper foil with a carrier to which the resin is adhered can reduce the number of prepreg materials used in manufacturing a multilayer printed wiring board. In addition, the copper clad laminate can be produced even if the thickness of the resin layer is set to a thickness sufficient for ensuring interlayer insulation or the prepreg material is not used at all. At this time, the surface of the substrate may be undercoated with an insulating resin to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.In addition, when the prepreg material is not used, the material cost of the prepreg material is reduced, and the lamination step is simplified, which is economically advantageous. Further, the thickness of the multilayer printed wiring board manufactured by the thickness of the prepreg material is It is possible to produce an ultra-thin multilayer printed circuit board having a thickness of 100 m or less in one layer.

이 수지층의 두께는 0.1 ∼ 80 ㎛ 인 것이 바람직하다.The thickness of the resin layer is preferably 0.1 to 80 탆.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되어, 프리프레그재를 개재시키지 않고 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다.When the thickness of the resin layer is smaller than 0.1 占 퐉, the adhesive force is lowered, and when the copper foil with a carrier on which the resin is adhered is laminated on a substrate having an inner layer material without interposing the prepreg material, It may be difficult to ensure insulation.

한편, 수지층의 두께를 80 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해진다. 나아가서는, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또 내층재와의 열 압착시에 과잉인 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.On the other hand, if the thickness of the resin layer is made thicker than 80 占 퐉, it becomes difficult to form a resin layer having a desired thickness in one coating step, resulting in economical disadvantages because extra material cost and number of steps are involved. Further, since the formed resin layer is poor in flexibility, cracks and the like are liable to be generated at the time of handling, and excess resin flow occurs at the time of thermocompression bonding with the inner layer material, which may make it difficult to smoothly laminate.

또한, 이 수지가 부착된 캐리어 부착 동박의 다른 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지가 부착된 동박의 형태로 제조하는 것도 가능하다.Another type of product of the copper foil with a carrier on which the resin is adhered is a product layer on the extremely thin copper layer or on the heat resistant layer, the anticorrosive layer, the chromate treatment layer, or the silane coupling treatment layer, It is possible to produce a resin in the form of a copper foil on which a carrier is not present by peeling the carrier after it is semi-cured.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.In addition, by mounting electronic parts on the printed wiring board, a printed circuit board is completed. In the present invention, the &quot; printed wiring board &quot; includes a printed wiring board, a printed circuit board, and a printed board on which the electronic parts are mounted.

또, 당해 프린트 배선판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제조해도 되며, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제조해도 된다. 이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.An electronic apparatus may be manufactured using the printed wiring board, an electronic apparatus may be manufactured using a printed circuit board on which the electronic apparatus is mounted, and an electronic apparatus may be manufactured using the printed board on which the electronic apparatus is mounted . Hereinafter, several examples of the production process of a printed wiring board using the copper foil with a carrier according to the present invention are shown.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.In one embodiment of the method for manufacturing a printed wiring board according to the present invention, there is provided a method for manufacturing a printed wiring board, comprising the steps of: preparing a copper foil with a carrier and an insulating substrate according to the present invention; laminating the copper foil with a carrier and an insulating substrate; Is laminated so that the extremely thin copper side faces the insulating substrate and then the carrier of the copper foil with a carrier is peeled off to form a copper clad laminate. Thereafter, a semi-additive process, a modified semi-additive process, An additive method, and a subtractive method. It is also possible that the insulating substrate has an inner layer circuit inserted therein.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the semi-additive method refers to a method in which a thin electroless plating is performed on an insulating substrate or a copper foil seed layer to form a pattern, and then a conductive pattern is formed using electroplating and etching.

따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing the printed wiring board according to the present invention using the semi-additive method, the step of preparing the copper foil with a carrier and the insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, The step of peeling the carrier to remove the exposed ultra-thin copper layer by any method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, Forming a through hole and / or a blind via in the exposed resin by removing the ultra-thin copper layer by etching;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the resin and the through hole and / or the blind via,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like

을 포함한다..

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과, 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of forming a through hole and / or a blind via in the insulating resin substrate by peeling the carrier and exposing the ultra thin copper layer,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, The step of peeling the carrier to remove the exposed ultra-thin copper layer by any method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, Removing the ultra-thin copper layer by etching or the like to form an electroless plating layer on a region including the exposed resin and the through hole and / or the blind via,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like

을 포함한다..

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과, 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of forming a through hole and / or a blind via in the insulating resin substrate by peeling the carrier and exposing the ultra thin copper layer,

상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, The step of peeling the carrier to remove the exposed ultra-thin copper layer by any method such as etching or plasma using a corrosive solution such as an acid,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출된 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, Removing the ultra-thin copper layer by etching or the like to form an electroless plating layer on a region including the exposed resin and the through hole and / or the blind via,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like

을 포함한다..

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, The step of peeling the carrier to remove the exposed ultra-thin copper layer by any method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on the exposed surface of the resin by removing the extremely thin copper layer by etching,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,A step of forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정A step of removing the electroless plating layer and the ultra-thin copper layer in regions other than the region where the circuit is formed by flash etching or the like

을 포함한다..

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.In the present invention, the modified semi-additive method is a method in which a metal foil is laminated on an insulating layer, a non-circuit forming portion is protected by a plating resist, a copper thickness is formed in the circuit forming portion by electrolytic plating, And a metal foil other than the circuit forming portion is removed by (flash) etching to form a circuit on the insulating layer.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the modified semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in the exposed ultra thin copper layer and the insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정,Peeling the carrier to form a plating resist on the surface of the exposed ultra-thin copper layer,

상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정,A step of forming a circuit by electrolytic plating after the plating resist is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정A step of removing the exposed ultra-thin copper layer by flash etching by removing the plating resist

을 포함한다..

모디파이드 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for producing a printed wiring board according to the present invention using a modified semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정,Peeling the carrier to form a plating resist on the exposed ultra-thin copper layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, A step of exposing the plating resist, thereafter removing the plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, A step of forming an electroplating layer in a region where the plating resist is removed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정A step of removing the electroless plating layer and the ultra-thin copper layer in regions other than the region where the circuit is formed by flash etching or the like

을 포함한다..

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.In the present invention, the palladium additive method is a method in which a catalyst core is provided on a substrate on which conductor layers are formed and, if necessary, punched holes for through-holes or via-holes, etched to form conductor circuits, Refers to a method for producing a printed wiring board by forming a solder resist or a plating resist as necessary and then forming a thickness on the conductor circuit by through an electroless plating process on a through hole or a via hole.

따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the palladium additive method, the step of preparing the copper foil with a carrier and the insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in the exposed ultra thin copper layer and the insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정, Providing a catalyst nucleus to a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,Peeling the carrier to form an etching resist on the exposed ultra thin copper layer surface,

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultra-thin copper layer and the catalyst core by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit;

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, Removing the ultra-thin copper layer and the catalyst core by a method such as etching or plasma using a corrosive solution such as an acid to form a solder resist or a plating resist on the exposed surface of the insulating substrate;

상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정A step of forming an electroless plating layer in a region where the solder resist or the plating resist is not formed

을 포함한다..

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the subtractive method refers to a method of forming a conductor pattern by selectively removing unnecessary portions of a copper foil on a copper clad laminate by etching or the like.

따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the subtractive method, the step of preparing the copper foil with a carrier and the insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in the exposed ultra thin copper layer and the insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer on the surface of the electroless plating layer,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, A step of forming an etching resist on the surface of the electrolytic plating layer and / or the ultra-thin copper layer,

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the extremely thin copper layer, the electroless plating layer and the electrolytic plating layer by a method such as etching or plasma using a corrosive solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

을 포함한다..

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the method for producing a printed wiring board according to the present invention using the subtractive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정, A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of peeling the carrier to form a through hole and / or a blind via in the exposed ultra thin copper layer and the insulating substrate,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, A step of performing a desmear treatment on an area including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, A step of forming an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,A step of forming a mask on the surface of the electroless plating layer,

마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정,A step of forming an electroplating layer on the surface of the electroless plating layer where no mask is formed,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, A step of forming an etching resist on the surface of the electrolytic plating layer and / or the ultra-thin copper layer,

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the extremely thin copper layer and the electroless plating layer by a method such as etching or plasma using a corrosive solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

을 포함한다..

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.The step of forming the through hole and / or the blind via, and the subsequent desmearing step may not be performed.

여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.Here, specific examples of the method for producing a printed wiring board using the copper foil with a carrier according to the present invention will be described in detail with reference to the drawings. Although the copper foil with a carrier having an ultra-thin copper layer formed with a roughened treatment layer is described here as an example, the present invention is not limited to this, and a copper foil with a carrier having an ultra- A manufacturing method of a wiring board can be carried out.

먼저, 도 2-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.First, as shown in Fig. 2-A, a copper foil with a carrier (first layer) having an ultra-thin copper layer having a roughened treatment layer formed on its surface is prepared.

다음으로, 도 2-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭 한다.Next, as shown in Fig. 2-B, a resist is coated on the roughened layer of the ultra-thin copper layer, and exposure and development are performed to etch the resist into a predetermined shape.

다음으로, 도 2-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.Next, as shown in Fig. 2-C, a circuit plating for a circuit is formed, and then the resist is removed to form circuit plating of a predetermined shape.

다음으로, 도 3-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.Next, as shown in Fig. 3-D, a resin layer is formed on the extremely thin copper layer so as to cover the circuit plating (so that the circuit plating is buried), the resin layers are laminated, Is bonded from the ultra-thin copper layer side.

다음으로, 도 3-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.Next, as shown in Fig. 3-E, the carrier is separated from the second-layered copper foil with a carrier.

다음으로, 도 3-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.Next, as shown in Fig. 3-F, a laser hole is formed at a predetermined position of the resin layer, and the circuit plating is exposed to form a blind via.

다음으로, 도 4-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.Next, as shown in Fig. 4-G, copper is buried in the blind via to form a via fill.

다음으로, 도 4-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 2-B 및 도 2-C 와 같이 하여 회로 도금을 형성한다.Next, as shown in FIG. 4-H, circuit plating is formed on the via fill as shown in FIGS. 2-B and 2-C.

다음으로, 도 4-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.Next, as shown in Fig. 4-I, the carrier is peeled from the first-layer copper foil with a carrier.

다음으로, 도 5-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.Next, as shown in Fig. 5-J, the extremely thin copper layer on both surfaces is removed by flash etching to expose the surface of the circuit plating in the resin layer.

다음으로, 도 5-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.Next, as shown in Fig. 5-K, bumps are formed on the circuit plating in the resin layer, and a copper filler is formed on the solder. Thus, a printed wiring board using the copper foil with a carrier of the present invention is produced.

상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 4-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 실시해도 된다.The copper foil with a carrier of the present invention may be used for the other copper foil with a carrier (second layer), or a conventional copper foil with a carrier may be used, or a conventional copper foil may be used. In addition, the circuit may be formed in a single layer or a plurality of layers on the second layer circuit shown in Fig. 4-H, and their circuit formation may be formed by a semiadditive method, a subtractive method, a pattern additive method, And a semi-additive method.

상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 5-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 5-J 및 도 5-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.According to the above-described method for producing a printed wiring board, since the circuit plating is embedded in the resin layer, when the ultra-thin copper layer is removed by flash etching as shown in, for example, The circuit plating is protected by the resin layer and the shape thereof is maintained, thereby making it easy to form a fine circuit. Further, since the circuit plating is protected by the resin layer, migration resistance is improved and conduction of the circuit wiring is well suppressed. Therefore, formation of a fine circuit is facilitated. As shown in Figs. 5-J and 5-K, when the ultra-thin copper layer is removed by flash etching, the exposed surface of the circuit plating becomes depressed from the resin layer, The copper filler is easily formed thereon, and the production efficiency is improved.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.Known resins and prepregs can be used for the buried resin (resin). For example, glass poison prepreg impregnated with BT (bismaleimide triazine) resin or BT resin, ABF film manufactured by Ajinomoto Fine Techno Co., Ltd. or ABF can be used. The resin layer and / or the resin and / or the prepreg described in this specification can be used for the above-mentioned embedding resin (resin).

또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.The carrier-coated copper foil used for the first layer may have a substrate or a resin layer on the surface of the carrier-coated copper foil. By having such a substrate or a resin layer, the carrier-adhered copper foil used for the first layer is supported and wrinkles are less likely to be generated, so that there is an advantage that productivity is improved. Further, any substrate or resin layer can be used for the substrate or resin layer as long as it has the effect of supporting the copper foil with a carrier used for the first layer. For example, the substrate or resin layer may be a carrier, a prepreg, a resin layer or a known carrier, a prepreg, a resin layer, a metal plate, a metal foil, a plate of an inorganic compound, a foil of an inorganic compound, A foil of an organic compound can be used.

실시예Example

이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to examples of the present invention, but the present invention is not limited to these examples at all.

(실시예 1 ∼ 9, 11, 12, 비교예 1 ∼ 5) (Examples 1 to 9, 11, 12, and Comparative Examples 1 to 5)

전해조 중에, 티탄제 회전 드럼과, 드럼 주위에 극간 거리를 두어 전극을 배치하였다. 다음으로, 전해조에 있어서 표 1 에 기재된 캐리어박 제조 조건으로 전해를 실시하여, 회전 드럼의 표면에 구리를 석출시키고, 회전 드럼의 표면에 석출된 구리를 벗겨내고, 연속적으로 두께 18 ㎛ 의 전해 동박을 제조하여, 이것을 동박 캐리어로 하였다. 또한, 실시예 1, 2, 6, 8, 9 및 12 에 대해서는 표면 처리 후의 동박 캐리어의 두께가 각각 12 ㎛, 5 ㎛, 70 ㎛, 12 ㎛, 35 ㎛, 35 ㎛ 였다. 또, 비교예 3 에 대해서는 두께 12 ㎛ 의 동박 캐리어로 하였다. 실시예 1, 2, 6, 8, 9 및 12 에 대해서는, 동박 캐리어에 표 1 에 기재된 조건으로 표면 처리를 실시하였다. 또한, 전해 시간은 0.5 ∼ 2 분, 전해액 온도는 40 ∼ 60 ℃ 로 하였다.In the electrolytic bath, a titanium-made rotary drum and electrodes were arranged with a gap between the drums around the drums. Next, the electrolytic cell was electrolyzed under the carrier foil manufacturing conditions shown in Table 1 to deposit copper on the surface of the rotary drum, to remove the copper precipitated on the surface of the rotary drum, Which was used as a copper foil carrier. In Examples 1, 2, 6, 8, 9 and 12, the thickness of the copper foil carrier after the surface treatment was 12 탆, 5 탆, 70 탆, 12 탆, 35 탆 and 35 탆, respectively. In Comparative Example 3, a copper foil carrier having a thickness of 12 占 퐉 was used. For Examples 1, 2, 6, 8, 9 and 12, the surface treatment was performed on the copper foil carrier under the conditions shown in Table 1. The electrolysis time was 0.5 to 2 minutes, and the electrolyte temperature was 40 to 60 ° C.

여기서, 실시예 2 및 8 의 표면 처리에 대하여 설명한다. 실시예 2 및 8 에서는, 형성한 전해 동박의 석출면 (매트면 또는 M 면이라고도 한다) 측에 캐소드를 배치하고, 동박을 애노드로 하여, 직류에 의한 전해 처리를 실시함으로써, 동박의 매트면에 역전해 연마 처리를 실시하고, 구리를 실시예 2 에서는 3 ∼ 8 g/㎡, 실시예 8 에서는 8 ∼ 15 g/㎡ 용해시켰다. 또한, 역전해 연마 처리의 전류 밀도는 실시예 2 에서는 5 ∼ 15 A/d㎡, 실시예 8 에서는 16 ∼ 25 A/d㎡ 로 하였다. 동박 폭 방향의 60 도 경면 광택도는 13 ∼ 40, 동박 길이 방향의 60 도 경면 광택도는 20 ∼ 94 였다. 또한, 60 도 경면 광택도는 JIS Z8741 에 준거한 닛폰 전색 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하여 입사각 60 도로 측정하였다.Here, the surface treatment of Examples 2 and 8 will be described. In Examples 2 and 8, a cathode was disposed on the deposition side (also referred to as a matte side or an M side) of the formed electrolytic copper foil, and a copper foil was used as an anode to perform an electrolytic treatment with a direct current, And the copper was dissolved in an amount of 3 to 8 g / m 2 in Example 2 and 8 to 15 g / m 2 in Example 8. The current density of the reverse electrolytic polishing treatment was 5 to 15 A / dm 2 in Example 2 and 16 to 25 A / dm 2 in Example 8. The mirror-polished degree at 60 degrees in the direction of the width of the copper foil was 13 to 40, and the polished degree at 60 degrees in the lengthwise direction of the copper foil was 20 to 94 degrees. In addition, the 60-degree specular gloss was measured at an incident angle of 60 degrees using a gloss meter Handy Gloss Meter PG-1 manufactured by Nippon Seisen Kogyo Co., Ltd. in accordance with JIS Z8741.

계속해서, 이하의 조건으로 중간층을 형성하였다.Subsequently, an intermediate layer was formed under the following conditions.

이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다.And electroplating with a roll-to-roll continuous plating line under the following conditions to form a Ni layer having an adhesion amount of 4000 / / d㎡.

·Ni 층Ni layer

황산니켈:250 ∼ 300 g/ℓ Nickel sulfate: 250 to 300 g / l

염화니켈:35 ∼ 45 g/ℓNickel chloride: 35 to 45 g / l

아세트산니켈:10 ∼ 20 g/ℓ Nickel acetate: 10 to 20 g / l

시트르산3나트륨:15 ∼ 30 g/ℓ Sodium citrate: 15-30 g / l

광택제:사카린, 부틴디올 등 Polishing agents: saccharin, butynediol, etc.

도데실황산나트륨:30 ∼ 100 ppmSodium dodecyl sulfate: 30 to 100 ppm

pH:4 ∼ 6 pH: 4 to 6

욕온 (浴溫):50 ∼ 70 ℃ Bath temperature: 50 ~ 70 ℃

전류 밀도:3 ∼ 15 A/d㎡ Current density: 3 ~ 15 A / dm2

수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.After washing with water and pickling, a Cr layer having an adhesion amount of 11 μg / dm 2 was deposited on the Ni layer by electrolytic chromate treatment under the following conditions on a roll-to-roll type continuous plating line.

·전해 크로메이트 처리· Electrolytic chromate treatment

액 조성:중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1 to 10 g / l, zinc 0 to 5 g / l

pH:3 ∼ 4pH: 3-4

액온:50 ∼ 60 ℃ Temperature: 50 to 60 ° C

전류 밀도:0.1 ∼ 2.6 A/d㎡ Current density: 0.1 to 2.6 A / dm 2

쿨롬량:0.5 ∼ 30 As/d㎡ Culm amount: 0.5 to 30 As / dm 2

중간층의 형성 후, 중간층 상에 두께 1 ∼ 10 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박으로 하였다.After formation of the intermediate layer, an ultra-thin copper layer having a thickness of 1 to 10 占 퐉 was formed on the intermediate layer by electroplating under the following conditions to form a copper foil with a carrier.

·극박 구리층· Ultra-thin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30 ~ 120 g / ℓ

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20 to 120 g / ℓ

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20 ~ 80 ℃

전류 밀도:10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

또한, 실시예 2, 3 에는 극박 구리층 상에 추가로, 조화 처리층, 내열 처리층, 크로메이트층, 실란 커플링 처리층을 형성하였다.In Examples 2 and 3, a roughening treatment layer, a heat-resistant treatment layer, a chromate layer and a silane coupling treatment layer were further formed on the extremely thin copper layer.

·조화 처리· Harmonization

Cu:10 ∼ 20 g/ℓCu: 10 to 20 g / l

Co:1 ∼ 10 g/ℓCo: 1-10 g / l

Ni:1 ∼ 10 g/ℓNi: 1 to 10 g / l

pH:1 ∼ 4 pH: 1-4

온도:40 ∼ 50 ℃ Temperature: 40 ~ 50 ℃

전류 밀도 Dk:20 ∼ 30 A/d㎡ Current density Dk: 20 to 30 A / dm 2

시간:1 ∼ 5 초 Time: 1 to 5 seconds

Cu 부착량:15 ∼ 40 ㎎/d㎡ Cu adhesion amount: 15 to 40 mg / dm 2

Co 부착량:100 ∼ 3000 ㎍/d㎡ Co Coverage: 100 ~ 3000 ㎍ / d㎡

Ni 부착량:100 ∼ 1000 ㎍/d㎡Ni deposition amount: 100 ~ 1000 / / d㎡

·내열 처리· Heat treatment

Zn:0 ∼ 20 g/ℓZn: 0 to 20 g / l

Ni:0 ∼ 5 g/ℓNi: 0 to 5 g / l

pH:3.5 pH: 3.5

온도:40 ℃ Temperature: 40 ° C

전류 밀도 Dk:0 ∼ 1.7 A/d㎡ Current density Dk: 0 ~ 1.7 A / dm2

시간:1 초 Time: 1 second

Zn 부착량:5 ∼ 250 ㎍/d㎡ Zn deposition amount: 5 ~ 250 / / dm 2

Ni 부착량:5 ∼ 300 ㎍/d㎡Ni deposition amount: 5 ~ 300 / / dm 2

·크로메이트 처리· Chromate treatment

K2Cr2O7 K 2 Cr 2 O 7

(Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓ(Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / ℓ

NaOH 혹은 KOH:10 ∼ 50 g/ℓNaOH or KOH: 10 to 50 g / l

ZnO 혹은 ZnSO47H2O:0.05 ∼ 10 g/ℓZnO or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7 to 13

욕온:20 ∼ 80 ℃ Bath temperature: 20 ~ 80 ℃

전류 밀도 0.05 ∼ 5 A/d㎡Current density 0.05 to 5 A / dm 2

시간:5 ∼ 30 초 Time: 5 ~ 30 seconds

Cr 부착량:10 ∼ 150 ㎍/d㎡Cr deposition amount: 10-150 / / dm 2

·실란 커플링 처리· Silane coupling treatment

비닐트리에톡시실란 수용액Aqueous solution of vinyltriethoxysilane

(비닐트리에톡시실란 농도:0.1 ∼ 1.4 wt%)(Vinyltriethoxysilane concentration: 0.1 to 1.4 wt%)

pH:4 ∼ 5 pH: 4 to 5

시간:5 ∼ 30 초Time: 5 ~ 30 seconds

(실시예 10) (Example 10)

압연 동박 (터프 피치 구리, JIS H3100 C1100) 을 준비하고, 당해 압연 동박에 대해, 샌드 블라스트에 의해 표면을 조화한 압연 롤을 사용하여 마무리의 냉간 압연을 실시하였다. 이 때, 압연 롤 조도 Ra = 0.39 ∼ 0.42 ㎛, 유막 당량 35000 으로 하였다. 이에 따라 동박 캐리어를 얻었다.A rolled copper foil (tough pitch copper, JIS H3100 C1100) was prepared, and the rolled copper foil was subjected to finish cold rolling using a rolling roll having a surface blended with sand blast. At this time, the rolling roll roughness Ra was 0.39 to 0.42 占 퐉, and the oil film equivalent was 35,000. Thus, a copper foil carrier was obtained.

계속해서, 실시예 1 과 동일하게 하여 전해 동박의 표면 (매트면) 에 중간층 및 극박 구리층을 형성함으로써 캐리어 부착 동박을 제조하였다.Subsequently, a carrier-adhered copper foil was prepared by forming an intermediate layer and an ultra-thin copper layer on the surface (matte surface) of the electrolytic copper foil in the same manner as in Example 1.

상기와 같이 하여 얻어진 실시예 및 비교예의 캐리어 부착 동박에 대해, 이하의 방법으로 각 평가를 실시하였다.The copper foils with a carrier of the examples and comparative examples thus obtained were evaluated in the following manner.

<극박 구리층의 두께>&Lt; Thickness of ultra thin copper layer &

제조한 캐리어 부착 동박의 극박 구리층의 두께는, FIB-SIM 을 사용하여 관찰하였다 (배율:10000 ∼ 30000 배). 극박 구리층의 단면을 관찰함으로써 30 ㎛ 간격으로 5 개 지점 측정하고, 평균값을 구하였다.The thickness of the ultra-thin copper layer of the produced copper foil with a carrier was observed using a FIB-SIM (magnification: 10000 to 30000 times). The cross section of the ultra-thin copper layer was observed to measure five points at intervals of 30 占 퐉, and an average value was obtained.

<극박 구리층의 표면 조도>&Lt; Surface roughness of ultra-thin copper layer &

캐리어 부착 극박 구리층과 기재 (미츠비시 가스 화학 (주) 제조:GHPL-832NX-A) 에 대해, 220 ℃ 에서 2 시간 가열의 적층 프레스를 실시한 후, 동박 캐리어를 JIS C 6471 (1995, 또한, 동박을 박리하는 방법은, 8.1 동박의 박리 강도 8.1.1 시험 방법의 종류 (1) 방법 A (동박을 동박 제거면에 대해 90° 방향으로 박리하는 방법) 로 하였다.) 에 준거하여 박리하고, 극박 구리층을 노출시켰다. 다음으로, 이하의 순서에 의해, 극박 구리층의 노출면의 각종 조도를 측정하였다.(GHPL-832NX-A manufactured by Mitsubishi Gas Chemical Co., Ltd.) was subjected to a lamination press which was heated at 220 占 폚 for 2 hours. Thereafter, the copper foil carrier was peeled off from the copper foil carrier in accordance with JIS C 6471 8.1 Peel strength of copper foil 8.1.1 Kinds of test method (1) Method A (a method of peeling the copper foil in the 90 占 direction with respect to the copper foil removal surface) was peeled off, The copper layer was exposed. Next, various illuminations of the exposed surface of the ultra-thin copper layer were measured by the following procedure.

(1) 극박 구리층의 중간층측의 표면 조도(1) Surface roughness of the intermediate layer side of the ultra-thin copper layer

극박 구리층의 중간층측의 표면 조도 Rz (레이저) 를, JIS B0601-1994 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 (LEXT OLS 4000) 으로 측정하였다. Rz (레이저) 를 임의로 10 개 지점 측정하고, 그 Rz (레이저) 의 10 개 지점의 평균값을 Rz (레이저) 의 값으로 하였다. 또, Rz (레이저) 에 대해 10 개 지점의 값의 표준 편차를 산출하였다.The surface roughness Rz (laser) of the intermediate layer side of the ultra-thin copper layer was measured with a laser microscope OLS4000 (LEXT OLS 4000) manufactured by Olympus Corporation in accordance with JIS B0601-1994. Rz (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Rz (laser) was set as the value of Rz (laser). The standard deviation of the values of 10 points was calculated for Rz (laser).

또, 극박 구리층의 중간층측의 표면 조도 Ra (레이저) 를, JIS B0601-1994 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 으로 측정하였다. Ra (레이저) 를 임의로 10 개 지점 측정하고, 그 Ra (레이저) 의 10 개 지점의 평균값을 Ra (레이저) 의 값으로 하였다. 또, Ra (레이저) 에 대해 10 개 지점의 값의 표준 편차를 산출하였다.The surface roughness Ra (laser) of the intermediate layer side of the ultra-thin copper layer was measured with a laser microscope OLS4000 manufactured by Olympus Corporation in accordance with JIS B0601-1994. Ra (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Ra (laser) was taken as the value of Ra (laser). The standard deviation of the values at 10 points was calculated for Ra (laser).

또, 극박 구리층의 중간층측의 표면 조도 Sz (레이저) 를, ISO25178 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 으로 측정하였다. Sz (레이저) 를 임의로 10 개 지점 측정하고, 그 Sz (레이저) 의 10 개 지점의 평균값을 Sz (레이저) 의 값으로 하였다. 또, Sz (레이저) 에 대해 10 개 지점의 값의 표준 편차를 산출하였다.The surface roughness Sz (laser) of the intermediate layer side of the ultra-thin copper layer was measured with a laser microscope OLS4000 manufactured by Olympus Corporation in accordance with ISO25178. Sz (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Sz (laser) was taken as the value of Sz (laser). The standard deviation of the values of 10 points was calculated for Sz (laser).

또한, ISO25178 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 으로, 극박 구리층의 중간층측의 표면의 Sku 를 측정하였다.In accordance with ISO 25178, the Sku on the surface of the intermediate layer side of the ultra-thin copper layer was measured with a laser microscope OLS4000 manufactured by Olympus Corporation.

(2) 극박 구리층을 형성하는 측의, 캐리어의 표면 조도(2) the surface roughness of the carrier on the side forming the ultra-thin copper layer

극박 구리층을 형성하는 측의, 캐리어의 표면 조도 Rz (레이저) 를, JIS B0601-1994 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 (LEXT OLS 4000) 으로 측정하였다. Rz (레이저) 를 임의로 10 개 지점 측정하고, 그 Rz (레이저) 의 10 개 지점의 평균값을 Rz (레이저) 의 값으로 하였다. 또, Rz (레이저) 에 대해 10 개 지점의 값의 표준 편차를 산출하였다.The surface roughness Rz (laser) of the carrier on the side where the ultra-thin copper layer was formed was measured with a laser microscope OLS4000 (LEXT OLS 4000) manufactured by Olympus, according to JIS B0601-1994. Rz (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Rz (laser) was set as the value of Rz (laser). The standard deviation of the values of 10 points was calculated for Rz (laser).

또, 극박 구리층을 형성하는 측의, 캐리어의 표면 조도 Ra (레이저) 를 JIS B0601-1994 에 준거하여 올림퍼스사 제조 레이저 현미경 OLS4000 으로 측정하였다. Ra (레이저) 를 임의로 10 개 지점 측정하고, 그 Ra (레이저) 의 10 개 지점의 평균값을 Ra (레이저) 의 값으로 하였다. 또, 10 개 지점의 Ra (레이저) 의 값의 표준 편차를 산출하였다.The surface roughness Ra (laser) of the carrier on the side where the ultra-thin copper layer was formed was measured with a laser microscope OLS4000 manufactured by Olympus Corporation according to JIS B0601-1994. Ra (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Ra (laser) was taken as the value of Ra (laser). The standard deviation of the values of Ra (laser) at 10 points was calculated.

또, 극박 구리층을 형성하는 측의, 캐리어의 표면 조도 Sz (레이저) 를, ISO25178 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 으로 측정하였다. Sz (레이저) 를 임의로 10 개 지점 측정하고, 그 Sz (레이저) 의 10 개 지점의 평균값을 Sz (레이저) 의 값으로 하였다. 또, Sz (레이저) 에 대해 10 개 지점의 값의 표준 편차를 산출하였다.The surface roughness Sz (laser) of the carrier on the side where the ultra-thin copper layer was formed was measured by a laser microscope OLS4000 manufactured by Olympus Corporation in accordance with ISO25178. Sz (laser) was arbitrarily measured at 10 points, and the average value of 10 points of the Sz (laser) was taken as the value of Sz (laser). The standard deviation of the values of 10 points was calculated for Sz (laser).

또한, ISO25178 에 준거하여, 올림퍼스사 제조 레이저 현미경 OLS4000 으로, 극박 구리층을 형성하는 측의, 캐리어의 표면의 Sku 를 측정하였다.Further, according to ISO 25178, the Sku of the surface of the carrier on the side where the ultra-thin copper layer was formed was measured with a laser microscope OLS4000 manufactured by Olympus Corporation.

또한, 상기 Rz, Ra 에 대해서는, 극박 구리층 및 캐리어 표면의 관찰에 있어서 평가 길이 (기준 길이) 257.9 ㎛, 컷오프값 제로의 조건으로, 캐리어가 압연 동박인 경우에는 압연 방향과 수직인 방향 (TD) 의 측정으로, 또는, 캐리어가 전해 동박인 경우에는 전해 동박의 제조 장치에 있어서의 전해 동박의 진행 방향과 수직인 방향 (TD) 의 측정으로, 각각 값을 구하였다. 또, 전술한 Sz 및 Sku 에 대해서는 극박 구리층 및 캐리어 표면에 대해 평가 면적 (기준 면적) 66524 μ㎡, 컷오프값 제로의 조건으로 측정을 실시함으로써 각각 값을 구하였다. 레이저 현미경에 의한 표면의 Sz, Rz, Ra 및 Sku 의 측정 환경 온도는 23 ∼ 25 ℃ 로 하였다. 또한, 실시예 1, 2, 6, 8, 9 및 12 에 대해서는 표면 처리 후의 동박 캐리어의 Sz, Ra, Rz 및 Sku 를 측정하였다.The above Rz and Ra were measured in the direction (TD) in the direction perpendicular to the rolling direction when the carrier is rolled copper foil under the condition of an evaluation length (reference length) of 257.9 占 퐉 and a cutoff value of zero in observation of the ultra- ) Or in the case where the carrier is an electrolytic copper foil, the respective values were obtained by measuring the direction (TD) perpendicular to the traveling direction of the electrolytic copper foil in the electrolytic copper foil production apparatus. With respect to Sz and Sku described above, the values were obtained by performing measurements on the extremely thin copper layer and the carrier surface under the conditions of an evaluation area (reference area) of 66524 mu m and a cutoff value of zero. The measurement environment temperature of Sz, Rz, Ra, and Sku of the surface by laser microscope was set at 23 to 25 ° C. For Examples 1, 2, 6, 8, 9 and 12, Sz, Ra, Rz and Sku of the copper foil carrier after surface treatment were measured.

<레이저 구멍 형성성>&Lt; Laser hole forming property &

다음으로, 극박 구리층의 미처리 표면 (극박 구리층의 중간층측 표면) 에 레이저를 하기 조건으로 1 쇼트 조사하고, 조사 후의 구멍 형상을 현미경으로 관찰하고, 계측을 실시하였다. 표에서는, 구멍 형성의 「실수 (實數)」 로서, 12 개의 지점에 구멍 형성을 시도하여 실제로 몇 개 (X) 의 구멍이 형성되었는지를 나타내고 (X/12), 또한 그 때의 구멍이 형성된 「비율」 (%) 을 나타내고 있다. 또, 표에는, 이 때 생긴 구멍의 평균 직경, 생긴 구멍의 직경의 표준 편차 및 평균 직경/빔 직경에 대해서도 나타낸다. 또한, 구멍의 직경은, 구멍을 둘러싸는 최소 원의 직경으로 하였다.Next, one shot was irradiated to the untreated surface (surface of the intermediate layer side of the extremely thin copper layer) of the extremely thin copper layer under the following condition, and the shape of the hole after irradiation was observed with a microscope, and measurement was carried out. In the table, as a "real number" of hole formation, it is tried to form a hole at twelve points to actually show how many (X) holes are formed (X / 12) Ratio "(%). The table also shows the average diameter of the holes formed at this time, the standard deviation of the diameter of the formed holes, and the average diameter / beam diameter. Further, the diameter of the hole was the minimum diameter of the circle surrounding the hole.

·가스종:CO2 · Gas species: CO 2

·동박 개구 직경 (목표):80 ㎛ 직경· Copper opening diameter (target): 80 μm diameter

·빔 형상:탑햇· Beam shape: Top hat

·출력:2.40 W/10 ㎲Output: 2.40 W / 10 μs

·펄스 폭:33 ㎲Pulse width: 33 ㎲

·쇼트 수:1 쇼트· Number of shots: 1 Shot

·구멍 형성 수:12 구멍/에어리어Number of holes: 12 holes / area

<에칭성><Etching Properties>

캐리어 부착 동박을 폴리이미드 기판에 첩부 (貼付) 하여 220 ℃ 에서 2 시간 가열 압착하고, 그 후, 극박 구리층을 캐리어로부터 박리하였다. 계속해서, 폴리이미드 기판 상의 극박 구리층 표면에, 감광성 레지스트를 도포한 후, 노광 공정에 의해 50 개의 L/S = 5 ㎛ /5 ㎛ 폭의 회로를 인쇄하고, 구리층의 불필요 부분을 제거하는 에칭 처리를 이하의 스프레이 에칭 조건으로 실시하였다.The copper foil with a carrier was attached to a polyimide substrate and hot-pressed at 220 캜 for 2 hours. Thereafter, the ultra-thin copper layer was peeled from the carrier. Subsequently, a photosensitive resist is coated on the surface of the extremely thin copper layer on the polyimide substrate, and then a circuit of 50 L / S = 5 mu m / 5 mu m width is printed by the exposure process to remove unnecessary portions of the copper layer The etching treatment was carried out under the following spray etching conditions.

(스프레이 에칭 조건) (Spray etching conditions)

에칭액:염화제2철 수용액 (보메도:40 도) Etching solution: aqueous solution of ferric chloride (bohde degree: 40 degrees)

액온:60 ℃ Temperature: 60 ° C

스프레이압:2.0 ㎫ Spraying pressure: 2.0 MPa

에칭을 계속하고, 회로 탑 폭이 4 ㎛ 가 될 때까지의 시간을 측정하고, 또한 그 때의 회로 보텀 폭 (저변 X 의 길이) 및 에칭 팩터를 평가하였다. 에칭 팩터는, 끝이 퍼지도록 에칭된 경우 (늘어짐이 발생한 경우), 회로가 수직으로 에칭되었다고 가정했을 경우의, 동박 상면으로부터의 수선과 수지 기판의 교점으로부터의 늘어짐의 길이의 거리를 a 로 한 경우에 있어서, 이 a 와 동박의 두께 b 의 비:b/a 를 나타내는 것이며, 이 수치가 클수록 경사각은 커져, 에칭 잔류물이 남지 않고, 늘어짐이 작아지는 것을 의미한다. 도 1 에, 회로 패턴의 폭 방향의 횡단면의 모식도와, 그 모식도를 이용한 에칭 팩터의 계산 방법의 개략을 나타낸다. 이 X 는 회로 상방으로부터의 SEM 관찰에 의해 측정하고, 에칭 팩터 (EF = b/a) 를 산출하였다. 또한, a = (X (㎛) - 4 (㎛))/2 로 계산하였다. 에칭 팩터는 회로 중의 12 점을 측정하고, 평균값을 취한 것을 나타낸다. 이에 따라, 에칭성의 좋고 나쁨을 간단하게 판정할 수 있다. 또, 12 점의 에칭 팩터의 표준 편차도 산출함으로써, 에칭에 의해 형성한 회로의 직선성의 좋고 나쁨을 판정할 수 있다. Etching was continued to measure the time until the circuit top width became 4 탆, and the circuit bottom width (the length of the bottom side X) and etch factor at that time were evaluated. Assuming that the circuit is etched vertically, assuming that the distance between the waterline from the upper surface of the copper foil and the length of the sag from the intersection of the resin substrate is a, The ratio of the thickness a of the copper foil to the thickness b of the copper foil: b / a. In this case, the larger the value is, the larger the inclination angle means that the etching residue is not left and the elongation becomes smaller. Fig. 1 schematically shows a cross-sectional view of a width direction of a circuit pattern and a calculation method of an etching factor using the schematic diagram. This X was measured by SEM observation from above the circuit, and the etching factor (EF = b / a) was calculated. Further, a = (X (占 퐉) - 4 (占 퐉)) / 2 was calculated. The etch factor is obtained by measuring 12 points in the circuit and taking an average value. Thus, it is possible to easily determine whether the etching property is good or bad. In addition, by calculating the standard deviation of the etching factors of 12 points, it is possible to determine whether the circuit formed by etching is good or bad.

본 발명에서는, 에칭 팩터가 4 이상을 에칭성:○, 2.5 이상 4 미만을 에칭성:△, 2.5 미만 혹은 산출 불가 또는 회로 형성 불가를 에칭성:×, 박리 불가를 에칭성:- 라고 평가하였다. 또, 에칭 팩터의 표준 편차는 작을수록 회로의 직선성이 양호하다고 말할 수 있다. 에칭 팩터의 표준 편차가 0.8 미만을 직선성:○, 0.8 ∼ 1.2 미만을 직선성:△, 1.2 이상을 직선성:× 라고 판단하였다.In the present invention, it is evaluated that the etching property is not less than 4 and the etching property is not less than 2.5, the etching property is not less than 2.5, . It can be said that the smaller the standard deviation of the etching factor is, the better the linearity of the circuit is. When the standard deviation of the etching factor was less than 0.8, the linearity was evaluated as O, the linearity was less than 0.8 to 1.2, and the linearity was 1.2.

시험 조건 및 시험 결과를 표 1 ∼ 3 에 나타낸다.Test conditions and test results are shown in Tables 1 to 3.

Figure pct00002
Figure pct00002

Figure pct00003
Figure pct00003

Figure pct00004
Figure pct00004

(평가 결과) (Evaluation results)

실시예 1 ∼ 12 는, 모두 극박 구리층의 중간층측의 표면 조도 Sz (레이저) 가 1.40 ㎛ 이상 4.05 ㎛ 이하였기 때문에, 레이저 구멍 형성성 및 에칭성이 양호하였다. In Examples 1 to 12, since the surface roughness Sz (laser) of the intermediate layer side of the extremely thin copper layer was 1.40 탆 or more and 4.05 탆 or less, laser hole forming property and etching property were good.

비교예 1, 5 는, 극박 구리층의 중간층측의 표면 조도 Sz (레이저) 가 모두 1.40 ㎛ 미만이었기 때문에, 레이저 구멍 형성성이 불량이었다.In Comparative Examples 1 and 5, since the surface roughness Sz (laser) of the intermediate layer side of the extremely thin copper layer was less than 1.40 탆, the laser hole forming property was poor.

비교예 2 ∼ 4 는, 극박 구리층의 중간층측의 표면 조도 Sz (레이저) 가 모두 4.05 ㎛ 를 초과하였기 때문에, 에칭성이 불량이었다.In Comparative Examples 2 to 4, the surface roughness Sz (laser) on the side of the intermediate layer of the extremely thin copper layer exceeded 4.05 占 퐉, so that the etching property was poor.

또, 실시예 1 ∼ 12 는, 모두 극박 구리층의 중간층측의 표면 조도 Ra (레이저) 가 0.14 ㎛ 이상 0.35 ㎛ 이하였기 때문에, 레이저 구멍 형성성 및 에칭성이 양호하였다.In Examples 1 to 12, since the surface roughness Ra (laser) of the intermediate layer side of the extremely thin copper layer was 0.14 탆 or more and 0.35 탆 or less, laser hole forming property and etching property were good.

비교예 1, 5 는, 극박 구리층의 중간층측의 표면 조도 Ra (레이저) 가 모두 0.14 ㎛ 미만이었기 때문에, 레이저 구멍 형성성이 불량이었다.In Comparative Examples 1 and 5, since the surface roughness Ra (laser) of the intermediate layer side of the extremely thin copper layer was less than 0.14 탆, the laser hole forming property was poor.

비교예 2 ∼ 4 는, 극박 구리층의 중간층측의 표면 조도 Ra (레이저) 가 모두 0.35 ㎛ 를 초과하였기 때문에, 에칭성이 불량이었다.In Comparative Examples 2 to 4, the surface roughness Ra (laser) on the side of the intermediate layer of the extremely thin copper layer exceeded 0.35 mu m, and thus the etching property was poor.

또, 실시예 1 ∼ 12 는, 모두 극박 구리층의 중간층측의 표면 조도 Rz (레이저) 가 0.62 ㎛ 이상 1.59 ㎛ 이하이고, 또한, 표면 조도 Rz (레이저) 의 표준 편차가 0.51 ㎛ 이하였기 때문에, 레이저 구멍 형성성 및 에칭성이 양호하였다.In Examples 1 to 12, since the surface roughness Rz (laser) of the intermediate layer side of the extremely thin copper layer was 0.62 탆 or more and 1.59 탆 or less and the standard deviation of the surface roughness Rz (laser) was 0.51 탆 or less, Laser hole forming property and etching property were good.

비교예 1, 5 는, 극박 구리층의 중간층측의 표면 조도 Rz (레이저) 가 모두 0.62 ㎛ 미만이었기 때문에, 레이저 구멍 형성성이 불량이었다.In Comparative Examples 1 and 5, since the surface roughness Rz (laser) of the intermediate layer side of the ultra-thin copper layer was all less than 0.62 mu m, the laser hole forming property was poor.

비교예 2 ∼ 4 는, 극박 구리층의 중간층측의 표면 조도 Rz (레이저) 가 모두 1.59 ㎛ 를 초과하였기 때문에, 에칭성이 불량이었다.
In Comparative Examples 2 to 4, since the surface roughness Rz (laser) on the side of the intermediate layer of the extremely thin copper layer exceeded 1.59 탆, the etching property was poor.

Claims (26)

캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Sz 가 1.40 ㎛ 이상 4.05 ㎛ 이하인, 캐리어 부착 동박.
A carrier-attached copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order,
The surface of the extremely thin copper layer measured by a laser microscope when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the ultra-thin copper layer according to JIS C 6471 has a surface roughness Sz of 1.40 탆 or more 4.05 탆 or less.
제 1 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Ra 가 0.14 ㎛ 이상 0.35 ㎛ 이하인, 캐리어 부착 동박.
The method according to claim 1,
The surface of the extremely thin copper layer measured by a laser microscope when the surface of the copper foil with a carrier is heated at 220 캜 for 2 hours and then peeling off the extremely thin copper layer according to JIS C 6471 is 0.14 탆 or more 0.35 탆 or less.
캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Ra 가 0.14 ㎛ 이상 0.35 ㎛ 이하인, 캐리어 부착 동박.
A carrier-attached copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order,
The surface of the extremely thin copper layer measured by a laser microscope when the surface of the copper foil with a carrier is heated at 220 캜 for 2 hours and then peeling off the extremely thin copper layer according to JIS C 6471 is 0.14 탆 or more 0.35 탆 or less.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Rz 가 0.62 ㎛ 이상 1.59 ㎛ 이하이고, 또한, 표면 조도 Rz 의 표준 편차가 0.51 ㎛ 이하인, 캐리어 부착 동박.
4. The method according to any one of claims 1 to 3,
Wherein the surface of the extremely thin copper layer measured by a laser microscope when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the extremely thin copper layer according to JIS C 6471 has a surface roughness Rz of 0.62 탆 or more 1.59 탆 or less, and the standard deviation of the surface roughness Rz is 0.51 탆 or less.
캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어 부착 동박으로서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Rz 가 0.62 ㎛ 이상 1.59 ㎛ 이하이고, 또한, 표면 조도 Rz 의 표준 편차가 0.51 ㎛ 이하인, 캐리어 부착 동박.
A carrier-attached copper foil having a carrier, an intermediate layer and an ultra-thin copper layer in this order,
Wherein the surface of the extremely thin copper layer measured by a laser microscope when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the extremely thin copper layer according to JIS C 6471 has a surface roughness Rz of 0.62 탆 or more 1.59 탆 or less, and the standard deviation of the surface roughness Rz is 0.51 탆 or less.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Sz 의 표준 편차가 1.30 ㎛ 이하인, 캐리어 부착 동박.
6. The method according to any one of claims 1 to 5,
When the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the standard deviation of the surface roughness Sz of the ultra-thin copper layer measured by a laser microscope is 1.30 탆 or less, with a carrier.
제 6 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Sz 의 표준 편차가 0.01 ㎛ 이상 1.20 ㎛ 이하인, 캐리어 부착 동박.
The method according to claim 6,
When the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the standard deviation of the surface roughness Sz of the ultra-thin copper layer measured by a laser microscope is Wherein the carrier-bonded copper foil is 0.01 占 퐉 or more and 1.20 占 퐉 or less.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Sz 가 1.60 ㎛ 이상 3.70 ㎛ 이하인, 캐리어 부착 동박.
8. The method according to any one of claims 1 to 7,
The surface of the extremely thin copper layer measured by a laser microscope when the carrier-coated copper foil is heated at 220 캜 for 2 hours and then peeling off the ultra-thin copper layer according to JIS C 6471 has a surface roughness Sz of 1.60 탆 or more 3.70 탆 or less, with a carrier.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Ra 의 표준 편차가 0.11 ㎛ 이하인, 캐리어 부착 동박.
9. The method according to any one of claims 1 to 8,
When the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the standard deviation of the surface roughness Ra of the ultra-thin copper layer measured by a laser microscope is 0.11 탆 or less.
제 9 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Ra 의 표준 편차가 0.001 ㎛ 이상 0.10 ㎛ 이하인, 캐리어 부착 동박.
10. The method of claim 9,
When the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the standard deviation of the surface roughness Ra of the ultra-thin copper layer measured by a laser microscope is 0.001 mu m or more and 0.10 mu m or less.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 조도 Rz 의 표준 편차가 0.01 ㎛ 이상 0.48 ㎛ 이하인, 캐리어 부착 동박.
11. The method according to any one of claims 1 to 10,
When the carrier-coated copper foil was heated at 220 캜 for 2 hours and then the ultra-thin copper layer was peeled off according to JIS C 6471, the standard deviation of the surface roughness Rz of the ultra-thin copper layer measured by a laser microscope Wherein the copper foil is 0.01 占 퐉 or more and 0.48 占 퐉 or less.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 높이 분포의 첨도 (尖度) Sku 가 0.50 이상 3.70 이하인, 캐리어 부착 동박.
12. The method according to any one of claims 1 to 11,
The copper foil with a carrier was heated at 220 占 폚 for 2 hours and then peeled off according to JIS C 6471 in accordance with JIS C 6471 and the sharpness of the surface height distribution of the extremely thin copper layer measured by a laser microscope Degree) Sku of not less than 0.50 but not more than 3.70.
제 12 항에 있어서,
상기 캐리어 부착 동박을 220 ℃ 에서 2 시간 가열한 후, JIS C 6471 에 준거하여 상기 극박 구리층을 박리했을 때, 레이저 현미경으로 측정되는 상기 극박 구리층의 상기 중간층 측의 표면 높이 분포의 첨도 Sku 가 1.00 이상 3.60 이하인, 캐리어 부착 동박.
13. The method of claim 12,
When the carrier-coated copper foil is heated at 220 캜 for 2 hours and then the ultra-thin copper layer is peeled off according to JIS C 6471, the skewness Sku of the surface height distribution of the ultra-thin copper layer measured by a laser microscope 1.00 or more and 3.60 or less.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
상기 캐리어의 두께가 5 ∼ 70 ㎛ 인, 캐리어 부착 동박.
14. The method according to any one of claims 1 to 13,
Wherein the carrier has a thickness of 5 to 70 占 퐉.
제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 극박 구리층 표면에 조화 (粗化) 처리층을 갖는, 캐리어 부착 동박.
15. The method according to any one of claims 1 to 14,
And a roughened layer on the surface of the ultra-thin copper layer.
제 15 항에 있어서,
상기 조화 처리층이, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 철, 바나듐, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층인, 캐리어 부착 동박.
16. The method of claim 15,
Wherein the roughening treatment layer is a layer made of an alloy containing any one or more selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, iron, vanadium, cobalt and zinc, .
제 15 항 또는 제 16 항에 있어서,
상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
17. The method according to claim 15 or 16,
Wherein the surface of the roughening treatment layer has at least one layer selected from the group consisting of a heat resistant layer, a rust preventive layer, a chromate treatment layer and a silane coupling treatment layer.
제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 극박 구리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 캐리어 부착 동박.
15. The method according to any one of claims 1 to 14,
Wherein the ultra thin copper layer has at least one layer selected from the group consisting of a heat resistant layer, a rust prevention layer, a chromate treatment layer and a silane coupling treatment layer on the surface of the ultra thin copper layer.
제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
상기 극박 구리층 상에 수지층을 구비하는, 캐리어 부착 동박.
15. The method according to any one of claims 1 to 14,
And a resin layer on the extremely thin copper layer.
제 15 항 또는 제 16 항에 있어서,
상기 조화 처리층 상에 수지층을 구비하는, 캐리어 부착 동박.
17. The method according to claim 15 or 16,
And a resin layer on the roughening treatment layer.
제 17 항 또는 제 18 항에 있어서,
상기 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층 상에 수지층을 구비하는, 캐리어 부착 동박.
The method according to claim 17 or 18,
And a resin layer on at least one layer selected from the group consisting of the heat resistant layer, the rust prevention layer, the chromate treatment layer and the silane coupling treatment layer.
제 1 항 내지 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 프린트 배선판.A printed wiring board produced by using the copper foil with a carrier according to any one of claims 1 to 21. 제 1 항 내지 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박을 사용하여 제조한, 구리 피복 적층판.A copper clad laminate produced by using the copper foil with a carrier according to any one of claims 1 to 21. 제 22 항에 기재된 프린트 배선판을 사용하여 제조한, 전자 기기.An electronic device manufactured using the printed wiring board according to claim 22. 제 1 항 내지 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 및,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
A method for manufacturing a semiconductor device, comprising the steps of: preparing the copper foil with a carrier according to any one of claims 1 to 21 and an insulating substrate;
A step of laminating the copper foil with a carrier and an insulating substrate,
After the step of laminating the carrier-bonded copper foil with the insulating substrate and the step of peeling the carrier of the carrier-coated copper foil, a copper clad laminate is formed,
And then forming a circuit by any one of a semi-additive method, a subtractive method, a pattern additive method, and a modified semi-additive method.
제 1 항 내지 제 21 항 중 어느 한 항에 기재된 캐리어 부착 동박의 상기 극박 구리층 측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층 측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및,
상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층 측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
을 포함하는, 프린트 배선판의 제조 방법.
A process for producing a copper foil with a carrier according to any one of claims 1 to 21,
Forming a resin layer on the surface of the carrier-coated copper foil on the extremely thin copper layer side so that the circuit is buried,
A step of forming a circuit on the resin layer,
A step of forming a circuit on the resin layer and thereafter peeling the carrier,
A step of exposing a circuit buried in the resin layer formed on the surface of the extremely thin copper layer by removing the extremely thin copper layer after peeling the carrier,
And a step of forming the printed circuit board.
KR1020157031096A 2013-03-29 2014-03-31 Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method KR101803165B1 (en)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2013-075201 2013-03-29
JP2013075198 2013-03-29
JP2013075188 2013-03-29
JPJP-P-2013-075198 2013-03-29
JPJP-P-2013-075188 2013-03-29
JP2013075201 2013-03-29
PCT/JP2014/059570 WO2014157728A1 (en) 2013-03-29 2014-03-31 Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method

Publications (2)

Publication Number Publication Date
KR20150135523A true KR20150135523A (en) 2015-12-02
KR101803165B1 KR101803165B1 (en) 2017-11-29

Family

ID=51624683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031096A KR101803165B1 (en) 2013-03-29 2014-03-31 Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method

Country Status (4)

Country Link
KR (1) KR101803165B1 (en)
CN (1) CN105142897B (en)
TW (1) TWI526299B (en)
WO (1) WO2014157728A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133845A (en) * 2016-04-14 2018-12-17 미쓰이금속광업주식회사 A surface-treated copper foil, a copper foil having a carrier, and a process for producing a copper-clad laminate and a printed wiring board using the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6403969B2 (en) * 2013-03-29 2018-10-10 Jx金属株式会社 Copper foil with carrier, printed wiring board, copper-clad laminate, electronic device, and method for manufacturing printed wiring board
JP6867102B2 (en) * 2014-10-22 2021-04-28 Jx金属株式会社 Manufacturing method of copper heat dissipation material, copper foil with carrier, connector, terminal, laminate, shield material, printed wiring board, metal processing member, electronic device, and printed wiring board
KR101852671B1 (en) * 2015-01-21 2018-06-04 제이엑스금속주식회사 Copper foil with carrier, laminate, printed circuit board and method of manufacturing printed circuit board
KR20160093555A (en) * 2015-01-29 2016-08-08 제이엑스금속주식회사 Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, laminate, printed circuit board, electronic device and method of manufacturing printed circuit board
JP6782561B2 (en) 2015-07-16 2020-11-11 Jx金属株式会社 Copper foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic equipment
JP6058182B1 (en) 2015-07-27 2017-01-11 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6339636B2 (en) 2015-08-06 2018-06-06 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6200042B2 (en) * 2015-08-06 2017-09-20 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
JP6190500B2 (en) 2015-08-06 2017-08-30 Jx金属株式会社 Copper foil with carrier, laminate, printed wiring board manufacturing method and electronic device manufacturing method
KR102112127B1 (en) * 2015-12-25 2020-05-18 미쓰이금속광업주식회사 Manufacturing method of copper foil with carrier, copper foil with resin, and printed wiring board
TWI817166B (en) * 2021-07-23 2023-10-01 先豐通訊股份有限公司 Circuit board and method for manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818401B2 (en) * 1989-05-17 1996-02-28 福田金属箔粉工業株式会社 Composite foil and its manufacturing method
JP2000269637A (en) * 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk Copper foil for high-density ultrafine wiring board
JP2003027162A (en) * 2001-07-13 2003-01-29 Nippon Mining & Metals Co Ltd Copper alloy foil for laminated board
JP4612978B2 (en) * 2001-09-20 2011-01-12 日本電解株式会社 Composite copper foil and method for producing the same
TW584596B (en) * 2001-12-10 2004-04-21 Mitsui Chemicals Inc Method for manufacturing a polyimide and metal compound sheet
JP2009004423A (en) * 2007-06-19 2009-01-08 Hitachi Cable Ltd Copper foil with carrier foil
WO2009050970A1 (en) * 2007-10-18 2009-04-23 Nippon Mining & Metals Co., Ltd. Metal covered polyimide composite, process for producing the composite, and apparatus for producing the composite
JP5406278B2 (en) * 2009-03-27 2014-02-05 Jx日鉱日石金属株式会社 Copper foil for printed wiring board and method for producing the same
TWI525221B (en) * 2010-10-06 2016-03-11 Furukawa Electric Co Ltd Copper foil and its manufacturing method, carrier copper foil and its manufacturing method, printed circuit board and multilayer printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180133845A (en) * 2016-04-14 2018-12-17 미쓰이금속광업주식회사 A surface-treated copper foil, a copper foil having a carrier, and a process for producing a copper-clad laminate and a printed wiring board using the same

Also Published As

Publication number Publication date
CN105142897B (en) 2018-09-28
WO2014157728A1 (en) 2014-10-02
TW201446488A (en) 2014-12-16
KR101803165B1 (en) 2017-11-29
CN105142897A (en) 2015-12-09
TWI526299B (en) 2016-03-21

Similar Documents

Publication Publication Date Title
KR101803165B1 (en) Copper foil with carrier, printed circuit board, copper clad laminated sheet, electronic device, and printed circuit board fabrication method
KR102362399B1 (en) Surface treated copper foil, surface treated copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP6403969B2 (en) Copper foil with carrier, printed wiring board, copper-clad laminate, electronic device, and method for manufacturing printed wiring board
JP6591893B2 (en) Copper foil with carrier, copper clad laminate, printed wiring board, electronic device, resin layer, method for producing copper foil with carrier, and method for producing printed wiring board
TWI638590B (en) Carrier copper foil, laminated body, printed wiring board, and printed wiring board manufacturing method
TWI623422B (en) Carrier copper foil, laminated body, method for producing laminated body, method for producing printed wiring board, and method for manufacturing electronic device
KR102426286B1 (en) Surface treated copper foil, surface treated copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
CN108696987B (en) Surface-treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR101607381B1 (en) Copper foil for high frequency circuit, copper clad laminate for high frequency circuit, printed wiring board for high frequency circuit, copper foil attached with carrier for high frequency circuit, electronic device, and method for manufacturing printed wiring board
KR20160034915A (en) Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed circuit board, copper-clad laminate, and method for manufacturing printed circuit board
KR20150126008A (en) Copper foil with attached carrier, copper-clad laminate using same, printed circuit board, electronic device, and method for manufacturing printed circuit board
JP6247829B2 (en) Copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate and printed wiring board manufacturing method
JP2014208484A (en) Copper foil with a carrier, printed wiring board, copper-clad laminate, electronic apparatus and method for producing printed wiring board
JP2016194112A (en) Metal foil with carrier, laminate, printed wiring board, electronic device, manufacturing method of metal foil with carrier and manufacturing method of printed wiring board
JP2014208481A (en) Copper foil with a carrier, printed wiring board, copper-clad laminate, electronic apparatus and method for producing printed wiring board
JP2014208909A (en) Copper foil with a carrier, printed wiring board, copper-clad laminate, electronic apparatus and method for producing printed wiring board
JP6821370B2 (en) Metal foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic equipment
JP6425399B2 (en) Carrier-coated copper foil, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board
JP2014224318A (en) Copper foil for high-frequency circuit, copper-clad laminate sheet for high-frequency circuit, printed wiring board for high-frequency circuit, carrier-provided copper foil for high-frequency circuit, electronic apparatus and method of producing printed wiring board
JP6522974B2 (en) Copper foil with carrier, laminate, method of producing laminate, and method of producing printed wiring board
JP2014208485A (en) Copper foil with a carrier, printed wiring board, copper-clad laminate, electronic apparatus and method for producing printed wiring board
JP2014210427A (en) Copper foil with carrier, printed wiring sheet, copper clad laminated sheet, electronic device and manufacturing method of printed wiring sheet
JP2017088943A (en) Copper foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic device
JP6842232B2 (en) Manufacturing method of metal foil with carrier, laminate, printed wiring board, electronic device, metal foil with carrier and manufacturing method of printed wiring board
JP2014208482A (en) Copper foil with a carrier, printed wiring board, copper-clad laminate, electronic apparatus and method for producing printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial (for correction)
J301 Trial decision

Free format text: TRIAL NUMBER: 2017105000143; TRIAL DECISION FOR CORRECTION REQUESTED 20171218

Effective date: 20180131