KR20150134650A - Battery protection IC with shunt resistor made of wire - Google Patents

Battery protection IC with shunt resistor made of wire Download PDF

Info

Publication number
KR20150134650A
KR20150134650A KR1020140061687A KR20140061687A KR20150134650A KR 20150134650 A KR20150134650 A KR 20150134650A KR 1020140061687 A KR1020140061687 A KR 1020140061687A KR 20140061687 A KR20140061687 A KR 20140061687A KR 20150134650 A KR20150134650 A KR 20150134650A
Authority
KR
South Korea
Prior art keywords
terminal
fet
shunt resistor
chip
protection
Prior art date
Application number
KR1020140061687A
Other languages
Korean (ko)
Other versions
KR101594783B1 (en
Inventor
나혁휘
황호석
김영석
박성범
안상훈
지영남
Original Assignee
주식회사 아이티엠반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이티엠반도체 filed Critical 주식회사 아이티엠반도체
Priority to KR1020140061687A priority Critical patent/KR101594783B1/en
Priority to PCT/KR2015/002246 priority patent/WO2015178573A1/en
Publication of KR20150134650A publication Critical patent/KR20150134650A/en
Application granted granted Critical
Publication of KR101594783B1 publication Critical patent/KR101594783B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Abstract

The present invention relates to a battery protection IC which functions as a shunt resistor by using an existing wire internally bonded without comprising a separate shunt resistor. The battery protection IC includes a chip including a protection IC and a first FET, and a base substrate and a shunt resistor where a first conductive pad separated from the chip is arranged. One end of the shunt resistor is directly connected to an overcurrent detection terminal existing on the chip. The other end of the shunt resistor can be connected to a ground reference terminal existing on the chip through the first conductive pad.

Description

와이어를 이용한 션트저항을 갖는 배터리 보호 IC 장치{Battery protection IC with shunt resistor made of wire}[0001] The present invention relates to a battery protection IC device having a shunt resistor using a wire,

본 발명은 와이어를 이용한 과전류 고정밀화 배터리 보호 IC 장치에 관한 것이다.The present invention relates to an overcurrent high precision battery protection IC device using a wire.

휴대폰, PDA 등이 휴대단말기 등에 배터리가 사용되고 있다. 리튬이온 배터리는 휴대단말기 등에 가장 널리 사용되는 배터리로 과충전, 과전류 유입 시에 발열하고, 발열이 지속되어 온도가 상승하게 되면 성능열화는 물론 폭발의 위험성까지 갖는다. 따라서 통상의 배터리에는 과충전, 과방전 및 과전류의 유입을 감지하고 차단하는 보호회로모듈이 실장되어 있거나, 배터리 외부에서 과충전, 과방전, 발열을 감지하고 배터리의 동작을 차단하는 보호회로를 설치하여 사용한다.Batteries for mobile phones, PDAs, and the like are being used in portable terminals. Lithium-ion batteries are the most widely used batteries in portable terminals, and generate heat when overcharging or overcurrent flows into the battery. When the temperature rises due to heat generation, the battery deteriorates as well as the risk of explosion. Therefore, a normal battery is equipped with a protection circuit module that detects and blocks the overcharge, over-discharge, and over-current inflow, or a protection circuit that detects overcharge, over-discharge, do.

상기 보호회로는 보통 프로텍션 IC라고 불리는 회로가 포함되어 있는데, 프로텍션 IC는 과전류감지단자(Rsense)와 접지기준단자(VSS), 그리고 이 두 단자 사이에 연결되는 션트저항(Rshunt)을 포함할 수 있다. 상기 션트저항은 센서 저항(sens resistor)으로도 불리며, 온도변화 등의 외부환경 변화에도 저항 값이 일정하게 유지되는 저항소자일 수 있다. 그런데 션트저항의 저항 값은 대략 10~30mΩ과 같은 수준의 작은 값을 갖는 것이 좋은데, 이러한 구성에 따르면, 션트저항의 외형이 커져야 하며, 따라서 배터리 보호회로의 면적이 커지게 된다는 문제가 있다.The protection circuit includes a circuit commonly referred to as a protection IC. The protection IC may include an overcurrent sensing terminal Rsense, a ground reference terminal VSS, and a shunt resistor Rshunt connected between the two terminals . The shunt resistor is also referred to as a sensor resistor and may be a resistance element whose resistance value is kept constant even when the external environment changes, such as a temperature change. However, it is desirable that the resistance value of the shunt resistor has a small value, which is approximately the same as 10 to 30 mΩ. According to such a configuration, the shunt resistor has to have a large external shape, thereby increasing the area of the battery protection circuit.

본 발명에서는 과전류감지단자(Rsense)와 접지기준단자(VSS) 사이를 연결하는 션트저항이 차지하는 영역의 크기를 줄임으로써 배터리 보호 IC 장치를 소형화할 수 있는 기술을 제공하고자 한다.The present invention provides a technique for miniaturizing the battery protection IC device by reducing the size of the area occupied by the shunt resistor connecting between the overcurrent sensing terminal Rsense and the ground reference terminal VSS.

본 발명의 일 관점에 따른 배터리 보호 IC 장치는, 보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판; 및 션트저항(Rshunt)을 포함할 수 있다.A battery protection IC device according to one aspect of the present invention includes: a base substrate on which a protection IC and a chip including a first FET and a first conductive pad separated from the chip are disposed; And a shunt resistor (Rshunt).

이때, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자(Rsense)에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자(VSS)에 상기 제1 도전패드를 거쳐 연결될 수 있다.At this time, one end of the shunt resistor is directly connected to an overcurrent sensing terminal Rsense on the chip, and the other end of the shunt resistor is connected to a ground reference terminal (VSS) Lt; / RTI >

이때, 상기 제1 도전패드에는, 상기 칩 상에 존재하는 전압인가단자(VDD)와 상기 제1 도전패드 사이에 연결되는 커패시터(C1)가 더 연결될 수 있다.At this time, the first conductive pad may further include a capacitor C1 connected between the voltage application terminal VDD on the chip and the first conductive pad.

이때, 상기 션트저항은 복수 개의 와이어(71)로 구성되며, 상기 제1 도전패드는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다.At this time, the shunt resistor is composed of a plurality of wires 71, and the first conductive pad may have an area sufficient to bond the plurality of wires.

이때, 상기 칩에는 상기 과전류감지단자(Rsense) 및 상기 제1 FET의 일단자(S1)가 배치되어 있으며, 상기 과전류감지단자(Rsense)와 상기 제1 FET의 일단자(S1)는 전기적으로 단락되어 있으며, 상기 션트저항의 일단부는 상기 제1 FET의 일단자(S1)에 직접 연결될 수 있다. 이때, 상기 제1 FET의 일단자(S1)는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다.At this time, the overcurrent sensing terminal Rsense and the one terminal S1 of the first FET are disposed on the chip, and the overcurrent sensing terminal Rsense and one terminal S1 of the first FET are electrically short- And one end of the shunt resistor may be directly connected to a terminal S1 of the first FET. At this time, one terminal S1 of the first FET may have an area sufficient to join the plurality of wires.

이때, 상기 베이스기판에는 상기 칩과 분리되어 있는 복수 개의 도전패드가 더 배치되어 있으며, 상기 칩에는 감시단자(V-), 전압인가단자(VDD), 제2 FET의 일단자(S2)가 배치되어 있으며, 상기 복수 개의 도전패드에는 각각 상기 감시단자(V-), 상기 제2 FET의 일단자(S2), 및 전압인가단자(VDD)가 연결될 수 있다.At this time, a plurality of conductive pads separated from the chip are further disposed on the base substrate, and a monitoring terminal (V-), a voltage application terminal (VDD) and a terminal (S2) of a second FET are disposed And the monitoring terminal V-, one terminal S2 of the second FET, and the voltage application terminal VDD may be connected to the plurality of conductive pads, respectively.

한편, 본 발명의 다른 관점에 따른 배터리 보호 IC 장치는, 보호 IC, 제1 FET, 및 제2 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드 및 제2 도전패드가 배치되어 있는 베이스기판; 및 션트저항(Rshunt)을 포함할 수 있다.According to another aspect of the present invention, there is provided a battery protection IC device including a chip including a protection IC, a first FET, and a second FET, and a first conductive pad and a second conductive pad separated from the chip A base substrate; And a shunt resistor (Rshunt).

이때, 상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자(Rsense)에 직접 연결되고, 상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자(VSS)에 상기 제1 도전패드를 거쳐 연결되며, 상기 제1 도전패드와 상기 제2 도전패드는 베이스기판에 배치되어 있는 복수 개의 도전형 영역이 결합된 형태를 갖도록 되어 있을 수 있다.At this time, one end of the shunt resistor is directly connected to an overcurrent sensing terminal Rsense on the chip, and the other end of the shunt resistor is connected to a ground reference terminal (VSS) And the first conductive pads and the second conductive pads may have a shape in which a plurality of conductive regions disposed on the base substrate are coupled to each other.

이때, 상기 션트저항은 복수 개의 제1 와이어로 구성되며, 상기 제1 도전패드는 상기 복수 개의 제1 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다. 그리고 상기 제2 FET의 일단자(S2)는 복수 개의 제2 와이어를 통해 상기 제2 도전패드에 연결되며, 상기 제2 도전패드는 상기 복수 개의 제2 와이어를 접합하기에 충분한 면적을 가지고 있을 수 있다.At this time, the shunt resistor may include a plurality of first wires, and the first conductive pads may have an area sufficient to bond the plurality of first wires. And a terminal S2 of the second FET is connected to the second conductive pad via a plurality of second wires, and the second conductive pad may have a sufficient area to bond the plurality of second wires have.

본 발명에 따르면, 큰 크기의 션트저항을 별도로 구비하지 않고 와이어를 이용하여 상기 션트저항의 역할을 대신하도록 구성됨으로써 배터리 보호 IC의 소형화 및 원가 절감이 가능할 수 있다. According to the present invention, the shunt resistor does not have a large-sized shunt resistor but uses a wire instead of the shunt resistor, thereby miniaturizing the battery protection IC and reducing the cost.

또한, 길이가 긴 와이어 부분을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다. 또한, 와이어 본딩을 위한 도전패드를 별도로 제공함으로써, 본딩을 위한 공간을 확보함으로써 공정 불량의 발생 빈도를 저감시킬 수 있다.In addition, by removing the wire portion having a long length, it is possible to reduce the possibility of occurrence of defects due to the wire sweep. Further, by separately providing a conductive pad for wire bonding, a space for bonding can be secured, thereby reducing the occurrence frequency of a process defect.

도 1은 본 발명의 일 실시예에 따른 배터리 보호회로를 나타낸다.
도 2는 본 발명의 비교 실시예에 따른 배터리 보호 IC 장치를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 배터리 보호 IC 장치의 구조를 나타낸다.
도 4는 도 3에 도시한 배터리 보호 IC 장치를 변형한, 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치를 설명하기 위한 도면이다.1 shows a battery protection circuit according to an embodiment of the present invention.
2 shows a battery protection IC device according to a comparative example of the present invention.
3 shows a structure of a battery protection IC device according to an embodiment of the present invention.
FIG. 4 is a view for explaining a battery protection IC device according to another embodiment of the present invention, which is a modification of the battery protection IC device shown in FIG.

이하, 본 발명의 실시예를 첨부한 도면을 참고하여 설명한다. 그러나 본 발명은 본 명세서에서 설명하는 실시예에 한정되지 않으며 여러 가지 다른 형태로 구현될 수 있다. 본 명세서에서 사용되는 용어는 실시예의 이해를 돕기 위한 것이며, 본 발명의 범위를 한정하고자 의도된 것이 아니다. 또한, 이하에서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein, but may be implemented in various other forms. The terminology used herein is for the purpose of understanding the embodiments and is not intended to limit the scope of the present invention. Also, the singular forms as used below include plural forms unless the phrases expressly have the opposite meaning.

도 1은 본 발명의 일 실시예에 따른 배터리 보호회로(100)를 나타낸다.1 shows a battery protection circuit 100 according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 배터리 보호회로(100)는 배터리 셀에 연결되기 위한 단자들(B+,B-), 충전시에는 충전기에 연결되고, 방전시에는 배터리 전원에 의하여 동작되는 전자기기(예, 휴대단말기 등)와 연결되기 위한 단자들(P+,P-)을 구비한다.1, the battery protection circuit 100 includes terminals B + and B- connected to a battery cell, an electronic device (not shown) connected to a charger when charged, and an electronic device (P +, P-) to be connected to the portable terminal (e.g., portable terminal, etc.).

이때, 배터리 보호회로(100)는 제1 FET(FET1)와 제2 FET(FET2), 프로텍션 IC(120), 저항(R1, R2), 션트저항(Shunt Resistor)(Rshunt), 및 커패시터(C1) 간의 연결구조를 가질 수 있다.At this time, the battery protection circuit 100 includes a first FET (FET1) and a second FET (FET2), a protection IC 120, resistors R1 and R2, a shunt resistor Rshunt, and a capacitor C1 ). ≪ / RTI >

제1 FET(FET1)과 상기 제2 FET(FET2)는 드레인 공통 구조를 가지며, 하나의 칩 안에 드레인 공통구조의 제1 FET(FET1)와 제2 FET(FET2)가 내장된 듀얼 FET 칩(110)의 형태로 구비될 수 있다. 이때, 제1 FET(FET1)의 소스단자(S1)는 상기 션트저항(Rshunt)과 연결되고, 상기 제2 FET(FET2)의 소스단자(S2)는 제2 저항(R2)과 연결될 수 있다.The first FET (FET1) and the second FET (FET2) have a drain common structure, and a dual FET chip 110 (FET) having a first FET (FET1) and a second FET As shown in FIG. At this time, the source terminal S1 of the first FET (FET1) may be connected to the shunt resistor Rshunt, and the source terminal S2 of the second FET (FET2) may be connected to the second resistor R2.

프로텍션 IC(120)는 전압인가단자(VDD단자), 접지기준단자(VSS), 감지단자(V-), 방전차단신호 출력단자(DO), 충전차단신호 출력단자(CO), 및 과전류감지단자(Rsense)를 구비할 수 있다.The protection IC 120 includes a voltage application terminal VDD terminal, a ground reference terminal VSS, a detection terminal V-, a discharge cutoff signal output terminal DO, a charge cutoff signal output terminal CO, (Rsense).

전압인가단자(VDD)는 제1 저항(R1)을 통하여 배터리의 (+)단자(B+)와 연결되고 제1 노드(n1)를 통해 충전전압 또는 방전전압이 인가되는 전압인가와 배터리 전압을 감지하는 단자일 수 있다.The voltage application terminal VDD is connected to the (+) terminal B + of the battery through the first resistor R 1 and detects the voltage applied to the charge voltage or the discharge voltage through the first node n 1, .

접지기준단자(VSS)는 전압인가단자(VDD), 프로텍션IC(110) 내부의 동작전압에 대한 기준이 되는 단자일 수 있다.The ground reference terminal VSS may be a reference terminal for the operation voltage of the protection IC 110 and the voltage application terminal VDD.

감지단자(V-)는 충방전 및 과전류의 유입 상태를 감지하는 단자이며, 과전류감지단자(Rsense)는 과전류가 유입되는 상태를 상기 감시단자(V-)의 경우보다 더 정밀하게 감지하기 위한 단자일 수 있다.The sensing terminal V- is a terminal for detecting the charging / discharging and the overcurrent input state. The overcurrent sensing terminal Rsense is a terminal for sensing the state of the overcurrent more accurately than the monitoring terminal V- Lt; / RTI >

방전차단신호 출력단자(DO)는 과방전 상태에서 제1 FET(FET1)를 오프(OFF)시키기 위한 단자이며, 충전차단신호 출력단자(CO)는 과충전 상태에서 제2 FET(FET2)를 오프시키기 위한 단자일 수 있다.The discharge cutoff signal output terminal DO is a terminal for turning off the first FET FET1 in an overdischarged state and the charge cutoff signal output terminal CO is for turning off the second FET FET2 in an overcharged state Lt; / RTI >

프로텍션 IC(120)는 상기 과전류감지단자(Rsense)를 통하여 상기 션트저항(Rshunt)의 전압 값을 감지하도록 되어 있을 수 있다. 이때, 과전류가 감지되는 경우, 충전 및 방전 과전류를 차단하게 된다. 상기 과전류감지단자(Rsense)를 통한 차단방식은 상기 감지단자(V-)를 통해 감지된 값을 이용하는 차단하는 방식과 동일하게 설정될 수 있다.The protection IC 120 may sense the voltage value of the shunt resistor Rshunt through the overcurrent sensing terminal Rsense. At this time, when the overcurrent is detected, the charging and discharging overcurrent is cut off. The cut-off mode via the over-current detection terminal Rsense may be set to be the same as the cut-off mode using the value sensed through the sense terminal V-.

배터리 보호회로(100)에서 배터리 방전 시, 과방전 상태에 이르게 되면 프로텍션 IC(120)는 DO 단자는 로우(Low)-상태가 되어 제1 FET(FET1)를 오프시키도록 되어 있다. 반대로 과충전 상태에 이르게 되면 CO 단자가 로우-상태가 되어 제2 FET(FET2)를 오프시키도록 되어 있다. 그리고 과전류가 흐르는 경우, 충전 시에는 제2 FET(FET2)를 오프시키도록 되어 있으며, 방전 시에는 제1 FET(FET1)를 오프시키도록 구성되어 있다.When the battery protection circuit 100 reaches the overdischarge state when the battery is discharged, the protection IC 120 is turned to the low-level state to turn off the first FET (FET1). Conversely, when the overcharge state is reached, the CO terminal is brought to a low-state to turn off the second FET (FET2). When the overcurrent flows, the second FET (FET2) is turned off at the time of charging, and the first FET (FET1) is turned off at the time of discharging.

프로텍션 IC(120)의 내부는 기준전압 설정부, 기준전압과 충방전 전압을 비교하기 위한 비교부, 과전류 검출부, 및 충방전 검출부를 구비하고 있다. 여기서 충전 및 방전상태의 판단 기준은 유저가 요구하는 스펙(Spec)으로 변경이 가능하며 그 정해진 기준에 따라 프로텍션 IC(120)의 각 단자별 전압차를 인지하여 충ㆍ방전 상태를 판정한다.The inside of the protection IC 120 includes a reference voltage setting section, a comparison section for comparing the reference voltage with the charge / discharge voltage, an overcurrent detection section, and a charge / discharge detection section. Here, the criterion for determining the charging and discharging states can be changed to the specifications required by the user, and the charge / discharge state is determined by recognizing the voltage difference of each terminal of the protection IC 120 according to the predetermined criterion.

상기 션트저항(Rshunt)은 프로텍션 IC(120)의 상기 과전류감지단자(Rsense)와 상기 접지기준단자(VSS) 사이에 연결되는 구조를 가질 수 있다. 또한, 상기 션트저항(Rshunt)은 접지기준단자(VSS)와 상기 제1 FET의 소스단자(S1) 사이에 연결되는 구조를 가질 수 있다. 이때, 상기 션트저항(Rshunt)의 저항 값은 대략 10~30mΩ이 사용될 수 있다. 이때, 상기 션트저항(Rshunt)은 센서 저항(sens resistor)으로도 불리며, 온도변화 등의 외부환경 변화에도 저항 값이 일정하게 유지되는 저항소자일 수 있다. 따라서 상기 션트저항(Rshunt) 및 상기 과전류감지단자(Rsense)를 더 구비함에 따라, 종래의 경우보다 과전류의 차단범위를 일정하게 할 수 있으며, 보다 고정밀한 차단이 가능해지는 것이다.The shunt resistor Rshunt may be connected between the overcurrent sensing terminal Rsense of the protection IC 120 and the ground reference terminal VSS. Also, the shunt resistor Rshunt may be connected between the ground reference terminal VSS and the source terminal S1 of the first FET. At this time, the resistance value of the shunt resistor Rshunt may be approximately 10 to 30 mΩ. At this time, the shunt resistor Rshunt is also referred to as a sensor resistor, and may be a resistance device whose resistance value is kept constant even when the external environment changes, such as a temperature change. Therefore, since the shunt resistor Rshunt and the overcurrent sensing terminal Rsense are further included, the cutoff range of the overcurrent can be made constant, and more precise cutoff becomes possible.

상기 제1 저항(R1)과 상기 커패시터(C1)는 프로텍션 IC(120)의 공급전원의 변동을 안정시키는 역할을 한다. 제1 저항(R1)은 배터리의 전원(V1) 공급노드인 제1 노드(n1)와 프로텍션 IC(120)의 상기 전압인가단자(VDD) 사이에 연결되도록 되어 있다. 그리고 상기 커패시터(C1)는 프로텍션 IC(120)의 상기 전압인가단자(VDD)와 기준 단자(VSS) 사이에 연결되도록 되어 있다. 이때, 제1 저항(R1)의 값을 크게 하면 전압 검출 시 프로텍션 IC(120) 내부에 침투되는 전류에 의해서 검출전압이 높아지기 때문에 제1 저항(R1)의 값은 1KΩ 이하의 적당한 값으로 설정되어야 한다. 또한 안정된 동작을 위해서 상기 커패시터(C1)의 값은 0.01μF 이상의 적당한 값을 가진다.The first resistor (R1) and the capacitor (C1) serve to stabilize the variation of the power supply of the protection IC (120). The first resistor R1 is connected between the first node n1 serving as a power supply V1 supply terminal of the battery and the voltage application terminal VDD of the protection IC 120. [ The capacitor C1 is connected between the voltage application terminal VDD of the protection IC 120 and the reference terminal VSS. At this time, when the value of the first resistor R1 is increased, the detection voltage becomes higher due to the current penetrated into the protection IC 120 at the time of voltage detection, so that the value of the first resistor R1 should be set to an appropriate value of 1 K? do. Also, for stable operation, the value of the capacitor C1 has an appropriate value of 0.01 mu F or more.

그리고 제1 저항(R1)과 제2 저항(R2)은 프로텍션 IC(120)의 절대 최대정격을 초과하는 고전압 충전기 또는 충전기가 거꾸로 연결되는 경우 전류 제한 저항이 된다. 제2 저항(R2)은 프로텍션 IC(120)의 V- 단자와 상기 제2 FET(FET2)의 소스단자(S2)가 연결된 제2 노드(n2) 사이에 연결된다. 제1 저항(R1)과 제2 저항(R2)은 전원소비의 원인이 될 수 있으므로 통상 제1 저항(R1)과 제2 저항(R2)의 저항 값의 합은 1KΩ 보다 크게 설정된다. 그리고 제2 저항(R2)의 값이 너무 크다면 과충전 차단 후에 복귀가 일어나지 않을 수 있으므로, 제2 저항(R2)의 값은 10KΩ 또는 그 이하의 값으로 설정될 수 있다.The first resistor R1 and the second resistor R2 are current limiting resistors when the high voltage charger or charger, which exceeds the absolute maximum rating of the protection IC 120, is connected upside down. The second resistor R2 is connected between the V- terminal of the protection IC 120 and the second node n2 to which the source terminal S2 of the second FET FET2 is connected. The sum of the resistance values of the first resistor R1 and the second resistor R2 is generally set to be larger than 1 K? Since the first resistor R1 and the second resistor R2 may cause power consumption. If the value of the second resistor R2 is too large, the return may not occur after the overcharge cutoff, so that the value of the second resistor R2 may be set to a value of 10K or less.

도 2는 실시예에 따른 배터리 보호 IC 장치(200)를 나타낸다.2 shows a battery protection IC device 200 according to an embodiment.

도 2에 도시한 바와 같이, 배터리 보호 IC 장치(200)는 칩 적층을 위한 칩 영역(102)과 상기 칩 영역(102)의 가장자리 부위에 서로 이격되어 배치되는 복수 개의 도전형 영역들(10, 20, 30, 40, 50, 60)을 구비하는 베이스 기판(101)에 듀얼 FET 칩(110), 프로텍션(Protection) IC(120), 션트저항(Shunt Resistor)(Rshunt)이 배치되는 구조를 가질 수 있다.2, the battery protection IC device 200 includes a chip region 102 for chip stacking and a plurality of conductive regions 10, 10 disposed spaced apart from each other at edge portions of the chip region 102. [ A protection IC 120 and a shunt resistor Rshunt are disposed on a base substrate 101 having a plurality of FETs 20, 30, 40, 50 and 60 .

베이스 기판(101)의 칩 영역(102)에는 공통 드레인 구조의 제1 FET(FET1) 및 제2 FET(FET2)를 내장한 듀얼 FET 칩(110)이 배치될 수 있다. 듀얼 FET 칩(110)은 제1 FET(FET1)의 게이트단자(G1) 및 소스단자(S1)와 제2 FET(FET2)의 게이트 단자(G2) 및 소스단자(S1)를 상부에 구비한 구조를 가질 수 있다.A dual FET chip 110 including a first FET (FET1) and a second FET (FET2) having a common drain structure may be disposed in the chip region 102 of the base substrate 101. [ The dual FET chip 110 has a structure in which the gate terminal G1 and the source terminal S1 of the first FET FET1 and the gate terminal G2 and the source terminal S1 of the second FET Lt; / RTI >

이때, 베이스 기판(101)은 리드프레임(Leadframe), 인쇄회로기판(Printed Circuit Board), 및 연성회로기판(Flexible Printed Circuit Board) 중에서 선택된 어느 하나가 사용될 수 있으며, 이외에 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 잘 알려진 기판들도 사용이 가능할 수 있다.The base substrate 101 may be a lead frame, a printed circuit board, or a flexible printed circuit board. In addition, Substrates well known to those of ordinary skill in the art may also be usable.

그리고 듀얼 FET 칩(110)의 상부면에 적층되는 방식으로, 프로텍션 IC(120)가 배치될 수 있다. 즉, 프로텍션 IC(120)는 듀얼 FET 칩(110) 상의 소스단자(S1, S2) 및 게이트 단자(G1, G2)가 배치된 부분을 제외한 영역(예를 들면, 중앙부위)에 적층 배치될 수 있다. 이때, 프로텍션 IC(120)과 듀얼 FET 칩(110)의 사이에는 절연을 위한 절연막이 배치될 수 있다.And the protection IC 120 may be disposed in such a manner as to be stacked on the upper surface of the dual FET chip 110. That is, the protection IC 120 may be stacked on an area (for example, a central part) excluding the part where the source terminals S1 and S2 and the gate terminals G1 and G2 are disposed on the dual FET chip 110 have. At this time, an insulating film for insulation may be disposed between the protection IC 120 and the dual FET chip 110.

통상적으로 듀얼 FET 칩(110)의 사이즈가 프로텍션 IC(120)보다는 크기 때문에, 듀얼 FET 칩(110)의 상부에 프로텍션 IC(120)를 적층하는 배치구조를 채택한다. 또한 듀얼 FET 칩(110)의 경우 열이 많이 발생하기 때문에, 상기 베이스 기판(101)을 통하여 방열을 하는 것도 가능하므로, 듀얼 FET 칩(110)은 상기 베이스 기판(101)에 가장 인접 배치되는 것이 유리할 것이다.Since the size of the dual FET chip 110 is larger than that of the protection IC 120, a configuration in which the protection IC 120 is stacked on top of the dual FET chip 110 is adopted. Since the dual FET chip 110 generates a large amount of heat, it is possible to dissipate heat through the base substrate 101, so that the dual FET chip 110 is disposed closest to the base substrate 101 It will be advantageous.

프로텍션 IC(120)의 방전차단신호 출력단자(DO)는 제1 FET(FET1)의 게이트 단자(G1)와 와이어 또는 배선을 통해 전기적으로 연결되고, 프로텍션 IC(120)의 충전차단신호 출력단자(CO)는 상기 제2 FET(FET2)의 게이트 단자(G2)와 와이어 또는 배선을 통해 전기적으로 연결되는 구조를 가질 수 있다.The discharge cutoff signal output terminal DO of the protection IC 120 is electrically connected to the gate terminal G1 of the first FET 1 via a wire or a wire and is connected to the charge cutoff signal output terminal CO may be electrically connected to the gate terminal G2 of the second FET (FET2) through a wire or a wire.

그리고 상기 복수의 도전형 영역들(10, 20, 30, 40, 50, 60)은 제1 도전형 영역 내지 제6 도전형 영역(10, 20, 30, 40, 50, 60)을 포함하여 칩영역(102)의 가장자리부분에 서로 이격되어 배치될 수 있다. 예컨대, 칩영역(102)의 우측 영역에는 제1 도전형 영역 내지 제3 도전형 영역(10, 20, 30)이 배치되고, 칩영역(102)의 좌측 영역에는 제4 도전형 영역 내지 제6 도전형 영역(40, 50, 60)이 배치되는 구조를 가질 수 있다. 이외에 다양한 배치구조를 가질 수 있는 것은 당연하다. 제1 도전형 영역 내지 제6 도전형 영역(10, 20, 30, 40, 50, 60)은 와이어 연결이나 상기 션트저항(Rshunt)의 배치가 용이하도록 그 위치나 크기 또는 형상이 다양하게 변경 가능하다.The plurality of conductive regions 10, 20, 30, 40, 50, and 60 may include a first conductive type region to a sixth conductive type region 10, 20, 30, 40, And may be spaced apart from each other at the edge portion of the region 102. For example, the first conductive type region to the third conductive type region 10, 20, and 30 are disposed in the right region of the chip region 102, and the fourth conductive type region to the sixth And the conductive type regions 40, 50, and 60 are disposed. It is of course possible to have a variety of layout structures in addition to this. The positions, sizes, and shapes of the first to sixth conductive type regions 10, 20, 30, 40, 50, and 60 may be varied in order to facilitate wire connection or placement of the shunt resistor Rshunt Do.

제1 도전형 영역(10)은 프로텍션 IC(120)의 감시단자(V-)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제1 외부연결단자(1)를 구성할 수 있다.The first conductive type region 10 is electrically connected to the monitoring terminal V- of the protection IC 120 through a wire or wiring and a part of the first conductive type region 10 protrudes outside the battery IC device 100, The first external connection terminal 1 can be formed.

제2 도전형 영역(20)은 상기 제2 FET(FET2)의 소스단자(S2)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제2 외부연결단자(2)를 구성할 수 있다.The second conductive type region 20 is electrically connected to the source terminal S2 of the second FET FET2 through a wire or a wire and a part of the second conductive type region 20 protrudes to the outside of the battery IC device 100, The second external connection terminal 2 of the first embodiment can be formed.

제3 도전형 영역(30)은 프로텍션 IC(120)의 전압인가단자(VDD)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제3 외부연결단자(3)를 구성할 수 있다.The third conductive type region 30 is electrically connected to the voltage application terminal VDD of the protection IC 120 through a wire or wiring and a part of the third conductive type region 30 protrudes outside the battery IC device 100, The third external connection terminal 3 of FIG.

제4 도전형 영역(40)은 프로텍션 IC(120)의 접지기준단자(VSS)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제4 외부연결단자(4)를 구성할 수 있다.The fourth conductive type region 40 is electrically connected to the ground reference terminal VSS of the protection IC 120 through a wire or wiring and a part of the fourth conductive type region 40 protrudes outside the battery IC device 100, The first external connection terminal 4 of the first embodiment can be formed.

제5 도전형 영역(50)은 제1 FET(FET1)의 소스단자(S1)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제5 외부연결단자(5)를 구성할 수 있다.The fifth conductive type region 50 is electrically connected to the source terminal S1 of the first FET FET1 through a wire or wiring and a part of the fifth conductive type region 50 protrudes outside the battery IC device 100, The fifth external connection terminal 5 of FIG.

제6 도전형 영역(60)은 프로텍션 IC(120)의 과전류감지단자(Rsense)와 와이어 또는 배선을 통해 전기적으로 연결되며, 일부가 배터리 IC 장치(100)의 외부로 돌출되어 배터리 IC 장치(100)의 제6 외부연결단자(6)를 구성할 수 있다.The sixth conductive type region 60 is electrically connected to the overcurrent sensing terminal Rsense of the protection IC 120 through a wire or wiring and a part of the sixth conductive type region 60 protrudes outside the battery IC device 100, The sixth external connection terminal 6 of FIG.

이상의 전기적 연결구조에서 와이어를 통해 연결되는 경우에는 전도성을 좋게 하고 빠른 신호전송을 위해 여러 개의 와이어를 통해 연결하는 것도 가능하다.In the case of the above-described electrical connection structure, if it is connected through a wire, it is possible to connect the terminal through a plurality of wires in order to improve conductivity and to transmit a signal quickly.

상기 션트저항(Rshunt)은 제4 도전형 영역(40)에 구성된 제4 외부연결단자(40)와 제6 도전형 영역(60)에 구성된 제6 외부연결단자(6) 사이를 연결하도록 배치될 수 있다. 이때, 제4 도전형 영역(40)과 제6 도전형 영역(60) 사이는 상기 션트저항(Rshunt)의 직접연결이 용이하도록 이격거리나 영역의 크기 등이 적절하게 조절될 수 있으며 상기 션트저항(Rshunt)의 사이즈도 조절될 수 있다.The shunt resistor Rshunt is arranged to connect between the fourth external connection terminal 40 formed in the fourth conductive type region 40 and the sixth external connection terminal 6 configured in the sixth conductive type region 60 . At this time, the distance between the fourth conductive type region 40 and the sixth conductive type region 60 can be appropriately adjusted so that the direct connection of the shunt resistor Rshunt is facilitated, The size of the Rshunt can also be adjusted.

그러나 상술한 구성에 따르면, 별도로 큰 크기의 션트저항(Rshunt)이 포함되어야만 하며, 이에 따라, 충, 방전 과전류 보호 동작을 수행할 수 있다. 따라서 배터리 보호회로의 면적이 커지게 된다. 이때, 별도로 큰 크기의 션트저항(Rshunt)이 포함된 배터리 보호회로는 소형화와 원가 절감이 어렵다는 단점이 있다. 또한 길이가 긴 와이어를 사용함에 따라 와이어 스윕(Wire sweep)에 의한 불량 발생 가능성이 높다는 단점이 있다.However, according to the above-described configuration, a shunt resistor Rshunt having a large size must be separately included, thereby performing charging and discharging overcurrent protection operations. Therefore, the area of the battery protection circuit becomes large. At this time, a battery protection circuit including a large-sized shunt resistor (Rshunt) is disadvantageous in downsizing and cost reduction. In addition, there is a disadvantage that a wire sweep causes a high possibility of failure due to the use of a long wire.

이를 해결하기 위해, 본 발명에서는 션트저항(Rshunt)을 대체할 수 있는 와이어를 이용한 배터리 보호 IC 장치를 제공하고자 한다.In order to solve this problem, the present invention provides a battery protection IC device using a wire that can replace the shunt resistor (Rshunt).

이하, 도 3을 참고하여 본 발명의 일 실시예에 따른 배터리 보호 IC 장치(300)에 대해 설명한다.Hereinafter, a battery protection IC device 300 according to an embodiment of the present invention will be described with reference to FIG.

도 3은 본 발명의 일 실시예에 따른 배터리 보호 IC 장치(300)를 나타낸다.3 shows a battery protection IC device 300 according to an embodiment of the present invention.

도 3에 도시한 배터리 보호 IC 장치(300)는, 도 2에 도시한 바와 같이, 칩 영역(101)과 복수 개의 도전형 영역들(10, 20, 30, 41)을 구비하는 베이스 기판(101)에 듀얼 FET 칩(110), 프로텍션 IC(120), 션트저항(Rshunt)이 배치되는 구조를 가질 수 있다. 이때, 듀얼 FET 칩(110) 및 프로텍션 IC(12)의 구성 및 역할은 도 2에서 상술한 바와 동일한 구성을 가지며 그에 따른 역할 또한 동일할 수 있다. 이때, 복수 개의 도전형 영역들(10, 20, 30, 41)은 복수 개의 도전형 영역들(10, 20, 30, 41) 각각의 일부가 배터리 IC 장치(300)의 외부로 돌출되어 구성된 제1 내지 제4 외부연결단자(1, 2, 3, 4)를 구성할 수 있다.The battery protection IC device 300 shown in FIG. 3 includes a base substrate 101 having a chip region 101 and a plurality of conductive regions 10, 20, 30 and 41, as shown in FIG. The dual FET chip 110, the protection IC 120, and the shunt resistor Rshunt may be disposed on the semiconductor chip 110. [ At this time, the configuration and role of the dual FET chip 110 and the protection IC 12 have the same configuration as described above with reference to FIG. 2, and their roles can also be the same. At this time, the plurality of conductive regions 10, 20, 30, and 41 are formed such that a part of each of the plurality of conductive regions 10, 20, 30, and 41 protrudes to the outside of the battery IC device 300 1 to 4 external connection terminals 1, 2, 3, and 4, respectively.

이때, 본 발명의 실시예에서, 도전형 영역(10, 20, 30, 41)은 '도전패드'라는 용어로 지칭될 수도 있다. 또는, 도전형 영역(10, 20, 30, 41)과 도전형 영역(10, 20, 30, 41) 각각의 일부가 배터리 IC 장치(300)의 외부로 돌출되어 구성된 외부연결단자(1, 2, 3, 4)를 모두 포함하여 '도전패드'라는 용어로 지칭할 수도 있다.At this time, in the embodiment of the present invention, the conductive type regions 10, 20, 30, and 41 may be referred to as a 'conductive pad'. Alternatively, the external connection terminals 1, 2 (1, 2, 30, 41) each formed by partially projecting the conductive type regions 10, 20, 30, 41 and the conductive type regions 10, , 3, 4) may be referred to as the term " conductive pad ".

이때, 도 3을 도 2와 비교하여 설명하면, 도 2에 도시한 배터리 보호 IC 장치(200)에서는, 배터리 보호 IC 장치(200)의 외부로 돌출되어 구성되어 있는 제4 외부연결단자(4)와 제6 외부연결단자(6) 사이에 연결되어 있는 별도의 션트저항(Rshunt)을 구비하도록 되어 있다. 그리고 복수 개의 도전형 영역들(10, 20, 30, 40, 50, 60)이 프로텍션 IC(120)에 구비되어 있는 단자들(V-, S2, VDD, VSS, S1, Rsense)과 각각 연결되는 구조를 가질 수 있다.3, the battery protection IC device 200 shown in FIG. 2 includes a fourth external connection terminal 4 protruded to the outside of the battery protection IC device 200, And a separate shunt resistor Rshunt connected between the sixth external connection terminal 6 and the sixth external connection terminal 6. The plurality of conductive regions 10, 20, 30, 40, 50, and 60 are connected to the terminals V-, S2, VDD, VSS, S1, and Rsense of the protection IC 120 Structure.

반면, 도 3에 도시한 배터리 보호 IC 장치(300)에서는, 기존의 내부적으로 본딩(Bonding)되어 있는 와이어(71)의 도선 저항을 이용하여 상기 션트저항을 대신하도록 되어 있을 수 있다.On the other hand, in the battery protection IC device 300 shown in FIG. 3, the shunt resistor may be replaced with a wire resistance of an existing internally bonded wire 71.

도 3에 도시한 바와 같이, 복수 개의 도전형 영역들(10, 20, 30, 41) 중 제4 도전형 영역(41)은 제1 FET(FET1)의 소스단자(S1)와 복수 개(ex: 4개)의 와이어(71)를 통해 전기적으로 연결될 수 있다. 이때, 제4 도전형 영역(41)은 복수 개의 와이어(71)를 접합하기에 충분한 면적을 가지고 있을 수 있다. 또한 제4 도전형 영역(41)은 프로텍션 IC(120)의 접지기준단자(VSS)와 제1 와이어(72)를 통해 전기적으로 연결될 수 있다. 그리고 제1 FET(FET1)의 소스단자(S1)는 프로텍션 IC(120)의 과전류감지단자(Rsense)와 제2 와이어(73)를 통해 전기적으로 연결될 수 있다. 이때, 복수 개의 와이어(71), 제1 와이어(72), 및 제2 와이어(73)는 배선을 이용하여 구현될 수도 있다. 3, the fourth conductive type region 41 of the plurality of conductive type regions 10, 20, 30, and 41 is connected to the source terminal S1 of the first FET (FET1) : 4) of wires 71. [0050] FIG. At this time, the fourth conductivity type region 41 may have an area sufficient to bond the plurality of wires 71. The fourth conductive type region 41 may be electrically connected to the ground reference terminal VSS of the protection IC 120 through the first wire 72. The source terminal S1 of the first FET FET1 may be electrically connected to the overcurrent sensing terminal Rsense of the protection IC 120 via the second wire 73. [ At this time, the plurality of wires 71, the first wires 72, and the second wires 73 may be implemented using wires.

이와 같은 구성에 따라, 복수 개의 와이어(71)가 상기 션트저항의 역할을 수행할 수 있다. 즉, 상기 션트저항의 역할을 하는 복수 개의 와이어(71)의 일단부는 칩영역(101)에 배치된 프로텍션 IC(120)에 존재하는 상기 과전류감지단자(Rsense)에 직접 연결되고, 복수 개의 와이어(71)의 타단부는 프로텍션 IC(120)에 존재하는 상기 접지기준단자(VSS)에 제4 도전형 영역(41)을 거쳐 연결되는 형태를 가질 수 있다. 이때, 상기 과전류감지단자(Rsense)와 제1 FET(FET1)의 소스단자(S1)는 전기적으로 단락되어 있으며, 복수 개의 와이어(71)의 일단부는 제1 FET(FET1)의 소스단자(S1)에 직접 연결될 수 있다. 이때, 제1 FET(FET1)의 소스단자(S1)는 복수 개의 와이어(71)를 접합하기에 충분한 면적을 가지고 있을 수 있다.According to this configuration, the plurality of wires 71 can serve as the shunt resistor. That is, one end of the plurality of wires 71 serving as the shunt resistor is directly connected to the overcurrent sensing terminal Rsense existing in the protection IC 120 disposed in the chip region 101, 71 may be connected to the ground reference terminal VSS existing in the protection IC 120 via the fourth conductive type region 41. [ At this time, the overcurrent sensing terminal Rsense and the source terminal S1 of the first FET FET1 are electrically short-circuited, and one end of the plurality of wires 71 is connected to the source terminal S1 of the first FET FET1, Lt; / RTI > At this time, the source terminal S1 of the first FET (FET1) may have an area enough to bond the plurality of wires 71. [

이때, 도 2에 도시된 제5 도전형 영역(50)과 제6 도전형 영역(60)은, 도 3에 따른 배터리 보호 IC 장치(300)에서는 불필요한 구성이므로 제5 도전형 영역(50) 및 제6 도전형 영역(60)에 각각 구성되어 있는 제5 외부연결단자(5) 및 제6 외부연결단자(6)는 제거될 수 있다.Since the fifth conductive type region 50 and the sixth conductive type region 60 shown in FIG. 2 are unnecessary in the battery protection IC device 300 shown in FIG. 3, the fifth conductive type region 50 and the sixth conductive type region 60 shown in FIG. The fifth external connection terminal 5 and the sixth external connection terminal 6 respectively formed in the sixth conductive type region 60 can be removed.

또한, 도 2에서는 제4 외부연결단자(4)와 제6 외부연결단자(6) 사이에 큰 크기의 별도의 션트저항(Rshunt)이 연결되어 있는 구성을 갖는 반면, 도 3에서는 기존의 내부적으로 본딩된 와이어의 도선 저항을 이용하여 상기 션트저항의 역할을 대신하도록 구성되어 있으므로 소형화 및 원가 절감이 가능할 수 있다는 장점이 있다. 또한, 길이가 긴 와이어 부분을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다.In FIG. 2, a separate shunt resistor Rshunt having a large size is connected between the fourth external connection terminal 4 and the sixth external connection terminal 6, whereas in FIG. 3, Since the wire resistance of the bonded wire is used to replace the role of the shunt resistor, miniaturization and cost reduction can be achieved. In addition, by removing the wire portion having a long length, it is possible to reduce the possibility of occurrence of defects due to the wire sweep.

한편, 도 4를 참고하여 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치(400)에 대해 설명한다.4, a battery protection IC device 400 according to another embodiment of the present invention will be described.

도 4는 도 3에 도시한 배터리 보호 IC 장치(300)을 변형한, 본 발명의 다른 실시예에 따른 배터리 보호 IC 장치(400)를 설명하기 위한 도면이다.4 is a view for explaining a battery protection IC device 400 according to another embodiment of the present invention in which the battery protection IC device 300 shown in FIG. 3 is modified.

도 4에 도시한 배터리 보호 IC 장치(400)는 도 3에 도시한 배터리 보호 IC 장치(300)의 구성요소 및 각 구성요소의 역할이 동일할 수 있다.The battery protection IC device 400 shown in FIG. 4 may have the same functions as those of the battery protection IC device 300 shown in FIG.

다만, 도 4에 도시한 배터리 보호 IC 장치(400)에서는 제2 도전형 영역(22)이 복수 개(ex: 2개)의 도전형 영역이 결합된 형태일 수 있으며, 제4 도전형 영역(42)이 복수 개의 도전형 영역이 결합된 형태일 수 있다.In the battery protection IC device 400 shown in FIG. 4, the second conductivity type region 22 may have a plurality of (ex: two) conductivity type regions coupled together, and the fourth conductivity type region 42 may be a combination of a plurality of conductive regions.

이때, 제2 도전형 영역(22)은 제2 FET(FET2)의 소스단자(S2)에 복수 개(ex: 4개)의 와이어 또는 배선을 통해 전기적으로 연결될 수 있다. 그리고 제4 도전형 영역(42)은 제1 FET(FET1)의 소스단자(S1)에 복수 개(ex: 4개)의 와이어(또는 배선)(71)를 통해 전기적으로 연결될 수 있다.At this time, the second conductivity type region 22 may be electrically connected to the source terminal S2 of the second FET (FET2) through a plurality of wires (ex: four wires) or wiring. The fourth conductive type region 42 may be electrically connected to the source terminal S1 of the first FET FET1 through a plurality of wires (or wires) 71 (ex: four).

이때, 제4 도전형 영역(42)과 제1 FET(FET1)의 소스단자(S1) 사이에 연결되는 복수 개의 와이어(71)는, 도 3에서 설명한 바와 같이, 상기 션트저항(Rshunt)의 역할을 하도록 되어 있을 수 있다. At this time, the plurality of wires 71 connected between the fourth conductive type region 42 and the source terminal S1 of the first FET (FET1), as described in FIG. 3, . ≪ / RTI >

도 4와 같은 구성에 따라, 와이어(71)가 본딩되는 부분의 공간을 확보함으로써 공정 불량 발생 빈도를 저감시킬 수 있다. 또한, 기존의 내부적으로 본딩(Bonding)된 와이어의 도선 저항을 이용하여 상기 션트저항의 역할을 대신하도록 구성되어 있으므로 소형화 및 원가 절감이 가능할 수 있다는 장점이 있다. 또한, 길이가 긴 와이어 부분을 제거함으로써 와이어 스윕에 의한 불량 발생 가능성을 저감시킬 수 있다.According to the configuration as shown in Fig. 4, the space for the portion to which the wire 71 is bonded can be secured, thereby reducing the occurrence frequency of the process failure. In addition, since the wire resistance of an internally-bonded wire is used to replace the role of the shunt resistor, miniaturization and cost reduction can be achieved. In addition, by removing the wire portion having a long length, it is possible to reduce the possibility of occurrence of defects due to the wire sweep.

상술한 본 발명의 실시예들을 이용하여, 본 발명의 기술 분야에 속하는 자들은 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에 다양한 변경 및 수정을 용이하게 실시할 수 있을 것이다. 특허청구범위의 각 청구항의 내용은 본 명세서를 통해 이해할 수 있는 범위 내에서 인용관계가 없는 다른 청구항에 결합될 수 있다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the essential characteristics thereof. The contents of each claim in the claims may be combined with other claims without departing from the scope of the claims.

Claims (9)

보호 IC 및 제1 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드가 배치되어 있는 베이스기판; 및
션트저항
을 포함하며,
상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고,
상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결되는,
배터리 보호 IC 장치.A base substrate on which a protection IC and a chip including a first FET and a first conductive pad separated from the chip are disposed; And
Shunt Resistance
/ RTI >
One end of the shunt resistor is directly connected to an overcurrent sensing terminal present on the chip,
And the other end of the shunt resistor is connected to a ground reference terminal present on the chip via the first conductive pad,
Battery protection IC devices. 제1항에 있어서, 상기 제1 도전패드에는, 상기 칩 상에 존재하는 전압인가단자와 상기 제1 도전패드 사이에 연결되는 커패시터가 더 연결되도록 되어 있는, 배터리 보호 IC 장치.The battery protection IC device according to claim 1, wherein the first conductive pad is further connected to a voltage application terminal present on the chip and a capacitor connected between the first conductive pad. 제1항에 있어서, 상기 션트저항은 복수 개의 와이어로 구성되며, 상기 제1 도전패드는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.The battery protection IC device according to claim 1, wherein the shunt resistor comprises a plurality of wires, and the first conductive pad has an area sufficient to bond the plurality of wires. 제1항에 있어서, 상기 칩에는 상기 과전류감지단자 및 상기 제1 FET의 일단자가 배치되어 있으며, 상기 과전류감지단자와 상기 제1 FET의 일단자는 전기적으로 단락되어 있으며, 상기 션트저항의 일단부는 상기 제1 FET의 일단자에 직접 연결되어 있는, 배터리 보호 IC 장치.The semiconductor device according to claim 1, wherein one end of the overcurrent sensing terminal and one end of the first FET are electrically short-circuited, and one end of the shunt resistor is connected to the overcurrent sensing terminal And is directly connected to a terminal of the first FET. 제4항에 있어서, 상기 션트저항은 복수 개의 와이어로 구성되며, 상기 제1 FET의 일단자는 상기 복수 개의 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.5. The battery protection IC device according to claim 4, wherein the shunt resistor comprises a plurality of wires, and one end of the first FET has an area sufficient to bond the plurality of wires. 제1항에 있어서,
상기 베이스기판에는 상기 칩과 분리되어 있는 복수 개의 도전패드가 더 배치되어 있으며,
상기 칩에는 감시단자, 전압인가단자, 제2 FET의 일단자가 배치되어 있으며,
상기 복수 개의 도전패드에는 각각 상기 감시단자, 상기 제2 FET의 일단자, 및 전압인가단자가 연결되는,
배터리 보호 IC 장치.The method according to claim 1,
The base substrate further includes a plurality of conductive pads separated from the chip,
The chip is provided with a monitoring terminal, a voltage applying terminal, and one end of a second FET,
Wherein the plurality of conductive pads are respectively connected to the monitoring terminal, one terminal of the second FET, and a voltage application terminal,
Battery protection IC devices. 보호 IC, 제1 FET, 및 제2 FET를 포함하는 칩 및 상기 칩과 분리되어 있는 제1 도전패드 및 제2 도전패드가 배치되어 있는 베이스기판; 및 션트저항을 포함하며,
상기 션트저항의 일단부는 상기 칩 상에 존재하는 과전류감지단자에 직접 연결되고,
상기 션트저항의 타단부는 상기 칩 상에 존재하는 접지기준단자에 상기 제1 도전패드를 거쳐 연결되며,
상기 제1 도전패드와 상기 제2 도전패드는 베이스기판에 배치되어 있는 복수 개의 도전형 영역이 결합된 형태를 갖도록 되어 있는,
배터리 보호 IC 장치.A base substrate on which a chip including a protection IC, a first FET, and a second FET and a first conductive pad and a second conductive pad separated from the chip are disposed; And a shunt resistor,
One end of the shunt resistor is directly connected to an overcurrent sensing terminal present on the chip,
The other end of the shunt resistor is connected to a ground reference terminal present on the chip via the first conductive pad,
Wherein the first conductive pad and the second conductive pad have a plurality of conductive regions arranged in a base substrate,
Battery protection IC devices. 제7항에 있어서, 상기 션트저항은 복수 개의 제1 와이어로 구성되며, 상기 제1 도전패드는 상기 복수 개의 제1 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.8. The battery protection IC device of claim 7, wherein the shunt resistor comprises a plurality of first wires, and the first conductive pads have a sufficient area to bond the plurality of first wires. 제7항에 있어서, 상기 제2 FET의 일단자는 복수 개의 제2 와이어를 통해 상기 제2 도전패드에 연결되며, 상기 제2 도전패드는 상기 복수 개의 제2 와이어를 접합하기에 충분한 면적을 가지고 있는, 배터리 보호 IC 장치.The method of claim 7, wherein one end of the second FET is connected to the second conductive pad via a plurality of second wires, and the second conductive pad has an area sufficient to bond the plurality of second wires , Battery protection IC devices.
KR1020140061687A 2014-05-22 2014-05-22 Battery protection IC with shunt resistor made of wire KR101594783B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140061687A KR101594783B1 (en) 2014-05-22 2014-05-22 Battery protection IC with shunt resistor made of wire
PCT/KR2015/002246 WO2015178573A1 (en) 2014-05-22 2015-03-09 Battery protecting ic device having shunt resistor using wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061687A KR101594783B1 (en) 2014-05-22 2014-05-22 Battery protection IC with shunt resistor made of wire

Publications (2)

Publication Number Publication Date
KR20150134650A true KR20150134650A (en) 2015-12-02
KR101594783B1 KR101594783B1 (en) 2016-02-18

Family

ID=54554209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061687A KR101594783B1 (en) 2014-05-22 2014-05-22 Battery protection IC with shunt resistor made of wire

Country Status (2)

Country Link
KR (1) KR101594783B1 (en)
WO (1) WO2015178573A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018296A (en) * 2016-08-12 2018-02-21 미쓰미덴기가부시기가이샤 Battery protection apparatus
KR20180047178A (en) * 2016-10-31 2018-05-10 주식회사 엘지화학 Battery protection circuit for common use of csr supporting ic
KR20190010015A (en) * 2017-07-20 2019-01-30 주식회사 엘지화학 Apparatus and method for detecting ovr current

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071798A (en) * 2009-12-21 2011-06-29 주식회사 아이티엠반도체 One chip layout structure of battery protection circuits
KR101054890B1 (en) * 2010-05-24 2011-08-05 주식회사 아이티엠반도체 Bonding pad layout structure of battery protection circuits
KR20120045891A (en) * 2010-11-01 2012-05-09 주식회사 아이티엠반도체 Packaging layout structure of battery protection circuits
KR101305468B1 (en) * 2011-12-07 2013-09-06 주식회사 아이티엠반도체 Battery protection circuits and one chip layout structure of battery protection circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110071798A (en) * 2009-12-21 2011-06-29 주식회사 아이티엠반도체 One chip layout structure of battery protection circuits
KR101054890B1 (en) * 2010-05-24 2011-08-05 주식회사 아이티엠반도체 Bonding pad layout structure of battery protection circuits
KR20120045891A (en) * 2010-11-01 2012-05-09 주식회사 아이티엠반도체 Packaging layout structure of battery protection circuits
KR101305468B1 (en) * 2011-12-07 2013-09-06 주식회사 아이티엠반도체 Battery protection circuits and one chip layout structure of battery protection circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018296A (en) * 2016-08-12 2018-02-21 미쓰미덴기가부시기가이샤 Battery protection apparatus
KR20180047178A (en) * 2016-10-31 2018-05-10 주식회사 엘지화학 Battery protection circuit for common use of csr supporting ic
KR20190010015A (en) * 2017-07-20 2019-01-30 주식회사 엘지화학 Apparatus and method for detecting ovr current

Also Published As

Publication number Publication date
WO2015178573A1 (en) 2015-11-26
KR101594783B1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
KR101279109B1 (en) Package module of battery protection circuits
US10756550B2 (en) Battery protection circuit module and battery pack comprising same
US10840564B2 (en) Battery protection circuit module and battery pack comprising same
KR101054888B1 (en) Integrated chip arrangement of battery protection circuit
TWI565190B (en) Battery protection circuit package
KR101305468B1 (en) Battery protection circuits and one chip layout structure of battery protection circuits
KR101594783B1 (en) Battery protection IC with shunt resistor made of wire
KR101749248B1 (en) Battery protection circuit package and battery pack including the same
KR101274227B1 (en) Packaging layout structure of battery protection circuits
KR101288059B1 (en) Package module of battery protection circuits
KR101749247B1 (en) Battery protection circuits, package of battery protection circuits module and pattery pack including the same
KR101054890B1 (en) Bonding pad layout structure of battery protection circuits
KR101731415B1 (en) Battery protection circuit module and battery pack including the same
KR101771154B1 (en) Battery protection circuit module and battery pack including the same
KR101170117B1 (en) one chip structure of battery protection circuits
KR101749246B1 (en) Battery protection circuit module and battery pack including the same
KR101746762B1 (en) Battery protection circuit module and battery pack including the same
KR102220900B1 (en) Battery Protection Circuit and Battery Pack Including The Same
KR101764322B1 (en) Battery protection circuit module and battery pack including the same
KR101651273B1 (en) Battery protection circuits and package of battery protection circuits module
KR101830282B1 (en) Battery protection circuit module and battery pack including the same
KR20180085480A (en) Battery protection circuit package
KR101749249B1 (en) Package of battery protection circuits
KR101529552B1 (en) Method for measuring passive element mounted on battery protection circuit module
KR101973104B1 (en) Battery protection circuit module and battery pack including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200204

Year of fee payment: 5