KR20150129833A - 다층 코어 유기 패키지 기판 - Google Patents

다층 코어 유기 패키지 기판 Download PDF

Info

Publication number
KR20150129833A
KR20150129833A KR1020157028962A KR20157028962A KR20150129833A KR 20150129833 A KR20150129833 A KR 20150129833A KR 1020157028962 A KR1020157028962 A KR 1020157028962A KR 20157028962 A KR20157028962 A KR 20157028962A KR 20150129833 A KR20150129833 A KR 20150129833A
Authority
KR
South Korea
Prior art keywords
core
organic
layer
layers
package substrate
Prior art date
Application number
KR1020157028962A
Other languages
English (en)
Other versions
KR102048607B1 (ko
Inventor
남훈 김
중호 김
스레쉬 라말린감
폴 와이. 우
운성 권
데니스 씨.피. 렁
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20150129833A publication Critical patent/KR20150129833A/ko
Application granted granted Critical
Publication of KR102048607B1 publication Critical patent/KR102048607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 코어 유기 패키지 기판(400)은 적어도 두 개의 유기 코어층들(411, 413)을 포함하는 다층 유기 코어(409); 다층 유기 코어(409)의 상부에 형성된 제 1 복수의 빌드업층들(207); 및 다층 유기 코어(409)의 아래에 형성된 제 2 복수의 빌드업층들(207')을 포함하고, 적어도 두 개의 유기 코어층들(411, 413)은 코어 금속층(401)에 의해 분리된다.

Description

다층 코어 유기 패키지 기판{MULTI-LAYER CORE ORGANIC PACKAGE SUBSTRATE}
본 명세서에 기술된 실시예는 일반적으로 패키지 기판에 관한 것으로, 특히, 다층 코어 유기 패키지 기판에 관한 것이다.
집적 회로(integrated circuit; IC) 패키지를 제조하는데 있어서, 하나 이상의 집적 회로(IC) 다이들이 집적 회로 패키지를 형성하기 위해 패키지 기판 상에 배치될 수 있다. 패키지 기판은 하나 이상의 집적 회로(IC) 다이들을 위해 상호 접속을 제공할 뿐만 아니라, 하나 이상의 집적 회로(IC) 다이들에 기계적인 안정성을 제공하는 역할을 한다. 패키지 기판은 입출력(I/O), 전력 소스(예를 들어, 공급 전력 또는 접지), 구성 정보 등을 위해 상호 접속성을 제공할 수 있다.
IC 패키지를 제조하는데 종래에 이용된 패키지 기판 중 한 가지 타입은 단일 코어 유기 패키지 기판이다. 단일 코어 유기 패키지 기판은 유기 물질로 구성된 단일 유기 코어층, 및 단일 유기 코어층 상부 또는 아래에 형성된 하나 이상의 빌드업층(build-up layer)들을 포함한다. 하나 이상의 빌드업층들은 I/O, 전력, 구성 정보 등을 위해 상호 접속성을 제공한다. 단일 코어 유기 패키지 기판이 특정 애플리케이션들을 위한 몇몇 바람직한 특성을 가지고 있지만, 이러한 단일 코어 유기 패키지 기판은 고속 신호(예를 들어, 16 Gbps(초당 기가비트)보다 큰 신호 전송 속도)를 이용하여 동작하는 집적 회로(IC) 다이를 바람직하지 않게 만들 수 있는 몇몇 결함을 포함한다. 이러한 결함의 일부는 도체 손실 및 유전체 손실을 포함하고, 이는 고속으로 동작할 때 IC 패키지의 오류 및 바람직하지 않은 성능으로 이어질 수 있다.
제조를 위해 이용되는 패키지 기판의 다른 타입은 세라믹 패키지 기판이다. 세라믹 패키지 기판을 이용하는 하나 이상의 집적 회로(IC) 다이들의 경우, 세라믹 패키지 기판은 I/O, 전력, 구성 정보 등을 위해 상호 접속성을 제공하는 세라믹 물질을 이용하여 형성된 몇몇 세라믹 패키지층들을 포함한다. 세라믹 패키지 기판은 단일 코어 유기 패키지 기판에 비해 훨씬 더 바람직한 손실 특성을 갖기 때문에, 세라믹 패키지 기판은 고속 애플리케이션을 위해 단일 코어 유기 패키지 기판보다 바람직할 수 있다. 세라믹 패키지 기판과 연관된 유전체 손실과 도체 손실은 단일 코어 유기 패키지 기판과 연관된 것보다 상당히 작아서, 고속 애플리케이션을 위해 더욱 양호한 패키지 기판 옵션을 제공한다. 그러나, 세라믹 패키지 기판과 연관된 비용은 단일 코어 유기 패키지 기판과 연관된 것보다 상당히 클 수 있다. 부가적으로, 세라믹 패키지 기판 내의 전력 분배와 연관된 상당한 노이즈가 존재할 뿐만 아니라, 세라믹 패키지층들 사이의 크로스토크(cross-talk)도 존재할 수 있다. 또한, 세라믹 패키지 기판은 제한된 수의 세라믹 패키지층들에만 기계적 지지를 제공하는 세라믹 패키지 기판을 야기하는 불량한 보드 레벨 신뢰성을 가질 수 있다.
다층 코어 유기 패키지 기판은 적어도 두 개의 유기 코어층들을 포함하는 다층 유기 코어; 다층 유기 코어의 상부에 형성된 제 1 복수의 빌드업층들; 및 다층 유기 코어의 아래에 형성된 제 2 복수의 빌드업층들을 포함하고, 적어도 두 개의 유기 코어층들은 코어 금속층에 의해 분리된다.
선택적으로, 적어도 두 개의 유기 코어층들은 중심 유기 코어층, 및 중심 유기 코어층의 상부측 및 하부측 중 하나 상의 추가 유기 코어층을 포함할 수 있다.
선택적으로, 중심 유기 코어층의 상부측 및 하부측 중 하나 상의 추가 유기 코어층은 고속 신호 전송을 지원하기 위해 구성될 수 있다.
선택적으로, 추가 유기 코어층은 중심 유기 코어층의 두께보다 큰 두께를 가질 수 있다.
선택적으로, 적어도 두 개의 유기 코어층들은 중심 유기 코어층, 중심 유기 코어층의 상부측 상의 상부 유기 코어층, 및 중심 유기 코어층의 하부측 상의 하부 유기 코어층을 포함할 수 있다.
선택적으로, 제 1 복수의 빌드업층들 및 제 2 복수의 빌드업층들 중 적어도 하나는 금속 빌드업층 및 유전체 빌드업층을 포함할 수 있다.
선택적으로, 코어 금속층은 금속 빌드업층의 두께보다 큰 두께를 가질 수 있다.
선택적으로, 적어도 두 개의 유기 코어층들 중 하나는 유전체 빌드업층보다 큰 두께를 가질 수 있다.
선택적으로, 코어 금속층은 적어도 28 Gbps(초당 기가비트)의 고속 신호 전송 속도를 지원하도록 구성될 수 있다.
선택적으로, 적어도 두 개의 유기 코어층들은 적어도 10 개의 유기 코어층들을 포함할 수 있다.
선택적으로, 제 1 복수의 빌드업층들 및 제 2 복수의 빌드업층들 중 적어도 하나는 들어오는 고속 신호와 임피던스 정합되도록 구성될 수 있다.
선택적으로, 제 1 복수의 빌드업층들, 제 2 복수의 빌드업층들, 및 다층 유기 코어 중 적어도 하나는 I/O, 전력, 접지, 및 구성 상호 접속성 중 하나를 제공하도록 구성될 수 있다.
선택적으로, 다층 유기 코어는 집적 회로(IC) 다이를 지지하도록 구성될 수 있다.
선택적으로, 제 1 복수의 빌드업층들 및 제 2 복수의 빌드업층들 중 적어도 하나는 유기 기판을 포함할 수 있다.
선택적으로, 다층 유기 코어는 추가 코어 금속층을 더 포함할 수 있고, 적어도 두 개의 유기 코어층들은 코어 금속층 및 추가 코어 금속층에 의해 분리되는 세 개의 유기 코어층들을 포함할 수 있다.
다층 코어 유기 패키지 기판을 형성하기 위한 방법은, 적어도 두 개의 유기 코어층들을 포함하는 다층 유기 코어를 형성하는 단계로서, 적어도 두 개의 유기 코어층들은 코어 금속층에 의해 분리되는 것인, 다층 유기 코어를 형성하는 단계; 다층 유기 코어의 상부에 제 1 복수의 빌드업층들을 형성하는 단계; 및 다층 유기 코어의 아래에 제 2 복수의 빌드업층들을 형성하는 단계를 포함한다.
선택적으로, 형성된 다층 유기 코어는 중심 유기 코어층, 및 중심 유기 코어층의 상부측 및 하부측 중 하나 상의 추가 유기 코어층들을 포함할 수 있다.
선택적으로, 추가 유기 코어층들은 중심 유기 코어층보다 큰 두께를 가질 수 있다.
선택적으로, 제 1 복수의 빌드업층들 및 제 2 복수의 빌드업층들 중 적어도 하나는 금속 빌드업층 및 유전체 빌드업층을 포함할 수 있다.
선택적으로, 적어도 두 개의 유기 코어층들은 세 개의 유기 코어층들을 포함하고, 형성된 다층 유기 코어는 추가 코어 금속층을 포함할 수 있고, 세 개의 유기 코어층들은 코어 금속층 및 추가 코어 금속층에 의해 분리될 수 있다.
다른 양태 및 특징 및 추가의 양태 및 특징이 다음의 상세한 설명을 읽음으로써 명백해질 것이다.
도면은 본원에 기술된 다양한 특징들의 설계 및 활용을 나타내고, 도면에서 유사한 요소들은 공통 참조 부호로 나타난다. 이러한 도면들은 반드시 실척도로 도시되는 것은 아니다. 상기 열거된 장점 및 목적, 그리고 다른 장점 및 목적이 획득되는 방법을 더욱 잘 이해하기 위해서, 더욱 구체적인 설명이 제시될 것이고, 이는 첨부 도면들에 나타난다. 이러한 도면들은 단지 예시적인 특징들만을 도시하므로, 청구항의 범위를 제한하는 것으로 간주되어서는 안 된다.
도 1은 집적 회로(IC) 패키지를 나타내는 개략적인 횡단면도이다.
도 2는 단일 코어 유기 패키지 기판을 나타내는 개략적인 횡단면도이다.
도 3은 세라믹 패키지 기판을 나타내는 개략적인 횡단면도이다.
도 4는 다층 코어 유기 패키지 기판을 나타내는 개략적인 횡단면도이다.
도 5는 다층 코어 유기 패키지 기판을 형성하기 위한 방법을 나타내는 흐름도이다.
다양한 특징들이 도면을 참조하여 아래에 기술된다. 도면들은 실척도로 도시되지 않았고, 유사한 구조물 또는 기능부의 요소들은 도면들에 걸쳐 같은 참조 부호로 표시된 것임을 유념해야 한다. 도면들은 단지 특징들의 설명을 용이하게 하기 위해 의도된 것임을 유념해야 한다. 이들은 특허청구되는 발명의 완전한 설명으로 또는 특허청구되는 발명의 범위에 대한 제한으로서 의도되지 않는다. 게다가, 예시된 실시예는 도시된 양태들 또는 장점들을 모두 가질 필요는 없다. 특정 실시예와 함께 기술된 양태 또는 장점은 반드시 이러한 실시예에 한정되는 것이 아니고, 예시되지 않았더라도 임의의 다른 실시예들에서 실시될 수 있다.
집적 회로(IC) 패키지를 제조하는데 있어서, 하나 이상의 집적 회로(IC) 다이들이 집적 회로 패키지를 형성하기 위해 패키지 기판 상에 배치될 수 있다. 도 1은 집적 회로 패키지(100)를 나타내는 개략적인 횡단면도이다.
집적 회로 패키지는 하나 이상의 집적 회로(IC) 다이들(101), 패키지 기판(105), 및 집적 회로 다이들(101)과 패키지 기판(105) 사이에 연결을 형성하는 하나 이상의 마이크로범프들(103)을 포함할 수 있다. 집적 회로 다이(들)(101)은 상이한 기능을 수행하거나, 또는 동일한 기능을 수행할 수 있다. 패키지 기판(105)은 동질의 IC 다이들(예컨대, 동일한 기능을 수행하는 IC 다이들), 이질적인 IC 다이들(예컨대, 상이한 기능을 수행하는 IC 다이들), 또는 양자 모두를 지지하도록 구성될 수 있다.
패키지 기판(105)은 하나 이상의 집적 회로(IC) 다이들(101)을 위해 상호 접속을 제공할 뿐만 아니라, 하나 이상의 집적 회로(IC) 다이들(101)에 기계적인 안정성을 제공하는 역할을 한다. 패키지 기판(105)은 입출력(I/O), 전력(예컨대, 공급 전력 또는 접지), 구성 정보 등을 위해 상호 접속성을 제공할 수 있다. 하나 이상의 집적 회로(IC) 다이들(101)을 위한 상호 접속성은 패키지 기판(105) 내에 형성된 다양한 금속층들(도시되지 않음)을 통해 제공될 수 있다.
IC 패키지를 제조하는데 이용될 수 있는 패키지 기판 중 한 가지 타입은 단일 코어 유기 패키지 기판이다. 도 2는 단일 코어 유기 패키지 기판(200)을 나타내는 개략적인 횡단면도이다. 단일 코어 유기 패키지 기판(200)은 단일 유기 코어(209), 단일 유기 코어(209)의 상부에 형성된 제 1 복수의 빌드업층들(207), 및 단일 유기 코어(209) 아래에 형성된 제 2 복수의 빌드업층들(207')을 포함한다.
복수의 빌드업층들(207) 중 각각의 빌드업층(208)은 금속 빌드업층(201) 및 유전체 빌드업층(203)을 포함한다. 개개의 빌드업층(208) 중 금속 빌드업층(201)은 유전체 빌드업층(203)에 형성된 금속 비아(205)를 통해 연결될 수 있다. 부가적으로, 제 1 복수의 빌드업층들(207) 중 맨 아래의 금속 빌드업층(201)이 단일 유기 코어(209)의 금속 비아(205)를 통해 제 2 복수의 빌드업층(207') 중 맨 위의 금속 빌드업층(201)에 연결될 수 있다. 빌드업층(208)은 I/O, 전력, 구성 정보 등을 위해 단일 코어 유기 패키지 기판(200)에 연결된 IC 다이들에 상호 접속성을 제공한다. 단일 코어 유기 패키지 기판(200)에 연결된 IC 다이들과의 신호는 유전체 빌드업층들(203)의 금속 비아들(205) 및 금속 빌드업층들(201)을 통해 전송될 수 있다.
단일 코어 유기 패키지 기판(200)이 특정 애플리케이션들을 위한 몇몇 바람직한 특성을 가지고 있지만, 이러한 단일 코어 유기 패키지 기판은 고속 신호(예를 들어, 16 초당 기가비트(Gbps)보다 큰 신호 전송 속도)를 이용하여 동작하는 집적 회로(IC) 다이를 바람직하지 않에 만들 수 있는 몇몇 결함을 포함한다. 이러한 결함의 일부는 도체 손실 및 유전체 손실을 포함하고, 이는 고속으로 동작할 때 IC 패키지의 오류 및 바람직하지 않은 성능으로 이어질 수 있다.
도체 손실 및 유전체 손실을 줄이기 위한 한 가지 방법은 단일 코어 유기 패키지 기판(200)의 각각의 빌드업층(208)에 대해 더욱 넓은 금속 빌드업층(201)을 구현하는 것이다. 그러나, 금속 빌드업층(201)의 두께를 증가시키는 것은 단일 코어 유기 패키지 기판(200)에 대한 낮은 임피던스로 이어질 수 있다. 단일 코어 유기 패키지 기판(200)과 연관된 설계 제약 때문에, 금속 빌드업층(201)의 두께를 증가시키는 것에 기인하는 낮은 임피던스는 유전체 빌드업층(203)의 두께를 단순히 증가시키는 것에 의해 보상될 수 없다. 임피던스 부정합이 신호의 전송 동안 심각한 반사 손실로 이어질 수 있기 때문에, 임피던스 정합은 패키지 기판에 중요하다. 단일 코어 유기 패키지 기판(200)에서 고속 신호 전송을 지원하기 위해 금속 빌드업층(201)의 두께를 증가시키는 것은 임피던스 부정합으로 이어지기 때문에, 단일 코어 유기 패키지 기판(200)은 고속 신호 전송을 지원할 수 없다.
단일 유기 코어(209)가 유전체 빌드업층들(203)보다 큰 두께를 갖기 때문에, 단일 유기 코어(209)는 단일 유기 코어(209)에 인접한 넓은 금속 빌드업층들(201)을 지지할 수 있다. 그러나, 단지 단일 유기 코어(209)의 이용만으로, 신호 밀도 문제 및 높은 유전체 손실은 여전히 발생할 수 있고, 이는 금속 빌드업층(201)의 두께에 관계없이 단일 유기 코어(209)에 인접한 금속 빌드업층(201)을 통해 고속 신호를 라우팅하는 것을 바람직하지 않게 만들 수 있다.
IC 패키지를 제조하기 위해 이용될 수 있는 패키지 기판의 다른 타입은 세라믹 패키지 기판이다. 도 3은 세라믹 패키지 기판(300)을 나타내는 개략적인 횡단면도이다. 세라믹 패키지 기판(300)은 세라믹 물질을 이용하여 형성된 복수의 세라믹 패키지층들(304)을 포함한다. 복수의 세라믹 패키지층들(304) 각각은 금속 세라믹 패키지층(301) 및 유전체 세라믹 패키지층(303)을 포함한다. 개개의 세라믹 패키지층들(304) 중 금속 세라믹 패키지층(301)은 유전체 세라믹 패키지층(303)에 형성된 금속 비아(305)를 통해 연결될 수 있다.
세라믹 패키지층(304)은 I/O, 전력, 구성 정보 등을 위해 세라믹 패키지 기판(300)에 연결된 IC 다이들에 상호 접속성을 제공한다. 세라믹 패키지 기판(200)에 연결된 IC 다이들과의 신호는 금속 비아들(305) 및 금속 세라믹 패키지층들(301)을 통해 전송될 수 있다.
세라믹 패키지 기판(300)은 단일 코어 유기 패키지 기판(200)에 비해 훨씬 더 바람직한 손실 특성을 갖기 때문에, 세라믹 패키지 기판(300)은 고속 애플리케이션을 위해 단일 코어 유기 패키지 기판(200)보다 바람직할 수 있다. 세라믹 패키지 기판(300)과 연관된 유전체 손실과 도체 손실은 단일 코어 유기 패키지 기판(200)과 연관된 것보다 상당히 작을 수 있어서, 고속 애플리케이션을 위해 더욱 양호한 패키지 기판 옵션을 제공할 수 있다. 그러나, 세라믹 패키지 기판(300)과 연관된 비용은 단일 코어 유기 패키지 기판과 연관된 것보다 상당히 클 수 있다. 부가적으로, 세라믹 패키지 기판 내의 전력 분배와 연관된 상당한 노이즈가 존재할 뿐만 아니라 세라믹 패키지층들(304) 사이의 크로스토크도 존재할 수 있어, 이에 의해, IC 다이들에 융통성 있는 고속 신호 전송을 제공하는 능력을 감소시킨다. 또한, 세라믹 패키지 기판(300)은 제한된 수의 세라믹 패키지층들(304)에만 기계적 지지를 제공하는 세라믹 패키지 기판을 야기하는 불량한 보드 레벨 신뢰성을 가질 수 있다. 반면에, 유기 패키지 기판(200)은 바람직한 전력 분배 특성, 빌드업층들 간의 미미한 크로스토크, 및 강한 보드 레벨 신뢰성을 나타내지만, 채널 손실 특성으로 인해 고속 신호 전송을 지원할 수 없다.
그러므로, 고속 신호 전송이 지원될 수 있도록 도체 손실 및 유전체 손실을 최소화하면서, 전력 분배 특성, 빌드업층들 간의 미미한 크로스토크, 및 강한 보드 레벨 신뢰성을 포함하는 단일 코어 유기 패키지 기판의 장점을 이용하는 것이 바람직할 수 있다.
다층 코어 유기 패키지 기판이 고속 신호 전송이 지원될 수 있도록 도체 손실 및 유전체 손실을 최소화하면서, 단일 코어 유기 패키지 기판의 장점을 제공한다. 도 4는 다층 코어 유기 패키지 기판(400)을 나타내는 개략적인 횡단면도이다.
다층 코어 유기 패키지 기판(400)은 다층 유기 코어(409), 다층 유기 코어(409)의 상부에 형성된 제 1 복수의 빌드업층들(207), 및 다층 유기 코어(409) 아래에 형성된 제 2 복수의 빌드업층들(207')을 포함한다. 제 1 복수의 빌드업층들(207) 또는 제 2 복수의 빌드업층들(207')은 유기 기판을 포함할 수 있다(예컨대, 이를 이용하여 형성됨).
다층 유기 코어(409)는 코어 금속층(401)에 의해 분리된 다수의 유기 코어층들(411, 413)을 포함한다. 다층 유기 코어(409)는 중심 유기 코어층(413) 및 하나 이상의 추가 유기 코어층들(411)을 포함할 수 있다. 중심 유기 코어층(413)은 다층 유기 코어(409)에서 중간 위치 또는 중심 위치에 위치되거나 위치되지 않을 수도 있다는 것을 유념해야 한다. 예를 들어, 일부 경우에, 중심 유기 코어층(413)은 맨 위층 또는 맨 아래층에 위치되지 않는 한, 다층 유기 코어(409)에서 중심 위치로부터 오프셋될 수 있다. 하나의 추가 유기 코어층(411)이 중심 유기 코어층(413)의 상부측에 형성될 수 있다. 다른 추가 유기 코어층(411)이 중심 유기 코어층(413)의 하부측에 형성될 수 있다. 코어 금속층들(401)은 유기 코어층들(411, 413)에 형성된 금속 비아들(405)을 통해 연결될 수 있다.
일부 경우에, 하나 이상의 추가 유기 코어층들(411) 중 적어도 하나가 중심 유기 코어층(413)보다 큰 두께를 가질 수 있다. 다른 경우에, 하나 이상의 추가 유기 코어층들(411) 중 적어도 하나가 중심 유기 코어층(413)보다 작거나 같은 두께를 가질 수 있다.
도 4는 다층 유기 코어(409)가 오직 세 개의 유기 코어층들(411, 413)을 갖는 것으로서 나타나지만, 다층 유기 코어(409)는 임의의 수의 유기 코어층들(411, 413)을 가질 수 있다는 것을 유념하는 것이 중요하다. 예를 들어, 일부 경우에, 다층 유기 코어(409)는 적어도 열 개의 유기 코어층들을 가질 수 있다. 또한, 다른 경우에, 다층 유기 코어(409)는 하나의 코어 금속층(401)에 의해 분리된 오직 두 개의 유기 코어층들(411)을 포함할 수 있다.
제 1 복수의 빌드업층들(207) 중 각각의 빌드업층(208)은 금속 빌드업층(201) 및 유전체 빌드업층(203)을 포함한다. 개개의 빌드업층(208) 중 금속 빌드업층(201)은 유전체 빌드업층(203)의 금속 비아(205)를 통해 연결될 수 있다. 제 1 복수의 빌드업층들(207) 중 맨 아래의 금속 빌드업층(201)이 유기 코어층(411) 내에 형성된 코어 금속 비아(405)를 통해 코어 금속층(401)에 연결될 수 있다. 마찬가지로, 제 2 복수의 빌드업층(207') 중 맨 위의 금속 빌드업층(201)은 유기 코어층(411) 내의 코어 금속 비아(405)를 통해 코어 금속층(401)에 연결될 수 있다.
빌드업층들(208) 및 유기 코어층들(411, 413)은 I/O, 전력, 구성 정보 등을 위해 다층 코어 유기 패키지 기판(400)에 연결된 IC 다이들에 상호 접속성을 제공한다. 다층 코어 유기 패키지 기판(400)에 연결된 IC 다이들과의 신호는 금속 빌드업층들(201), 코어 금속층들(401), 금속 비아들(205), 및 코어 금속 비아들(405)을 통해 전송될 수 있다.
일부 경우에, 유기 코어층들(411, 413)을 분리시키는 코어 금속층들(401) 중 적어도 하나(또는 각각)가 금속 빌드업층(201)보다 큰 두께를 갖는다. 코어 금속층(들)(401)의 두께를 증가시키는 것은 도체 손실 및 유전체 손실을 감소시켜서, 다층 코어 유기 패키지 기판(400)은 고속 신호 전송을 지원할 수 있다. 두꺼운 코어 금속층(들)(401)을 구현하는 것과 연관된 임피던스의 감소는 추가의 유기 코어층(들)(411)의 두께를 증가시킴으로써 보상될 수 있다. 하나 이상의 유기 코어층들(411, 413) 중 적어도 하나(또는 각각)가 유전체 빌드업층(203)보다 큰 두께를 가질 수 있다. 추가의 유기 코어층(들)(411)의 두께를 증가시키는 것은 다층 코어 유기 패키지 기판(400)에 대해 다층 코어 유기 패키지 기판(400)에 연결된 집적 회로 다이로부터 들어오는 고속 신호와 임피던스 정합되도록 허용한다. 이것은 신호의 전송 동안 발생할 수 있는 반사 손실의 감소(또는 최소화)를 허용한다.
부가적으로, 하나 이상의 유기 코어층들(411, 413)을 갖는 것은 고속 신호 전송을 위해 추가의 라우팅 경로를 허용한다. 단일 코어 유기 패키지 기판(200)은 단일 유기 코어층(209)에 인접한 오직 두 개의 금속층들(201)만을 갖는 반면, 다층 코어 유기 패키지 기판(400)은 유기 코어층(411, 413)에 인접한 다수의 금속층들(401, 201)을 갖는다. 이러한 인접한 금속층들(401, 201)은 고속 신호 전송을 지원하기 위해 큰 두께를 가지면서, 특정한 원하는 두께를 갖기 위해 유기 코어층들(411, 413)을 구성함으로써 최적 임피던스를 유지할 수 있다.
일부 경우에, 신호 밀도 문제 및 높은 유전체 손실이 다층 유기 코어(409) 구성에 의해 최소화되기 때문에, 고속 신호는 유기 코어층들(411, 413)에 인접한 코어 금속층(401) 및 금속 빌드업층(201)을 통해 라우팅될 수 있다. 이것은 신호 밀도 문제 및 높은 유전체 손실이 단일 유기 코어(209)에 인접한 금속 빌드업층(201)을 통해 고속 신호를 라우팅하는 것을 바람직하지 않게 만드는 도 2의 단일 유기 코어(209)와 대조적이다.
일부 경우에, 다층 코어 유기 패키지 기판(400)은 28 Gbps 이상의 고속 신호 전송 속도를 지원할 수 있다. 다른 경우에, 다층 코어 유기 패키지 기판은 28 Gbps 미만의 신호 전송 속도를 지원할 수 있다.
따라서, 다층 코어 유기 패키지 기판(400)을 구현함으로써, 최소 도체 손실 및 유전체 손실과 함께 고속 신호의 전송을 지원할 수 있고, 동시에 도 2의 단일 코어 유기 패키지 기판(200)의 전력 분배 특성, 빌드업층들 간의 미미한 크로스토크, 및 강한 보드 레벨 신뢰성을 유지할 수 있다.
도 5는 다층 코어 유기 패키지 기판을 형성하기 위한 방법을 나타내는 흐름도이다. 초기에, 항목 501에 도시된 바와 같이, 다층 유기 코어가 형성된다. 도 4에 대하여 앞서 논의된 바와 같이, 다층 유기 코어는 하나 이상의 코어 금속층들에 의해 분리된 다수의 유기 코어층들을 포함한다. 일부 경우에, 다층 유기 코어는 중심 유기 코어층, 및 중심 유기 코어 상부 또는 아래의 하나 이상의 추가 유기 코어층들을 포함할 수 있다. 다층 유기 코어는 임의의 수(예컨대, 두 개 이상)의 유기 코어층들을 가질 수 있다. 코어 금속층들은 유기 코어층들에 형성된 금속 비아들을 통해 연결될 수 있다.
일부 경우에, 하나 이상의 추가 유기 코어층들 중 적어도 하나가 중심 유기 코어층보다 큰 두께를 가질 수 있다. 다른 경우에, 하나 이상의 추가 유기 코어층들 중 적어도 하나가 중심 유기 코어층보다 작거나 같은 두께를 가질 수 있다.
도 5로 돌아가면, 일단 다층 유기 코어가 형성되면, 항목 503에 도시된 바와 같이, 제 1 복수의 빌드업층들이 다층 유기 코어의 상부에 형성된다. 제 1 복수의 빌드업층들은 유기 기판을 포함할 수 있다(예컨대, 이를 이용하여 형성됨). 각각의 빌드업층은 금속 빌드업층 및 유전체 빌드업층을 포함한다. 각각의 빌드업층 중 금속 빌드업층은 유전체 빌드업층에 형성된 금속 비아를 통해 연결될 수 있다.
다음으로, 항목 505에 도시된 바와 같이, 제 2 복수의 빌드업층들이 다층 유기 코어 아래에 형성될 수 있다. 제 2 복수의 빌드업층들은 유기 기판을 포함할 수 있다(예컨대, 이를 이용하여 형성됨). 각각의 빌드업층은 금속 빌드업층 및 유전체 빌드업층을 포함한다. 각각의 빌드업층 중 금속 빌드업층은 유전체 빌드업층에 형성된 금속 비아를 통해 연결될 수 있다.
제 1 복수의 빌드업층들 중 맨 아래의 금속 빌드업층이 유기 코어층 내에 형성된 코어 금속 비아를 통해 코어 금속층에 연결될 수 있다. 마찬가지로, 제 2 복수의 빌드업층들 중 맨 위의 금속 빌드업층이 유기 코어층 내의 코어 금속 비아를 통해 코어 금속층에 연결될 수 있다.
빌드업층들 및 유기 코어층들은 I/O, 전력, 구성 정보 등을 위해 다층 코어 유기 패키지 기판에 연결된 IC 다이들에 상호 접속성을 제공한다. 다층 코어 유기 패키지 기판에 연결된 IC 다이들과의 신호는 금속 빌드업층들, 코어 금속층들, 금속 비아들, 및 코어 금속 비아들을 통해 전송될 수 있다.
앞서 언급된 바와 같이, 일부 경우에, 유기 코어층들을 분리시키는 코어 금속층(들)은 금속 빌드업층보다 큰 두께를 가질 수 있다. 코어 금속층(들)의 두께를 증가시키는 것은 도체 손실 및 유전체 손실을 감소시켜서, 다층 코어 유기 패키지 기판은 고속 신호 전송을 지원할 수 있다. 두꺼운 코어 금속층(들)을 구현하는 것과 연관된 임피던스의 감소는 추가의 유기 코어층(들)의 두께를 증가시킴으로써 보상될 수 있다. 일부 경우에, 하나 이상의 유기 코어층들 중 적어도 하나가 유전체 빌드업층보다 큰 두께를 가질 수 있다. 추가의 유기 코어층(들)의 두께를 증가시키는 것은 다층 코어 유기 패키지 기판에 대해 다층 코어 유기 패키지 기판에 연결된 집적 회로 다이로부터 들어오는 고속 신호와 임피던스 정합되도록 허용한다. 이것은 신호의 전송 동안 발생할 수 있는 반사 손실의 감소 또는 최소화를 허용할 수 있다.
일부 경우에, 신호 밀도 문제 및 높은 유전체 손실이 다층 유기 코어 구성에 의해 감소 또는 최소화될 수 있기 때문에, 고속 신호는 유기 코어층에 인접한 코어 금속층들 및 금속 빌드업층들을 통해 라우팅될 수 있다. 이것은 신호 밀도 문제 및 높은 유전체 손실이 단일 유기 코어에 인접한 금속 빌드업층을 통해 고속 신호를 라우팅하는 것을 바람직하지 않게 만드는 단일 유기 코어와 대조적이다.
따라서, 다층 코어 유기 패키지 기판(400)을 구현함으로써, 최소 도체 손실 및 유전체 손실과 함께 고속 신호의 전송을 지원할 수 있고, 동시에 단일 코어 유기 패키지 기판의 전력 분배 특성, 빌드업층들 간의 미미한 크로스토크, 및 강한 보드 레벨 신뢰성을 유지할 수 있다.
본 명에서에서 이용되는 바와 같이, 용어 "상부에"는, 상부에 직접적으로, 또는 상부에 간접적으로 있는 것을 나타낼 수 있다는 것을 유념해야 한다. 예를 들어, 제 1 복수의 빌드업층들이 다층 유기 코어의 "상부에" 형성되는 것으로 기술될 때, 제 1 복수의 빌드업층들은 다층 유기 코어의 상부에 직접적으로 있거나(예컨대, 인접함), 다층 유기 코어의 상부에 간접적으로 있을 수 있다(예컨대, 제 1 복수의 빌드업층들은 제 1 복수의 빌드업층들과 다층 유기 코어 사이에 있는 다른 층 상에 있을 수 있음).
마찬가지로, 본 명에서에서 이용되는 바와 같이, 용어 "아래에"는, 아래에 직접적으로, 또는 아래에 간접적으로 있는 것을 나타낼 수 있다는 것을 유념해야 한다. 예를 들어, 제 2 복수의 빌드업층들이 다층 유기 코어의 "아래에" 형성되는 것으로 기술될 때, 제 2 복수의 빌드업층들은 다층 유기 코어의 아래에 직접적으로 있거나(예컨대, 인접함), 다층 유기 코어의 아래에 간접적으로 있을 수 있다(예컨대, 제 2 복수의 빌드업층들은 제 2 복수의 빌드업층들과 다층 유기 코어 사이에 있는 다른 층 상에 있을 수 있음). 또한, "상부에"와 "아래에"는 상대 용어이며, 본 명세서는 다양한 방향을 고려하고, 이러한 방향을 포함할 정도로 광범위하다는 것을 유념한다.
또한, 본 명세서에서 이용되는 바와 같이, 용어 "복수의"는 두 개 이상의 항목들을 나타낼 수 있다. 예를 들어, "복수의" 빌드업층들은 이용 가능한 빌드업층들 모두이거나 모두가 아닐 수 있는, 두 개 이상의 빌드업층들을 나타낼 수 있다. 따라서, 구문 "각각의" 빌드업층은 이용 가능한 빌드업층들 모두 이거나 모두가 아닐 수 있는, 두 개 이상의 빌드업층들의 각각을 나타낼 수 있다.
특정한 특징들이 도시되고 기술되었지만, 이들은 특허청구되는 발명을 제한하는 것이 아님이 이해될 것이며, 다양한 변화 및 변형이 특허청구되는 발명의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다는 것이 당업자에게 명백할 것이다. 따라서, 본 명세서 및 도면은 제한적인 의미를 갖는다기 보다는 예시적인 것으로 간주되어야 한다. 특허청구되는 발명은 대안, 수정 및 등가물을 포함하도록 의도된다.

Claims (15)

  1. 다층 코어 유기 패키지 기판에 있어서,
    적어도 두 개의 유기 코어층들을 포함하는 다층 유기 코어로서, 상기 적어도 두 개의 유기 코어층들은 코어 금속층에 의해 분리되는 것인, 다층 유기 코어;
    상기 다층 유기 코어의 상부에 형성된 제 1 복수의 빌드업(build-up)층들; 및
    상기 다층 유기 코어의 아래에 형성된 제 2 복수의 빌드업층들
    을 포함하는 다층 코어 유기 패키지 기판.
  2. 제 1 항에 있어서, 상기 적어도 두 개의 유기 코어층들은 중심 유기 코어층, 및 상기 중심 유기 코어층의 상부측 및 하부측 중 하나 상의 추가 유기 코어층을 포함하는 것인, 다층 코어 유기 패키지 기판.
  3. 제 2 항에 있어서, 상기 중심 유기 코어층의 상부측 및 하부측 중 하나 상의 추가 유기 코어층은 고속 신호 전송을 지원하기 위해 구성되는 것인, 다층 코어 유기 패키지 기판.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 추가 유기 코어층은 상기 중심 유기 코어층의 두께보다 큰 두께를 갖는 것인, 다층 코어 유기 패키지 기판.
  5. 제 1 항에 있어서, 상기 적어도 두 개의 유기 코어층들은 중심 유기 코어층, 상기 중심 유기 코어층의 상부측 상의 상부 유기 코어층, 및 상기 중심 유기 코어층의 하부측 상의 하부 유기 코어층을 포함하는 것인, 다층 코어 유기 패키지 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 제 1 복수의 빌드업층들 및 상기 제 2 복수의 빌드업층들 중 적어도 하나는 금속 빌드업층 및 유전체 빌드업층을 포함하는 것인, 다층 코어 유기 패키지 기판.
  7. 제 6 항에 있어서, 상기 코어 금속층은 상기 금속 빌드업층의 두께보다 큰 두께를 갖는 것인, 다층 코어 유기 패키지 기판.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 적어도 두 개의 유기 코어층들 중 하나는 상기 유전체 빌드업층보다 큰 두께를 갖는 것인, 다층 코어 유기 패키지 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 코어 금속층은 적어도 28 Gbps(초당 기가비트)의 고속 신호 전송 속도를 지원하도록 구성되는 것인, 다층 코어 유기 패키지 기판.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 제 1 복수의 빌드업층들 및 상기 제 2 복수의 빌드업층들 중 적어도 하나는 들어오는 고속 신호와 임피던스 정합되도록 구성되는 것인, 다층 코어 유기 패키지 기판.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 제 1 복수의 빌드업층들, 상기 제 2 복수의 빌드업층들, 및 상기 다층 유기 코어 중 적어도 하나는, I/O, 전력, 접지, 및 구성 상호 접속성 중 하나를 제공하도록 구성되는 것인, 다층 코어 유기 패키지 기판.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 제 1 복수의 빌드업층들 및 상기 제 2 복수의 빌드업층들 중 적어도 하나는 유기 기판을 포함하는 것인, 다층 코어 유기 패키지 기판.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 다층 유기 코어는 추가 코어 금속층을 더 포함하고, 상기 적어도 두 개의 유기 코어층들은 상기 코어 금속층 및 상기 추가 코어 금속층에 의해 분리되는 세 개의 유기 코어층들을 포함하는 것인, 다층 코어 유기 패키지 기판.
  14. 다층 코어 유기 패키지 기판을 형성하기 위한 방법 있어서,
    적어도 두 개의 유기 코어층들을 포함하는 다층 유기 코어를 형성하는 단계로서, 상기 적어도 두 개의 유기 코어층들은 코어 금속층에 의해 분리되는 것인, 다층 유기 코어를 형성하는 단계;
    상기 다층 유기 코어의 상부에 제 1 복수의 빌드업층들을 형성하는 단계; 및
    상기 다층 유기 코어의 아래에 제 2 복수의 빌드업층들을 형성하는 단계
    를 포함하는 다층 코어 유기 패키지 기판을 형성하기 위한 방법.
  15. 제 14 항에 있어서, 상기 적어도 두 개의 유기 코어층들은 세 개의 유기 코어층들을 포함하고, 상기 형성된 다층 유기 코어는 추가 코어 금속층을 포함하고, 상기 세 개의 유기 코어층들은 상기 코어 금속층 및 상기 추가 코어 금속층에 의해 분리되는 것인, 다층 코어 유기 패키지 기판을 형성하기 위한 방법.
KR1020157028962A 2013-03-14 2014-03-13 다층 코어 유기 패키지 기판 KR102048607B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/827,048 2013-03-14
US13/827,048 US20140262440A1 (en) 2013-03-14 2013-03-14 Multi-layer core organic package substrate
PCT/US2014/026786 WO2014151993A1 (en) 2013-03-14 2014-03-13 Multi-layer core organic package substrate

Publications (2)

Publication Number Publication Date
KR20150129833A true KR20150129833A (ko) 2015-11-20
KR102048607B1 KR102048607B1 (ko) 2020-01-08

Family

ID=50487177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157028962A KR102048607B1 (ko) 2013-03-14 2014-03-13 다층 코어 유기 패키지 기판

Country Status (6)

Country Link
US (1) US20140262440A1 (ko)
EP (1) EP2973692B1 (ko)
JP (1) JP2016512397A (ko)
KR (1) KR102048607B1 (ko)
CN (1) CN105190877A (ko)
WO (1) WO2014151993A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898594A (zh) * 2017-02-28 2017-06-27 美的智慧家居科技有限公司 用于无线保真系统级封装芯片的基板及其形成方法
CN108511400B (zh) * 2018-03-16 2023-10-03 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
US11270955B2 (en) * 2018-11-30 2022-03-08 Texas Instruments Incorporated Package substrate with CTE matching barrier ring around microvias

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040118602A1 (en) * 2002-12-24 2004-06-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
KR100476117B1 (ko) * 1998-07-31 2005-03-15 클리크 앤드 소파 홀딩스 인코포레이티드 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
US20080107863A1 (en) * 2006-11-03 2008-05-08 Ibiden Co., Ltd Multilayered printed wiring board

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
JP4705261B2 (ja) * 2001-04-02 2011-06-22 日本シイエムケイ株式会社 ビルドアップ多層プリント配線板
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
TWI221667B (en) * 2003-05-29 2004-10-01 Advanced Semiconductor Eng Substrate and process for fabricating the same
KR101131760B1 (ko) * 2004-02-04 2012-04-06 이비덴 가부시키가이샤 다층프린트배선판
KR101088338B1 (ko) * 2004-02-04 2011-11-30 이비덴 가부시키가이샤 다층프린트배선판
JP2012094843A (ja) * 2010-09-30 2012-05-17 Incorporated Educational Institution Meisei 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
JP5730152B2 (ja) * 2011-07-26 2015-06-03 京セラサーキットソリューションズ株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476117B1 (ko) * 1998-07-31 2005-03-15 클리크 앤드 소파 홀딩스 인코포레이티드 고밀도 상호접속 공통 회로기판 상에 증착된 박막층에서의응력을 제어하는 방법
US20040118602A1 (en) * 2002-12-24 2004-06-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors and manufacturing method thereof
US20080107863A1 (en) * 2006-11-03 2008-05-08 Ibiden Co., Ltd Multilayered printed wiring board

Also Published As

Publication number Publication date
JP2016512397A (ja) 2016-04-25
CN105190877A (zh) 2015-12-23
WO2014151993A1 (en) 2014-09-25
EP2973692B1 (en) 2017-05-03
EP2973692A1 (en) 2016-01-20
KR102048607B1 (ko) 2020-01-08
US20140262440A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US11901280B2 (en) Ground via clustering for crosstalk mitigation
US11171075B2 (en) Stacked microfluidic cooled 3D electronic-photonic integrated circuit
KR101754630B1 (ko) 상호접속부 라우팅 구성들 및 연관된 기술
US11107770B1 (en) Integrated electrical/optical interface with two-tiered packaging
EP4050652A1 (en) Embedded multi-die interconnect bridge with improved power delivery
CN107039393B (zh) 半导体器件
US8791550B1 (en) Hybrid conductor through-silicon-via for power distribution and signal transmission
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US9431361B2 (en) Ball arrangement for integrated circuit package devices
US20160165723A1 (en) Circuit board, package substrate and electronic device
US10212496B2 (en) High port count switching module, apparatus, and method
US11387188B2 (en) High density interconnect structures configured for manufacturing and performance
KR102048607B1 (ko) 다층 코어 유기 패키지 기판
WO2004105127A1 (en) Semiconductor die package with increased thermal conduction
JP2023517306A (ja) スイッチアセンブリ
US7365438B2 (en) Semiconductor device with semiconductor components connected to one another
US7405946B2 (en) Ball grid array assignment
EP3314651B1 (en) Package assembly with gathered insulated wires
CN202103042U (zh) 带有整体隔离层的堆叠式数字和射频片上系统
Park et al. Optimal Channel Design for Die-to-Die Interface in Multi-die Integration Applications
CN105336727A (zh) 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
US20240258272A1 (en) Integrated circuit device with stacked interface chiplets
US20240006735A1 (en) Stacked transceiver and waveguide launcher array
US20130313720A1 (en) Packaging substrate with reliable via structure
JP2014175408A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant