KR20150128540A - 멀티플렉서 및 디스플레이 장치 - Google Patents
멀티플렉서 및 디스플레이 장치 Download PDFInfo
- Publication number
- KR20150128540A KR20150128540A KR1020150010443A KR20150010443A KR20150128540A KR 20150128540 A KR20150128540 A KR 20150128540A KR 1020150010443 A KR1020150010443 A KR 1020150010443A KR 20150010443 A KR20150010443 A KR 20150010443A KR 20150128540 A KR20150128540 A KR 20150128540A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- transistor
- input terminal
- source
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
Abstract
본 발명은 복수의 스테이지의 구동회로를 구비하는 멀티플렉서 및 디스플레이 장치를 제공한다. 당해 멀티플렉서는 복수의 스테이지의 구동회로를 구비하며, 각 스테이지의 구동회로는, 소스가 제1 전원에 연결되고, 게이트가 제1 노드에 연결되며, 드레인이 제1 출력단자에 연결되는 제1 트랜지스터와, 소스가 제1 출력단자에 연결되고, 게이트가 제2 컨트롤러에 연결되며, 드레인이 제1 입력단자에 연결되는 제2 트랜지스터와, 제2 입력단자와 제3 입력단자에 연결되어 제1 노드와 제2 출력단자에 샘플링 신호를 공급하는 제1 컨트롤러와, 제1 컨트롤러와 제1 전원보다 낮은 전압을 출력하는 제2 전원에 연결되어, 제2 트랜지스터의 게이트의 전압을 제어하는 제2 컨트롤러를 구비하며, 각 스테이지의 구동회로의 제1 출력단자는 다음 스테이지의 구동회로의 제3 입력단자에 연결된다.
Description
본 발명은 디스플레이 장치 제어회로 기술분야에 관한 것이며, 특히 3군(3set)의 제어신호만을 사용하는 멀티플렉서 및 디스플레이 장치에 관한 것이다.
근래, 브라운관(CRT) 디스플레이에 비해 무게 및 체적이 상대적으로 작은 액정 디스플레이(LCD), 전계방출 디스플레이(FED), 플라스마 디스플레이 패널 및 유기 EL 디스플레이 등 각종 평판 디스플레이(FPD)가 개발되어 있다.
평판 디스플레이에 있어서, 유기 EL 디스플레이는 전자와 정공의 재결합에 의해 발광하는 유기 발광다이오드(OLED)를 이용하여 영상을 표시한다. 유기 EL 디스플레이는 빠른 응답 속도를 구비할뿐더러 낮은 소비전력에 의해 구동된다. 일반적인 유기 EL 디스플레이는 화소에 구비하는 트랜지스터를 통하여 데이터신호에 기반하는 전류를 OLED에 공급하여 OLED가 발광하도록 한다.
일반적인 유기 EL 디스플레이는, 데이터선에 데이터신호를 공급하는 데이터 구동부, 주사선에 주사신호를 순차적으로 공급하는 주사 구동부, 발광 제어선에 발광 제어신호를 공급하는 발광 제어선 구동부, 그리고 데이터선, 주사선, 발광 제어선에 연결되는 복수의 화소를 포함하는 표시유닛을 구비한다.
주사신호가 주사선에 공급되면, 표시유닛 중의 화소가 선택되어 데이터선으로부터 데이터신호를 수신한다. 데이터신호를 수신한 화소는 데이터신호에 기반하는 휘도(예를 들면, 소정의 휘도)의 빛을 발생하여 소정의 영상을 표시한다. 여기서, 화소의 발광시간은 발광 제어선으로부터 공급되는 발광 제어신호에 의해 제어된다. 통상적으로, 발광 제어신호는 하나의 주사선 또는 2개의 주사선에 공급되는 주사신호와 중첩되도록 공급되어 데이터신호가 공급되는 화소를 비발광 상태로 설정한다.
따라서, 발광 제어선 구동부는 발광 제어선에 연결되는 각 스테이지(stage)를 구비하며, 이 스테이지들은 적어도 4개의 클럭신호(clock signal)를 수신하고 나서 출력선에 고전압 또는 저전압을 출력한다.
하지만, 일반적인 발광 제어선 구동부에 구비되는 스테이지는 적어도 4개의 클럭신호에 의해 구동되기 때문에, 복수의 트랜지스터를 구비하게 되어 제조 비용이 높아지고 높은 구동 신뢰도를 확보하기 힘든 문제점이 있다.
본 발명은, 종래기술에 존재하는 결함을 극복하기 위하여, 종래기술에 존재하는 문제점을 극복함으로써, 종래기술의 4개의 클럭신호에 의한 구동을 3개의 클럭신호에 의한 구동으로 변경하여, 적은 제어신호로 종래기술과 같은 기능을 실현할 수 있는 멀티플렉서 및 디스플레이 장치를 제공한다. 제어신호를 감소시키는 것을 통하여 회로도의 면적을 줄일수 있을뿐더러 집적회로의 면적을 감소 및 결합영역의 수량을 줄일 수 있어, 신뢰성이 향상되고 어셈블리 동작면에서 더욱 넓은 동작범위를 가질 수 있다.
본 발명의 하나의 양태에 따르는 멀티플렉서는 복수의 스테이지의 구동회로를 구비하고,
각 스테이지의 상기 구동회로는,
소스가 제1 전원에 연결되고, 게이트가 제1 노드에 연결되며, 드레인이 제1 출력단자에 연결되어, 제1 노드에 인가되는 전압에 따라 도통 또는 차단되도록 구성되는 제1 트랜지스터와,
소스가 제1 출력단자에 연결되고, 게이트가 제2 컨트롤러에 연결되며, 드레인이 제1 입력단자에 연결되어, 게이트에 인가되는 전압에 따라 도통 또는 차단되도록 구성되는 제2 트랜지스터와,
제2 입력단자와 제3 입력단자에 연결되어 제1 노드와 제2 출력단자에 샘플링 신호를 공급하는 제1 컨트롤러와,
제1 컨트롤러와 상기 제1 전원보다 낮은 전압을 출력하는 제2 전원에 연결되어 상기 제2 트랜지스터의 게이트의 전압을 제어하는 제2 컨트롤러를 구비하며,
각 스테이지의 상기 구동회로의 제1 출력단자는 다음 스테이지의 상기 구동회로의 제3 입력단자에 연결된다.
여기서, 상기 제1 입력단자는 제1 클럭신호를 수신하도록 구성되고, 상기 제2 입력단자는 제2 클럭신호를 수신하도록 구성되며, 상기 제1 클럭신호와 제2 클럭신호는 서로 중첩되지 않는 것이 바람직하다.
또한, 제1 스테이지의 상기 구동회로의 제3 입력단자는 싱글펄스신호를 수신하도록 구성되는 것이 바람직하다.
상기 제1 컨트롤러는,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 제2 노드에 연결되는 제3 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 입력단자에 연결되며, 드레인이 상기 제3 입력단자에 연결되는 제4 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 제3 노드에 연결되는 제5 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 상기 제2 입력단자에 연결되는 제6 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 노드에 연결되며, 드레인이 상기 제1 전원에 연결되는 제7 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 상기 제1 노드에 연결되는 제8 트랜지스터와,
상기 제2 노드와 제1 전원사이에 연결되는 제1 커패시터를 구비하는 것이 바람직하다.
그리고, 상기 제2 컨트롤러는,
소스가 상기 제2 전원에 연결되고, 게이트가 제4 노드에 연결되며, 드레인이 상기 제3 노드에 연결되는 제9 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제10 트랜지스터와,
소스가 상기 제10 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되며, 드레인이 상기 제4 노드에 연결되는 제11 트랜지스터와,
소스가 상기 제1 노드에 연결되고, 게이트가 상기 제4 노드에 연결되며, 드레인이 상기 제2 전원에 연결되는 제12 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제13 트랜지스터와,
소스가 상기 제13 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되고, 드레인이 상기 제2 트랜지스터의 게이트에 연결되는 제14 트랜지스터와,
상기 제1 노드와 제4 노드사이에 연결되는 제2 커패시터를 구비하는것이 바람직하다.
본 발명의 또 하나의 양태에 따르는 디스플레이 장치는 복수의 스테이지의 구동회로, 하나의 싱글펄스신호 전송선 및 3개의 시퀀스신호 전송선을 구비하며,
각 스테이지의 상기 구동회로는,
소스가 제1 전원에 연결되고, 게이트가 제1 노드에 연결되며, 드레인이 제1 출력단자에 연결되어, 제1 노드에 인가되는 전압에 따라 도통 또는 차단되도록 구성되는 제1 트랜지스터와,
소스가 제1 출력단자에 연결되고, 게이트가 제2 컨트롤러에 연결되며, 드레인이 제1 입력단자에 연결되어, 게이트에 인가되는 전압에 따라 도통 또는 차단되도록 구성되는 제2 트랜지스터와,
제2 입력단자와 제3 입력단자에 연결되어 제1 노드와 제2 출력단자에 샘플링 신호를 공급하는 제1 컨트롤러와,
제1 컨트롤러와 상기 제1 전원보다 낮은 전압을 출력하는 제2 전원에 연결되어 상기 제2 트랜지스터의 게이트의 전압을 제어하는 제2 컨트롤러를 구비하며,
상기 제2 출력단자는 디스플레이 장치의 발광 제어신호가 되며,
각 스테이지의 상기 구동회로의 제1 출력단자는 다음 스테이지의 상기 구동회로의 제3 입력단자에 연결되고,
제1 스테이지의 구동회로의 제3 입력단자는 상기 싱글펄스신호 전송선에 연결되고,
연속되는 3스테이지의 구동회로를 하나의 구동회로군이라 할 때, 상기 구동회로군 중의 각 스테이지의 구동회로의 제1 입력단자와 제2 입력단자는 각각 3개의 상기 시퀀스신호 전송선 중의 2개에 연결되고, 동일한 구동회로군중의 각 스테이지의 상기 구동회로가 수신하는 시퀀스신호는 서로 다르다.
여기서, 상기 제1 입력단자는 제1 클럭신호를 수신하도록 구성되고, 상기 제2 입력단자는 제2 클럭신호를 수신하도록 구성되며, 3개의 상기 시퀀스신호 전송선을 통하여 전송되는 클럭신호는 서로 중첩되지 않는 것이 바람직하다.
또한, 상기 제1 컨트롤러는,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 제2 노드에 연결되는 제3 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 입력단자에 연결되며, 드레인이 상기 제3 입력단자에 연결되는 제4 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 제3 노드에 연결되는 제5 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 상기 제2 입력단자에 연결되는 제6 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 노드에 연결되며, 드레인이 상기 제1 전원에 연결되는 제7 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 상기 제1 노드에 연결되는 제8 트랜지스터와,
상기 제2 노드와 제1 전원사이에 연결되는 제1 커패시터를 구비하는것이 바람직하다.
그리고, 상기 제2 컨트롤러는,
소스가 상기 제2 전원에 연결되고, 게이트가 제4 노드에 연결되며, 드레인이 상기 제3 노드에 연결되는 제9 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제10 트랜지스터와,
소스가 상기 제10 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되며, 드레인이 상기 제4 노드에 연결되는 제11 트랜지스터와,
소스가 상기 제1 노드에 연결되고, 게이트가 상기 제4 노드에 연결되며, 드레인이 상기 제2 전원에 연결되는 제12 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제13 트랜지스터와,
소스가 상기 제13 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되고, 드레인이 상기 제2 트랜지스터의 게이트에 연결되는 제14 트랜지스터와,
상기 제1 노드와 제4 노드사이에 연결되는 제2 커패시터를 구비하는것이 바람직하다.
또한, 상기 디스플레이 장치는 유기 발광다이오드 디스플레이, 액정 디스플레이, 전계방출 디스플레이, 플라스마 디스플레이패널 중의 적어도 하나인 것이 바람직하다.
본 발명의 멀티플렉서 및 디스플레이 장치는, 종래기술에 비하여 상술한 기술을 사용하는 것을 통하여, 4개의 클럭신호에 의한 구동을 3개의 클럭신호에 의한 구동으로 변경함으로써, 적은 제어신호로 종래기술과 동일한 기능을 실현할 수 있으며, 제어신호를 감소시키는 것을 통하여 회로도의 면적을 줄일수 있을뿐더러 집적회로의 면적을 축소 및 결합영역의 개수를 줄일 수 있어, 신뢰성이 향상되고 에셈블리의 동작면에서 더욱 넓은 동작범위를 가질수 있다.
이하의 도면을 참조하여 본 발명의 비 한정적인 실시예에 대하여 상세한 설명을 진행하는 것을 통하여, 본 발명의 기타 특징, 목적 및 이점은 더욱 명확하게 될 것이다.
도 1은 본 발명의 제1 실시예에 따른 멀티플렉서의 각 스테이지의 구동회로를 보여주는 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 멀티플렉서를 보여주는 모식도이다.
도 3은 본 발명의 제1 실시예에 따른 멀티플렉서의 사용과정을 보여주는 파형도이다.
도 1은 본 발명의 제1 실시예에 따른 멀티플렉서의 각 스테이지의 구동회로를 보여주는 회로도이다.
도 2는 본 발명의 제1 실시예에 따른 멀티플렉서를 보여주는 모식도이다.
도 3은 본 발명의 제1 실시예에 따른 멀티플렉서의 사용과정을 보여주는 파형도이다.
당업자라면, 종래기술 및 이하의 실시예를 조합하여 변형예를 실현할 수 있다는 것을 이해할 수 있고 이러한 변형예는 본 발명의 실질적인 내용에 영향을 주지 않기에, 여기서 더는 설명하지 않기로 한다.
[제1 실시예]
본 발명의 멀티플렉서는 복수의 스테이지의 구동회로를 구비한다. 도 1은 본 발명의 제1 실시예에 따른 멀티플렉서의 각 스테이지의 구동회로를 보여주는 회로도이다. 도 1을 참조하면, 본 발명의 멀티플렉서는 복수의 스테이지의 구동회로를 구비하고, 각 스테이지의 구동회로는 제1 트랜지스터(1), 제2 트랜지스터(2), 제1 컨트롤러(15) 및 제2 컨트롤러(16)를 구비한다.
상기 제1 트랜지스터(1)는 소스가 제1 전원(VDD)에 연결되고, 게이트가 제1 노드(41)에 연결되며, 드레인이 제1 출력단자(24)에 연결되어 있다. 상기 제1 트랜지스터(1)는 제1 노드(41)에 인가되는 전압에 의해 도통 또는 차단되도록 구성된다. 제1 트랜지스터가 도통 시, 제1 전원(VDD)(예를 들면, 고전압)은 제1 출력단자(24)에 공급된다. 제1 출력단자(24)가 다음 스테이지의 구동회로의 제3 입력단자(23)에 연결되어 있기에 다음 스테이지의 구동회로의 제3 입력단자(23)에 공급되는 고전압은 멀티플렉서 신호가 된다.
상기 제2 트랜지스터(2)는 소스가 제1 출력단자(24)에 연결되고, 게이트가 제2 컨트롤러(16)에 연결되며, 드레인이 제1 입력단자(21)에 연결된다. 상기 제2 트랜지스터(2)는 제2 트랜지스터(2)의 게이트에 인가되는 전압에 의해 도통 또는 차단되도록 구성된다. 각 스테이지의 구동회로의 제1 출력단자(24)가 다음 스테이지의 구동회로의 제3 입력단자(23)에 연결되어 있기에, 제2 트랜지스터(2)가 도통 시, 제1 입력단자(21)의 신호는 제1 출력단자(24)에 공급된다. 제1 출력단자(24)가 다음 스테이지의 구동회로의 제3 입력단자(23)에 연결되어 있기에, 다음 스테이지의 구동회로의 제1 입력단자(21)에 공급되는 신호는 멀티플렉서 신호가 된다.
상기 제1 컨트롤러(15)는, 제2 입력단자(22)와 제3 입력단자(23)에 연결되고 제2 입력단자(22)와 제3 입력단자(23)의 입력신호에 따라 제1 노드(41)와 제2 출력단자(25)에 샘플링 신호를 공급한다. 제1 컨트롤러(15)는, 제3 트랜지스터(3), 제4 트랜지스터(4), 제5 트랜지스터(5), 제6 트랜지스터(6), 제7 트랜지스터(7), 제8 트랜지스터(8) 및 제1 커패시터(31)를 구비한다.
상기 제3 트랜지스터(3)는 소스가 상기 제1 전원(VDD)에 연결되고, 게이트가 상기 제2 입력단자(22)에 연결되며, 드레인이 제2 노드(42)에 연결된다. 제3 트랜지스터(3)는 제2 입력단자(22)의 신호에 의해 도통 또는 차단된다. 제3 트랜지스터(3)가 도통 시, 제1 전원(VDD)은 제2 노드와 전기적으로 연결된다.
상기 제4 트랜지스터는 소스가 상기 제2 노드(42)에 연결되고, 게이트가 상기 제3 입력단자(23)에 연결되며, 드레인이 상기 제3 입력단자(23)에 연결된다.
상기 제5 트랜지스터(5)는 소스가 상기 제1 전원(VDD)에 연결되고, 게이트가 상기 제2 노드(42)에 연결되며, 드레인이 제3 노드(43)에 연결된다.
상기 제6 트랜지스터(6)는 소스가 상기 제3 노드(43)에 연결되고, 게이트가 상기 제2 입력단자(22)에 연결되며, 드레인이 상기 제2 입력단자(22)에 연결된다.
상기 제7 트랜지스터(7)는 소스가 상기 제2 노드(42)에 연결되고, 게이트가 상기 제3 노드(43)에 연결되며, 드레인이 상기 제1 전원(VDD)에 연결된다.
상기 제8 트랜지스터(8)는 소스가 상기 제1 전원(VDD)에 연결되고, 게이트가 상기 제2 노드(42)에 연결되며, 드레인이 상기 제1 노드(41)에 연결된다.
상기 제1 커패시터(31)는, 제2 노드(42)와 제1 전원(VDD)사이에 연결된다. 제1 커패시터(31)는 제2 노드(42)의 전위를 유지하기 위하여 사용되며, 리크전류에 의해 제2 노드(42)의 전위가 변하여 회로 전체의 동작에 영향을 주는 것을 회피할 수 있다.
제1 입력단자(21)는 제1 클럭신호를 수신하도록 구성되며, 제2 입력단자(22)는 제2 클럭신호를 수신하도록 구성된다. 제1 클럭신호와 제2 클럭신호는 서로 중첩되지 않는다. 제1 스테이지의 구동회로의 제3 입력단자(23)는 싱글펄스신호를 수신하도록 구성된다.
제2 컨트롤러(16)는 제1 컨트롤러(15), 제1 전원(VDD)보다 낮은 전압을 출력하는 제2 전원(VEE)(예를 들면, 저전압) 및 제2 트랜지스터(2)에 연결된다. 제2 컨트롤러(16)는 제2 트랜지스터(2)의 게이트의 전압을 제어한다. 제2 컨트롤러(16)는, 제9 트랜지스터(9), 제10 트랜지스터(10), 제11 트랜지스터(11), 제12 트랜지스터(12), 제13 트랜지스터(13), 제14 트랜지스터(14) 및 제2 커패시터(32)를 구비한다.
상기 제9 트랜지스터(9)는 소스가 상기 제2 전원(VEE)에 연결되고, 게이트가 제4 노드(44)에 연결되며, 드레인이 제3 노드(43)에 연결된다.
상기 제10 트랜지스터(10)는 소스가 상기 제3 노드(43)에 연결되고, 게이트가 상기 제2 전원(VEE)에 연결된다.
상기 제11 트랜지스터(11)는 소스가 상기 제10 트랜지스터(10)의 드레인에 연결되고, 게이트가 상기 제2 전원(VEE)에 연결되며, 드레인이 제4 노드(44)에 연결된다.
상기 제12 트랜지스터(12)는 소스가 상기 제1 노드(41)에 연결되고, 게이트가 상기 제4 노드(44)에 연결되며, 드레인이 상기 제2 전원(VEE)에 연결된다.
상기 제13 트랜지스터(13)는 소스가 상기 제2 노드(42)에 연결되고, 게이트가 상기 제2 전원(VEE)에 연결된다.
상기 제14 트랜지스터(14)는 소스가 상기 제13 트랜지스터(13)의 드레인에 연결되고, 게이트가 상기 제2 전원(VEE)에 연결되며, 드레인이 상기 제2 트랜지스터(2)의 게이트에 연결된다.
그리고, 상기 제2 커패시터(32)는 상기 제1 노드(41)와 제4 노드(44)사이에 연결된다. 제2 커패시터(32)는 제4 노드(44)를 제2 전원(VEE)보다 낮은 전압에 연결시킴으로써 제12 트랜지스터(12)를 완전히 도통시켜 제2 출력단자(25)에 VEE의 전위를 출력한다.
본 발명에 따르는 멀티플렉서는, 구동회로의 하나의 샘플링 신호의 제2 출력단자를 다음 스테이지의 구동회로의 제3 입력단자에 피드백함으로써 3개의 신호만을 이용하여 종래기술과 같은 효과를 얻을 수 있다.
도 2는 본 발명의 제1 실시예에 따른 멀티플렉서를 보여주는 모식도이다. 도 2를 참조하면, 복수의 스테이지의 구동회로는 하나의 싱글펄스신호 전송선(SP) 및 3개의 시퀀스신호 전송선(CK1, CK2, CK3)에 연결된다. 3개의 시퀀스신호 전송선(CK1, CK2, CK3)은 각각 제1 시퀀스신호, 제2 시퀀스신호 및 제3 시퀀스신호를 전송한다.
구동회로군(50)은, 예를 들어 제1 스테이지의 구동회로(51), 제2 스테이지의 구동회로(52) 및 제3 스테이지의 구동회로(53)등 3스테이지의 구동회로를 구비한다.
본 실시예에 있어서, 제1 스테이지의 구동회로(51)는 제1 입력단자(21)가 제2 시퀀스신호 전송선(CK2)에 연결되어 제2 시퀀스신호를 수신하고, 제2 입력단자(22)가 제1 시퀀스신호 전송선(CK1)에 연결되어 제1 시퀀스신호를 수신하며 제3 입력단자(23)가 싱글펄스신호 전송선(SP)에 연결되고, 제1 출력단자(24)가 제2 스테이지의 구동회로(52)의 제3 입력단자(23)에 연결되며, 제2 출력단자(25)가 표시영역에 발광 제어신호를 출력한다.
제2 스테이지의 구동회로(52)는 제1 입력단자(21)가 제3 시퀀스신호 전송선(CK3)에 연결되어 제3 시퀀스신호를 수신하고, 제2 입력단자(22)가 제2 시퀀스신호 전송선(CK2)에 연결되어 제2 시퀀스신호를 수신하며, 제3 입력단자(23)가 제1 스테이지의 구동회로(51)의 제1 출력단자(24)에 연결되고, 제1 출력단자(24)가 제3 스테이지의 구동회로(53)의 제3 출력단자(23)에 연결되며, 제2 출력단자(25)가 표시영역에 발광 제어신호를 출력한다.
제3 스테이지의 구동회로(53)는 제1 입력단자(21)가 제1 시퀀스신호 전송선(CK1)에 연결되어 제1 시퀀스신호를 수신하고, 제2 입력단자(22)가 제3 시퀀스신호 전송선(CK3)에 연결되어 제3 시퀀스신호를 수신하며, 제3 입력단자(23)가 제2 스테이지의 구동회로(52)의 제1 입력단자24에 연결되고, 제2 출력단자(25)가 표시영역에 발광 제어신호를 출력한다.
제4 스테이지의 구동회로(54)는 제1 입력단자(21)가 제2 시퀀스신호 전송선(CK2)에 연결되어 제2 시퀀스신호를 수신하고, 제2 입력단자(22)가 제1 시퀀스신호 전송선(CK1)에 연결되어 제1 시퀀스신호를 수신하며, 제3 입력단자(23)가 제3 스테이지의 구동회로(53)의 제1 출력단자(24)에 연결되고, 제1 출력단자(24)가 다음 스테이지의 구동회로의 제3 입력단자(미 도시)에 연결되며, 제2 출력단자(25)가 표시영역에 발광 제어신호를 출력한다.
또한, 제4 스테이지의 구동회로(54)의 제1 입력단자(21) 및 제2 입력단자(22)에 연결되는 시퀀스신호 전송선의 선택은, 제1 스테이지의 구동회로(51)의 제1 입력단자(21) 및 제2 입력단자(22)에 연결되는 시퀀스신호 전송선의 선택과 일치한다. 제4 스테이지의 구동회로(54)에서 클럭신호를 수신하기 위한 연결방식은 제1 스테이지의 구동회로(51)와 동일하다.
따라서, 3n스테이지의 구동회로(n는 자연수)에서, 제1 입력단자(21)와 제2 입력단자(22)가 수신하는 클럭신호는 동일하다. 또한, 3n+1스테이지의 구동회로(n는 자연수)에서, 제1 입력단자(21)와 제2 입력단자(22)가 수신하는 클럭신호는 동일하며, 3n+2스테이지의 구동회로(n는 자연수)에서, 제1 입력단자(21)와 제2 입력단자(22)가 수신하는 클럭신호는 동일하다.
구동회로군(50)중의 서로 다른 스테이지의 구동회로에서, 제1 입력단자(21)와 제2 입력단자(22)가 시퀀스신호 전송선에 연결되는 연결방식은 여러가지 방식을 취할 수 있으며, 상술한 방식에만 한정되지 않는다.
구동회로군(50) 중의 각 스테이지의 구동회로의 회로도에 관하여서는 도 1 및 이에 대한 설명을 참조할 수 있기에, 여기서는 더 설명하지 않기로 한다.
도 3은 본 발명의 제1 실시예에 따른 멀티플렉서의 사용과정을 보여 주기 위한 파형도이다. 여기서, SP는 싱글펄스신호 전송선의 파형이고, CK1, CK2, CK3는 각각 3개의 시퀀스신호 전송선의 파형이며, EM1, EM2, EM3은 각각 연속되는 3스테이지의 구동회로의 제2 출력단자(25)의 파형이고, NXT1, NXT2, NXT3은 각각 연속되는 3스테이지의 구동회로의 제1 출력단자(24)의 파형이다. 도 3을 참조하면, 본 발명의 멀티플렉서는, 구동회로 중의 하나의 샘플링 신호의 제2 출력단자를 다음 스테이지의 구동회로의 제3 입력단자에 피드백하는 것을 통하여, 3개의 신호만을 이용하여 종래기술과 동일한 효과를 얻을 수 있다.
본 발명은 그 적용범위가 넓어, 본 발명의 디스플레이 장치는 유기 발광다이오드 디스플레이, 액정 디스플레이, 전계방출 디스플레이, 플라스마 디스플레이패널 중의 적어도 하나일 수 있다.
이상을 정리하면, 본 발명의 멀티플렉서 및 디스플레이 장치에 있어서, 종래기술 중의 4개의 클럭신호에 의한 구동을 3개의 클럭신호에 의한 구동으로 변경함으로써, 적은 제어신호로 종래기술과 동일한 기능을 실현할 수 있으며, 제어신호를 감소시키는 것을 통하여 회로도의 면적을 줄일수 있을뿐더러 집적회로의 면적을 축소 및 결합영역의 개수를 줄일 수 있어, 신뢰성이 형상되고 어셈블리 동작면에서 더욱 넓은 동작범위를 가질 수 있다.
이상 본 발명의 구체적인 실시예에 대하여 기술하였지만, 당업자라면, 본 발명은 상술한 특정적인 실시방식에만 한정되는 것이 아님을 이해하여야 할것이다. 당업자라면 특허청구범위내에서 여러가지 변형 및 수정을 진행할 수 있으며 이는 본 발명의 실질적인 내용에 영향을 주지 않는다.
1 : 제1 트랜지스터
2 : 제2 트랜지스터
3 : 제3 트랜지스터 4 : 제4 트랜지스터
5 : 제5 트랜지스터 6 : 제6 트랜지스터
7 : 제7 트랜지스터 8 : 제8 트랜지스터
9 : 제9 트랜지스터 10 : 제10 트랜지스터
11 : 제11 트랜지스터 12 : 제12 트랜지스터
13 : 제13 트랜지스터 14 : 제14 트랜지스터
15 : 제1 컨트롤러 16 : 제2 컨트롤러
21 : 제1 입력단자 22 : 제2 입력단자
23 : 제3 입력단자 24 : 제1 출력단자
25 : 제2 출력단자 31 : 제1 커패시터
32 : 제2 커패시터 41 : 제1 노드
42 : 제2 노드 43 : 제3 노드
44 : 제4 노드 50 : 구동회로군
51 : 제1 스테이지의 구동회로 52 : 제2 스테이지의 구동회로
53 : 제3 스테이지의 구동회로 54 : 제4 스테이지의 구동회로
3 : 제3 트랜지스터 4 : 제4 트랜지스터
5 : 제5 트랜지스터 6 : 제6 트랜지스터
7 : 제7 트랜지스터 8 : 제8 트랜지스터
9 : 제9 트랜지스터 10 : 제10 트랜지스터
11 : 제11 트랜지스터 12 : 제12 트랜지스터
13 : 제13 트랜지스터 14 : 제14 트랜지스터
15 : 제1 컨트롤러 16 : 제2 컨트롤러
21 : 제1 입력단자 22 : 제2 입력단자
23 : 제3 입력단자 24 : 제1 출력단자
25 : 제2 출력단자 31 : 제1 커패시터
32 : 제2 커패시터 41 : 제1 노드
42 : 제2 노드 43 : 제3 노드
44 : 제4 노드 50 : 구동회로군
51 : 제1 스테이지의 구동회로 52 : 제2 스테이지의 구동회로
53 : 제3 스테이지의 구동회로 54 : 제4 스테이지의 구동회로
Claims (6)
- 복수의 스테이지의 구동회로를 구비하는 멀티플렉서에 있어서,
각 스테이지의 상기 구동회로는,
소스가 제1 전원에 연결되고, 게이트가 제1 노드에 연결되며, 드레인이 제1 출력단자에 연결되는 제1 트랜지스터와,
소스가 제1 출력단자에 연결되고, 게이트가 제2 컨트롤러에 연결되며, 드레인이 제1 입력단자에 연결되는 제2 트랜지스터와,
제2 입력단자와 제3 입력단자에 연결되어 제1 노드와 제2 출력단자에 샘플링 신호를 공급하는 제1 컨트롤러와,
제1 컨트롤러와 상기 제1 전원보다 낮은 전압을 출력하는 제2 전원에 연결되어 상기 제2 트랜지스터의 게이트의 전압을 제어하는 제2 컨트롤러를 구비하며,
각 스테이지의 상기 구동회로의 제1 출력단자는 다음 스테이지의 상기 구동회로의 제3 입력단자에 연결되고,
상기 제1 입력단자는 제1 클럭신호를 수신하도록 구성되고,
상기 제2 입력단자는 상기 제1 클럭신호와 서로 중첩되지 않는 제2 클럭신호를 수신하도록 구성되며,
제1 스테이지의 상기 구동회로의 제3 입력단자는 싱글펄스신호를 수신하도록 구성되는 것을 특징으로 하는 멀티플렉서.
- 제 1항에 있어서,
상기 제1 컨트롤러는,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 제2 노드에 연결되는 제3 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 입력단자에 연결되며, 드레인이 상기 제3 입력단자에 연결되는 제4 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 제3 노드에 연결되는 제5 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 상기 제2 입력단자에 연결되는 제6 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 노드에 연결되며, 드레인이 상기 제1 전원에 연결되는 제7 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 상기 제1 노드에 연결되는 제8 트랜지스터와,
상기 제2 노드와 제1 전원사이에 연결되는 제1 커패시터를 구비하는 것을 특징으로 하는 멀티플렉서.
- 제 1항에 있어서,
상기 제2 컨트롤러는,
소스가 상기 제2 전원에 연결되고, 게이트가 제4 노드에 연결되며, 드레인이 상기 제3 노드에 연결되는 제9 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제10 트랜지스터와,
소스가 상기 제10 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되며, 드레인이 상기 제4 노드에 연결되는 제11 트랜지스터와,
소스가 상기 제1 노드에 연결되고, 게이트가 상기 제4 노드에 연결되며, 드레인이 상기 제2 전원에 연결되는 제12 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제13 트랜지스터와,
소스가 상기 제13 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되며, 드레인이 상기 제2 트랜지스터의 게이트에 연결되는 제14 트랜지스터와,
상기 제1 노드와 제4 노드사이에 연결되는 제2 커패시터를 구비하는 것을 특징으로 하는 멀티플렉서.
- 복수의 스테이지의 구동회로, 하나의 싱글펄스신호 전송선 및 3개의 시퀀스신호 전송선을 구비하고,
각 스테이지의 상기 구동회로는,
소스가 제1 전원에 연결되고, 게이트가 제1 노드에 연결되며, 드레인이 제1 출력단자에 연결되는 제1 트랜지스터와,
소스가 제1 출력단자에 연결되고, 게이트가 제2 컨트롤러에 연결되며, 드레인이 제1 입력단자에 연결되는 제2 트랜지스터와,
제2 입력단자와 제3 입력단자에 연결되어 제1 노드와 제2 출력단자에 샘플링 신호를 공급하는 제1 컨트롤러와,
제1 컨트롤러와 상기 제1 전원보다 낮은 전압을 출력하는 제2 전원에 연결되어 상기 제2 트랜지스터의 게이트의 전압을 제어하는 제2 컨트롤러를 구비하며,
상기 제2 출력단자는 디스플레이 장치의 발광 제어신호가 되며,
각 스테이지의 상기 구동회로의 제1 출력단자는 다음 스테이지의 상기 구동회로의 제3 입력단자에 연결되고,
제1 스테이지의 구동회로의 제3 입력단자는 상기 싱글펄스신호 전송선에 연결되고,
연속되는 3스테이지의 구동회로를 하나의 구동회로군이라 할 때, 상기 구동회로군 중의 각 스테이지의 구동회로의 제1 입력단자와 제2 입력단자는 각각 3개의 상기 시퀀스신호 전송선 중의 2개에 연결되고, 동일한 구동회로군중의 각 스테이지의 상기 구동회로가 수신하는 시퀀스신호는 서로 다르며
상기 제1 입력단자는 제1 클럭신호를 수신하도록 구성되고,
상기 제2 입력단자는 제2 클럭신호를 수신하도록 구성되며,
3개의 상기 시퀀스신호 전송선을 통하여 전송되는 클럭신호는 서로 중첩되지 않는 것을 특징으로 하는 디스플레이 장치.
- 제 4항에 있어서,
상기 제1 컨트롤러는,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 제2 노드에 연결되는 제3 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 입력단자에 연결되며, 드레인이 상기 제3 입력단자에 연결되는 제4 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 제3 노드에 연결되는 제5 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 입력단자에 연결되며, 드레인이 상기 제2 입력단자에 연결되는 제6 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제3 노드에 연결되며, 드레인이 상기 제1 전원에 연결되는 제7 트랜지스터와,
소스가 상기 제1 전원에 연결되고, 게이트가 상기 제2 노드에 연결되며, 드레인이 상기 제1 노드에 연결되는 제8 트랜지스터와,
상기 제2 노드와 제1 전원사이에 연결되는 제1 커패시터를 구비하는 것을 특징으로 하는 디스플레이 장치.
- 제 4항에 있어서,
상기 제2 컨트롤러는,
소스가 상기 제2 전원에 연결되고, 게이트가 제4 노드에 연결되며, 드레인이 상기 제3 노드에 연결되는 제9 트랜지스터와,
소스가 상기 제3 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제10 트랜지스터와,
소스가 상기 제10 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되며, 드레인이 상기 제4 노드에 연결되는 제11 트랜지스터와,
소스가 상기 제1 노드에 연결되고, 게이트가 상기 제4 노드에 연결되며, 드레인이 상기 제2 전원에 연결되는 제12 트랜지스터와,
소스가 상기 제2 노드에 연결되고, 게이트가 상기 제2 전원에 연결되는 제13 트랜지스터와,
소스가 상기 제13 트랜지스터의 드레인에 연결되고, 게이트가 상기 제2 전원에 연결되고, 드레인이 상기 제2 트랜지스터의 게이트에 연결되는 제14 트랜지스터와,
상기 제1 노드와 제4 노드사이에 연결되는 제2 커패시터를 구비하는 것을 특징으로 하는 디스플레이 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410193160.2 | 2014-05-08 | ||
CN201410193160.2A CN105096791B (zh) | 2014-05-08 | 2014-05-08 | 多路复用驱动器以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150128540A true KR20150128540A (ko) | 2015-11-18 |
KR101758770B1 KR101758770B1 (ko) | 2017-07-31 |
Family
ID=54368382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150010443A KR101758770B1 (ko) | 2014-05-08 | 2015-01-22 | 멀티플렉서 및 디스플레이 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9589498B2 (ko) |
JP (1) | JP6505445B2 (ko) |
KR (1) | KR101758770B1 (ko) |
CN (1) | CN105096791B (ko) |
TW (1) | TWI540565B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105427825B (zh) * | 2016-01-05 | 2018-02-16 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路 |
CN108492784B (zh) * | 2018-03-29 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | 扫描驱动电路 |
KR20200142161A (ko) * | 2019-06-11 | 2020-12-22 | 삼성디스플레이 주식회사 | 스테이지 및 이를 구비한 표시 장치 |
KR102473955B1 (ko) | 2020-11-25 | 2022-12-05 | 경희대학교 산학협력단 | 스캔 드라이버 회로 및 그 구동 방법 |
CN116994516B (zh) * | 2023-07-28 | 2024-01-30 | 上海和辉光电股份有限公司 | 栅极驱动电路以及显示面板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003241202A1 (en) * | 2002-06-10 | 2003-12-22 | Samsung Electronics Co., Ltd. | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
KR101183431B1 (ko) | 2005-06-23 | 2012-09-14 | 엘지디스플레이 주식회사 | 게이트 드라이버 |
US7612770B2 (en) * | 2005-12-15 | 2009-11-03 | Tpo Displays Corp. | Systems for displaying images |
KR101252861B1 (ko) * | 2006-10-12 | 2013-04-09 | 삼성디스플레이 주식회사 | 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치 |
KR101407307B1 (ko) * | 2008-12-20 | 2014-06-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN102062962B (zh) * | 2009-11-12 | 2012-12-12 | 瀚宇彩晶股份有限公司 | 栅极驱动电路 |
KR101146990B1 (ko) * | 2010-05-07 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치 |
KR101944465B1 (ko) * | 2011-01-06 | 2019-02-07 | 삼성디스플레이 주식회사 | 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치 |
KR101988590B1 (ko) * | 2012-10-24 | 2019-06-13 | 삼성디스플레이 주식회사 | 발광제어선 구동부 |
CN103106881A (zh) * | 2013-01-23 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种栅极驱动电路、阵列基板及显示装置 |
-
2014
- 2014-05-08 CN CN201410193160.2A patent/CN105096791B/zh active Active
- 2014-07-22 TW TW103125186A patent/TWI540565B/zh active
-
2015
- 2015-01-22 JP JP2015010191A patent/JP6505445B2/ja active Active
- 2015-01-22 KR KR1020150010443A patent/KR101758770B1/ko active IP Right Grant
- 2015-04-27 US US14/697,313 patent/US9589498B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI540565B (zh) | 2016-07-01 |
KR101758770B1 (ko) | 2017-07-31 |
JP6505445B2 (ja) | 2019-04-24 |
CN105096791A (zh) | 2015-11-25 |
US20150325199A1 (en) | 2015-11-12 |
US9589498B2 (en) | 2017-03-07 |
JP2015215590A (ja) | 2015-12-03 |
TW201543457A (zh) | 2015-11-16 |
CN105096791B (zh) | 2017-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102072201B1 (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
KR101790705B1 (ko) | 양방향 주사 구동 장치 및 이를 이용한 표시 장치 | |
US8599117B2 (en) | Emission control driver and organic light emitting display device using the same | |
US9183781B2 (en) | Stage circuit and bidirectional emission control driver using the same | |
US9019191B2 (en) | Stage circuit and emission control driver using the same | |
US8542225B2 (en) | Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal | |
US20120212517A1 (en) | Organic light-emitting display and method of driving the same | |
US9443464B2 (en) | Stage circuit and organic light emitting display device using the same | |
US8290115B2 (en) | Driver and organic light emitting diode display using the same | |
US8922471B2 (en) | Driver and display device using the same | |
US8717257B2 (en) | Scan driver and organic light emitting display using the same | |
US10026344B2 (en) | Pixel, organic light emitting display device including the pixel, and method of driving the pixel | |
KR101986708B1 (ko) | 유기전계발광 표시장치 | |
KR101758770B1 (ko) | 멀티플렉서 및 디스플레이 장치 | |
US8743024B2 (en) | Emission control driver and organic light emitting display using the same | |
US10204544B2 (en) | Display panel driver and display apparatus having the same | |
US20130002340A1 (en) | Stage circuit and scan driver using the same | |
US8723765B2 (en) | Stage circuit and scan driver using the same | |
KR101725212B1 (ko) | 에미션 구동장치 및 이를 이용한 유기발광다이오드 표시장치 | |
JP5616483B2 (ja) | 有機発光ダイオード表示装置及びその駆動方法 | |
KR101768480B1 (ko) | 유기발광다이오드 표시장치 | |
KR100805566B1 (ko) | 버퍼 및 이를 이용한 유기전계발광 표시장치 | |
WO2019061784A1 (zh) | Amoled显示面板的扫描驱动系统 | |
US20130002307A1 (en) | Stage circuit and scan driver using the same | |
KR101787974B1 (ko) | 유기발광다이오드 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |