KR20150119509A - 다치화 저항이 구현된 stt-mram 소자 - Google Patents

다치화 저항이 구현된 stt-mram 소자 Download PDF

Info

Publication number
KR20150119509A
KR20150119509A KR1020140044288A KR20140044288A KR20150119509A KR 20150119509 A KR20150119509 A KR 20150119509A KR 1020140044288 A KR1020140044288 A KR 1020140044288A KR 20140044288 A KR20140044288 A KR 20140044288A KR 20150119509 A KR20150119509 A KR 20150119509A
Authority
KR
South Korea
Prior art keywords
magnetization
layer
stt
voltage
mram
Prior art date
Application number
KR1020140044288A
Other languages
English (en)
Inventor
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140044288A priority Critical patent/KR20150119509A/ko
Publication of KR20150119509A publication Critical patent/KR20150119509A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

다치화 저항이 구현된 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory) 소자는 전압을 인가하는 하부 전극 및 상부 전극; 상기 하부 전극 및 상기 상부 전극에 의하여 상기 전압이 인가되면, 스핀 전달 토크(Spin Transfer Torque; STT) 현상에 의하여 변화하는 자화 상태를 갖는 적어도 하나의 자화 변화층; 및 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압과 구별되는 제어 전압을 상기 적어도 하나의 자화 변화층에 인가하는 적어도 하나의 전압 인가층을 포함한다.

Description

다치화 저항이 구현된 STT-MRAM 소자{SPIN TRANSFER TORQUE-MAGNETIC RANDOM ACCESS MEMORY(STT-MRAM) ELEMENT HAVING MULTI-LEVEL RESISTANCE}
본 발명은 STT-MRAM 소자에 관한 것으로서, 구체적으로, 다치화 저항이 구현된 STT-MRAM 소자에 관한 기술이다.
STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자는 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화 변화층의 자화 상태를 변화시킴으로써, 변화된 자화 상태에 대응하는 서로 다른 저항 값을 기준으로 온(on)/오프(off)를 판별하는 소자이다.
그러나, 기존 STT-MRAM 소자에서 자화 변화층의 자화 상태는 자화 변화층의 윗면에 대해 수평 방향 또는 수직 방향의 2 개의 방향으로만 반전되는 자화 방향에 의해 결정되어 자화 변화층의 저항 값이 2 개로만 도출되기 때문에, 다치화 저항의 숫자가 적게 구현되는 단점이 있다.
이에, 본 명세서에서는 자화 변화층의 자화 상태를 복수 개의 상태로 변화시킴으로써, 다치화 저항의 숫자를 기존의 STT-MRAM 소자보다 증가시키는 기술을 제안한다.
본 발명의 실시예들은 자화 변화층의 자화 상태를 복수 개의 상태로 변화시켜 자화 변화층이 복수 개의 변화하는 저항 값을 갖도록 함으로써, 다치화 저항이 구현된 STT-MRAM 소자 및 그 구동 방법을 제공한다.
또한, 본 발명의 실시예들은 전압 인가층에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 조절되는 자화 방향을 갖도록, 자화 변화층에 포함되는 자유층을 멀티페로익스(multiferroics) 기술에 따라 강유전성 및 강자성을 갖는 소재로 구성함으로써, 자화 변화층의 자화 상태가 변화하는 STT-MRAM 소자 및 그 구동 방법을 제공한다.
또한, 본 발명의 실시예들은 복수 개의 자화 변화층을 포함하여 복수 개의 자화 변화층들 각각의 자화 상태에 대응하는 서로 다른 저항 값을 도출함으로써, 다치화 저항의 숫자를 증가시킨 STT-MRAM 소자 및 그 구동 방법을 제공한다.
또한, 본 발명의 실시예들은 다치화 저항이 구현된 STT-MRAM 소자를 보안 기술에 이용하는 방법을 제공한다.
본 발명의 일실시예에 따른 다치화 저항이 구현된 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory) 소자는 전압을 인가하는 하부 전극 및 상부 전극; 상기 하부 전극 및 상기 상부 전극에 의하여 상기 전압이 인가되면, 스핀 전달 토크(Spin Transfer Torque; STT) 현상에 의하여 변화하는 자화 상태를 갖는 적어도 하나의 자화 변화층; 및 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압과 구별되는 제어 전압을 상기 적어도 하나의 자화 변화층에 인가하는 적어도 하나의 전압 인가층을 포함한다.
상기 적어도 하나의 자화 변화층은 상기 변화하는 자화 상태에 따라 변화하는 저항 값을 가질 수 있다.
상기 적어도 하나의 자화 변화층은 상기 적어도 하나의 전압 인가층에 의하여 인가되는 상기 제어 전압 또는 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압 중 적어도 어느 하나에 기초하여 조절되는 자화 방향을 갖도록 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성되는 자유층; 상기 자유층의 상기 자화 방향에 대한 기준 자화 방향을 제공하도록 강자성체로 형성되는 고정층; 및 상기 자유층 및 상기 고정층 사이의 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출하도록 절연체로 형성되는 절연층을 포함할 수 있다.
상기 자유층의 자화 방향은 상기 제어 전압 또는 상기 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 조절될 수 있다.
상기 적어도 하나의 자화 변화층의 상기 자화 상태는 상기 자유층의 상기 자화 방향이 조절됨에 응답하여 변화하고, 상기 자유층의 상기 자화 방향은 상기 고정층의 기준 자화 방향에 기초하여 조절될 수 있다.
상기 자기전기 다강성체는 강유전성 및 강자성을 갖는 소재로 구성되고, 상기 절연체는 금속 산화물로 구성되며, 상기 강자성체는 강자성을 갖는 소재로 구성될 수 있다.
상기 강유전성 및 강자성을 갖는 소재는 YMn
Figure pat00001
, BiMn
Figure pat00002
, TbMn
Figure pat00003
또는 BiFe
Figure pat00004
중 적어도 어느 하나로 구성되고, 상기 금속 산화물은 AlO 또는 MgO 중 적어도 어느 하나로 구성되며, 상기 강자성을 갖는 소재는 CoFeB, CoFe, FePt, Pt, Pd, 강자성을 갖는 소재로 이루어진 인공격자 또는 반금속(half-metal) 중 적어도 어느 하나로 구성될 수 있다.
상기 다치화 저항이 구현된 STT-MRAM 소자는 상기 적어도 하나의 자화 변화층에 대해, 상기 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 적어도 하나의 전기장 차단층을 더 포함할 수 있다.
본 발명의 일실시예에 따른 다치화 저항이 구현된 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory) 소자 구동 방법은 하부 전극 및 상부 전극을 통하여 적어도 하나의 자화 변화층으로 전압을 인가하는 단계; 적어도 하나의 전압 인가층을 통하여 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압과 구별되는 제어 전압을 상기 적어도 하나의 자화 변화층으로 인가하는 단계; 및 상기 적어도 하나의 전압 인가층에 의하여 인가되는 제어 전압 또는 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압 중 적어도 어느 하나에 기초하여 스핀 전달 토크(Spin Transfer Torque; STT) 현상을 이용하여 상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계를 포함한다.
상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계는 상기 적어도 하나의 자화 변화층에 포함되는 자유층의 자화 방향을 조절하는 단계를 포함할 수 있다.
상기 자유층의 자화 방향을 조절하는 단계는 상기 자유층을 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성함으로써, 상기 제어 전압 또는 상기 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 상기 자유층의 자화 방향을 조절하는 단계를 포함할 수 있다.
상기 자유층의 자화 방향을 조절하는 단계는 상기 적어도 하나의 자화 변화층에 대해, 상기 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 단계를 포함할 수 있다.
상기 자유층의 자화 방향을 조절하는 단계는 상기 적어도 하나의 자화 변화층에 포함되는 고정층의 기준 자화 방향에 기초하여 상기 자유층의 자화 방향을 조절하는 단계일 수 있다.
상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계는 상기 자화 상태에 따라 상기 적어도 하나의 자화 변화층의 저항 값을 변화시키는 단계를 포함할 수 있고, 상기 적어도 하나의 자화 변화층의 저항 값을 변화시키는 단계는 상기 고정층의 기준 자화 방향에 기초하여 상기 자유층의 자화 방향이 조절됨에 응답하여, 상기 적어도 하나의 자화 변화층에 포함되는 절연층에서 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출하는 단계를 포함할 수 있다.
상기 다치화 저항이 구현된 STT-MRAM 소자 구동 방법은 상기 적어도 하나의 자화 변화층의 자화 상태가 변화함에 응답하여, 상기 변화하는 자화 상태 각각에 대응하는 보안 키를 설정하는 단계; 및 상기 설정된 보안 키에 기초하여 보안 패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들은 자화 변화층의 자화 상태를 복수 개의 상태로 변화시켜 자화 변화층이 복수 개의 변화하는 저항 값을 갖도록 함으로써, 다치화 저항이 구현된 STT-MRAM 소자 및 그 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 전압 인가층에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 조절되는 자화 방향을 갖도록, 자화 변화층에 포함되는 자유층을 멀티페로익스(multiferroics) 기술에 따라 강유전성 및 강자성을 갖는 소재로 구성함으로써, 자화 변화층의 자화 상태가 변화하는 STT-MRAM 소자 및 그 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 복수 개의 자화 변화층을 포함하여 복수 개의 자화 변화층들 각각의 자화 상태에 대응하는 서로 다른 저항 값을 도출함으로써, 다치화 저항의 숫자를 증가시킨 STT-MRAM 소자 및 그 구동 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 다치화 저항이 구현된 STT-MRAM 소자를 보안 기술에 이용하는 방법을 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 STT-MRAM 소자를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 STT-MRAM 소자 구동 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 일실시예에 따른 STT-MRAM 소자가 하나의 자화 변화층을 포함하는 경우, 구현된 다치화 저항을 설명하기 위한 개념도이다.
도 4는 본 발명의 일실시예에 따른 STT-MRAM 소자가 복수의 자화 변화층을 포함하는 경우, 구현된 다치화 저항을 설명하기 위한 개념도이다.
도 5는 본 발명의 일실시예에 따른 STT-MRAM 소자 구동 방법을 나타낸 플로우 차트이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 STT-MRAM 소자를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 STT-MRAM 소자는 기판(110), 하부 전극(120), 상부 전극(130), 복수의 전압 인가층들(140), 복수의 자화 변화층들(150), 선택용 트랜지스터(160) 및 공통 소스(170)를 포함할 수 있다. 이하, 본 발명의 일실시예에 따른 STT-MRAM 소자는 기판(110), 선택용 트랜지스터(160) 및 공통 소스(170)를 포함하는 구조로 설명하지만, 이에 제한되거나 한정되지 않고, 하부 전극(120), 상부 전극(130), 적어도 하나의 전압 인가층 및 적어도 하나의 자화 변화층을 필수 구성 요소로 포함하는 다양한 구조를 가질 수 있다.
기판(110)은 실리콘 소재로 구성될 수 있고, 기판(110)의 윗면에는 선택용 트랜지스터(160) 및 공통 소스(170)가 형성될 수 있다. 이 때, 공통 소스(170)는 선택용 트랜지스터(160)의 소스 영역과 연결될 수 있다.
하부 전극(120)은 기판(110)의 윗면에 전도성 물질로 형성되어, 선택용 트랜지스터(160)의 드레인 영역과 연결될 수 있다. 또한, 상부 전극(130)은 복수의 전압 인가층들(140) 및 복수의 자화 변화층들(150)의 위에 전도성 물질로 형성될 수 있다. 이 때, 하부 전극(120) 및 상부 전극(130)은 복수의 자화 변화층들(150)에 전압을 인가한다.
복수의 전압 인가층들(140) 및 복수의 자화 변화층들(150)은 하부 전극(120)과 상부 전극(130)의 사이에 배치된다. 여기서, 복수의 전압 인가층들(140)은 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압과 구별되는 제어 전압을 복수의 자화 변화층들(150)에 인가한다. 도면에는, 복수의 전압 인가층들(140)이 복수의 자화 변화층들(150)의 측면 위치에 복수의 자화 변화층들(150)과 평행하게 배치되는 것으로 도시하였으나, 이제 제한되거나 한정되지 않고, 복수의 자화 변화층들(150)의 주위 다양한 위치에 배치될 수 있다. 예를 들어, 복수의 전압 인가층들(140)은 복수의 자화 변화층들(150)의 사이에 교번적으로 배치될 수 도 있다. 더 구체적인 예를 들면, 제1 전압 인가층(141)은 제1 자화 변화층(151)의 윗면 또는 아랫면에 배치될 수 있고, 제2 전압 인가층(142)은 제2 자화 변화층(152)의 윗면 또는 아랫면에 배치될 수도 있다.
복수의 자화 변화층들(150) 각각은 하부 전극(120) 및 상부 전극(130)에 의하여 전압이 인가되면, 스핀 전달 토크(Spin Transfer Torque; STT) 현상에 의하여 변화하는 자화 상태를 가진다. 이 때, 하부 전극(120) 및 상부 전극(130)에 의하여 복수의 자화 변화층들(150) 각각으로 인가되는 전압은 전도성 물질로 형성된 복수의 전도층들(180)을 통하여 인가될 수 있다. 예를 들어, 제1 전도층(181)을 통하여 제1 자화 변화층(151)으로 전압이 인가될 수 있고, 제2 전도층(182)을 통하여 제2 자화 변화층(152)으로 전압이 인가될 수 있다. 따라서, 본 발명의 일실시예에 따른 STT-MRAM 소자는 적어도 하나의 전도층을 더 포함할 수 있다. 그러나, 하부 전극(120) 및 상부 전극(130)에 의하여 복수의 자화 변화층들(150) 각각으로 인가되는 전압은 복수의 전도층들(180)을 통하여 인가되지 않고, 다양한 방식으로 인가될 수 있기 때문에, STT-MRAM 소자가 반드시 적어도 하나의 전도층을 포함할 필요는 없다.
여기서, 복수의 자화 변화층들(150) 각각의 자화 상태를 변화시키는 요인으로, 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압 외에 전도성 물질로 형성된 복수의 전압 인가층들(140)에 의하여 인가되는 제어 전압이 있을 수 있다. 구체적으로, 복수의 자화 변화층들(150) 각각의 자화 상태는 복수의 전압 인가층들(140) 각각에 의하여 인가되는 제어 전압 또는 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압 중 적어도 어느 하나에 기초하여 변화될 수 있다. 예를 들어, 복수의 자화 변화층들(150) 각각의 자화 상태는 복수의 전압 인가층들(140) 각각에 의하여 인가되는 제어 전압 또는 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 변화될 수 있다. 더 구체적인 예를 들면, 제1 자화 변화층(151)은 제1 전압 인가층(141)에 의하여 인가되는 제어 전압 또는 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 전기장 또는 자기장에 기초하여 변화될 수 있다. 또한, 제2 자화 변화층(152)은 제2 전압 인가층(142)에 의하여 인가되는 제어 전압 또는 하부 전극(120) 및 상부 전극(130)에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 전기장 또는 자기장에 기초하여 변화될 수 있다. 이에 대한 상세한 설명은 도 2를 참조하여 기재하기로 한다.
따라서, STT-MRAM 소자에서 복수의 자화 변화층들(150) 각각이 변화하는 자화 상태에 따라 변화하는 저항 값을 가짐으로써, 다치화 저항이 구현될 수 있다. 이 때, 복수의 자화 변화층들(150) 각각의 자화 상태는 복수 개의 상태로 변화하기 때문에, 복수의 자화 변화층들(150) 각각은 복수의 변화하는 저항 값들을 가질 수 있다. 여기서, 저항 값은 저항 상태를 의미한다.
복수의 자화 변화층들(150) 각각에서 구현되는 다치화 저항에 대해 살펴보면, 하나의 자화 변화층(예컨대, 제1 자화 변화층(151) 또는 제2 자화 변화층(152) 중 어느 하나)이 N 개의 자화 상태를 갖는 경우, 하나의 자화 변화층은 이에 대응하도록 N 개의 저항 값을 갖고, N 개의 저항 상태를 가짐으로써,
Figure pat00005
비트의 다치화가 가능하다. 예를 들어, 제1 자화 변화층(151)이 4 개의 자화 상태를 갖는다면, 제1 자화 변화층(151)은 이에 대응하도록 4 개의 저항 값을 갖고, 4 개의 저항 상태를 가짐으로써, 2 비트의 다치화가 가능하다.
또한, M 개의 자화 변화층이 서로 직렬 연결된 STT-MRAM 소자에서 구현되는 다치화 저항에 대해 살펴보면, M 개의 자화 변화층 각각이 N 개의 자화 상태를 갖고, M 개의 자화 변화층 각각의 저항 값이 서로 다른 경우, STT-MRAM 소자는
Figure pat00006
개의 저항 값을 갖고,
Figure pat00007
개의 저항 상태를 가짐으로써,
Figure pat00008
비트의 다치화가 가능하다. 예를 들어, 도면과 같이, 2 개의 자화 변화층인 복수의 자화 변화층들(150)을 포함하는 STT-MRAM 소자(이 때, 복수의 자화 변화층들(150) 각각은 4 개의 자화 상태를 갖고, 서로 다른 저항 값을 가짐)는 16개의 저항 값을 갖고, 16개의 저항 상태를 가짐으로써, 4 비트의 다치화가 가능하다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다.
따라서, 본 발명의 일실시예에 따른 STT-MRAM 소자에서 복수의 자화 변화층(150)을 포함함으로써, 구현된 다치화 저항의 숫자가 증가될 수 있다. 도면에는 STT-MRAM 소자가 2 개의 자화 변화층을 포함하는 경우로 도시하였으나, 이에 제한되거나 한정되지 않고, STT-MRAM 소자는 3 개 또는 4 개 등의 자화 변화층을 포함할 수 있다.
또한, STT-MRAM 소자는 복수의 자화 변화층들(150) 각각에 대해, 복수의 자화 변화층들(150)과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 복수의 전기장 차단층(190)을 더 포함할 수 있다. 예를 들어, 제1 전기장 차단층(191)은 제1 자화 변화층(151) 외에 제2 자화 변화층(152)으로부터 발생되는 전기장을 차단함으로써, 제1 자화 변화층(151)의 자화 방향이 제1 자화 변화층(151)에서 발생되는 전기장의 영향만 받도록 할 수 있다. 마찬가지로, 제2 전기장 차단층(192)은 제2 자화 변화층(152) 외에 제1 자화 변화층(151)에서 발생되는 전기장을 차단함으로써, 제2 자화 변화층(152)의 자화 방향이 제2 자화 변화층(152)에서 발생되는 전기장의 영향만 받도록 할 수 있다. 따라서, STT-MRAM 소자는 적어도 하나의 자화 변화층에 대해, 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하기 위하여, 적어도 하나의 전기장 차단층을 더 포함할 수 있다.
도 2는 본 발명의 일실시예에 따른 STT-MRAM 소자 구동 방법을 설명하기 위한 개념도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 STT-MRAM 소자에 대해 그 구동 방법을 설명하기 위해, STT-MRAM 소자가 하나의 전압 인가층(210) 및 하나의 자화 변화층(220)을 포함하는 경우로 간략하게 기재한다. 그러나, 이에 제한되거나 한정되지 않고, STT-MRAM 소자는 복수의 전압 인가층 및 복수의 자화 변화층을 포함할 수 있다. 이 때, STT-MRAM 소자에 포함되는 복수의 자화 변화층 각각의 구조는 아래에서 상술되는 자화 변화층의 구조와 동일하다.
자화 변화층(220)은 전도성 물질로 형성된 전압 인가층(210)에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 기초하여, 스핀 전달 토크 현상에 의해 변화하는 자화 상태를 갖는다. 이 때, 전압 인가층(210)이 배치되는 위치는 자화 변화층(220)의 측면뿐만 아니라, 윗면 또는 아랫면에 배치될 수도 있다.
자유층(221), 고정층(222) 및 절연층(223)을 포함하는 자화 변화층(220)의 구조는 다음과 같다.
자유층(221)은 변화하는 자화 방향을 갖는 층으로서, 전압 인가층(210)에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 기초하여 자화 방향이 조절될 수 있다. 이 때, 자유층(221)의 자화 방향은 전압 인가층(210)에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 자화 방향이 조절될 수 있다. 따라서, 자유층(221)은 자기장 및 전기장의 영향을 받아 자화 방향이 조절되어야 하기 때문에, 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성될 수 있다. 예를 들어, 자유층(221)은 강유전성 및 강자성을 갖는 소재로 구성될 수 있다. 이 때, 강유전성 및 강자성을 갖는 소재로는 YMn
Figure pat00009
, BiMn
Figure pat00010
, TbMn
Figure pat00011
또는 BiFe
Figure pat00012
중 적어도 어느 하나가 이용될 수 있다.
고정층(222)은 자유층(221)의 자화 방향에 대한 기준 자화 방향을 제공하는 층으로서, 강자성체로 형성될 수 있다. 예를 들어, 고정층(222)은 강자성을 갖는 소재로 구성될 수 있다. 이 때, 강자성을 갖는 소재로는 CoFeB, CoFe, FePt, Pt, Pd, 강자성을 갖는 소재로 이루어진 인공격자 또는 반금속(half-metal) 중 적어도 어느 하나가 이용될 수 있다.
또한, 고정층(222)은 하부 전극 및 상부 전극에 의하여 인가되는 전압에 의해 기준 자화 방향이 변하지 않도록 형성될 수 있다. 이러한 경우, 자유층(221)의 임계 전류 밀도와 고정층(222)의 임계 전류 밀도가 서로 다르도록, 자유층(221) 및 고정층(222)이 형성될 수 있다. 예를 들어, 고정층(222)은 자유층(221)의 임계 전류 밀도보다 훨씬 큰 임계 전류 밀도를 갖도록 형성될 수 있다.
절연층(223)은 자유층(221) 및 고정층(222) 사이에 배치되어, 자유층(221) 및 고정층(222) 사이의 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출하는 층으로서, 절연체로 형성될 수 있다. 예를 들어, 절연층(223)은 금속 산화물로 구성될 수 있다. 이 때, 금속 산화물은 AlO 또는 MgO 중 적어도 어느 하나를 포함할 수 있다.
위에서 상술한 구조를 갖는 자화 변화층(220)은 전압 인가층(210)에 의하여 인가되는 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 의해 발생되는 전기장 및 자기장을 기초로 자유층(221)의 자화 방향이 조절됨에 응답하여, 변화하는 자화 상태를 가질 수 있다. 예를 들어, 자유층(221)의 자화 방향이 N 개의 자화 방향으로 조절된다면, 자화 변화층(220)의 자화 상태는 N 개의 자화 상태를 갖도록 변화할 수 있다. 더 구체적인 예를 들면, 자유층(221)의 자화 방향이 제1 자화 방향(230), 제2 자화 방향(240), 제3 자화 방향(250) 및 제4 자화 방향(260)으로 조절된다면, 자화 변화층(220)의 자화 상태는 4 개의 자화 상태를 갖도록 변화할 수 있다.
이 때, 자유층(221)의 자화 방향은 고정층(222)의 기준 자화 방향에 기초하여 조절될 수 있다. 예를 들어, 자유층(221)의 자화 방향은 고정층(222)의 기준 자화 방향을 기초로 상대적으로 변화할 수 있다. 따라서, 절연층(223)이 자유층(221) 및 고정층(222) 사이의 터널링 자기 저항 값을 도출함으로써, 자화 변화층(220)은 변화하는 자화 상태에 따라 변화하는 저항 값을 가질 수 있다.
여기서, 자화 변화층(220)이 변화하는 자화 상태를 갖는다는 것은 자화 변화층(220)이 복수 개의 자화 상태를 갖는다는 것을 의미하기 때문에, 자화 변화층(220)이 변화하는 저항 값을 갖는다는 것은 자화 변화층(220)이 복수 개의 저항 상태를 갖는다는 것을 의미할 수 있다. 따라서, 자화 변화층(220)이 복수 개의 저항 상태를 가짐으로써, 자화 변화층(220)을 포함하는 STT-MRAM 소자에서 다치화 저항이 구현될 수 있다.
또한, STT-MRAM 소자는 자화 변화층(220)에 대해, 자화 변화층(220)과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 전기장 차단층(270)을 더 포함할 수 있다. 따라서, 자화 변화층(220)의 자화 상태가 외부의 다른 전기장에 의해 변화하는 것을 방지할 수 있다.
또한, 이와 같이, 다치화 저항이 구현된 STT-MRAM 소자는 보안 기술에 이용될 수 있다. 구체적으로, 자화 변화층(220)의 자화 상태가 변화함에 응답하여, 변화하는 자화 상태 각각에 대응하는 보안 키가 설정되고, 설정된 보안 키에 기초하여 보안 패턴이 형성됨으로써, STT-MRAM 소자는 보안 기술에 이용될 수 있다.
도 3은 본 발명의 일실시예에 따른 STT-MRAM 소자가 하나의 자화 변화층을 포함하는 경우, 구현된 다치화 저항을 설명하기 위한 개념도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 STT-MRAM 소자는 자화 상태가 변화하는 적어도 하나의 자화 변화층을 포함함으로써, 변화하는 저항 상태를 가질 수 있다. 따라서, STT-MRAM 소자가 복수 개의 저항 상태를 가짐으로써, 다치화 저항이 구현될 수 있다.
만약, 자화 변화층에 포함되는 자유층의 자화 방향이 제1 자화 방향(310), 제2 자화 방향(320), 제3 자화 방향(330) 및 제4 자화 방향(340)으로 변화한다면, 자화 변화층은 자유층의 4 개의 자화 방향에 대응하는 4 개의 자화 상태를 가짐으로써, 4 개의 저항 상태를 가질 수 있다. 따라서, 자화 변화층은
Figure pat00013
의 저항 상태(311),
Figure pat00014
의 저항 상태(321),
Figure pat00015
의 저항 상태(331) 및
Figure pat00016
의 저항 상태(341)를 가질 수 있다. 이 때,
Figure pat00017
,
Figure pat00018
,
Figure pat00019
및
Figure pat00020
각각의 저항 상태는 모두 다른 값을 가짐으로써, 서로 다른 비트로 표현이 되기 때문에, 2 비트의 다치화가 될 수 있다. 예를 들어,
Figure pat00021
의 저항 상태(311)는 ‘00’으로,
Figure pat00022
의 저항 상태(322)는 ‘01’으로,
Figure pat00023
의 저항 상태(331)는 ‘10’으로,
Figure pat00024
의 저항 상태(341)는 ‘11’으로 정의될 수 있다.
도 4는 본 발명의 일실시예에 따른 STT-MRAM 소자가 복수의 자화 변화층을 포함하는 경우, 구현된 다치화 저항을 설명하기 위한 개념도이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 STT-MRAM 소자가 자화 상태가 변화하는 복수의 자화 변화층들을 포함함으로써, 구현된 다치화 저항의 숫자가 증가될 수 있다.
만약, 제1 자화 변화층(410)에 포함되는 자유층의 자화 방향이 제1 자화 방향(411), 제2 자화 방향(412), 제3 자화 방향(413) 및 제4 자화 방향(414)으로 변화한다면, 제1 자화 변화층은 자유층의 4 개의 자화 방향에 대응하는 4 개의 자화 상태를 가짐으로써, 4 개의 저항 상태를 가질 수 있다. 따라서, 제1 자화 변화층은
Figure pat00025
의 저항 상태(415),
Figure pat00026
의 저항 상태(416),
Figure pat00027
의 저항 상태(417) 및
Figure pat00028
의 저항 상태(418)를 가질 수 있다. 이 때,
Figure pat00029
,
Figure pat00030
,
Figure pat00031
및
Figure pat00032
각각의 저항 상태는 모두 다른 값을 가짐으로써, 서로 다른 비트로 표현이 되기 때문에, 2 비트의 다치화가 될 수 있다. 예를 들어,
Figure pat00033
의 저항 상태(415)는 ‘00’으로,
Figure pat00034
의 저항 상태(416)는 ‘01’으로,
Figure pat00035
의 저항 상태(417)는 ‘10’으로,
Figure pat00036
의 저항 상태(418)는 ‘11’으로 정의될 수 있다.
또한, 제2 자화 변화층(420)에 포함되는 자유층의 자화 방향이 제1 자화 방향(421), 제2 자화 방향(422), 제3 자화 방향(423) 및 제4 자화 방향(424)으로 변화한다면, 제1 자화 변화층은 자유층의 4 개의 자화 방향에 대응하는 4 개의 자화 상태를 가짐으로써, 4 개의 저항 상태를 가질 수 있다. 따라서, 제1 자화 변화층은
Figure pat00037
의 저항 상태(425),
Figure pat00038
의 저항 상태(426),
Figure pat00039
의 저항 상태(427) 및
Figure pat00040
의 저항 상태(428)를 가질 수 있다. 이 때,
Figure pat00041
,
Figure pat00042
,
Figure pat00043
및
Figure pat00044
각각의 저항 상태는 모두 다른 값을 가짐으로써, 서로 다른 비트로 표현이 되기 때문에, 2 비트의 다치화가 될 수 있다. 예를 들어,
Figure pat00045
의 저항 상태(425)는 ‘00’으로,
Figure pat00046
의 저항 상태(426)는 ‘01’으로,
Figure pat00047
의 저항 상태(427)는 ‘10’으로,
Figure pat00048
의 저항 상태(428)는 ‘11’으로 정의될 수 있다.
따라서, 제1 자화 변화층(410) 및 제2 자화 변화층(420)을 포함하는 STT-MRAM 소자(430)는 16개의 저항 상태를 가짐으로써, 4 비트의 다치화가 될 수 있다. 예를 들어, STT-MRAM 소자는
Figure pat00049
,
Figure pat00050
,
Figure pat00051
,
Figure pat00052
Figure pat00053
Figure pat00054
,
Figure pat00055
,
Figure pat00056
및
Figure pat00057
의 저항 상태를 가질 수 있다. 더 구체적인 예를 들면,
Figure pat00058
의 저항 상태(431)는 ‘0000’으로,
Figure pat00059
의 저항 상태(432)는 ‘0001’으로,
Figure pat00060
의 저항 상태(433)는 ‘1111’로 정의될 수 있다. 이러한 방식으로, 나머지 저항 상태들도 정의될 수 있다.
이와 같이, STT-MRAM 소자가 2 개의 자화 변화층들을 포함하는 경우로 설명하였으나, 이제 제한되거나 한정되지 않고, STT-MRAM 소자는 3 개 또는 4 개 등의 자화 변화층들을 포함할 수 있다.
도 5는 본 발명의 일실시예에 따른 STT-MRAM 소자 구동 방법을 나타낸 플로우 차트이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 STT-MRAM 소자는 하부 전극 및 상부 전극을 통하여 적어도 하나의 자화 변화층으로 전압을 인가한다(510).
이어서, STT- MRAM 소자는 적어도 하나의 전압 인가층을 통하여 하부 전극 및 상부 전극에 의하여 인가되는 전압과 구별되는 제어 전압을 적어도 하나의 자화 변화층으로 인가한다(520).
그 후, STT-MRAM 소자는 인가된 제어 전압 또는 하부 전극 및 상부 전극에 의하여 인가되는 전압 중 적어도 어느 하나에 기초하여 스핀 전달 토크(Spin Transfer Torque; STT) 현상을 이용하여 적어도 하나의 자화 변화층의 자화 상태를 변화시킨다(530).
여기서, STT-MRAM 소자는 적어도 하나의 자화 변화층에 포함되는 자유층의 자화 방향을 조절함으로써, 적어도 하나의 자화 변화층의 자화 상태를 변화시킬 수 있다. 이 때, STT-MRAM 소자는 자유층을 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성함으로써, 제어 전압 또는 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 자유층의 자화 방향을 조절할 수 있다. 또한, STT-MRAM 소자는 적어도 하나의 자화 변화층에 포함되는 고정층의 기준 자화 방향에 기초하여 자유층의 자화 방향을 조절함으로써, 자유층의 자화 방향을 조절할 수 있다. 또한, STT-MRAM 소자는 자유층의 자화 방향을 조절하는 과정에서, 적어도 하나의 자화 변화층에 대해, 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단할 수 있다.
이 때, STT-MRAM 소자가 적어도 하나의 자화 변화층의 자화 상태를 변화시킨다는 것은 자화 상태에 따라 적어도 하나의 자화 변화층의 저항 값을 변화시킨다는 것을 의미할 수 있다. 따라서, STT-MRAM 소자는 고정층의 기준 자화 방향에 기초하여 자유층의 자화 방향이 조절됨에 응답하여, 적어도 하나의 자화 변화층에 포함되는 절연층에서 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출함으로써, 적어도 하나의 자화 변화층의 저항 값을 변화시킬 수 있다.
그 후, STT-MRAM 소자는 적어도 하나의 자화 변화층의 자화 상태에 따라 정보를 기록할 수 있다(540).
또한, 도면에는 도시하지 않았지만, 본 발명의 일실시예에 따른 STT-MRAM 소자는 보안 기술에 이용될 수 있다. 구체적으로, STT-MRAM 소자가 적어도 하나의 자화 변화층의 자화 상태가 변화함에 응답하여, 변화하는 자화 상태 각각에 대응하는 보안 키를 설정하고, 설정된 보안 키에 기초하여 보안 패턴을 형성함으로써, STT-MRAM 소자는 보안 기술에 이용될 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (15)

  1. 다치화 저항이 구현된 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory) 소자에 있어서,
    전압을 인가하는 하부 전극 및 상부 전극;
    상기 하부 전극 및 상기 상부 전극에 의하여 상기 전압이 인가되면, 스핀 전달 토크(Spin Transfer Torque; STT) 현상에 의하여 변화하는 자화 상태를 갖는 적어도 하나의 자화 변화층; 및
    상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압과 구별되는 제어 전압을 상기 적어도 하나의 자화 변화층에 인가하는 적어도 하나의 전압 인가층
    을 포함하는 STT-MRAM 소자.
  2. 제1항에 있어서,
    상기 적어도 하나의 자화 변화층은
    상기 변화하는 자화 상태에 따라 변화하는 저항 값을 갖는 STT-MRAM 소자.
  3. 제1항에 있어서,
    상기 적어도 하나의 자화 변화층은
    상기 적어도 하나의 전압 인가층에 의하여 인가되는 상기 제어 전압 또는 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압 중 적어도 어느 하나에 기초하여 조절되는 자화 방향을 갖도록 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성되는 자유층;
    상기 자유층의 상기 자화 방향에 대한 기준 자화 방향을 제공하도록 강자성체로 형성되는 고정층; 및
    상기 자유층 및 상기 고정층 사이의 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출하도록 절연체로 형성되는 절연층
    을 포함하는 STT-MRAM 소자.
  4. 제3항에 있어서,
    상기 자유층의 자화 방향은
    상기 제어 전압 또는 상기 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 조절되는 STT-MRAM 소자.
  5. 제3항에 있어서,
    상기 적어도 하나의 자화 변화층의 상기 자화 상태는
    상기 자유층의 상기 자화 방향이 조절됨에 응답하여 변화하고,
    상기 자유층의 상기 자화 방향은
    상기 고정층의 기준 자화 방향에 기초하여 조절되는 STT-MRAM 소자.
  6. 제3항에 있어서,
    상기 자기전기 다강성체는
    강유전성 및 강자성을 갖는 소재로 구성되고,
    상기 절연체는
    금속 산화물로 구성되며,
    상기 강자성체는
    강자성을 갖는 소재로 구성되는 STT-MRAM 소자.
  7. 제6항에 있어서
    상기 강유전성 및 강자성을 갖는 소재는
    YMn
    Figure pat00061
    , BiMn
    Figure pat00062
    , TbMn
    Figure pat00063
    또는 BiFe
    Figure pat00064
    중 적어도 어느 하나로 구성되고,
    상기 금속 산화물은
    AlO 또는 MgO 중 적어도 어느 하나로 구성되며,
    상기 강자성을 갖는 소재는
    CoFeB, CoFe, FePt, Pt, Pd, 강자성을 갖는 소재로 이루어진 인공격자 또는 반금속(half-metal) 중 적어도 어느 하나로 구성되는 STT-MRAM 소자.
  8. 제1항에 있어서,
    상기 적어도 하나의 자화 변화층에 대해, 상기 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 적어도 하나의 전기장 차단층
    을 더 포함하는 STT-MRAM 소자.
  9. 다치화 저항이 구현된 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory) 소자 구동 방법에 있어서,
    하부 전극 및 상부 전극을 통하여 적어도 하나의 자화 변화층으로 전압을 인가하는 단계;
    적어도 하나의 전압 인가층을 통하여 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압과 구별되는 제어 전압을 상기 적어도 하나의 자화 변화층으로 인가하는 단계; 및
    상기 적어도 하나의 전압 인가층에 의하여 인가되는 제어 전압 또는 상기 하부 전극 및 상기 상부 전극에 의하여 인가되는 상기 전압 중 적어도 어느 하나에 기초하여 스핀 전달 토크(Spin Transfer Torque; STT) 현상을 이용하여 상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계
    를 포함하는 STT-MRAM 소자 구동 방법.
  10. 제9항에 있어서,
    상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계는
    상기 적어도 하나의 자화 변화층에 포함되는 자유층의 자화 방향을 조절하는 단계
    를 포함하는 STT-MRAM 소자 구동 방법.
  11. 제10항에 있어서,
    상기 자유층의 자화 방향을 조절하는 단계는
    상기 자유층을 멀티페로익스(multiferroics) 기술에 따라 자기전기 다강성체(magnetoelectric multiferroics)로 형성함으로써, 상기 제어 전압 또는 상기 전압 중 적어도 어느 하나에 의해 발생되는 자기장 및 전기장에 기초하여 상기 자유층의 자화 방향을 조절하는 단계
    를 포함하는 STT-MRAM 소자 구동 방법.
  12. 제11항에 있어서,
    상기 자유층의 자화 방향을 조절하는 단계는
    상기 적어도 하나의 자화 변화층에 대해, 상기 적어도 하나의 자화 변화층과 구별되는 다른 자화 변화층으로부터 발생되는 전기장을 차단하는 단계
    를 포함하는 STT-MRAM 소자 구동 방법.
  13. 제10항에 있어서,
    상기 자유층의 자화 방향을 조절하는 단계는
    상기 적어도 하나의 자화 변화층에 포함되는 고정층의 기준 자화 방향에 기초하여 상기 자유층의 자화 방향을 조절하는 단계인 STT-MRAM 소자 구동 방법.
  14. 제13항에 있어서,
    상기 적어도 하나의 자화 변화층의 자화 상태를 변화시키는 단계는
    상기 자화 상태에 따라 상기 적어도 하나의 자화 변화층의 저항 값을 변화시키는 단계
    를 포함하고,
    상기 적어도 하나의 자화 변화층의 저항 값을 변화시키는 단계는
    상기 고정층의 기준 자화 방향에 기초하여 상기 자유층의 자화 방향이 조절됨에 응답하여, 상기 적어도 하나의 자화 변화층에 포함되는 절연층에서 터널링 자기 저항(Tunneling Magneto Resistance; TMR) 값을 도출하는 단계
    를 포함하는 STT-MRAM 소자 구동 방법.
  15. 제9항에 있어서,
    상기 적어도 하나의 자화 변화층의 자화 상태가 변화함에 응답하여, 상기 변화하는 자화 상태 각각에 대응하는 보안 키를 설정하는 단계; 및
    상기 설정된 보안 키에 기초하여 보안 패턴을 형성하는 단계
    를 더 포함하는 STT-MRAM 소자 구동 방법.
KR1020140044288A 2014-04-14 2014-04-14 다치화 저항이 구현된 stt-mram 소자 KR20150119509A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140044288A KR20150119509A (ko) 2014-04-14 2014-04-14 다치화 저항이 구현된 stt-mram 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140044288A KR20150119509A (ko) 2014-04-14 2014-04-14 다치화 저항이 구현된 stt-mram 소자

Publications (1)

Publication Number Publication Date
KR20150119509A true KR20150119509A (ko) 2015-10-26

Family

ID=54427905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140044288A KR20150119509A (ko) 2014-04-14 2014-04-14 다치화 저항이 구현된 stt-mram 소자

Country Status (1)

Country Link
KR (1) KR20150119509A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701217A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法
CN112736195A (zh) * 2020-12-28 2021-04-30 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701217A (zh) * 2020-12-28 2021-04-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法
CN112736195A (zh) * 2020-12-28 2021-04-30 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
CN112736195B (zh) * 2020-12-28 2023-09-01 西安交通大学 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
CN112701217B (zh) * 2020-12-28 2024-01-23 西安交通大学 一种磁性结构和自旋转移矩-磁随机存储器及其写入方法

Similar Documents

Publication Publication Date Title
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
JP4620459B2 (ja) 改良された記憶密度を備えた多値ｍｒａｍ
EP3044793B1 (en) Physically unclonable function based on resistivity of magnetoresistive random-access memory magnetic tunnel junctions
US8495118B2 (en) Tunable random bit generator with magnetic tunnel junction
US20130187247A1 (en) Multi-bit magnetic tunnel junction memory and method of forming same
US8947917B2 (en) Thermal spin torque transfer magnetoresistive random access memory
KR20140103326A (ko) 스핀 토크 자기 랜덤 액세스 메모리에 기록하는 방법
JP2017509146A (ja) 高密度低電力ｇｓｈｅ−ｓｔｔ ｍｒａｍのためのマルチレベルセル設計
CN107919375B (zh) 可变电阻装置、物理性不可复制功能电路与控制方法
US20170317270A1 (en) Multibit self-reference thermally assisted mram
US8848435B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
US8934289B2 (en) Multiple bit nonvolatile memory based on current induced domain wall motion in a nanowire magnetic tunnel junction
US20130094282A1 (en) Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
US11487508B2 (en) Magnetic tunnel junction based true random number generator
US9917247B2 (en) Structure for thermally assisted MRAM
US10978121B2 (en) Voltage control magnetic random storage unit, memory and logic device composed thereby
KR20220018028A (ko) 자기 메모리 구조 및 디바이스
KR20150119509A (ko) 다치화 저항이 구현된 stt-mram 소자
US20220350572A1 (en) Random number generation unit and computing system
JP2008243933A (ja) 磁気ランダムアクセスメモリおよびこれを備えた記録装置
US9418720B1 (en) Pattern matching device
EP1376600A1 (en) Data storage device
JP2019033121A (ja) 磁壁移動型磁気記録装置、磁気記録アレイ及びその制御方法
EP2804180A1 (en) Multilevel MRAM for low consumption and reliable write operation
KR101892855B1 (ko) Mram에서 결함 셀 스크린 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment