KR20150107924A - Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter - Google Patents
Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter Download PDFInfo
- Publication number
- KR20150107924A KR20150107924A KR1020140029478A KR20140029478A KR20150107924A KR 20150107924 A KR20150107924 A KR 20150107924A KR 1020140029478 A KR1020140029478 A KR 1020140029478A KR 20140029478 A KR20140029478 A KR 20140029478A KR 20150107924 A KR20150107924 A KR 20150107924A
- Authority
- KR
- South Korea
- Prior art keywords
- channel mosfet
- input
- gate
- drain
- source
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 다중 입력 플로팅 게이트 소자를 이용한 입력 공통모드 어답터(CMA, common-mode adapter)를 가진 연산 트랜스컨덕턴스 증폭기(OTA, operational transconductance amplifier)에 관한 것이다.
The present invention relates to an operational transconductance amplifier (OTA) having an input common mode adapter (CMA) using a multi-input floating gate device.
일반적으로 OP-AMP로 알려진 연산 증폭기 회로는 아날로그 집적 회로들 (ICs)에서 중요한 구성 요소이다. 이상적인 연산 증폭기는 무한 이득(infinite gain), 무한 입력 임피던스(infinite input impedance) 및 제로 출력 임피던스(zero output impedance)를 갖는 차동 입력의 단일 또는 차동 출력 증폭기(single-ended or differential-ended output amplifier)이다. 그러므로, 연산 증폭기는 집적 회로들에서 다양한 응용들에 적합하다.An operational amplifier circuit, commonly known as OP-AMP, is an important component in analog integrated circuits (ICs). The ideal op amp is a differential input single-ended or differential-ended output amplifier with infinite gain, infinite input impedance, and zero output impedance . Therefore, operational amplifiers are suitable for various applications in integrated circuits.
휴대용 전자기기 등 저전력 전자장치의 사용이 증가하면서 아날로그 집적회로 및 혼성 회로에서 중요한 역할을 수행하는 연산증폭기의 저전압 동작은 중요한 스펙 중 하나이다.With the increasing use of low-power electronic devices such as portable electronics, low-voltage operation of operational amplifiers, which play an important role in analog integrated circuits and hybrid circuits, is an important specification.
1V 이하의 저전압에서 OTA는 차동 입력단의 입력 공통모드 범위(input common-mode range)와 출력전압 스윙(output voltage swing)과 같은 동작 범위는 제한된다. 이 문제는 병렬로 보완된 차동 입력단을 사용하여 해결할 수 있지만 일정 전압 이상의 전원전압이 요구되고, OTA의 트랜스컨덕턴스(transconductance, gm)가 공통모드 입력전압에 종속적이므로, 공통모드 입력전압에 따라 일정한 트랜스컨덕턴스를 유지하기 위해서는 추가적인 회로가 필요하다. At low voltages below 1V, OTAs have limited operating ranges, such as the input common-mode range and output voltage swing of the differential inputs. This problem can be solved by using a differential input complemented in parallel, but since a supply voltage above a certain voltage is required and the transconductance (g m ) of the OTA is dependent on the common mode input voltage, Additional circuitry is required to maintain transconductance.
일정한 트랜스컨덕턴스를 유지하기 위해서는 일반적으로 공통모드 궤환(common-mode feedback)을 기반으로 공통모드 입력전압을 조절하는 회로가 필요하다.
In order to maintain a constant transconductance, a circuit that regulates the common mode input voltage is generally required based on common-mode feedback.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공통모드 입력전압을 조절하기 위하여, 다중 입력 플로팅 게이트 소자를 이용하여 공통모드 입력전압이 변화할 때 플로팅 게이트 전압을 안정시키기 위한 입력 공통모드 어답터(CMA, common-mode adapter)를 구비하고, 다중 입력 플로팅 게이트 소자의 커플링 비율을 조절하여 문턱전압을 낮춤으로써 저전압에서도 동작이 가능한 연산 트랜스컨덕턴스 증폭기를 제안하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide an input common mode for stabilizing a floating gate voltage when a common mode input voltage is changed using a multi- The present invention provides an operational transconductance amplifier having a common-mode adapter (CMA) and operating at a low voltage by adjusting a coupling ratio of a multi-input floating gate device to reduce a threshold voltage.
또한, 본 발명은 주파수 안정도를 높이기 위한 위상 마진을 확보하기 위해서 폴디드 캐스코드 구조로 설계되어, 공통모드 입력전압이 변화해도 레일-투-레일 공통모드 스윙(rail-to-rail common-mode swing)과 일정한 트랜스컨덕턴스 값을 갖고, 저전압에서 안정적으로 동작 가능한 연산 트랜스컨덕턴스 증폭기를 제공하는데 그 다른 목적이 있다.In addition, the present invention is designed in a folded cascode structure to ensure a phase margin for increasing frequency stability, so that even if the common mode input voltage changes, a rail-to-rail common-mode swing ), A constant transconductance value, and an operational transconductance amplifier capable of stably operating at a low voltage.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
이와 같은 목적을 달성하기 위한 본 발명은 다중 입력 플로팅(floating) 게이트를 갖는 차동 입력단과, 폴디드 캐스코드(folded cascode) 증폭기를 포함하여 이루어지고, 공통모드 입력 전압을 조절하기 위한 입력 공통모드 어답터(common-mode adapter) 및 상기 입력 공통모드 어답터와 연결되어 레일-투-레일 공통모드 스윙(rail-to-rail common-mode swing)과 일정한 트랜스컨덕턴스(transconductance) 값을 갖는 OTA(Operational Transconductance Amplifier)를 포함한다. In accordance with one aspect of the present invention, there is provided an input common mode adapter including a differential input stage having a multi-input floating gate and a folded cascode amplifier, and an OTA (Operational Transconductance Amplifier) connected to the input common mode adapter and having a rail-to-rail common-mode swing and a constant transconductance value, .
상기 입력 공통모드 어답터는 차동 입력단이고, 제1 입력 신호가 입력되는 게이트를 포함하는 제1 N 채널(channel) MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 차동 입력단이고, 제2 입력 신호가 입력되는 게이트와, 상기 제1 N 채널 MOSFET의 드레인에 연결되는 드레인과, 상기 제1 N 채널 MOSFET의 소스에 연결되는 소스를 포함하는 제2 N 채널 MOSFET, 소스가 전원단에 연결되고, 게이트에 제1 전압이 입력되는 제1 P 채널 MOSFET, 소스가 상기 제1 P 채널 MOSFET의 드레인에 연결되고, 게이트에 제2 전압이 입력되고, 드레인이 제1 노드에 연결되는 제2 P 채널 MOSFET, 드레인이 상기 제2 N 채널 MOSFET의 소스에 연결되고, 게이트에 제4 전압이 입력되고, 소스가 접지단에 연결되는 제3 N 채널 MOSFET, 드레인이 상기 제1 노드에 연결되고, 게이트에 제3 전압이 입력되는 제4 N 채널 MOSFET 및 드레인이 상기 제4 N 채널 MOSFET에 연결되고, 게이트에 상기 제4 전압이 입력되고, 소스가 접지단에 연결되는 제5 N 채널 MOSFET을 포함하여 이루어질 수 있다. Wherein the input common mode adapter is a differential input stage and includes a first N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) including a gate to which a first input signal is input, a differential input stage, A second N-channel MOSFET including a drain coupled to a drain of the first N-channel MOSFET and a source coupled to a source of the first N-channel MOSFET, a source coupled to the power supply, Channel MOSFET in which a source is connected to a drain of the first P-channel MOSFET, a second voltage is input to a gate, and a drain is connected to a first node, a drain of the second P- A third N-channel MOSFET having a source connected to the ground terminal, a drain connected to the first node, and a third voltage input to the gate, The fourth N-channel MOSFE And a fifth N-channel MOSFET in which T and drain are connected to the fourth N-channel MOSFET, the fourth voltage is input to the gate, and the source is connected to the ground terminal.
상기 제1 N 채널 MOSFET와, 상기 제2 N 채널 MOSFET의 게이트는 다중 입력 플로팅 게이트로 구현될 수 있다. 이때, 상기 제2 N 채널 MOSFET의 게이트가 상기 제1 노드에 연결될 수 있다. The first N-channel MOSFET and the gate of the second N-channel MOSFET may be implemented as a multiple input floating gate. At this time, the gate of the second N-channel MOSFET may be connected to the first node.
상기 OTA는 소스가 전원단에 연결되어 있는 제5 P채널 MOSFET, 소스가 전원단에 연결되고, 게이트가 상기 제5 P채널 MOSFET의 게이트에 연결되어 있는 제6 P채널 MOSFET, 소스가 전원단에 연결되어 있는 제7 P채널 MOSFET, 소스가 전원단에 연결되고, 게이트가 상기 제7 P채널 MOSFET의 게이트에 연결되어 있는 제8 P채널 MOSFET, 차동 입력단이고, 상기 제1 입력 신호가 입력되는 게이트와, 상기 제6 P채널 MOSFET의 드레인과 연결되는 드레인을 포함하는 제6 N 채널 MOSFET, 차동 입력단이고, 상기 제2 입력 신호가 입력되는 게이트와, 상기 제7 P 채널 MOSFET의 드레인에 연결되는 드레인과, 상기 제6 N 채널 MOSFET의 소스에 연결되는 소스를 포함하는 제7 N 채널 MOSFET, 드레인이 상기 제7 N 채널 MOSFET의 소스에 연결되고, 게이트에 상기 제4 전압이 입력되고, 소스가 접지단에 연결되는 제8 N 채널 MOSFET, 드레인이 상기 제5 P 채널 MOSFET의 드레인에 연결되고, 소스가 접지단에 연결되는 제9 N 채널 MOSFET 및 드레인이 상기 제8 N 채널 MOSFET의 드레인에 연결되고, 소스가 접지단에 연결되고, 게이트가 상기 제9 N 채널 MOSFET에 연결되는 제10 N 채널 MOSFET을 포함하여 이루어지고, 상기 제8 N 채널 MOSFET의 드레인과 상기 제10 N 채널 MOSFET의 사이의 노드에 출력단자가 있다. The OTA includes a fifth P-channel MOSFET having a source connected to the power terminal, a sixth P-channel MOSFET having a source connected to the power terminal and a gate connected to the gate of the fifth P-channel MOSFET, An eighth P-channel MOSFET having a source connected to a power supply terminal and a gate connected to a gate of the seventh P-channel MOSFET, a differential input stage, and a gate connected to the first input signal, And a sixth N-channel MOSFET having a drain coupled to a drain of the sixth P-channel MOSFET, the differential input stage being a gate to which the second input signal is input, and a drain coupled to a drain of the seventh P- And a source connected to the source of the sixth N-channel MOSFET, a drain connected to the source of the seventh N-channel MOSFET, the fourth voltage input to the gate, A link to a stage Channel MOSFET having a drain connected to the drain of the fifth P-channel MOSFET, a source connected to the ground terminal, and a drain connected to the drain of the eighth N-channel MOSFET, And a tenth N-channel MOSFET having a gate connected to the ninth N-channel MOSFET and an output terminal at a node between the drain of the eighth N-channel MOSFET and the tenth N-channel MOSFET.
상기 제6 N 채널 MOSFET와, 상기 제7 N 채널 MOSFET의 게이트는 다중 입력 플로팅 게이트로 구현될 수 있다. 이때, 상기 제6 N 채널 MOSFET의 게이트가 상기 제1 노드에 연결될 수 있다.
The sixth N-channel MOSFET and the gate of the seventh N-channel MOSFET may be implemented as a multi-input floating gate. At this time, the gate of the sixth N-channel MOSFET may be connected to the first node.
본 발명에 의하면 연산 트랜스컨덕턴스 증폭기가 일정한 트랜스컨덕턴스를 갖게 되어 동작 범위를 최대화할 수 있고 다른 회로와 결합에 용이하다는 효과가 있다. According to the present invention, the operational transconductance amplifier has a constant transconductance, thereby maximizing the operating range and facilitating coupling with other circuits.
또한, 공통모드 어답터에 사용된 플로팅 게이트 소자의 커플링 비율을 조절하여 문턱전압을 낮춤으로써, 저전압에서도 동작이 가능하다는 장점이 있다. In addition, the coupling ratio of the floating gate device used in the common mode adapter is adjusted to lower the threshold voltage, thereby enabling operation at a low voltage.
또한, 공통모드 어답터가 폴디드 캐스코드 구조로 구성되어 이득과 주파수 안정성이 높다는 장점이 있다.
In addition, the common mode adapter has a folded cascade structure and has high gain and frequency stability.
도 1은 입력 공통모드 어답터를 구비한 OTA의 개념도이다.
도 2는 다중 입력 플로팅 게이트 소자의 등가 모델을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 다중 입력 플로팅 게이트 소자를 이용한 입력 공통모드 어답터를 구비한 연산 트랜스컨덕턴스 증폭기 회로의 회로도이다.
도 4는 공통모드 입력전압의 변화에 따른 VCMAD와 VFG의 변화량을 도시한 그래프이다.
도 5는 본 발명에서 제안하는 연산 트랜스컨덕턴스 증폭기 회로의 트랜스컨덕턴스 특성을 도시한 그래프이다.
도 6은 본 발명에서 제안하는 연산 트랜스컨덕턴스 증폭기 회로의 주파수 특성을 도시한 그래프이다. 1 is a conceptual diagram of an OTA having an input common mode adapter.
2 shows an equivalent model of a multiple input floating gate device.
3 is a circuit diagram of an operational transconductance amplifier circuit having an input common mode adapter using a multi-input floating gate device according to an embodiment of the present invention.
4 is a graph showing the amount of change of V CMAD and V FG according to the change of the common mode input voltage.
5 is a graph showing transconductance characteristics of the operational transconductance amplifier circuit proposed in the present invention.
6 is a graph showing frequency characteristics of the operational transconductance amplifier circuit proposed in the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted in an ideal or overly formal sense unless expressly defined in the present application Do not.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In the following description of the present invention with reference to the accompanying drawings, the same components are denoted by the same reference numerals regardless of the reference numerals, and redundant explanations thereof will be omitted. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.
도 1은 입력 공통모드 어답터를 구비한 OTA의 개념도이다. 1 is a conceptual diagram of an OTA having an input common mode adapter.
도 1을 참조하면, 입력 CMA는 차동 입력단 앞에 위치하여 공통모드 입력전압을 이동시키고, 차동모드 신호는 바뀌지 않도록 유지시킨다. 즉, 입력 CMA는 차동 증폭단의 공통모드 입력전압이 레일-투-레일 동작을 할 수 있도록 공통모드 입력범위를 확장시킨다.Referring to FIG. 1, the input CMA is placed in front of the differential input terminal to move the common mode input voltage, and keeps the differential mode signal unchanged. That is, the input CMA extends the common mode input range so that the common mode input voltage of the differential amplifier stage can perform the rail-to-rail operation.
도 2는 다중 입력 플로팅 게이트 소자의 등가 모델을 도시한 도면이다. 2 shows an equivalent model of a multiple input floating gate device.
도 2를 참조하면, 다중 입력 게이트는 플로팅 게이트와 용량적으로 결합되어 있다. 그러므로 플로팅 게이트 전압 VFG 조절이 가능하다. Vb는 DC 바이어스 전압이고, Vi는 입력 신호 전압이며, 플로팅 게이트 전압 VFG는 다음 수학식 1과 같다.Referring to Figure 2, the multiple input gate is capacitively coupled to the floating gate. Therefore, the floating gate voltage V FG can be adjusted. V b is a DC bias voltage, V i is an input signal voltage, and the floating gate voltage V FG is expressed by the following equation (1).
여기서, k1=CG1/CTOTAL, k2=CG2/CTOTAL, CTOTAL=CFGD+CFGS+CFGB+CG1+CG2이다. Here, k is C = G1 1 / C TOTAL, k 2 = C G2 / C TOTAL, C TOTAL = C + C FGD FGB FGS + C + C + C G1 G2.
입력 게이트에서 본 유효 문턱전압(VTH.eff)은 다음 수학식 2와 같다. The effective threshold voltage (V TH.eff ) seen from the input gate is given by the following equation (2).
이처럼, 커플링 비율(k)을 조절하면 문턱전압(VTH)을 낮출 수 있으므로, 저전압에서도 동작가능하다.
As described above, since the threshold voltage V TH can be lowered by adjusting the coupling ratio k, it is possible to operate at a low voltage.
도 3은 본 발명의 일 실시예에 따른 다중 입력 플로팅 게이트 소자를 이용한 입력 공통모드 어답터를 구비한 연산 트랜스컨덕턴스 증폭기 회로의 회로도이다. 3 is a circuit diagram of an operational transconductance amplifier circuit having an input common mode adapter using a multi-input floating gate device according to an embodiment of the present invention.
본 발명의 연산 트랜스컨덕턴스 증폭기 회로는 입력 공통모드 어답터(common-mode adapter, 이하 'CMA'라 함)(100)와, OTA(Operational Transconductance Amplifier)(200)를 포함한다. The operational transconductance amplifier circuit of the present invention includes an input common mode adapter (CMA) 100 and an operational transconductance amplifier (OTA)
CMA(100)는 다중 입력 플로팅(floating) 게이트를 갖는 차동 입력단과, 폴디드 캐스코드(folded cascode) 증폭기를 포함하여 이루어지고, 공통모드 입력 전압을 조절한다. The CMA 100 includes a differential input stage with multiple input floating gates and a folded cascode amplifier to adjust the common mode input voltage.
OTA(200)는 CMA(100)와 연결되어 레일-투-레일 공통모드 스윙(rail-to-rail common-mode swing)과 일정한 트랜스컨덕턴스(transconductance) 값을 갖는다. The OTA 200 is connected to the CMA 100 to have a rail-to-rail common-mode swing and a constant transconductance value.
본 발명에서 CMA(100)는 차동 입력단이고, 제1 입력 신호가 입력되는 게이트를 포함하는 제1 N 채널(channel) MOSFET(Metal Oxide Semiconductor Field Effect Transistor)(MN1), 차동 입력단이고, 제2 입력 신호가 입력되는 게이트와, 제1 N 채널 MOSFET(MN1)의 드레인에 연결되는 드레인과, 제1 N 채널 MOSFET(MN1)의 소스에 연결되는 소스를 포함하는 제2 N 채널 MOSFET(MN2)를 포함한다.In the present invention, the
그리고, CMA(100)는 소스가 전원단(VDD)에 연결되고, 게이트에 제1 전압(VB1)이 입력되는 제1 P 채널 MOSFET(MP1), 소스가 제1 P 채널 MOSFET(MP1)의 드레인에 연결되고, 게이트에 제2 전압(VB2)이 입력되고, 드레인이 제1 노드에 연결되는 제2 P 채널 MOSFET(MP2), 드레인이 제2 N 채널 MOSFET(MN2)의 소스에 연결되고, 게이트에 제4 전압(VB4)이 입력되고, 소스가 접지단에 연결되는 제3 N 채널 MOSFET(MN3), 드레인이 제1 노드에 연결되고, 게이트에 제3 전압(VB3)이 입력되는 제4 N 채널 MOSFET(MN4) 및 드레인이 제4 N 채널 MOSFET(MN4)에 연결되고, 게이트에 제4 전압(MB4)이 입력되고, 소스가 접지단에 연결되는 제5 N 채널 MOSFET(MN5)을 포함하여 이루어진다. The
본 발명에서 제1 N 채널 MOSFET(MN1)의 게이트는 다중 입력 플로팅(floating) 게이트로 구현되어 있고, 제2 N 채널 MOSFET(MN2)의 게이트는 다중 입력 플로팅(floating) 게이트로 구현되어 있다. In the present invention, the gate of the first N-channel MOSFET MN1 is implemented as a multi-input floating gate and the gate of the second N-channel MOSFET MN2 is implemented as a multi-input floating gate.
제2 N 채널 MOSFET(MN2)의 게이트가 제1 노드에 연결되어 있다. And the gate of the second N-channel MOSFET MN2 is connected to the first node.
본 발명에서 OTA(200)는 소스가 전원단(VDD)에 연결되어 있는 제5 P채널 MOSFET(MP5), 소스가 전원단(VDD)에 연결되고, 게이트가 제5 P채널 MOSFET(MP5)의 게이트에 연결되어 있는 제6 P채널 MOSFET(MP6), 소스가 전원단(VDD)에 연결되어 있는 제7 P채널 MOSFET(MP7), 소스가 전원단(VDD)에 연결되고, 게이트가 제7 P채널 MOSFET(MP7)의 게이트에 연결되어 있는 제8 P채널 MOSFET(MP8)을 포함한다. In the present invention, the OTA 200 includes a fifth P-channel MOSFET MP5 whose source is connected to the power supply terminal VDD, a source connected to the power supply terminal VDD and a gate connected to the fifth P-channel MOSFET MP5 A sixth P-channel MOSFET MP6 connected to the gate, a seventh P-channel MOSFET MP7 whose source is connected to the power supply terminal VDD, a source connected to the power supply terminal VDD, And an eighth P-channel MOSFET MP8 connected to the gate of the channel MOSFET MP7.
그리고, OTA(200)는 차동 입력단이고, 제1 입력 신호(VB1)가 입력되는 게이트와, 제6 P채널 MOSFET(MP6)의 드레인과 연결되는 드레인을 포함하는 제6 N 채널 MOSFET(MN6), 차동 입력단이고, 제2 입력 신호(VB2)가 입력되는 게이트와, 제7 P 채널 MOSFET(MP7)의 드레인에 연결되는 드레인과, 제6 N 채널 MOSFET(MN6)의 소스에 연결되는 소스를 포함하는 제7 N 채널 MOSFET(MN7), 드레인이 제7 N 채널 MOSFET(MN7)의 소스에 연결되고, 게이트에 제4 전압(VB4)이 입력되고, 소스가 접지단에 연결되는 제8 N 채널 MOSFET(MN8), 드레인이 제5 P 채널 MOSFET(MP5)의 드레인에 연결되고, 소스가 접지단에 연결되는 제9 N 채널 MOSFET(MN9) 및 드레인이 제8 N 채널 MOSFET(MN8)의 드레인에 연결되고, 소스가 접지단에 연결되고, 게이트가 제9 N 채널 MOSFET(MN9)에 연결되는 제10 N 채널 MOSFET(MN10)을 포함하여 이루어진다. The
도 3에서 제8 N 채널 MOSFET(MN8)의 드레인과 제10 N 채널 MOSFET(MN10)의 사이의 노드에 출력단자(OUT)가 있다. In Fig. 3, there is an output terminal OUT at a node between the drain of the eighth N-channel MOSFET MN8 and the tenth N-channel MOSFET MN10.
본 발명에서 제6 N 채널 MOSFET(MN6)의 게이트와, 제7 N 채널 MOSFET(MN7)의 게이트는 다중 입력 플로팅 게이트로 구현되어 있다. In the present invention, the gate of the sixth N-channel MOSFET MN6 and the gate of the seventh N-channel MOSFET MN7 are implemented as a multi-input floating gate.
제6 N 채널 MOSFET(MN6)의 게이트가 제1 노드에 연결되어 있다. And the gate of the sixth N-channel MOSFET MN6 is connected to the first node.
도 3에서 CMA(100)는 다중 플로팅 게이트 소자를 이용한 차동 입력단과 폴디드 캐스코드 증폭기로 구성되어 높은 이득과 주파수 안정성을 갖는 구조이다. 3, the CMA 100 includes a differential input stage using multiple floating gate elements and a folded cascode amplifier, and has a high gain and frequency stability.
OTA(200)의 입력단도 플로팅 게이트 소자를 차동 입력단으로 사용하고, 공통모드 보정 전압 VCMAD가 CCM을 통해서 인가되는 구조이다. The input stage of the
입력 신호가 VN, VP 단자에서 커패시터 CIN을 통해 CMA(100)의 차동 입력단 MN1, MN2의 게이트로 인가되면, 공통모드 전압은 단락된 MN1과 MN2의 드레인 노드에서 감지되고, 동시에 차동 입력 신호는 제거된다. When an input signal is applied to the gates of the differential input terminals MN1 and MN2 of the
감지된 공통모드 전압은 캐스코드 증폭기 MP2로 증폭되고 부궤환 루프를 통해 플로팅 게이트 전압 VFG에 반영된다. 즉, 공통모드 전압이 증가하면, 캐스코드 증폭기 MP2에 의해 공통모드 보정 전압 VCMAD는 감소하고, 차동 입력단의 CCM(100)을 통해 플로팅 게이트로 인가된다. 따라서 플로팅 게이트 전압 VFG는 상쇄되어 일정하게 유지된다. The sensed common mode voltage is amplified by the cascode amplifier MP2 and reflected in the floating gate voltage V FG through the negative feedback loop. That is, when the common mode voltage increases, the common mode correction voltage V CMAD decreases by the cascode amplifier MP2 and is applied to the floating gate through the
결과적으로 CMA(100)는 공통모드 입력전압의 변화와 무관하게 VFG를 일정하게 유지시켜 차동 입력단의 바이어스 전류가 변하지 않도록 한다. As a result, the
본 발명에서는 부궤환 루프이득을 증가시키고 극점을 줄여 주파수에 안정적으로 동작시키기 위해서 CMA(100)에 다단 증폭기를 사용하는 대신에 폴디드 캐스코드 구조를 사용한다. 입력 CMA(100)의 이득은 
The present invention uses a folded cascode structure instead of using a multi-stage amplifier in the
도 4는 공통모드 입력전압의 변화에 따른 VCMAD와 VFG의 변화량을 도시한 그래프이다. 4 is a graph showing the amount of change of V CMAD and V FG according to the change of the common mode input voltage.
도 4를 참조하면, VIN . CM이 증가함에 따라서 VCMAD는 감소하고 VFG는 일정하게 유지되는 것을 확인할 수 있다.
Referring to FIG. 4, V IN . As CM increases, V CMAD decreases and V FG remains constant.
도 5는 본 발명에서 제안하는 연산 트랜스컨덕턴스 증폭기 회로의 트랜스컨덕턴스 특성을 도시한 그래프이다. 5 is a graph showing transconductance characteristics of the operational transconductance amplifier circuit proposed in the present invention.
도 5는 본 발명에서 제안하는 CMA를 구비한 OTA의 공통모드 입력전압 VIN . CM에 따른 트랜스컨덕턴스 특성이다. FIG. 5 is a graph showing the relationship between the common mode input voltage V IN of the OTA with the CMA proposed in the present invention . And transconductance characteristics according to CM .
OTA의 트랜스컨덕턴스 
CMA를 사용하지 않은 일반적인 OTA는 VIN . CM이 약 0.5V 이상일 경우에만 gm이 약 200μS이고, 나머지 경우에서는 일정하지 않은 것을 확인할 수 있다. Common OTAs that do not use CMA are V IN . It can be confirmed that g m is about 200 μS only when the CM is about 0.5 V or more, and is not constant in the remaining cases.
그러나 본 발명에서 제안하는 CMA를 이용한 OTA의 경우 플로팅게이트 소자의 커패시터 커플링으로 인하여 gm이 감소하였지만, VIN . CM 전체 영역에서 모두 일정하게 약 110μS인 것을 확인할 수 있다.
However, in the case of OTA using the CMA proposed in the present invention, g m is reduced due to the capacitor coupling of the floating gate device, but V IN . It can be confirmed that it is constantly about 110 μS in the entire CM area.
도 6은 본 발명에서 제안하는 연산 트랜스컨덕턴스 증폭기 회로의 주파수 특성을 도시한 그래프이다. 6 is a graph showing frequency characteristics of the operational transconductance amplifier circuit proposed in the present invention.
도 6을 참조하면, 본 발명의 연산 트랜스컨덕턴스 증폭기 회로의 이득은 약 35dB이며 위상 마진은 약 89 [degree] 이다. 이처럼 본 발명의 연산 트랜스컨덕턴스 증폭기 회로는 큰 위상 마진을 확보할 수 있으므로, 주파수에 안정적인 시스템을 구성할 수 있다.
Referring to FIG. 6, the gain of the operational transconductance amplifier circuit of the present invention is about 35 dB and the phase margin is about 89 [degree]. As described above, the operational transconductance amplifier circuit of the present invention can secure a large phase margin, so that a system stable in frequency can be constructed.
이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.
While the present invention has been described with reference to several preferred embodiments, these embodiments are illustrative and not restrictive. It will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit of the invention and the scope of the appended claims.
100 CMA
200 OTA100
Claims (7)
상기 입력 공통모드 어답터와 연결되어 레일-투-레일 공통모드 스윙(rail-to-rail common-mode swing)과 일정한 트랜스컨덕턴스(transconductance) 값을 갖는 OTA(Operational Transconductance Amplifier)를 포함하는 연산 트랜스컨덕턴스 증폭기 회로.
An input common mode adapter comprising a differential input stage having a multi-input floating gate and a folded cascode amplifier, the input common mode adapter for adjusting a common mode input voltage; And
And an operational transconductance amplifier (OTA) coupled to the input common mode adapter and including an OTA (Operational Transconductance Amplifier) having a rail-to-rail common-mode swing and a constant transconductance value. Circuit.
상기 입력 공통모드 어답터는,
차동 입력단이고, 제1 입력 신호가 입력되는 게이트를 포함하는 제1 N 채널(channel) MOSFET(Metal Oxide Semiconductor Field Effect Transistor);
차동 입력단이고, 제2 입력 신호가 입력되는 게이트와, 상기 제1 N 채널 MOSFET의 드레인에 연결되는 드레인과, 상기 제1 N 채널 MOSFET의 소스에 연결되는 소스를 포함하는 제2 N 채널 MOSFET;
소스가 전원단에 연결되고, 게이트에 제1 전압이 입력되는 제1 P 채널 MOSFET;
소스가 상기 제1 P 채널 MOSFET의 드레인에 연결되고, 게이트에 제2 전압이 입력되고, 드레인이 제1 노드에 연결되는 제2 P 채널 MOSFET;
드레인이 상기 제2 N 채널 MOSFET의 소스에 연결되고, 게이트에 제4 전압이 입력되고, 소스가 접지단에 연결되는 제3 N 채널 MOSFET;
드레인이 상기 제1 노드에 연결되고, 게이트에 제3 전압이 입력되는 제4 N 채널 MOSFET; 및
드레인이 상기 제4 N 채널 MOSFET에 연결되고, 게이트에 상기 제4 전압이 입력되고, 소스가 접지단에 연결되는 제5 N 채널 MOSFET을 포함하여 이루어지는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method according to claim 1,
Wherein the input common mode adapter comprises:
A first N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) having a differential input stage and including a gate to which a first input signal is input;
A second N-channel MOSFET including a gate to which a second input signal is input, a drain coupled to a drain of the first N-channel MOSFET, and a source coupled to a source of the first N-channel MOSFET;
A first P-channel MOSFET having a source connected to a power supply terminal and a gate to which a first voltage is input;
A second P-channel MOSFET having a source connected to the drain of the first P-channel MOSFET, a second input to the gate, and a drain connected to the first node;
A third N-channel MOSFET having a drain connected to the source of the second N-channel MOSFET, a fourth voltage input to the gate, and a source connected to the ground;
A fourth N-channel MOSFET having a drain connected to the first node and a third voltage input to the gate; And
And a fifth N-channel MOSFET having a drain connected to the fourth N-channel MOSFET, the fourth voltage input to the gate, and a source connected to a ground terminal.
상기 제1 N 채널 MOSFET와, 상기 제2 N 채널 MOSFET의 게이트는 다중 입력 플로팅 게이트로 되어 있는 것임을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method of claim 2,
Wherein the first N-channel MOSFET and the gate of the second N-channel MOSFET are multi-input floating gates.
상기 제2 N 채널 MOSFET의 게이트가 상기 제1 노드에 연결되어 있는 것임을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method of claim 3,
And wherein a gate of the second N-channel MOSFET is coupled to the first node.
상기 OTA는,
소스가 전원단에 연결되어 있는 제5 P채널 MOSFET;
소스가 전원단에 연결되고, 게이트가 상기 제5 P채널 MOSFET의 게이트에 연결되어 있는 제6 P채널 MOSFET;
소스가 전원단에 연결되어 있는 제7 P채널 MOSFET;
소스가 전원단에 연결되고, 게이트가 상기 제7 P채널 MOSFET의 게이트에 연결되어 있는 제8 P채널 MOSFET;
차동 입력단이고, 상기 제1 입력 신호가 입력되는 게이트와, 상기 제6 P채널 MOSFET의 드레인과 연결되는 드레인을 포함하는 제6 N 채널 MOSFET;
차동 입력단이고, 상기 제2 입력 신호가 입력되는 게이트와, 상기 제7 P 채널 MOSFET의 드레인에 연결되는 드레인과, 상기 제6 N 채널 MOSFET의 소스에 연결되는 소스를 포함하는 제7 N 채널 MOSFET;
드레인이 상기 제7 N 채널 MOSFET의 소스에 연결되고, 게이트에 상기 제4 전압이 입력되고, 소스가 접지단에 연결되는 제8 N 채널 MOSFET;
드레인이 상기 제5 P 채널 MOSFET의 드레인에 연결되고, 소스가 접지단에 연결되는 제9 N 채널 MOSFET; 및
드레인이 상기 제8 N 채널 MOSFET의 드레인에 연결되고, 소스가 접지단에 연결되고, 게이트가 상기 제9 N 채널 MOSFET에 연결되는 제10 N 채널 MOSFET을 포함하여 이루어지고,
상기 제8 N 채널 MOSFET의 드레인과 상기 제10 N 채널 MOSFET의 사이의 노드에 출력단자가 있는 것을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method of claim 4,
The OTA,
A fifth P-channel MOSFET having a source connected to the power supply;
A sixth P-channel MOSFET having a source connected to the power supply terminal and a gate connected to the gate of the fifth P-channel MOSFET;
A seventh P-channel MOSFET having a source connected to the power terminal;
An eighth P-channel MOSFET having a source connected to the power supply terminal and a gate connected to the gate of the seventh P-channel MOSFET;
A sixth N-channel MOSFET comprising a differential input stage, a gate to which the first input signal is input, and a drain coupled to a drain of the sixth P-channel MOSFET;
A seventh N-channel MOSFET including a gate to which the second input signal is input, a drain coupled to a drain of the seventh P-channel MOSFET, and a source coupled to a source of the sixth N-channel MOSFET;
An eighth N-channel MOSFET having a drain connected to the source of the seventh N-channel MOSFET, a gate receiving the fourth voltage, and a source connected to the ground;
A ninth N-channel MOSFET having a drain connected to the drain of the fifth P-channel MOSFET and a source connected to the ground terminal; And
Channel MOSFET having a drain connected to the drain of the eighth N-channel MOSFET, a source connected to the ground terminal, and a gate connected to the ninth N-channel MOSFET,
And an output terminal is provided at a node between the drain of the eighth N-channel MOSFET and the tenth N-channel MOSFET.
상기 제6 N 채널 MOSFET와, 상기 제7 N 채널 MOSFET의 게이트는 다중 입력 플로팅 게이트로 되어 있는 것임을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method of claim 5,
Wherein the sixth N-channel MOSFET and the gate of the seventh N-channel MOSFET are multi-input floating gates.
상기 제6 N 채널 MOSFET의 게이트가 상기 제1 노드에 연결되어 있는 것임을 특징으로 하는 연산 트랜스컨덕턴스 증폭기 회로.
The method of claim 6,
And wherein a gate of the sixth N-channel MOSFET is coupled to the first node.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140029478A KR101596568B1 (en) | 2014-03-13 | 2014-03-13 | Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140029478A KR101596568B1 (en) | 2014-03-13 | 2014-03-13 | Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150107924A true KR20150107924A (en) | 2015-09-24 |
| KR101596568B1 KR101596568B1 (en) | 2016-02-29 |
Family
ID=54246084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140029478A KR101596568B1 (en) | 2014-03-13 | 2014-03-13 | Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101596568B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230128901A (en) | 2022-02-28 | 2023-09-05 | 엘지전자 주식회사 | Sanitary device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040101704A (en) * | 2003-05-26 | 2004-12-03 | 페어차일드코리아반도체 주식회사 | A Transconductance Control Circuit of Rail-To-Rail Differential Input Stages |
| KR100819862B1 (en) | 2003-06-09 | 2008-04-07 | 마이크로칩 테크놀로지 인코포레이티드 | Improved load and line regulation using operational transconductance amplifier and operational amplifier in tandem |
| KR20100021938A (en) * | 2008-08-18 | 2010-02-26 | 삼성전자주식회사 | Folded cascode operational amplifier having improved phase margin |
| KR20130009666A (en) * | 2011-07-14 | 2013-01-23 | 인피니언 테크놀로지스 아게 | System and method for capacitive signal source amplifier |
| KR20130035372A (en) * | 2011-09-30 | 2013-04-09 | 숭실대학교산학협력단 | Linear amplifier and multi-stage linear amplifier |
-
2014
- 2014-03-13 KR KR1020140029478A patent/KR101596568B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040101704A (en) * | 2003-05-26 | 2004-12-03 | 페어차일드코리아반도체 주식회사 | A Transconductance Control Circuit of Rail-To-Rail Differential Input Stages |
| KR100819862B1 (en) | 2003-06-09 | 2008-04-07 | 마이크로칩 테크놀로지 인코포레이티드 | Improved load and line regulation using operational transconductance amplifier and operational amplifier in tandem |
| KR20100021938A (en) * | 2008-08-18 | 2010-02-26 | 삼성전자주식회사 | Folded cascode operational amplifier having improved phase margin |
| KR20130009666A (en) * | 2011-07-14 | 2013-01-23 | 인피니언 테크놀로지스 아게 | System and method for capacitive signal source amplifier |
| KR20130035372A (en) * | 2011-09-30 | 2013-04-09 | 숭실대학교산학협력단 | Linear amplifier and multi-stage linear amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230128901A (en) | 2022-02-28 | 2023-09-05 | 엘지전자 주식회사 | Sanitary device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101596568B1 (en) | 2016-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7489193B2 (en) | Operational amplifier | |
| US7521999B2 (en) | Differential amplifier and sampling and holding circuit | |
| CN106160683B (en) | Operational amplifier | |
| US20070247227A1 (en) | Circuit and method for driving bulk capacitance of amplifier input transistors | |
| KR100877626B1 (en) | Class AB Amplifier and Input stage circuit for the same | |
| CN111030610B (en) | Full-differential operational amplifier circuit for eliminating DC offset voltage | |
| CN112821875B (en) | Amplifier circuit | |
| US8614602B2 (en) | Differential amplifier | |
| US10574200B2 (en) | Transconductance amplifier | |
| US9369098B2 (en) | Inverting amplifier | |
| CN113131886B (en) | Operational amplifier | |
| KR100681239B1 (en) | Operational Amplifier | |
| KR20180071988A (en) | Fully balanced differential rail-to-rail second generation current conveyor | |
| US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
| KR101596568B1 (en) | Low-Voltage Operational Tansconductance Amplifier with Input Common-Mode Adapter | |
| KR100814596B1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
| Moustakas et al. | Improved low-voltage low-power class AB CMOS current conveyors based on the flipped voltage follower | |
| Padilla-Cantoya et al. | Class AB op-amp with accurate static current control for low and high supply voltages | |
| CN111344949B (en) | Class AB amplifier and operational amplifier | |
| KR20060136137A (en) | Operational Amplifier | |
| US9450549B2 (en) | Differential amplification circuit | |
| KR101596565B1 (en) | OP-AMP circuit using self-cascode structure | |
| JPH0292008A (en) | Cmos operational amplifier | |
| US7816989B2 (en) | Differential amplifier | |
| JP4155814B2 (en) | Operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200206 Year of fee payment: 5 |