KR20150100456A - Semiconductor device and operating method for the same - Google Patents

Semiconductor device and operating method for the same Download PDF

Info

Publication number
KR20150100456A
KR20150100456A KR1020140078946A KR20140078946A KR20150100456A KR 20150100456 A KR20150100456 A KR 20150100456A KR 1020140078946 A KR1020140078946 A KR 1020140078946A KR 20140078946 A KR20140078946 A KR 20140078946A KR 20150100456 A KR20150100456 A KR 20150100456A
Authority
KR
South Korea
Prior art keywords
circuit
signal
sampling
pulse
generating
Prior art date
Application number
KR1020140078946A
Other languages
Korean (ko)
Inventor
가동윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US14/487,933 priority Critical patent/US9172382B2/en
Priority to CN201510016297.5A priority patent/CN104868899B/en
Publication of KR20150100456A publication Critical patent/KR20150100456A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

The technology relates to a semiconductor device comprising two or more circuits arranged in a distance, and an operating method thereof. The semiconductor device includes: a first circuit and a second circuit arranged in a distance; a counting unit for counting the number of toggling of a sampling signal, which toggles by a preset frequency, during a round trip between the first circuit and the second circuit; and a pulse generating unit for generating a measurement pulse capable of changing its pulse width according to the distance between the first circuit and the second circuit by responding to an output signal in the counting unit.

Description

반도체 장치 및 그 동작방법{SEMICONDUCTOR DEVICE AND OPERATING METHOD FOR THE SAME}Technical Field [0001] The present invention relates to a semiconductor device,

본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 서로 떨어져서 배치된 두 개 이상의 회로를 포함하는 반도체 장치 및 그 동작방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a semiconductor device including two or more circuits disposed apart from each other and an operation method thereof.

하나의 반도체 장치에는 서로 간에 완전히 분리되어 배치되고, 각각 독립된 동작을 수행할 수 있는 다수의 회로(또는 블록)가 포함되는 것이 일반적이다.One semiconductor device generally includes a plurality of circuits (or blocks) that are disposed completely separate from each other and can perform independent operations.

이때, 하나의 반도체 장치에 다수의 회로(또는 블록)가 포함되는 형태이므로, 다수의 회로(또는 블록)가 공통으로 사용하는 공통신호전달라인이 반도체 장치에 포함되는 것 또한 매우 일반적인 사항이다. 예컨대, 다수의 회로(또는 블록)에 공통으로 적용되는 특정 동작을 수행하기 위한 동작신호를 다수의 회로(또는 블록)에 공통으로 입력시키기 위한 공통신호전달라인이 반도체 장치 내부에 형성되는 것은 일반적인 사항이다.At this time, since a plurality of circuits (or blocks) are included in one semiconductor device, it is also very general that a common signal transmission line commonly used by a plurality of circuits (or blocks) is included in the semiconductor device. For example, a common signal transmission line for commonly inputting operation signals for performing a specific operation commonly applied to a plurality of circuits (or blocks) to a plurality of circuits (or blocks) is formed inside the semiconductor device, to be.

그런데, 반도체 장치 내부에서 다수의 회로(또는 블록)가 어떠한 형태로 배치되는지에 따라 다수의 회로(또는 블록)에 공통으로 전달되어야 하는 동작신호가 각각의 회로(또는 블록)에 전달되는 시점이 일치하지 않는 문제가 발생할 수 있다. 즉, 반도체 장치 내부에서 다수의 회로(또는 블록)가 어떠한 형태로 배치되는지에 따라 반도체 장치 외부에서 인가되거나 각각의 회로(또는 블록)에서 생성되는 동작신호가 다수의 회로(또는 블록)에 각각 전달되기까지의 물리적인 거리차이가 존재하기 때문에, 다수의 회로(또는 블록)에 공통으로 전달되어야 하는 동작신호가 각각의 회로(또는 블록)에 전달되는 시점이 일치하지 않는 문제가 발생할 수 있다.
However, depending on the manner in which a plurality of circuits (or blocks) are arranged in the semiconductor device, the timing at which operation signals to be commonly transmitted to a plurality of circuits (or blocks) are transmitted to the respective circuits (or blocks) Doing so can cause problems. That is, depending on how a plurality of circuits (or blocks) are arranged in the semiconductor device, operation signals generated from outside the semiconductor device or generated in each circuit (or block) are transmitted to a plurality of circuits (or blocks) There is a problem that the time points at which the operation signals to be transmitted to a plurality of circuits (or blocks) are transmitted to the respective circuits (or blocks) do not coincide with each other.

도 1은 종래기술에 따른 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 설명하는 도면이다.1 is a view for explaining a difference in signal transmission time between circuits arranged apart from each other in the semiconductor device according to the prior art.

도 1을 참조하면, 반도체 장치에 제1 회로(10)와 제2 회로(20)가 포함된다. 제1 회로(10)는, 동작신호 생성부(14), 및 내부회로(12)를 포함한다. 제2 회로(20)는, 내부회로(22)를 포함한다.Referring to FIG. 1, a semiconductor device includes a first circuit 10 and a second circuit 20. The first circuit 10 includes an operation signal generating section 14 and an internal circuit 12. [ The second circuit (20) includes an internal circuit (22).

이때, 제1 회로(10)와 제2 회로(20)는 서로 떨어져서 배치되는 것을 알 수 있다. 때문에, 제1 회로(10)의 내부회로(12)와 제2 회로(20)의 내부회로(22)에 공통으로 전송되는 동작신호(OPSIG)는 서로 다른 거리(A, B)를 통과해서 제1 회로(10) 및 제2 회로(20)에 전송되는 것을 알 수 있다. 즉, 동작신호(OPSIG)가 제1 회로(10) 내부에서 생성되어 제1 회로(10)의 내부회로(12)에도 전송되고, 제2 회로(20)의 내부회로(22)에도 전송된다. 따라서, 동작신호(OPSIG)가 제1 회로(10)의 내부회로(12)에 전송되는 거리(A)는 제2 회로(20)의 내부회로(22)에 전송되는 거리(B)보다 훨씬 짧다.At this time, it can be seen that the first circuit 10 and the second circuit 20 are disposed apart from each other. The operation signal OPSIG transmitted in common to the internal circuit 12 of the first circuit 10 and the internal circuit 22 of the second circuit 20 passes through different distances A and B, 1 circuit 10 and the second circuit 20, respectively. That is, the operation signal OPSIG is generated in the first circuit 10, transferred to the internal circuit 12 of the first circuit 10, and transferred to the internal circuit 22 of the second circuit 20 as well. The distance A at which the operation signal OPSIG is transmitted to the internal circuit 12 of the first circuit 10 is much shorter than the distance B transmitted to the internal circuit 22 of the second circuit 20 .

이와 같이, 제1 회로(10)와 제2 회로(20)가 서로 떨어져서 배치되는 것으로 인해 동작신호(OPSIG)에 응답하여 제1 회로(10)의 내부회로(12)에서 설정된 동작이 수행되는 시점과 제2 회로(20)의 내부회로(22)에서 설정된 동작이 수행되는 시점이 달라지는 것을 알 수 있으며, 동작의 동기화를 중요시하는 반도체 장치에서 이와 같은 배치의 차이로 인해 발생하는 동작의 비동기 현상을 제거하는 것은 매우 중요한 이슈(issue)이다.
When the operation set in the internal circuit 12 of the first circuit 10 is performed in response to the operation signal OPSIG because the first circuit 10 and the second circuit 20 are disposed apart from each other, And the timing at which the operation set in the internal circuit 22 of the second circuit 20 is performed are different from each other and the asynchronous phenomenon of the operation caused by the difference of the arrangement in the semiconductor device, Removing is a very important issue.

도 2는 종래기술에 따른 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하는 방식을 설명하기 위해 도시한 도면이다.2 is a diagram for explaining a method for preventing a signal transmission time difference from occurring between circuits arranged apart from each other in the semiconductor device according to the prior art.

도 2를 참조하면, 종래기술에 따른 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하기 위해서, 동작신호(OPSIG)가 제1 회로(10)의 내부회로(12)와 제2 회로(20)의 내부회로(22)에 전송되는 시간을 서로 다르게 하는 것을 알 수 있다.Referring to FIG. 2, in order to prevent a signal transmission time difference from occurring between circuits disposed apart from each other in the semiconductor device according to the related art, the operation signal OPSIG is supplied to the internal circuit 12 of the first circuit 10 And the time to be transmitted to the internal circuit 22 of the second circuit 20 are different from each other.

즉, 도면에서와 같이 제1 회로(10)의 내부회로(12)까지 동작신호(OPSIG)가 전송될 때 지연부(16)를 거쳐서 전송되도록 한다. 반면, 제2 회로(20)의 내부회로(22)가지 동작신호(OPSIG)가 전송될 때는 도 1에서와 동일한 상태로 직접 전송되도록 한다.That is, as shown in the drawing, when the operation signal OPSIG is transmitted to the internal circuit 12 of the first circuit 10, the signal is transmitted through the delay unit 16. [ On the other hand, when the operation signal OPSIG of the internal circuit 22 of the second circuit 20 is transmitted, it is directly transmitted in the same state as in Fig.

이때, 지연부(16)에 의해 동작신호(OPSIG)가 지연되는 시간이 제1 회로(10)와 제2 회로(20)의 거리차이를 동작신호(OPSIG)가 통과하는데 걸리는 시간과 동일하다고 가정할 경우, 동작신호(OPSIG)는 제1 회로(10)의 내부회로(12)와 제2 회로(20)의 내부회로(22)에 동일한 타이밍에 도달할 수 있다.At this time, assuming that the delay time of the operation signal OPSIG by the delay unit 16 is equal to the time required for the operation signal OPSIG to pass through the distance difference between the first circuit 10 and the second circuit 20 The operation signal OPSIG can reach the same timing in the internal circuit 12 of the first circuit 10 and the internal circuit 22 of the second circuit 20. [

이와 같이, 종래기술에서는 서로 거리가 떨어져 배치된 제1 회로(10)와 제2 회로(20)의 동작 타이밍이 틀어지는 것을 방지하기 위해서 물리적 지연량을 갖는 지연부(16)를 사용하는 방식이 일반적이었다.In this way, in the prior art, a method of using the delay unit 16 having a physical delay amount is generally used in order to prevent the operation timing of the first circuit 10 and the second circuit 20, .

한편, 지연부(16)의 지연량은 설계과정에서 제1 회로(10)와 제2 회로(20)의 거리차이를 감안하여 미리 계산하여 결정된다. 그런데, 반도체 장치를 실제로 양산하는 과정에서 설계의 계산을 벗어나는 신호흐름이 발생할 수 있다. 즉, 설계상으로 계산된 지연부(16)의 지연량이 양산하는 과정에서 제대로 구현되지 않을 수도 있고, 제1 회로(10)와 제2 회로(20)의 실제 거리차이가 설계상에서 계산한 값과 다르게 구현될 수도 있다. 이와 같은 이유로 인해, 제1 회로(10)의 내부회로(12)와 제2 회로(20)의 내부회로(22)에 완전히 동일한 타이밍에 동작신호(OPSIG)가 도달하도록 반도에 장치를 양산하는 것은 쉬운 일이 아니다.On the other hand, the delay amount of the delay unit 16 is determined in advance in consideration of the distance difference between the first circuit 10 and the second circuit 20 in the designing process. However, in the process of actually mass-producing a semiconductor device, a signal flow out of the calculation of the design may occur. That is, the delay amount of the delay unit 16 calculated in design may not be properly implemented in the process of mass production, and the actual distance difference between the first circuit 10 and the second circuit 20 may be different from the value But may be implemented differently. For this reason, mass production of the device on the peninsula so that the operation signal (OPSIG) reaches the internal circuit (12) of the first circuit (10) and the internal circuit (22) of the second circuit It is not easy.

특히, 전술한 문제점은 반도체 장치를 모두 양산한 후 테스트 하는 과정에서만 발견될 수 있는 문제점이므로, 전술한 문제로 인해 제1 회로(10)와 제2 회로(20)가 정상적으로 동작하지 않는 에러가 발생할 경우 이를 복구하는 것은 거의 불가능하다.Particularly, the above-described problem is a problem that can be found only in the process of mass production of a semiconductor device and then a test. Therefore, an error that the first circuit 10 and the second circuit 20 do not operate normally due to the above- It is almost impossible to recover it.

참고로, 전술한 구성에서 반도체 장치는 반도체 시스템으로 대체될 수 있고, 제1 회로(10)는 제1 반도체 장치(미도시), 제2 회로(20)는 제2 반도체 장치(미도시)로 대체될 수 있다. 즉, 서로 떨어져서 배치된 두 개의 반도체 장치를 포함하는 반도체 시스템에서도 전술한 바와 같은 문제점이 발생할 수 있다.
For reference, in the above-described configuration, the semiconductor device may be replaced by a semiconductor system, in which the first circuit 10 is a first semiconductor device (not shown) and the second circuit 20 is a second semiconductor device Can be replaced. That is, the above-described problems may also occur in a semiconductor system including two semiconductor devices disposed apart from each other.

본 발명의 실시예는 서로 떨어져서 배치된 두 회로에 대해 회로간 거리 격차와 무관하게 동시 동작을 유도할 수 있는 반도체 장치 및 그 동작방법을 제공한다. Embodiments of the present invention provide a semiconductor device and a method of operating the same that can induce simultaneous operation regardless of the distance between circuits for two circuits disposed apart from each other.

특히, 반도체 장치가 패키지 완료되어 양산된 상태에서도 내부의 두 회로에 대해 거리 격차와 무관하게 동시 동작을 유도할 수 있는 반도체 장치 및 그 동작방법을 제공한다.
In particular, the present invention provides a semiconductor device and a method of operating the same, which can induce simultaneous operation of two internal circuits regardless of the distance difference even when the semiconductor device is packaged and mass-produced.

본 발명의 실시예에 따른 반도체 장치는, 서로 떨어져서 배치된 제1 회로와 제2 회로; 설정된 주파수로 토글링하는 샘플링 신호가 상기 제1 회로와 상기 제2 회로 사이를 왕복하는데 걸린 시간동안 토글링한 횟수를 카운팅하는 카운팅부; 및 상기 카운팅부의 출력신호에 응답하여 상기 제1 회로와 상기 제2 회로 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스를 생성하는 펄스생성부를 포함할 수 있다.A semiconductor device according to an embodiment of the present invention includes: a first circuit and a second circuit disposed apart from each other; A counting unit counting the number of times the sampling signal for toggling at a set frequency has toggled for a period of time taken to and fro between the first circuit and the second circuit; And a pulse generator for generating a measurement pulse whose pulse width varies in accordance with a distance between the first circuit and the second circuit in response to the output signal of the counting unit.

본 발명의 또 다른 실시예에 따른 반도체 장치의 동작방법은, 서로 떨어져서 배치된 제1 회로와 제2 회로를 포함하는 반도체 장치의 동작방법에 있어서, 설정된 주파수로 토글링하는 샘플링 신호를 상기 제1 회로와 상기 제2 회로 사이에서 왕복시키는 단계; 상기 왕복시키는 단계의 동작시간 동안 상기 샘플링 신호가 토글링한 횟수를 카운팅하는 단계; 및 상기 카운팅하는 단계의 동작결과에 응답하여 상기 제1 회로와 상기 제2 회로 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스를 생성하는 단계를 포함할 수 있다.
A method of operating a semiconductor device according to another embodiment of the present invention is a method of operating a semiconductor device including a first circuit and a second circuit arranged apart from each other, Reciprocating between the circuit and the second circuit; Counting the number of times the sampling signal has toggled during the operating time of the reciprocating step; And generating a measurement pulse whose pulse width varies in accordance with a distance between the first circuit and the second circuit in response to an operation result of the counting step.

본 기술은 서로 떨어져서 배치된 마스터 회로와 슬레이브 회로 사이의 거리를 마스터 회로에서 생성된 샘플링 신호의 설정된 주파수를 기준으로 측정하여 측정펄스의 활성화구간 길이로 나타낸 후, 슬레이브 회로는 측정펄스의 상승에지를 기준으로 동작시키고 마스터 회로는 측정펄스의 하강에지를 기준으로 동작시킴으로써, 서로 떨어져서 배치된 마스터 회로와 슬레이브 회로에 대해 회로간 거리 격차와 무관하게 동시 동작을 유도할 수 있는 효과가 있다.
In this technique, the distance between the master circuit and the slave circuit arranged apart from each other is measured based on the set frequency of the sampling signal generated by the master circuit, and the slave circuit displays the rising edge of the measuring pulse And the master circuit operates on the basis of the falling edge of the measurement pulse, so that the simultaneous operation can be induced irrespective of the distances between the circuit and the master circuit and the slave circuit arranged apart from each other.

도 1은 종래기술에 따른 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 설명하는 도면.
도 2는 종래기술에 따른 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하는 방식을 설명하기 위해 도시한 도면.
도 3은 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 발생하는 신호 전송 시간 차이를 측정하는 동작의 원리를 설명하기 위해 도시한 도면.
도 4 내지 도 7은 도 3에 도시된 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 발생하는 신호 전송 시간 차이를 측정하는 동작을 구현하기 위한 회로를 도시한 도면이다.
도 8은 도 4 내지 도 7에 도시된 본 발명의 실시예에 따라 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하기 위한 회로의 동작을 설명하기 위해 도시한 도면.Brief Description of the Drawings Fig. 1 is a view for explaining a difference in signal transmission time between circuits arranged apart from each other in a semiconductor device according to the prior art; Fig.
FIG. 2 is a diagram for explaining a method for preventing a signal transmission time difference from occurring between circuits arranged apart from each other in a semiconductor device according to the prior art; FIG.
3 is a diagram illustrating the principle of operation for measuring a signal transmission time difference occurring between circuits disposed apart from each other according to an embodiment of the present invention;
FIGS. 4-7 illustrate circuitry for implementing an operation of measuring a signal transmission time difference occurring between circuits disposed apart from each other according to the embodiment of the present invention shown in FIG. 3. FIG.
FIG. 8 is a diagram for explaining an operation of a circuit for preventing a signal transmission time difference from occurring between circuits disposed apart from each other in a semiconductor device according to an embodiment of the present invention shown in FIG. 4 to FIG.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, it is to be understood that the present invention is not limited to the disclosed embodiments, but may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein, Is provided to fully inform the user.

도 3은 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 발생하는 신호 전송 시간 차이를 측정하는 동작의 원리를 설명하기 위해 도시한 도면이다.3 is a diagram illustrating the principle of operation of measuring a signal transmission time difference occurring between circuits disposed apart from each other according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 발생하는 신호 전송 시간 차이를 측정하는 동작은, 설정된 주파수로 토글링하는 샘플링 신호(STBP)가 제1 회로(310)와 제2 회로(320) 사이를 왕복하는데 걸린 시간을 측정펄스(DAB)의 펄스폭 길이로 나타내는 방법을 사용한다.3, the operation of measuring a signal transmission time difference occurring between circuits arranged apart from each other according to an embodiment of the present invention includes a first circuit 310 and a second circuit 310, And the time taken to reciprocate between the second circuits 320 is expressed by the pulse width length of the measurement pulse DAB.

구체적으로, 서로 거리가 떨어져서 배치된 제1 회로(310)와 제2 회로(320) 사이를 샘플링 신호(STBP)가 왕복한다. 이때, 샘플링 신호(STBP)는 제1 회로(310)에서 생성되어 제2 회로(320)로 전송된 후, 제2 회로(320)에서 반사되어 제1 회로(310)로 다시 전송된다. 참고로, 도면에서는 제1 회로(310)에서 샘플링 신호(STBP)가 생성되는 구성이 도시되어 있지만, 실제로는 제2 회로(320)에서 샘플링 신호(STBP)가 생성되는 것도 얼마든지 가능하다.Specifically, the sampling signal STBP is reciprocated between the first circuit 310 and the second circuit 320 arranged at a distance from each other. At this time, the sampling signal STBP is generated in the first circuit 310, transmitted to the second circuit 320, reflected by the second circuit 320, and then transmitted to the first circuit 310 again. For reference, although the configuration in which the sampling signal STBP is generated in the first circuit 310 is shown in the figure, it is also possible that the sampling signal STBP is actually generated in the second circuit 320.

이렇게, 샘플링 신호(STBP)가 제1 회로(310)와 제2 회로(320) 사이를 왕복하는 동안 샘플링 신호(STBP)의 토글링 횟수를 카운팅(Q[0:3])한다. 즉, 제1 회로(310)에서 제2 회로(320)로 샘플링 신호(STBP)가 전송되기 시작한 시점부터 제2 회로(320)에서 제1 회로(310)에 샘플링 신호(STBP)가 도착한 시점까지의 구간에서 샘플링 신호(STBP)가 토글링한 횟수를 카운팅(Q[0:3])한다. 이때, 샘플링 신호(STBP)가 제1 회로(310) 내부에서 생성되는 구성이므로, 제1 회로(310) 내부에 카운터(311)가 구비되어 샘플링 신호(STBP)의 토글링 횟수를 카운팅(Q[0:3])하게 된다. 참고로, 샘플링 신호(STBP)가 제2 회로(320)에서 생성되는 구성일 경우 제2 회로(320) 내부에 카운터(미도시)가 구비되어 샘플링 신호(STBP)의 토글링 횟수를 카운팅하게 될 것이다.Thus, the number of toggling of the sampling signal STBP is counted (Q [0: 3]) while the sampling signal STBP oscillates between the first circuit 310 and the second circuit 320. [ That is, from the time when the sampling signal STBP is transmitted from the first circuit 310 to the second circuit 320 until the sampling signal STBP arrives from the second circuit 320 to the first circuit 310 (Q [0: 3]) of the number of times the sampling signal STBP is toggled in the period of [Q: 0]. Since the sampling signal STBP is generated in the first circuit 310, a counter 311 is provided in the first circuit 310 to count the number of toggling of the sampling signal STBP by counting Q [ 0: 3]). When a sampling signal STBP is generated in the second circuit 320, a counter (not shown) is provided in the second circuit 320 to count the number of toggling of the sampling signal STBP will be.

카운터(311)에서 카운팅된 샘플링 신호(STBP)의 토글링 횟수 값(Q[0:3])은 제1 회로(310)와 제2 회로(320) 사이를 샘플링 신호(STBP)가 왕복한 시간에 대응한다. 즉, 제1 회로(310)와 제2 회로(320) 사이에 떨어진 실제 거리를 샘플링 신호(STBP)가 두 번 이동한 시간에 대응한다. 따라서, 카운터(311)에서 카운팅된 샘플링 신호(STBP)의 토글링 횟수 값(Q[0:3])을 2로 나눈 값이 제1 회로(310)와 제2 회로(320) 사이에 떨어진 실제 거리를 나타낸 값이 된다. 이를 위해, 카운터(311)에서 카운팅된 샘플링 신호(STBP)의 토글링 횟수 값(Q[0:3]) 중 최하위 비트 값(Q0)을 버리고, 나머지 비트 값(Q1, Q2, Q3)을 최하위 비트 값 방향으로 쉬프팅(Q[1:3], VSS)시킨다.The toggling count value Q [0: 3] of the sampling signal STBP counted by the counter 311 is the time during which the sampling signal STBP is reciprocated between the first circuit 310 and the second circuit 320 . That is, the actual distance between the first circuit 310 and the second circuit 320 corresponds to the time that the sampling signal STBP travels twice. Therefore, a value obtained by dividing the number of toggling times Q [0: 3] of the sampling signal STBP counted by the counter 311 by 2 is smaller than the actual value This is the value representing the distance. To this end, the least significant bit value Q0 among the toggling count values Q [0: 3] of the sampling signal STBP counted by the counter 311 is discarded and the remaining bit values Q1, Q2, (Q [1: 3], VSS) in the bit value direction.

카운터(311)에서 카운팅된 샘플링 신호(STBP)의 토글링 횟수 값(Q[0:3])을 2로 나눈 값(Q[1:3], VSS)에 응답하여 그 펄스폭 길이가 결정되는 측정펄스(DAB)를 생성한다. 즉, 카운터(311)에서 샘플링 신호(STBP)를 카운팅하는 과정에서 샘플링될 수 있는 카운팅 코드의 단위펄스에 대한 펄스폭을 기준으로 토글링 횟수 값(Q[0:3])을 2로 나눈 값(Q[1:3], VSS)에 대응하는 측정펄스(DAB)의 펄스폭 길이를 결정하게 된다.The pulse width length is determined in response to a value Q [1: 3], VSS) obtained by dividing the number of toggling times Q [0: 3] of the sampling signal STBP counted by the counter 311 by 2 And generates a measurement pulse DAB. That is, a value obtained by dividing the number of toggling times (Q [0: 3]) by 2 on the basis of the pulse width of the unit pulse of the counting code that can be sampled in the process of counting the sampling signal STBP in the counter 311 The length of the pulse width of the measurement pulse DAB corresponding to Q [1: 3], VSS is determined.

따라서, 측정펄스(DAB)의 펄스폭 길이가 곧 제1 회로(310)와 제2 회로(320)사이에 떨어진 실제 거리를 샘플링 신호(STBP)가 이동한 시간만큼이 된다. 때문에, 측정펄스(DAB)의 상승에지(rising edge)에서 제2 회로(320)에 대해 예정된 동작이 수행되도록 제어하고, 측정펄스(DAB)의 하강에지(falling edge)에서 제1 회로(310)에 대해 예정된 동작이 수행되도록 제어하면, 제1 회로(310)와 제2 회로(320)가 서로 떨어진 거리와 무관하게 항상 동일한 타이밍에 예정된 동작이 수행될 수 있다.
Therefore, the length of the pulse width of the measurement pulse DAB becomes equal to the actual distance that the sampling signal STBP travels between the first circuit 310 and the second circuit 320. The first circuit 310 is controlled so that a predetermined operation is performed on the second circuit 320 at the rising edge of the measurement pulse DAB and the falling edge of the measurement pulse DAB is detected, The predetermined operation can always be performed at the same timing regardless of the distance between the first circuit 310 and the second circuit 320. [

도 4 내지 도 7은 도 3에 도시된 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 발생하는 신호 전송 시간 차이를 측정하는 동작을 구현하기 위한 회로를 도시한 도면이다.FIGS. 4-7 illustrate circuitry for implementing an operation of measuring a signal transmission time difference occurring between circuits disposed apart from each other according to the embodiment of the present invention shown in FIG. 3. FIG.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하기 위한 회로는, 제1 회로(410) 내부에 샘플링신호 생성부(416)와, 카운팅부(417)와, 펄스 생성부(418)와, 동작신호 생성부(414), 및 내부회로(412)를 구비한다. 제2 회로(420) 내부에는 신호 송수신부(421)와 내부회로(422)가 구비된다. 그리고, 카운팅부(417)는, 동작제어부(4172), 및 카운터(4174)를 구비한다. 또한, 펄스 생성부(418)는, 연산부(4182)와, 샘플링부(4184)와, 펄스 선택부(4186), 및 펄스 결합부(4188)를 구비한다. 또한, 연산부(4182)는, 쉬프팅부(41822), 및 래치(41824)를 구비한다.4 and 5, a circuit for preventing a signal transmission time difference from occurring between circuits disposed apart from each other according to an embodiment of the present invention includes a sampling signal generator 416 A counting unit 417, a pulse generating unit 418, an operation signal generating unit 414, and an internal circuit 412. [ In the second circuit 420, a signal transmission / reception unit 421 and an internal circuit 422 are provided. The counting unit 417 includes an operation control unit 4172 and a counter 4174. The pulse generating unit 418 includes an operating unit 4182, a sampling unit 4184, a pulse selecting unit 4186, and a pulse combining unit 4188. The arithmetic operation unit 4182 includes a shifting unit 41822 and a latch 41824. [

여기서, 샘플링신호 생성부(416)는, 설정된 주파수로 토글링하는 샘플링 신호(STBP)를 생성한다. 이때, 샘플링신호 생성부(416)에서 생성된 샘플링 신호(STBP)가 제1 회로(410)와 제2 회로(420) 사이를 왕복하는 동작을 통해 그 거리를 측정한다.Here, the sampling signal generator 416 generates a sampling signal STBP for toggling at the set frequency. At this time, the sampling signal STBP generated by the sampling signal generating unit 416 measures the distance through an operation of reciprocating between the first circuit 410 and the second circuit 420.

여기서, 샘플링 신호(STBP)가 제1 회로(410)와 제2 회로(420) 사이를 왕복하는 동작은, 제1 회로(410) 내부의 샘플링신호 생성부(416)에서 생성된 샘플링 신호(STBP)가 제1 회로(410) 내부의 카운팅부(417)에 전달되는 것과 동시에 제2 회로(420) 내부의 신호 송수신부(421)로 전달된 후, 신호 송수신부(421)에서 전달받은 샘플링 신호(STBP)를 그대로 바이패스시켜 다시 제1 회로(410) 내부의 카운팅부(417)로 전달하는 동작이다. 따라서, 제2 회로(420) 내부의 신호 송수신부(421)는 제1 회로(410)로부터 전달되는 샘플링 신호(STBP)를 그대로 반사하여 다시 제1 회로(410)로 전달한다.The operation in which the sampling signal STBP is reciprocated between the first circuit 410 and the second circuit 420 is equivalent to the case where the sampling signal STBP generated in the sampling signal generating unit 416 in the first circuit 410 Is transmitted to the counting unit 417 in the first circuit 410 and transferred to the signal transmitting and receiving unit 421 in the second circuit 420 and then transmitted to the signal transmitting and receiving unit 421 in the second circuit 420, (STBP) to the counting unit 417 in the first circuit 410 again. Therefore, the signal transmitting / receiving unit 421 in the second circuit 420 reflects the sampling signal STBP transmitted from the first circuit 410 as it is, and transmits it to the first circuit 410 again.

카운팅부(417)는, 샘플링 신호(STBP)가 제1 회로(410)에서 출발해서 제2 회로(420)에 도달한 뒤 반사되어 다시 제1 회로(410)까지 왕복하는데 걸린 시간동안 토글링한 횟수를 카운팅한다.The counting unit 417 counts the number of times the sampling signal STBP has been toggled for a period of time from the first circuit 410 to the second circuit 420, Count the number of times.

카운팅부(417)의 구성요소 중 동작제어부(4172)는, 제1 회로(410)에서 생성된 샘플링 신호(STBP)를 제2 회로(420)로 출력하는 것에 응답하여 활성화되고, 제2 회로(420)를 거쳐서 돌아오는 샘플링 신호(STBP)에 응답하여 비활성화되는 동작제어신호(OPCON)를 생성한다.The operation control unit 4172 among the constituent elements of the counting unit 417 is activated in response to the output of the sampling signal STBP generated in the first circuit 410 to the second circuit 420, 420 to be inactivated in response to the sampling signal STBP.

카운팅부(417)의 구성요소 중 카운터(4174)는, 샘플링 신호(STBP)의 토글링 횟수를 카운팅한다.The counter 4174 among the constituent elements of the counting section 417 counts the number of toggling of the sampling signal STBP.

펄스 생성부(418)는, 카운팅부(417)의 출력신호(Q[0:3]) 및 동작제어신호(OPCON)에 응답하여 제1 회로(410)와 제2 회로(420) 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스(DAB)를 생성한다.The pulse generating section 418 generates a pulse signal in accordance with the distance between the first circuit 410 and the second circuit 420 in response to the output signal Q [0: 3] of the counting section 417 and the operation control signal OPCON And generates a measurement pulse DAB whose pulse width is variable according to the pulse width.

펄스 생성부(418)의 구성요소 중 연산부(4182)는, 동작제어신호(OPCON)에 응답하여 카운팅부(417)에서 출력되는 카운팅 코드(Q[0:3])의 값을 2로 나눈 값을 갖는 연산 코드(Q[0:2]_VAL)를 생성한다.The calculating unit 4182 among the constituent elements of the pulse generating unit 418 calculates a value obtained by dividing the value of the counting code Q [0: 3] output from the counting unit 417 by 2 in response to the operation control signal OPCON (Q [0: 2] _VAL).

연산부(4182)의 구성요소 중 쉬프팅부(41822)는, 동작제어신호(OPCON)가 비활성화되는 시점에서 카운팅 코드(Q[0:3])의 최하위 비트(Q[0])를 버리고 나머지 비트(Q[1:3])를 최하위 비트 방향으로 쉬프트시켜 연산 코드(Q[0:2]_VAL)로서 출력한다. 이때, 카운팅 코드(Q[0:3])의 최하위 비트인 제0 비트(Q[0])는 쉬프팅부(41822)로 입력되지 않고, 카운팅 코드(Q[0:3])의 제1 비트(Q[1])는 연산 코드(Q[0:2]_VAL)의 제0 비트(Q[0]_VAL)이 되며, 카운팅 코드(Q[0:3])의 제2 비트(Q[2])는 연산 코드(Q[0:2]_VAL)의 제1 비트(Q[1]_VAL)이 되고, 카운팅 코드(Q[0:3])의 제3 비트(Q[3])는 연산 코드(Q[0:2]_VAL)의 제2 비트(Q[2]_VAL)가 된다. 이와 같은 쉬프팅부(41822)의 동작을 통해 연산 코드(Q[0:2]_VAL)의 값은 카운팅 코드(Q[0:3])의 값을 2로 나눈 값이 될 수 있다.The shifting unit 41822 among the constituent elements of the arithmetic unit 4182 discards the least significant bit Q [0] of the counting code Q [0: 3] at the point in time when the operation control signal OPCON is inactivated, Q [1: 3]) in the least significant bit direction and outputs it as an operation code (Q [0: 2] _VAL). At this time, the zeroth bit (Q [0]) of the counting code Q [0: 3] is not inputted to the shifting unit 41822, (Q [0] _VAL) of the operation code Q [0: 2] _VAL and the second bit Q [0: 3] of the counting code Q [ ] Becomes the first bit Q [1] _VAL of the operation code Q [0: 2] _VAL and the third bit Q [3] of the counting code Q [0: 3] (Q [2] _VAL) of the code (Q [0: 2] _VAL). The value of the operation code Q [0: 2] _VAL may be a value obtained by dividing the value of the counting code Q [0: 3] by 2 through the operation of the shifting unit 41822 as described above.

연산부(4182)의 구성요소 중 래치부(4824)는, 연산 코드(Q[0:2]_VAL)의 값을 저장한다. 연산 코드(Q[0:2]_VAL)의 값이 래치부(4824)에 저장되는 이유는, 연산 코드(Q[0:2]_VAL)의 값이 하기에서 설명될 펄스 선택부(4186)의 동작에서 사용되는데, 그 과정에서 동작의 동기화를 위해서 이다.Among the constituent elements of the arithmetic unit 4182, the latch unit 4824 stores the value of the opcode Q [0: 2] _VAL. The reason why the value of the operation code Q [0: 2] _VAL is stored in the latch unit 4824 is that the value of the operation code Q [0: 2] _VAL is stored in the latch unit 4824 of the pulse selector 4186 It is used in operation, in order to synchronize the operation in the process.

참고로, 전술한 연산부(4182)의 동작은 카운팅 코드(Q[0:3])의 값이 짝수인 경우 카운팅 코드(Q[0:3])의 값을 정확하게 2로 나눈 값이 연산 코드(Q[0:2]_VAL)의 값이 되도록 할 수 있다. 반대로, 카운팅 코드(Q[0:3])의 값이 홀수인 경우 카운팅 코드(Q[0:3])의 값을 2로 나눈 값보다 1이 작은 값이 연산 코드(Q[0:2]_VAL)의 값이 된다. 즉, 카운팅 코드(Q[0:3])의 값이 홀수인 경우 나누기 연산의 정확도가 떨어진다는 단점이 있을 수 있다. 하지만, 카운팅 동작의 기준이 되는 샘플링 신호(STBP)가 매우 높은 주파수를 갖는 것이 일반적이고, 나누기 연산이 매우 빠르게 직관적으로 이루어질 수 있다는 장점이 있다. 따라서, 연산부(4182)의 구성을 상기에서 설명한 방식의 구성으로 가져갈지 여부는 설계자의 선택에 의해 결정될 수 있다. 예컨대, 연산부(4182)의 동작에 정확도 측면이 속보 측면보다 더 중요하다고 판단되면, 전술한 연산부(4182)의 구성대신 다른 공지된 나누기 연산회로가 포함될 수도 있다.For reference, the operation of the operation unit 4182 described above is such that a value obtained by dividing the value of the counting code Q [0: 3] by exactly 2 when the counting code Q [0: 3] Q [0: 2] _VAL). Conversely, when the value of the counting code Q [0: 3] is odd, a value smaller by 1 than the value obtained by dividing the value of the counting code Q [0: 3] _VAL). That is, if the value of the counting code (Q [0: 3]) is odd, there may be a disadvantage that the accuracy of the division operation is lowered. However, it is common that the sampling signal STBP as a reference of the counting operation has a very high frequency, and the division operation can be performed very quickly and intuitively. Whether or not to take the configuration of the arithmetic unit 4182 to the configuration described above can be determined by the designer's choice. For example, if it is determined that the accuracy of the operation of the operation unit 4182 is more important than the breaking side, other known division operation circuits may be included in place of the configuration of the operation unit 4182 described above.

펄스 생성부(418)의 구성요소 중 샘플링부(4184)는, 카운팅 코드(Q[0:3])의 각 비트에 대한 단위 펄스를 각각 샘플링하여 다수의 샘플링 펄스(Q[0:2]_SAM)를 생성한다. 구체적으로, 샘플링부(4184)는, 카운팅 코드(Q[0:3])의 최상위 비트(Q[3])를 버리고 나머지 비트 각각에 대한 단위 펄스를 서로간에 활성화구간이 겹치지 않도록 최하위 비트(Q[0])부터 순차적으로 각각 샘플링하여 다수의 샘플링 펄스(Q[0:2]_SAM)로서 출력한다. 즉, 카운팅 코드(Q[0:3])의 값이 가변함에 따라서 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 활성화 구간이 서로 겹치는 형태를 제외하고 서로 겹치지 않는 형태만을 샘플링 펄스(Q[0:2]_SAM)로서 출력한다. 예컨대, 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 값이'1 1 0', '1 0 1', '0 1 1', '1 1 1'이 되는 경우가 활성화 구간이 서로 겹치는 형태라고 할 수 있다. 반대로, 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 값이'1 0 0', '0 1 0', '0 0 1'이 되는 경우가 활성화 구간이 서로 겹치지 않는 형태라고 할 수 있다. 따라서, 카운팅 코드(Q[0:3])의 제0 비트(Q[0])가 활성화된 상태에서 제1 비트(Q[1]) 및 제2 비트(Q[2])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제0 비트(Q[0]_SAM)가 될 것이다. 또한, 카운팅 코드(Q[0:3])의 제1 비트(Q[1])가 활성화된 상태에서 제0 비트(Q[0]) 및 제2 비트(Q[2])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제1 비트(Q[1]_SAM)가 될 것이다. 또한, 카운팅 코드(Q[0:3])의 제2 비트(Q[2])가 활성화된 상태에서 제0 비트(Q[0]) 및 제1 비트(Q[1])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제2 비트(Q[2]_SAM)가 될 것이다. 그리고, 샘플링부(4184)의 동작 중 카운팅 코드(Q[0:3])의 최상위 비트(Q[3])를 버리는 이유는, 카운팅 코드(Q[0:3])의 값은 제1 회로(410)와 제2 회로(420) 사이에 실제 거리를 왕복하는 동안 샘플링 신호(STBP)가 토글링한 횟수이기 때문이다. 즉, 카운팅 코드(Q[0:3])의 최상위 비트(Q[3]) 값이 측정펄스(DAB)의 활성화구간 길이를 결정하는데 아무런 영향도 끼치지 않기 때문이다.The sampling unit 4184 among the constituent elements of the pulse generating unit 418 samples unit pulses for each bit of the counting code Q [0: 3] to generate a plurality of sampling pulses Q [0: 2] ). Specifically, the sampling unit 4184 discards the most significant bit Q [3] of the counting code Q [0: 3] and outputs unit pulses for the remaining bits to the least significant bit Q [0]) and sequentially outputs them as a plurality of sampling pulses Q [0: 2] _SAM. That is, as the value of the counting code Q [0: 3] varies, the activation of the zeroth bit Q [0] through second bit Q [2] of the counting code Q [0: 3] Only the forms that do not overlap with each other except the overlapping sections are output as sampling pulses Q [0: 2] _SAM. For example, when the values of the 0th bit (Q [0]) to the second bit Q [2] of the counting code Q [0: 3] are 1 1 0, 1 0 1, 1 ', and' 1 1 1 ', respectively. Conversely, when the values of the 0th bit Q [0] through second bit Q [2] of the counting code Q [0: 3] are 1 0 0, 0 1 0, 0 0 1 ', it can be said that the active periods do not overlap each other. Therefore, when the first bit Q [1] and the second bit Q [2] do not overlap in the state where the 0th bit Q [0] of the counting code Q [0: 3] (Q [0] _SAM) of the sampling pulse Q [0: 2] _SAM. When the 0th bit Q [0] and the second bit Q [2] do not overlap in a state in which the first bit Q [1] of the counting code Q [0: 3] Will be the first bit Q [1] _SAM of the sampling pulse Q [0: 2] _SAM. When the 0th bit Q [0] and the first bit Q [1] do not overlap in a state in which the second bit Q [2] of the counting code Q [0: 3] Will be the second bit Q [2] _SAM of the sampling pulse Q [0: 2] _SAM. The reason for discarding the most significant bit Q [3] of the counting code Q [0: 3] during the operation of the sampling unit 4184 is that the value of the counting code Q [0: 3] Since the sampling signal STBP is toggled during the actual distance between the first circuit 410 and the second circuit 420. That is, the value of the most significant bit Q [3] of the counting code Q [0: 3] has no influence on the determination of the active period length of the measurement pulse DAB.

펄스 생성부(418)의 구성요소 중 펄스 선택부(4186)는, 연산 코드(Q[0:2]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 일부 펄스를 선택(Q[0:2]_SEL)한다. 즉, 연산 코드(Q[0:2]_VAL)의 제0 비트(Q[0]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제0 비트(Q[0]_SAM)의 선택 여부가 결정된다. 또한, 연산 코드(Q[0:2]_VAL)의 제1 비트(Q[1]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제1 비트(Q[1]_SAM)의 선택 여부가 결정된다. 또한, 연산 코드(Q[0:2]_VAL)의 제2 비트(Q[2]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제2 비트(Q[2]_SAM)의 선택 여부가 결정된다.The pulse selecting section 4186 among the constituent elements of the pulse generating section 418 generates a pulse of a part of the plurality of sampling pulses Q [0: 2] _SAM in response to the value of the operation code Q [0: 2] _VAL. (Q [0: 2] _SEL). That is, in response to the value of the 0th bit Q [0] _VAL of the operation code Q [0: 2] _VAL, the zeroth bit Q [0: 2] _SAM of the plurality of sampling pulses Q [ ] _SAM) is selected. Also, the first bit Q [0: 2] _SAM of the plurality of sampling pulses Q [0: 2] _SAM is selected in response to the value of the first bit Q [1] _VAL of the operation code Q [ ] _SAM) is selected. The second bit Q [0: 2] _SAM of the plurality of sampling pulses Q [0: 2] _SAM is selected in response to the value of the second bit Q [2] _VAL of the operation code Q [ ] _SAM) is selected.

펄스 생성부(418)의 구성요소 중 펄스 결합부(4188)는, 펄스 선택부(4186)에서 선택된 펄스(Q[0:2]_SEL)의 활성화 구간 길이를 모두 결합한 만큼의 활성화 구간 길이를 갖는 측정펄스(DAB)를 생성한다.The pulse combining unit 4188 among the constituent elements of the pulse generating unit 418 has the activation period length corresponding to the sum of the activation period lengths of the pulses Q [0: 2] _SEL selected by the pulse selecting unit 4186 And generates a measurement pulse DAB.

동작신호 생성부(414)는, 제1 회로(410)의 내부회로(412) 및 제2 회로(420)의 내부회로(422)에 공통으로 적용되는 설정된 동작을 제어하기 위한 동작신호(OPSIG1, OPSIG2)를 생성하되, 측정펄스(DAB)의 하강에지를 기준으로 동작신호(OPSIG1)을 생성하여 제1 회로(410)의 내부회로(412)로 전달하고, 측정펄스(DAB)의 상승에지를 기준으로 동작신호(OPSIG2)를 생성하여 제2 회로(420)의 내부회로(422)로 전달한다. 즉, 동작신호 생성부(414)는, 제1 회로(410)의 내부회로(412)로 전달되는 동작신호(OPSIG1)와 제2 회로(420)의 내부회로(422)로 전달되는 동작신호(OPSIG2)가 서로 다른 시점에서 활성화되도록 제어한다. 이를 통해, 제2 회로(420)의 내부회로(422)가 설정된 동작을 시작하는 시점으로부터 측정펄스(DAB)의 활성화구간에 대응하는 시간만큼이 흐른 시점에서 제1 회로(410)의 내부회로(412)가 설정된 동작을 시작하도록 제어한다.
The operation signal generation section 414 generates operation signals OPSIG1 and OPS2 for controlling the set operation commonly applied to the internal circuit 412 of the first circuit 410 and the internal circuit 422 of the second circuit 420, OPSIG2 on the basis of the falling edge of the measurement pulse DAB and transmits the generated operation signal OPSIG1 to the internal circuit 412 of the first circuit 410 so that the rising edge of the measurement pulse DAB And transmits the generated operation signal OPSIG2 to the internal circuit 422 of the second circuit 420. [ That is, the operation signal generation unit 414 generates the operation signal OPSIG1 transmitted to the internal circuit 412 of the first circuit 410 and the operation signal OPSIG2 transmitted to the internal circuit 422 of the second circuit 420 OPSIG2) are activated at different points in time. This allows the internal circuit 422 of the first circuit 410 to operate at a time point corresponding to the activation period of the measurement pulse DAB from the time when the internal circuit 422 of the second circuit 420 starts the set operation 412) starts the set operation.

도 6 및 도 7을 참조하면, 본 발명의 실시예에 따라 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하기 위한 회로는, 제2 회로(620) 내부에 샘플링신호 생성부(626)와, 카운팅부(627)와, 펄스 생성부(628)와, 동작신호 생성부(624), 및 내부회로(622)를 구비한다. 제1 회로(610) 내부에는 신호 송수신부(611)와 내부회로(612)가 구비된다. 그리고, 카운팅부(627)는, 동작제어부(6272), 및 카운터(6274)를 구비한다. 또한, 펄스 생성부(628)는, 연산부(6282)와, 샘플링부(6284)와, 펄스 선택부(6286), 및 펄스 결합부(6288)를 구비한다. 또한, 연산부(6282)는, 쉬프팅부(62822), 및 래치(62824)를 구비한다.6 and 7, a circuit for preventing a signal transmission time difference from occurring between circuits disposed apart from each other according to an embodiment of the present invention includes a sampling signal generator 626 A counting section 627, a pulse generating section 628, an operation signal generating section 624, and an internal circuit 622, In the first circuit 610, a signal transmission / reception unit 611 and an internal circuit 612 are provided. The counting unit 627 includes an operation control unit 6272 and a counter 6274. [ The pulse generating unit 628 includes an operating unit 6282, a sampling unit 6284, a pulse selecting unit 6286, and a pulse combining unit 6288. The arithmetic unit 6282 includes a shifting unit 62822 and a latch 62824. [

여기서, 샘플링신호 생성부(626)는, 설정된 주파수로 토글링하는 샘플링 신호(STBP)를 생성한다. 이때, 샘플링신호 생성부(626)에서 생성된 샘플링 신호(STBP)가 제2 회로(620)와 제1 회로(610) 사이를 왕복하는 동작을 통해 그 거리를 측정한다.Here, the sampling signal generator 626 generates a sampling signal STBP for toggling at the set frequency. At this time, the sampling signal STBP generated by the sampling signal generating unit 626 measures the distance through an operation of reciprocating between the second circuit 620 and the first circuit 610.

여기서, 샘플링 신호(STBP)가 제2 회로(620)와 제1 회로(610) 사이를 왕복하는 동작은, 제2 회로(620) 내부의 샘플링신호 생성부(626)에서 생성된 샘플링 신호(STBP)가 제2 회로(620) 내부의 카운팅부(627)에 전달되는 것과 동시에 제1 회로(610) 내부의 신호 송수신부(611)로 전달된 후, 신호 송수신부(6111)에서 전달받은 샘플링 신호(STBP)를 그대로 바이패스시켜 다시 제2 회로(620) 내부의 카운팅부(627)로 전달하는 동작이다. 따라서, 제1 회로(610) 내부의 신호 송수신부(611)는 제2 회로(620)로부터 전달되는 샘플링 신호(STBP)를 그대로 반사하여 다시 제2 회로(620)로 전달한다.The operation in which the sampling signal STBP is reciprocated between the second circuit 620 and the first circuit 610 is that the sampling signal STBP generated in the sampling signal generator 626 in the second circuit 620 Is transmitted to the counting unit 627 in the second circuit 620 and transferred to the signal transmitting and receiving unit 611 in the first circuit 610 and then transmitted to the signal transmitting and receiving unit 611 in the first circuit 610, (STBP) to the counting unit 627 in the second circuit 620, The signal transmission and reception unit 611 in the first circuit 610 reflects the sampling signal STBP transmitted from the second circuit 620 as it is and transfers it to the second circuit 620 again.

카운팅부(627)는, 샘플링 신호(STBP)가 제2 회로(620)에서 출발해서 제1 회로(610)에 도달한 뒤 반사되어 다시 제2 회로(620)까지 왕복하는데 걸린 시간동안 토글링한 횟수를 카운팅한다.The counting unit 627 counts the number of times the sampling signal STBP has been toggled for the time it takes for the sampling signal STBP to start from the second circuit 620, arrive at the first circuit 610 and then be reflected back to the second circuit 620 Count the number of times.

카운팅부(627)의 구성요소 중 동작제어부(6272)는, 제2 회로(620)에서 생성된 샘플링 신호(STBP)를 제1 회로(610)로 출력하는 것에 응답하여 활성화되고, 제1 회로(610)를 거쳐서 돌아오는 샘플링 신호(STBP)에 응답하여 비활성화되는 동작제어신호(OPCON)를 생성한다.The operation control unit 6272 among the components of the counting unit 627 is activated in response to the output of the sampling signal STBP generated in the second circuit 620 to the first circuit 610, (OPCON) which is inactivated in response to the sampling signal STBP coming back via the data buses 610 and 610.

카운팅부(627)의 구성요소 중 카운터(6274)는, 샘플링 신호(STBP)의 토글링 횟수를 카운팅한다.The counter 6274 among the constituent elements of the counting section 627 counts the number of toggling of the sampling signal STBP.

펄스 생성부(628)는, 카운팅부(627)의 출력신호(Q[0:3]) 및 동작제어신호(OPCON)에 응답하여 제2 회로(620)와 제1 회로(610) 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스(DAB)를 생성한다.The pulse generating unit 628 generates a pulse signal in accordance with the distance between the second circuit 620 and the first circuit 610 in response to the output signal Q [0: 3] of the counting unit 627 and the operation control signal OPCON. And generates a measurement pulse DAB whose pulse width is variable according to the pulse width.

펄스 생성부(628)의 구성요소 중 연산부(6282)는, 동작제어신호(OPCON)에 응답하여 카운팅부(627)에서 출력되는 카운팅 코드(Q[0:3])의 값을 2로 나눈 값을 갖는 연산 코드(Q[0:2]_VAL)를 생성한다.Of the constituent elements of the pulse generating section 628 is a value obtained by dividing the value of the counting code Q [0: 3] output from the counting section 627 by 2 in response to the operation control signal OPCON (Q [0: 2] _VAL).

연산부(6282)의 구성요소 중 쉬프팅부(62822)는, 동작제어신호(OPCON)가 비활성화되는 시점에서 카운팅 코드(Q[0:3])의 최하위 비트(Q[0])를 버리고 나머지 비트(Q[1:3])를 최하위 비트 방향으로 쉬프트시켜 연산 코드(Q[0:2]_VAL)로서 출력한다. 즉, 카운팅 코드(Q[0:3])의 최하위 비트인 제0 비트(Q[0])는 쉬프팅부(62822)로 입력되지 않고, 카운팅 코드(Q[0:3])의 제1 비트(Q[1])는 연산 코드(Q[0:2]_VAL)의 제0 비트(Q[0]_VAL)이 되며, 카운팅 코드(Q[0:3])의 제2 비트(Q[2])는 연산 코드(Q[0:2]_VAL)의 제1 비트(Q[1]_VAL)이 되고, 카운팅 코드(Q[0:3])의 제3 비트(Q[3])는 연산 코드(Q[0:2]_VAL)의 제2 비트(Q[2]_VAL)가 된다. 이와 같은 쉬프팅부(62822)의 동작을 통해 연산 코드(Q[0:2]_VAL)의 값은 카운팅 코드(Q[0:3])의 값을 2로 나눈 값이 될 수 있다.The shifting unit 62822 among the constituent elements of the arithmetic unit 6282 discards the least significant bit Q [0] of the counting code Q [0: 3] at the time when the operation control signal OPCON is inactivated, Q [1: 3]) in the least significant bit direction and outputs it as an operation code (Q [0: 2] _VAL). That is, the zeroth bit (Q [0]) of the counting code Q [0: 3] is not input to the shifting unit 62822, (Q [0] _VAL) of the operation code Q [0: 2] _VAL and the second bit Q [0: 3] of the counting code Q [ ] Becomes the first bit Q [1] _VAL of the operation code Q [0: 2] _VAL and the third bit Q [3] of the counting code Q [0: 3] (Q [2] _VAL) of the code (Q [0: 2] _VAL). The value of the operation code Q [0: 2] _VAL may be a value obtained by dividing the value of the counting code Q [0: 3] by 2 through the operation of the shifting unit 62822 as described above.

연산부(6282)의 구성요소 중 래치부(6824)는, 연산 코드(Q[0:2]_VAL)의 값을 저장한다. 연산 코드(Q[0:2]_VAL)의 값이 래치부(6824)에 저장되는 이유는, 연산 코드(Q[0:2]_VAL)의 값이 하기에서 설명될 펄스 선택부(6286)의 동작에서 사용되는데, 그 과정에서 동작의 동기화를 위해서 이다.Among the constituent elements of the arithmetic unit 6282, the latch unit 6824 stores the value of the opcode Q [0: 2] _VAL. The reason why the value of the operation code Q [0: 2] _VAL is stored in the latch unit 6824 is that the value of the operation code Q [0: 2] _VAL is stored in the latch unit 6824 of the pulse selecting unit 6286 It is used in operation, in order to synchronize the operation in the process.

참고로, 전술한 연산부(6282)의 동작은 카운팅 코드(Q[0:3])의 값이 짝수인 경우 카운팅 코드(Q[0:3])의 값을 정확하게 2로 나눈 값이 연산 코드(Q[0:2]_VAL)의 값이 되도록 할 수 있다. 반대로, 카운팅 코드(Q[0:3])의 값이 홀수인 경우 카운팅 코드(Q[0:3])의 값을 2로 나눈 값보다 1이 작은 값이 연산 코드(Q[0:2]_VAL)의 값이 된다. 즉, 카운팅 코드(Q[0:3])의 값이 홀수인 경우 나누기 연산의 정확도가 떨어진다는 단점이 있을 수 있다. 하지만, 카운팅 동작의 기준이 되는 샘플링 신호(STBP)가 매우 높은 주파수를 갖는 것이 일반적이고, 나누기 연산이 매우 빠르게 직관적으로 이루어질 수 있다는 장점이 있다. 따라서, 연산부(6282)의 구성을 상기에서 설명한 방식의 구성으로 가져갈지 여부는 설계자의 선택에 의해 결정될 수 있다. 예컨대, 연산부(6282)의 동작에 정확도 측면이 속보 측면보다 더 중요하다고 판단되면, 전술한 연산부(6282)의 구성대신 다른 공지된 나누기 연산회로가 포함될 수도 있다.For reference, the operation of the operation unit 6282 described above is such that a value obtained by dividing the value of the counting code Q [0: 3] by exactly 2 when the value of the counting code Q [0: 3] Q [0: 2] _VAL). Conversely, when the value of the counting code Q [0: 3] is odd, a value smaller by 1 than the value obtained by dividing the value of the counting code Q [0: 3] _VAL). That is, if the value of the counting code (Q [0: 3]) is odd, there may be a disadvantage that the accuracy of the division operation is lowered. However, it is common that the sampling signal STBP as a reference of the counting operation has a very high frequency, and the division operation can be performed very quickly and intuitively. Whether or not to take the configuration of the operation unit 6282 to the configuration of the above-described method can be determined by the designer's choice. For example, if it is determined that the accuracy of the operation of the operation unit 6282 is more important than the breaking side, other known division operation circuits may be included in place of the configuration of the operation unit 6282 described above.

펄스 생성부(628)의 구성요소 중 샘플링부(6284)는, 카운팅 코드(Q[0:3])의 각 비트에 대한 단위 펄스를 각각 샘플링하여 다수의 샘플링 펄스(Q[0:2]_SAM)를 생성한다. 구체적으로, 샘플링부(6284)는, 카운팅 코드(Q[0:3])의 최상위 비트(Q[3])를 버리고 나머지 비트 각각에 대한 단위 펄스를 서로간에 활성화구간이 겹치지 않도록 최하위 비트(Q[0])부터 순차적으로 각각 샘플링하여 다수의 샘플링 펄스(Q[0:2]_SAM)로서 출력한다. 즉, 카운팅 코드(Q[0:3])의 값이 가변함에 따라서 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 활성화 구간이 서로 겹치는 형태를 제외하고 서로 겹치지 않는 형태만을 샘플링 펄스(Q[0:2]_SAM)로서 출력한다. 예컨대, 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 값이'1 1 0', '1 0 1', '0 1 1', '1 1 1'이 되는 경우가 활성화 구간이 서로 겹치는 형태라고 할 수 있다. 반대로, 카운팅 코드(Q[0:3])의 제0 비트(Q[0]) 내지 제2 비트(Q[2])의 값이'1 0 0', '0 1 0', '0 0 1'이 되는 경우가 활성화 구간이 서로 겹치지 않는 형태라고 할 수 있다. 따라서, 카운팅 코드(Q[0:3])의 제0 비트(Q[0])가 활성화된 상태에서 제1 비트(Q[1]) 및 제2 비트(Q[2])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제0 비트(Q[0]_SAM)가 될 것이다. 또한, 카운팅 코드(Q[0:3])의 제1 비트(Q[1])가 활성화된 상태에서 제0 비트(Q[0]) 및 제2 비트(Q[2])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제1 비트(Q[1]_SAM)가 될 것이다. 또한, 카운팅 코드(Q[0:3])의 제2 비트(Q[2])가 활성화된 상태에서 제0 비트(Q[0]) 및 제1 비트(Q[1])는 겹치지 않는 경우가 샘플링 펄스(Q[0:2]_SAM)의 제2 비트(Q[2]_SAM)가 될 것이다. 그리고, 샘플링부(6284)의 동작 중 카운팅 코드(Q[0:3])의 최상위 비트(Q[3])를 버리는 이유는, 카운팅 코드(Q[0:3])의 값은 제1 회로(610)과 제2 회로(620) 사이에 실제 거리를 왕복하는 동안 샘플링 신호(STBP)가 토글링한 횟수이기 때문이다. 즉, 카운팅 코드(Q[0:3])의 최상위 비트(Q[3]) 값이 측정펄스(DAB)의 활성화구간 길이를 결정하는데 아무런 영향도 끼치지 않기 때문이다.The sampling unit 6284 among the constituent elements of the pulse generating unit 628 samples unit pulses for each bit of the counting code Q [0: 3] to generate a plurality of sampling pulses Q [0: 2] _SAM ). Specifically, the sampling unit 6284 discards the most significant bit Q [3] of the counting code Q [0: 3] and outputs unit pulses for the remaining bits to the least significant bit Q [0]) and sequentially outputs them as a plurality of sampling pulses Q [0: 2] _SAM. That is, as the value of the counting code Q [0: 3] varies, the activation of the zeroth bit Q [0] through second bit Q [2] of the counting code Q [0: 3] Only the forms that do not overlap with each other except the overlapping sections are output as sampling pulses Q [0: 2] _SAM. For example, when the values of the 0th bit (Q [0]) to the second bit Q [2] of the counting code Q [0: 3] are 1 1 0, 1 0 1, 1 ', and' 1 1 1 ', respectively. Conversely, when the values of the 0th bit Q [0] through second bit Q [2] of the counting code Q [0: 3] are 1 0 0, 0 1 0, 0 0 1 ', it can be said that the active periods do not overlap each other. Therefore, when the first bit Q [1] and the second bit Q [2] do not overlap in the state where the 0th bit Q [0] of the counting code Q [0: 3] (Q [0] _SAM) of the sampling pulse Q [0: 2] _SAM. When the 0th bit Q [0] and the second bit Q [2] do not overlap in a state in which the first bit Q [1] of the counting code Q [0: 3] Will be the first bit Q [1] _SAM of the sampling pulse Q [0: 2] _SAM. When the 0th bit Q [0] and the first bit Q [1] do not overlap in a state in which the second bit Q [2] of the counting code Q [0: 3] Will be the second bit Q [2] _SAM of the sampling pulse Q [0: 2] _SAM. The reason for discarding the most significant bit Q [3] of the counting code Q [0: 3] during the operation of the sampling unit 6284 is that the value of the counting code Q [0: 3] Since the sampling signal STBP is toggled during the actual distance between the first circuit 610 and the second circuit 620. That is, the value of the most significant bit Q [3] of the counting code Q [0: 3] has no influence on the determination of the active period length of the measurement pulse DAB.

펄스 생성부(628)의 구성요소 중 펄스 선택부(6286)는, 연산 코드(Q[0:2]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 일부 펄스를 선택(Q[0:2]_SEL)한다. 즉, 연산 코드(Q[0:2]_VAL)의 제0 비트(Q[0]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제0 비트(Q[0]_SAM)의 선택 여부가 결정된다. 또한, 연산 코드(Q[0:2]_VAL)의 제1 비트(Q[1]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제1 비트(Q[1]_SAM)의 선택 여부가 결정된다. 또한, 연산 코드(Q[0:2]_VAL)의 제2 비트(Q[2]_VAL)의 값에 응답하여 다수의 샘플링 펄스(Q[0:2]_SAM) 중 제2 비트(Q[2]_SAM)의 선택 여부가 결정된다.The pulse selecting unit 6286 among the constituent elements of the pulse generating unit 628 generates a pulse of a part of the plurality of sampling pulses Q [0: 2] _SAM in response to the value of the operation code Q [0: 2] _VAL. (Q [0: 2] _SEL). That is, in response to the value of the 0th bit Q [0] _VAL of the operation code Q [0: 2] _VAL, the zeroth bit Q [0: 2] _SAM of the plurality of sampling pulses Q [ ] _SAM) is selected. Also, the first bit Q [0: 2] _SAM of the plurality of sampling pulses Q [0: 2] _SAM is selected in response to the value of the first bit Q [1] _VAL of the operation code Q [ ] _SAM) is selected. The second bit Q [0: 2] _SAM of the plurality of sampling pulses Q [0: 2] _SAM is selected in response to the value of the second bit Q [2] _VAL of the operation code Q [ ] _SAM) is selected.

펄스 생성부(628)의 구성요소 중 펄스 결합부(6288)는, 펄스 선택부(6286)에서 선택된 펄스(Q[0:2]_SEL)의 활성화 구간 길이를 모두 결합한 만큼의 활성화 구간 길이를 갖는 측정펄스(DAB)를 생성한다.Among the constituent elements of the pulse generating section 628, the pulse coupling section 6288 has an activation section length equal to the sum of the activation section lengths of the pulses Q [0: 2] _SEL selected by the pulse selecting section 6286 And generates a measurement pulse DAB.

동작신호 생성부(624)는, 제1 회로(610)의 내부회로(622) 및 제2 회로(620)의 내부회로(622)에 공통으로 적용되는 설정된 동작을 제어하기 위한 동작신호(OPSIG1, OPSIG2)를 생성하되, 측정펄스(DAB)의 상승에지를 기준으로 동작신호(OPSIG1)을 생성하여 제1 회로(610)의 내부회로(612)로 전달하고, 측정펄스(DAB)의 하강에지를 기준으로 동작신호(OPSIG2)를 생성하여 제2 회로(620)의 내부회로(622)로 전달한다. 즉, 동작신호 생성부(624)는, 제1 회로(610)의 내부회로(612)로 전달되는 동작신호(OPSIG1)와 제2 회로(620)의 내부회로(622)로 전달되는 동작신호(OPSIG2)가 서로 다른 시점에서 활성화되도록 제어한다. 이를 통해, 제1 회로(610)의 내부회로(612)가 설정된 동작을 시작하는 시점으로부터 측정펄스(DAB)의 활성화구간에 대응하는 시간만큼이 흐른 시점에서 제2 회로(620)의 내부회로(622)가 설정된 동작을 시작하도록 제어한다.
The operation signal generator 624 generates operation signals OPSIG1 and OPS2 for controlling the set operation commonly applied to the internal circuit 622 of the first circuit 610 and the internal circuit 622 of the second circuit 620, OPSIG2 on the basis of the rising edge of the measurement pulse DAB and transmits the generated operation signal OPSIG1 to the internal circuit 612 of the first circuit 610 so that the falling edge of the measurement pulse DAB And transmits the generated operation signal OPSIG2 to the internal circuit 622 of the second circuit 620. [ The operation signal generating unit 624 generates the operation signal OPSIG1 transmitted to the internal circuit 612 of the first circuit 610 and the operation signal OPSIG1 transmitted to the internal circuit 622 of the second circuit 620 OPSIG2) are activated at different points in time. The internal circuit 612 of the second circuit 620 is turned on at a time point corresponding to the activation period of the measurement pulse DAB from the time when the internal circuit 612 of the first circuit 610 starts the set operation 622 to start the set operation.

도 8은 도 4 내지 도 7에 도시된 본 발명의 실시예에 따라 반도체 장치에서 서로 떨어져서 배치된 회로 간에 신호 전송 시간 차이가 발생하는 것을 방지하기 위한 회로의 동작을 설명하기 위해 도시한 도면이다.FIG. 8 is a diagram for explaining an operation of a circuit for preventing a signal transmission time difference from occurring between circuits arranged apart from each other in the semiconductor device according to the embodiment of the present invention shown in FIG. 4 to FIG.

도 8을 참조하면, 회로의 동작은 첫 번째 실시예와 두 번째 실시예로 구분되는 것을 알 수 있다.Referring to FIG. 8, it can be seen that the operation of the circuit is divided into a first embodiment and a second embodiment.

첫 번째 실시예에 따른 회로의 동작과 두 번째 실시예에 따른 회로의 동작에 공통으로 적용되는 동작은 다음과 같다.The operations that are commonly applied to the operation of the circuit according to the first embodiment and the operation of the circuit according to the second embodiment are as follows.

먼저, 샘플링 신호(STBP)가 설정된 주파수로 토글링을 시작하는 것에 응답하여 동작제어신호(OPCON)가 활성화되는 것을 알 수 있다. 또한, 샘플링 신호(STBP)가 설정된 주파수로 토글링을 시작하는 시점부터 카운팅 코드(Q[0:3])가 가변하기 시작하는 것을 알 수 있다. 카운팅 코드(Q[0:3])의 값은, 샘플링 신호(STBP)의 토글링이 반복될 때마다 일반적인 2진수가 증가하는 방식대로 가변하는 것을 알 수 있다. 즉, 최상위 비트(Q[3])에서 최하위 비트(Q[0]) 방향으로 읽어보면'0 0 0 0' -> '0 0 0 1' -> '0 0 1 0' -> '0 0 1 1' -> ... -> '1 1 0 0' -> '1 1 0 1' -> '1 1 1 0' -> '1 1 1 1'방향으로 그 값이 증가한다. 따라서, 카운팅 코드(Q[0:3])의 단위 비트 사이에서는 서로 그 활성화구간이 겹치는 것을 알 수 있다. 이와 같은, 카운팅 코드(Q[0:3])에서 최상위 비트(Q[3])를 제외한 나머지 비트(Q[0:2])가 단위 비트별로 서로 그 활성화구간이 겹치지 않도록 샘플링하여 3개의 샘플링 펄스(Q[0:2]_SAM)를 생성할 수 있다. 즉, 카운팅 코드(Q[0:3])에서 최상위 비트(Q[3])를 제외한 나머지 비트(Q[0:2])의 값이 '0 0 1', '0 1 0', '1 0 0'인 경우만을 샘플링하여 3개의 샘플링 펄스(Q[0:2]_SAM)를 생성한다. 이를 위해, 카운팅 코드(Q[0:3])의 제0 비트(Q[0])와 위상 반전된 제1 비트(Q[1]) 및 위상 반전된 제2 비트(Q[2])를 논리곱 연산하여 3개의 샘플링 펄스(Q[0:2]_SAM) 중 제0 샘플링 펄스(Q[0]_SAM)를 생성한다. 또한, 카운팅 코드(Q[0:3])의 제1 비트(Q[1]) 및 위상 반전된 제2 비트(Q[2])를 논리곱 연산하여 3개의 샘플링 펄스(Q[0:2]_SAM) 중 제1 샘플링 펄스(Q[1]_SAM)를 생성한다. 또한, 카운팅 코드(Q[0:3])의 제2 비트(Q[2])를 3개의 샘플링 펄스(Q[0:2]_SAM) 중 제2 샘플링 펄스(Q[2]_SAM)로서 출력한다.First, it can be seen that the operation control signal OPCON is activated in response to the sampling signal STBP starting toggling at the set frequency. It can also be seen that the counting code Q [0: 3] begins to vary from the time the sampling signal STBP starts to toggle at the set frequency. It can be seen that the value of the counting code Q [0: 3] varies in such a manner that the general binary number increases every time the toggling of the sampling signal STBP is repeated. In other words, when reading from the most significant bit (Q [3]) to the least significant bit (Q [0]), '0 0 0 0' -> '0 0 0 1' -> '0 0 1 0' -> '0 0 1 1 '-> ... ->' 1 1 0 0 '->' 1 1 0 1 '->' 1 1 1 0 '->' 1 1 1 1 ' Therefore, it can be seen that the active periods overlap each other between unit bits of the counting code Q [0: 3]. The remaining bits Q [0: 2] except for the most significant bit Q [3] in the counting code Q [0: 3] are sampled so that their active periods do not overlap with each other for each unit bit, To generate a pulse Q [0: 2] _SAM. That is, when the values of the remaining bits Q [0: 2] excluding the most significant bit Q [3] in the counting code Q [0: 3] are 0 0 1, 0 1 0, 0 ", thereby generating three sampling pulses Q [0: 2] _SAM. To do this, the first bit Q [1] and the phase-inverted second bit Q [2] of the counted code Q [0: 3] And generates a zero-th sampling pulse Q [0] _SAM among the three sampling pulses Q [0: 2] _SAM. Further, by performing the logical product of the first bit Q [1] of the counting code Q [0: 3] and the phase-inverted second bit Q [2], three sampling pulses Q [0: ] _SAM in the first sampling pulse Q [1] _SAM. The second bit Q [2] of the counting code Q [0: 3] is output as the second sampling pulse Q [2] _SAM among the three sampling pulses Q [0: 2] _SAM do.

샘플링 신호(STBP)가 제1 회로(410, 610)에서 제2 회로(420, 620) 사이를 왕복하는 시간만큼 딜레이되는 것에 응답하여 동작제어신호(OPCON)가 비활성화된다. 이때, 샘플링 신호(STBP)가 제1 회로(410, 610)에서 시작하여 제2 회로(420, 620) 사이를 왕복하는 형태(1->2->1)가 될 수도 있고, 제2 회로(420, 620)에서 시작하여 제1 회로(410, 610) 사이를 왕복하는 형태(2->1->2)이 될 수도 있다.The operation control signal OPCON is deactivated in response to the sampling signal STBP being delayed by the time period between the first circuits 410 and 610 and the second circuits 420 and 620. [ At this time, the sampling signal STBP may be a form (1-> 2-> 1) that starts from the first circuits 410 and 610 and reciprocates between the second circuits 420 and 620, 420, and 620 and the first circuits 410 and 610 are reciprocated (2 > 1 > 2).

동작제어신호(OPCON)는 첫 번째 실시예에 따른 동작에서 상대적으로 빠르게 비활성화되고, 두 번째 실시예에 따른 동작에서 상대적으로 늦게 비활성화되는 것을 알 수 있다. 따라서, 첫 번째 실시예에 따른 회로의 동작과 두 번째 실시예에 따른 회로의 동작에 공통으로 적용되지 않는 동작은 다음과 같다.It can be seen that the operation control signal OPCON is deactivated relatively quickly in the operation according to the first embodiment and is deactivated relatively later in the operation according to the second embodiment. Therefore, operations not commonly applied to the operation of the circuit according to the first embodiment and the operation of the circuit according to the second embodiment are as follows.

먼저, 첫 번째 실시예에 따른 동작제어신호(OPCON)가 비활성화되는 시점에서 카운팅 코드(Q[0:3]) 값은 최상위 비트(Q[3])에서 최하위 비트(Q[0]) 방향으로 읽어보면'0 1 0 1'이 된다. 따라서, 카운팅 코드(Q[0:3])의 값을 2로 나누기 위해 쉬프팅부(41822)가 동작제어신호(OPCON)의 비활성화 시점에서 동작하여 최하위 비트(Q[0])인 '1'을 버리고, 나머지 비트(Q[1:3])인 '0 1 0'을 최하위 비트(Q[0]) 방향으로 1비트씩 이동시켜서 '0 1 0'값을 갖는 연산 코드(Q[0:2]_VAL)를 생성한다. 이때, 연산 코드(Q[0:2]_VAL)의 값 중 '1'값을 갖는 비트는 제1 비트(Q[1]_VAL) 뿐인 것을 알 수 있다. 따라서, 3개의 샘플링 펄스(Q[0:2]_SAM) 중 제1 샘플링 펄스(Q[1]_SAM)만 선택(Q[1]_SEL)되고, 나머지 샘플링 펄스(Q[0]_SAM, Q[2]_SAM)는 선택되지 않는다. 그 결과, 3개의 샘플링 펄스(Q[0:2]_SAM) 중 선택된 펄스(Q[1]_SEL)와 동일한 활성화구간 길이를 갖는 측정펄스(DAB)가 생성된다.At the time when the operation control signal OPCON according to the first embodiment is inactivated, the counting code value Q [0: 3] is shifted from the most significant bit Q [3] to the least significant bit Q [0] When read, it becomes '0 1 0 1'. Therefore, in order to divide the value of the counting code Q [0: 3] by 2, the shifting unit 41822 operates at the deactivation time point of the operation control signal OPCON to set '1' as the least significant bit Q [0] (Q [0: 2]) having a value of '0 1 0' by shifting '0 1 0' of the remaining bits (Q [1: 3]) by 1 bit in the direction of the least significant bit ] _VAL). At this time, it can be seen that only the first bit (Q [1] _VAL) has a value of '1' among the values of the operation code Q [0: 2] _VAL. Therefore, only the first sampling pulse Q [1] _SAM among the three sampling pulses Q [0: 2] _SAM is selected Q [1] _SEL and the remaining sampling pulses Q [0] _SAM, Q [ 2] _SAM) is not selected. As a result, a measurement pulse DAB having the same active period length as the selected one of the three sampling pulses Q [0: 2] _SAM (Q [1] _SEL) is generated.

그리고, 두 번째 실시예에 따른 동작제어신호(OPCON)가 비활성화되는 시점에서 카운팅 코드(Q[0:3]) 값은 최상위 비트(Q[3])에서 최하위 비트(Q[0]) 방향으로 읽어보면'1 1 0 0'이 된다. 따라서, 카운팅 코드(Q[0:3])의 값을 2로 나누기 위해 쉬프팅부(41822)가 동작제어신호(OPCON)의 비활성화 시점에서 동작하여 최하위 비트(Q[0])인 '0'을 버리고, 나머지 비트(Q[1:3])인 '1 1 0'을 최하위 비트(Q[0]) 방향으로 1비트씩 이동시켜서 '1 1 0'값을 갖는 연산 코드(Q[0:2]_VAL)를 생성한다. 이때, 연산 코드(Q[0:2]_VAL)의 값 중 '1'값을 갖는 비트는 제2 비트(Q[2]_VAL)와 제1 비트(Q[1]_VAL)인 것을 알 수 있다. 따라서, 3개의 샘플링 펄스(Q[0:2]_SAM) 중 제2 샘플링 펄스(Q[2]_SAM)와 제1 샘플링 펄스(Q[1]_SAM)가 선택(Q[1]_SEL)되고, 제0 샘플링 펄스(Q[0]_SAM)는 선택되지 않는다. 그 결과, 3개의 샘플링 펄스(Q[0:2]_SAM) 중 선택된 제2 샘플링 펄스(Q[2]_SAM)의 활성화구간 길이와 제1 샘플링 펄스(Q[1]_SAM)의 활성화 구간 길이를 합한 길이와 동일한 활성화구간 길이를 갖는 측정펄스(DAB)가 생성된다.When the operation control signal OPCON according to the second embodiment is inactivated, the value of the counting code Q [0: 3] is shifted from the most significant bit Q [3] to the least significant bit Q [0] If you read it, it becomes '1 1 0 0'. Therefore, in order to divide the value of the counting code Q [0: 3] by 2, the shifting unit 41822 operates at the deactivation time of the operation control signal OPCON to set '0' as the least significant bit Q [0] (Q [0: 2]) having a value of "1 10" by shifting the remaining bits (Q [1: 3]) of "1 1 0" by 1 bit in the direction of the least significant bit ] _VAL). At this time, it can be seen that a bit having a value of '1' among the values of the operation code Q [0: 2] _VAL is the second bit Q [2] _VAL and the first bit Q [1] _VAL . Therefore, the second sampling pulse Q [2] _SAM and the first sampling pulse Q [1] _SAM among the three sampling pulses Q [0: 2] _SAM are selected Q [1] _SEL, The 0th sampling pulse Q [0] _SAM is not selected. As a result, the active period length of the selected second sampling pulse Q [2] _SAM and the active period length of the first sampling pulse Q [1] _SAM among the three sampling pulses Q [0: 2] A measurement pulse DAB having the same active period length as the combined length is generated.

이와 같이 생성된 측정펄스(DAB)의 활성화구간 길이를 기준으로 제1 회로(410, 610)와 제2 회로(420, 620)의 설정된 동작시점을 서로 다르게 제어할 수 있다. 예컨대, 샘플링 신호(STBP)가 제1 회로(410, 610)에서 시작하여 제2 회로(420, 620) 사이를 왕복하는 형태(1->2->1)인 경우, 측정펄스(DAB)의 상승에지에 동기된 동작신호(OPSIG2)에 응답하여 제2 회로(420, 620)의 내부회로(422, 622)가 설정된 동작을 수행하도록 제어하고, 측정펄스(DAB)의 하강에지에 동기된 동작신호(OPSIG1)에 응답하여 제1 회로(410, 610)의 내부회로(412, 612)가 설정된 동작을 수행하도록 제어한다. 반대로, 샘플링 신호(STBP)가 제2 회로(420, 620)에서 시작하여 제1 회로(410, 610) 사이를 왕복하는 형태(2->1->2)이 인 경우, 측정펄스(DAB)의 하강에지에 동기된 동작신호(OPSIG2)에 응답하여 제2 회로(420, 620)의 내부회로(422, 622)가 설정된 동작을 수행하도록 제어하고, 측정펄스(DAB)의 상승에지에 동기된 동작신호(OPSIG1)에 응답하여 제1 회로(410, 610)의 내부회로(412, 612)가 설정된 동작을 수행하도록 제어한다.The set operation points of the first circuits 410 and 610 and the second circuits 420 and 620 can be controlled differently based on the activation period length of the measurement pulse DAB generated as described above. For example, in the case where the sampling signal STBP starts from the first circuits 410 and 610 and reciprocates between the second circuits 420 and 620 (1-> 2-> 1) The internal circuits 422 and 622 of the second circuits 420 and 620 are controlled to perform the set operation in response to the operation signal OPSIG2 synchronized with the rising edge and the operation synchronized with the falling edge of the measurement pulse DAB And controls the internal circuits 412 and 612 of the first circuits 410 and 610 to perform the set operation in response to the signal OPSIG1. Conversely, when the sampling signal STBP starts from the second circuits 420 and 620 and is in the form of reciprocating between the first circuits 410 and 610 (2 > 1 > 2) The internal circuits 422 and 622 of the second circuits 420 and 620 are controlled to perform the set operation in response to the operation signal OPSIG2 synchronized with the falling edge of the measurement pulse DAB, And controls the internal circuits 412 and 612 of the first circuits 410 and 610 to perform the set operation in response to the operation signal OPSIG1.

참고로, 전술한 실시예에서 카운팅 코드(Q[0:3])가 4비트로 이루어진 것을 예를 들어 설명하였다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 4비트보다 더 많은 비트로 이루어진 카운팅 코드(Q[0:3])를 사용하는 것도 얼마든지 가능하다. 특히, 카운팅 코드(Q[0:3])의 비트수가 늘어나면 늘어날수록 두 회로 사이의 거리측정에 필요한 동작시간은 좀 더 늘어날 수 있지만, 두 회로 사이의 거리측정 동작 정확도는 증가할 수 있다. 또한, 샘플링 신호(STBP)의 주파수가 높으면 높을수록 두 회로 사이의 거리측정 정확도는 증가할 수 있다.For reference, the counting code Q [0: 3] in the above-described embodiment is made up of 4 bits, for example. However, this is only an embodiment, and it is practically possible to use a counting code Q [0: 3] consisting of more bits than 4 bits. In particular, as the number of bits of the counting code (Q [0: 3]) increases, the operating time required to measure the distance between the two circuits may increase more, but the accuracy of the distance measuring operation between the two circuits may increase. Also, the higher the frequency of the sampling signal STBP, the greater the accuracy of distance measurement between the two circuits.

그리고, 전술한 구성에서 반도체 장치는 반도체 시스템으로 대체될 수 있고, 제1 회로(410, 610)는 제1 반도체 장치(또는 칩, 미도시), 제2 회로(420, 620)는 제2 반도체 장치(또는 칩, 미도시)로 대체될 수 있다. 즉, 서로 떨어져서 배치된 두 개의 반도체 장치(또는 칩)를 포함하는 반도체 시스템으로 확장하여 대체하는 것도 얼마든지 가능하다.
In the above-described configuration, the semiconductor device may be replaced with a semiconductor system, and the first circuit 410 or 610 is a first semiconductor device (or a chip, not shown), the second circuit 420 or 620 is a second semiconductor Device (or chip, not shown). That is, it is possible to expand and replace the semiconductor system including two semiconductor devices (or chips) arranged apart from each other.

이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 서로 떨어져서 배치된 마스터 회로와 슬레이브 회로 사이의 거리를 마스터 회로에서 생성된 샘플링 신호의 설정된 주파수를 기준으로 측정하여 측정펄스의 활성화구간 길이로 나타낸 후, 슬레이브 회로는 측정펄스의 상승에지를 기준으로 동작시키고 마스터 회로는 측정펄스의 하강에지를 기준으로 동작시킴으로써, 서로 떨어져서 배치된 마스터 회로와 슬레이브 회로에 대해 회로간 거리 격차와 무관하게 동시 동작을 유도할 수 있다.
As described above, according to the embodiment of the present invention, the distance between the master circuit and the slave circuit arranged apart from each other is measured based on the set frequency of the sampling signal generated in the master circuit, The slave circuit operates on the basis of the rising edge of the measuring pulse and the master circuit operates on the basis of the falling edge of the measuring pulse so that the master circuit and the slave circuit placed apart from each other operate simultaneously .

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. Will be apparent to those of ordinary skill in the art.

예컨대, 전술한 실시예에서는 하나의 반도체 장치(반도체 시스템)에 두 개의 회로(반도체 장치 또는 반도체 칩)가 서로 떨어져서 배치되는 것을 가정하여 설명하였다. 하지만, 이는 어디까지나 하나의 실시예일 뿐이며, 실제로는 하나의 반도체 장치(반도체 시스템)에 두 개보다 더 많은 개수의 회로(반도체 장치 또는 반도체 칩)가 서로 떨어져서 배치되는 것도 본 발명의 범주에 포함된다.For example, in the above-described embodiments, it has been assumed that two circuits (semiconductor devices or semiconductor chips) are disposed apart from each other in one semiconductor device (semiconductor system). However, this is only an embodiment, and it is within the scope of the present invention that actually more than two circuits (semiconductor devices or semiconductor chips) are arranged apart from each other in one semiconductor device (semiconductor system) .

또한, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
In addition, the logic gates and transistors illustrated in the above embodiments should be implemented in different positions and types according to the polarity of input signals.

10, 310, 410, 610 : 제1 회로 20, 320, 420, 620 : 제2 회로
12, 412, 612 : 제1 회로에 구비된 내부회로
22, 422, 622 : 제2 회로에 구비된 내부회로
14, 414, 624 : 동작신호 생성부 416, 626 : 샘플링신호 생성부
417, 627 : 카운팅부 418, 628 : 펄스생성부
4172, 6274 : 동작제어부 4174, 6274 : 카운터
4182, 6282 : 연산부 4184, 6284 : 샘플링부
4186, 6286 : 펄스 선택부 4188, 6288 : 펄스결합부
41822, 62822 : 쉬프팅부 41824, 62824 : 래치10, 310, 410, 610: first circuit 20, 320, 420, 620: second circuit
12, 412 and 612: internal circuits provided in the first circuit
22, 422, 622: an internal circuit provided in the second circuit
14, 414, 624: Operation signal generating units 416, 626: Sampling signal generating unit
417, 627: Counting units 418, 628:
4172, 6274: Operation control section 4174, 6274: Counter
4182, 6282: operation unit 4184, 6284: sampling unit
4186, 6286: Pulse selector 4188, 6288:
41822, 62822: shifting portion 41824, 62824: latch

Claims (20)

서로 떨어져서 배치된 제1 회로와 제2 회로;
설정된 주파수로 토글링하는 샘플링 신호가 상기 제1 회로와 상기 제2 회로 사이를 왕복하는데 걸린 시간동안 토글링한 횟수를 카운팅하는 카운팅부; 및
상기 카운팅부의 출력신호에 응답하여 상기 제1 회로와 상기 제2 회로 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스를 생성하는 펄스생성부
를 구비하는 반도체 장치.
A first circuit and a second circuit disposed apart from each other;
A counting unit counting the number of times the sampling signal for toggling at a set frequency has toggled for a period of time taken to and fro between the first circuit and the second circuit; And
And a pulse generating section for generating a measurement pulse whose pulse width is varied in accordance with a distance between the first circuit and the second circuit in response to an output signal of the counting section,
.
제1항에 있어서,
상기 카운팅부는,
상기 샘플링 신호가 상기 제1 회로와 상기 제2 회로 사이를 왕복하는데 걸린 시간동안 활성화 상태를 유지하는 동작제어신호를 생성하는 동작제어부; 및
상기 샘플링 신호의 토글링 횟수를 카운팅하기 위한 카운터를 구비하는 반도체 장치.
The method according to claim 1,
The counting unit counts,
An operation control unit for generating an operation control signal that maintains an active state for a period of time during which the sampling signal takes a round trip between the first circuit and the second circuit; And
And a counter for counting the number of toggling of the sampling signal.
제2항에 있어서,
상기 동작제어부는,
상기 카운팅부가 상기 제1 회로 내부에 배치되는 경우, 상기 샘플링 신호를 상기 제2 회로로 출력하는 것에 응답하여 활성화되고, 상기 제2 회로를 거쳐서 돌아오는 상기 샘플링 신호에 응답하여 비활성화되는 동작제어신호를 생성하고,
상기 카운팅부가 상기 제2 회로 내부에 배치되는 경우,상기 샘플링 신호를 상기 제1 회로로 출력하는 것에 응답하여 활성화되고, 상기 제1 회로를 거쳐서 돌아오는 상기 샘플링 신호에 응답하여 비활성화되는 동작제어신호를 생성하는 반도체 장치.
3. The method of claim 2,
The operation control unit,
And an operation control signal that is activated in response to outputting the sampling signal to the second circuit when the counting unit is disposed inside the first circuit and is inactivated in response to the sampling signal returned via the second circuit Generate,
And an operation control signal that is activated in response to outputting the sampling signal to the first circuit when the counting unit is disposed inside the second circuit and is inactivated in response to the sampling signal returned via the first circuit And the semiconductor device.
제3항에 있어서,
상기 카운팅부 및 상기 펄스 생성부가 상기 제1 회로 내부에 배치되는 경우,
상기 제1 회로 내부에 배치되어 상기 제1 회로 및 상기 제2 회로에 공통으로 적용되는 설정된 동작을 제어하기 위한 동작신호를 생성하되, 상기 측정펄스의 하강에지를 기준으로 상기 동작신호를 생성하여 상기 제1 회로 내부에서 사용하고, 상기 측정펄스의 상승에지를 기준으로 상기 동작신호를 생성하여 상기 제2 회로로 전달하는 동작신호 생성부를 더 구비하는 반도체 장치.
The method of claim 3,
When the counting unit and the pulse generating unit are disposed inside the first circuit,
Generating an operation signal for controlling a set operation which is arranged inside the first circuit and is commonly applied to the first circuit and the second circuit, generates the operation signal based on a falling edge of the measurement pulse, Further comprising an operation signal generation unit used in the first circuit and generating the operation signal based on the rising edge of the measurement pulse and transmitting the generated operation signal to the second circuit.
제3항에 있어서,
상기 카운팅부 및 상기 펄스 생성부가 상기 제2 회로 내부에 배치되는 경우,
상기 제2 회로 내부에 배치되어 상기 제1 회로 및 상기 제2 회로에 공통으로 적용되는 설정된 동작을 제어하기 위한 동작신호를 생성하되, 상기 측정펄스의 하강에지를 기준으로 상기 동작신호를 생성하여 상기 제2 회로 내부에서 사용하고, 상기 측정펄스의 상승에지를 기준으로 상기 동작신호를 생성하여 상기 제1 회로로 전달하는 동작신호 생성부를 더 구비하는 반도체 장치.
The method of claim 3,
When the counting unit and the pulse generating unit are disposed inside the second circuit,
Generating an operation signal for controlling a set operation which is disposed inside the second circuit and is commonly applied to the first circuit and the second circuit, generates the operation signal based on a falling edge of the measurement pulse, Further comprising an operation signal generation unit used in the second circuit to generate the operation signal based on the rising edge of the measurement pulse and transmit the generated operation signal to the first circuit.
제2항에 있어서,
상기 펄스생성부는,
상기 동작제어신호에 응답하여 상기 카운팅부에서 출력되는 카운팅 코드의 값을 2로 나눈 값을 갖는 연산 코드를 생성하는 연산부;
상기 카운팅 코드의 각 비트에 대한 단위 펄스를 각각 샘플링하여 다수의 샘플링 펄스를 생성하는 샘플링부;
상기 연산 코드의 값에 응답하여 상기 다수의 샘플링 펄스 중 일부 펄스를 선택하는 펄스 선택부; 및
상기 펄스 선택부에서 선택된 펄스의 활성화 구간 길이를 모두 결합한 만큼의 활성화 구간 길이를 갖는 상기 측정펄스를 생성하는 펄스 결합부를 구비하는 반도체 장치.
3. The method of claim 2,
Wherein the pulse generator comprises:
An operation unit for generating an operation code having a value obtained by dividing the value of the counting code output from the counting unit by 2 in response to the operation control signal;
A sampling unit for sampling a unit pulse for each bit of the counting code to generate a plurality of sampling pulses;
A pulse selector for selecting some of the plurality of sampling pulses in response to the value of the operation code; And
And a pulse coupling section for generating the measurement pulse having an activation section length corresponding to the combination of the activation section lengths of the pulses selected by the pulse selection section.
제6항에 있어서,
상기 연산부는,
상기 동작제어신호의 비활성화 시점에서 상기 카운팅 코드의 최하위 비트를 버리고 나머지 비트를 최하위 비트 방향으로 쉬프트시켜 상기 연산 코드로서 출력하는 쉬프팅부; 및
상기 연산 코드를 저장하기 위한 래치부를 구비하는 반도체 장치.
The method according to claim 6,
The operation unit,
A shifting unit for discarding the least significant bit of the counting code at a point in time when the operation control signal is inactivated and shifting the remaining bits in the least significant bit direction and outputting the shifted value as the operation code; And
And a latch for storing the operation code.
제7항에 있어서,
상기 샘플링부는,
상기 카운팅 코드의 최상위 비트를 버리고 나머지 비트에 각각에 대한 단위 펄스를 서로간에 활성화 구간이 겹치지 않도록 최하위 비트부터 순차적으로 각각 샘플링하여 상기 다수의 샘플링 펄스로서 출력하는 것을 특징으로 하는 반도체 장치.
8. The method of claim 7,
Wherein the sampling unit comprises:
Wherein the most significant bit of the counting code is discarded, and the unit pulses for each of the remaining bits are sequentially sampled from the least significant bit so that activation periods do not overlap with each other, and are output as the plurality of sampling pulses.
제8항에 있어서,
상기 펄스 선택부는,
상기 다수의 샘플링 펄스 중 상기 래치부에 저장된 상기 연산 코드의 비트 값이 '0'인 비트에 대응하는 펄스는 선택하지 않고, 비트 값이 '1'인 비트에 대응하는 펄스는 선택하는 것을 특징으로 하는 반도체 장치.
9. The method of claim 8,
Wherein the pulse selector comprises:
A pulse corresponding to a bit having a bit value of '1' is selected without selecting a pulse corresponding to a bit having a bit value '0' of the operation code stored in the latch unit among the plurality of sampling pulses. .
서로 떨어져서 배치된 제1 회로와 제2 회로를 포함하는 반도체 장치의 동작방법에 있어서,
설정된 주파수로 토글링하는 샘플링 신호를 상기 제1 회로와 상기 제2 회로 사이에서 왕복시키는 단계;
상기 왕복시키는 단계의 동작시간 동안 상기 샘플링 신호가 토글링한 횟수를 카운팅하는 단계; 및
상기 카운팅하는 단계의 동작결과에 응답하여 상기 제1 회로와 상기 제2 회로 사이의 거리에 따라 그 펄스폭이 가변하는 측정펄스를 생성하는 단계
를 포함하는 반도체 장치의 동작방법.
1. A method of operating a semiconductor device comprising a first circuit and a second circuit disposed apart from each other,
Returning a sampling signal between said first circuit and said second circuit to toggle at a set frequency;
Counting the number of times the sampling signal has toggled during the operating time of the reciprocating step; And
Generating a measurement pulse whose pulse width varies according to a distance between the first circuit and the second circuit in response to an operation result of the counting step
≪ / RTI >
제10항에 있어서,
상기 카운팅하는 단계는,
상기 왕복시키는 단계의 동작시간 동안 활성화 상태를 유지하는 동작제어신호를 생성하는 단계; 및
상기 샘플링 신호의 토글링 횟수를 카운팅하는 단계를 포함하는 반도체 장치의 동작방법.11. The method of claim 10,
Wherein the counting step comprises:
Generating an operation control signal that maintains an active state during an operation time of the reciprocating step; And
And counting the number of toggling of the sampling signal. 제11항에 있어서,
상기 왕복시키는 단계는,
상기 제1 회로 내부에서 상기 샘플링 신호를 생성하여 상기 제2 회로로 출력시킨 뒤, 상기 샘플링 신호가 상기 제2 회로에서 반사되어 상기 제1 회로까지 돌아오는 제1 왕복단계; 및
상기 제2 회로 내부에서 상기 샘플링 신호를 생성하여 상기 제1 회로로 출력시킨 뒤, 상기 샘플링 신호가 상기 제1 회로에서 반사되어 상기 제2 회로까지 돌아오는 제2 왕복단계를 포함하는 반도체 장치의 동작방법.
12. The method of claim 11,
The reciprocating step includes:
A first reciprocating step of generating the sampling signal in the first circuit, outputting the sampling signal to the second circuit, and returning the sampling signal to the first circuit after being reflected by the second circuit; And
And a second reciprocating step of generating the sampling signal in the second circuit and outputting the sampling signal to the first circuit and then returning the sampling signal to the second circuit after being reflected by the first circuit Way.
제12항에 있어서,
상기 제1 왕복단계에 대응하여 수행되는 상기 동작제어신호를 생성하는 단계는,
상기 샘플링 신호가 상기 제1 회로에서 상기 제2 회로로 출력되는 것에 응답하여 활성화되고, 상기 제2 회로에서 돌아오는 상기 샘플링 신호가 상기 제1 회로에 도착하는 것에 응답하여 비활성화되는 동작제어신호를 생성하는 것을 특징으로 하는 반도체 장치의 동작방법.
13. The method of claim 12,
Wherein the step of generating the operation control signal corresponding to the first reciprocating step comprises:
Generating an operation control signal that is activated in response to the sampling signal being output from the first circuit to the second circuit and is deactivated in response to the sampling signal returning from the second circuit arriving at the first circuit; Wherein the semiconductor device is a semiconductor device.
제12항에 있어서,
상기 제2 왕복단계에 대응하여 수행되는 상기 동작제어신호를 생성하는 단계는,
상기 샘플링 신호가 상기 제2 회로에서 상기 제1 회로로 출력되는 것에 응답하여 활성화되고, 상기 제1 회로에서 돌아오는 상기 샘플링 신호가 상기 제2 회로에 도착하는 것에 응답하여 비활성화되는 동작제어신호를 생성하는 것을 특징으로 하는 반도체 장치의 동작방법.
13. The method of claim 12,
Wherein the step of generating the operation control signal, which is performed in response to the second reciprocating step,
Generating an operation control signal that is activated in response to the sampling signal being output to the first circuit in the second circuit and inactivated in response to the sampling signal returning from the first circuit arriving at the second circuit; Wherein the semiconductor device is a semiconductor device.
제12항에 있어서,
상기 왕복시키는 단계 중 상기 제1 왕복단계가 수행되는 경우,
상기 제1 회로 내부에서 생성되고, 상기 제1 회로 및 상기 제2 회로에 공통으로 적용되어 설정된 동작을 제어하기 위한 동작신호를 생성하되, 상기 측정펄스의 하강에지를 기준으로 상기 동작신호를 생성하여 상기 제1 회로 내부에서 사용하고, 상기 측정펄스의 상승에지를 기준으로 상기 동작신호를 생성하여 상기 제2 회로로 전달하는 단계를 더 포함하는 반도체 장치의 동작방법.
13. The method of claim 12,
Wherein when the first reciprocating step is performed during the reciprocating step,
Generating an operation signal generated inside the first circuit and controlling operations set and applied in common to the first circuit and the second circuit and generating the operation signal based on a falling edge of the measurement pulse Further comprising generating the operation signal based on a rising edge of the measurement pulse and transmitting the operation signal to the second circuit, wherein the operation signal is used in the first circuit.
제12항에 있어서,
상기 왕복시키는 단계 중 상기 제2 왕복단계가 수행되는 경우,
상기 제2 회로 내부에서 생성되고, 상기 제1 회로 및 상기 제2 회로에 공통으로 적용되어 설정된 동작을 제어하기 위한 동작신호를 생성하되, 상기 측정펄스의 하강에지를 기준으로 상기 동작신호를 생성하여 상기 제2 회로 내부에서 사용하고, 상기 측정펄스의 상승에지를 기준으로 상기 동작신호를 생성하여 상기 제1 회로로 전달하는 단계를 더 포함하는 반도체 장치의 동작방법.
13. The method of claim 12,
Wherein when the second reciprocating step is performed during the reciprocating step,
Generating an operation signal for generating an operation signal for controlling an operation that is generated in the second circuit and is commonly applied to the first circuit and the second circuit and that controls the operation, wherein the operation signal is generated based on a falling edge of the measurement pulse And generating the operation signal based on the rising edge of the measurement pulse and transmitting the generated operation signal to the first circuit.
제11항에 있어서,
상기 측정펄스를 생성하는 단계는,
상기 동작제어신호에 응답하여 상기 카운팅하는 단계의 동작결과에 따라 생성된 카운팅 코드의 값을 2로 나눈 값을 갖는 연산 코드를 생성하는 단계;
상기 카운팅 코드의 각 비트에 대한 단위 펄스를 각각 샘플링하여 다수의 샘플링 펄스를 생성하는 단계;
상기 연산 코드의 값에 응답하여 상기 다수의 샘플링 펄스 중 일부 펄스를 선택하는 단계; 및
상기 선택하는 단계에서 선택된 펄스의 활성화 구간 길이를 모두 결합한 만큼의 활성화 구간 길이를 갖는 상기 측정펄스를 생성하는 단계를 포함하는 반도체 장치의 동작방법.
12. The method of claim 11,
Wherein generating the measurement pulse comprises:
Generating an operation code having a value obtained by dividing the value of the counting code generated according to an operation result of the counting step in response to the operation control signal by 2;
Sampling each unit pulse for each bit of the counting code to generate a plurality of sampling pulses;
Selecting some of the plurality of sampling pulses in response to the value of the opcode; And
And generating the measurement pulse having an active period length corresponding to the sum of the active period lengths of the pulses selected in the selecting step.
제17항에 있어서,
상기 연산 코드를 생성하는 단계는,
상기 동작제어신호의 비활성화시점에서 상기 카운팅 코드의 최하위 비트를 버리고 나머지 비트를 최하위 비트 방향으로 쉬프트시켜 연산 코드로서 출력하는 단계; 및
상기 연산 코드를 래치하는 단계를 포함하는 반도체 장치의 동작방법.
18. The method of claim 17,
Wherein the generating the opcode comprises:
Discarding the least significant bit of the counting code at a point in time when the operation control signal is deactivated and shifting the remaining bits in the least significant bit direction and outputting the result as an operation code; And
And latching the opcode.
제18항에 있어서,
상기 샘플링 펄스를 생성하는 단계는,
상기 카운팅 코드의 최상위 비트를 버리고 나머지 비트에 각각에 대한 단위 펄스를 서로간에 활성화 구간이 겹치지 않도록 최하위 비트부터 순차적으로 각각 샘플링하는 것을 특징으로 하는 반도체 장치의 동작방법.
19. The method of claim 18,
Wherein the step of generating the sampling pulse comprises:
Wherein the most significant bit of the counting code is discarded and unit pulses for each of the remaining bits are sampled sequentially from the least significant bit so that active periods do not overlap with each other.
제19항에 있어서,
상기 선택하는 단계는,
상기 다수의 샘플링 펄스 중 상기 래치하는 단계에서 저장된 상기 연산 코드의 비트 값이'0'인 비트에 대응하는 펄스는 선택하지 않는 단계; 및
상기 다수의 샘플링 펄스 중 상기 래치하는 단계에서 저장된 상기 연산 코드의 비트 값이 '1'인 비트에 대응하는 펄스를 선택하는 단계를 포함하는 반도체 장치의 동작방법.20. The method of claim 19,
Wherein the selecting comprises:
Selecting no pulse corresponding to a bit having a bit value of '0' in the operation code stored in the latching step among the plurality of sampling pulses; And
Selecting a pulse corresponding to a bit having a bit value of '1' in the operation code stored in the latching step among the plurality of sampling pulses.
KR1020140078946A 2014-02-24 2014-06-26 Semiconductor device and operating method for the same KR20150100456A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/487,933 US9172382B2 (en) 2014-02-24 2014-09-16 Semiconductor device and operating method thereof
CN201510016297.5A CN104868899B (en) 2014-02-24 2015-01-13 Semiconductor devices and its operating method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140021062 2014-02-24
KR1020140021062 2014-02-24

Publications (1)

Publication Number Publication Date
KR20150100456A true KR20150100456A (en) 2015-09-02

Family

ID=54242173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078946A KR20150100456A (en) 2014-02-24 2014-06-26 Semiconductor device and operating method for the same

Country Status (1)

Country Link
KR (1) KR20150100456A (en)

Similar Documents

Publication Publication Date Title
CN100545780C (en) Utilize the phase shift periodic waveform to carry out circuit, method, system and the instrument of time measurement
KR102163431B1 (en) Semiconductor device and semiconductor system having the same
KR101541175B1 (en) Delay line time-to-digital converter
US9891594B2 (en) Heterogeneous sampling delay line-based time to digital converter
US20120229185A1 (en) Time-to-Digital Converter with Successive Measurements
WO2021113968A1 (en) Systems and methods for timing a signal
KR20150100456A (en) Semiconductor device and operating method for the same
US6999382B2 (en) Signal splitting system and method for enhanced time measurement device operation
KR102256556B1 (en) Semiconductor device and semiconductor system having the same
JP6848559B2 (en) Time measuring device and distance measuring device
US9484902B2 (en) Delay circuit
JP2017510819A (en) Method, system, transponder, and position detection apparatus for accurate measurement of position
US9172382B2 (en) Semiconductor device and operating method thereof
CN109981085B (en) Clock monitoring circuit
RU2278390C1 (en) Digital frequency meter
JP2007093476A (en) Semiconductor integrated circuit
US20220147318A1 (en) True random number generator
KR101251764B1 (en) Gray code counter
Sato et al. A delay measurement mechanism for asynchronous circuits of bundled-data model
KR100862647B1 (en) Low pass filter using logic gate
JP2009098019A (en) Timing circuit
Perko et al. A programmable delay line
JP2017173068A (en) Testing circuit
EA043721B1 (en) TRUE RANDOM NUMBER GENERATOR
RU2474043C1 (en) Pulse selector

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination