KR20150091922A - Light Emitting Device and Light Emitting Device Package - Google Patents

Light Emitting Device and Light Emitting Device Package Download PDF

Info

Publication number
KR20150091922A
KR20150091922A KR1020140012742A KR20140012742A KR20150091922A KR 20150091922 A KR20150091922 A KR 20150091922A KR 1020140012742 A KR1020140012742 A KR 1020140012742A KR 20140012742 A KR20140012742 A KR 20140012742A KR 20150091922 A KR20150091922 A KR 20150091922A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductive type
light emitting
layer
emitting device
Prior art date
Application number
KR1020140012742A
Other languages
Korean (ko)
Other versions
KR102220501B1 (en
Inventor
박해진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140012742A priority Critical patent/KR102220501B1/en
Publication of KR20150091922A publication Critical patent/KR20150091922A/en
Application granted granted Critical
Publication of KR102220501B1 publication Critical patent/KR102220501B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

A light emitting device of an embodiment comprises a substrate; a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type first semiconductor layer formed on the substrate; a first electrode exposed by being mesa-etched, and formed on the first conductivity type semiconductor layer; a second conductivity type second semiconductor layer formed on the second conductivity type first semiconductor layer; an insertion layer arranged between the second conductivity type first semiconductor layer and the second conductivity type second semiconductor layer, and having a void; and a second electrode formed on the second conductivity type second semiconductor layer.

Description

발광 소자 및 발광 소자 패키지{Light Emitting Device and Light Emitting Device Package}[0001] Light emitting device and light emitting device package [0002]

실시 예는 발광 소자 및 발광 소자 패키지에 관한 것이다.Embodiments relate to a light emitting device and a light emitting device package.

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electricity into infrared rays or light by using the characteristics of compound semiconductors, exchange signals, or use as a light source.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are attracting attention as a core material for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LDs) due to their physical and chemical properties.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이에, 발광 다이오드의 광 추출 효율을 개선하기 위한 노력들이 다양하게 시도되고 있다.Since such a light emitting diode does not contain environmentally harmful substances such as mercury (Hg) used in conventional lighting devices such as incandescent lamps and fluorescent lamps, it has excellent environmental friendliness, and has advantages such as long life and low power consumption characteristics. . Accordingly, various attempts have been made to improve the light extraction efficiency of light emitting diodes.

실시 예는 광 추출 효율이 개선된 발광 소자 및 발광 소자 패키지를 제공한다.Embodiments provide a light emitting device and a light emitting device package with improved light extraction efficiency.

실시 예의 발광 소자는, 기판; 상기 기판 위에 순차적으로 배치된 제1 도전형 반도체층, 100 ㎚ 내지 400 ㎚ 파장 대역의 광을 방출하는 활성층 및 제2 도전형 제1 반도체층을 포함하는 발광 구조물; 메사 식각되어 노출된 상기 제1 도전형 반도체층 위에 제1 전극; 상기 제2 도전형 제1 반도체층 위에 제2 도전형 제2 반도체층; 상기 제2 도전형 제1 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치되며, 보이드를 갖는 삽입층; 및 상기 제2 도전형 제2 반도체층 위에 제2 전극을 포함할 수 있다.The light emitting device of the embodiment includes: a substrate; A light emitting structure including a first conductive semiconductor layer sequentially disposed on the substrate, an active layer emitting light in a wavelength band of 100 nm to 400 nm, and a first conductive semiconductor layer; A first electrode on the first conductive type semiconductor layer exposed by mesa etching; A second conductive type second semiconductor layer on the second conductive type first semiconductor layer; An insertion layer disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer and having voids; And a second electrode on the second conductive type second semiconductor layer.

상기 삽입층은 상기 제2 도전형 제1 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치된 제2 도전형 제3 반도체층; 및 상기 제2 도전형 제3 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치된 제2 도전형 제4 반도체층을 포함하고, 상기 보이드는 상기 제2 도전형 제3 반도체층을 관통하여 상기 제2 도전형 제4 반도체층까지 연장되어 배치될 수 있다.Wherein the insulator layer comprises a second conductive type third semiconductor layer disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer; And a second conductive type fourth semiconductor layer disposed between the second conductive type third semiconductor layer and the second conductive type second semiconductor layer, wherein the void penetrates the second conductive type third semiconductor layer And extend to the second conductive type fourth semiconductor layer.

상기 제2 도전형 제3 반도체층은 GaN을 포함하거나, AlzGa1 - zN을 포함할 수 있다.The second conductive type third semiconductor layer may include GaN or may include Al z Ga 1 - z N.

상기 제2 도전형 제4 반도체층은 AlyGa1 - yN을 포함할 수 있다.The second conductive type fourth semiconductor layer may include Al y Ga 1 - y N.

상기 제2 도전형 제3 반도체층은 GaN을 포함하고, 상기 제2 도전형 제1 반도체층은 AlxGa1 - xN을 포함하고, x는 0.3 이상이고, y는 0.1 내지 0.3일 수 있다.Said second conductivity type third semiconductor layer described above, comprises a GaN second conductivity type first semiconductor layer is Al x Ga 1 - and including x N, and, x is 0.3 or more, y may be from 0.1 to 0.3 days .

상기 제2 도전형 제3 반도체층은 AlzGa1 - zN을 포함하고, 상기 제2 도전형 제1 반도체층은 AlxGa1 - xN을 포함하고, x는 0.3 이상이고, y는 0.1 내지 0.3이고, z는 0.1 이상일 수 있다.Wherein the second conductive type third semiconductor layer comprises Al z Ga 1 - z N, the second conductive type first semiconductor layer comprises Al x Ga 1 - x N, x is not less than 0.3, y is 0.1 to 0.3, and z may be 0.1 or more.

상기 제2 도전형 제2 반도체층의 수평 단면적은 상기 삽입층의 수평 단면적보다 작을 수 있다.The horizontal cross-sectional area of the second conductive type second semiconductor layer may be smaller than the horizontal cross-sectional area of the insertion layer.

상기 제2 도전형 제2 반도체층과 상기 삽입층 각각의 수평 단면적은 상기 제2 도전형 제1 반도체층의 수평 단면적과 서로 동일할 수 있다.And the horizontal cross-sectional area of each of the second conductive type second semiconductor layer and the interposing layer may be the same as the horizontal cross-sectional area of the second conductive type first semiconductor layer.

상기 제2 도전형 제2 반도체층과 상기 삽입층 각각의 수평 단면적은 상기 제2 도전형 제1 반도체층의 수평 단면적보다 작을 수 있다.The horizontal cross-sectional area of each of the second conductive type second semiconductor layer and the interposing layer may be smaller than the horizontal cross-sectional area of the second conductive type first semiconductor layer.

상기 보이드에서 상기 제2 도전형 제2 반도체층과 대향하는 상부 측의 폭은 상기 제2 도전형 제1 반도체층과 대향하는 하부 측의 폭보다 작을 수 있다.The width of the upper side of the void facing the second conductive type second semiconductor layer may be smaller than the width of the lower side facing the second conductive type first semiconductor layer.

상기 제2 도전형 제2 반도체층의 수평 단면적에 대한 상기 보이드의 수평 단면적의 비율은 20% 내지 60%일 수 있다.The ratio of the horizontal cross-sectional area of the void to the horizontal cross-sectional area of the second conductive type second semiconductor layer may be 20% to 60%.

다른 실시 예에 의한 발광 소자 패키지는 서브 마운트; 상기 서브 마운트 위에 배치되는 상기 발광 소자; 상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속층; 및 상기 제1 및 제2 금속층과 상기 제1 및 제2 전극 사이에 각각 배치된 제1 및 제2 범프부를 포함할 수 있다.A light emitting device package according to another embodiment includes a submount; The light emitting element disposed on the submount; First and second metal layers disposed horizontally spaced apart from each other on the submount; And first and second bump portions disposed between the first and second metal layers and the first and second electrodes, respectively.

또 다른 실시 예에 의한 발광 소자는 기판; 상기 기판 위에 순차적으로 배치된 n형 AlGaN층, 100 ㎚ 내지 400 ㎚ 파장 대역의 광을 방출하는 활성층 및 p형 제1 AlGaN층을 포함하는 발광 구조물; 메사 식각되어 노출된 상기 n형 AlGaN층 위에 제1 전극; 상기 p형 제1 AlGaN층 위에 p형 제1 GaN층; 상기 p형 제1 AlGaN층과 상기 p형 제1 GaN층 사이에 배치되며, 보이드를 갖는 삽입층; 및 상기 p형 제1 GaN층 위에 제2 전극을 포함할 수 있다.A light emitting device according to another embodiment includes a substrate; A light emitting structure including an n-type AlGaN layer sequentially disposed on the substrate, an active layer emitting light in a wavelength band of 100 nm to 400 nm, and a p-type first AlGaN layer; A first electrode on the n-type AlGaN layer exposed by mesa etching; A p-type first GaN layer on the p-type first AlGaN layer; An insertion layer disposed between the p-type first AlGaN layer and the p-type first GaN layer and having voids; And a second electrode on the p-type first GaN layer.

상기 삽입층은 상기 p형 제1 AlGaN층과 상기 p형 제1 GaN층 사이에 배치된 p형 제2 GaN층; 및 상기 p형 제2 GaN층과 상기 p형 제1 GaN층 사이에 배치된 p형 제2 AlGaN층을 포함하고, 상기 보이드는 상기 p형 제2 GaN층을 관통하여 상기 p형 제2 AlGaN층까지 연장하여 배치될 수 있다.The p-type second GaN layer disposed between the p-type first AlGaN layer and the p-type first GaN layer; And a p-type second AlGaN layer disposed between the p-type second GaN layer and the p-type first GaN layer, the voids penetrating the p-type second GaN layer to form the p-type second AlGaN layer As shown in FIG.

상기 삽입층은 상기 p형 제1 AlGaN층과 상기 p형 제1 GaN층 사이에 배치된 p형 제2 AlGaN층; 및 상기 p형 제2 AlGaN층과 상기 p형 제1 GaN층 사이에 배치된 p형 제3 AlGaN층을 포함하고, 상기 보이드는 상기 p형 제2 AlGaN층을 관통하여 상기 p형 제3 AlGaN층까지 연장하여 배치될 수 있다.The p-type second AlGaN layer disposed between the p-type first AlGaN layer and the p-type first GaN layer; And a p-type third AlGaN layer disposed between the p-type second AlGaN layer and the p-type first GaN layer, the void penetrating the p-type second AlGaN layer to form the p-type third AlGaN layer As shown in FIG.

실시 예에 따른 발광 소자 패키지는 삽입층을 제2 도전형 제1 반도체층과 제2 도전형 제2 반도체층 사이에 배치시켜, 활성층에서 방출된 광을 삽입층의 보이드에 의해서 반사시킴으로써 광 추출 효율을 개선시킬 수 있다.In the light emitting device package according to the embodiment, the insertion layer is disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer, and the light emitted from the active layer is reflected by voids in the insertion layer, Can be improved.

도 1은 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 2a 및 도 2b는 도 1에 도시된 'A' 부분의 실시 예를 확대하여 나타내는 부분 단면도이다.
도 3은 삽입층에 형성된 보이드를 촬영한 사진을 나타낸다.
도 4는 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 5는 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 6은 제2 도전형 제2 반도체층의 수평 단면적에 대한 보이드의 수평 단면적의 비율과 구동 전압 증가율 간의 관계를 나타내는 그래프이다.
도 7은 실시 예에 의한 발광 소자 패키지의 단면도를 나타낸다.
도 8은 도 7에 도시된 'B' 부분을 확대 도시한 단면도를 나타낸다.
도 9a 내지 도 9e는 실시 예에 따른 발광 소자 칩의 제조 방법을 설명하기 위한 공정 단면도이다.
도 10은 실시 예에 의한 공기 살균 장치의 사시도를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 12는 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
1 is a cross-sectional view of a light emitting device according to an embodiment.
2A and 2B are enlarged partial cross-sectional views of an embodiment of the 'A' portion shown in FIG.
Fig. 3 shows photographs of voids formed on the insertion layer. Fig.
4 is a sectional view of a light emitting device according to another embodiment.
5 is a cross-sectional view of a light emitting device according to another embodiment.
6 is a graph showing the relationship between the ratio of the horizontal cross-sectional area of the void to the horizontal cross-sectional area of the second conductive type second semiconductor layer and the drive voltage increase rate.
7 is a cross-sectional view of a light emitting device package according to an embodiment.
8 is an enlarged cross-sectional view of the portion 'B' shown in FIG.
9A to 9E are cross-sectional views illustrating a method of manufacturing a light emitting device chip according to an embodiment.
10 is a perspective view of the air sterilizer according to the embodiment.
11 shows a headlamp including the light emitting device package according to the embodiment.
12 shows a lighting device including the light emitting device chip or the light emitting device package according to the embodiment.

이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate understanding of the present invention. However, the embodiments according to the present invention can be modified into various other forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the invention are provided to more fully describe the present invention to those skilled in the art.

본 실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.In the description of the present embodiment, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) on or under includes both the two elements being directly in contact with each other or one or more other elements being indirectly formed between the two elements.

또한 "상(위)" 또는 "하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.Also, when expressed as "on" or "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.It is also to be understood that the terms "first" and "second", "upper" and "lower", etc., as used below, do not necessarily imply or imply any physical or logical relationship or order between such entities or elements And may be used only to distinguish one entity or element from another entity or element.

도 1은 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타낸다.1 is a cross-sectional view of a light emitting device 100A according to an embodiment.

실시 예에 의한 도 1에 도시된 발광 소자(100A)는 기판(110), 버퍼층(112), 발광 구조물(120), 전자 차단층(EBL:Electron Blocking Layer)(128), 보이드(void) 층(130A), 제2 도전형 제2 반도체층(140A), 제1 및 제2 전극(152, 154)를 포함한다.1 according to an embodiment of the present invention includes a substrate 110, a buffer layer 112, a light emitting structure 120, an electron blocking layer (EBL) 128, a void layer A first conductive semiconductor layer 130A, a second conductive semiconductor layer 140A, and first and second electrodes 152 and 154.

발광 구조물(120)은 기판(110) 위에 배치된다.The light emitting structure 120 is disposed on the substrate 110.

후술되는 바와 같이, 도 1에 도시된 발광 소자(100A)의 활성층(124)에서 방출된 광은 +Y축 방향으로 출사된다. 따라서, 활성층(124)에서 방출된 광이 기판(110)을 통해 출사될 수 있도록, 기판(110)은 투광성을 가질 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한, 기판(110)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.As will be described later, the light emitted from the active layer 124 of the light emitting device 100A shown in Fig. 1 is emitted in the + Y axis direction. Accordingly, the substrate 110 may have a light-transmitting property so that the light emitted from the active layer 124 can be emitted through the substrate 110. [ For example, the substrate 110 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge. In addition, the substrate 110 may have a mechanical strength enough to separate the nitride semiconductor into separate chips through a scribing process and a breaking process without causing warping of the entire nitride semiconductor.

기판(110)과 발광 구조물(120) 사이에 버퍼층(112)이 더 배치될 수 있다. 버퍼층(112)은 기판(110)과 발광 구조물(120) 사이의 격자 정합을 개선시키는 역할을 한다. 예를 들어, 버퍼층(112)은 AlN을 포함하거나 언도프드 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층(112)은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.A buffer layer 112 may further be disposed between the substrate 110 and the light emitting structure 120. The buffer layer 112 serves to improve lattice matching between the substrate 110 and the light emitting structure 120. For example, the buffer layer 112 may include, but is not limited to, AlN or an undoped nitride. The buffer layer 112 may be omitted depending on the type of the substrate 110 and the type of the light emitting structure 120.

발광 구조물(120)은 기판(110) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 제1 반도체층(126)을 포함한다.The light emitting structure 120 includes a first conductive semiconductor layer 122, an active layer 124, and a first conductive semiconductor layer 126, which are sequentially disposed on a substrate 110.

제1 도전형 반도체층(122)은 버퍼층(112)과 활성층(124) 사이에 배치되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AluInvGa(1-u-v)N (0≤u≤1, 0≤v≤1, 0≤u+v≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 특히, 발광 소자(100A)가 자외선(UV) 특히, 심자외선(DUV) 파장 대역의 광을 방출하므로, 제1 도전형 반도체층(122)은 GaN보다 자외선 파장 대역의 광의 흡수가 적은 InAlGaN 또는 AlGaN 중 적어도 하나에 의해 구현될 수 있다.The first conductive semiconductor layer 122 is disposed between the buffer layer 112 and the active layer 124 and may be formed of a compound semiconductor such as a group III-V or II-VI group. . For example, the first conductivity type semiconductor layer 122 may have a composition formula of Al u In v Ga (1-uv) N (0? U? 1, 0? V? 1, 0? U + Semiconductor material, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. When the first conductive semiconductor layer 122 is an n-type semiconductor layer, the first conductive dopant may include n-type dopants such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 122 may be formed as a single layer or a multilayer, but is not limited thereto. Particularly, since the light emitting element 100A emits light in the ultraviolet (UV), especially deep ultraviolet (DUV) wavelength band, the first conductivity type semiconductor layer 122 is made of InAlGaN or AlGaN Or < / RTI >

또한, 제1 도전형 반도체층(122)은 언도프된(undoped) 반도체층(122A)와 도프된 반도체층(122B)을 포함할 수 있다. 예를 들어, 언도프된 반도체층(122A) 및 도프된 반도체층(122B)은 AlGaN을 포함할 수 있다.In addition, the first conductivity type semiconductor layer 122 may include an undoped semiconductor layer 122A and a doped semiconductor layer 122B. For example, the undoped semiconductor layer 122A and the doped semiconductor layer 122B may comprise AlGaN.

활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 제1 반도체층(126) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 특히, 활성층(124)은 100 ㎚ 내지 400 ㎚의 자외선 파장 대역의 광을 방출할 수 있다.The active layer 124 is disposed between the first conductive semiconductor layer 122 and the second conductive semiconductor layer 126 and includes a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) Multi Quantum Well) structure, a quantum dot structure, or a quantum wire structure. InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs), / AlGaAs and InGaN / GaN, GaP (InGaP) / AlGaP, but the present invention is not limited thereto. The well layer may be formed of a material having an energy band gap smaller than the energy band gap of the barrier layer. In particular, the active layer 124 can emit light in the ultraviolet wavelength band of 100 nm to 400 nm.

제2 도전형 제1 반도체층(126)은 활성층(124)과 삽입층(130A) 사이에 배치될 수 있다. 제2 도전형 제1 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 제1 반도체층(126)은 InwAlxGa1 -w- xN (0≤w≤1, 0≤x≤1, 0≤w+x≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 제1 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다.The second conductive type first semiconductor layer 126 may be disposed between the active layer 124 and the intercalation layer 130A. The second conductive type first semiconductor layer 126 may be formed of a compound semiconductor such as Group III-V or Group II-VI, and may be doped with a second conductive type dopant. For example, the second conductivity type first semiconductor layer 126 has a compositional formula of In w Al x Ga 1 -w- x N (0≤w≤1, 0≤x≤1, 0≤w + x≤1) Semiconductor material or AlInN, AlGaAs, GaP, GaAs, GaAsP, or AlGaInP. When the second conductive type first semiconductor layer 126 is a p-type semiconductor layer, the second conductive type dopant may be a p-type dopant such as Mg, Zn, Ca, Sr, and Ba.

제2 도전형 제2 반도체층(140A)은 삽입층(130A) 위에 배치된다.The second conductive type second semiconductor layer 140A is disposed on the interlayer 130A.

만일, 제2 도전형 제1 및 제2 반도체층(126, 140A)이 모두 GaN으로 형성되어 있다면, 활성층(124)에서 방출된 자외선 파장 대역의 광이 GaN에서 흡수되어 광 추출 효율이 감소될 수 있다. 따라서, 제2 도전형 제1 및 제2 반도체층(126, 140A)은 GaN 대신에 AlGaN 또는 InAlGaN 중 적어도 하나를 포함할 수 있다.If both the first and second semiconductor layers 126 and 140A of the second conductivity type are formed of GaN, the light of the ultraviolet wavelength band emitted from the active layer 124 is absorbed by GaN, have. Accordingly, the first and second semiconductor layers 126 and 140A of the second conductivity type may include at least one of AlGaN or InAlGaN instead of GaN.

그러나, 제2 도전형 제1 및 제2 반도체층(126, 140A)이 모두 InAlGaN이나 AlGaN만으로 형성될 경우, 제2 전극(154)을 통한 정공의 주입이 원활하지 않을 수 있다. 그러므로, 제2 도전형 제1 반도체층(126. 140A)은 GaN 대신에 AlGaN 또는 InAlGaN 중 적어도 하나로 형성되고, 제2 도전형 제2 반도체층(126, 140A)은 GaN으로 형성될 수 있다. 이와 같이, GaN으로 이루어진 제2 도전형 제2 반도체층(140A)이 배치될 경우, 제2 전극(154)와 접촉면이 넓어져서 오믹 특성이 개선될 수 있다.However, when both the first and second semiconductor layers 126 and 140A of the second conductivity type are formed of only InAlGaN or AlGaN, injection of holes through the second electrode 154 may not be smooth. Therefore, the second conductive type first semiconductor layer 126. 140A may be formed of at least one of AlGaN or InAlGaN instead of GaN, and the second conductive type second semiconductor layer 126 or 140A may be formed of GaN. When the second conductive type second semiconductor layer 140A made of GaN is disposed, the contact surface with the second electrode 154 is widened, and the ohmic characteristics can be improved.

한편, 활성층(124)과 제2 도전형 제1 반도체층(126) 사이에 전자 차단층(128)이 더 배치될 수 있다. 전자 차단층(128)은 제2 도전형 제1 반도체층(126)보다 더 큰 에너지 밴드갭을 갖는 질화물 반도체로 이루어질 수 있다. 전자 차단층(EBL)(128)이 제2 도전형 제1 반도체층(126)보다 더 큰 에너지 밴드갭을 가질 경우, 제1 도전형 반도체층(122)으로부터 제공되는 전자가 MQW 구조의 활성층(124)에서 재결합되지 않고 제2 도전형 제1 반도체층(126)으로 오버플로우되는 것을 효과적으로 방지할 수 있다. 전자 차단층(128)은 예를 들어, GaN 또는 InAlN 중 적어도 하나를 포함할 수 있다. InAlN으로 이루어지는 전자 차단층(128)의 두께는 10 ㎚ 내지 50 ㎚일 수 있다. 만일, 제2 도전형 제1 반도체층(126)이 graded AlGaN으로 이루어질 경우, 전자 차단층(128)은 생략될 수 있다.Meanwhile, an electron blocking layer 128 may be further disposed between the active layer 124 and the second conductive type semiconductor layer 126. The electron blocking layer 128 may be made of a nitride semiconductor having a larger energy band gap than the second conductive type first semiconductor layer 126. When the electron blocking layer (EBL) 128 has a larger energy bandgap than the second conductive type first semiconductor layer 126, electrons provided from the first conductive type semiconductor layer 122 reach the active layer of the MQW structure It is possible to effectively prevent the first conductive semiconductor layer 126 from overflowing without being recombined in the second conductive semiconductor layer 126. [ The electron blocking layer 128 may comprise at least one of, for example, GaN or InAlN. The thickness of the electron blocking layer 128 made of InAlN may be 10 nm to 50 nm. If the second conductive type first semiconductor layer 126 is made of graded AlGaN, the electron blocking layer 128 may be omitted.

전자 차단층(128)은 MQW(124)의 장벽층(barrier)보다 Al 함량이 높을 수 있다. 따라서, 전자 차단층(128)을 위해 GaN을 사용하지 않을 수 있다. 전자 차단층(128)이 AlGaN을 포함할 경우, 최소한 AlGaN의 Al 함량이 70% 이상일 수 있다. 심자외선(DUV) 발광 소자의 경우, MQW(124)의 우물층(well)의 Al 함량은 35%정도이고, MQW(124)의 장벽층(barrier)의 Al 함량은 50%정도일 수 있다. 또한 전자 차단층(128)은 p형일 수 있다. 즉, 전자 장벽층(128)은 p형 AlGaN으로 이루어질 수 있다.The electron blocking layer 128 may have a higher Al content than the barrier layer of the MQW 124. Therefore, GaN may not be used for the electron blocking layer 128. When the electron blocking layer 128 contains AlGaN, the Al content of AlGaN may be at least 70%. In the deep ultraviolet (DUV) light emitting device, the Al content of the well layer of the MQW 124 is about 35%, and the Al content of the barrier layer of the MQW 124 is about 50%. The electron blocking layer 128 may be p-type. That is, the electron barrier layer 128 may be made of p-type AlGaN.

삽입층(130A)은 제2 도전형 제1 반도체층(126) 위에 배치되며, 보이드(void)(136A)를 포함한다.The interlevel layer 130A is disposed over the second conductive type first semiconductor layer 126 and includes a void 136A.

삽입층(130A)은 제2 도전형 제3 반도체층(132A) 및 제2 도전형 제4 반도체층(134A)을 포함할 수 있다.The insertion layer 130A may include a second conductive type third semiconductor layer 132A and a second conductive type fourth semiconductor layer 134A.

제2 도전형 제3 반도체층(132A)은 제2 도전형 제1 반도체층(126)과 제2 도전형 제2 반도체층(140A) 사이에 배치된다. 예를 들어, 제2 도전형 제3 반도체층(132A)은 GaN 또는 AlzGa1 - zN을 포함할 수 있다.The second conductive type third semiconductor layer 132A is disposed between the second conductive type first semiconductor layer 126 and the second conductive type second semiconductor layer 140A. For example, the second conductive type third semiconductor layer 132A may include GaN or Al z Ga 1 - z N.

제2 도전형 제4 반도체층(134A)은 제2 도전형 제3 반도체층(132A)과 제2 도전형 제2 반도체층(140A) 사이에 배치된다. 예를 들어, 제2 도전형 제4 반도체층(134A)은 AlyGa1 - yN을 포함할 수 있다.The second conductive type fourth semiconductor layer 134A is disposed between the second conductive type third semiconductor layer 132A and the second conductive type second semiconductor layer 140A. For example, the second conductive type fourth semiconductor layer 134A may include Al y Ga 1 - y N.

만일, 제2 도전형 제3 반도체층(132A)이 GaN을 포함할 경우, 제2 도전형 제1 반도체층(126)을 구현하는 AlxGa1 - xN(w=0일 때)에서 x는 0.3 이상이고, 제2 도전형 제4 반도체층(134A)을 구현하는 AlyGa1 - yN에서 y는 0.1 내지 0.3일 수 있다.If the second conductive type third semiconductor layer 132A includes GaN, then Al x Ga 1 - x N (when w = 0), which realizes the first conductive semiconductor layer 126 of the second conductivity type, Is 0.3 or more, and y in Al y Ga 1 - y N, which implements the second conductive type fourth semiconductor layer 134A, may be 0.1 to 0.3.

또는, 제2 도전형 제3 반도체층(132A)이 AlzGa1 - zN을 포함할 경우, 제2 도전형 제1 반도체층(126)인 AlxGa1 - xN(w=0일 때)에서 x는 0.3 이상이고, 제2 도전형 제4 반도체층(134A)을 구현하는 AlyGa1 - yN에서 y는 0.1 내지 0.3이고, 제2 도전형 제3 반도체층(132A)을 구현하는 AlzGa1 - zNz에서 z는 0.1 이상일 수 있다.Alternatively, when the second conductive type third semiconductor layer 132A includes Al z Ga 1 - z N, the second conductive type first semiconductor layer 126 may be Al x Ga 1 - x N (w = 0 x is 0.3 or more in the time), a second conductivity type first 4 Al y Ga 1 to implement a semiconductor layer (134A), - a is from y N y is from 0.1 to 0.3, a second conductivity type third semiconductor layer (132A) In the implementing Al z Ga 1 - z Nz, z may be greater than or equal to 0.1.

만일, 삽입층(130A)이 GaN만을 포함할 경우, 즉, 제2 도전형 제3 반도체층(132A)과 제2 도전형 제4 반도체층(134A)이 각각이 GaN만을 포함할 경우, 보이드(136A)를 형성하기 어려울 수 있다. 따라서, 삽입층(130A)의 제2 도전형 제3 반도체층(132A) 또는 제2 도전형 제4 반도체층(134A) 중 적어도 하나는 AlGaN으로 구현될 수 있다.If the insertion layer 130A includes only GaN, that is, the second conductive type third semiconductor layer 132A and the second conductive type fourth semiconductor layer 134A each include only GaN, 136A. ≪ / RTI > Accordingly, at least one of the second conductive type third semiconductor layer 132A or the second conductive type fourth semiconductor layer 134A of the insertion layer 130A may be implemented as AlGaN.

도 2a 및 도 2b는 도 1에 도시된 'A' 부분의 실시 예(A1, A2)를 확대하여 나타내는 부분 단면도이다.FIGS. 2A and 2B are enlarged partial cross-sectional views illustrating embodiments A1 and A2 of the 'A' portion shown in FIG. 1. FIG.

도 1에 도시된 바와 같이, 삽입층(130A)에 형성된 보이드(136A)는 제2 도전형 제3 반도체층(132A)을 관통하여 제2 도전형 제4 반도체층(134A)까지 연장되어 배치된다. 여기서, 보이드(136A)는 제2 도전형 제2 반도체층(140A)의 저면(142)으로부터 이격되어 있지만, 실시 예는 이에 국한되지 않는다.1, the void 136A formed in the interlayer 130A extends through the second conductive type third semiconductor layer 132A and extends to the second conductive type fourth semiconductor layer 134A . Here, the void 136A is spaced apart from the bottom surface 142 of the second conductive type second semiconductor layer 140A, but the embodiment is not limited thereto.

다른 실시 예에 의하면, 도 2a에 예시된 바와 같이, 보이드(136B)는 제2 도전형 제3 및 제4 반도체층(132A, 134A)을 모두 관통하여 제2 도전형 제2 반도체층(140A)의 저면(142)까지 연장되어 형성될 수도 있다.According to another embodiment, as illustrated in FIG. 2A, the void 136B penetrates both the second and third semiconductor layers 132A and 134A of the second conductive type to form the second conductive type second semiconductor layer 140A, As shown in FIG.

또 다른 실시 예에 의하면, 도 2b에 예시된 바와 같이 보이드(136C)는 제2 도전형 제3 반도체층(132A)만을 관통하여 제2 도전형 제4 반도체층(134A)의 저면(134A-1)까지만 형성될 수도 있다.2B, the void 136C penetrates only the second conductive type third semiconductor layer 132A to form the bottom surface 134A-1 of the second conductive type fourth semiconductor layer 134A ) May be formed.

도 3은 삽입층(130A)에 형성된 보이드(136A)를 촬영한 사진을 나타낸다.Fig. 3 shows a photograph of the void 136A formed on the insertion layer 130A.

도 3을 참조하면, 보이드(136A)에서 제2 도전형 제2 반도체층(140A)과 대향하는 상부 측의 폭은 제2 도전형 제1 반도체층(126)과 대향하는 하부 측의 폭보다 작음을 알 수 있다. 즉, -Y축 방향을 바라보는 보이드(136A)의 탑의 폭은 +Y축 방향을 바라보는 보이드(136A)의 버텀의 폭보다 작을 수 있다.3, the width of the upper side facing the second conductive type second semiconductor layer 140A in the void 136A is smaller than the width of the lower side facing the second conductive type first semiconductor layer 126 . That is, the width of the top of the void 136A facing the -Y axis direction may be smaller than the width of the bottom of the void 136A facing the + Y axis direction.

한편, 제1 전극(152)은 메사 식각(Mesa etching)되어 노출된 제1 도전형 반도체층(122) 위에 배치된다.Meanwhile, the first electrode 152 is disposed on the exposed first conductive semiconductor layer 122 by mesa etching.

제1 전극(152)은 예를 들어 AlN 또는 BN 중 적어도 하나를 포함할 수 있지만 이에 국한되지 않는다. 즉, 활성층(124)에서 방출된 광을 흡수하지 않고 반사시키거나 투과시킬 수 있고, 제1 도전형 반도체층(122) 상에 양질로 성장될 수 있는 어느 물질이든지 제1 전극(152)을 형성할 수 있다.The first electrode 152 may include, but is not limited to, at least one of, for example, AlN or BN. That is, any material that can reflect or transmit light emitted from the active layer 124 without absorption and that can be grown on the first conductivity type semiconductor layer 122 with good quality forms the first electrode 152 can do.

또한, 제1 전극(152)은 오믹 접촉하는 물질을 포함하여 오믹 역할을 수행하여 별도의 오믹층(미도시)이 배치될 필요가 없을 수도 있고, 별도의 오믹층이 제1 전극(152) 위에 배치될 수도 있다.In addition, the first electrode 152 may function as an ohmic contact with the ohmic contact material so that it is not necessary to dispose a separate ohmic layer (not shown), and a separate ohmic layer may be formed on the first electrode 152 .

제2 전극(154)은 제2 도전형 제2 반도체층(140A) 위에 배치된다.The second electrode 154 is disposed on the second conductive type second semiconductor layer 140A.

제2 전극(154)은 제2 도전형 제2 반도체층(140A)에 접해 있으며, 금속으로 형성될 수 있다. 예를 들어, 제2 전극(154)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.The second electrode 154 is in contact with the second conductive type second semiconductor layer 140A and may be formed of a metal. For example, the second electrode 154 may be formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au or Hf and an optional combination thereof.

제2 전극(154)은 투명 전도성 산화막(TCO:Tranparent Conductive Oxide)일 수도 있다. 예를 들어, 제2 전극(154)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제2 전극(154)은 제2 도전형 제2 반도체층(140A)과 오믹 접촉하는 물질을 포함할 수 있다.The second electrode 154 may be a transparent conductive oxide (TCO). For example, the second electrode 154 may be formed of a metal material such as ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO zinc oxide, indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IrOx, RuOx, RuOx / ITO, Ni / IrOx / IrOx / Au / ITO, and the material is not limited thereto. The second electrode 154 may include a material in ohmic contact with the second conductive type second semiconductor layer 140A.

또한, 제2 전극(154)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 만일, 제2 전극(154)이 오믹 역할을 수행할 경우, 별도의 오믹층(미도시)은 형성되지 않을 수 있다.Further, the second electrode 154 may be formed as a single layer or multiple layers of a reflective electrode material having an ohmic characteristic. If the second electrode 154 performs an ohmic function, a separate ohmic layer (not shown) may not be formed.

도 4는 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.4 shows a cross-sectional view of a light emitting device 100B according to another embodiment.

도 1에 예시된 발광 소자(100A)의 경우, X축과 Z축이 이루는 2차원 평면상에서의, 제2 도전형 제2 반도체층(140A)의 수평 단면적(A1)과, 삽입층(130A)의 수평 단면적(A2)과, 제2 도전형 제1 반도체층(126)의 수평 단면적(A3)은 서로 동일하다.In the case of the light emitting device 100A illustrated in Fig. 1, the horizontal cross-sectional area A1 of the second conductive type second semiconductor layer 140A on the two-dimensional plane formed by the X axis and the Z axis, And the horizontal cross-sectional area A3 of the second conductive type first semiconductor layer 126 are equal to each other.

반면에, 도 4에 예시된 발광 소자(100B)의 경우, X축과 Z축이 이루는 2차원 평면상에서의, 제2 도전형 제2 반도체층(140B)의 수평 단면적(A1)은 삽입층(130A)의 수평 단면적(A2)보다 작다. 이를 제외하면, 도 4에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.On the other hand, in the case of the light emitting device 100B illustrated in FIG. 4, the horizontal cross-sectional area A1 of the second conductive type second semiconductor layer 140B on the two-dimensional plane formed by the X axis and the Z axis is smaller than the horizontal cross- 130A. ≪ / RTI > Except for this, since the light emitting device 100B shown in FIG. 4 is the same as the light emitting device 100A shown in FIG. 1, a duplicate description will be omitted.

도 5는 또 다른 실시 예에 의한 발광 소자(100C)의 단면도를 나타낸다.5 shows a cross-sectional view of a light emitting device 100C according to another embodiment.

또 다른 실시 예에 의하면, 도 1에 도시된 발광 소자(100A)와 달리, 도 5에 예시된 발광 소자(100C)의 경우, X축과 Z축이 이루는 2차원 평면상에서의, 제2 도전형 제2 반도체층(140C)의 수평 단면적(A1)과 삽입층(130B)의 수평 단면적(A2) 각각은 제2 도전형 제1 반도체층(126)의 수평 단면적(A3)보다 작다. 이를 제외하면, 도 5에 도시된 발광 소자(100C)는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.According to another embodiment, unlike the light emitting device 100A shown in FIG. 1, in the case of the light emitting device 100C illustrated in FIG. 5, the second conductivity type The horizontal sectional area A1 of the second semiconductor layer 140C and the horizontal sectional area A2 of the insertion layer 130B are smaller than the horizontal sectional area A3 of the first conductive semiconductor layer 126 of the second conductivity type. Except for this, since the light emitting device 100C shown in FIG. 5 is the same as the light emitting device 100A shown in FIG. 1, a duplicate description will be omitted.

도 6은 제2 도전형 제2 반도체층(140A ~ 140C)의 수평 단면적(A1)에 대한 보이드(136A, 136B, 136C)의 수평 단면적(A2)의 비율(A2/A1)과 구동 전압 증가율 간의 관계를 나타내는 그래프이다.6 shows the relationship between the ratio A2 / A1 of the horizontal cross-sectional area A2 of the voids 136A, 136B and 136C to the horizontal cross-sectional area A1 of the second conductive type second semiconductor layers 140A to 140C, FIG.

X축과 Z축이 이루는 2차원 평면상에서의, 보이드(136A, 136B, 136C)의 수평 단면적(A2)이 클수록, 활성층(124)에서 방출되는 광을 +Y축 방향으로 많이 반사할 수 있다. 그러나, 보이드(136A, 136B, 136C)의 수평 단면적(A2)이 너무 클 경우, 발광 소자(100A ~ 100C)를 구동시키는 구동 전압이 상승할 수 있다.The larger the horizontal sectional area A2 of the voids 136A, 136B, and 136C on the two-dimensional plane formed by the X axis and the Z axis, the greater the amount of light emitted from the active layer 124 can be reflected in the + Y axis direction. However, when the horizontal cross-sectional area A2 of the voids 136A, 136B, and 136C is too large, the driving voltage for driving the light emitting elements 100A to 100C may rise.

도 6에 예시된 바와 같이, X축과 Z축이 이루는 2차원 평면상에서의, 제2 도전형 제2 반도체층(140A ~ 140C)의 수평 단면적(A1)에 대한 보이드(136A, 136B, 136C)의 수평 단면적(A2)의 비율이 60 %보다 클 경우 발광 소자(100A ~ 100C)를 구동시키는 구동 전압의 증가율은 보이드(136A, 136B, 136C)가 존재하지 않을 경우(A2=0)보다 10% 더 증가할 수 있다. 또한, A1에 대한 A2의 비율이 20 % 보다 적을 경우 광 추출 효율의 개선이 5 %보다 작을 수 있다. 따라서, 예를 들어, A1에 대한 A2의 비율(A2/A1)은 20 % 내지 60 %일 수 있지만, 실시 예는 이에 국한되지 않는다.The voids 136A, 136B, and 136C with respect to the horizontal cross-sectional area A1 of the second conductive type second semiconductor layers 140A to 140C on the two-dimensional plane formed by the X axis and the Z axis, The increase rate of the drive voltage for driving the light emitting devices 100A to 100C is less than 10% when the voids 136A, 136B, and 136C are not present (A2 = 0) when the ratio of the horizontal cross- Can be increased further. Further, if the ratio of A2 to A1 is less than 20%, the improvement in light extraction efficiency may be less than 5%. Thus, for example, the ratio of A2 to A1 (A2 / A1) may be 20% to 60%, but the embodiment is not limited thereto.

도 7은 실시 예에 의한 발광 소자 패키지(200)의 단면도를 나타낸다.7 is a cross-sectional view of a light emitting device package 200 according to the embodiment.

도 7에 예시된 발광 소자 패키지(200)는 모듈 기판(210), 패키지 몸체(220), 절연부(230), 제1 및 제2 와이어(242, 244), 발광 소자 칩(250) 및 몰딩 부재(260)를 포함한다.The light emitting device package 200 illustrated in FIG. 7 includes a module substrate 210, a package body 220, an insulating portion 230, first and second wires 242 and 244, a light emitting device chip 250, Member (260).

모듈 기판(210)은 일반 인쇄 회로 기판(PCB:Printed Circuit Board)뿐만 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 실시 예는 이에 한정되지 않는다.The module substrate 210 may include not only a general printed circuit board (PCB) but also a metal core PCB (MCPCB), a flexible PCB and the like, and the embodiment is not limited thereto .

패키지 몸체(220)는 전기적인 전도성뿐만 아니라 반사성을 갖는 물질로 이루어질 수 있다. 만일, 발광 소자 칩(250)이 자외선 파장 대역의 광을 방출할 경우 방열 특성과 반사성을 향상시키기 위해, 패키지 몸체(220)는 알루미늄 재질로 구현될 수 있으나 이에 국한되지 않는다.The package body 220 may be made of a material having electrical conductivity as well as reflective properties. If the light emitting device chip 250 emits light in the ultraviolet wavelength band, the package body 220 may be formed of an aluminum material to improve the heat dissipation characteristics and reflectivity, but the present invention is not limited thereto.

패키지 몸체(220)는 모듈 기판(210) 위에 서로 전기적으로 이격되어 배치된 제1 및 제2 몸체부(220A, 220B)를 포함한다. 전술한 바와 같이, 제1 및 제2 몸체부(220A, 220B)가 전기적 전도성을 갖는 알루미늄 재질로 구현될 경우, 절연부(230)는 제1 몸체부(220A)와 제2 몸체부(220B)를 전기적으로 서로 분리시키는 역할을 한다.The package body 220 includes first and second body portions 220A and 220B electrically spaced from one another on the module substrate 210. [ As described above, when the first and second body portions 220A and 220B are made of an aluminum material having electrical conductivity, the insulation portion 230 may include a first body portion 220A and a second body portion 220B, To electrically isolate each other from each other.

몰딩 부재(260)는 제1 및 제2 몸체부(220A, 220B)에 의해 형성된 캐비티(246)에 채워져 발광 소자 칩(250)를 포위하여 배치될 수 있다. 이때, 몰딩 부재(260)는 형광체를 포함하여, 발광 소자 칩(250)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 260 may be filled with the cavity 246 formed by the first and second body portions 220A and 220B to surround the light emitting device chip 250. [ At this time, the molding member 260 may include a phosphor to change the wavelength of light emitted from the light emitting device chip 250.

도 7에 예시된 발광 소자 패키지(200)의 단면도는 실시 예의 이해를 돕기 위한 일 례에 불과하며, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 캐비티(246)가 형성되지 않고 발광 소자 칩(250)은 평평한 패키지 몸체(220)의 상부면에 배치되고 몰딩 부재(260)는 발광 소자 칩(250)을 포위하면서 평평한 패키지 몸체(220)의 상부에 배치될 수도 있다.The cross-sectional view of the light emitting device package 200 illustrated in FIG. 7 is only one example for facilitating the understanding of the embodiment, and the embodiment is not limited thereto. That is, according to another embodiment, the cavity 246 is not formed, the light emitting device chip 250 is disposed on the upper surface of the flat package body 220, and the molding member 260 surrounds the light emitting device chip 250 Or may be disposed on top of the flat package body 220.

도 7에 예시된 실시 예에서, 발광 소자 칩(250)은 캐비티(246)의 바닥면에 마운팅되며, 자외선 파장 대역의 광을 방출할 수 있다. 발광 소자 칩(250)은 제2 몸체부(220B) 위에 배치된 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 발광 소자 칩(250)은 제2 몸체부(220B)가 아니라 제1 몸체부(220A) 위에 배치될 수도 있다. 발광 소자 칩(250)은 플립 본딩 방식의 구조를 가질 수도 있다.In the embodiment illustrated in FIG. 7, the light emitting device chip 250 is mounted on the bottom surface of the cavity 246, and can emit light in the ultraviolet wavelength band. Although the light emitting device chip 250 is illustrated as being disposed on the second body portion 220B, the embodiment is not limited thereto. That is, the light emitting device chip 250 may be disposed on the first body 220A instead of the second body 220B. The light emitting device chip 250 may have a flip bonding structure.

이하, 발광 소자 칩(250)의 구성에 대해 첨부된 도면을 참조하여 다음과 같이 살펴본다.Hereinafter, the configuration of the light emitting device chip 250 will be described with reference to the accompanying drawings.

도 8은 도 7에 도시된 'B' 부분을 확대 도시한 단면도를 나타낸다.8 is an enlarged cross-sectional view of the portion 'B' shown in FIG.

도 8에 예시된 발광 소자 칩(250)은 도 1에 도시된 발광 소자(100A)를 포함하는 것으로 도시되어 있지만, 도 4 또는 도 5에 예시된 발광 소자(100B, 100C)도 도 8에 예시된 바와 같이 서브 마운트(160) 상에 배치될 수 있음은 물론이다.Although the light emitting device chip 250 illustrated in FIG. 8 is shown as including the light emitting device 100A shown in FIG. 1, the light emitting devices 100B and 100C illustrated in FIG. 4 or FIG. But may be disposed on the submount 160 as shown.

플립 본딩 방식의 구조를 갖는 발광 소자 칩(250)은 도 1에 도시된 발광 소자(100A), 서브 마운트(160), 보호층(162), 제1 및 제2 금속층(또는, 전극 패드)(164A, 164B), 제1 및 제2 범프부(166A, 166B)를 포함한다.The light emitting device chip 250 having a flip-bonding type structure includes the light emitting device 100A, the submount 160, the protective layer 162, the first and second metal layers (or electrode pads) 164A, 164B, and first and second bump portions 166A, 166B.

발광 소자(100A)에 포함되는 기판(110), 버퍼층(112), 발광 구조물(120), 전자 차단층(128), 삽입층(130A), 제2 도전형 제2 반도체층(140A), 제1 및 제2 전극(152, 154)에 대해서는 전술한 바와 같으므로, 여기서는 중복되는 설명을 생략한다.The buffer layer 112, the light emitting structure 120, the electron blocking layer 128, the insertion layer 130A, the second conductive type second semiconductor layer 140A, and the second conductive type semiconductor layer 140A included in the light emitting device 100A 1 and the second electrodes 152 and 154 are the same as described above, overlapping explanations are omitted here.

도 8에 도시된 서브 마운트(160)는 예를 들어 AlN, BN, 탄화규소(SiC), GaN, GaAs, Si 등의 반도체 기판으로 이루어질 수 있으며, 이에 국한되지 않고 열전도도가 우수한 반도체 물질로 이루어질 수도 있다. 또한, 서브 마운트(160) 내에 제너 다이오드 형태의 정전기(ESD:Electro Static Discharge) 방지를 위한 소자가 포함될 수도 있다.The submount 160 shown in FIG. 8 may be formed of a semiconductor substrate made of, for example, AlN, BN, SiC, GaN, GaAs, Si, It is possible. In addition, a device for preventing electrostatic discharge (ESD) in the form of a Zener diode may be included in the submount 160. [

제1 및 제2 금속층(164A, 164B)은 서브 마운트(160) 위에 수평 방향으로 서로 이격되어 배치된다. 제1 및 제2 범프부(166A, 166B)는 제1 및 제2 금속층(164A, 164B)과 제1 및 제2 전극(152, 154) 사이에 각각 배치된다.The first and second metal layers 164A and 164B are disposed on the submount 160 in a horizontal direction. The first and second bump portions 166A and 166B are disposed between the first and second metal layers 164A and 164B and the first and second electrodes 152 and 154, respectively.

제1 전극(152)은 제1 범프부(166A)를 통해 서브 마운트(160) 상의 제1 금속층(164A)에 연결되며, 제2 전극(154)은 제2 범프부(166B)를 통해 서브 마운트(160) 상의 제2 금속층(164B)에 연결된다.The first electrode 152 is connected to the first metal layer 164A on the submount 160 via the first bump portion 166A and the second electrode 154 is connected to the submount 160B through the second bump portion 166B, Lt; RTI ID = 0.0 > 160B. ≪ / RTI >

제1 및 제2 와이어(242, 244)는 패키지 몸체(220)와 발광 소자 칩(250)을 전기적으로 연결하는 역할을 한다. 즉, 제1 금속층(164A)은 제1 와이어(242)를 통해 제1 몸체부(220A)와 전기적으로 연결되고, 제2 금속층(164B)은 제2 와이어(244)를 통해 제2 몸체부(220B)와 전기적으로 연결된다.The first and second wires 242 and 244 serve to electrically connect the package body 220 and the light emitting device chip 250. That is, the first metal layer 164A is electrically connected to the first body portion 220A through the first wire 242 and the second metal layer 164B is electrically connected to the second body portion 220B.

비록 도시되지는 않았지만, 제1 전극(152)과 제1 범프부(166A) 사이에 제1 상부 범프 금속층(미도시)이 더 배치되고, 제1 금속층(164A)과 제1 범프부(166A) 사이에 제1 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제1 상부 범프 금속층과 제1 하부 범프 금속층은 제1 범프부(166A)가 위치할 자리를 표시하는 역할을 수행한다. 이와 비슷하게 제2 전극(154)과 제2 범프부(166B) 사이에 제2 상부 범프 금속층(미도시)이 더 배치되고, 제2 금속층(164B)와 제2 범프부(166B) 사이에 제2 하부 범프 금속층(미도시)이 더 배치될 수도 있다. 여기서, 제2 상부 범프 금속층과 제2 하부 범프 금속층은 제2 범프부(166B)가 위치할 자리를 표시하는 역할을 수행한다.Although not shown, a first upper bump metal layer (not shown) is further disposed between the first electrode 152 and the first bump portion 166A, and the first metal layer 164A and the first bump portion 166A are disposed between the first electrode 152 and the first bump portion 166A. A first lower bump metal layer (not shown) may be further disposed. Here, the first upper bump metal layer and the first lower bump metal layer serve to indicate the position where the first bump portion 166A is to be located. Similarly, a second upper bump metal layer (not shown) is further disposed between the second electrode 154 and the second bump portion 166B, and a second upper bump metal layer (not shown) is disposed between the second metal layer 164B and the second bump portion 166B. A lower bump metal layer (not shown) may be further disposed. Here, the second upper bump metal layer and the second lower bump metal layer serve to indicate the position where the second bump portion 166B is located.

만일, 서브 마운트(160)가 Si과 같이 전기적 전도성을 갖는 물질로 구현될 경우, 도 8에 예시된 바와 같이 제1 및 제2 금속층(164A, 164B)과 서브 마운트(160) 사이에 보호층(162)이 더 배치될 수도 있다. 여기서, 보호층(162)은 절연 물질로 이루어질 수 있다.If the submount 160 is formed of a material having electrical conductivity such as Si, a protective layer (not shown) may be formed between the first and second metal layers 164A and 164B and the submount 160 as illustrated in FIG. 8 162 may be further disposed. Here, the protective layer 162 may be formed of an insulating material.

도 8에 예시된 발광 소자 칩(250)은 플립 본딩 방식의 구조를 갖기 때문에, 활성층(124)에서 방출된 광은 제1 도전형 반도체층(122)과 버퍼층(112)과 기판(110)과 제1 전극(152)을 통해 출사된다. 따라서, 제1 도전형 반도체층(122), 버퍼층(112), 기판(110) 및 제1 전극(152)은 투광성을 갖는 물질로 이루어질 수 있음은 전술한 바와 같다.8, the light emitted from the active layer 124 is transmitted through the first conductive semiconductor layer 122, the buffer layer 112, the substrate 110, And is emitted through the first electrode 152. Accordingly, the first conductive semiconductor layer 122, the buffer layer 112, the substrate 110, and the first electrode 152 may be made of a light-transmitting material.

전술한 실시 예에 의한 발광 소자(100A ~ 100C) 및 발광 소자 패키지(200)의 활성층(124)에서 방출된 광은 +Y축 방향으로 출사된다. 이 경우, 활성층(124)에서 방출된 광이 -Y축 방향으로 진행하여 손실될 경우, 광 추출 효율은 악화된다. 그러나, 전술한 바와 같이, 삽입층(130A, 130B)이 제2 도전형 제1 반도체층(126)과 제2 도전형 제2 반도체층(140A ~ 140C) 사이에 배치될 경우, 활성층(124)에서 방출되어 -Y축 방향으로 진행하는 광은 삽입층(130A, 130B)의 보이드(136A, 136B, 136C)에 의해서 +Y축 방향으로 반사되어, 광 추출 효율이 개선될 수 있다.Light emitted from the active layers 124 of the light emitting devices 100A to 100C and the light emitting device package 200 according to the above-described embodiment is emitted in the + Y axis direction. In this case, when the light emitted from the active layer 124 travels in the -Y-axis direction and is lost, the light extraction efficiency deteriorates. However, as described above, when the inserting layers 130A and 130B are disposed between the second conductive type first semiconductor layer 126 and the second conductive type second semiconductor layers 140A to 140C, the active layer 124, The light emitted in the Y-axis direction is reflected in the + Y-axis direction by the voids 136A, 136B, and 136C of the insertion layers 130A and 130B, and the light extraction efficiency can be improved.

이를 위해, 제2 도전형 제1 반도체층(126)도 투광성을 갖는 물질로 이루어질 수도 있다.For this purpose, the second conductive type first semiconductor layer 126 may also be made of a material having a light-transmitting property.

이하, 도 8에 예시된 발광 소자 칩(250)의 실시 예에 따른 제조 방법에 대해 다음과 같이 살펴본다. 그러나, 발광 소자 칩(250)은 도 9a 내지 도 9e에 도시된 제조 방법에 의해 국한되지 않으며 다양한 다른 제조 방법에 의해 제조될 수도 있다.Hereinafter, a manufacturing method according to an embodiment of the light emitting device chip 250 illustrated in FIG. 8 will be described as follows. However, the light emitting device chip 250 is not limited to the manufacturing method shown in Figs. 9A to 9E, and may be manufactured by various other manufacturing methods.

도 9a 내지 도 9e는 실시 예에 따른 발광 소자 칩(250)의 제조 방법을 설명하기 위한 공정 단면도이다.9A to 9E are cross-sectional views illustrating a method of manufacturing the light emitting device chip 250 according to the embodiment.

도 9a를 참조하면, 기판(110) 상에 버퍼층(112)을 형성한다. 기판(110)은 투광성을 갖는 물질로 형성될 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 9A, a buffer layer 112 is formed on a substrate 110. The substrate 110 may be formed of a light-transmitting material. For example, the substrate 110 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge.

버퍼층(112)은 AlN이나 언도프드 질화물로 형성될 수 있으나, 이에 한정되지는 않는다. 버퍼층(112)은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 형성되지 않고 생략될 수도 있다.The buffer layer 112 may be formed of AlN or an undoped nitride, but is not limited thereto. The buffer layer 112 may be omitted depending on the type of the substrate 110 and the type of the light emitting structure 120.

이후, 버퍼층(112) 상에 발광 구조물(120)을 형성한다. 부연하면, 버퍼층(112) 상에 제1 도전형 반도체층(122)을 형성한다. 제1 도전형 반도체층(122)은 버퍼층(112) 위에 반도체 화합물로 형성될 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 AluInvGa(1-u-v)N (0≤u≤1, 0≤v≤1, 0≤u+v≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다. 실시 예의 경우, 활성층(124)에서 자외선(UV) 특히, 심자외선(DUV) 파장 대역의 광을 방출하므로, 제1 도전형 반도체층(122)은 GaN보다 자외선 파장 대역의 광의 흡수가 적은 InAlGaN 및 AlGaN 중 적어도 하나에 의해 형성될 수 있다.Thereafter, the light emitting structure 120 is formed on the buffer layer 112. In other words, the first conductivity type semiconductor layer 122 is formed on the buffer layer 112. The first conductive semiconductor layer 122 may be formed of a semiconductor compound on the buffer layer 112. For example, the first conductivity type semiconductor layer 122 may have a composition formula of Al u In v Ga (1-uv) N (0? U? 1, 0? V? 1, 0? U + Semiconductor material, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. The first conductivity type semiconductor layer 122 may be formed of InAlGaN having less absorption of light in the ultraviolet wavelength band than GaN and / or the second conductivity type semiconductor layer 122. In this case, since the active layer 124 emits ultraviolet light, particularly deep ultraviolet (DUV) AlGaN. ≪ / RTI >

이후, 제1 도전형 반도체층(122) 위에 활성층(124)을 형성한다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.Thereafter, the active layer 124 is formed on the first conductive semiconductor layer 122. InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs), / AlGaAs and InGaN / GaN, GaP (InGaP) / AlGaP, but the present invention is not limited thereto.

이후, 활성층(124) 위에 전자 차단층(128)을 형성한다. 전자 차단층(128)은 제2 도전형 제1 반도체층(126)보다 더 큰 에너지 밴드 갭을 갖는 질화물 반도체로 형성될 수 있다. 예를 들어, 전자 차단층(128)은 GaN 및 InAlN 중 적어도 하나에 의해 형성될 수 있다. 경우에 따라, 전자 차단층(128)은 생략될 수 있다.Thereafter, an electron blocking layer 128 is formed on the active layer 124. The electron blocking layer 128 may be formed of a nitride semiconductor having a larger energy band gap than the second conductive type first semiconductor layer 126. For example, the electron blocking layer 128 may be formed by at least one of GaN and InAlN. In some cases, the electron blocking layer 128 may be omitted.

이후, 전자 차단층(128) 위에 제2 도전형 제1 반도체층(126)을 형성한다. 제2 도전형 제1 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 제1 반도체층(126)은 InwAlxGa1 -w- xN (0≤w≤1, 0≤x≤1, 0≤w+x≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.Thereafter, the second conductive type semiconductor layer 126 is formed on the electron blocking layer 128. The second conductive type first semiconductor layer 126 may be formed of a compound semiconductor such as Group III-V or Group II-VI, and may be doped with a second conductive type dopant. For example, the second conductivity type first semiconductor layer 126 has a compositional formula of In w Al x Ga 1 -w- x N (0≤w≤1, 0≤x≤1, 0≤w + x≤1) Semiconductor material or AlInN, AlGaAs, GaP, GaAs, GaAsP, or AlGaInP.

이후, 도 9b를 참조하면, 제2 도전형 제1 반도체층(126) 위에 삽입층(130A)을 형성한다. 구체적으로, 제2 도전형 제1 반도체층(126) 위에 제2 도전형 제3 반도체층(132A)을 형성한다. 예를 들어, 제2 도전형 제3 반도체층(132A)은 GaN 또는 AlzGa1 - zN에 의해 형성될 수 있다.Referring to FIG. 9B, an insulator layer 130A is formed on the first semiconductor layer 126 of the second conductivity type. Specifically, the second conductive type third semiconductor layer 132A is formed on the second conductive type first semiconductor layer 126. [ For example, the second conductivity type third semiconductor layer (132A) is GaN or Al z Ga 1 - z N may be formed by.

격자 상수 차이를 이용하여, AlxGa1 - xN으로 형성된 제2 도전형 제1 반도체층(126) 위에 GaN으로 이루어진 제2 도전형 제3 반도체층(132A)을 아일랜드(island) 형태로 성장시킬 수 있다.Using the difference in lattice constant, the second conductive type third semiconductor layer 132A made of GaN is grown in the form of an island on the second conductive type first semiconductor layer 126 formed of Al x Ga 1 - x N, .

이후, 제2 도전형 제3 반도체층(132A) 위에 제2 도전형 제4 반도체층(134A)을 형성한다. 예를 들어, 제2 도전형 제4 반도체층(134A)은 AlyGa1 - yN으로 형성될 수 있다.Then, the second conductive type fourth semiconductor layer 134A is formed on the second conductive type third semiconductor layer 132A. For example, the second conductive type fourth semiconductor layer 134A may be formed of Al y Ga 1 - y N.

만일, 제2 도전형 제3 반도체층(132A)을 GaN에 의해 형성하고, 제2 도전형 제1 반도체층(126)을 AlxGa1 - xN에 의해 형성할 수 있다. 이때, x는 0.3 이상이고, 제2 도전형 제4 반도체층(134A)을 형성하는 AlyGa1 - yN에서 y는 0.1 내지 0.3일 수 있다.If the second conductive type third semiconductor layer 132A is formed of GaN and the second conductive type first semiconductor layer 126 is formed of Al x Ga 1 - x N, Here, x may be 0.3 or more, and y may be 0.1 to 0.3 in Al y Ga 1 - y N forming the second conductive type fourth semiconductor layer 134A.

또는, 제2 도전형 제3 반도체층(132A)을 AlzGa1 - zN에 의해 형성하고, 제2 도전형 제1 반도체층(126)을 AlxGa1 - xN에 의해 형성할 수 있다. 이때, x는 0.3 이상이고, 제2 도전형 제4 반도체층(134A)을 형성하는 AlyGa1 - yN에서 y는 0.1 내지 0.3이고, z는 0.1 이상일 수 있다.Alternatively, the second conductive type third semiconductor layer 132A may be formed of Al z Ga 1 - z N, and the second conductive type first semiconductor layer 126 may be formed of Al x Ga 1 - x N have. Here, x is not less than 0.3, y is 0.1 to 0.3 in Al y Ga 1 - y N forming the second conductive type fourth semiconductor layer 134A, and z may be 0.1 or more.

이때, 도 9b에 예시된 바와 같이 보이드(136A)가 제2 도전형 제3 반도체층(132A)을 관통하여 제2 도전형 제4 반도체층(134A)까지 연장되어 배치되도록, 삽입층(130A)을 형성할 수 있다. 또는, 도 2a에 예시된 바와 같이 보이드(136B)가 제2 도전형 제3 및 제4 반도체층(132A, 134A)을 관통하도록, 삽입층(130A)을 형성할 수도 있다. 또는, 도 2b에 예시된 바와 같이, 보이드(136C)가 제2 도전형 제3 반도체층(132A)만을 관통하여 제2 도전형 제4 반도체층(134A)의 저면(134A-1)까지만 연장되도록, 삽입층(130A)을 형성할 수도 있다.At this time, as shown in FIG. 9B, the insertion layer 130A is formed so that the void 136A extends through the second conductive type third semiconductor layer 132A and extends to the second conductive type fourth semiconductor layer 134A, Can be formed. Alternatively, the insertion layer 130A may be formed so that the void 136B penetrates the second and third conductive type semiconductor layers 132A and 134A as illustrated in FIG. 2A. Alternatively, as illustrated in FIG. 2B, the void 136C may be extended only through the second conductive type third semiconductor layer 132A to the bottom surface 134A-1 of the second conductive type fourth semiconductor layer 134A , And an insertion layer 130A may be formed.

이후, 도 9c를 참조하면, 삽입층(130A) 위에 제2 도전형 제2 반도체층(140A)을 형성한다. 제2 도전형 제2 반도체층(140A)은 GaN에 의해 형성될 수 있다.Next, referring to FIG. 9C, a second conductive type second semiconductor layer 140A is formed on the interlayer 130A. The second conductive type second semiconductor layer 140A may be formed of GaN.

이후, 제2 도전형 반도체층(122), 활성층(124), 제2 도전형 제1 반도체층(126), 삽입층(130A) 및 제2 도전형 제2 반도체층(140A)을 메사 식각(Mesa etching)하여, 제1 도전형 반도체층(122)을 노출시킨다.Thereafter, the second conductive semiconductor layer 122, the active layer 124, the second conductive semiconductor layer 126, the interlayer 130A, and the second conductive semiconductor layer 140A are etched using a mesa etching process The first conductive semiconductor layer 122 is exposed.

전술한, 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 제1, 제2, 제3 및 제4 반도체층(126, 140A, 132A, 134A) 각각은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first conductive semiconductor layer 122, the active layer 124 and the first, second, third, and fourth semiconductor layers 126, 140A, 132A, and 134A of the second conductivity type, A metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma enhanced chemical vapor deposition (PECVD), a molecular beam epitaxy (MBE) And a hydride vapor phase epitaxy (HVPE) method. However, the present invention is not limited thereto.

이후, 도 9d를 참조하면, 노출된 제1 도전형 반도체층(122)의 상부에 제1 전극(152)을 형성하고, 제2 도전형 제2 반도체층(140A) 상부에 제2 전극(154)을 형성한다.9D, a first electrode 152 is formed on the exposed first conductive type semiconductor layer 122, a second electrode 154 is formed on the second conductive type second semiconductor layer 140A, ).

도 9e를 참조하면, 도 9a 내지 도 9d에 도시된 공정이 진행되는 동안 별개의 공정으로 서브 마운트(160) 상에 제1 및 제2 금속층(164A, 164B)을 형성한다. 만일, 서브 마운트(160)가 Si로 이루어질 경우, 제1 및 제2 금속층(164A, 164B)을 형성하기 이전에 서브 마운트(160)의 상부에 보호층(162)을 더 형성할 수도 있다. 이 경우 보호층(162)을 형성한 후에, 보호층(162)의 상부에 제1 및 제2 금속층(164A, 164B)을 형성한다.Referring to FIG. 9E, first and second metal layers 164A and 164B are formed on submount 160 in a separate process during the process illustrated in FIGS. 9A-9D. If the submount 160 is made of Si, a protective layer 162 may be further formed on the submount 160 before the first and second metal layers 164A and 164B are formed. In this case, the first and second metal layers 164A and 164B are formed on the protective layer 162 after the protective layer 162 is formed.

한편, 도 9d에 도시된 결과물에 대해 랩핑(lapping) 및 폴리싱(polishing) 공정을 수행한다. 이후 기판(110)이 탑 측으로 배치되도록 회전시킨 후 도 9e에 도시된 결과물과 결합시킨다. 이때, 도 8에 도시된 바와 같이 제1 범프부(166A)에 의해 제1 전극(152)과 제1 금속층(164A)을 결합시키고, 제2 범프부(166B)에 의해 제2 전극(154)과 제2 금속층(164B)을 결합시켜 도 8에 도시된 발광 소자 칩(250)을 완성할 수 있다.On the other hand, a lapping and a polishing process are performed on the result shown in FIG. 9D. Thereafter, the substrate 110 is rotated so as to be arranged on the top side, and then bonded to the resultant shown in FIG. 9E. 8, the first electrode 152 and the first metal layer 164A are coupled by the first bump portion 166A and the second electrode 154 is connected by the second bump portion 166B. And the second metal layer 164B are combined with each other to complete the light emitting device chip 250 shown in FIG.

다른 실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 유닛은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등, 살균 장치를 포함할 수 있다.A plurality of light emitting device packages according to other embodiments may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting unit may include a backlight unit, a lighting unit, a pointing device, a lamp, a streetlight, .

도 10은 실시 예에 의한 공기 살균 장치(500)의 사시도를 나타낸다.10 is a perspective view of the air sterilizer 500 according to the embodiment.

도 10을 참조하면, 공기 살균 장치(500)는, 케이싱(501)의 일면에 실장된 발광 모듈부(510)와, 방출된 심자외선 파장 대역의 광을 난반사시키는 난반사 반사 부재(530a, 530b)와, 발광 모듈부(510)에서 필요한 가용전력을 공급하는 전원 공급부(520)를 포함한다.10, the air sterilizing apparatus 500 includes a light emitting module 510 mounted on one surface of a casing 501, diffusive reflection members 530a and 530b for diffusing the emitted light in the deep ultraviolet wavelength band, And a power supply unit 520 for supplying available power required by the light emitting module unit 510.

먼저 케이싱(501)은 장방형 구조로 이루어지며 발광 모듈부(510)와 난반사 반사부재(530a, 530b) 및 전원 공급부(520)를 모두 내장하는 일체형 즉 콤팩트한 구조로 형성될 수 있다. 또한, 케이싱(501)은 공기 살균 장치(500) 내부에서 발생된 열을 외부로 방출시키기에 효과적인 재질 및 형상을 가질 수 있다. 예를 들어, 케이싱(501)의 재질은 Al, Cu 및 이들의 합금 중 어느 하나의 재질로 이루어 질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 향상되어, 방열 특성이 개선될 수 있다.First, the casing 501 may have a rectangular structure and may be formed as a unitary or compact structure including the light emitting module unit 510, the diffuse reflection members 530a and 530b, and the power supply unit 520. [ In addition, the casing 501 may have a material and shape effective for discharging heat generated inside the air sterilizing apparatus 500 to the outside. For example, the material of the casing 501 may be made of any one of Al, Cu, and alloys thereof. Therefore, the heat transfer efficiency with the outside air of the casing 501 is improved, and the heat radiation characteristic can be improved.

또는, 케이싱(501)은 특유한 외부 표면 형상을 가질 수 있다. 예를 들어, 케이싱(501)은 예를 들어 코러게이션(corrugation) 또는 메쉬(mesh) 또는 불특정 요철 무늬 형상으로 돌출 형성되는 외부 표면 형상을 가질 수 있다. 따라서, 케이싱(501)의 외기와의 열전달 효율이 더욱 향상되어 방열 특성이 개선될 수 있다.Alternatively, the casing 501 may have a unique outer surface shape. For example, the casing 501 may have an outer surface shape that is formed by, for example, corrugation or a mesh or an irregular irregular shape. Therefore, the heat transfer efficiency with the outside air of the casing 501 is further improved, and the heat radiation characteristic can be improved.

한편, 이러한 케이싱(501)의 양단에는 부착판(550)이 더 배치될 수 있다. 부착판(550)은 도 10에 예시된 바와 같이 케이싱(501)을 전체 설비 장치에 구속시켜 고정하는데 사용되는 브라켓 기능의 부재를 의미한다. 이러한 부착판(550)은 케이싱(501)의 양단에서 일측 방향으로 돌출 형성될 수 있다. 여기서, 일측 방향은 심자외선이 방출되고 난반사가 일어나는 케이싱(501)의 내측 방향일 수 있다.On the other hand, attachment plates 550 may be disposed at both ends of the casing 501. The attachment plate 550 means a member of a bracket function used to lock and fix the casing 501 to the entire equipment as illustrated in Fig. The attachment plate 550 may protrude from both ends of the casing 501 in one direction. Here, one direction may be an inner direction of the casing 501 in which deep ultraviolet rays are emitted and diffuse reflection occurs.

따라서, 케이싱(501)으로부터 양단 상에 구비된 부착판(550)은 전체 설비 장치와의 고정 영역을 제공하여, 케이싱(501)이 보다 효과적으로 고정 설치될 수 있도록 한다.Thus, the attachment plate 550 provided on both ends from the casing 501 provides a fixing area with the entire facility apparatus, so that the casing 501 can be more effectively fixedly installed.

부착판(550)은 나사 체결 수단, 리벳 체결 수단, 접착 수단 및 탈착 수단 중 어느 하나의 형태를 가질 수 있으며, 이들 다양한 결합 수단의 방식은 당업자의 수준에서 자명하므로, 여기서 상세한 설명은 생략하기로 한다.The attachment plate 550 may take any of the form of a screw fastening means, a rivet fastening means, an adhesive means, and an attaching / detaching means, and the manner of these various fastening means is obvious at the level of those skilled in the art. do.

한편, 발광 모듈부(510)는 전술한 케이싱(501)의 일면 상에 실장 되는 형태로 배치된다. 발광 모듈부(510)는 공기 중의 미생물을 살균 처리하도록 심자외선을 방출하는 역할을 한다. 이를 위해, 발광 모듈부(510)는 모듈 기판(512)과, 모듈 기판(512)에 탑재된 다수의 발광 소자 패키지(200)를 포함한다. 여기서, 발광 소자 패키지(200) 및 모듈 기판(512)은 도 7에 예시된 발광 소자 패키지(200) 및 모듈 기판(210)에 각각 해당한다.On the other hand, the light emitting module unit 510 is disposed on one surface of the casing 501. The light emitting module unit 510 emits ultraviolet rays to sterilize microorganisms in the air. The light emitting module unit 510 includes a module substrate 512 and a plurality of light emitting device packages 200 mounted on the module substrate 512. Here, the light emitting device package 200 and the module substrate 512 correspond to the light emitting device package 200 and the module substrate 210 illustrated in FIG. 7, respectively.

모듈 기판(512)은 케이싱(501)의 내면을 따라 단일 열로 배치되어 있으며, 회로 패턴(미도시)을 포함하는 PCB일 수 있으며, 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성(flexible) PCB 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The module substrate 512 may be a PCB including a circuit pattern (not shown) arranged in a single row along the inner surface of the casing 501 and may include not only a general PCB but also a metal core PCB (MCPCB) Flexible PCB, and the like, but the present invention is not limited thereto.

다음으로, 난반사 반사부재(530a, 530b)는 전술한 발광 모듈부(510)에서 방출된 자외선을 강제로 난반사시키도록 형성되는 반사판 형태의 부재를 의미한다. 이러한 난반사 반사부재(530a, 530b)의 전면 형상 및 배치 형상은 다양한 형상을 가질 수 있다. 난반사 반사부재(530a, 530b)의 면상 구조(예: 곡률반경 등)를 조금씩 변경하여 설계함에 따라, 난반사된 심자외선이 중첩되게 조사되어 조사 강도가 강해지거나, 또는 조사 영역되는 영역의 폭이 확장될 수 있다.Next, the diffuse reflection members 530a and 530b refer to a reflection plate type member formed to forcibly diffuse ultraviolet rays emitted from the light emitting module unit 510 described above. The front surface shape and the arrangement shape of the diffusely reflecting reflection members 530a and 530b may have various shapes. (For example, a radius of curvature) of the diffusive reflection members 530a and 530b is slightly changed, the diffused deep ultraviolet rays are irradiated to overlap with each other to increase the irradiation intensity, .

전원 공급부(520)는 전원을 도입 받아 전술된 발광 모듈부(510)에서 필요한 가용전력을 공급하는 역할을 한다. 이러한 전원 공급부(520)는 전술한 케이싱(501) 내에 배치될 수 있다. 도 10에 예시된 바와 같이, 전원 공급부(520)는 난반사 반사부재(530a, 530b)와 발광 모듈부(510) 사이의 이격 공간의 내벽 쪽에 배치될 수 있다. 외부 전원을 전원 공급부(520) 측으로 도입시키기 위해 상호 간을 전기적으로 연결하는 전원 연결부(540)가 더 배치될 수 있다.The power supply unit 520 receives power and supplies necessary power to the light emitting module unit 510. The power supply unit 520 may be disposed in the casing 501 described above. 10, the power supply unit 520 may be disposed on the inner wall side of the spacing space between the diffusive reflective members 530a and 530b and the light emitting module unit 510. [ A power connection unit 540 for electrically connecting the external power supply to the power supply unit 520 may be further disposed.

도 10에 예시된 바와 같이, 전원 연결부(540)의 형태는 면상일 수 있으나, 외부의 전원 케이블(미도시)이 전기적으로 접속될 수 있는 소켓 또는 케이블 슬롯의 형태를 가질 수 있다. 그리고 전원 케이블은 플렉시블한 연장 구조를 가져, 외부 전원과의 연결이 용이한 형태로 이루어질 수 있다.10, the power connection 540 may be in the form of a surface, but may have the form of a socket or cable slot through which an external power cable (not shown) may be electrically connected. Also, the power cable has a flexible extension structure and can be easily connected to an external power source.

도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.11 shows a head lamp 900 including the light emitting device package according to the embodiment.

도 11을 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.11, the headlamp 900 includes a light emitting module 901, a reflector 902, a shade 903, and a lens 904. [

발광 모듈(901)은 모듈 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때, 발광 소자 패키지는 도 7에 도시된 바와 같을 수 있다.The light emitting module 901 may include a plurality of light emitting device packages (not shown) disposed on a module substrate (not shown). At this time, the light emitting device package may be as shown in FIG.

리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.The reflector 902 reflects the light 911 emitted from the light emitting module 901 in a predetermined direction, for example, toward the front 912.

쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.The shade 903 is disposed between the reflector 902 and the lens 904 and reflects off or reflects a part of the light reflected by the reflector 902 toward the lens 904 to form a light distribution pattern desired by the designer. The one side portion 903-1 and the other side portion 903-2 of the shade 903 may have different heights from each other.

발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.The light emitted from the light emitting module 901 can be reflected by the reflector 902 and the shade 903 and then transmitted through the lens 904 and directed toward the front of the vehicle body. The lens 904 can refract the light reflected by the reflector 902 forward.

도 12는 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.12 shows a lighting device 1000 including a light emitting device chip or a light emitting device package according to the embodiment.

도 12를 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.12, the lighting apparatus 1000 may include a cover 1100, a light source module 1200, a heat discharger 1400, a power supply unit 1600, an inner case 1700, and a socket 1800 have. In addition, the illumination device 1000 according to the embodiment may further include at least one of the member 1300 and the holder 1500.

광원 모듈(1200)은 도 7에 예시된 발광 소자 패키지 또는 도 8에 도시된 발광 소자 칩(250)을 포함할 수 있다.The light source module 1200 may include the light emitting device package illustrated in FIG. 7 or the light emitting device chip 250 illustrated in FIG.

커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.The cover 1100 may be in the form of a bulb or a hemisphere, and may be hollow in shape and partially open. The cover 1100 may be optically coupled to the light source module 1200. For example, the cover 1100 may diffuse, scatter, or excite light provided from the light source module 1200. The cover 1100 may be a kind of optical member. The cover 1100 can be coupled to the heat discharging body 1400. The cover 1100 may have an engaging portion that engages with the heat discharging body 1400.

커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.The inner surface of the cover 1100 may be coated with a milky white paint. Milky white paints may contain a diffusing agent to diffuse light. The surface roughness of the inner surface of the cover 1100 may be formed larger than the surface roughness of the outer surface of the cover 1100. [ This is because light from the light source module 1200 is sufficiently scattered and diffused to be emitted to the outside.

커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.The cover 1100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance and strength. The cover 1100 may be transparent so that the light source module 1200 is visible from the outside, but it is not limited thereto and may be opaque. The cover 1100 may be formed by blow molding.

광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.The light source module 1200 may be disposed on one side of the heat discharger 1400 and the heat generated from the light source module 1200 may be conducted to the heat discharger 1400. The light source module 1200 may include a light source 1210, a connection plate 1230, and a connector 1250.

부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.The member 1300 may be disposed on the upper surface of the heat discharging body 1400 and has a plurality of light source portions 1210 and a guide groove 1310 into which the connector 1250 is inserted. The guide groove 1310 may correspond to or align with the substrate and connector 1250 of the light source 1210.

부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.The surface of the member 1300 may be coated or coated with a light reflecting material.

예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.For example, the surface of the member 1300 may be coated or coated with a white paint. The member 1300 may be reflected by the inner surface of the cover 1100 and may reflect the light returning toward the light source module 1200 toward the cover 1100 again. Therefore, the light efficiency of the illumination device according to the embodiment can be improved.

부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.The member 1300 may be made of an insulating material, for example. The connection plate 1230 of the light source module 1200 may include an electrically conductive material. Therefore, electrical contact can be made between the heat discharging body 1400 and the connecting plate 1230. The member 1300 may be formed of an insulating material so as to prevent an electrical short circuit between the connection plate 1230 and the heat discharger 1400. The heat dissipation member 1400 can dissipate heat by receiving heat from the light source module 1200 and heat from the power supply unit 1600.

홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.The holder 1500 closes the receiving groove 1719 of the insulating portion 1710 of the inner case 1700. Therefore, the power supply unit 1600 housed in the insulating portion 1710 of the inner case 1700 can be hermetically sealed. The holder 1500 may have a guide protrusion 1510 and the guide protrusion 1510 may have a hole through which the protrusion 1610 of the power supply unit 1600 penetrates.

전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.The power supply unit 1600 processes or converts electrical signals provided from the outside and provides the electrical signals to the light source module 1200. The power supply unit 1600 may be housed in the receiving groove 1719 of the inner case 1700 and may be sealed inside the inner case 1700 by the holder 1500. [ The power supply unit 1600 may include a protrusion 1610, a guide unit 1630, a base 1650, and an extension 1670.

가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 1630 may have a shape protruding outward from one side of the base 1650. The guide portion 1630 can be inserted into the holder 1500. A plurality of components can be disposed on one side of the base 1650. The plurality of components may include, for example, a DC converter for converting an AC power supplied from an external power source into a DC power source, a driving chip for controlling driving of the light source module 1200, an ESD (ElectroStatic discharge protection device, but are not limited thereto.

연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.The extension 1670 may have a shape protruding outward from the other side of the base 1650. The extension portion 1670 can be inserted into the connection portion 1750 of the inner case 1700 and can receive an external electrical signal. For example, the extension portion 1670 may be equal to or less than the width of the connection portion 1750 of the inner case 1700. Each of the "+ wire" and the "wire" may be electrically connected to the extension portion 1670 and the other end of the "wire" and the "wire" may be electrically connected to the socket 1800 .

내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.The inner case 1700 may include a molding part together with the power supply part 1600 therein. The molding part is a part where the molding liquid is hardened, so that the power supply providing part 1600 can be fixed inside the inner case 1700.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100A, 100B, 100C: 발광 소자 110: 기판
112: 버퍼층 120: 발광 구조물
122: 제1 도전형 반도체층 124: 활성층
126: 제2 도전형 제1 반도체층 128: 전자 차단층
130A, 130B: 삽입층 132A, 132B: 제2 도전형 제3 반도체층
134A, 134B: 제2 도전형 제4 반도체층
136A, 136B, 136C: 보이드
140A, 140B, 140C: 제2 도전형 제2 반도체층
152: 제1 전극 154: 제2 전극
160: 서브 마운트 162: 보호층
164A, 164B: 금속층 166A, 166B: 범프부
200: 발광 소자 패키지 210: 모듈 기판
220: 패키지 몸체 230: 절연부
242, 244: 와이어 246: 캐비티
250: 발광 소자 칩 260: 몰딩 부재
500: 공기 살균 장치 501: 케이싱
510: 발광 모듈부 530a, 530b: 난반사 반사 부재
520: 전원 공급부 800: 표시 장치
810: 바텀 커버 820: 반사판
830, 835, 901:발광 모듈 840: 도광판
850, 860: 프리즘 시트 870: 디스플레이 패널
872: 화상 신호 출력 회로 880: 컬러 필터
900: 헤드 램프 902: 리플렉터
903: 쉐이드 904: 렌즈
1000: 조명 장치 1100: 커버
1200: 광원 모듈 1400: 방열체
1600: 전원 제공부 1700: 내부 케이스
1800: 소켓
100A, 100B, 100C: Light emitting device 110:
112: buffer layer 120: light emitting structure
122: first conductivity type semiconductor layer 124: active layer
126: second conductive type first semiconductor layer 128: electron blocking layer
130A, 130B: inserting layer 132A, 132B: second conductive type third semiconductor layer
134A and 134B: a second conductive type fourth semiconductor layer
136A, 136B, 136C: void
140A, 140B, and 140C: a second conductive type second semiconductor layer
152: first electrode 154: second electrode
160: Sub mount 162: Protective layer
164A and 164B: metal layers 166A and 166B:
200: light emitting device package 210: module substrate
220: package body 230: insulating part
242, 244: wire 246: cavity
250: light emitting device chip 260: molding member
500: air sterilizer 501: casing
510: light emitting module section 530a, 530b: diffuse reflection member
520: Power supply unit 800: Display device
810: bottom cover 820: reflector
830, 835, 901: light emitting module 840: light guide plate
850, 860: prism sheet 870: display panel
872: Image signal output circuit 880: Color filter
900: Headlamp 902: Reflector
903: Shade 904: Lens
1000: illumination device 1100: cover
1200: light source module 1400: heat sink
1600: power supply unit 1700: inner case
1800: Socket

Claims (13)

기판;
상기 기판 위에 제1 도전형 반도체층, 활성층 및 제2 도전형 제1 반도체층을 포함하는 발광 구조물;
메사 식각되어 노출된 상기 제1 도전형 반도체층 위에 제1 전극;
상기 제2 도전형 제1 반도체층 위에 제2 도전형 제2 반도체층;
상기 제2 도전형 제1 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치되며, 보이드를 갖는 삽입층; 및
상기 제2 도전형 제2 반도체층 위에 제2 전극을 포함하는 발광 소자.
Board;
A light emitting structure including a first conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on the substrate;
A first electrode on the first conductive type semiconductor layer exposed by mesa etching;
A second conductive type second semiconductor layer on the second conductive type first semiconductor layer;
An insertion layer disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer and having voids; And
And a second electrode on the second conductive type second semiconductor layer.
제1 항에 있어서, 상기 삽입층은
상기 제2 도전형 제1 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치된 제2 도전형 제3 반도체층; 및
상기 제2 도전형 제3 반도체층과 상기 제2 도전형 제2 반도체층 사이에 배치된 제2 도전형 제4 반도체층을 포함하고,
상기 보이드는 상기 제2 도전형 제3 반도체층을 관통하여 상기 제2 도전형 제4 반도체층까지 연장되어 배치된 발광 소자.
2. The method of claim 1,
A second conductive type third semiconductor layer disposed between the second conductive type first semiconductor layer and the second conductive type second semiconductor layer; And
And a second conductive type fourth semiconductor layer disposed between the second conductive type third semiconductor layer and the second conductive type second semiconductor layer,
And the void extends through the second conductive type third semiconductor layer to extend to the second conductive type fourth semiconductor layer.
제2 항에 있어서, 상기 제2 도전형 제3 반도체층은 GaN을 포함하는 발광 소자.The light emitting device of claim 2, wherein the second conductive type third semiconductor layer comprises GaN. 제2 항에 있어서, 상기 제2 도전형 제3 반도체층은 AlzGa1 - zN을 포함하는 발광 소자.The light emitting device of claim 2, wherein the second conductive type third semiconductor layer comprises Al z Ga 1 - z N. 제3 항 또는 제4 항에 있어서, 상기 제2 도전형 제4 반도체층은 AlyGa1 - yN을 포함하는 발광 소자.The light emitting device according to claim 3 or 4, wherein the second conductive type fourth semiconductor layer comprises Al y Ga 1 - y N. 제5 항에 있어서, 상기 제2 도전형 제3 반도체층은 GaN을 포함하고, 상기 제2 도전형 제1 반도체층은 AlxGa1 - xN을 포함하고, x는 0.3 이상이고, y는 0.1 내지 0.3인 발광 소자.The method of claim 5, wherein the second conductive type third semiconductor layer comprises GaN, the second conductive type first semiconductor layer comprises Al x Ga 1 - x N, x is greater than or equal to 0.3, y is 0.1 to 0.3. 제5 항에 있어서, 상기 제2 도전형 제3 반도체층은 AlzGa1 - zN을 포함하고, 상기 제2 도전형 제1 반도체층은 AlxGa1 - xN을 포함하고, x는 0.3 이상이고, y는 0.1 내지 0.3이고, z는 0.1 이상인 발광 소자.The method of claim 5, wherein the second conductive type third semiconductor layer comprises Al z Ga 1 - z N, the second conductive type first semiconductor layer comprises Al x Ga 1 - x N, x is 0.3 or more, y is 0.1 to 0.3, and z is 0.1 or more. 제1 항에 있어서, 상기 제2 도전형 제2 반도체층의 수평 단면적은 상기 삽입층의 수평 단면적보다 작은 발광 소자.The light emitting device according to claim 1, wherein a horizontal cross-sectional area of the second conductive type second semiconductor layer is smaller than a horizontal cross-sectional area of the insertion layer. 제1 항에 있어서, 상기 제2 도전형 제2 반도체층과 상기 삽입층 각각의 수평 단면적은 상기 제2 도전형 제1 반도체층의 수평 단면적과 서로 동일한 발광 소자.The light emitting device according to claim 1, wherein a horizontal cross-sectional area of each of the second conductive type second semiconductor layer and the insertion layer is equal to a horizontal cross-sectional area of the second conductive type first semiconductor layer. 제1 항에 있어서, 상기 제2 도전형 제2 반도체층과 상기 삽입층 각각의 수평 단면적은 상기 제2 도전형 제1 반도체층의 수평 단면적보다 작은 발광 소자.The light emitting device according to claim 1, wherein a horizontal cross-sectional area of each of the second conductive type second semiconductor layer and the interlayer is smaller than a horizontal cross-sectional area of the second conductive type first semiconductor layer. 제1 항에 있어서, 상기 보이드에서 상기 제2 도전형 제2 반도체층과 대향하는 상부 측의 폭은 상기 제2 도전형 제1 반도체층과 대향하는 하부 측의 폭보다 작은 발광 소자.The light emitting device according to claim 1, wherein a width of an upper side of the void facing the second conductive type second semiconductor layer is smaller than a width of a lower side facing the second conductive type first semiconductor layer. 제1 항에 있어서, 상기 제2 도전형 제2 반도체층의 수평 단면적에 대한 상기 보이드의 수평 단면적의 비율은 20% 내지 60%인 발광 소자.The light emitting device according to claim 1, wherein the ratio of the horizontal cross-sectional area of the void to the horizontal cross-sectional area of the second conductive type second semiconductor layer is 20% to 60%. 서브 마운트;
상기 서브 마운트 위에 배치되는 제1 항에 기재된 상기 발광 소자;
상기 서브 마운트 위에 수평 방향으로 서로 이격되어 배치된 제1 및 제2 금속층; 및
상기 제1 및 제2 금속층과 상기 제1 및 제2 전극 사이에 각각 배치된 제1 및 제2 범프부를 포함하는 발광 소자 패키지.
Submount;
The light emitting element according to claim 1 disposed on the submount;
First and second metal layers disposed horizontally spaced apart from each other on the submount; And
And first and second bump portions disposed between the first and second metal layers and between the first and second electrodes, respectively.
KR1020140012742A 2014-02-04 2014-02-04 Light Emitting Device Package KR102220501B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140012742A KR102220501B1 (en) 2014-02-04 2014-02-04 Light Emitting Device Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012742A KR102220501B1 (en) 2014-02-04 2014-02-04 Light Emitting Device Package

Publications (2)

Publication Number Publication Date
KR20150091922A true KR20150091922A (en) 2015-08-12
KR102220501B1 KR102220501B1 (en) 2021-02-25

Family

ID=54056608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012742A KR102220501B1 (en) 2014-02-04 2014-02-04 Light Emitting Device Package

Country Status (1)

Country Link
KR (1) KR102220501B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756238B2 (en) 2018-04-27 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor light emitting device
US11515451B2 (en) 2017-09-28 2022-11-29 Seoul Viosys Co., Ltd. Light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809227B1 (en) * 2006-10-27 2008-03-05 삼성전기주식회사 Nitride based semiconductor light emitting device and method for fabricating the same
KR101171329B1 (en) * 2010-07-28 2012-08-10 서울옵토디바이스주식회사 Light emitting diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809227B1 (en) * 2006-10-27 2008-03-05 삼성전기주식회사 Nitride based semiconductor light emitting device and method for fabricating the same
KR101171329B1 (en) * 2010-07-28 2012-08-10 서울옵토디바이스주식회사 Light emitting diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515451B2 (en) 2017-09-28 2022-11-29 Seoul Viosys Co., Ltd. Light emitting device
US10756238B2 (en) 2018-04-27 2020-08-25 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Also Published As

Publication number Publication date
KR102220501B1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
KR102080778B1 (en) Light emitting device package
US9627596B2 (en) Light emitting device, light emitting device package including the device and lighting apparatus including the package
US9887324B2 (en) Light emitting device package
KR20150142327A (en) Light Emitting Device and light emitting device package
KR20150012950A (en) Light Emitting Device Package
KR20150029163A (en) Light Emitting Device
KR102170216B1 (en) Light emitting device and light emitting device package
KR102220501B1 (en) Light Emitting Device Package
KR102140273B1 (en) Light emitting device and light emitting device package including the same
KR20150029920A (en) Light Emitting Device and Light Emitting Device Package
KR102107524B1 (en) Light Emitting Device Package
KR101934000B1 (en) Light Emitting Device
US9246058B2 (en) Light emitting device
KR102107523B1 (en) Light Emitting Device Package
KR20150092478A (en) Light Emitting Device
KR102099441B1 (en) Light emittng device
KR102050057B1 (en) Light Emitting Device Package
KR20150115413A (en) Light Emitting Device
KR102080777B1 (en) Light emitting device and light emitting module including the device
KR20150092900A (en) Light Emitting Device and light emitting device package
KR20150069824A (en) Light emitting device
KR20140073352A (en) Light Emitting Device
KR20120088047A (en) Light Emitting Device
KR20150040633A (en) Light Emitting Device
KR20160001998A (en) Light Emitting Device and Light Emitting Package including the device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right