KR20150088737A

KR20150088737A - Ss 허브 및 usb 3.0 허브와 정보 처리 기기

Info

Publication number: KR20150088737A
Application number: KR1020150010828A
Authority: KR
Inventors: 겐이찌 우에다; 다다히로 와따나베; 지에 히노마
Original assignee: 르네사스 일렉트로닉스 가부시키가이샤
Priority date: 2014-01-24
Filing date: 2015-01-22
Publication date: 2015-08-03
Also published as: US20150212960A1; CN104809089A; JP2015138503A; TW201539198A

Abstract

본 발명은 USB 3.0 허브의 소비 전력을 억제함과 함께, USB 3.0 디바이스와의 상호 접속성을 높인다. SS 허브(100)의 SS 컨트롤러(110)는, 저소비 전력 스테이트에 있는 DS 포트에 의해 전송되는 데이터 전송 요구 패킷을 호스트로부터 수신했을 때에, 그 DS 포트에 U0 스테이트로 복귀시키기 위한 LFPS를 송신시키고, 전송 연기 패킷을 호스트에 송신한 후에, 스스로 생성한, 상기 데이터 전송 요구 패킷의 수신처의 디바이스가 데이터 전송에 대응 가능하게 된 것을 나타내는 전송 가능 패킷을 호스트에 송신한다. SS 컨트롤러(110)는 USB 3.0 규격에 정해진, 상기 DS 포트가 U0 스테이트로 복귀된 후에, 전송 연기 패킷을 상기 수신처의 디바이스에 송신하는 처리를 실행하지 않는다.

Description

SS 허브 및 USB 3.0 허브와 정보 처리 기기{SS HUB, USB 3.0 HUB, AND INFORMATION PROCESSING INSTRUMENT}

본 발명은, USB 3.0(USB:Universal Serial Bus) 허브, 특히 SS 허브(SS:Super Speed)에 관한 것이다.

USB 2.0과 하위 호환성을 갖는 USB 3.0(비특허문헌 1)에서는, USB 2.0의 로우 스피드(LS), 풀 스피드(FS), 하이 스피드(HS) 외에, 5Gbps의 초고속 전송이 가능해지는 슈퍼 스피드(SS)가 추가되어 있다.

도 14는 비특허문헌 1에 있어서의 Figure10-3이며, USB 3.0의 토폴로지를 나타내고 있다. 도시한 바와 같이, USB 3.0 장치(호스트, 허브, 디바이스)의 회로 블록에서는, USB 2.0의 블록(Non-Super Speed 부분)과는 별개로, SS용의 블록(Super Speed 부분)이 추가되어 있다. 예를 들어, USB 3.0 허브는 SS 허브(Super Speed Hub)와 USB 2.0 허브의 2개가 포함되어 있다.

USB 2.0과 다른 물리층을 갖는 USB 3.0의 SS는, USB 2.0의 자산을 최대한으로 활용하기 위해, 상위의 프로토콜층에 있어서의 많은 부분에서 USB 2.0을 계승하고 있고, 애플리케이션층에 있어서는 기존의 클래스 드라이버를 그대로 사용하고 있다. USB 2.0과 다른 물리층과, USB 2.0과 큰 변경이 없는 프로토콜층의 갭을 해소하기 위해, USB 3.0에서는 패킷의 프레이밍, 링크의 확립, 파워 매니지먼트 등을 담당하는 링크층이 새롭게 추가되어 있다.

도 15는 USB 3.0 장치의 계층 모델도이다. 도시한 바와 같이, USB 3.0 장치(10)는 USB 3.0에 추가된 SS 부분(30)과, USB 2.0 부분(40)과, SS 부분(30)과 USB 2.0 부분(40)에 의해 공유되는 공통 부분(20)을 구비한다. USB 2.0 부분(40)은 USB 2.0 컨트롤러(HS/FS/LS Endpoint Controller)(42), UTMI(USB 2.0 Transceiver Macrocell Interface)(44), HS/FS/LS 물리층(46)을 갖고, SS 부분(30)은 SS 컨트롤러(SS Endpoint Controller)(32), 링크층(SS Link)(34), SS 물리층(36)을 구비한다.

도 15에 있어서의 링크층(34)은, 상술한, USB 3.0에 있어서 SS를 실현하기 위해 추가된 링크층이다. SS의 링크층에서는, 몇 가지의 상태가 정의되고, 그 천이 조건이 규정되어 있다. 도 16을 참조하여, 본원 발명과 관련 있는 부분을 설명한다.

도 16은 비특허문헌 1에 있어서의 Figure7-13이며, USB 3.0에 있어서의 LTSSM(Link Training and Status State Machine)을 나타낸다.

파워 스테이트 중 U0 스테이트(통상 동작 스테이트)는 데이터 송수신 가능 상태이며, 그 스테이트에 있어서, 패킷의 송수신이 가능하다. U1 스테이트와 U2 스테이트는 저소비 전력 스테이트이며, 패킷의 송수신이 불가능하다. U1 스테이트와 U2 스테이트로부터 U0 스테이트로의 복귀는, 리커버리(Recovery) 스테이트를 경유한다.

도 17과 도 18을 참조하여, SS 허브의 Down stream 포트(이하, DS 포트)에 접속된 USB 3.0 디바이스가 저소비 전력 스테이트에 있을 때에, 호스트로부터 그 디바이스를 향하여 데이터 전송 요구 패킷을 송신한 경우에, 그 호스트, 그 SS 허브, 그 디바이스의 동작을 설명한다. 물론, 이때, 그 디바이스가 접속된 DS 포트도 저소비 전력 스테이트이다.

데이터 전송 요구 패킷은, 데이터 패킷의 전송을 요구하는 패킷 또는 패킷의 일부를 의미하고, IN 전송의 경우에는 ACK TP(ACK:Acknowledge, TP:Transaction Packet)이며, OUT 전송의 경우에는 DPH(Data Packet Header)이다. 또한, IN 전송은 호스트에 데이터 패킷을 송신하는 전송이며, OUT 전송은 호스트로부터의 데이터 패킷을 수신하는 전송이다.

이하의 설명 및 도시에 있어서, 특별한 설명이 없는 한, 단순히 「호스트」, 「허브」, 「디바이스」를 말할 때에, 「USB 3.0 호스트」, 「USB 3.0 허브」, 「USB 3.0 디바이스」를 의미한다.

도 17은 IN 전송의 경우를 나타낸다. 도시한 바와 같이, 호스트부터 디바이스에 전송 요구 패킷이 발행되면(S1), 허브는 DS 포트와 디바이스를 U0 스테이트로 복귀시키기 위한 복귀 신호 LFPS(LFPS:Low Frequency Period Signal)를 DS 포트에 송신시킴(S2)과 함께, 데이터 전송의 연기를 통지하는 전송 연기 패킷(도면 중 제1 전송 연기 패킷)을 호스트에 송신한다(S3). 그리고, DS 포트와 디바이스가 U0 스테이트로 복귀되면, 허브는 디바이스에, 데이터 전송이 연기된 것을 나타내는 전송 연기 패킷(도면 중 제2 전송 연기 패킷)을 송신한다(S4). 또한, 도 17에 있어서, LFPS를 나타내는 점선의 화살표는, 허브로부터 디바이스를 향하고 있지만, 이것은 LFPS라고 하는 저주파의 신호 교환에 의해 결과적으로 디바이스가 U0 스테이트로 복귀하는 것을 의미한다.

디바이스는, 제2 전송 연기 패킷에 따라서, 요구된 데이터 전송에 대응 가능한 것을 나타내는 전송 가능 패킷을 허브에 송신한다(S5).

상기 전송 가능 패킷은 허브에 의해 호스트에 전송되고(S6), 호스트는 전송 가능 패킷에 따라서, 스텝 S1일 때와 마찬가지의 전송 요구 패킷을 다시 발행한다(S7). 상기 전송 요구 패킷은 허브에 의해 디바이스에 전송되고(S8), 그리고, 호스트와 디바이스 사이의 데이터 패킷의 전송이 행해진다(S9, S10).

허브에 의해 행해지는 스텝 S2 내지 S4의 처리는, 이하 「전송 연기 처리」라고 말한다. 또한, 도 17은 IN 전송의 경우의 예이므로, 데이터 패킷을 제외하고, 모든 패킷은 Transaction Packet(TP)이다. USB 3.0에서는, TP는 헤더만을 갖고, 페이로드가 없다. TP의 상세에 대해서는, 후술한다.

도 18은 OUT 전송의 경우를 나타낸다. 도시한 바와 같이, 스텝 S1'에서, 호스트가 전송 요구 패킷과, 전송되는 데이터 그 자체를 포함하는 패킷을 송출한다. 그 패킷의 헤더가 전송 요구 패킷에 해당하고, 페이로드가 전송 데이터 그 자체이다.

스텝 S2는, 도 17에 있어서의 스텝 S2와 마찬가지이다. 허브는 스텝 S1'에서 수신한 DPP를 파기하고, DPH의 Deferred 비트를 "1"로 세트한 패킷을 전송 연기 패킷으로서 호스트와 디바이스에 송신한다(S3', S4'). 도 17에 있어서의 스텝 S5, S6과 마찬가지로, 디바이스는 전송 가능 패킷을 허브에 송신하고(S5), 상기 전송 패킷은 허브에 의해 호스트에 전송된다(S6). 스텝 S7'에서, 호스트는, 스텝 S1'에서 송출한 패킷과 마찬가지의 패킷을 송출하고, 허브는, 그 패킷을 디바이스에 전송한다.

도 18의 경우에 있어서, DPH인 스텝 S3', S4'의 패킷 및 스텝 S1', S7', S8'의 패킷을 제외하고, 다른 스텝의 패킷은 TP이다.

도 19는 비특허문헌 1에 있어서의 Figure8-2이며, TP의 포맷을 나타내고 있다. 도 19를 참조하여, 도 17과 도 18에 도시하는 전송 요구 패킷, 제1 전송 연기 패킷, 제2 전송 연기 패킷, 전송 가능 패킷의 내용을 설명한다.

전송 요구 패킷의 경우, 「Device Address」는 수신처의 디바이스의 어드레스이며, 「Route String」은 그 TP의 전송 경로를 나타내는 정보이다.

호스트에 보내어지는 제1 전송 연기 패킷과 디바이스에 보내어지는 제2 전송 연기 패킷은 동일한 것이며, 허브에 의해 전송 요구 패킷(TP 또는 DPH)으로부터 생성된다(OUT 전송의 경우에는, DPP가 파기된다). 구체적으로는, 허브는 전송 요구 패킷에 대해, 「Link Control Word」로 변경을 가함으로써, 전송 연기 패킷을 생성한다. 도 20을 참조하여 설명한다.

도 20은 비특허문헌 1에 있어서의 Figure8-3이며, TP에 있어서의 「Link Control Word」 부분의 포맷을 나타내고 있다. 도 20에 있어서의 「DF」(Deferred) 비트는 허브만이 세트 가능하다. 즉, 호스트로부터의 전송 요구 패킷에는, 그 DF 비트가 세트되어 있지 않다. DPH의 경우에서도 마찬가지이다.

허브는 전송 요구 패킷에 대해, 「Link Control Word」의 DF 비트를 세트함으로써, 제1 전송 연기 패킷과 제2 전송 연기 패킷을 생성한다.

전송 가능 패킷은, USB 3.0에서는 Endpoint Ready(ERDY) TP라고 불린다. 도 21에는, 그 포맷을 나타낸다. 또한, 도 21은 비특허문헌 1에 있어서의 Figure8-13이다.

전송 가능 패킷에 있어서, 「Device Address」는 송신원의 디바이스 자신의 어드레스이며, 「Sub Type」는 「ERDY」가 된다. 또한, 「NumP」에는, 그 디바이스가 전송 가능한 버퍼수이다.

Universal Serial Bus 3.0 Specification(including errata and ECNs through May 1, 2011), Revision 1.0, June 6, 2011

상술한 바와 같이, 허브의 DS 포트와, 그 DS 포트에 접속된 디바이스가 저소비 전력 스테이트(U1/U2)에 있을 때에, 호스트와 디바이스 사이에 데이터 패킷의 교환이 가능하게 될 때까지, DS 포트와 디바이스의 U0 스테이트로의 복귀와 함께, 호스트/허브/디바이스 사이에서 TP 또는 DPH의 교환이 필요하다.

1개의 시스템에 호스트, 허브, 디바이스의 메이커가 각각 다른 경우가 많이 있다. 각각의 메이커의 개발자가 USB 3.0 규격에 따라서 실장하지 않으면, 시스템이 파탄되어 버린다. 그 한편, USB 3.0 규격은 개발자의 스킬 등에 의해 세세한 부분에서의 해석이 다르게 되는 경우가 발생하고 있다.

예를 들어, USB 3.0 디바이스 중, 도 17에 도시하는 스텝 S5를 실시하지 않는 경우가 있다. 이 경우, 데드 록에 의해 USB 통신이 정지하게 되거나, 허브와 디바이스 사이의 상호 접속성으로 문제가 생긴다.

이 문제를 피하기 위해, USB 3.0 허브에서 DS 포트를 저소비 전력 스테이트로 천이시키지 않음으로써 대책을 취하고 있는 것이 존재하지만, DS 포트가 저소비 전력 스테이트로 이행한 경우, USB 3.0 허브의 소비 전력의 약 20 내지 30％를 저감할 수 있는 것을 알 수 있고, DS 포트가 저소비 전력 스테이트로 이행할 수 없으므로 USB 3.0 허브의 저전력화가 희생되어 버린다.

그 밖의 과제와 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백하게 될 것이다.

일 실시 형태는, USB 3.0 허브에 설치되는 SS 허브이며, 1개 이상의 DS 포트와, SS 컨트롤러를 갖는다. 이하에 있어서, 허브의 DS 포트에 직접 접속되어 있는 USB 3.0 장치를 「직하 장치」라고 한다. 또한, 직하 장치는, USB 3.0 허브 또는 USB 3.0 디바이스이다.

상기 SS 컨트롤러는 하류의 USB 3.0 디바이스인 수신처의 디바이스(이하 「목적 디바이스」라고 한다)에 데이터 전송을 요구하는 전송 요구 패킷을 호스트로부터 수신했을 때에, 상기 전송 요구 패킷의 하류에의 전송을 담당하는 상기 DS 포트와, 그 DS 포트에 직접 접속된 USB 3.0 장치(직하 장치)가 U1 스테이트와 U2 스테이트 중 어느 한쪽이 되는 저소비 전력 스테이트에 있을 때에, USB 3.0 규격에 정해진 처리 중 일부만과, USB 3.0 규격에 의해 정해져 있지 않은 처리를 행한다.

구체적으로는, USB 3.0 규격에 정해진 처리 중, 상기 DS 포트와 상기 직하 장치를 U0 스테이트로 복귀시키기 위한 LFPS(LFPS:Low Frequency Period Signal)를 상기 DS 포트에 송신시키는 처리와, 상기 데이터 전송의 연기를 통지하는 제1 전송 연기 패킷을 상기 호스트에 송신하는 처리를 행한다.

한편, USB 3.0 규격에 정해진 처리 중, 상기 DS 포트와 상기 직하 장치가 U0 스테이트로 복귀된 후에, 상기 데이터 전송이 연기된 것을 나타내는 제2 전송 연기 패킷을 상기 목적 디바이스에 송신하는 처리를 실행하지 않는다.

USB 3.0 규격에 의해 정해져 있지 않지만, 상기 SS 컨트롤러가 실행하는 처리는, 상기 목적 디바이스가 상기 데이터 전송에 대응 가능하게 된 것을 나타내는 전송 가능 패킷을 스스로 생성하고, 그 전송 가능 패킷을, 상기 제1 전송 연기 패킷의 후에 상기 호스트에 송신한다.

또한, 상기 실시 형태의 SS 허브를 장치나 방법으로 치환하여 표현한 것, 그SS 허브를 구비한 USB 3.0 허브, 그 USB 3.0 허브를 구비한 정보 처리 기기 등도, 본 발명의 형태로서는 유효하다.

상기 일 실시 형태에 의하면, USB 3.0 허브의 소비 전력을 억제함과 함께, USB 3.0 디바이스와의 상호 접속성을 높일 수 있다.

도 1은 제1 실시 형태에 따른 SS 허브를 도시하는 도면이다.
도 2는 도 1에 도시하는 SS 허브의 IN 전송의 동작예를 나타내는 흐름도이다.
도 3은 도 1에 도시하는 SS 허브의 OUT 전송의 동작예를 나타내는 흐름도이다.
도 4는 제2 실시 형태에 따른 SS 허브를 도시하는 도면이다.
도 5는 Set Hub Depth 리퀘스트를 도시하는 도면이다.
도 6은 Route String의 포맷을 도시하는 도면이다.
도 7은 Route String의 예를 나타내는 도면이다.
도 8는 도 4에 도시하는 SS 허브에 있어서의 판정 회로의 동작을 나타내는 흐름도이다.
도 9는 제3 실시 형태에 따른 SS 허브를 도시하는 도면이다.
도 10은 도 9에 도시하는 SS 허브의 IN 전송의 동작예를 나타내는 흐름도이다.
도 11은 도 9에 도시하는 SS 허브의 OUT 전송의 동작예를 나타내는 흐름도이다.
도 12는 제4 실시 형태에 따른 USB 시스템을 도시하는 도면이다.
도 13은 제5 실시 형태에 따른 컴파운드 디바이스를 도시하는 도면이다.
도 14는 USB 3.0의 토폴로지를 도시하는 도면이다.
도 15는 USB 3.0 장치의 계층 모델도이다.
도 16은 USB 3.0에 의해 정해진 LTSSM 상태 천이를 도시하는 도면이다.
도 17은 허브와 디바이스 사이의 파워 스테이트가 저소비 전력 스테이트일 때 호스트/허브/디바이스의 동작예를 설명하기 위한 도면이다(IN 전송의 경우).
도 18은 허브와 디바이스 사이의 파워 스테이트가 저소비 전력 스테이트일 때 호스트/허브/디바이스의 동작예를 설명하기 위한 도면이다(OUT 전송의 경우).
도 19는 TP(Transaction Packet)의 포맷이다.
도 20은 TP에 있어서의 Link Control Word의 포맷이다.
도 21은 전송 가능 패킷(ERDY TP)의 포맷이다.

설명의 명확화를 위해, 이하의 기재 및 도면은, 적절하게, 생략 및 간략화가 이루어져 있다. 또한, 각 도면에 있어서, 동일한 요소에는 동일한 부호가 첨부되어 있고, 필요에 따라서 중복 설명은 생략되어 있다. 기능 블록 사이에서 송수신되는 신호나 패킷에 대해서도, 설명하는 데 있어서 필요한 것만을 도시한다.

<제1 실시 형태>

도 1은 제1 실시 형태에 따른 SS 허브(100)를 나타낸다. SS 허브(100)는, USB 3.0 허브에 포함되는 Super Speed 허브이며, 상류의 USB 3.0 호스트 또는 USB 3.0 허브에 접속하기 위한 Up stream 포트(이하, US 포트)(101), US 포트(101)에 대응하는 링크층과 물리층의 처리를 행하는 링크/물리층(102), 하류의 USB 3.0 허브 또는 USB 3.0 디바이스에 접속하기 위한, 1개 이상의 Down stream 포트(이하, DS 포트)(103), DS 포트(103)에 대응하는 링크층과 물리층의 처리를 행하는 링크/물리층(104), Super Speed 컨트롤러(이하, SS 컨트롤러)(110)를 갖는다.

SS 컨트롤러(110)는, 도 15에 도시하는 USB 3.0 장치(10)가 허브일 때의 SS 컨트롤러(32)에 대응하고, 수신 데이터 해석 회로(112), 송신 데이터 생성 회로(114), 제어 회로(120)를 구비하고, 제어 회로(120)는 전송 가능 패킷 생성 회로(122)를 구비한다.

US 포트(101), 링크/물리층(102), DS 포트(103), 링크/물리층(104)은, 통상의 SS 허브에 있어서의 상(相)대응의 기능 블록과 마찬가지이며, 설명을 생략한다.

SS 컨트롤러(110)에 있어서, 수신 데이터 해석 회로(112)는 US 포트(101) 및 링크/물리층(102)을 경유해서 호스트로부터 수신한 전송 요구 패킷(TRP)의 경로 정보를 해석하여, 상기 전송 요구 패킷(TRP)의 하류에의 전송을 담당하는 DS 포트를 결정한다.

이때, 수신 데이터 해석 회로(112)는 결정한 상기 DS 포트의 파워 스테이트를 확인하고, 저소비 전력 스테이트의 U1 또는 U2에 있을 때에는, 상기 전송 요구 패킷(TRP)의 「DF」(Deferred) 비트를 세트함으로써 전송 연기 패킷(TDP)을 생성하여, 송신 데이터 생성 회로(114)와 제어 회로(120)에 출력한다. 또한, 각 DS 포트의 파워 스테이트는 파워 상태 모니터 신호(PSM)에 의해 링크/물리층(104)으로부터 수신 데이터 해석 회로(112)에 전달된다.

송신 데이터 생성 회로(114)는, 상기 전송 연기 패킷(TDP)을 제1 전송 연기 패킷(TDP1)으로서, 링크/물리층(102)을 개재해서 US 포트(101)부터 호스트에 송신한다.

또한, 수신 데이터 해석 회로(112)는 링크/물리층(104)에 대해, 상기에서 결정한 DS 포트가 저소비 전력 스테이트로부터 통상 동작 스테이트인 U0 스테이트로 천이하도록 파워 제어 신호(PC)를 출력한다.

링크/물리층(104)은, 상기 파워 제어 신호(PC)에 따라서, 상기 DS 포트(103)에 저주파수의 주기 신호인 LFPS를 송출시켜, 저소비 전력 스테이트로부터 U0 스테이트로 천이시킨다.

제어 회로(120)에서는, 전송 가능 패킷 생성 회로(122)는 수신 데이터 해석 회로(112)가 생성한 전송 연기 패킷(TDP)의 일부 필드의 내용을 변경해서 전송 가능 패킷(TIP)을 생성한다. 구체적으로는, Sub Type을 ERDY로 변경하고, 불필요한 필드에 대해서는 값을 0으로 한다. 또한, 전송 가능 패킷(TIP)의 「NumP」 필드에, 최소 버퍼수의 「1」을 설정한다.

제어 회로(120)는 송신 데이터 생성 회로(114)가 제1 전송 연기 패킷(TDP1)을 호스트에 송신한 후에, 전송 가능 패킷 생성 회로(122)에 의해 생성한 전송 가능 패킷(TIP)을 송신 데이터 생성 회로(114)에 출력하고, 호스트에 송신하도록 제어한다.

또한, 제어 회로(120)는, 상기 DS 포트에 전송 연기 패킷(제2 전송 연기 패킷)을 송신하지 않도록, 수신 데이터 해석부(112)에 제어 신호(CTR)를 출력한다.

도 2와 도 3은, 각각, IN 전송과 OUT 전송 시에, 상기 DS 포트(103)에 디바이스가 직접 접속되어 있는 경우에서의 SS 허브(100)의 동작을 나타내는 흐름도이다. 전술한 바와 같이, 본 명세서에 있어서, 허브의 DS 포트에 직접 접속되어 있는 USB 3.0 장치를 「직하 장치」라고 한다.

도 2와 도 17의 비교 및 도 3과 도 18의 비교로부터 알 수 있는 바와 같이, 본 실시 형태의 SS 허브(100)는 USB 3.0 규격에 의해 정해져 있는, 도 17과 도 18에 있어서의 스텝 S4(제2 전송 연기 패킷의 송신)의 처리를 실행하지 않는다. 그로 인해, 디바이스로부터 전송 가능 패킷을 수신하는(S5) 스텝도 없고, 스텝 S6A에서 호스트에 송신하는 전송 가능 패킷은 SS 허브(100)가 스스로 생성한 것이다.

본 실시 형태의 SS 허브(100)에 의하면, DS 포트와, 그 DS 포트에 접속된 디바이스가 저소비 전력 스테이트에 있을 때에, 호스트와 디바이스 사이에 데이터 패킷의 교환을 할 수 있게 될 때까지, 허브와, 직하 장치의 디바이스 사이에서 TP를 교환할 필요가 없다. 그로 인해, 디바이스가 전송 연기 패킷을 정상적으로 처리할 수 없음으로써 발생하는 상호 접속성의 문제의 발생을 방지할 수 있다.

또한, TP 교환이 불필요하게 되므로 전송 효율이 향상되어, 소비 전력이 한층 저감된다.

여기서, SS 허브(100)가 전송 가능 패킷을 호스트에 송신하는 타이밍을 생각한다.

이 타이밍이 LFPS와 제1 전송 연기 패킷의 송신 후이면 좋지만, 다양한 시점이 고안될 수 있다.

예를 들어, 호스트로부터 다시 전송 요구 패킷이 발행되었을 때에, 수신처의 디바이스(목적 디바이스)가 요구된 데이터 전송에 이미 대응할 수 있게 되어 있는 확률을 높이기 위해, DS 포트와 직하 장치가 U0으로 복귀한 시점에서 전송 가능 패킷을 호스트에 송신하면 된다. 또한, SS 허브(100)의 DS 포트에 허브가 접속되어 있고, 그 허브 아래에 목적 디바이스가 접속되는 형태가 있고, 목적 디바이스가 반드시 SS 허브(100)의 직하 장치라고는 할 수 없다.

또한, 데이터 패킷의 교환의 신속한 재개를 도모하기 위해, 예를 들어, DS 포트와 직하 장치가 리커버리 스테이트로 천이한 타이밍에서 전송 가능 패킷을 호스트에 송신하도록 해도 좋다.

또한, 제1 전송 연기 패킷을 호스트에 송신하고 나서, 설정된 소정의 시간이 경과했을 때에 전송 가능 패킷을 호스트에 송신하도록 해도 좋다.

이 소정 시간은, 전송 효율이 양호하게 되도록, 시뮬레이션이나 실기 측정 등의 방법을 통해서 얻을 수 있다.

예를 들어, 허브가 LFPS를 송신하고 나서, 디바이스가 U0 스테이트로 복귀할때 까지 걸리는 최대 시간(T1로 함)은, 디바이스는, 접속 시에 호스트에 통지하고 있다. 허브는, 이 정보를 호스트에 전송할 때에 자신 내부에도 보유한다. 호스트가 전송 가능 패킷을 받고 나서, 디바이스에 전송 요구 패킷을 재송할 때까지의 최소 시간(T2로 함)은, 호스트에 의존하지만 실기에서의 평가로 확인할 수 있으므로, 이를 허브 내의 레지스터에 설정할 수 있도록 해 둔다. 그리고, 허브가 LFPS를 송신하면, 타이머를 기동하고, 「T1-T2」의 시간이 경과했을 때에, 허브가, 스스로 생성한 전송 가능 패킷을 호스트에 송신한다.

전송 가능 패킷 생성 회로(122)가 생성하는 전송 가능 패킷의 「NumP」에 설정하는 값에 대해서도, 「1」로 고정하는 것 이외에, 예를 들어 당해 디바이스가 마지막으로 발행한 전송 가능 패킷에 포함되는 NumP의 값을 보유해 두고, 그 디바이스 대신에 전송 가능 패킷을 생성할 때에, 보유하고 있는 NumP의 값을 사용하도록 해도 좋다.

또한, 상기 디바이스가 USB 3.0의 규격에 준거하고 있는 디바이스이었던 경우, 그 디바이스는 제2 전송 연기 패킷을 수취하지 않지만, 문제는 없다. 왜냐하면, 상술한 바와 같이 조건 하에서 허브가 전송 가능 패킷을 호스트에 송신하므로, 호스트부터 디바이스에 전송 요구 패킷을 재송했을 때에는, 디바이스는 U0 스테이트로 복귀되어 패킷의 송수신이 가능한 상태로 되어 있어, U0 스테이트에 있어서의 패킷 송수신과 전혀 바뀌지 않기 때문이다.

<제2 실시 형태>

저소비 전력 스테이트에 있는 DS 포트를 경유해서 전송되도록 지정된 전송 요구 패킷의 수신처의 디바이스(목적 디바이스)가, 그 DS 포트에 직접 접속된 직하 장치가 아닌 경우에는, 제1 실시 형태를 사용해서 설명한 기술을 적용하면, 호스트가 데이터 전송 요구 패킷을 재발행하였을 때에, 목적 디바이스가 아직 U0 스테이트로 복귀되어 있지 않을 가능성이 있다. 이와 같은 것을 방지하여, 시스템의 효율을 높이기 위해, 저소비 전력 스테이트에 있는 DS 포트를 경유해서 전송되도록 지정된 전송 요구 패킷의 목적 디바이스가, 그 DS 포트의 직하 장치인지 여부를 판정하고, 목적 디바이스가 직하 장치인 것으로 판정했을 때에만, 제1 실시 형태의 기술을 적용하고, 목적 디바이스가 직하 장치가 아닐 때에는, USB 3.0 규격에 정해진 대로 전송 연기 처리를 행하는 것이 바람직하다. 이에 대해, 본 제2 실시 형태를 사용해서 설명한다. 또한, 본 제2 실시 형태에 대해서는, 제1 실시 형태와 다른 점에 대해서만 설명한다.

도 4에 도시하는 바와 같이, 본 제2 실시 형태에 따른 SS 허브(200)는, SS 허브(100)의 제어 회로(120) 대신에, 제어 회로(220)가 설치되어 있다. 제어 회로(220)는 제어 회로(120)에 대해, 판정 회로(222)가 추가되어 있다.

판정 회로(222)는, 저소비 전력 스테이트에 있는 DS 포트를 경유해서 전송되도록 지정된 전송 요구 패킷의 목적 디바이스가, 그 DS 포트의 직하 장치인지 여부를 판정하는 것이다. 제어 회로(220)는 판정 회로(222)의 판정 결과에 따라서, 목적 디바이스가 직하 장치인 경우에는, 도 2에 도시하는 전송 연기 처리가 행해지도록 제어하고, 목적 디바이스가 직하 장치가 아닌 경우에는, 도 17에 도시하는 전송 연기 처리가 행해지도록 제어한다.

본 실시 형태에 있어서, 판정 회로(222)는 SS 허브(200)의 Hub Depth와, 전송 요구 패킷에 포함되는 Route String(경로 정보)에 기초하여, 목적 디바이스가 직하 장치인지 여부를 판정한다.

Hub Depth는, 상기 허브가 호스트로부터의 몇 단째의 허브인지를 나타내는 값이며, 1단째를 나타내는 「0」으로부터 시작된다. Hub Depth는, 도 5에 도시하는 Set Hub Depth 리퀘스트로 USB 3.0 호스트로부터 USB 3.0 허브에 보내져, USB 3.0 허브 자신에 의해 보유된다. 수신 데이터 해석 회로(112)는, 그 리퀘스트를 해석하고, 보존되고, 호스트와의 접속 인식 처리 후에 갱신한다. 또한, 도 5는 비특허문헌 1의 10.14.2.9에 나타내어지는 도면이다.

도 6은 비특허문헌 1의 Figure8-24이며, 경로 정보 Route String의 포맷을 나타내고 있다. Route String은, USB 3.0 규격에 의해 정해져 있는 최대 5단분인 각 단의 USB 3.0 허브의 DS 포트 번호가 나타내어져 있고, 패킷의 통신 경로를 알 수 있게 되어 있다.

도 7은 비특허문헌 1의 Figure10-5이며, Route String의 예를 나타내고 있다. 예를 들어, 호스트로부터 3단째의 허브(Hub Depth:2)의 1번째의 DS 포트(DS Port 1)에 접속된 디바이스에 송신되는 패킷의 Route String은, 「0x00121」이 되어 있다. 이것은, 그 패킷의 전송 경로가 「1단째의 허브 1번째의 DS 포트→2번째의 허브의 2번째의 DS 포트→3번째의 허브의 1번째의 DS 포트」가 되는 것을 의미한다.

도 8은 판정 회로(222)에 의한 판정 처리를 나타내는 흐름도이다. SS 허브(200)의 Hub Depth가 4일 때, 즉, SS 허브(200)가 5단째의 허브일 때(허브 단수 N이 5일)(S100:"예"), SS 허브(200)의 DS 포트에 허브가 접속될 가능성이 없으므로, 판정 회로(222)는 수신한 모든 전송 요구 패킷에 대해, 목적 디바이스가 직하 장치인 것으로 판정한다(S102).

SS 허브(200)의 Hub Depth가 0 내지 3이며(허브 단수 N=1 내지 4), 전송 요구 패킷의 Route String에서는, 「N+1」단째의 허브에 대응하는 값이 제로인 경우에, 판정 회로(222)는, 상기 전송 요구 패킷에 대해, 목적 디바이스가 직하 장치인 것으로 판정한다(S100:"아니오", S110:"예", S102).

한편, 스텝 S110에서, 전송 요구 패킷의 Route String에서는, 「N+1」단째의 허브에 대응하는 값이 1 이상인 경우에, 판정 회로(222)는, 상기 전송 요구 패킷에 대해, 목적 디바이스가 직하 장치가 아니라고 판정한다(S100:"아니오", S110:"아니오", S112).

판정 회로(222)에 의한 판정 결과에 기초한 제어 회로(220)의 동작은, 전술한 바와 같다.

SS 허브(200)는 각 DS 포트의 파워 스테이트(각 DS 포트에 접속처의 기기의 US 포트의 파워 스테이트와 동일)를 알 수 있지만, DS 포트에 허브가 접속된 경우에는, 허브를 통하여 접속하는 전송처의 디바이스에 대한 파워 스테이트를 알 수는 없다. 그로 인해, SS 허브(100)와 같이, 호스트로부터의 전송 요구 패킷에 대해 허브 스스로 전송 가능 패킷을 송출하면, DS 포트에 접속하는 다음 단 이후의 허브라도 마찬가지로 다시, 전송 연기 패킷이 반송되어, 전송 효율이 악화될 가능성이 있다.

SS 허브(200)는 호스트로부터의 전송 요구 패킷의 목적 디바이스가 SS 허브(200)의 직하 장치인지 여부를 판단하고, 직하 장치인 것으로 판단한 경우만, 자발적으로 전송 가능 패킷을 호스트에 송출하므로, 상술한 전송 효율의 악화 문제를 방지할 수 있다.

전송 요구 패킷의 목적 디바이스가 직하 장치인지 여부의 판정은, 상술한 방법으로 한정되지는 않는다. 예를 들어, SS 허브는 자신의 DS 포트에 USB 3.0 장치(허브 또는 디바이스)가 접속되었을 때의 접속 인식(enumeration)시에서, 호스트와 그 USB 3.0 장치 사이에서 교환되는 정보 중 디바이스 구성 정보(Device Descriptor)를 취득하여, DS 포트를 대응시켜 보유해 둔다. Device Descriptor는, 그 USB 3.0 장치가 허브인지 디바이스인지를 나타내는 정보가 포함되어 있으므로, SS 허브는, 각 DS 포트에 접속되어 있는 USB 3.0 장치가 허브인지 디바이스인지를 파악할 수 있다.

따라서, 디바이스가 접속된 DS 포트에 대해서는, 전송 요구 패킷의 목적 디바이스가 직하 장치이며, 허브가 접속된 DS 포트에 대해서는, 전송 요구 패킷의 목적 디바이스가 직하 장치가 아니라고 판정한다.

또는, SS 허브는 자신의 DS 포트에 USB 3.0 장치가 접속되었을 때의 접속 인식시에서, 호스트와 그 USB 3.0 장치 사이에서 교환되는 정보 중, 호스트가 그 USB 3.0 장치에 부여한 어드레스와, DS 포트를 대응시켜 보유한다. 그리고, 전송 요구 패킷의 수신처의 어드레스가, 자신의 DS 포트에 접속된 USB 3.0 장치의 어드레스일 때에는, 상기 전송 요구 패킷의 목적 디바이스가 직하 장치이며, 전송 요구 패킷의 수신처의 어드레스가, 자신의 DS 포트에 접속된 USB 3.0 장치의 어드레스가 아닐 때에는, 상기 전송 요구 패킷의 목적 디바이스가 직하 장치가 아니라고 판정한다.

<제3 실시 형태>

도 9는 제3 실시 형태에 따른 SS 허브(300)를 나타낸다. SS 허브(300)는 제어 회로(120) 대신에 제어 회로(320)가 설치되어 있는 점을 제외하고, SS 허브(100)와 마찬가지이다.

제어 회로(320)는 수신 데이터 해석 회로(112)에 의한 제2 전송 연기 패킷(TDP2)의 송신을 저지하지 않고, 그 제2 전송 연기 패킷(TDP2)의 송신 후, 타이머(322)에 의해 시간을 카운트하고, 소정 시간이 경과해도, 목적 디바이스로부터 전송 가능 패킷이 발행되지 않는 경우에는, 스스로 생성한 전송 가능 패킷(TIP)을 호스트에 송신한다. 목적 디바이스가 발행하는 전송 가능 패킷과, 제어 회로(320)가 생성한 전송 가능 패킷(TIP)과 구별하기 위해, 목적 디바이스가 발행하는 전송 가능 패킷을 TIPA로 나타내고 있다.

도 10과 도 11은, 각각, IN 전송과 OUT 전송 시의 이 경우 흐름도를 나타내고 있다. 또한, 소정 시간이 경과하기 전에 목적 디바이스로부터 전송 가능 패킷을 수신한 경우에는, SS 허브(300)의 동작은 USB 3.0 규격에 정해진 그대로가 된다.

SS 허브(300)도, SS 허브(100)와 마찬가지로, USB 3.0 허브의 소비 전력을 억제함과 함께, USB 3.0 디바이스와의 상호 접속성을 높일 수 있다.

상술한 각 실시 형태의 SS 허브는, USB 3.0 허브에 포함되는 것이며, 이 SS 허브를 포함하는 USB 3.0 허브에 대한 도시는 생략한다. 또한, 이들 USB 3.0 허브를 내장한 정보 처리 기기도, 본 발명의 권리 범위가 된다. 정보 처리 기기의 예로서, 제4와 제5 실시 형태를 사용해서 설명한다.

<제4 실시 형태>

도 12에 도시하는 USB 시스템(400)은 퍼스널 컴퓨터의 USB 포트를 확장한 것이며, USB 3.0 허브(410)와 USB 3.0 호스트(420)를 구비한다.

USB 3.0 허브(410) 내의 Super Speed Hub는, 상술한 SS 허브(100), SS 허브(200), SS 허브(300) 중 어느 하나이며, 1개의 US 포트와, 4개의 DS 포트를 구비한다.

USB 3.0 호스트(420)는 4개의 DS 포트가 있고, 그 1개는, USB 3.0 허브(410)의 US 포트에 접속되어 있다. 그 USB 시스템(400)을 구비한 퍼스널 컴퓨터의 유저로부터 볼 때, USB 포트가 7개가 된다.

이 경우, USB 3.0 허브(410)에 있어서, USB 3.0 호스트는 1개로 특정된다. 이것은, USB 3.0 호스트의 패킷 수송신 간격의 최소 시간(전술한 T2)이 USB 3.0 호스트(420)의 성능으로서 1개의 값으로 특정할 수 있는 것을 의미한다. 그로 인해, USB 3.0 허브(410) 내의 SS 허브는 스스로 전송 가능 패킷을 생성해서 호스트에 송신하는 타이밍을 조정하고, 보다 정확하게 전송 효율을 향상시키는 것이 가능하게 된다. 또한, 이 타이밍의 값을 레지스터가 아니라 고정값으로서 가짐으로써, 제어 회로의 회로 규모를 작게 하는 것이 가능하다.

<제5 실시 형태>

도 13은 제5 실시 형태에 따른 컴파운드 디바이스(500)를 도시한다. 컴파운드 디바이스(500)는 USB 3.0 허브(510)와 USB 3.0 디바이스(520)를 구비한다.

USB 3.0 허브(510) 내의 Super Speed Hub는, 상술한 SS 허브(100), SS 허브(200), SS 허브(300) 중 어느 1개이며, 1개의 US 포트와, 4개의 DS 포트를 구비한다.

USB 3.0 디바이스(520)는 디스플레이나 키보드 등의 주변 기기 디바이스이며, US 포트를 갖는다. 그 US 포트는 USB 3.0 허브(510)의 1개의 DS 포트에 접속되어 있다.

이와 같은 컴파운드 디바이스의 경우, USB 3.0 허브(510)에 상시 접속하는 디바이스가 USB 3.0 디바이스(520)이며, 그 시간 T1(U1/U2로부터의 U0으로의 복귀에 걸리는 최대 시간)을 특정할 수 있다. 그로 인해, 제4 실시 형태의 USB 시스템(400)과 마찬가지로, 보다 정확하게 전송 효율을 높일 수 있다.

이상, 본 발명자에 의해 이루어진 발명을 실시 형태에 기초하여 구체적으로 설명했지만, 본 발명은 이미 설명한 실시 형태로 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능한 것은 물론이다.

예를 들어, 본 발명은 USB 3.0으로 한정되지 않고, USB 3.1 등, USB 3.0에 의해 규정된 것과 마찬가지의 전송 연기 처리가 행해지는 USB 시스템에 있어서의 허브에도 적용할 수 있다.

10 : USB 3.0 장치
20 : 공통 부분
30 : SS 부분
32 : SS 컨트롤러
34 : 링크층
36 : SS 물리층
40 : USB 2.0 부분
42 : USB 2.0 컨트롤러
44 : UTMI
46 : HS/FS/LS 물리층
100 : SS 허브
101 : US 포트
102 : 링크/물리층
103 : DS 포트
104 : 링크/물리층
110 : SS 컨트롤러
112 : 수신 데이터 해석 회로
114 : 송신 데이터 생성 회로
120 : 제어 회로
122 : 전송 가능 패킷 생성 회로
200 : SS 허브
220 : 제어 회로
222 : 판정 회로
300 : SS 허브
320 : 제어 회로
322 : 타이머
400 : USB 시스템
410 : USB 3.0 허브
420 : USB 3.0 호스트
500h : 컴파운드 디바이스
510 : USB 3.0 허브
520 : USB 3.0 디바이스
R : 제어 신호(CT)
C : 파워 제어 신호(P)
M : 파워 상태 모니터 신호(PS)
TRP : 전송 요구 패킷
TIP : 전송 가능 패킷
TDP : 전송 연기 패킷
1 : 제1 전송 연기 패킷(TDP)
2 : 제2 전송 연기 패킷(TDP)
A : 전송 가능 패킷(TIP)

Claims

USB 허브(USB:Universal Serial Bus)에 설치되는 SS 허브(SS:Super Speed)로서,
1개 이상의 DS 포트와,
SS 컨트롤러를 갖고,
상기 SS 컨트롤러는,
하류의 USB 디바이스인 목적 디바이스에 데이터 전송을 요구하는 전송 요구 패킷을 호스트로부터 수신했을 때에, 상기 전송 요구 패킷의 하류에의 전송을 담당하는 상기 DS 포트와, 그 DS 포트에 직접 접속된 USB 장치인 직하 장치가 저소비 전력 스테이트에 있을 때에,
상기 DS 포트와 상기 직하 장치에 데이터 송수신 가능 상태로 복귀시키기 위한 복귀 신호를 상기 DS 포트에 송신시키고, 상기 데이터 전송의 연기를 통지하는 제1 전송 연기 패킷을 상기 호스트에 송신한 후에, 스스로 생성한, 상기 목적 디바이스가 상기 데이터 전송에 대응 가능하게 된 것을 나타내는 전송 가능 패킷을 상기 호스트에 송신하고,
USB 규격에 정해진, 상기 DS 포트와 상기 직하 장치가 데이터 송수신 가능 상태로 복귀된 후에, 상기 데이터 전송이 연기된 것을 나타내는 제2 전송 연기 패킷을 상기 목적 디바이스에 송신하는 처리를 실행하지 않는, SS 허브.
제1항에 있어서,
상기 SS 컨트롤러는,
상기 전송 요구 패킷으로부터 상기 전송 가능 패킷을 생성하고, 그 전송 가능 패킷에 있어서의 NumP를 「1」로 설정하는, SS 허브.
제1항 또는 제2항에 있어서,
상기 SS 컨트롤러는,
상기 전송 요구 패킷을 상기 호스트로부터 수신했을 때에 상기 직하 장치가 저소비 전력 스테이트에 있을 때에,
상기 목적 디바이스가 상기 직하 장치인지 여부를 판정하고, 상기 목적 디바이스가 상기 직하 장치가 아니라고 판정한 경우에, USB 규격에 정해진 대로 처리를 행하는, SS 허브.
제3항에 있어서,
상기 SS 컨트롤러는,
상기 SS 허브의 Hub Depth와, 상기 전송 요구 패킷에 포함되는 Route String에 기초하여, 상기 목적 디바이스가 상기 직하 장치인지 여부를 판정하는, SS 허브.
제4항에 있어서,
상기 SS 컨트롤러는,
상기 SS 허브의 Hub Depth가 USB 규격에 의해 정해진 최하단을 나타낼 때에, 상기 목적 디바이스가 상기 직하 장치인 것으로 판단하는, SS 허브.
제3항에 있어서,
상기 SS 컨트롤러는,
상기 SS 허브의 모든 DS 포트의 상기 직하 장치에 대해, 그 직하 장치가 허브인지 디바이스인지를 나타낼 수 있는 Device Descriptor를 보유하고,
상기 전송 요구 패킷의 하류에의 전송을 담당하는 상기 DS 포트의 상기 직하 장치가 디바이스일 때에, 상기 목적 디바이스가 상기 직하 장치인 것으로 판정하는, SS 허브.
제3항에 있어서,
상기 SS 컨트롤러는,
상기 SS 허브의 모든 DS 포트의 상기 직하 장치의 Device Address를 보유하고,
상기 전송 요구 패킷의 수신처의 Device Address와, 그 전송 요구 패킷의 하류에의 전송을 담당하는 상기 DS 포트의 상기 직하 장치의 Device Address가 일치하는지 여부에 따라서, 상기 목적 디바이스가 상기 직하 장치인지 여부를 판정하는, SS 허브.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 SS 컨트롤러는,
상기 직하 장치가 리커버리 스테이트로 천이했을 때에 상기 전송 가능 패킷을 상기 호스트에 송신하는, SS 허브.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 SS 컨트롤러는,
상기 제1 전송 연기 패킷을 상기 호스트에 송신하고 나서, 설정된 소정의 시간이 경과했을 때에 상기 전송 가능 패킷을 상기 호스트에 송신하는, SS 허브.
USB 허브(USB:Universal Serial Bus)에 설치되는 SS 허브(SS:Super Speed)로서,
1개 이상의 DS 포트와,
SS 컨트롤러를 갖고,
상기 SS 컨트롤러는,
하류의 USB 디바이스인 목적 디바이스에 데이터 전송을 요구하는 전송 요구 패킷을 호스트로부터 수신했을 때에, 상기 전송 요구 패킷의 하류에의 전송을 담당하는 상기 DS 포트와, 그 DS 포트에 직접 접속된 USB 장치인 직하 장치가 저소비 전력 스테이트에 있을 때에,
상기 DS 포트와 상기 직하 장치에 데이터 송수신 가능 상태로 복귀시키기 위한 복귀 신호를 상기 DS 포트에 송신시키고, 상기 데이터 전송의 연기를 통지하는 제1 전송 연기 패킷을 상기 호스트에 송신함과 함께, 상기 DS 포트와 상기 직하 장치가 데이터 송수신 가능 상태로 복귀된 후에, 상기 데이터 전송이 연기된 것을 나타내는 제2 전송 연기 패킷을 상기 목적 디바이스에 송신하고,
그 후, 미리 설정된 소정의 시간이 경과해도, 상기 목적 디바이스가 상기 데이터 전송에 대응 가능하게 된 것을 나타내는 전송 가능 패킷을 상기 목적 디바이스로부터 수신하지 않는 경우에, 스스로 상기 전송 가능 패킷을 생성해서 상기 호스트에 송신하는, SS 허브.
제1항 내지 제10항 중 어느 한 항에 기재된 SS 허브를 구비하는 USB 허브.
제11항에 기재된 USB 허브가 내장된 정보 처리 기기.
적어도 1개의 USB 주변 장치와의 데이터의 송수신을 하는 다운 스트림 포트와,
USB 호스트 장치와의 데이터의 송수신을 하는 업 스트림 포트와,
상기 USB 호스트 장치로부터 데이터 전송 요구 패킷을 수신하고, 데이터 전송 요구처인 USB 주변 장치에 대해 상기 다운 스트림 포트를 통하여 데이터 전송을 지시하는 컨트롤러를 구비하고,
상기 컨트롤러는,
상기 데이터 전송 요구 패킷을 수신했을 때에, 상기 데이터 전송 요구처의 USB 주변 장치 및 상기 USB 주변 장치에 대응하는 다운 스트림 포트가 저소비 전력 상태인 경우에는,
상기 USB 주변 장치 및 상기 대응하는 다운 스트림 포트에 대해 복귀 제어 신호를 송신하고, 상기 USB 호스트 장치에 상기 업 스트림 포트를 통하여 제1 전송 연기 패킷을 송신한 후, 상기 제1 전송 연기 패킷에 기초하여, 상기 USB 주변 장치가 데이터 전송에 대응 가능한 것을 나타내는 제1 전송 가능 패킷을 생성하여 상기 USB 호스트 장치에 송신하는 것을 특징으로 하는 USB 허브 장치.
제13항에 있어서,
상기 컨트롤러는, 상기 USB 주변 장치로부터 송신되는 제2 전송 가능 패킷의 수신에 관계없이 상기 제1 전송 가능 패킷을 생성하여 상기 USB 호스트 장치에 송신하는 것을 특징으로 하는 USB 허브 장치.
제13항에 있어서,
상기 컨트롤러는, 상기 USB 주변 회로 및 상기 대응하는 다운 스트림 포트가 상기 복귀 제어 신호에 따라서 데이터 송수신 가능 상태로 된 후, 상기 제1 전송 가능 패킷을 상기 USB 호스트 장치에 송신하는 것을 특징으로 하는 USB 허브 장치.
제13항에 있어서,
상기 컨트롤러는, 상기 USB 주변 회로 및 상기 대응하는 다운 스트림 포트가 상기 복귀 제어 신호에 따라서 데이터 송수신 가능 상태로 된 후, 데이터 전송이 연기되어 있는 것을 나타내는 제2 전송 연기 패킷을 상기 USB 주변 장치에 대해 송신하지 않는 것을 특징으로 하는 USB 허브 장치.