CN104809089A - Ss集线器、usb3.0集线器和信息处理仪器 - Google Patents

Ss集线器、usb3.0集线器和信息处理仪器 Download PDF

Info

Publication number
CN104809089A
CN104809089A CN201510036142.8A CN201510036142A CN104809089A CN 104809089 A CN104809089 A CN 104809089A CN 201510036142 A CN201510036142 A CN 201510036142A CN 104809089 A CN104809089 A CN 104809089A
Authority
CN
China
Prior art keywords
hub
grouping
usb
port
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510036142.8A
Other languages
English (en)
Inventor
上田显一
渡部忠洋
日野间知惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104809089A publication Critical patent/CN104809089A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/4045Coupling between buses using bus bridges where the bus bridge performs an extender function
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Power Sources (AREA)

Abstract

本发明的各个实施例涉及SS集线器、USB3.0集线器和信息处理仪器。USB3.0集线器的功耗得以降低,并且USB3.0集线器与USB3.0装置之间的互连得以改进。在从主机接收到由在低功耗状态下的DS端口传送的数据传送请求分组时,SS集线器的SS控制器使DS端口发送LFPS,用于使数据传送请求分组的目标装置返回到U0状态,以及在将传送延期分组发送向主机之后将传送可行分组发送向主机,该传送可行分组由SS控制器自身生成并且示出目标装置已经准备好应对数据传送。SS控制器不执行USB3.0中规定的处理,以及其中在DS端口返回到U0状态之后传送延期分组被发送向目标装置。

Description

SS集线器、USB3.0集线器和信息处理仪器
相关申请的交叉引用
2014年1月24日提交的日本专利申请2014-011379号的公开的包括说明书、附图和摘要的全文以引用的方式全部并入本文。
技术领域
本发明涉及USB(通用串行总线)3.0集线器,以及更加具体地涉及一种SS(超速)集线器。
背景技术
具有与USB 2.0的向后兼容性的USB 3.0(参考非专利文献1)具有超速(SS,Super Speed)模式的传送速率,这使得USB 3.0除了执行USB 2.0具有的低速(LS)模式、全速(FS)模式和高速(HS)模式的传送速率之外,还能够执行超高速传送。
图14是在非专利文献1中示出的图10-3,并且示出了USB 3.0的拓扑结构。如图14所示,用于SS(超速)部的块分别被添加至USB 3.0设备(主机、集线器和装置)的电路块,同时USB 2.0(非超速部)的块也分别被安装在USB 3.0设备的电路块中。例如,USB3.0集线器包括两个集线器,即,SS(超速)集线器和USB 2.0集线器。
USB 3.0具有与USB 2.0的物理层不同的物理层,USB 3.0的SS部从USB 2.0继承了更高级别协议层的许多部分以便最大化地利用USB 2.0的资源,并且使用现有的类驱动,使用方式如同这些类驱动在应用层中一样。为了弥合在与USB 2.0的物理层不同的物理层和与USB的协议层2.0无太大不同的协议层之间的差距,将负责分组成帧(packet framing)、链路建立、功率管理等的新链路层添加至USB 3.0。
图15是USB 3.0设备的层次模型图。如图15所示,USB 3.0设备10包括依据USB 3.0添加的SS部30、USB 2.0部40、以及由SS部30和USB 2.0部40共享的公共部20。USB 2.0部40包括,USB 2.0控制器(HS/FS/LS端点控制器)42、UTMI(USB 2.0收发器宏单元接口)44、以及HS/FS/LS物理层46;而SS部30包括,SS控制器(SS端点控制器)32、链路层(SS链路)34、以及SS物理层36。
在图15中的链路层34是为了在USB 3.0中实现SS模式而添加的链路层。在SS链路层中定义了一些状态并且规定了状态的转变条件。将参考图16对与本发明有关的部分进行阐释。
图16是在非专利文献1中的图7-13,并且描绘了在USB 3.0中的LTSSM(链路训练与状况状态机)。
在功率状态中,U0状态(正常运行状态)是可以发送或者接收数据的状态,并且在该状态下可以执行分组(packet)的发送/接收。U1状态和U2状态是低功耗状态,并且不可以执行分组的发送/接收。经由恢复(Recovery)状态执行从U1状态或者从U2状态返回到U0状态。
将参考图17和图18来阐释,在装置处于低功耗状态下时、主机将数据传送请求分组(data transfer request packet)发送向连接至SS集线器的下游端口(下文称为DS端口)的USB 3.0装置的情况下,主机、SS集线器和装置的操作。在这种情况下,不言自明的是,装置所连接的DS端口也处于低功耗状态下。
数据传送请求分组意指请求传送数据分组或者部分数据分组的分组。在IN传送的情况下,数据传送请求分组是ACK TP(确认处理分组(Acknowledge Transaction Packet),而在OUT传送的情况下,数据传送请求分组是DPH(数据分组报头(Data Packet Header))。IN传送是将数据分组发送向主机的传送,而OUT传送是从主机发送数据分组的传送。
在以下说明和附图中,“主机”、“集线器”和“装置”分别指“USB 3.0主机”、“USB 3.0集线器”和“USB 3.0装置”,除非另有规定。
图17示出了IN传送的情况。如图17所示,当主机向装置发出传送请求分组时(在步骤S1中),集线器使DS端口发送返回信号LFPS(低频周期信号(Low Frequency Period Signal))用于使DS端口和装置返回到U0状态(在步骤S2中),并且同时,集线器将传送延期分组(transfer deferment packet)(在图17中的第一传送延期分组)发送向主机(在步骤S3中),该传延期分组将对数据传送的延期通知给主机。随后,在DS端口和装置返回到U0状态之后,集线器将传送延期分组(在图17中的第二传送延期分组)发送向装置(在步骤S4中),该传送延期分组示出了数据传送的延期。此处,示出了LFPS的虚线箭头从集线器行进至装置,并且这意味着通过低频信号(即,LFPS)的发送/接收装置最终返回到U0状态。
响应于第二传送延期分组,装置将传送可行分组(transfer enablepacket)发送向集线器(在步骤S5中),指示装置准备好应对(correspond)所请求的数据传送。
通过集线器将传送可行分组传送向主机(在步骤S6中);以及如步骤S1的情况一样地,主机响应于传送可行分组而再次发出传送请求分组(在步骤S7中)。通过集线器将传送请求分组传送向装置(在步骤S8中),以及随后将数据分组从装置发送向主机(在步骤S9和步骤S10中)。
在下文中,在步骤S2至步骤S4中通过集线器执行的处理将统称为“传送延期处理”。此处,由于图17示出的是IN传送的示例,所以除了数据分组之外的所有分组都是处理分组(TransactionPacket)(TP)。在USB 3.0中,TP仅仅具有一个报头,并且不具有有效负载。稍后将对TP的细节进行描述。
图18示出了OUT传送的情况。如图18所示,在步骤S1'中,由主机发送包括传送请求分组和自身需要被发送的数据的分组。分组的报头对应于传送请求分组,而分组的有效负载对应于传送数据自身。
步骤S2与在图17中示出的步骤S2相同。集线器丢弃集线器在步骤S1'中接收到的分组的DDP,并且将分组的DPH的延期位(Deferred bit)设置为“1”,然后集线器将修改的分组作为传送延期分组发送向主机和装置(在步骤S3'和步骤S4'中)。如在图17中的步骤S5和步骤S6的情况一样,装置将传送可行分组发送向集线器(在步骤S5中),以及通过集线器将传送可行分组传送向主机(在步骤S6中)。在步骤S7'中,主机将与在步骤S1'中发送的分组相似的分组发送向集线器,并且由集线器将分组传送向装置。
在图18中示出的情况中,除了作为在步骤S3'和S4'中的DPH的分组和在步骤S1'、步骤S7'和步骤S8'中的分组之外,所有分组均是TP。
图19是在非专利文献1中示出的图8-2,并且示出了TP的格式。将参考图19来描述,在图17和图18中示出的传送请求分组、第一传送延期分组、第二传送延期分组和传送可行分组的内容。
在传送请求分组的情况下,“Device Address(装置地址)”是目标装置的地址,而“Route String(路径字符串)”是指示TP的传送路径的信息。
发送向主机的第一传送延期分组和发送向装置的第二传送延期分组彼此相等,并且它们从传送请求分组(从TP或者DPH)生成。在OUT传送的情况下,丢弃DPP。具体而言,集线器通过修改传送请求分组的“Link Control Word(链路控制字)”来生成传送延期分组。将参考图20对其进行阐释。
图20是在非专利文献1中示出的图8-3,并且示出了TP的“LinkControl Word”的格式。在图20中示出的“DF(Deferred)”位可以仅由集线器来设置。换言之,在从主机发送来的传送请求分组中未设置DF位。在DPH的情况下,未按照相似的方式设置DF位。
集线器通过设置传送请求分组的“Link Control Word”的DF位来生成第一传送延期分组和第二传送延期分组。
在USB 3.0中,传送可行分组称为Endpoint Ready(端点就绪)(ERDY)TP。图21示出了Endpoint Ready(ERDY)TP的格式。此处,图21是在非专利文献1中示出的图8-13。
在传送可行分组中,将“Device Address”设置为源装置自身的地址,而将“Sub Type”设置为“ERDY”。另外,将“NumP”设置为装置可以发送的缓冲器的数量。
专利文献1:2011年6月6日的通用串行总线3.0规范(包括2011年5月1日通过的勘误表和ECN)修订本1.0。
发明内容
如上所描述的,如果集线器的DS端口和连接至DS端口的装置均处于低功耗状态下(在U1状态或者U2状态下),那么DS端口和装置都必须返回到U0状态,以及同时,必须在主机、集线器和装置之间交换TP和DPH直到可以在DS端口与装置之间交换数据分组为止。
在系统中的主机、集线器和装置由不同的制造商单独制成不足为奇。在这种情况下,除非每个制造商的开发商遵照USB 3.0规范开发他们的产品,否则系统会发生故障。另一方面,单独的开发商基于自己的技能对USB 3.0规范的细节做出不同的解释有时会发生。
例如,存在一些USB 3.0装置,在这些装置中,不执行在图17中示出的步骤S5。在这种情况下,在集线器与装置之间会出现互连的问题,诸如USB通信由于死锁而停止。
虽然已经采取了某些措施以防止USB 3.0的DS端口转变为低功耗状态的方式来避免这个问题,但是已经发现,如果USB 3.0的DS端口转变为低功耗状态,那么可以将USB 3.0集线器的功耗减少大约20%至30%,结果,防止DS端口转变为低功耗状态使得不可能实现低功耗型USB 3.0集线器。
在下文中将根据本说明书的说明和对应附图对相关领域的其他问题和本发明的新特征进行披露。
本发明的另一方面是一种安装在USB 3.0集线器中的SS集线器,并且该SS集线器包括一个或者多个DS端口和SS控制器。在下文中,将直接连接至SS集线器的DS端口的USB 3.0设备称为“直接在下型设备”。此处,USB 3.0集线器和USB 3.0装置均是直接在下型设备。
当SS控制器从主机接收到请求作为下游USB 3.0装置(在下文中称为“对象装置”)的目标装置发送数据的传送请求分组时,如果在一个或者多个DS端口中向下游发送传送请求分组的DS端口和直接连接至DS端口(在下文中称为直接在下型设备)的USB 3.0设备均处于低功耗状态下,即,在U1状态或者在U2状态下,那么SS控制器仅仅执行USB 3.0规范规定的一部分处理和USB 3.0规范未规定的处理。
具体而言,SS控制器执行用于使DS端口发送LFPS(低频周期信号)用于使DS端口和直接在下型设备返回到U0状态的处理和用于将数据传送的延期通知主机的第一传送延期分组发送向主机的处理。
另一方面,在DS端口和直接在下型设备返回到U0状态之后,SS控制器不执行在USB 3.0中规定的处理中的将指示数据发送的延期的第二传送延期分组发送向对象装置的处理。
在USB 3.0中未规定的但是由SS控制器执行的处理是由SS控制器自身生成指示对象装置已经准备好应对数据传送的传送可行分组并且在第一传送延期分组之后将传送可行分组发送向主机的处理。
此外,用装置或者方法代替根据本发明的上面方面的SS集线器的硬件或者软件、包括SS集线器的USB 3.0集线器、以及包括USB3.0集线器的信息处理仪器等也有如本发明的其他方面的功能。
根据本发明的上面方面,可以抑制USB 3.0的功耗,以及同时,可以增强在USB 3.0集线器和USB 3.0装置之间的互连。
附图说明
图1是示出了根据本发明的第一实施例的SS集线器的框图。
图2是示出了在图1中示出的SS集线器的IN传送操作的示例的流程图。
图3是示出了在图1中示出的SS集线器的OUT传送操作的示例的流程图。
图4是示出了根据本发明的第二实施例的SS集线器的框图。
图5是Set Hub Depth(设置集线器深度)请求的示意图。
图6是示出了Route String的格式的示意图。
图7是示出了Route String的示例的示意图。
图8是示出了在图4中示出的SS集线器的判断电路的操作的流程图。
图9是示出了根据本发明的第三实施例的SS集线器的框图。
图10是示出了在图9中示出的SS集线器的IN传送操作的示例的流程图。
图11是示出了在图9中示出的SS集线器的OUT传送操作的示例的流程图。
图12是示出了根据本发明的第四实施例的USB系统的框图。
图13是示出了根据本发明的第五实施例的复合装置的框图。
图14是示出了USB 3.0的拓扑结构的示意图。
图15是USB 3.0设备的层次模型图。
图16是示出了在USB 3.0中规定的LTSSM状态转变的示意图。
图17是用于阐释当在集线器与装置之间的功率状态处于低功耗状态下时(在IN传送的情况中)的主机、集线器和装置的操作的示例的示意图。
图18是用于阐释当在集线器与装置之间的功率状态处于低功耗状态下时(在OUT传送的情况中)的主机、集线器和装置的操作的示例的示意图。
图19是TP(处理分组)的格式。
图20是TP的Link Control Word的格式。
图21是传送可行分组(ERDY TP)的格式。
具体实施方式
出于清楚阐释起见,将酌情省略或者简化以下说明和附图。另外,在所附附图中的相同元件用相同附图标记标示,因此将省略对其的冗余阐释。也仅在出于阐释需要的时候,以图解的方式示出在功能块之间发送或者接收的信号和分组。
<第一实施例>
图1是示出了根据本发明的第一实施例的SS集线器100的框图。SS集线器100是包括在USB 3.0集线器中的超速集线器,并且包括:上游端口101(下文称为US端口101),其用于供SS集线器100连接至上游USB 3.0主机或者连接至USB 3.0集线器;链路/物理层102,其执行用于与US端口101相对应的链路层和物理层的处理;一个或者多个下游端口103(后文称为一个或者多个DS端口103),每个DS端口用于供SS集线器100连接至下游USB 3.0集线器或者连接至USB 3.0装置);链路/物理层104,其执行用于与一个或者多个DS端口103中的每一个相对应的链路层和物理层的处理;以及超速控制器110(后文称为SS控制器)。
在图15中示出的USB 3.0设备10为集线器的情况下,SS控制器110与SS控制器32相对应,并且包括接收数据分析电路112、发送数据发生电路114和控制电路120。控制电路120包括传送可行分组发生电路122。
US端口101、链路/物理层102、一个或者多个DS端口103、和链路/物理层104,分别与在常规SS集线器中的相应功能块相同,因此将省略对其的阐释。
在SS控制器110中,接收数据分析电路112对经由US端口101和链路/物理层102从主机发送来的传送请求分组TRP的路径信息进行分析,并且在该一个或者多个DS端口之中确定负责向下游传送传送请求分组TRP的DS端口。
此时,接收数据分析电路112检查确定的DS端口的功率状态,以及如果确定的DS端口处于低功耗状态,即处于U1状态或者U2状态,那么接收数据分析电路112通过设置传送请求分组TRP的“DF(延期)”位来生成传送延期分组TDP,并且将传送延期分组TDP输出至发送数据发生电路114和控制电路120。另外,通过使用功率状态监测信号PSM,来将每个DS端口的功率状态从链路/物理层104传递至接收数据分析电路112。
发送数据发生电路114经由链路/物理层102将传送延期分组TDP作为第一传送延期分组TDP1从US端口101发送向主机。
另外,接收数据分析电路112向链路/物理层104输出功率控制信号PC,从而使确定的DS端口从低功耗状态转至作为正常运行状态的U0状态。
链路/物理层104响应于上面的功率控制信号PC,使上面的DS端口103发送作为低频信号的LFPS,从而使确定的DS端口从低功耗状态转至U0状态。
在控制电路120中,传送可行分组发生电路122通过改变由接收数据分析电路112生成的传送延期分组TDP的一些字段的内容,来生成传送可行分组TIP。具体而言,将字段Sub Type的内容改变为ERDY,以及将不必要的字段的值设置为“0”。进一步地,将传送可行分组TIP的“NumP”字段设置为最小缓冲数“1”。
控制电路120在发送数据发生电路114将第一传送延期分组TDP1发送向主机之后,将由传送可行分组发生电路122生成的传送可行分组TIP输出至发送数据发生电路114,以及然后控制电路120控制发送数据发生电路114将传送可行分组TIP发送向主机。
另外,控制电路120向接收数据分析电路112输出控制信号CTR,以免接收数据分析电路112需要向DS端口发送传送延期分组(第二传送延期分组)。
图2是示出了在IN传送中、在装置直接连接至DS端口103的情况下的SS集线器100的操作的流程图,以及图3是在OUT传送中、在装置直接连接至DS端口103的情况下的SS集线器100的操作的流程图。如上面提及的,直接连接至集线器的DS端口的USB 3.0设备称为“直接在下型(directly-beneath type)设备”。
如通过将图2与图7进行比较或者将图3与图18进行比较而显然的,本实施例的SS集线器100不执行在图17或者图18中的步骤S4或者步骤S4’(发送第二传送延期分组),虽然步骤4或者步骤4’是USB 3.0规范所规定的。因此,SS集线器100也不执行从装置接收传送可行分组的步骤(步骤S5),并且在步骤S6A中SS集线器100向主机发送的传送可行分组是由SS集线器自身生成的传送可行分组。
根据本实施例的SS集线器100,从DS端口和连接至DS端口的装置均处于低功耗状态下的时候、到可以在主机与作为直接在下型设备的装置之间交换数据分组的时候的时段期间,不必在集线器与装置之间交换任何TP。因此,可以防止发生由装置无法正常处理传送延期分组这一故障所引起的互连问题。进一步地,由于不需要交换TP,所以提高了传送的效率,以及更加减小了功耗。
此处,考虑SS集线器将传送可行分组发送向主机的定时。理想的是该定时应该在发送了LFPS和第一传送延期分组之后到来,从各种观点来看,存在许多技巧。
例如,为了增加当主机再次发出传送请求分组时、目标装置(对象装置)已经准备好应对所请求的数据传送的概率,可想而知的是,传送可行分组在DS端口和直接在下型设备返回到U0状态的时候被发送向主机。此处,由于可能会存在这样的配置,其中集线器连接至SS集线器的DS端口并且对象装置连接在集线器之下,所以对象装置并不一定是SS集线器100的直接在下型设备。
作为替代方案,为了迅速地执行数据分组的交换,可想而知的是,例如,传送可行分组在DS端口和直接在下型设备返回到恢复状态的时候被发送向主机。
进一步地,同样可想而知的是,在将第一发送延期分组发送向主机之后过去预定时间的时候,将传送可行分组发送向主机。
可以通过使用诸如仿真或者实际仪器测量等技术,来获得该预定时间,从而传送的效率可能得到提高。
例如,从集线器发送LEPS的时候到装置返回到U0状态的时候的最大时间(称为T1),已经在装置连接至主机时,由装置传递至了主机。当集线器传送该信息至主机时,集线器将该信息保留在自身内部。从主机接收到传送可行分组的时候到主机再次发送传送请求分组的时候的最小时间(称为T2),取决于主机的能力。然而,由于可以通过使用实际仪器的估计来检查该最小时间,所以有必要将该检查后的最小时间记录在集线器中的寄存器中。当集线器发送LFPS时,定时器自动开始,以及在过去时间“T1-T2”之后,集线器将由集线器自身生成的传送可行分组发送向主机。
对于由传送可行分组发生电路122生成的传送可行分组的“NumP”需要设置的值,可想而知的是,在由装置最后发出的传送可行分组中包括的NumP值被保留,并且当传送可行分组发生电路122代替装置发出传送可行分组时,使用保留的NumP值而不是固定值“1”作为传送可行分组的“NumP”需要设置的值。
此处,如果装置是与USB 3.0规范兼容的装置,那么装置不接收第二传送延期分组,但是没有问题。原因在于,由于集线器在上面提及的条件下发送传送可行分组,所以装置已经处于U0状态下并且准备好在主机再次向装置发送传送请求分组时发送或者接收分组,从而该情况与从开始就在U0状态下发送或者接收分组的情况恰好相同。
<第二实施例>
在被指定为经由处于低功耗状态下的DS端口传送的传送请求分组的目标装置(对象装置)不为直接连接至DS端口的直接在下型设备的情况下,如果使用第一实施例所阐释的技术适用,那么存在当主机再次发出传送请求分组时对象装置尚未返回到U0状态的可能性。为了防止这种事情发生以及为了提高系统的效率,判断被指定为经由处于低功耗状态下的DS端口传送的传送请求分组的对象装置是否为DS端口的直接在下型设备,以及理想的是,仅在对象装置是DS端口的直接在下型设备时,应该适用第一实施例的技术,而如果对象装置不是DS端口的直接在下型设备,应该如USB 3.0规范所规定的来执行传送延期处理。将使用第二实施例对该方法进行阐释。后文仅对第二实施例与第一实施例的不同点进行阐释。
如图4所示,根据第二实施例的SS集线器200包括控制电路220,代替了SS集线器100的控制电路120。控制电路220是包括控制电路120和添加至控制电路120的判断电路222的电路。
判断电路222是用于判断被指定为经由处于低功耗状态下的DS端口传送的传送请求分组的对象装置是否为DS端口的直接在下型设备的电路。参考判断电路222的判断结果,如果对象装置为直接在下型设备,那么控制电路220控制执行在图2中示出的传送延期处理,而如果对象装置不为直接在下型设备,那么控制电路220控制执行在图17中示出的传送延期处理。
在本实施例中,判断电路222基于SS集线器200中的Hub Depth(集线器深度)和包括在传送请求分组内的Route String(路径字符串),来判断对象装置是否为直接在下型设备。
Hub Depth是表示当自主机算起集线器所在层(tier)的序数的值,以及“0”表示集线器位于第一层中,“1”表示集线器位于第二层中,以此类推。通过使用Set Hub Depth请求来将Hub Depth从USB 3.0主机发送向USB 3.0集线器,并且由USB 3.0集线器自身保留。接收数据分析电路112对该请求进行分析,保留分析结果,并且在与主机的连接检查处理完成之后执行更新。此处,图5是在非专利文献1的第10.14.2.9节中示出的图。
图6是在非专利文献1中示出的图8-24,并且示出了路径信息Route String的格式。Route String示出了在各单独层中的USB 3.0集线器的DS端口号。最大层数为五层,由USB 3.0规范规定,并且可以从Route String知道分组的通信路径。
图7是在非专利文献1中示出的图10-5,并且示出了Route String的示例。例如,向连接至自主机算起第三层(Hub Depth为2)的集线器的第一DS端口(DS Port 1)的装置发送的分组的Route String为“0x00121”。这意味着,装置的传送路径是“从第一层的集线器的第一DS端口、经由第二层的集线器的第二DS端口、到第三层的集线器的第一DS端口”的路径。
图8是示出了由判断电路222执行的判断处理的流程图。当SS集线器200的Hub Depth为4时,即SS集线器200是位于第五层(集线器层的数量N为5)中的集线器(在步骤S100中为“是”),由于不存在集线器连接至SS集线器200的任何DS端口的可能性,所以判断电路222判断,与所有接收到的分组有关的对象装置都为直接在下型设备(在步骤S102中)。
当SS集线器200的Hub Depth是0到3中的任何数(集线器层的数量为1到4中的任何数)、并且与在传送请求分组的Route String中的第“N+1”层中的集线器相对应的值为0时,判断电路222判断,与传送请求分组有关的对象装置为直接在下型设备(在步骤S100中的“否”、在步骤S110和步骤S102中的“是”)。
另一方面,当在步骤110中与在传送请求分组的Route String中的第“N+1”层中的集线器相对应的值为1或者更大时,判断电路222判断,与传送请求分组有关的对象装置不为直接在下型设备(在步骤S100中的“否”、在步骤S102和步骤S112中的“否”)。
控制电路220基于由判断电路222所做出判断结果的操作如上面所描述的。
虽然SS集线器200可以知道各单独DS端口的功率状态(等于连接至各单独DS端口的设备的US端口的功率状态),但是,如果集线器连接至其中一个DS端口,那么SS集线器200无法知道经由该集线器连接的目标装置的功率状态。因此,如果SS集线器200如SS集线器100一样地,响应于从主机发送来的传送请求分组而自身发送传送可行分组,那么在后续层中的连接至DS端口的集线器按照相似的方式再次返回传送延期分组,这可能会降低传送效率。
SS集线器200判断从主机发送来的传送请求分组的对象装置是否为SS集线器200的直接在下型设备,以及,仅仅在得出判断该对象装置为直接在下型设备时,SS集线器200自发地向主机发送传送可行分组,因此,可以防止发生上面提及的传送效率下降问题。
判断传送请求分组的对象装置是否为直接在下型设备的方法不限于上面提及的方法。例如,当USB 3.0设备(集线器或者装置)连接至SS集线器自身的DS端口时、在执行点查(enumeration)的时候,SS集线器从在主机与USB 3.0设备之间交换的信息之中获得装置配置信息(Device Descriptor(装置描述符)),并且将装置配置信息与该DS端口相关联地保留。由于Device Descriptor包括USB3.0设备是集线器还是装置的信息,所以SS集线器可以掌握连接至每个DS端口的USB 3.0设备是集线器还是装置这一事实。
因此,与关于连接有装置的DS端口有关的传送请求分组的对象装置被判断为直接在下型设备,以及与连接有集线器的DS端口有关的传送请求分组的对象装置不被判断为直接在下型设备。
另外,当USB 3.0设备连接至SS集线器自身的DS端口时、在执行点查的时候,SS集线器将主机给予USB 3.0装置的在主机与USB 3.0装置之间交换的信息之中的地址、与该DS端口相关联地保留。之后,如果传送请求分组的目标装置的地址与连接至SS集线器自身的DS端口的USB 3.0设备的地址一致,那么SS集线器判断,传送请求分组的对象装置为直接在下型设备,而如果传送请求分组的目标装置的地址与连接至SS集线器自身的DS端口的USB 3.0设备的地址不一致,那么SS集线器判断传送请求分组的对象装置不为直接在下型设备。
<第三实施例>
图9是示出了根据第三实施例的SS集线器300的框图。SS集线器300与SS集线器100相同,不同之处在于SS集线器300包括控制电路320代替了SS集线器100的控制电路120。
控制电路320不阻止接收数据分析电路112发送第二传送延期分组TDP2,并且,如果甚至自从在发送了第二传送延期分组TDP2之后自定时器322开始定时起、过去了预定的时间之后,对象装置仍然未发出传送可行分组,那么将控制电路320自身生成的传送可行分组TIP发送向主机。为了区分由对象装置发出的传送可行分组、与由控制电路320发出的传送可行分组,由对象装置发出的传送可行分组由TIPA示出。
图10和图11分别是示出了IN传送的流程图和示出了OUT传送的流程图。此处,在SS集线器300在过去预定时间之前、从对象装置接收到传送可行分组的情况下,SS集线器300按照与由USB 3.0规范规定的方式相同的方式操作。
如同SS集线器100的情况一样,在SS集线器300的情况下,可以抑制USB 3.0集线器的功耗,以及同时,可以增强在USB 3.0集线器与USB 3.0装置之间的互连。
根据上面描述的实施例的SS集线器分别被包括在USB 3.0集线器中,以及将省略对包括每个SS集线器的USB 3.0集线器的图的说明。此外,包括这些USB 3.0集线器的信息处理仪器也落入本发明的范围内。将使用第四实施例和第五实施例对信息处理仪器的示例进行阐释。
<第四实施例>
在图12中示出的USB系统400是个人计算机的USB端口的扩展版本,并且包括USB 3.0集线器410和USB 3.0集线器420。
在USB 3.0集线器410中的超速集线器是上面描述的SS集线器100、SS集线器200和SS集线器300中的任一个,并且包括一个US端口和四个DS端口。
USB 3.0主机420包括四个DS端口,以及这四个DS端口中的一个连接至USB 3.0集线器410的US端口。从包括USB系统400的个人计算机的用户的观点来看,可以说个人计算机包括七个USB端口。
在这种情况下,为USB 3.0集线器410规定了仅仅一个USB 3.0主机。这意味着,由USB 3.0主机执行的分组发送/接收的时间间隔的最小时间(上面提及的T2)可以规定为USB 3.0主机的其中一项能力的值。因此,在USB 3.0集线器410中的SS集线器自身生成传送可行分组、以及该SS集线器对SS集线器将该传送可行分组发送向主机的定时进行调节,变得可能,从而可以更加精确地提高传送效率。进一步地,可以通过将该值保留为固定值而不是将该值保留在寄存器中,来减小控制电路的大小。
<第五实施例>
图13是示出了根据第五实施例的复合装置500的框图。复合装置500包括USB 3.0集线器510和USB 3.0集线器520。
在USB 3.0集线器510中的超速集线器是上面描述的SS集线器100、SS集线器200和SS集线器300中的任一个,并且包括一个US端口和四个DS端口。
USB 3.0集线器520是外围装置,诸如显示器或者键盘,并且它包括US端口。US端口连接至USB 3.0集线器510的一个DS端口。
在该复合装置的情况下,USB 3.0集线器520总是连接至USB 3.0集线器510,并且可以规定时间T1(USB 3.0装置从U1状态或者U2状态返回到U0状态所需要的最大时间)。因此,如根据第四实施例的USB系统400的情况一样,更加精确地提高了传送效率。
虽然已经基于本发明的实施例对本发明人所做的本发明进行了描述,但是不言而喻的是,本发明并不限于本发明的上述实施例,并且可以在不脱离本发明的要旨的情况下,进行提出各种修改例。
例如,本发明不仅可以适用于执行在USB 3.0中规定的传送延期处理的USB系统的集线器,而且还可以适用于执行与在USB 3.0中规定的传送延期处理相似的、在USB 3.1中规定的传送延期处理的USB系统的集线器。

Claims (16)

1.一种安装在通用串行总线USB 3.0集线器中的超速的SS集线器,包括:至少一个DS端口,以及SS控制器,
其中当所述SS控制器从主机接收到请求作为下游USB装置的对象装置发送数据的传送请求分组时,如果在所述DS端口之中负责向下游发送所述传送请求分组的DS端口和作为直接连接至所述DS端口的USB设备的直接在下型设备处于低功耗状态下,
那么所述SS控制器
使所述DS端口发送返回信号,用于使所述DS端口和所述直接在下型设备返回至数据发送/接收可行状态,
生成传送可行分组,所述传送可行分组指示所述对象装置已经准备好应对所述数据传送,
在向所述主机发送将所述数据传送的延期通知给所述主机的第一传送延期分组之后,向所述主机发送所述传送可行分组,以及
在所述DS端口和所述直接在下型设备返回到了所述数据发送/接收可行状态之后,不向所述对象装置传送指示所述数据传送的所述延期的第二传送延期分组。
2.根据权利要求1所述的SS集线器,
其中所述SS控制器从所述传送请求分组生成所述传送可行分组,并且将所述传送可行分组中的NumP设置为“1”。
3.根据权利要求1所述的SS集线器,
其中当所述SS控制器从所述主机接收到所述传送请求分组时,如果所述直接在下型设备处于所述低功耗状态下,
那么所述SS控制器判断所述对象装置是否为所述直接在下型设备,并且如果判断出所述对象装置不是所述直接在下型设备,那么所述SS控制器按照与USB规范规定的相同的方式执行处理。
4.根据权利要求3所述的SS集线器,
其中所述SS控制器基于所述SS集线器中的集线器深度HubDepth和被包括在所述传送请求分组中的路径字符串Route String,来判断所述对象装置是否为所述直接在下型设备。
5.根据权利要求4所述的SS集线器,
其中如果所述SS集线器的集线器深度Hub Depth示出由所述USB规范所规定的最底层,那么所述SS控制器判断出所述对象装置为所述直接在下型设备。
6.根据权利要求3所述的SS集线器,
其中所述SS控制器保留装置描述符Device Descriptor,所述装置描述符Device Descriptor示出所述SS集线器的所有所述DS端口的所述直接在下型设备分别是集线器或是装置,以及
如果负责发送所述传送请求分组的所述DS端口的直接在下型设备是装置,那么所述SS控制器判断出所述对象装置是所述直接在下型设备。
7.根据权利要求3所述的SS集线器,
其中所述SS控制器保留所述SS集线器的所有所述DS端口的所述直接在下型设备的装置地址Device Address,以及
基于所述传送请求分组的所述目标装置的所述装置地址DeviceAddress与负责向下游发送所述传送请求分组的所述DS端口的直接在下型设备的所述装置地址Device Address彼此是否一致,所述SS控制器判断出所述对象装置是否为所述直接在下型设备。
8.根据权利要求1所述的SS集线器,
其中当所述直接在下型设备转变至恢复状态时,所述SS控制器向所述主机发送所述传送可行分组。
9.根据权利要求1所述的SS集线器,
其中在所述SS控制器向所述主机发送所述第一传送延期分组之后又过去预定时间时,所述SS控制器向所述主机发送所述传送可行分组。
10.一种安装在USB(通用串行总线)集线器中的SS(超速)集线器,包括:一个或多个DS端口,以及SS控制器,
其中当所述SS控制器从主机接收到请求作为下游USB装置的对象装置发送数据的传送请求分组时,如果在所述一个或多个DS端口之中负责向下游发送所述传送请求分组的DS端口和作为直接连接至所述DS端口的USB设备的直接在下型设备处于低功耗状态下,
那么所述SS控制器
使所述DS端口发送返回信号,用于使所述DS端口和所述直接在下型设备返回到数据发送/接收可行状态;以及
向所述主机发送第一传送延期分组,所述第一传送延期分组将所述数据传送的延期通知给所述主机;
同时,在所述DS端口和所述直接在下型设备返回到了所述数据发送/接收可行状态之后,向所述对象装置发送第二传送延期分组;以及
之后,如果即使在过去预定时间之后所述SS控制器仍然未从所述对象装置接收到指示所述对象装置已经准备好应对所述数据传送的传送可行分组,那么所述SS控制器由自身生成所述传送可行分组,并且向所述主机发送所述传送可行分组。
11.一种USB集线器,包括权利要求1中所述的SS集线器。
12.一种信息处理仪器,其中嵌入有根据权利要求11所述的USB集线器。
13.一种USB集线器设备,包括:
下游端口,向至少一个USB外围装置发送数据和从所述至少一个USB外围装置接收数据;
上游端口,向USB主机设备发送数据和从所述USB主机设备接收数据;以及
控制器,从所述USB主机设备接收数据传送请求分组,从而下令作为所述数据传送请求的目标装置的USB外围装置经由所述下游端口传送数据,
其中当所述控制器接收到所述数据传送请求分组时,如果作为所述数据传送请求的所述目标装置的所述USB外围装置和与所述USB外围装置对应的下游端口处于低功耗状态下,
那么所述控制器向所述USB外围装置并且向所述对应的下游端口发送返回控制信号,并且在经由所述上游端口向所述USB主机设备发送第一传送延期分组之后,所述控制器基于所述第一传送延期分组来生成指示所述USB外围装置可以应对数据传送的第一传送可行分组,并且向所述USB主机设备发送所述第一传送可行分组。
14.根据权利要求13所述的USB集线器设备,
其中所述控制器生成所述第一传送可行分组,并且向所述USB主机设备发送所述第一传送可行分组,无论所述控制器是否接收到由所述USB外围装置发送的第二传送可行分组。
15.根据权利要求13所述的USB集线器设备,
其中在所述USB外围装置和所述对应的下游端口响应于所述返回控制信号而变为处于数据发送/接收可行状态下之后,所述控制器向所述USB主机设备发送所述第一传送可行分组。
16.根据权利要求13所述的USB集线器设备,
其中在所述USB外围装置和所述对应的下游端口响应于所述返回控制信号而变为处于数据发送/接收可行状态下之后,所述控制器不向所述USB外围装置发送第二传送延期分组。
CN201510036142.8A 2014-01-24 2015-01-23 Ss集线器、usb3.0集线器和信息处理仪器 Pending CN104809089A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-011379 2014-01-24
JP2014011379A JP2015138503A (ja) 2014-01-24 2014-01-24 Ssハブ及びusb3.0ハブ並びに情報処理機器

Publications (1)

Publication Number Publication Date
CN104809089A true CN104809089A (zh) 2015-07-29

Family

ID=53679193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510036142.8A Pending CN104809089A (zh) 2014-01-24 2015-01-23 Ss集线器、usb3.0集线器和信息处理仪器

Country Status (5)

Country Link
US (1) US20150212960A1 (zh)
JP (1) JP2015138503A (zh)
KR (1) KR20150088737A (zh)
CN (1) CN104809089A (zh)
TW (1) TW201539198A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107391420A (zh) * 2017-05-31 2017-11-24 成都锐成芯微科技股份有限公司 低功耗小面积的usb2.0物理层结构
WO2022015293A1 (en) * 2020-07-14 2022-01-20 Hewlett-Packard Development Company, L.P. Determining power configuration

Also Published As

Publication number Publication date
TW201539198A (zh) 2015-10-16
JP2015138503A (ja) 2015-07-30
KR20150088737A (ko) 2015-08-03
US20150212960A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
US11677813B2 (en) Dynamic configuration of inter-chip and on-chip networks in cloud computing system
CN103795615B (zh) 灵活地将终端逻辑集成到各种平台的装置、方法和系统
US7660925B2 (en) Balancing PCI-express bandwidth
CN101425966B (zh) 片上网络以及使用片上网络进行数据处理的方法
US8151145B2 (en) Flow control timeout mechanism to detect PCI-express forward progress blockage
US20140068134A1 (en) Data transmission apparatus, system, and method
JP5897524B2 (ja) PCIExpressでのIDベースストリームを可能にする方法及び装置
JP3640187B2 (ja) マルチプロセッサシステムの障害処理方法、マルチプロセッサシステム及びノード
US9086965B2 (en) PCI express error handling and recovery action controls
US20090094401A1 (en) System for Dynamically Balancing PCI-Express Bandwidth
KR102413593B1 (ko) 교착상태 방지를 위한 방법들 및 회로들
JP5549237B2 (ja) 試験環境構築プログラム、試験環境構築方法、及び試験装置
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
CN107329774A (zh) 确定Redriver芯片参数的方法和装置
JP2010500807A (ja) 電子装置及び通信制御方法
CN104809089A (zh) Ss集线器、usb3.0集线器和信息处理仪器
JP2009205334A (ja) 性能モニタ回路及び性能モニタ方法
TWI469579B (zh) Modbus數據採集器
US11520725B2 (en) Performance monitor for interconnection network in an integrated circuit
GB2541215A (en) Debug adapter
Nam et al. Guaranteeing the end-to-end latency of an IMA system with an increasing workload
Kavianipour et al. A high-reliability PCIe communication system for small FPGAs
CN110059030A (zh) 一种基于uart串联环路网络的数据传输系统及方法
US20050281202A1 (en) Monitoring instructions queueing messages
CN102822806B (zh) 检测应用的无进展状态

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150729

WD01 Invention patent application deemed withdrawn after publication