KR20150083690A - 액정 표시 장치의 제조 방법 - Google Patents

액정 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20150083690A
KR20150083690A KR1020140003545A KR20140003545A KR20150083690A KR 20150083690 A KR20150083690 A KR 20150083690A KR 1020140003545 A KR1020140003545 A KR 1020140003545A KR 20140003545 A KR20140003545 A KR 20140003545A KR 20150083690 A KR20150083690 A KR 20150083690A
Authority
KR
South Korea
Prior art keywords
layer
forming
liquid crystal
sacrificial layer
etch stop
Prior art date
Application number
KR1020140003545A
Other languages
English (en)
Inventor
고이치 스기타니
강훈
김연태
채경태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140003545A priority Critical patent/KR20150083690A/ko
Priority to US14/490,355 priority patent/US9496295B2/en
Publication of KR20150083690A publication Critical patent/KR20150083690A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/07—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 buffer layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 비감광성 수지를 적층하여 희생층을 형성하는 단계, 상기 희생층 위에 식각 저지층을 형성하는 단계, 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴에 따라서 상기 식각 저지층을 완성하는 단계, 상기 완성된 식각 저지층을 마스크로 하여 상기 포토 레지스트 패턴과 상기 희생층을 애싱하는 단계, 상기 희생층을 제거하여 미세 공간층을 형성하는 단계; 및 상기 미세 공간층에 액정층을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법을 제공한다. 본 발명에 따르면, 상부에 공통 전극이나 식각 저지층을 형성하고 식각하여 희생층의 측벽이 차지하는 수평 면적을 좁혀 개구율을 증가시키고, 희생층의 상부에 수평으로 공통 전극을 형성하고, 측벽에는 공통 전극을 형성하지 않아 수직 전계가 왜곡없이 발생하도록 하고, 희생층의 재료를 비감광성 재료를 사용함으로서 변질막 및 아웃 가스를 감소시킬 수 있는 장점이 있다.

Description

액정 표시 장치의 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치의 제조 방법에 대한 것으로, 보다 상세하게는 미세 공간(Microcavity)내에 존재하는 액정층(nano crystal)을 가지는 액정 표시 장치의 제조 방법에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다. 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
EM(Embedded Microcavity) 구조(나노 크리스탈 구조)를 갖는 액정 표시 장치는 포토 레지스트로 희생층을 형성하고 상부에 지지 부재를 코팅한 후에 희생층을 제거하고, 희생층 제거로 형성된 빈 공간에 액정을 채워 디스플레이를 만드는 장치이다.
하지만, EM 구조의 측벽으로 인하여 개구율이 감소하는 문제가 발생한다. 즉, EM 구조의 측벽은 일정 각도를 이루는 테이퍼 구조를 가지는데, 해당 구조에 위치한 액정층은 셀갭이 다른 부분과 달라 빛샘이 발생하므로 이 영역은 차광부재로 가릴 수 밖에 없다. 그 결과 개구율이 감소한다. 또한, 공통 전극이 EM 구조의 측벽을 따라서 형성되어 전계가 왜곡되는 문제도 발생한다.
본 발명이 이루고자 하는 기술적 과제는 개구율이 증가하고, 전계의 왜곡을 줄인 미세 공간(Microcavity)내에 존재하는 액정층(nano crystal)을 가지는 액정 표시 장치의 제조 방법을 제공하고자 한다. 또한, 액정 표시 장치의 제조 과정에서 변질막 및 아웃 가스(gas)의 발생을 감소시킬 수 있는 액정 표시 장치의 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따르면, 비감광성 수지를 적층하여 희생층을 형성하는 단계, 상기 희생층 위에 식각 저지층을 형성하는 단계, 포토 레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴에 따라서 상기 식각 저지층을 완성하는 단계, 상기 완성된 식각 저지층을 마스크로 하여 상기 포토 레지스트 패턴과 상기 희생층을 애싱하는 단계, 상기 희생층을 제거하여 미세 공간층을 형성하는 단계, 및 상기 미세 공간층에 액정층을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법을 제공한다.
상기 포토 레지스트는 네가티브 포토 레지스트(negative photoresist)일 수 있다.
상기 포토 레지스트는 파지티브 포토 레지스트(positive photoresist)이며, 상기 포토 레지스트 패턴을 하드 베이크(hard bake)하는 단계를 더 포함할 수 있다.
상기 비감광성 수지는 2-메톡시-1-메틸에틸 아세테이트 (2-methoxy-1-methylethyl acetate), 노볼랙 수지 (novolak resin derivative)를 포함할 수 있다.
상기 희생층을 형성한 후, 상기 희생층을 열처리하는 단계를 더 포함할 수 있다.
상기 식각 저지층은 ITO 또는 IZO와 같은 투명한 도전 물질로 형성할 수 있다.
상기 애싱하는 단계에서 사용하는 애싱 가스로는 산소를 사용하거나, 산소 및 SF6를 사용할 수 있다.
상기 식각 저지층은 공통 전압을 인가받는 공통 전극의 역할도 수행할 수 있다.
상기 희생층을 애싱하는 단계 이후, 상기 완성된 식각 저지층 상부에 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 애싱하는 단계 이후 상기 희생층을 제거하기 전에 상기 식각 저지층을 제거하는 단계를 더 포함하며, 상기 제거된 식각 저지층 자리에 공통 전극, 하부 절연층 또는 루프층을 형성하는 단계를 더 포함할 수 있다.
상기 식각 저지층은 SiNx 또는 SiOx와 같은 절연 물질로 형성할 수 있다.
상기 애싱하는 단계에서 사용하는 애싱 가스로는 산소를 사용할 수 있다.
상기 희생층을 형성하기 전에, 절연 기판 위에 복수의 게이트선 및 복수의 데이터선을 형성하는 단계, 상기 복수의 게이트선 및 상기 복수의 데이터선에 각기 연결되어 있는 복수의 박막 트랜지스터를 형성하는 단계, 상기 복수의 박막 트랜지스터 위에 복수의 컬러 필터를 형성하는 단계를 더 포함할 수 있다.
상기 복수의 컬러 필터를 형성하는 단계 이후에, 상기 인접한 복수의 컬러 필터 중 인접한 두 컬러 필터 사이에 배치되어 있으며, 상기 데이터선 및 상기 게이트선에 대응하는 위치에 배치되어 있는 차광 부재를 형성하는 단계를 더 포함할 수 있다.
상기 절연층의 형성 후, 상기 절연층 위에 루프층을 형성하는 단계, 및 액정 주입구 오픈 영역에 형성되어 있는 상기 루프층을 식각하는 단계를 더 포함할 수 있다.
상기 액정층의 형성은 모관력을 이용하여 액정을 주입하여 형성할 수 있다.
상기 희생층을 애싱하는 단계에서, 상기 희생층의 측벽이 차지하는 수평 폭이 1-2㎛가 되도록 애싱할 수 있다.
상기 희생층을 형성하기 전에 공통 전극과 화소 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 상부에 공통 전극이나 식각 저지층을 형성하고 식각하여 희생층의 측벽이 차지하는 수평 면적을 좁혀 개구율을 증가시키고, 희생층의 상부에 수평으로 공통 전극을 형성하고, 측벽에는 공통 전극을 형성하지 않아 수직 전계가 왜곡없이 발생하도록 하는 장점이 있다.
또한, 희생층의 재료를 비감광성 재료를 사용함으로서 변질막 및 아웃 가스를 감소시킬 수 있는 장점이 있다.
도 1 내지 도 10은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 순서대로 배열한 도면이다.
도 11은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이다.
도 12는 도 11의 II-II선을 따라 자른 단면도이다.
도 13은 도 11의 III-III선을 따라 자른 단면도이다.
도 14 및 도 15는 본 발명의 실시예 및 비교예에 따른 액정 표시 장치의 단면을 비교한 사진이다.
도 16은 본 발명의 실시예 및 비교예에 따른 액정 표시 장치의 제조 방법에서 희생층에서 버블의 발생 유무를 측정한 실험 결과를 나타낸 사진이다.
도 17은 본 발명의 실시예 및 비교예에 따른 액정 표시 장치의 제조 방법에서 희생층에서 버블의 발생 유무를 측정한 실험 결과를 나타낸 그래프이다.
도 18 내지 도 21은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 도시한 도면이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 10을 통하여 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 살펴본다.
도 1 내지 도 10은 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법을 순서대로 배열한 도면이다.
먼저, 도 1은 절연 기판(110)위에 게이트선(121) 및 유지 전압선(131)이 형성된 배치도이다.
도 1을 참고하면, 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121)이 및 유지 전압선(131)을 형성한다. 게이트선(121) 및 유지 전압선(131)은 동일한 물질로 동일한 마스크에 의하여 함께 형성될 수 있다. 또한, 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함하고, 유지 전압선(131)은 유지 전극(135a, 135b) 및 게이트선(121) 방향으로 돌출된 돌출부(134)를 포함한다. 유지 전극(135a, 135b)은 제1 부화소 전극(192h) 및 전단 화소의 제2 부화소 전극(192l)을 둘러싸는 구조를 가진다. 게이트선(121)에는 게이트 전압이 인가되고, 유지 전압선(131)에는 유지 전압이 인가되므로 서로 떨어져 형성되어 있다. 유지 전압은 일정한 전압 레벨을 가지거나 스윙하는 전압 레벨을 가질 수 있다.
게이트선(121) 및 유지 전압선(131) 위에 이들을 덮는 게이트 절연막(140)을 형성한다.
그 후, 도 2 및 도 3에서 도시하고 있는 바와 같이, 게이트 절연막(140) 위에 반도체(151, 154, 155), 데이터선(171) 및 소스/드레인 전극(173a, 173b, 173c, 175a, 175b, 175c)를 형성한다.
도 2는 반도체(151, 154, 155)를 형성한 배치도를 도시하고 있고, 도 3은 데이터선(171) 및 소스/드레인 전극(173a, 173b, 173c, 175a, 175b, 175c)를 형성한 배치도를 도시하고 있지만, 실제로는 아래와 같은 공정에 의하여 반도체(151, 154, 155), 데이터선(171) 및 소스/드레인 전극(173a, 173b, 173c, 175a, 175b, 175c)가 함께 형성될 수 있다.
즉, 반도체를 형성하는 물질과 데이터선/소스/드레인 전극을 형성하는 물질을 순차적으로 적층한다. 그 후, 하나의 마스크(슬릿 마스크 또는 반투과 마스크)를 통하여 노광, 현상하고 식각하는 한번의 공정을 통하여 두 패턴을 함께 형성한다. 이 때, 박막 트랜지스터의 채널 부분에 위치하는 반도체(154)가 식각되지 않도록 하기 위하여 해당 부분에는 마스크의 슬릿 또는 반투과 영역을 통하여 노광한다.
이 때, 각 반도체(151, 154, 155)의 위이며, 데이터선(171), 소스/드레인 전극의 사이에는 복수의 저항성 접촉 부재가 형성되어 있을 수도 있다.
데이터 도전체(171, 173c, 175a, 175b, 175c) 및 노출된 반도체(154) 부분 위에는 전 영역에 걸쳐 제1 보호막(180)을 형성한다. 제1 보호막(180)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
그 후, 도 4A 및 도 4B에서 도시하고 있는 바와 같이 제1 보호막(180)의 위에는 컬러 필터(230) 및 차광 부재(Black matrix; 220)를 형성한다. 여기서, 도 4A는 본 발명의 실시예에 따른 액정 표시 장치의 배치도이며, 도 4B는 액정 표시 장치의 단면도로 도 4B에서는 노광 및 식각 이후에 형성된 컬러 필터(230) 및 차광 부재(220)를 도시하고 있다.
컬러 필터(230) 및 차광 부재(220)를 형성함에 있어서, 먼저 컬러 필터(230)를 형성한다. 하나의 색의 컬러 필터(230)는 세로 방향(데이터선 방향)으로 길게 형성하며, 가로 방향(게이트선 방향)으로 인접하는 화소에는 서로 다른 색의 컬러 필터(230, 230')를 형성한다. 그 결과 각 색의 컬러 필터(230) 별로 노광, 현상 및 식각 공정을 진행하여야 한다. 삼원색을 포함하는 액정 표시 장치는 각각 3번의 노광, 현상 및 식각 공정에 의하여 컬러 필터(230)를 형성한다. 이 때, 데이터선(171)의 위에서는 먼저 형성한 컬러 필터(230')는 하부에 위치하고, 이후에 형성한 컬러 필터(230)는 상부에 위치하면서 중첩할 수 있다.
컬러 필터(230)의 식각시 접촉구(186a, 186b, 186c)가 형성되는 위치에 미리 컬러 필터(230)를 제거해 놓을 수도 있다.
컬러 필터(230)의 위에는 빛이 투과하지 못하는 물질로 차광 부재(220)를 형성한다. 도 4A의 빗금 부분(차광 부재(220)를 나타냄)을 참고하면, 차광 부재(220)는 화상을 표시하는 영역에 대응하는 개구부를 가지는 격자 구조로 형성한다. 개구부에는 컬러 필터(230)가 형성되어 있다.
차광 부재(220)는 도 4A에서 도시되어 있는 바와 같이 게이트선(121), 유지 전압선(131) 및 박막 트랜지스터가 형성되어 있는 트랜지스터 형성 영역을 따라서 가로 방향으로 형성된 부분과 데이터선(171)이 형성되어 있는 영역을 중심으로 세로 방향으로 형성된 부분을 가진다.
도 5A 및 도 5B를 참고하면, 컬러 필터(230) 및 차광 부재(220)의 위에는 전체 영역에 걸쳐서 제2 보호막(185)을 형성한다. 제2 보호막(185)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
그 후, 컬러 필터(230), 차광 부재(220) 및 보호막(180, 185)에 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 확장부(175b')를 각각 노출하는 제1 접촉구(186a) 및 제2 접촉구(186b)를 형성한다. 또한, 컬러 필터(230), 차광 부재(220) 및 보호막(180, 185)에는 유지 전압선(131)의 돌출부(134) 및 제3 드레인 전극(175c)의 확장부(175c')를 노출시키는 제3 접촉구(186c)를 형성한다.
그 후, 제2 보호막(185) 위에 제1 부화소 전극(192h)와 제2 부화소 전극(192l)을 포함하는 화소 전극(192)을 형성한다. 이 때, 화소 전극(192)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 또한, 제1 부화소 전극(192h) 및 제2 부화소 전극(192l)은 접촉구(186a, 186b)를 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결한다. 또한, 제3 접촉구(186c)를 통하여 제3 드레인 전극(175c)의 확장부(175c')와 유지 전압선(131)의 돌출부(134)를 전기적으로 연결시키는 연결 부재(194)도 형성한다. 그 결과, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제2 부화소 전극(192l)에 인가되는 전압의 크기는 제1 부화소 전극(192h)에 인가되는 전압의 크기보다 작을 수 있다.
여기서, 도 5B는 액정 표시 장치의 단면도로 도 5A까지 형성된 액정 표시 장치의 단면도를 도시하고 있다.
그 후, 도 6G에서 도시하고 있는 바와 같이 희생층(300) 및 공통 전극(270)을 형성한다. 여기서 공통 전극(270)은 희생층(300)의 식각 저지층의 역할도 수행한다.
도 6G에서 도시하고 있는 바와 같은 희생층(300) 및 공통 전극(270)은 아래와 같은 방법으로 제조된다.
도 6A 및 도 6B에서 도시하고 있는 바와 같이 제2 보호막(185), 화소 전극(192) 등이 형성되어 있는 액정 표시 패널의 전면에 비감광성 수지(nonphotosensitive resin)를 적층하여 희생층(300)을 형성하고, 희생층(300) 전체를 내열성 증대를 위한 하드 베이크(hard bake)를 수행한다.
그 후 ITO 또는 IZO 등의 투명한 도전 물질을 적층하여 공통 전극(270)을 형성한다.
일반적으로, 희생층(300)의 재료로서 포토 레지스트(PR)를 사용하고 있는데, 희생층(300)의 재료로서 포토 레지스트(PR)를 사용하게 될 경우 희생층(300) 제조 과정 이 후 희생층(300)에 남아 있는 감광제 때문에 아웃 가스(out gas)가 발생하여 희생층(300) 내부에 버블(bubble)이 발생하기 쉬우며, 이로 인해 변질막 생성의 원인이 되기도 한다. 또한, 이러한 희생층(300)에서 발생할 수 있는 아웃 가스ㅡㄹ 줄이기 위해서 하드 베이크(hard bake)를 장시간 수행해야한다.
이에, 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법에서의 희생층(300)의 형성 재료는 포토 레지스트(PR)에서 감광성 물질을 제외한 비감광성 수지를 사용한다. 이는 희생층(300)의 제조 과정 이 후 희생층(300)에서 발생할 수 있는 아웃 가스(out gas) 및 이로 인한 변질막 생성의 주된 원인 물질은 포토 레지스트(PR) 혼합물에 포함되어 있는 감광성 물질이기 때문이다.
이렇게 희생층(300)의 재료로서 포토 레지스트(PR)가 아닌 비감광성 수지를 사용함으로서 희생층(300)의 적층 후 제조 과정에서 아웃 가스(out gas)를 감소시킬 수 있으며, 이로 인해 희생층(300) 내부의 버블(bubble) 발생을 미연에 방지하여 변질막의 생성을 방지할 수 있다. 또한, 하드 베이크 조건을 완화하여 적은 시간의 하드 베이크만을 수행하거나, 하드 베이크 공정은 생략할 수 있다.
일반적으로, 미세 공간 내에 존재하는 액정층을 가지는 액정 표시 장치의 제조방법에 있어서 희생층(300)의 재료로는 2-메톡시-1-메틸에틸 아세테이트(2-methoxy-1-methylethyl acetate), 벤질 알코올(benzyl alcohol), 노볼랙 수지(novolak resin derivative), 디아조나프토퀴논 술폰산 에스터(diazonaphthoquinone sulfonic ester)가 포함된 혼합물이 사용되는데, 여기서 감광성 특징을 가지는 물질은 디아조나프토퀴논 술폰산 에스터로서 이 물질이 희생층(300)의 제조 과정 이 후 희생층(300)에 남아서 아웃 가스(out gas)를 발생시키는 원인 물질이 되며, 변질막 생성의 원인이 된다.
이에 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법에 있어서의 희생층(300)의 재료로서 아웃 가스(out gas)의 발생 원인이 되는 물질인 디아조나프토퀴논 술폰산 에스터를 제외하고, 2-메톡시-1-메틸에틸 아세테이트 (2-methoxy-1-methylethyl acetate), 노볼랙 수지 (novolak resin derivative) 및 기타 용매를 포함하는 혼합물을 사용할 수 있으나, 이에 한정되지 않는다.
그 후, 도 6C에서 도시하고 있는 바와 같이 포토 레지스트(PR)를 적층한 후, 포토 레지스트(PR)를 하드 베이크(hard bake)를 수행한 후, 노광 및 현상하여 포토 레지스트 패턴(271)을 형성한다.
포토 레지스트(PR)의 하드 베이크는 ITO 또는 IZO 등의 물질을 적층한 공통 전극(270)의 식각을 수행할 시 공통 전극(270)의 옆 부분이 패이는 현상(side etching)을 방지하기 위해서 수행할 수 있다.
여기서 포토 레지스트(PR)는 파지티브 포토 레지스트 또는 네가티브 포토 레지스트일 수 있다.
파지티브 포토 레지스트를 사용하는 경우에는 포토 레지스트를 하드베이크하는 과정에서 열에 의해 희생층(300)의 탄성율(elastic modulus)가 저하되며, 이로 인해 ITO 또는 IZO 등의 투명한 도전 물질을 적층한 공통 전극(270)과 희생층(300)의 계면에 존재하는 응력에 의해 주름이 발생할 수 있다.
반대로, 네가티브 포토 레지스트를 사용하게 될 경우 하드 베이크를 수행하지 않더라도 노광, 현상 과정에서 빛에 의해 경화가 일어날 수 있어 공통 전극(270)과 희생층(300)의 주름을 방지할 수 있다.
그 후, 도 6D에서 도시하고 있는 바와 같이 포토 레지스트 패턴(271)을 마스크로 하여 투명한 도전 물질을 식각하여 공통 전극(270)을 완성한다.
그 후, 도 6E 및 도 6F에서 도시하고 있는 바와 같이 공통 전극(270)이 식각되어 노출된 희생층(300) 및 포토 레지스트 패턴(271)을 애싱(ashing)으로 제거한다. 이 때, 애싱 가스로는 산소(O2)를 사용하거나 산소(O2)와 SF6를 함께 사용할 수 있다. 이러한 애싱 가스는 투명한 도전 물질로 형성되어 있는 공통 전극(270)은 식각하지 못하고, 비감광성 수지로 형성된 희생층(300)과 포토 레지스트 패턴(271)만을 제거하여 도 6E와 같은 상태를 지나 애싱 단계가 완료되면 도 6F와 같은 상태를 가진다. 비감광성 수지를 애싱으로 제거하는 경우 건식 식각(dry etch) 설비에서 비등방성 식각을 진행하게 되므로 희생층(300)의 측벽을 거의 수직하게 형성할 수 있다. 그 결과 희생층(300)의 측벽이 수평 면적을 크게 차지 하지 않는다.
그 결과 도 6G와 같이 희생층(300) 및 공통 전극(270)의 선형 패턴이 완성된다.
그 후, 도 7A 내지 도 7C에서 도시한 바와 같이 희생층(300) 및 공통 전극(270)의 선형 패턴이 형성된 액정 표시 패널의 전면에 질화 규소(SiNx) 따위의 무기 절연 물질을 포함하는 하부 절연층(311)을 형성한다. 하부 절연층(311)은 희생층(300) 및 공통 전극(270)의 선형 패턴을 덮는다.
그 후, 도 8A 내지 도 8C에서 도시한 바와 같이 루프층(312)을 형성한다. 루프층(312)은 유기 물질을 포함하여 형성할 수 있으며, 액정 주입구(335)의 형성 공정에서 식각되는 영역(이하, '액정 주입구 오픈 영역'이라 함)에는 루프층(312)을 형성하지 않는다. 도 8A에서 액정 주입구 오픈 영역은 박막 트랜지스터 형성 영역에 대응하여 형성되는 것이 도시되어 있으며, 게이트선의 형성 방향을 따라서 연장된 구조를 가진다. 또한, 해당 영역에선 루프층(312)이 형성되지 않으므로, 도 8A 내지 도 8C에서 전체적으로 형성한 하부 절연층(311)이 노출되어 있음을 번호를 부여하여 간접적으로 도시하였다.
루프층(312)의 형성은 패널 전체 영역에 유기 물질을 포함하는 루프층용 물질을 적층한 후 마스크를 사용하여 노광, 현상한 후 액정 주입구 오픈 영역에 대응하는 영역의 루프층용 물질을 제거하여 루프층(312)을 형성한다. 이 때, 루프층(312)의 하부에 형성되는 하부 절연층(311)은 식각하지 않아 노출된다. 액정 주입구 오픈 영역에는 희생층(300), 공통 전극(270), 하부 절연층(311)만 형성되어 있고, 그 외의 영역에는 희생층(300) 또는 개구부(301), 공통 전극(270), 하부 절연층(311) 및 루프층(312)이 적층되어 있다.
그 후, 도 9A 내지 도 9C에서 도시하고 있는 바와 같이, 질화 규소(SiNx) 따위의 무기 절연 물질을 포함하는 상부 절연층용 물질을 적층하여 상부 절연층(313)을 액정 표시 패널 전면에 형성한다.
그 후, 도 10A 및 도 10D와 같이 액정 주입구 오픈 영역을 식각하여 액정 주입구(335)를 형성한다.
상세하게 살펴보면, 도 10B와 같이 질화 규소(SiNx) 따위의 무기 절연 물질로 표시 패널 전 영역에 걸쳐 적층되어 있는 상부 절연층(313) 및 하부 절연층(311) 중 액정 주입구 오픈 영역에 형성되어 있는 하부 절연층(311) 및 상부 절연층(313)을 식각하여 공통 전극(270)을 남긴다.
그 후, 도 10C에서 도시하고 있는 바와 같이 액정 주입구 오픈 영역에 형성되어 있는 공통 전극(270)도 식각하여 희생층(300)을 노출시킨다. 이때, 실시예에 따라서는 공통 전극(270)의 일부를 남겨 인접하는 공통 전극(270)이 서로 전기적으로 연결되어 있도록 할 수 있다.
즉, 액정 주입구 오픈 영역을 식각하기 위해서는 포토 레지스트(PR)를 전체 영역에 형성하고, 액정 주입구 오픈 영역에 대응하는 포토 레지스트(PR)는 제거하여 포토 레지스트 패턴을 형성하고, 그 후 포토 레지스트 패턴에 따라서 식각하여 액정 주입구 오픈 영역을 식각한다. 이때, 액정 주입구 오픈 영역에서 식각되는 층은 상부 절연층용 물질(313), 하부 절연층(311), 공통 전극(270) 및 희생층(300)이 식각되며, 그 아래의 층은 식각하지 않는다. 실시예에 따라서는 희생층(300)은 일부만 식각되거나 전혀 식각되지 않을 수도 있다. 여기서, 액정 주입구 오픈 영역을 식각하는 공정은 건식 식각(dry etch)으로 형성될 수 있으며, 식각하는 층을 함께 식각시킬 수 있는 식각액이 있는 경우 습식 식각(wet etch)로 식각할 수도 있다.
그 후, 도 10D에서 도시하고 있는 바와 같이 노출된 희생층(300)을 제거한다. 본 실시예에서는 희생층(300)은 비감광성 수지로 형성하였으므로, 상부 절연층(313)위에 형성된 포토 레지스트 패턴을 제거한 후, 희생층(300)을 제거하는 공정을 수행한다. 즉, 포토 레지스트 패턴을 제거하는 식각액(예를 들면, 포토 레지스트 스트리퍼(stripper))에 담구어 희생층(300)과 함께 상부 절연층(313)위에 형성된 포토 레지스트 패턴을 습식 식각한 후, 희생층(300)을 제거하는 공정을 진행할 수 있다. 또한, 희생층(300)은 습식 식각이 아닌 건식 식각으로도 진행될 수 있다.
그 후에는 미세 공간층(305)에 배향막(도시하지 않음) 또는 액정층(3)을 모관력(capillary force)을 이용하여 주입한다.
그 후, 도시하고 있지 않지만, 미세 공간층(305)에 주입된 액정층(3)이 밖으로 새어 나오는 것을 막기 위하여 캐핑막(도시하지 않음)을 형성하여 미세 공간층(305)을 봉하는 공정을 진행할 수도 있다.
실시예에 따라서는 하부 절연층(311) 및 상부 절연층(313)은 생략될 수 있다.
또한, 절연 기판(110)의 하부 및 상부 절연층(313)의 상부에는 편광판(도시하지 않음)을 부착하는 공정이 더 추가될 수 있다. 편광판은 편광을 생성하는 편광 소자와 내구성을 확보하기 위한 TAC(Tri-acetyl-cellulose)층을 포함할 수 있으며, 실시예에 따라서는 상부 편광판과 하부 편광판은 투과축의 방향이 수직 또는 평행할 수 있다.
이상과 같은 본 발명의 실시예에 따른 제조 방법에 의하면, 희생층(300)이 상부에서 식각되어 가파른 측벽을 가지게 되므로 미세 공간층(305)의 측벽도 가파른 측벽을 가진다. 미세 공간층(305)에 주입되는 액정층(3)이 측벽 부분에서 충분한 셀갭의 액정층을 가지지 않아 빛샘 현상이 발생하는데, 본 발명의 실시예에서는 측벽 부분이 가파르기 때문에 수평 면적이 좁아 넓은 개구면적을 확보할 수 있다.
그러면, 본 발명의 일실시예에 따른 제조 방법에 의해 제조된 액정 표시 장치에 대하여 도 11 내지 도 13을 참고로 하여 상세하게 설명한다.
도 11은 본 발명의 실시예에 따른 액정 표시 장치의 배치도이고, 도 12는 도 11의 II-II선을 따라 자른 단면도이며, 도 13은 도 11의 III-III선을 따라 자른 단면도이다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121)이 및 유지 전압선(131)이 형성되어 있다. 게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b) 및 제3 게이트 전극(124c)을 포함한다. 유지 전압선(131)은 유지 전극(135a, 135b) 및 게이트선(121) 방향으로 돌출된 돌출부(134)를 포함한다. 유지 전극(135a, 135b)은 제1 부화소 전극(192h) 및 전단 화소의 제2 부화소 전극(192l)을 둘러싸는 구조를 가진다. 도 11의 유지 전극의 수평부(135b)는 전단 화소의 수평부(135b)와 분리되지 않은 하나의 배선일 수 있다.
게이트선(121) 및 유지 전압선(131) 위에 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 데이터선(171) 하부에 위치하는 반도체(151), 소스/드레인 전극의 하부에 위치하는 반도체(155) 및 박막 트랜지스터의 채널 부분에 위치하는 반도체(154)가 형성되어 있다.
각 반도체(151, 154, 155)의 위이며, 데이터선(171), 소스/드레인 전극의 사이에는 복수의 저항성 접촉 부재가 형성되어 있을 수 있는데, 도면에서는 생략되어 있다.
각 반도체(151, 154, 155) 및 게이트 절연막(140) 위에 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)을 포함하는 데이터 도전체(171, 173c, 175a, 175b, 175c)가 형성되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 및 제1 드레인 전극(175a)은 반도체(154)와 함께 제1 박막 트랜지스터(Qa)를 형성하며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체 부분(154)에 형성된다. 이와 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b), 및 제2 드레인 전극(175b)은 반도체(154)와 함께 제2 박막 트랜지스터(Qb)를 형성하며, 박막 트랜지스터의 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체 부분(154)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c), 및 제3 드레인 전극(175c)은 반도체(154)와 함께 제3 박막 트랜지스터(Qc)를 형성하며, 박막 트랜지스터의 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체 부분(154)에 형성된다.
본 실시예의 데이터선(171)은 제3 드레인 전극(175c)의 확장부(175c') 부근의 박막 트랜지스터 형성 영역에서 폭이 좁아지는 구조를 가진다. 이는 인접하는 배선과의 간격을 유지하고 신호 간섭을 줄이기 위한 구조지만, 반드시 이렇게 형성될 필요는 없다.
데이터 도전체(171, 173c, 175a, 175b, 175c) 및 노출된 반도체(154) 부분 위에는 제1 보호막(180)이 형성되어 있다. 제1 보호막(180)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
보호막(180)의 위에는 컬러 필터(230)가 형성되어 있다. 세로 방향(데이터선 방향)으로 인접하는 화소에는 동일한 색의 컬러 필터(230)가 형성되어 있다. 또한, 가로 방향(게이트선 방향)으로 인접하는 화소는 서로 다른 색의 컬러 필터(230, 230')가 형성되어 있으며, 데이터선(171)의 위에서 두 컬러 필터(230, 230')가 서로 중첩할 수 있다. 컬러 필터(230, 230')는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나의 색을 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
컬러 필터(230, 230')의 위에는 차광 부재(Black matrix; 220)가 형성되어 있다. 차광 부재(220)는 게이트선(121), 유지 전압선(131) 및 박막 트랜지스터가 형성되어 있는 영역(이하 '트랜지스터 형성 영역'이라 함)과 데이터선(171)이 형성되어 있는 영역을 중심으로 형성되며, 화상을 표시하는 영역에 대응하는 개구부를 가지는 격자 구조로 형성되어 있다. 차광 부재(220)의 개구부에는 컬러 필터(230)가 형성되어 있다. 또한, 차광 부재(220)는 빛이 투과하지 못하는 물질로 형성되어 있다.
컬러 필터(230) 및 차광 부재(220)의 위에는 이를 덮는 제2 보호막(185)이 형성되어 있다. 제2 보호막(185)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다. 도 12 및 도 13의 단면도에서 도시된 바와 달리 컬러 필터(230)와 차광 부재(220)의 두께 차이로 인하여 단차가 발생된 경우에는 제2 보호막(185)을 유기 절연물을 포함하도록 하여 단차를 줄이거나 제거할 수 있다.
컬러 필터(230), 차광 부재(220) 및 보호막(180, 185)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 확장부(175b')를 각각 노출하는 제1 접촉구(186a) 및 제2 접촉구(186b)가 형성되어 있다. 또한, 컬러 필터(230), 차광 부재(220) 및 보호막(180, 185)에는 유지 전압선(131)의 돌출부(134) 및 제3 드레인 전극(175c)의 확장부(175c')를 노출시키는 제3 접촉구(186c)가 형성되어 있다.
본 실시예에서는 차광 부재(220) 및 컬러 필터(230)에도 접촉구(186a, 186b, 186c)가 형성되고 있지만, 실제 차광 부재(220) 및 컬러 필터(230)는 그 재질에 따라서 접촉구의 식각이 보호막(180, 185)에 비하여 어려울 수 있다. 그러므로, 차광 부재(220) 또는 컬러 필터(230)의 식각시 접촉구(186a, 186b, 186c)가 형성되는 위치에 미리 차광 부재(220) 또는 컬러 필터(230)를 제거해 놓을 수도 있다.
한편, 실시예에 따라서는 차광 부재(220)의 위치를 변경하여 컬러 필터(230) 및 보호막(180, 185) 만을 식각하여 접촉구(186a, 186b, 186c)를 형성할 수도 있다.
제2 보호막(185) 위에는 제1 부화소 전극(192h)와 제2 부화소 전극(192l)을 포함하는 화소 전극(192)이 형성되어 있다. 화소 전극(192)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
제1 부화소 전극(192h)과 제2 부화소 전극(192l)은 열 방향으로 이웃하고, 전체적인 모양은 사각형이며 가로 줄기부 및 이와 교차하는 세로 줄기부로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부와 세로 줄기부에 의해 네 개의 부영역으로 나뉘어지며 각 부영역은 복수의 미세 가지부를 포함한다.
제1 부화소 전극(192h)과 제2 부화소 전극(192l)의 미세 가지부는 게이트선(121) 또는 가로 줄기부와 대략 40도 내지 45도의 각을 이룬다. 또한, 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다. 또한, 미세 가지부의 폭은 점진적으로 넓어지거나 미세 가지부간의 간격이 다를 수 있다.
제1 부화소 전극(192h) 및 제2 부화소 전극(192l)은 접촉구(186a, 186b)를 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
한편, 연결 부재(194)는 제3 접촉구(186c)를 통하여 제3 드레인 전극(175c)의 확장부(175c')와 유지 전압선(131)의 돌출부(134)를 전기적으로 연결시킨다. 그 결과, 제2 드레인 전극(175b)에 인가된 데이터 전압 중 일부는 제3 소스 전극(173c)을 통해 분압되어, 제2 부화소 전극(192l)에 인가되는 전압의 크기는 제1 부화소 전극(192h)에 인가되는 전압의 크기보다 작을 수 있다.
여기서, 제2 부화소 전극(192l)의 면적은 제1 부화소 전극(192h)의 면적 대비하여 1배 이상 2배 이하일 수 있다.
한편, 제2 보호막(185)에는 컬러 필터(230)로부터 방출되는 가스를 모아둘 수 있는 개구부와 그 위에 화소 전극(192)과 동일한 물질로 해당 개구부를 덮는 덮개부가 형성되어 있을 수 있다. 개구부와 덮개부는 컬러 필터(230)에서 방출되는 가스가 다른 소자로 전달되는 것을 차단시키기 위한 구조이며, 반드시 포함되어야 하는 구조는 아닐 수 있다.
제2 보호막(185) 및 화소 전극(192)의 위이며, 미세 공간층(305; 도 10D, 도 10E 참고)에 주입된 액정층(3)의 상부에는 공통 전극(270)이 위치한다. 공통 전극(270)은 미세 공간층(305) 또는 액정층(3)의 상부 수평한 부분에만 형성되어 있으며, 화소 전극(192)이 형성된 부분에 대응하는 부분에만 형성되어 있다. 공통 전극(270)이 미세 공간층(305) 또는 액정층(3)의 측면에 위치하지 않음으로 인하여 공통 전극(270)과 화소 전극(192)간의 수직 전계가 외측 부분을 제외하고는 고르게 형성될 수 있어 전계 왜곡이 적은 장점이 있다. 또한, 공통 전극(270)은 별도의 구성 요소를 통하여 외부로부터 공통 전압(Vcom)을 인가받을 수 있으며, 트랜지스터 형성 영역(또는 액정 주입구(335) 주변)을 통하여 인접하는 공통 전극(270)이 서로 연결되어 있을 수 있다. 이 경우 액정 주입구(335) 부분에 일부 공통 전극(270)이 남아 인접한 공통 전극(270)을 서로 연결하는 구조를 가질 수 있다.
공통 전극(270)이 미세 공간층의 위에서도 수평을 유지할 수 있는 이유는 아래 설명할 루프층(312)이 지지해주고 있기 때문이다.
공통 전극(270)은 ITO 또는 IZO와 같은 투명한 도전 물질로 형성되며, 화소 전극(192)과 함께 전계를 발생시켜 액정 분자(310)의 배열 방향을 제어하는 역할을 한다.
공통 전극(270) 및 제2 보호막(185)의 위와 액정층(3)의 측면(또는 미세 공간층(305)의 측면)에는 하부 절연층(311)이 위치한다. 하부 절연층(311)은 미세 공간층(305)에 액정을 넣을 수 있도록 하기 위하여 일측면에 액정 주입구(335)를 가질 수 있다. 하부 절연층(311)은 질화 규소(SiNx) 따위의 무기 절연 물질을 포함할 수 있다. 액정 주입구(335)는 미세 공간층(305)을 형성하기 위한 희생층을 제거할 때에도 사용될 수 있다.
또한, 액정층(3)이 주입되는 미세 공간층(305)은 측벽이 가파르게 형성되어 있어 액정층(3)의 셀갭이 충분하지 않은 영역의 수평 폭이 대폭 줄어드는 장점이 있다. 미세 공간층(305) 또는 액정층(3)의 측벽이 차지하는 수평 폭은 1-2㎛이다. 이에 차광 부재(220)로 미세 공간층(305) 또는 액정층(3)을 가리는 수평 폭은 1-2㎛일 수 있다.
또한, 미세 공간층(305)에 주입되는 액정 분자를 배열시키기 위하여 미세 공간층(305)의 내부에는 배향막(도시하지 않음)이 형성되어 있을 수 있다. 배향막은 폴리 아믹산(Polyamic acid), 폴리 실록산(Polysiloxane) 또는 폴리 이미드(Polyimide) 등의 액정 배향막으로써 일반적으로 사용되는 물질들 중 적어도 하나를 포함하여 형성될 수 있다.
미세 공간층(305)의 내부(정확하게는, 배향막의 내부)에는 액정층(3)이 형성되어 있다. 액정 분자(310)는 배향막에 의하여 초기 배열하며, 인가되는 전계에 따라서 배열 방향이 변한다. 액정층(3)의 높이는 미세 공간층(305)의 높이에 대응한다. 미세 공간층(305)에 위치하는 액정층(3)을 나노 크리스탈(nano crystal)이라고도 한다.
미세 공간층(305)에 형성되는 액정층(3)은 모관력(capillary force)을 이용하여 미세 공간층(305)에 주입될 수 있으며, 배향막도 모관력에 의하여 형성될 수 있다.
하부 절연층(311)의 위에는 루프층(312)이 형성되어 있다. 루프층(312)은 화소 전극(192)과 공통 전극(270)의 사이 공간(미세 공간층(Microcavity)) 및 나노 액정이 형성될 수 있도록 지지하는 역할을 할 수 있다. 본 실시예에 따른 루프층(312)은 공통 전극(270)의 상부에 일정한 두께로 미세 공간층(305)을 지지하는 역할을 하며, 미세 공간층(305)에 액정을 넣을 수 있도록 하기 위하여 일측면에 액정 주입구(335)를 가질 수 있다.
루프층(312)의 위에는 상부 절연층(313)이 형성되어 있다. 상부 절연층(313)은 질화 규소(SiNx) 따위의 무기 절연 물질을 포함할 수 있다. 루프층(312)과 상부 절연층(313)은 하부 절연층(311)과 함께 패터닝되어 액정 주입구(335)를 형성한다.
실시예에 따라서는 하부 절연층(311) 및 상부 절연층(313)은 생략될 수 있다.
상부 절연층(313)의 위에는 캐핑막(도시하지 않음)이 형성되어 액정 주입구(335)를 통하여 액정 분자(310)가 외부로 유출되는 것을 차단시킬 수 있다.
절연 기판(110)의 하부 및 상부 절연층(313)의 상부(또는 캐핑막의 상부)에는 편광판(도시하지 않음)이 위치하고 있다. 편광판은 편광을 생성하는 편광 소자와 내구성을 확보하기 위한 TAC(Tri-acetyl-cellulose)층을 포함할 수 있으며, 실시예에 따라서는 상부 편광판과 하부 편광판은 투과축의 방향이 수직 또는 평행할 수 있다.
도 14 및 도 15를 통하여 본 발명의 실시예에 따른 나노 크리스탈 표시 장치와 비교예에 따른 나노 크리스탈 표시 장치에서 측벽 부분의 수평 면적에 대해서 단면으로 비교하여 살펴본다.
도 14 및 도 15는 본 발명의 실시예 및 비교예에 따른 액정 표시 장치의 단면을 비교한 사진이며, 도 14는 본 발명의 실시예의 단면도이고, 도 15는 비교예의 단면도이다.
도 14에서 도시하고 있는 바와 같이 본 발명의 실시예에 따른 구조에서는 희생층(300)의 측벽이 가파르기 때문에 수평 폭이 1㎛만 차지하는 것을 알 수 있다. 이는 차광 부재(220)로 가리는 부분의 폭이 1㎛만을 더 가리면 되기 때문에 나머지의 희생층(300) 부분은 개구부로 확보할 수 있다.
비교예는 희생층(300)을 포토 레지스트(PR)로 적층하고, 포토 레지스트를 노광 및 현상하여 희생층(300) 패턴을 형성하였다. 이와 같은 경우 희생층(300)은 측벽이 테이퍼 구조를 가질 수 밖에 없으며, 테이퍼 구조를 가지는 경우 희생층(300)의 측벽에 대응하는 영역이 도 15와 같이 5㎛의 수평 폭을 가져 도 14의 실시예에 비하여 많은 면적을 차광 부재(220)로 가릴 수 밖에 없다. 그러므로 본 발명의 실시예에 따르면, 더 넓은 개구부를 가질 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 있어서 희생층(300)의 재료를 비감광성 수지를 사용할 경우 희생층(300)에서 발생하는 아웃 가스로 인한 버블의 발생 여부에 대해서 실험을 수행하였다. 비감광성 수지로 적층된 희생층(300)을 135℃ 및 150℃에서 각각 180초간 하드 베이크를 수행하였으며, 비교예로서 감광성 수지로 적층된 희생층(300)을 140℃에서 110초간, 150℃에서 180초간 하드 베이트를 수행하였다. 이의 결과는 도 16 및 도 17에 나타내었다.
도 16의 (a)는 감광성 수지로 적층된 희생층의 버블 유무를 측정한 사진으로 좌측 사진은 140℃에서 110초간, 우측 사진은 150℃에서 180초간 하드 베이크를 수행한 결과이며, 도 16의 (b)는 비감광성 수지로 적층된 희생층의 버블 유무를 측정한 사진으로 좌측 사진은 135℃, 우측 사진은 150℃에서 각각 180초간 하드 베이크를 수행한 결과이다.
도 17은 다양한 온도 조건에서 희생층의 하드 베이크를 수행할 경우 버블 유무를 나타낸 그래프이다.
도 16의 (a)에 나타난 바와 같이, 감광성 수지로서 형성한 희생층의 경우 하드 베이크를 수행한 후 많은 버블이 발생하였으나, 도 16의 (b)를 참고하면, 비감광성 수지로서 형성한 희생층의 경우 하드 베이크를 수행한 후에도 버블이 발생하지 않은 것을 확인할 수 있었다.
도 17을 참고하면, 다양한 온도 조건에서 희생층의 하드 베이크 수행 시 감광성 수지로 형성한 희생층은 버블이 모두 발생하였으나, 비감광성 수지로 형성한 희생층의 경우에는 버블이 발생하지 않은 것을 확인할 수 있었다.
이하에서는 도 18 내지 도 21을 통하여 본 발명의 또 다른 실시예를 살펴본다.
도 18 내지 도 21은 본 발명의 또 다른 실시예에 따른 액정 표시 장치를 도시한 도면이다.
먼저, 도 18의 실시예를 살펴본다.
도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 단면도로서 도 12에 대응하는 도면이다.
도 18의 실시예에서는 도 12의 실시예와 달리 하부 절연층(311)이 생략되어 있으며, 공통 전극(270)이 도 12와 달리 희생층(300), 미세 공간층(305) 또는 액정층(3)의 측벽에서도 형성되어 있다.
도 18과 같은 실시예는 도 12의 실시예와 달리 희생층(300)을 식각할 때 사용한 식각 저지층은 제거한 후에 공통 전극(270)을 측벽의 위에도 형성하고 있다. 즉, 공통 전극(270)은 미세 공간층(305) 또는 액정층(3)의 수평한 부분뿐만 아니라 미세 공간층(305) 또는 액정층(3)의 측벽의 위에도 위치하고 있다.
이와 같은 실시예에서는 비감광성 수지로 형성된 희생층(300)을 애싱으로 식각함에 있어서 식각을 막는 식각 저지층으로 별도의 층(실시예에 따라서 다양할 수 있으며, ITO, IZO 등의 투명한 도전 물질이나, SiNx, SiOx와 같은 절연 물질이 사용될 수 있음)을 형성하고 희생층(300)을 완성한 후 식각 저지층을 제거하고, 그 위에 공통 전극(270)을 형성한 실시예이다.
한편, 실시예에 따라서는 식각 저지층으로 ITO, IZO의 투명 도전 물질을 사용한 경우 식각 저지층을 제거하지 않고 동일한 투명 도전 물질을 전면에 적층하여 공통 전극(270)을 형성할 수도 있다.
한편, 도 19의 실시예는 도 18의 실시예와 달리 공통 전극(270)의 상부에 하부 절연층(311)이 전면에 걸쳐 형성되어 있다. 도 19는 도 18에 하부 절연층(311)이 추가 형성된 것 외에는 차이가 없다.
도 20 및 도 21은 공통 전극(270)을 액정층(3)의 상부에 형성하지 않고, 화소 전극(192)과 동일한 층에 화소 전극(192)과 교대로 형성하고 있다. 또한, 도 12에서 식각 저지층으로 사용되었던 투명한 도전 물질 대신, SiNx, SiOx와 같은 절연 물질을 식각 저지층(307)으로 사용하였다.
도 20에서는 공통 전극(270)이 화소 전극(192)의 사이에 위치하는 것을 보여주며, 또한, 도 12의 공통 전극(270)의 위치에는 식각 저지층(307)이 위치하고 있음을 보여준다. SiNx, SiOx와 같은 절연 물질로 형성된 식각 저지층(307)은 애싱 가스로 산소(O2)를 사용할 수 있다.
이를 제조하는 방법은 도 21에서 간단하게 도시하고 있으며, 화소 전극(192) 및 공통 전극(270)을 함께 형성하는 방법은 다양할 수 있어, 희생층(300)의 상부만을 중심으로 살펴본다.
먼저, 액정 표시 패널의 전면에 비감광성 수지를 적층하여 희생층(300)을 형성하고, 그 후 SiNx, SiOx와 같은 절연 물질(307)을 전면에 적층한다.
그 후, 포토 레지스트(PR)를 적층한 후, 노광 및 현상하여 포토 레지스트 패턴(306)을 형성한다.
그 후, 포토 레지스트 패턴(306)을 마스크로 하여 SiNx, SiOx와 같은 절연 물질로 형성된 식각 저지층(307)을 완성한다.
여기서, 포토 레지스트 패턴(306)은 앞서 설명한 바와 같이, 파지티브 포토 레지스트 또는 네가티브 포토 레지스트일 수 있다.
그 후, 식각 저지층(307)이 식각되어 노출된 희생층(300) 및 포토 레지스트 패턴(306)을 애싱(ashing)으로 제거한다. 이 때, 애싱 가스로는 산소(O2)를 사용할 수 있다. 이러한 애싱 가스는 SiNx, SiOx와 같은 절연 물질로 형성되어 있는 식각 저지층(307)은 식각하지 못하고, 비감광성 수지로 형성된 희생층(300)과 포토 레지스트 패턴(306)만을 제거한다. 그 결과 희생층(300) 및 식각 저지층(307) 구조가 완성된다. 본 실시예에서도 비감광성 수지를 애싱으로 제거하는 경우 건식 식각(dry etch) 설비에서 비등방성 식각을 진행하게 되므로 희생층(300)의 측벽을 거의 수직하게 형성할 수 있다. 그 결과 희생층(300)의 측벽이 수평 면적을 크게 차지 하지 않는다.
이상과 같은 본 발명의 실시예에 따른 제조 방법에 의하면, 희생층(300)이 상부에서 식각되어 가파른 측벽을 가지게 되므로 미세 공간층(305)의 측벽도 가파른 측벽을 가진다. 미세 공간층(305)에 주입되는 액정층(3)이 측벽 부분에서 충분한 셀갭의 액정층을 가지지 않아 빛샘 현상이 발생하는데, 본 발명의 실시예에서는 측벽 부분이 가파르기 때문에 수평 면적이 좁아 넓은 개구면적을 확보할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지 전압선
140: 게이트 절연막 151, 154, 155: 반도체
171: 데이터선 173: 소스 전극
175: 드레인 전극 180, 185: 보호막
186: 접촉구 192: 화소 전극
220: 차광 부재 230: 컬러 필터
270: 공통 전극 3: 액정층
300: 희생층 305: 미세 공간층
307: 식각 저지층 311: 하부 절연층
312: 루프층 313: 상부 절연층
335: 액정 주입구

Claims (18)

  1. 비감광성 수지를 적층하여 희생층을 형성하는 단계,
    상기 희생층 위에 식각 저지층을 형성하는 단계,
    포토 레지스트 패턴을 형성하는 단계,
    상기 포토 레지스트 패턴에 따라서 상기 식각 저지층을 완성하는 단계,
    상기 완성된 식각 저지층을 마스크로 하여 상기 포토 레지스트 패턴과 상기 희생층을 애싱하는 단계,
    상기 희생층을 제거하여 미세 공간층을 형성하는 단계, 및
    상기 미세 공간층에 액정층을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  2. 제1항에서,
    상기 포토 레지스트는 네가티브 포토 레지스트(negative photoresist)인 액정 표시 장치의 제조 방법.
  3. 제1항에서,
    상기 포토 레지스트는 파지티브 포토 레지스트(positive photoresist)이며,
    상기 포토 레지스트 패턴을 하드 베이크(hard bake)하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  4. 제1항에서,
    상기 비감광성 수지는 2-메톡시-1-메틸에틸 아세테이트 (2-methoxy-1-methylethyl acetate), 노볼랙 수지 (novolak resin derivative)를 포함하는 액정 표시 장치의 제조 방법.
  5. 제4항에서,
    상기 희생층을 형성한 후, 상기 희생층을 열처리하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  6. 제5항에서,
    상기 식각 저지층은 ITO 또는 IZO와 같은 투명한 도전 물질로 형성하는 액정 표시 장치의 제조 방법.
  7. 제6항에서,
    상기 애싱하는 단계에서 사용하는 애싱 가스로는 산소를 사용하거나, 산소 및 SF6를 사용하는 액정 표시 장치의 제조 방법.
  8. 제7항에서,
    상기 식각 저지층은 공통 전압을 인가받는 공통 전극의 역할도 수행하는 액정 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 희생층을 애싱하는 단계 이후,
    상기 완성된 식각 저지층 상부에 절연층을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  10. 제7항에서,
    상기 애싱하는 단계 이후 상기 희생층을 제거하기 전에 상기 식각 저지층을 제거하는 단계를 더 포함하며,
    상기 제거된 식각 저지층 자리에 공통 전극, 하부 절연층 또는 루프층을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  11. 제5항에서,
    상기 식각 저지층은 SiNx 또는 SiOx와 같은 절연 물질로 형성하는 액정 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 애싱하는 단계에서 사용하는 애싱 가스로는 산소를 사용하는 액정 표시 장치의 제조 방법.
  13. 제1항에서,
    상기 희생층을 형성하기 전에,
    절연 기판 위에 복수의 게이트선 및 복수의 데이터선을 형성하는 단계,
    상기 복수의 게이트선 및 상기 복수의 데이터선에 각기 연결되어 있는 복수의 박막 트랜지스터를 형성하는 단계,
    상기 복수의 박막 트랜지스터 위에 복수의 컬러 필터를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 복수의 컬러 필터를 형성하는 단계 이후에,
    상기 인접한 복수의 컬러 필터 중 인접한 두 컬러 필터 사이에 배치되어 있으며, 상기 데이터선 및 상기 게이트선에 대응하는 위치에 배치되어 있는 차광 부재를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  15. 제9항에서,
    상기 절연층의 형성 후,
    상기 절연층 위에 루프층을 형성하는 단계, 및
    액정 주입구 오픈 영역에 형성되어 있는 상기 루프층을 식각하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 액정층의 형성은 모관력을 이용하여 액정을 주입하여 형성하는 액정 표시 장치의 제조 방법.
  17. 제12항에서,
    상기 희생층을 애싱하는 단계에서,
    상기 희생층의 측벽이 차지하는 수평 폭이 1-2㎛가 되도록 하는 액정 표시 장치의 제조 방법.
  18. 제12항에서,
    상기 희생층을 형성하기 전에 공통 전극과 화소 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
KR1020140003545A 2014-01-10 2014-01-10 액정 표시 장치의 제조 방법 KR20150083690A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140003545A KR20150083690A (ko) 2014-01-10 2014-01-10 액정 표시 장치의 제조 방법
US14/490,355 US9496295B2 (en) 2014-01-10 2014-09-18 Liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140003545A KR20150083690A (ko) 2014-01-10 2014-01-10 액정 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150083690A true KR20150083690A (ko) 2015-07-20

Family

ID=53522009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140003545A KR20150083690A (ko) 2014-01-10 2014-01-10 액정 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9496295B2 (ko)
KR (1) KR20150083690A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631831B2 (en) 2020-01-02 2023-04-18 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115133A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3082396B2 (ja) 1992-01-29 2000-08-28 日本電気株式会社 半導体装置の製造方法
US6141072A (en) 1997-04-04 2000-10-31 Georgia Tech Research Corporation System and method for efficient manufacturing of liquid crystal displays
TW594232B (en) * 2002-11-26 2004-06-21 Hannstar Display Corp A method of utilizing dual-layer photoresist to form black matrix and spacers on a control circuit substrate
KR100538230B1 (ko) 2003-09-27 2005-12-21 삼성전자주식회사 모놀리틱 잉크젯 프린트헤드의 제조방법
JP4800236B2 (ja) 2007-02-14 2011-10-26 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置
KR101375849B1 (ko) * 2008-11-07 2014-03-18 주식회사 동진쎄미켐 잉크 조성물 및 이를 이용한 액정표시장치의 제조방법
US20120319978A1 (en) * 2010-02-22 2012-12-20 Sharp Kabushiki Kaisha Display device
KR101605821B1 (ko) 2010-09-10 2016-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20140048459A (ko) * 2012-10-15 2014-04-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140058773A (ko) * 2012-11-06 2014-05-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631831B2 (en) 2020-01-02 2023-04-18 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US9496295B2 (en) 2016-11-15
US20150200214A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
KR101904211B1 (ko) 액정 표시 장치 및 그 제조 방법
US9158167B1 (en) Liquid crystal display and manufacturing method thereof
KR101703985B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20140048459A (ko) 액정 표시 장치 및 그 제조 방법
US9880411B2 (en) Liquid crystal display and method of manufacturing the same
KR101499226B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9563077B2 (en) Liquid crystal display and manufacturing method thereof
KR102062294B1 (ko) 액정 표시 장치 및 그 제조 방법
US9442328B2 (en) Display device and manufacturing method thereof
KR20150083690A (ko) 액정 표시 장치의 제조 방법
US20160124261A1 (en) Liquid crystal display and manufacturing method thereof
US9678376B2 (en) Liquid crystal display comprising a liquid crystal layer positioned in a microcavity having a column portion in contact with a tapered side wall of the microcavity
US9405142B2 (en) Liquid crystal display and manufacturing method thereof
KR20150022293A (ko) 액정 표시 장치 및 그 제조 방법
KR20150086127A (ko) 액정 표시 장치
KR20140127112A (ko) 액정 표시 장치 모니터링 장치 및 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination