KR20150082334A - Adaptive error correction codes for data storage systems - Google Patents
Adaptive error correction codes for data storage systems Download PDFInfo
- Publication number
- KR20150082334A KR20150082334A KR1020157013404A KR20157013404A KR20150082334A KR 20150082334 A KR20150082334 A KR 20150082334A KR 1020157013404 A KR1020157013404 A KR 1020157013404A KR 20157013404 A KR20157013404 A KR 20157013404A KR 20150082334 A KR20150082334 A KR 20150082334A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- volatile memory
- ldpc
- memory array
- memory page
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
- H03M13/353—Adaptation to the channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
Abstract
데이터를 적응적으로 코딩하도록 구성된 데이터 스토리지 시스템이 개시되고, 일 실시형태에서, 데이터 스토리지 시스템 제어기는 비-휘발성 메모리 어레이에 대하여 E-페이지 사이즈와 같은 공통의 메모리 페이지 사이즈를 결정한다. 공통 메모리 페리지 사이즈에 기초하여, 제어기는 저밀도 패리티 체크 (LDPC) 코드 워드 길이를 복수의 미리 정의된 LDPC 코드 워드 길이들로부터 선택한다. 제어기는 선택된 LDPC 코드 워드 길이에 기초하여 메모리 어레이에 기록되거나 메모리 어레이로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정한다. 상기 복수의 미리 정의된 LDPC 코드 워드 길이들을 사용함으로써, 데이터 스토리지 시스템은 공통의 메모리 페이지 사이즈가 복수의 미리 정의된 LDPC 코드 워드 길이들 중 임의의 LDPC 코드 워드 길이와 동일하지 않은 메모리 페이지 포맷을 포함하여 다수의 비-휘발성 메모리 페이지 포맷들을 지원할 수 있다. 따라서, 데이터 코딩의 유연성 및 효율성이 달성될 수 있다.A data storage system is disclosed that is configured to adaptively code data, and in one embodiment, the data storage system controller determines a common memory page size, such as an E-page size, for a non-volatile memory array. Based on the common memory peripheral size, the controller selects a low density parity check (LDPC) codeword length from a plurality of predefined LDPC codeword lengths. The controller determines LDPC coding parameters for coding the data written to or read from the memory array based on the selected LDPC codeword length. By using the plurality of predefined LDPC codeword lengths, the data storage system includes a memory page format in which the common memory page size is not the same as any of the plurality of predefined LDPC codeword lengths To support a number of non-volatile memory page formats. Thus, the flexibility and efficiency of data coding can be achieved.
Description
본 개시물은 컴퓨터 시스템들을 위한, 솔리드 스테이트 드라이브들과 같은 데이터 스토리지 시스템들에 관한 것이다. 특히, 본 개시물은 데이터 스토리지 시스템들에 대한 적응형 에러 정정 코드들에 관한 것이다.The present disclosure relates to data storage systems, such as solid state drives, for computer systems. In particular, this disclosure relates to adaptive error correction codes for data storage systems.
비-휘발성 메모리 어레이들은 종종 제한된 내구성을 갖는다. 메모리 어레이의 내구성은 통상적으로 사용 패턴 또는 마모도 여부에 따른다. 추가로, 내구성들은 특정 타입의 비-휘발성 메모리 어레이에 의존한다. 예를 들어, 멀티-레벨 셀 (MLC) NAND 매체를 갖는 메모리 어레이들은 통상적으로, 단일-레벨 셀 (SLC) NAND 매체를 갖는 메모리 어레이들보다 낮은 내구성을 갖는다. 약화된 내구성에 의해 야기될 수도 있는 오염으로부터 메모리 어레이들에 저장된 사용자 데이터를 보호하기 위해, 패리티 데이터가 결정되고 사용자 데이터와 함께 저장되어 에러 검출 및/또는 정정을 촉진할 수 있다.Non-volatile memory arrays often have limited durability. The durability of the memory array typically depends on the usage pattern or wear. Additionally, durabilities depend on a particular type of non-volatile memory array. For example, memory arrays with multi-level cell (MLC) NAND media typically have lower durability than memory arrays with single-level cell (SLC) NAND media. To protect user data stored in memory arrays from contamination that may be caused by degraded durability, parity data may be determined and stored with user data to facilitate error detection and / or correction.
본 발명의 다양한 특징들을 구현하는 시스템들 및 방법들은 지금부터 이하 도면들을 참조하여 설명될 것이다:
도 1 은 본 발명의 일 실시형태에 따라 데이터를 적응적으로 코딩하는 스토리지 시스템을 예시한다.
도 2 는 본 발명의 일 실시형태에 따라 데이터를 코딩하기 위한 코딩 파라미터들을 결정하는 프로세스를 예시하는 플로우 다이어그램이다.
도 3 은 본 발명의 일 실시형태에 따라 저밀도 패리티 체크 (LDPC) 코딩 파라미터들과 LDPC 코드 워드 길이들 간의 관계들을 예시하는 표이다.
도 4a 내지 도 4c 는 본 발명의 일 실시형태에 따라 패딩된 사용자 데이터 및 패리티 데이터를 예시하는 다이어그램들이다.
도 5 는 본 발명의 일 실시형태에 따라 적응형 코드 단축 프로세스를 예시하는 플로우 다이어그램이다.
도 6 은 본 발명의 일 실시형태에 따라 코드 레이트를 조정하는 프로세스를 예시하는 플로우 다이어그램이다.Systems and methods for implementing various aspects of the present invention will now be described with reference to the following drawings:
Figure 1 illustrates a storage system that adaptively codes data in accordance with one embodiment of the present invention.
2 is a flow diagram illustrating a process for determining coding parameters for coding data in accordance with an embodiment of the present invention.
3 is a table illustrating relationships between LDPC coding parameters and LDPC codeword lengths in accordance with an embodiment of the invention.
Figures 4A-4C are diagrams illustrating padded user data and parity data in accordance with an embodiment of the invention.
5 is a flow diagram illustrating an adaptive code shortening process in accordance with one embodiment of the present invention.
6 is a flow diagram illustrating a process for adjusting code rate in accordance with an embodiment of the present invention.
특정 실시형태들이 설명되지만, 이들 실시형태들은 오직 예로서만 제시되며, 보호 범위를 제한하도록 의도되지는 않는다. 실제로, 본원에 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수도 있다. 추가로, 본원에 설명된 방법들 및 시스템들의 형태에 있어서 다양한 생략들, 대체들, 및 변경들은 보호 범위를 벗어나지 않고 실행될 수도 있다.Although specific embodiments have been described, these embodiments are presented by way of example only, and are not intended to limit the scope of protection. Indeed, the novel methods and systems described herein may be implemented in various other forms. In addition, various omissions, substitutions, and changes in the form of the methods and systems described herein may be practiced without departing from the scope of protection.
일부 실시형태들에서, 본 개시물에서 사용된 것과 같이 데이터를 "코딩하는 것 (coding 또는 to code)" 은 데이터를 인코딩하는 프로세스 및/또는 데이터를 디코딩하는 프로세스를 지칭한다.
In some embodiments, "coding or to code " data as used in this disclosure refers to a process of encoding data and / or a process of decoding data.
개관survey
솔리드 스테이트 드라이브들과 같은 스토리지 시스템들은 통상적으로 비-휘발성 메모리 어레이들과 커플링된 하나 이상의 제어기들을 포함한다. 그러한 제어기들이 일 당사자에 의해 설계/제작되도록 하고 비-휘발성 메모리 어레이들이 다른 당사자에 의해 설계/제작되도록 하는 것은 평범한 일이다. 추가로, 상이한 제조업자들로부터의 메모리 어레이들은 상이한 메모리 페이지 포맷들을 포함하여 상이한 내부 포맷팅을 갖도록 의도되며, 여기서 각각의 메모리 페이지 포맷은 다수의 메모리 페이지 사이즈들 중 하나에 대응한다. 또한, 비용들 및 다양한 다른 경쟁력 있는 이유들을 위해, 스토리지 시스템 제조업자들은 통상적으로 상이한 제조업자들로부터의 메모리 어레이들을 사용한다. 예를 들어, 스토리지 시스템 제조업자는 현재 생산 사이클에서 하나의 브랜드의 메모리 어레이를 사용하고, 다음 생산 사이클에서 다른 브랜드를 사용할 수도 있다. 또한, 상이한 메모리 어레이들은 상이한 레벨들로 가격이 매겨진 상이한 스토리지 시스템 모델들을 위해 사용될 수도 있다.Storage systems, such as solid state drives, typically include one or more controllers coupled with non-volatile memory arrays. It is common for such controllers to be designed / manufactured by one party and non-volatile memory arrays to be designed / manufactured by other parties. Additionally, memory arrays from different manufacturers are intended to have different internal formatting, including different memory page formats, where each memory page format corresponds to one of a plurality of memory page sizes. Also, for costs and various other competitive reasons, storage system manufacturers typically use memory arrays from different manufacturers. For example, storage system manufacturers can use one brand of memory array in their current production cycle and use different brands in the next production cycle. Also, different memory arrays may be used for different storage system models priced at different levels.
그러므로, 하나의 공통적인 설계 접근방식은, 스토리지 시스템들이 상이한 제조업자들로부터의 메모리 어레이들로부터 판독되거나 그 메모리 어레이들에 기록된 데이터를 인코딩/디코딩하는, 다수의 특수화된 하드웨어, 펌웨어, 및/또는 소프트웨어를 갖는 하나 이상의 제어기들을 포함하게 하는 것이며, 실제로 사용되는 그러한 하드웨어, 펌웨어, 및/또는 소프트웨어의 서브세트는 어셈블리 시기에 또는 최종 설계 스테이지에서 제어기(들)과 페어링된 실제 메모리 어레이들에 의존한다. 결과적으로, 스토리지 시스템들은 최종적으로 어셈블리된 스토리지 시스템들에 포함되지 않은 하나 이상의 메모리 어레이들에 대한 다수의 메모리 페이지 포맷들을 지원하기 위해 다수의 제어기들 또는 추가의 미사용된 하드웨어, 펌웨어, 및/또는 소프트웨어를 포함할 수 있다. Thus, one common design approach is to use a number of specialized hardware, firmware, and / or software components that enable storage systems to read from or write to memory arrays from different manufacturers, Or software, and a subset of such hardware, firmware, and / or software in actual use depends on the actual memory arrays paired with the controller (s) at the time of assembly or at the final design stage do. As a result, the storage systems ultimately need a number of controllers or additional unused hardware, firmware, and / or software to support multiple memory page formats for one or more memory arrays that are not included in the assembled storage systems . ≪ / RTI >
대안적으로, 스토리지 시스템들에 포함된 하드웨어, 펌웨어, 및/또는 소프트웨어의 양을 감소시키기 위해, 스토리지 시스템들 및 제어기들은 공지된 메모리 페이지 사이즈를 갖는 오직 하나의 특정된, 공지된 메모리 페이지 포맷을 지원하도록 구성될 수 있고, 다른 메모리 페이지 포맷들을 지원하도록 구성되지는 않을 수도 있다. 그러나, 그러한 접근방식은 다른 타입들의 메모리 어레이들에 대한 스토리지 시스템들 및 제어기들의 유용성을 제한하며, 다수의 상이한 스토리지 시스템들 및 제어기들은 다수의 메모리 어레이 타입들을 지원하도록 구성되어야만 할 수도 있다. 추가로, 일부 경우들에서, 메모리 어레이의 메모리 페이지 포맷은 스토리지 시스템들 및 제어기들이 설계될/구성될 경우 공지되지 않을 수도 있다. 따라서, 다수의 공지되거나 공지되지 않은 메모리 저장 포맷들에 대하여 데이터를 적응적으로 코딩하는 개선된 시스템들 및 방법들이 요구된다.Alternatively, to reduce the amount of hardware, firmware, and / or software included in the storage systems, the storage systems and controllers may store only one specific, known memory page format with a known memory page size , And may not be configured to support other memory page formats. However, such an approach limits the utility of storage systems and controllers for different types of memory arrays, and a number of different storage systems and controllers may have to be configured to support multiple memory array types. Additionally, in some cases, the memory page format of the memory array may not be known when the storage systems and controllers are designed / configured. Accordingly, there is a need for improved systems and methods for adaptively coding data for a number of known or unknown memory storage formats.
본 발명의 일부 실시형태들에서, 스토리지 시스템은 제어기, 및 공통의 메모리 페이지 사이즈를 갖는 복수의 메모리 페이지들을 가지는 비-휘발성 메모리 어레이를 포함한다. 제어기는 비-휘발성 메모리 어레이에 대한 공통의 메모리 페이지 사이즈를 결정하고, 그 공통의 메모리 페이지 사이즈에 기초하여 다수의 미리 정의된 코드 워드 길이들로부터 저밀도 패리티 체크 (LDPC) 코드 워드 길이와 같은 코드 길이를 선택한다. (다수의 미리 정의된 코드 워드 길이들로부터 선택된) 적절한 코드 워드 길이 및 대응하는 코딩 파라미터들을 선택적으로 사용함으로써, 제어기는 다수의 공지되거나 공지되지 않은 메모리 페이지 포맷들을 지원하기 위해 적어도 몇몇의 공통적인 하드웨어, 펌웨어, 및/또는 소프트웨어를 사용한다. 따라서, 제어기는 그 동작들을 선택적으로 적응시킬 수 있고, 따라서 그 제어기는 상이한 제조업자들에 의해 형성된 상이한 포맷들의 메모리 어레이들과 페어링될 수 있다.In some embodiments of the invention, the storage system includes a controller and a non-volatile memory array having a plurality of memory pages having a common memory page size. The controller determines a common memory page size for the non-volatile memory array and determines a code length, such as a low density parity check (LDPC) codeword length, from a plurality of predefined codeword lengths based on the common memory page size . By selectively using the appropriate codeword length (selected from a number of predefined codeword lengths) and corresponding coding parameters, the controller can be configured to support at least some common hardware , Firmware, and / or software. Thus, the controller can selectively adapt its operations so that the controller can be paired with memory arrays of different formats formed by different manufacturers.
일부 실시형태들에서, 스토리지 시스템의 제어기는, 비-휘발성 메모리 어레이의 메모리 페이지들, 블록들 또는 다이들이 부분적으로 메모리 어레이의 사용으로 인해 노화 및/또는 마모됨에 따라 사용자 데이터를 코딩하기 위한 코딩 파라미터들을 조정한다. 코딩 파라미터들을 조정하는 메커니즘은 제어기로 하여금 시간에 걸쳐 단위 데이터당 추가의 패리티를 지원할 수 있게 하며, 따라서 메모리 어레이의 품질 (예컨대, 데이터 보유 능력들) 이 감소함에 따라 에러 정정 또는 검출 능력들을 개선시킨다. 추가로, 코딩 파라미터들을 조정하는 메커니즘은 단위 데이터당 추가의 패리티로 인한 디코딩 시간의 추가의 패리티 데이터의 에러 정정 또는 검출 혜택들과의 밸런싱을 용이하게 한다. 추가로, 제어기는 상이한 메모리 페이지들, 블록들, 또는 다이들에 대하여 상이한 코드 또는 패리티 레이트들을 허용하기 위해, 메모리 어레이의 메모리 페이지들, 블록들, 또는 다이들에 대한 조정된 코딩 파라미터들을 저장할 수 있다.
In some embodiments, the controller of the storage system may be configured to determine whether the memory pages, blocks, or dies of the non-volatile memory array are partially coded with a coding parameter for coding user data as part of the memory array is aged and / . The mechanism for adjusting the coding parameters allows the controller to support additional parity per unit of data over time and thus improves error correction or detection capabilities as the quality of the memory array (e.g., data retention capabilities) decreases . In addition, the mechanism for adjusting the coding parameters facilitates balancing of error correction or detection benefits of additional parity data of the decoding time due to additional parity per unit of data. Additionally, the controller may store adjusted coding parameters for memory pages, blocks, or dies in the memory array to allow for different code or parity rates for different memory pages, blocks, or dies have.
시스템 개관System Overview
도 1 은 본 발명의 일 실시형태에 따라 데이터를 적응적으로 코딩하는 스토리지 시스템 (120) 을 예시한다. 도시된 것과 같이, 스토리지 시스템 (120) (예컨대, 하이브리드 하드 드라이브, 솔리드 스테이트 드라이브, 등) 은 블록 "A" (142) 내지 블록 "N" 으로 식별되는 하나 이상의 스토리지 블록들을 포함하는 비-휘발성 메모리 어레이 (140) 및 제어기 (130) 를 포함한다. 각 블록은 복수의 플래시 페이지들 (F-페이지들) 을 포함한다. 예를 들어, 도 1 의 블록 A (142) 은 F-페이지들 A (153), B 내지 N 으로 식별되는 복수의 F-페이지들을 포함한다. 일부 실시형태들에서, 각각의 "F-페이지" 는 단일 동작에서 또는 하나의 유닛으로 프로그래밍될 수 있는 비-휘발성 메모리 어레이 (140) 에서의 메모리 셀들의 최소 그룹이다. 추가로, 각 F-페이지는 복수의 에러 정정 코드 페이지들 (E-페이지들) 을 포함한다. 예시된 실시형태에서, 각각의 F-페이지는 E-페이지 (144) 를 포함하여 4 개의 박스들로 도시되는 4 개의 E-페이지들을 포함한다. 다른 실시형태들은 상이하게 정의된 F-페이지들 또는 E-페이지들을 사용할 수도 있거나, 각 F-페이지는 4 개의 E-페이지들보다 크거나 적은 E-페이지들을 포함할 수도 있다. Figure 1 illustrates a
제어기 (130) 는 호스트 시스템 (110) 에서의 스토리지 인터페이스 모듈 (112) (예컨대, 디바이스 드라이버) 로부터 데이터 및/또는 스토리지 액세스 커맨드들을 수신할 수 있다. 스토리지 인터페이스 (112) 에 의해 통신된 스토리지 액세스 커맨드들은 호스트 시스템 (110) 에 의해 발행된 기록 및 판독 커맨드들을 포함할 수 있다. 커맨드들은 스토리지 시스템 (120) 에서 논리적인 블록 어드레스를 명시할 수도 있고, 제어기 (130) 는 비-휘발성 메모리 어레이 (140) 에서 수신된 커맨드들을 실행할 수 있다. 하이브리드 하드 드라이브에서, 데이터는 비-휘발성 메모리 어레이 (140) 에 부가하여, (도 1 에 도시되지 않은) 자기 매체 스토리지 컴포넌트에 저장될 수도 있다.The
스토리지 시스템 (120) 은, 스토리지 시스템 (120) 이 호스트 시스템 (110) 에 대한 메모리 스토리지 역할을 할 수 있도록, 호스트 시스템 (110) 으로부터 수신된 데이터를 저장할 수 있다. 이러한 기능을 용이하게 하기 위해, 제어기 (130) 는 논리적인 인터페이스를 구현할 수 있다. 논리적인 인터페이스는 스토리지 시스템 메모리를 데이터가 저장될 수 있는 논리적인 어드레스들의 세트 (예컨대, 연속적인 어드레스) 로서 호스트 시스템 (110) 에 제시할 수 있다. 내부적으로, 제어기 (130) 는 논리적인 어드레스들을 비-휘발성 메모리 어레이 (140) 및/또는 다른 메모리 모듈(들) 에서의 다수의 물리적인 메모리 어드레스들로 맵핑할 수 있다.The
제어기 (130) 는 코더 모듈 (132) 을 포함한다. 일 실시형태에서, 코더 모듈 (132) 은 비-휘발성 메모리 어레이 (140) 의 메모리 페이지들, 예컨대 E-페이지들로부터 판독되거나 기록된 데이터 (예컨대, 사용자 데이터) 를 디코딩/인코딩하기 위한 코딩 파라미터들을 결정한다. 코딩 파라미터들은 비-휘발성 메모리 어레이 (140) 로부터 판독된 사용자 데이터를 디코딩하는 것, 비-휘발성 메모리 어레이 (140) 로의 저장을 위해 사용자 데이터를 인코딩하는 것, 및 에러 검출 또는 정정과 같은 다른 사용들을 위해 사용될 수 있다. 코딩 파라미터들은 G 또는 H 코딩 행렬의 컬럼 가중치, G 또는 H 코딩 행렬의 로우 가중치, P 행렬 사이즈 (예컨대, P 행렬은 G 또는 H 코딩 행렬의 서브 행렬임), 등등과 같은 LDPC 코딩 파라미터들을 포함할 수 있다. 추가로, 코더 모듈 (132) 은 미패딩된 또는 패딩된 사용자 데이터에 대한 패리티 데이터를 결정할뿐만 아니라, 대응하는 패리티 데이터 및 패딩을 갖는 사용자 데이터를 디코딩할 수 있다. 추가로, 코더 모듈 (132) 은 코딩 파라미터들을 조정함으로써 코딩 데이터에 대한 코드 또는 패리티 레이트를 조정할 수 있다. 제어기 (130) 및/또는 코더 모듈 (132) 은 추가로, 하나 이상의 적합한 메모리 타입들로 이루어질 수도 있는 내부 메모리 (비도시) 를 포함할 수 있다.The
비-휘발성 메모리 어레이 (140) 는 NAND 플래시 메모리 디바이스들을 사용하여 구현될 수 있다. 다른 타입의 솔리드-스테이트 메모리 디바이스들이 대안적으로 사용될 수 있으며, 예컨대 플래시 집적 회로들의 어레이, 칼코게나이드 (Chalcogenide) RAM (C-RAM), 상 변화 메모리 (PC-RAM 또는 PRAM), 프로그래밍가능한 금속화 셀 RAM (PMC-RAM 또는 PMCm), 오보닉 통합 메모리 (OUM), 저항성 RAM (RRAM), NOR 메모리, EEPROM, 강유전성 메모리 (FeRAM), 자기저항성 RAM (MRAM), 다른 개별 NVM (비-휘발성 메모리) 칩들, 또는 이들의 임의의 조합이다. 일 실시형태에서, 비-휘발성 메모리 어레이 (140) 는 바람직하게, 단일 비트의 정보를 초과하여 저장할 수 있는 멀티-레벨 셀들을 갖는 멀티-레벨 셀 (MLC) 디바이스들을 포함하지만, 단일-레벨 셀 (SLC) 메모리 디바이스들 또는 SLC 와 MLC 디바이스들의 조합이 사용될 수도 있다. 일 실시형태에서, 스토리지 시스템 (120) 은 하나 이상의 자기 메모리 모듈들과 같은 다른 메모리 모듈들을 포함할 수 있다. 스토리지 시스템 (120) 은 추가로, 자기 스토리지와 같은 다른 타입의 스토리지 매체를 포함할 수 있다.
The
적응형 데이터 코딩Adaptive Data Coding
도 2 는 본 발명의 일 실시형태에 따라 데이터를 코딩하기 위한 코딩 파라미터들을 결정하는 프로세스 (200) 를 예시하는 플로우 다이어그램이다. 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 이 복수의 코드 워드 길이들을 사용하여 다수의 비-휘발성 메모리 페리지 포맷들을 지원할 수 있게 할 수 있다.2 is a flow diagram illustrating a
블록 (205) 에서, 프로세스 (200) 는 비-휘발성 메모리 어레이 (140) 와 같은 비-휘발성 메모리 어레이에 대한 메모리 페이지 사이즈를 결정한다. 메모리 페이지 사이즈는, 예컨대 메모리 어레이 벤더에 의해 제공되거나 다른 공지된 메모리 사이즈에 기초하여 계산될 수 있다. 예를 들어, 메모리 페이지 사이즈는 비-휘발성 메모리 어레이의 E-페이지 사이즈에 대응할 수 있고, 프로세스 (200) 는 메모리 어레이의 벤더 제공 F-페이지 사이즈를 검색하고, 4 또는 8 과 같은 비-휘발성 메모리 어레이에 대한 적절한 상수로 F-페이지 사이즈를 나눔으로써 E-페이지 사이즈를 계산할 수 있다. 다른 실시형태들에서, 메모리 페이지 사이즈는 F-페이지 사이즈에 대응할 수 있다.At
블록 (210) 에서, 프로세스 (200) 는 복수의 코드 워드 길이들로부터의 메모리 페이지 사이즈와 동일하거나 초과하는 코드 워드 길이를 선택한다. 예를 들어, 메모리 페이지 사이즈는 2164 바이트들 또는 옥텟들일 수 있고, 복수의 미리 정의된 코드 워드 길이들은 2176 바이트들 및 2304 바이트들의 길이들을 포함할 수 있다. 일 실시형태에서, 프로세스 (200) 는 복수의 미리 정의된 LDPC 코드 워드 길이들로부터의 메모리 페이지 사이즈 이상인 최소 사이즈 또는 바이트 수의 데이터를 갖는 LDPC 코드 워드 길이를 선택한다. 예를 들어, 프로세스 (200) 는 2164 바이트 메모리 페이지 사이즈를 초과하고 최소 사이즈의 복수의 미리 정의된 LDPC 코드 워드 길이들을 갖는, 2176 바이트의 코드 워드 길이를 선택할 수 있다.At
블록 (215) 에서, 프로세스 (200) 는 선택된 코드 워드 길이에 적어도 부분적으로 기초하여 코딩 파라미터들을 결정한다. 코딩 파라미터들은 비-휘발성 메모리 어레이로부터 판독되거나 기록된 데이터를 코딩할 경우에 사용될 수 있고, 프로세스 (200) 가 데이터에 대한 코드 레이트 (예컨대, 데이터 유닛의 전체 데이터 당 사용자 데이터의 양, 여기서 전체 데이터는 사용자 데이터 및 패리티 데이터를 포함함) 를 관리할 수 있게 할 수 있다. 일 실시형태에서, LDPC 코드 워드 길이에 대한 코딩 파라미터들은 컬럼 가중치, P 행렬 사이즈, 및 로우 가중치를 포함하며, 추가로 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 포함한다.At
블록 (220) 에서, 프로세스 (200) 는 코딩 파라미터들을 저장한다. 예를 들어, 프로세스 (200) 는 스토리지 시스템 (120) 의 비-휘발성 메모리 어레이 (140) 및/또는 하나 이상의 다른 스토리지 매체에 코딩 파라미터들을 저장할 수 있다. 프로세스 (200) 는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 코딩 파라미터들을 저장할 수 있다. 저장된 코딩 파라미터들은 비-휘발성 메모리 어레이 (140) 의 상이한 페이지들, 블록들, 또는 다른 분할들 및/또는 서브분할들을 코딩하기 위해 그리고 비-휘발성 메모리 어레이 노화 및/또는 마모의 부분들로서 시간에 걸쳐 코딩 파라미터들을 트래킹하고 조정하기 위해 상이한 코딩 파라미터들을 사용하는 것을 촉진할 수 있다.At
도 3 은 본 발명의 일 실시형태에 따라 LDPC 코딩 파라미터들과 LDPC 코드 워드 길이들 간의 관계들을 예시하는 표 (300) 이다. 표 (300) 는 제어기 (130) 및/또는 코더 모듈 (132) 과 같은, 제어기에 의해 지원되는 LDPC 코드 워드 길이들 및 LDPC 코딩 파라미터들을 지정할 수 있다. 표 (300) 는 비-휘발성 메모리 어레이 (140), 스토리지 시스템 (120) 의 하나 이상의 다른 스토리지 매체, 및/또는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 저장될 수 있다. 표 (300) 는 2 개의 지원되는 LDPC 코드 워드 길이들을 표시하는 2 개의 코드 길이 컬럼들을 포함한다. 하나의 LDPC 코드 워드 길이는 2176 바이트들 (2048 + 128*1 바이트들) 과 동일하고, 다른 LDPC 코드 워드 길이는 2304 바이트들 (2048 + 128*2 바이트들) 과 동일하다. 약 2 킬로바이트들의 다양한 코드 레이트들이 복잡도와 성능간에 최적의 트레이드오프를 제공할 수 있는 것이 발견되었다.3 is a table 300 illustrating relationships between LDPC coding parameters and LDPC codeword lengths in accordance with an embodiment of the invention. Table 300 may specify LDPC codeword lengths and LDPC coding parameters supported by the controller, such as
각각의 코드 길이에 대하여, 컬럼 가중치, P 행렬 사이즈, 및 로우 가중치의 LDPC 코딩 파라미터들은 표 (300) 에 열거된 것과 같이 상이하게 설계된 코드 레이트들 (예컨대, 데이터 유닛의 전체 데이터 당 사용자 데이터의 상이한 양들, 여기서 전체 데이터는 사용자 데이터 및 패리티 데이터를 포함함) 을 사용하여 데이터의 코딩을 인에이블 하도록 변경될 수 있다. 예를 들어, LDPC 코드 워드 길이가 2176 바이트들과 동일하다면, 적용된 LDPC 코딩 파라미터들은 원들 C1, C2, C3, 또는 C4 에서의 LDPC 코딩 파라미터 세트들 중 하나일 수 있다. 일 예에서, LDPC 코딩 파라미터들은 4 의 컬럼 가중치, 512 의 P 행렬 사이즈, 및 34 의 로우 가중치 그리고 추가로 0.882 의 코드 레이트 (전체 코드 길이 중 2176 바이트들에 대한 사용자 데이터의 1920 바이트들) 에 대응하는 원 C3 에서 선택될 수 있다. 또한, 일 실시형태에서, 2048 + 128×△ 로 정의될 수도 있는 코드 길이는 △ 를 1, 2 등으로 선택하는 것에 기초하여 조정될 수 있다. 도시되는 것과 같이, △ 의 값을 선택하는 것은 또한, 코드 레이트에 영향을 준다. 예를 들어, 원 C1 에서, △ 를 1 인 것으로 선택하는 것은 0.941 의 코드 레이트를 발생하며, 컬럼 가중치, P 행렬 사이즈 및 로우 가중치가 변화없이 유지된다면, △ 를 2 인 것으로 선택하는 것은 0.944 의 코드 레이트를 발생한다. 추가로 설명되는 것과 같이, 다양한 미리 정의된 코드 레이트들은 상이한 페이지 사이즈들의 메모리 어레이들을 수용하는데 사용될 수 있다. 예를 들어, 도시된 것과 같이, 2176 및 2304 의 2 개의 코드 길이들은 2176 및 2304 바이트들의 페이지 사이즈들을 수용할 수 있다. 실제로, 미리 정의된 코드 길이들의 개수는 다양한 페이지 사이즈들을 수용하도록 2 보다 훨씬 높을 수 있음에 유의한다.For each code length, the LDPC coding parameters of the column weight, the P matrix size, and the row weight are set at code rates that are differently designed (e.g., different for each data unit of the data unit Quantities, where the entire data includes user data and parity data). For example, if the LDPC codeword length is equal to 2176 bytes, the applied LDPC coding parameters may be one of the LDPC coding parameter sets in the circles C1, C2, C3, or C4. In one example, the LDPC coding parameters correspond to a column weight of 4, a P matrix size of 512, and a low weight of 34 and an additional code rate of 0.882 (1920 bytes of user data for 2176 bytes of total code length) Lt; RTI ID = 0.0 > C3 < / RTI > Also, in one embodiment, the code length, which may be defined as 2048 + 128 x DELTA, may be adjusted based on selecting DELTA as 1, 2, and so on. As shown, selecting a value of DELTA also affects the code rate. For example, in circle C1, choosing Δ as 1 yields a code rate of 0.941, and choosing Δ as 2, if the column weight, P matrix size, and row weight remain unchanged, Rate. As further described, various predefined code rates may be used to accommodate memory arrays of different page sizes. For example, as shown, the two code lengths of 2176 and 2304 can accommodate page sizes of 2176 and 2304 bytes. In practice, it is noted that the number of predefined code lengths may be much higher than 2 to accommodate various page sizes.
표 (300) 의 LDPC 코딩 파라미터들을 지원하는 제어기는 유리하게 비-휘발성 메모리 어레이에 대하여 1 의 코드 길이를 선택하고, 상이한 코드 레이트들에서 데이터를 코딩하도록 LDPC 코딩 파라미터들을 조정할 수 있다. 예를 들어, 2176 바이트들의 E-페이지 사이즈를 갖는 메모리 어레이가 비교적 새롭고 (예컨대, 가법게 사용되고) 및/또는 적은 코딩 에러들을 경험하거나 나타낼 경우, 원 C1 에서의 LDPC 코딩 파라미터들이 데이터를 코딩하기 위해 선택될 수 있다. 원 C1 에서의 LDPC 코딩 파라미터들은 4 의 컬럼 가중치, 256 의 P 행렬 사이즈, 및 68 의 로우 가중치 그리고 추가로 0.941 의 코드 레이트에 대응한다. 총 128 바이트들의 패리티가 원 C1 에서 2048 바이트들의 데이터를 코딩하기 위해 사용될 수 있다. 메모리 어레이 노화 및/또는 마모의 메모리 페이지들, 블록들, 또는 다이들로서, 원들 C2, C3, 및 C4 에서의 LDPC 코딩 파라미터들이 대신 데이터를 코딩하기 위해 선택될 수 있다. 따라서, 제어기는 비-휘발성 메모리 어레이의 품질에 있어서의 변경들 (예컨대, 품질의 손실) 에 응답하여, 각각 원들 C2, C3, 및 C4 에서 0.941 의 코드 레이트로부터 0.926, 0.882, 및 0.853 의 코드 레이트들로 단위 데이터당 패리티의 양을 점진적으로 증가시킬 수 있다.
A controller that supports the LDPC coding parameters of table 300 may advantageously select a code length of 1 for the non-volatile memory array and adjust the LDPC coding parameters to code data at different code rates. For example, if a memory array having an E-page size of 2176 bytes is relatively new (e.g., used poorly) and / or experiences or exhibits few coding errors, then LDPC coding parameters in the original C1 Can be selected. The LDPC coding parameters in circle C1 correspond to a column weight of 4, a P matrix size of 256, and a low weight of 68 and a code rate of 0.941 additionally. A total of 128 bytes of parity can be used to code 2048 bytes of data in the original C1. As memory pages, blocks, or die of memory array aging and / or wear, LDPC coding parameters at circles C2, C3, and C4 may be selected to code data instead. Thus, in response to changes in the quality of the non-volatile memory array (e. G., Loss of quality), the controller may adjust the code rate from 0.941 code rate in circles C2, C3, and C4, respectively, to 0.926, 0.882, The amount of parity per unit data can be gradually increased.
적응형 코드 단축Adaptive Code Reduction
적응형 코드 단축을 통해, 본 발명의 일부 실시형태들은 미리 정의된 코드 길이들과 정확히 매칭하지 않는 페이지 사이즈들을 갖는 메모리 어레이들을 수용할 수 있다. 도 4a 내지 도 4c 는 본 발명의 일 실시형태에 따른 적응형 코드 단축에서 사용되는 패딩된 사용자 데이터 및 패리티 데이터를 예시하는 다이어그램들이다. 특히, 도 4a 내지 도 4c 는 비-휘발성 메모리 어레이에 대한 메모리 페이지 사이즈에 매칭하도록 코드 워드 길이들을 적응시키는데 어떻게 단축이 사용될 수도 있는지를 예시한다. 유리하게, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 그 메모리 페이지 사이즈가 복수의 미리 정의된 코드 워드 길이들 중 임의의 코드 워드 길이와 동일하지 않은 메모리 페이지 포맷을 지원할 수 있게 한다. 예를 들어, 제어기 (130) 및/또는 코더 모듈 (132) 이 2176 및 2304 바이트들과 동일한 미리 정의된 LDPC 코드 워드 길이들을 지원한다면, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 추가로 2164 바이트들의 메모리 페이지 사이즈를 지원할 수 있도록 하기 위해 사용될 수 있다. 추가로, 단축은 제어기 (130) 및/또는 코더 모듈 (132) 이 큰 비트 에러 레이트 성능을 희생하지 않고 비-휘발성 메모리 어레이 포맷에 매칭하도록 데이터를 적응적으로 코딩하는 것을 허용할 수 있다.With adaptive code shortening, some embodiments of the present invention may accommodate memory arrays having page sizes that do not exactly match predefined code lengths. Figures 4A-4C are diagrams illustrating padded user data and parity data used in adaptive code reduction according to an embodiment of the invention. In particular, FIGS. 4A-4C illustrate how shortening may be used to adapt the codeword lengths to match the memory page size for non-volatile memory arrays. Advantageously, the shortening allows
일 실시형태에서, 단축은 3 가지 동작들을 포함한다. 먼저, 패딩 데이터가 인코딩될 사용자 데이터에 부가된다. 일 실시형태에서 패딩 데이터는 미리 정의된 코드 길이와 메모리 페이지 사이즈 간의 차이가 되도록 사이징된다. 두번째로, 패딩 데이터 및 사용자 데이터에 기초하여 패리티 데이터가 생성된다. 세번재로, 메모리 페이지 사이즈까지 가산되는 사용자 데이터와 패리티 데이터는 메모리 페이지에 저장된다. 패딩 데이터는 저장되지 않지만, 디코딩시 (예컨대, 사용자 데이터와 패리티 데이터가 이후 시간에 메모리 페이지로부터 판독될 경우) 사용자 데이터에 부가될 것이다.In one embodiment, the abbreviation comprises three operations. First, padding data is added to the user data to be encoded. In one embodiment, the padding data is sized to be a difference between a predefined code length and a memory page size. Secondly, parity data is generated based on padding data and user data. Thirdly, user data and parity data added up to the memory page size are stored in a memory page. The padding data is not stored, but will be appended to the user data at the time of decoding (e.g., when user data and parity data are read from the memory page at a later time).
도 4a 는 데이터 유닛 (400a) 의 패딩 데이터 (410) 및 사용자 데이터 (420) 를 예시한다. 사용자 데이터 (420) 는 데이터 유닛 (400a) 에 대한 사용자 데이터의 양에 대응하고, 패딩 (410) 은 코드 단축을 용이하게 하는 패딩에 대응한다. 패딩 (410) 은 전체적으로 0 들, 전체적으로 1 들, 등등, 또는 임의의 공지되거나 미리 정의된 데이터 패턴의 데이터 세트를 포함할 수 있다. 이전 단락의 예에서 계속하여, 메모리 페이지 사이즈가 비-휘발성 메모리 어레이에 대하여 2164 바이트들이라면, 제어기 (130) 및/또는 코더 모듈 (132) 은 표 (300) 에 도시된 것과 같은 다수의 미리 정의된 코드 길이들로부터, 2164 바이트 이상의 사이즈를 갖는 최단 LDPC 코드 워드 길이를 선택할 수 있다. 이 경우, 2176 바이트들의 코드 길이가 선택된다. 제어기 (130) 및/또는 코더 모듈 (132) 은 패딩 (410) 이 비-휘발성 메모리 어레이의 코드 워드 길이 (2176) 와 메모리 페이지 사이즈 (2164) 간의 차이와 동일한 길이를 갖는 데이터 세트, 또는 2176 - 2164 = 12 바이트의 패딩 데이터를 포함해야 한다고 결정할 수도 있다. 데이터 유닛 (400a) 에 대한 LDPC 코딩 파라미터들에 의존하여, 제어기 (130) 및/또는 코더 모듈 (132) 추가로, 사용자 데이터 (420) 를 위해 보유한 바이트들의 양 및 패리티 데이터를 결정하고 및/또는 생성하기 위한 적절한 G 코딩 행렬을 결정할 수 있다.4A illustrates
도 4b 는 일 실시형태에 따른 예시적인 인코딩 프로세스를 예시한다. 사실상, 사용자 데이터 (420) 는, 결합된 사용자 데이터와 패딩이 선택된 미리 정의된 코드 길이에서의 사용자 데이터를 위해 보유한 바이트들의 양을 만족하도록 "패딩"된다. 그 후, 패리티 (430) 는 데이터 유닛 (400b) 의 결합된 패딩 (410) 및 사용자 데이터 (420) 에 대하여 생성된다. 이전 단락의 예에서 계속해서, 적절한 G 코딩 행렬은 패리티 (430) 에 대한 LDPC 패리티 데이터를 결정하는데 사용될 수 있다. 전술된 것과 같이, 패딩 (410), 사용자 (420), 및 패리티 데이터 (430) 간에 2176 바이트들의 실제 분포는 변화할 수도 있다. 이하 표는 가능한 구성들 중 일부를 예시한다 (모든 사이즈들은 바이트들):4B illustrates an exemplary encoding process according to one embodiment. In effect, the
Configuration C1 (Figure 3)
In a shortened way
2164 (2036 + 128)
Configuration C3 (Figure 3)
In a shortened way
2164 (1908 + 256)
도 4c 는 데이터 유닛 (400b) 의 사용자 데이터 (420) 및 패리티 (430) 를 가지고 패딩 (410) 은 제거된 데이터 유닛 (400c) 을 예시한다. 사용자 데이터 (420) 및 패리티 (430) 는 비-휘발성 메모리 어레이 (140) 의 메모리 페이지에 기록되고 그후 판독될 수 있다. 앞의 표들에 도시된 것과 같이, 사용자 데이터 (420) 와 패리티 데이터 (430) 의 양은 비-휘발성 메모리 어레이의 메모리 페이지 사이즈와 동일할 수 있고, 패딩 데이터는 페이지에 기록되지 않는다. 페이지가 이후 판독될 경우, 디코딩의 부분으로서, 패딩이 페이지로부터 판독된 사용자 데이터에 다시 부가된다. 이러한 방식으로, 임의의 페이지 사이즈들에 대한 코딩은 코딩 효율에 있어서 적은 손실 비용으로 복수의 미리 정의된 코드 워드 길이들 중 하나를 사용하여 수행될 수 있다.4C illustrates the data unit 400c with
도 5 는 본 발명의 일 실시형태에 따른 적응형 코드 단축의 프로세스 (500) 를 예시하는 플로우 다이어그램이다. 프로세스 (500) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (500) 는 제어기 (130) 및/또는 코더 모듈 (132) 이, 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 지원된 복수의 미리 정의된 코드 워드 길이들 중 임의의 코드 워드 길이와 동일하지 않은 메모리 페이지 사이즈들을 지원할 수 있게 할 수 있다. 프로세스 (500) 는 도 4a 내지 도 4c 에 설명된 데이터 유닛들 (400a, 400b, 및 400c) 을 구성하고 관리하는데 사용될 수 있다.5 is a flow diagram illustrating a
블록 (505) 에서, 프로세스 (500) 는 사용자 데이터를 수신한다. 사용자 데이터는 스토리지 인터페이스 모듈 (112) 로부터, 비-휘발성 메모리 어레이 (140) 와 같은 비-휘발성 메모리 어레이에 사용자 데이터를 기록하기 위한 기록 커맨드와 함께 수신될 수 있다.At
블록 (510) 에서, 프로세스 (500) 는 패딩 데이터로 사용자 데이터를 패딩한다. 패딩 데이터는 전체적으로 0 들, 전체적으로 1 들, 또는 공지되거나 미리 정의된 데이터 패턴의 데이터 세트를 포함할 수 있다. 추가로, 블록 (510) 에서, 프로세스 (500) 는 사용자 데이터를 대응하는 코딩 파라미터들에 의존하는 데이터 유닛당 사용자의 양과 동일한 사이즈를 갖는 유닛들로 추가로 분할할 수 있다. 예를 들면, 비-휘발성 메모리 어레이가 2164 바이트들과 동일한 메모리 페이지 사이즈를 갖고, LDPC 코딩 파라미터들이 도 3 의 원 C3 에서의 파라미터들에 대응한다면, 사용자 데이터는 1908 바이트들과 동일한 사이즈를 갖는 유닛들로 분할될 수 있다.At
블록 (515) 에서, 프로세스 (500) 는 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정한다. 이전의 단락의 예에서 계속해서, LDPC 코딩 파라미터들이 원 C3 에서의 파라미터들에 대응한다면, 적절한 G 코딩 행렬이 선택되고, 패딩된 사용자 데이터에 대한 LDPC 패리티 데이터를 결정하기 위해 사용될 수 있다.At
블록 (520) 에서, 프로세스 (500) 는 사용자 데이터 및 패리티 데이터를 출력한다. 예를 들어, 프로세스 (500) 는 비-휘발성 메모리 어레이 (140) 의 F-페이지 (143) 의 E-페이지 (144) 로의 저장을 위해 사용자 데이터 및 패리티 데이터를 출력할 수 있다. 블록들 (510 및 515) 에 대하여 설명된 패딩은, 패딩 자체가 메모리 페이지에 기록되지 않을 수도 있기 때문에, "가상 패딩" 으로 특징화될 수 있음에 유의할 수 있다.
At
코드 레이트 조정Code rate adjustment
도 6 은 본 발명의 일 실시형태에 따른 코드 레이트를 조정하는 프로세스 (600) 를 예시하는 플로우 다이어그램이다. 프로세스 (600) 는 제어기 (130) 및/또는 코더 모듈 (132) 에 의해 실행될 수 있다. 유리하게, 프로세스 (600) 는 제어기 (130) 및/또는 코더 모듈 (132) 가 비-휘발성 메모리 어레이의 메모리 페이지들, 블록들 또는 다른 분할들의 코드 레이트 (예컨대, 단위 데이터당 패리티의 양) 를, 메모리 페이지들, 블록들 또는 다른 분할들이 마모되고 및/또는 감소된 품질을 경험함에 따라, 조정할 수 있게 할 수 있다.6 is a flow diagram illustrating a
블록 (605) 에서, 프로세스 (600) 는 메모리 페이지에 저장된 사용자 데이터 및 패리티 데이터를 판독한다. 예를 들어, 프로세스 (600) 는 호스트 시스템 (110) 으로부터의 판독 커맨드에 응답하여 F-페이지 (143) 의 판독을 수행할 수 있다.At
블록 (610) 에서, 프로세스 (600) 는 패리티 데이터 및 코딩 파라미터들을 사용하여 사용자 데이터를 디코딩할 경우 다수의 비트 에러들을 검출한다. 예를 들어, 프로세스 (600) 는 메모리 페이지에 대응하는 LDPC 코딩 파라미터들 및 저장된 패리티 데이터를 사용하여 사용자 데이터를 디코딩할 경우, 검출된 비트 에러들의 개수를 결정할 수 있다.At
블록 (615) 에서, 프로세스 (600) 는 비트 에러들의 개수가 비트 에러 임계치를 초과하는지 여부를 결정한다. 비트 에러 임계치는 데이터를 메모리 페이지에 코딩하기 위한 코딩 파라미터에 의존하거나 그에 기초하여 변화할 수 있다. 예를 들어, 도 3 의 원 C1 에서의 LDPC 코딩 파라미터들에 대한 비트 에러 임계치는 원 C2 에서의 LDPC 코딩 파라미터들에 대한 비트 에러 임계치 미만일 수도 있다. 프로세스 (600) 가 비트 에러들의 개수가 비트 에러 임계치를 초과하지 않는다고 결정한다면, 프로세스 (600) 는 종료한다. 다른 한편으로, 프로세스 (600) 가 비트 에러들의 개수가 비트 에러 임계치를 초과한다고 결정한다면, 프로세스 (600) 는 블록 (620) 으로 이동한다.At
블록 (620) 에서, 프로세스 (600) 는, 코딩 파라미터들이 코드 레이트를 감소시키도록 조정될 수 있는지 여부를 체크한다. 즉, 프로세스 (600) 는 더 많은 패리티 데이터가 코딩을 위해 사용될 수 있는지 여부를 결정할 수 있다. 일 실시형태에서, 프로세스 (600) 는 LDPC 코딩 파라미터들이 LDPC 코드 워드 길이를 변화 없이 유지하면서 조정될 수도 있는지 여부를 결정할 수 있다. 예를 들면, E-페이지 (144) 가 현재 도 3 의 원 C3 에서의 LDPC 코딩 파라미터들을 사용하여 코딩되고 있다면, LDPC 코딩 파라미터들은 원 C4 에서의 파라미터들로 조정될 수 있다. 대안적으로, E-페이지 (144) 가 현재 원 C4 에서의 LDPC 코딩 파라미터들을 사용하여 코딩되고 있고, 표 (300) 가 오직 사용가능한 LDPC 코딩 파라미터들만을 포함한다면, 그 파라미터들은 더 낮은 코드 레이트로 추가로 조정되지 않을 수도 있다. 프로세스 (600) 가 코딩 파라미터들이 코드 레이트를 감소시키도록 조정되지 않을 수도 있다고 결정한다면, 프로세스 (600) 는 종료한다. 다른 한편으로, 프로세스 (600) 가 코딩 파라미터들이 코드 레이트를 감소시키도록 조정될 수 있다고 결정한다면, 프로세스 (600) 는 블록 (625) 으로 이동한다. 일 실시형태에서, 코드 레이트의 변화는 블록에서의 페이지들이 동시에 새로운 코드 레이트로 스위칭되는 블록 레벨에서 관리될 수도 있다. MLC 메모리가 사용되는 일 실시형태에서, 추가로 감소된 코드 레이트가 사용될 수 없다는 결정시, 프로세스 (600) 를 종료하는 것보다, 페이지 (또는 페이지들의 블록) 는 더 낮은 페이지 전용 모드에서 동작하도록 구성될 수도 있다.At
블록 (625) 에서, 프로세스 (600) 는 코딩 파라미터들을 조정하고, 조정된 코딩 파라미터들을 다음 기록 동작에 대한 코드 레이트를 감소시키기 위해 저장한다. 프로세스 (600) 는 조정된 코딩 파라미터들을 비-휘발성 메모리 어레이 (140), 스토리지 시스템 (120) 의 다른 메모리 모듈, 및/또는 제어기 (130) 및/또는 코더 모듈 (132) 의 내부 메모리에 저장할 수 있다. 프로세스 (600) 는 비-휘발성 메모리 어레이의 메모리 페이지, 블록, 또는 다른 레벨 분할에서 LDPC 코딩 파라미터들의 관리를 용이하게 하기 위해 데이터를 코딩하기 위한 LDPC 코딩 파라미터들 또는 코드 레이트의 표시를 저장할 수 있다. 추가로, 조정된 코딩 파라미터들은 호스트 시스템 (110) 으로부터 수신된 후속하는 기록 커맨드와 연관된 사용자 데이터를 코딩하기 위해 사용될 수 있다.
At
다른 변형들Other variations
일부 실시형태들에서, 다른 접근방식들 및 방법들이 사용될 수 있음을 당업자는 인식할 것이다. 예를 들어, 본원에 개시된 코딩 기술들은 LDPC 코드들 이외의 코드들, 예컨대 터보 코드들과 유사한 다른 반복 코드들에 적용할 수 있다. 추가로, 도 3 의 표 (300) 에 도시된 코딩 파라미터들 및 다른 값들은 코딩 파라미터들과 코드 워드 길이들 간의 관계들의 예시적인 세트를 도시하지만, 다른 또는 추가의 코딩 관계들이 사용될 수 있다. 표 (300) 는 (3 또는 6 과 같이) 4 미만이고 5 초과의 값들을 갖는 컬럼 가중치들, (128 또는 1024 와 같이) 256 비트 미만이거나 512 초과의 값들을 갖는 P 행렬 사이즈들, (-1, 0, 3, 또는 4 와 같이) 1 미만이거나 2 초과의 △ 값들, (64 바이트들과 같이) 128 바이트들 이외의 대응하는 입도를 갖는 △ 값들, 및 (2176 과 같이) 2048 미만이거나 초과의 값을 갖는 기본 코드 길이를 포함할 수 있다. 추가로, 각각의 데이터 유닛에서 패리티 데이터의 양은 상이한 값들로 세팅될 수 있거나 저장 매체의 품질에 의존하여 변화될 수 있다. 추가로, 비트 에러들 이외의 또는 비트 에러들에 부가한 품질 메트릭들은 데이터를 코딩하기 위한 코딩 파라미터들을 조정할지 여부를 결정하는데 사용될 수 있다. 추가로, 그 실시형태에 의존하여, 전술된 특정 단계들은 제거될 수도 있고, 다른 단계들이 부가될 수도 있다. 따라서, 본 개시물의 범위는 오직 첨부된 청구항들을 참조하여 정의되도록 의도된다.Those skilled in the art will recognize that, in some embodiments, other approaches and methods may be used. For example, the coding techniques disclosed herein may be applied to codes other than LDPC codes, such as other iterative codes similar to turbo codes. Additionally, the coding parameters and other values shown in table 300 of FIG. 3 illustrate an exemplary set of relationships between coding parameters and codeword lengths, although other or additional coding relationships may be used. Table 300 shows column weights having values less than 4 and greater than 5 (such as 3 or 6), P matrix sizes less than 256 bits (such as 128 or 1024) or having values greater than 512, (-1 Values less than 1 or greater than 2, such as 0, 3, or 4, DELTA values having a corresponding granularity other than 128 bytes (such as 64 bytes), and less than or equal to 2048 (such as 2176) Lt; RTI ID = 0.0 > value. ≪ / RTI > Additionally, the amount of parity data in each data unit may be set to different values or may vary depending on the quality of the storage medium. In addition, quality metrics other than or in addition to bit errors may be used to determine whether to adjust coding parameters for coding data. Additionally, depending on the embodiment, the specific steps described above may be eliminated, and other steps may be added. Accordingly, the scope of the disclosure is intended to be defined with reference to the appended claims only.
특정 실시형태들이 설명되지만, 이들 실시형태들은 오직 예로서만 제시되며, 보호 범위를 제한하도록 의도되지는 않는다. 실제로, 본원에 설명된 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수도 있다. 추가로, 본원에 설명된 방법들 및 시스템들의 형태에 있어서 다양한 생략들, 대체들, 및 변경들은 보호 사상을 벗어나지 않고 실행될 수도 있다. 첨부된 청구항들 및 그 등가물들은 그러한 형태들 또는 변형들을 보호 범위 및 사상 내에 있도록 커버하도록 의도된다. 예를 들어, 본원에 개시된 시스템들 및 방법들은 하드 디스크 드라이브들, 하이브리드 하드 드라이브들, 등등에 적용될 수 있다. 추가로, 다른 형태의 스토리지 (예컨대, DRAM 또는 SRAM, 배터리 백업된 휘발성 DRAM 또는 SRAM 디바이스들, EPROM, EEPROM 메모리, 등) 가 부가적으로 또는 대안적으로 사용될 수도 있다. 다른 예로서, 도면들에 예시된 다양한 컴포넌트들은 프로세서, ASIC/FPGA, 또는 전용 하드웨어 상의 소프트웨어 및/또는 펌웨어로서 구현될 수도 있다. 또한, 앞서 개시된 특정 실시형태들의 특징들 및 특성들은 그들 모두가 본 개시물의 범위 내에 있는 추가의 실시형태들을 형성하도록, 상이한 방식들로 결합될 수도 있다. 본 개시물이 특정 바람직한 실시형태들 및 애플리케이션들을 제공하지만, 본원에서 설명된 특징들 및 장점들 모두를 제공하지 않는 당업자에게 명백한 다른 실시형태들이 또한 본 개시물의 범위 내에 있다. 따라서, 본 개시물의 범위는 오직 첨부된 청구항들을 참조하여 정의되도록 의도된다.Although specific embodiments have been described, these embodiments are presented by way of example only, and are not intended to limit the scope of protection. Indeed, the novel methods and systems described herein may be implemented in various other forms. Additionally, various omissions, substitutions, and changes in the form of methods and systems described herein may be made without departing from the spirit of protection. The appended claims and their equivalents are intended to cover such forms or modifications as fall within the scope and spirit of the claims. For example, the systems and methods disclosed herein may be applied to hard disk drives, hybrid hard drives, and the like. In addition, other types of storage (e.g., DRAM or SRAM, battery backed up volatile DRAM or SRAM devices, EPROM, EEPROM memory, etc.) may additionally or alternatively be used. As another example, the various components illustrated in the figures may be implemented as software, firmware, and / or on a processor, ASIC / FPGA, or dedicated hardware. In addition, the features and characteristics of the specific embodiments disclosed above may be combined in different manners so as to form additional embodiments, all of which are within the scope of the disclosure. While this disclosure provides certain preferred embodiments and applications, other embodiments that are obvious to those skilled in the art that do not provide all of the features and advantages described herein are also within the scope of the present disclosure. Accordingly, the scope of the disclosure is intended to be defined with reference to the appended claims only.
Claims (13)
각 메모리 페이지가 공통의 메모리 페이지 사이즈를 갖는 복수의 메모리 페이지들을 포함하는 비-휘발성 메모리 어레이; 및
제어기를 포함하며,
상기 제어기는,
상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈를 결정하고,
복수의 미리 정의된 저밀도 패리티 체크 (LDPC) 코드 워드 길이들로부터 LDPC 코드 워드 길이를 선택하는 것으로서, 상기 LDPC 코드 워드 길이는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는, 상기 LDPC 코드 워드 길이를 선택하고, 그리고
상기 LDPC 코드 워드 길이에 적어도 부분적으로 기초하여 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 상기 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정하도록
구성되며,
상기 제어기는 상기 복수의 미리 정의된 LDPC 코드 워드 길이들을 사용하여 다수의 비-휘발성 메모리 페이지 포맷들을 지원하고, 상기 공통의 메모리 페이지 사이즈가 상기 복수의 미리 정의된 LDPC 코드 워드 길이들 중 임의의 LDPC 코드 워드 길이와 동일하지 않은 메모리 페이지 포맷을 지원하도록 구성되는, 솔리드-스테이트 스토리지 시스템.As a solid-state storage system,
A non-volatile memory array in which each memory page comprises a plurality of memory pages having a common memory page size; And
And a controller,
The controller comprising:
Determining a common memory page size for the non-volatile memory array,
Selecting an LDPC codeword length from a plurality of predefined low density parity check (LDPC) codeword lengths, wherein the LDPC codeword length has a size greater than or equal to the common memory page size for the non-volatile memory array, Selects the LDPC codeword length, and
Volatile memory array to determine LDPC coding parameters for coding the data written to or read from one or more memory pages of the non-volatile memory array based at least in part on the LDPC codeword length
Respectively,
Wherein the controller supports a plurality of non-volatile memory page formats using the plurality of predefined LDPC codeword lengths, and wherein the common memory page size is selected from among the plurality of predefined LDPC codeword lengths, A solid-state storage system configured to support a memory page format that is not the same as a codeword length.
상기 LDPC 코딩 파라미터들은 P 행렬 사이즈, 컬럼 가중치, 및 로우 가중치를 포함하고, 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 더 포함하는, 솔리드-스테이트 스토리지 시스템.The method according to claim 1,
Wherein the LDPC coding parameters comprise a P matrix size, a column weight, and a low weight, and further comprising at least one of a code rate, an amount of user data, and an amount of parity data.
상기 제어기는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 최소 사이즈를 갖는 상기 LDPC 코드 워드 길이를 선택하도록 구성되는, 솔리드-스테이트 스토리지 시스템.The method according to claim 1,
Wherein the controller is configured to select the LDPC codeword length with a minimum size greater than or equal to the common memory page size for the non-volatile memory array.
상기 메모리 페이지들은 에러-정정 코드 페이지들 (E-페이지들) 을 포함하는, 솔리드-스테이트 스토리지 시스템.The method according to claim 1,
Wherein the memory pages include error-correcting code pages (E-pages).
상기 제어기는 추가로,
상기 LDPC 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정하는 것으로서, 상기 패딩된 사용자 데이터는 사용자 데이터 및 패딩 데이터를 포함하는, 상기 패리티 데이터를 결정하고; 그리고
상기 비-휘발성 메모리 어레이의 메모리 페이지에 상기 사용자 데이터 및 상기 패리티 데이터를 저장하도록
구성되는, 솔리드-스테이트 스토리지 시스템.The method according to claim 1,
The controller may further comprise:
Determining parity data for padded user data using the LDPC coding parameters, wherein the padded user data comprises user data and padding data; And
To store the user data and the parity data in a memory page of the non-volatile memory array
A solid-state storage system.
상기 패딩된 사용자 데이터의 상기 패딩 데이터의 양은 상기 LDPC 코드 워드 길이와 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 간의 차이에 적어도 부분적으로 의존하는, 솔리드-스테이트 스토리지 시스템.6. The method of claim 5,
Wherein the amount of padding data in the padded user data is dependent at least in part on the difference between the LDPC codeword length and the common memory page size for the non-volatile memory array.
비-휘발성 메모리 어레이에 대한 공통의 메모리 페이지 사이즈를 결정하는 단계로서, 상기 비-휘발성 메모리 어레이는 각 메모리 페이지가 상기 공통의 메모리 페이지 사이즈를 갖는 복수의 메모리 페이지들을 포함하는, 상기 공통의 메모리 페이지 사이즈를 결정하는 단계;
복수의 미리 정의된 저-밀도 패리티 체크 (LDPC) 코드 워드 길이들로부터 LDPC 코드 워드 길이를 선택하는 단계로서, 상기 LDPC 코드 워드 길이는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는, 상기 LDPC 코드 워드 길이를 선택하는 단계; 및
상기 LDPC 코드 워드 길이에 적어도 부분적으로 기초하여 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 상기 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 LDPC 코딩 파라미터들을 결정하는 단계를 포함하는, 데이터를 코딩하는 방법.CLAIMS What is claimed is: 1. A method of coding data in a data storage system comprising a controller,
Determining a common memory page size for a non-volatile memory array, wherein the non-volatile memory array includes a plurality of memory pages, each memory page including a plurality of memory pages having the common memory page size, Determining a size;
Selecting an LDPC codeword length from a plurality of predefined low-density parity-check (LDPC) code word lengths, wherein the LDPC codeword length is greater than or equal to the size of the common memory page size for the non-volatile memory array Selecting the LDPC code word length, And
Determining LDPC coding parameters for coding data written to or read from one or more memory pages of the non-volatile memory array based at least in part on the LDPC codeword length , And coding the data.
상기 LDPC 코딩 파라미터들은 P 행렬 사이즈, 컬럼 가중치, 및 로우 가중치를 포함하고, 코드 레이트, 사용자 데이터의 양, 및 패리티 데이터의 양 중 적어도 하나를 더 포함하는, 데이터를 코딩하는 방법.8. The method of claim 7,
Wherein the LDPC coding parameters comprise a P matrix size, a column weight, and a low weight, and further comprising at least one of a code rate, an amount of user data, and an amount of parity data.
상기 LDPC 코드 워드 길이를 선택하는 단계는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 최소 사이즈를 갖는 상기 LDPC 코드 워드 길이를 선택하는 단계를 포함하는, 데이터를 코딩하는 방법.8. The method of claim 7,
Wherein selecting the LDPC codeword length comprises selecting the LDPC codeword length having a minimum size greater than or equal to the common memory page size for the non-volatile memory array.
상기 메모리 페이지들은 에러-정정 코드 페이지들 (E-페이지들) 을 포함하는, 데이터를 코딩하는 방법.8. The method of claim 7,
Wherein the memory pages include error-correcting code pages (E-pages).
상기 LDPC 코딩 파라미터들을 사용하여 패딩된 사용자 데이터에 대한 패리티 데이터를 결정하는 단계로서, 상기 패딩된 사용자 데이터는 사용자 데이터 및 패딩 데이터를 포함하는, 상기 패리티 데이터를 결정하는 단계; 및
상기 비-휘발성 메모리 어레이의 메모리 페이지에 상기 사용자 데이터 및 상기 패리티 데이터를 저장하는 단계를 더 포함하는, 데이터를 코딩하는 방법.8. The method of claim 7,
Determining parity data for padded user data using the LDPC coding parameters, the padded user data comprising user data and padding data; determining the parity data; And
Further comprising storing the user data and the parity data in a memory page of the non-volatile memory array.
상기 패딩된 사용자 데이터의 상기 패딩 데이터의 양은 상기 LDPC 코드 워드 길이와 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 간의 차이에 적어도 부분적으로 의존하는, 데이터를 코딩하는 방법.12. The method of claim 11,
Wherein the amount of padding data in the padded user data is at least partially dependent on a difference between the LDPC codeword length and the common memory page size for the non-volatile memory array.
각 메모리 페이지가 공통의 메모리 페이지 사이즈를 갖는 복수의 메모리 페이지들을 포함하는 비-휘발성 메모리 어레이; 및
제어기를 포함하며,
상기 제어기는,
상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈를 결정하고,
복수의 미리 정의된 코드 워드 길이들로부터 코드 워드 길이를 선택하는 것으로서, 상기 코드 워드 길이는 상기 비-휘발성 메모리 어레이에 대한 상기 공통의 메모리 페이지 사이즈 이상의 사이즈를 갖는, 상기 코드 워드 길이를 선택하고, 그리고
상기 코드 워드 길이에 적어도 부분적으로 기초하여 상기 비-휘발성 메모리 어레이의 하나 이상의 메모리 페이지들에 기록되거나 상기 하나 이상의 메모리 페이지들로부터 판독된 데이터를 코딩하기 위한 코딩 파라미터들을 결정하도록
구성되며,
상기 제어기는 상기 복수의 미리 정의된 코드 워드 길이들을 사용하여 다수의 비-휘발성 메모리 페이지 포맷들을 지원하도록 구성되는, 솔리드-스테이트 스토리지 시스템.As a solid-state storage system,
A non-volatile memory array in which each memory page comprises a plurality of memory pages having a common memory page size; And
And a controller,
The controller comprising:
Determining a common memory page size for the non-volatile memory array,
Selecting a codeword length from a plurality of predefined codeword lengths, wherein the codeword length has a size greater than or equal to the common memory page size for the non-volatile memory array, And
Volatile memory array to determine coding parameters for coding the data written to or read from one or more memory pages of the non-volatile memory array based at least in part on the codeword length
Respectively,
Wherein the controller is configured to support a plurality of non-volatile memory page formats using the plurality of predefined codeword lengths.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/659,099 US8972826B2 (en) | 2012-10-24 | 2012-10-24 | Adaptive error correction codes for data storage systems |
US13/659,099 | 2012-10-24 | ||
PCT/US2013/061249 WO2014065967A1 (en) | 2012-10-24 | 2013-09-23 | Adaptive error correction codes for data storage systems |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150082334A true KR20150082334A (en) | 2015-07-15 |
KR101927575B1 KR101927575B1 (en) | 2018-12-10 |
Family
ID=50486506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157013404A KR101927575B1 (en) | 2012-10-24 | 2013-09-23 | Adaptive error correction codes for data storage systems |
Country Status (7)
Country | Link |
---|---|
US (2) | US8972826B2 (en) |
EP (1) | EP2912667A4 (en) |
JP (1) | JP6129328B2 (en) |
KR (1) | KR101927575B1 (en) |
CN (1) | CN104871249B (en) |
HK (1) | HK1214401A1 (en) |
WO (1) | WO2014065967A1 (en) |
Families Citing this family (138)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9176859B2 (en) | 2009-01-07 | 2015-11-03 | Siliconsystems, Inc. | Systems and methods for improving the performance of non-volatile memory operations |
US10079048B2 (en) | 2009-03-24 | 2018-09-18 | Western Digital Technologies, Inc. | Adjusting access of non-volatile semiconductor memory based on access time |
US9317717B2 (en) | 2012-12-28 | 2016-04-19 | Open Invention Network, Llc | Separate cryptographic keys for protecting different operations on data |
US9753847B2 (en) | 2009-10-27 | 2017-09-05 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping |
US8782327B1 (en) | 2010-05-11 | 2014-07-15 | Western Digital Technologies, Inc. | System and method for managing execution of internal commands and host commands in a solid-state memory |
US9026716B2 (en) | 2010-05-12 | 2015-05-05 | Western Digital Technologies, Inc. | System and method for managing garbage collection in solid-state memory |
US8959284B1 (en) | 2010-06-28 | 2015-02-17 | Western Digital Technologies, Inc. | Disk drive steering write data to write cache based on workload |
US9058280B1 (en) | 2010-08-13 | 2015-06-16 | Western Digital Technologies, Inc. | Hybrid drive migrating data from disk to non-volatile semiconductor memory based on accumulated access time |
US8769190B1 (en) | 2010-09-15 | 2014-07-01 | Western Digital Technologies, Inc. | System and method for reducing contentions in solid-state memory access |
US8788779B1 (en) | 2010-09-17 | 2014-07-22 | Western Digital Technologies, Inc. | Non-volatile storage subsystem with energy-based performance throttling |
US9164886B1 (en) | 2010-09-21 | 2015-10-20 | Western Digital Technologies, Inc. | System and method for multistage processing in a memory storage subsystem |
US9021192B1 (en) | 2010-09-21 | 2015-04-28 | Western Digital Technologies, Inc. | System and method for enhancing processing of memory access requests |
US9069475B1 (en) | 2010-10-26 | 2015-06-30 | Western Digital Technologies, Inc. | Hybrid drive selectively spinning up disk when powered on |
US8700950B1 (en) | 2011-02-11 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for data error recovery in a solid state subsystem |
US8700951B1 (en) | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
US9361044B2 (en) | 2011-03-28 | 2016-06-07 | Western Digital Technologies, Inc. | Power-safe data management system |
US8898373B1 (en) | 2011-06-29 | 2014-11-25 | Western Digital Technologies, Inc. | System and method for improving wear-leveling performance in solid-state memory |
US8713357B1 (en) | 2011-09-06 | 2014-04-29 | Western Digital Technologies, Inc. | Systems and methods for detailed error reporting in data storage systems |
US8707104B1 (en) | 2011-09-06 | 2014-04-22 | Western Digital Technologies, Inc. | Systems and methods for error injection in data storage systems |
US9195530B1 (en) | 2011-09-06 | 2015-11-24 | Western Digital Technologies, Inc. | Systems and methods for improved data management in data storage systems |
US8700834B2 (en) | 2011-09-06 | 2014-04-15 | Western Digital Technologies, Inc. | Systems and methods for an enhanced controller architecture in data storage systems |
US8977804B1 (en) | 2011-11-21 | 2015-03-10 | Western Digital Technologies, Inc. | Varying data redundancy in storage systems |
US9268701B1 (en) | 2011-11-21 | 2016-02-23 | Western Digital Technologies, Inc. | Caching of data in data storage systems by managing the size of read and write cache based on a measurement of cache reliability |
US8959416B1 (en) | 2011-12-16 | 2015-02-17 | Western Digital Technologies, Inc. | Memory defect management using signature identification |
US9348741B1 (en) | 2011-12-19 | 2016-05-24 | Western Digital Technologies, Inc. | Systems and methods for handling write data access requests in data storage devices |
US9053008B1 (en) | 2012-03-26 | 2015-06-09 | Western Digital Technologies, Inc. | Systems and methods for providing inline parameter service in data storage devices |
US8966205B1 (en) | 2012-05-10 | 2015-02-24 | Western Digital Technologies, Inc. | System data management using garbage collection and hybrid self mapping |
US8984247B1 (en) | 2012-05-10 | 2015-03-17 | Western Digital Technologies, Inc. | Storing and reconstructing mapping table data in a data storage system |
US9977612B1 (en) | 2012-05-11 | 2018-05-22 | Western Digital Technologies, Inc. | System data management using garbage collection and logs |
US9170932B1 (en) | 2012-05-22 | 2015-10-27 | Western Digital Technologies, Inc. | System data storage mechanism providing coherency and segmented data loading |
US8924832B1 (en) | 2012-06-26 | 2014-12-30 | Western Digital Technologies, Inc. | Efficient error handling mechanisms in data storage systems |
US8954653B1 (en) | 2012-06-26 | 2015-02-10 | Western Digital Technologies, Inc. | Mechanisms for efficient management of system data in data storage systems |
US8966343B2 (en) | 2012-08-21 | 2015-02-24 | Western Digital Technologies, Inc. | Solid-state drive retention monitor using reference blocks |
US9507523B1 (en) | 2012-10-12 | 2016-11-29 | Western Digital Technologies, Inc. | Methods, devices and systems for variable size logical page management in a solid state drive |
US9489296B1 (en) | 2012-10-17 | 2016-11-08 | Western Digital Technologies, Inc. | Methods, devices and systems for hardware-based garbage collection in solid state drives |
US8972826B2 (en) | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
US9177638B2 (en) | 2012-11-13 | 2015-11-03 | Western Digital Technologies, Inc. | Methods and devices for avoiding lower page corruption in data storage devices |
US8954694B2 (en) | 2012-11-15 | 2015-02-10 | Western Digital Technologies, Inc. | Methods, data storage devices and systems for fragmented firmware table rebuild in a solid state drive |
US9021339B2 (en) | 2012-11-29 | 2015-04-28 | Western Digital Technologies, Inc. | Data reliability schemes for data storage systems |
US9059736B2 (en) | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
US9032271B2 (en) | 2012-12-07 | 2015-05-12 | Western Digital Technologies, Inc. | System and method for lower page data recovery in a solid state drive |
US9619317B1 (en) | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US9122625B1 (en) | 2012-12-18 | 2015-09-01 | Western Digital Technologies, Inc. | Error correcting code encoder supporting multiple code rates and throughput speeds for data storage systems |
US8966339B1 (en) | 2012-12-18 | 2015-02-24 | Western Digital Technologies, Inc. | Decoder supporting multiple code rates and code lengths for data storage systems |
US9214963B1 (en) | 2012-12-21 | 2015-12-15 | Western Digital Technologies, Inc. | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system |
US8954655B2 (en) | 2013-01-14 | 2015-02-10 | Western Digital Technologies, Inc. | Systems and methods of configuring a mode of operation in a solid-state memory |
US8972655B2 (en) | 2013-01-21 | 2015-03-03 | Western Digital Technolgies, Inc. | Initialization of a storage device |
US9274966B1 (en) | 2013-02-20 | 2016-03-01 | Western Digital Technologies, Inc. | Dynamically throttling host commands to disk drives |
US9454474B2 (en) | 2013-03-05 | 2016-09-27 | Western Digital Technologies, Inc. | Methods, devices and systems for two stage power-on map rebuild with free space accounting in a solid state drive |
US9641378B1 (en) | 2013-03-12 | 2017-05-02 | Western Digital Technologies, Inc. | Adjustment of compression ratios for data storage |
US8924824B1 (en) | 2013-03-12 | 2014-12-30 | Western Digital Technologies, Inc. | Soft-decision input generation for data storage systems |
US9280472B1 (en) | 2013-03-13 | 2016-03-08 | Western Digital Technologies, Inc. | Caching data in a high performance zone of a data storage system |
US8990668B2 (en) | 2013-03-14 | 2015-03-24 | Western Digital Technologies, Inc. | Decoding data stored in solid-state memory |
US9448738B2 (en) | 2013-03-15 | 2016-09-20 | Western Digital Technologies, Inc. | Compression and formatting of data for data storage systems |
US9218279B2 (en) | 2013-03-15 | 2015-12-22 | Western Digital Technologies, Inc. | Atomic write command support in a solid state drive |
US9335950B2 (en) | 2013-03-15 | 2016-05-10 | Western Digital Technologies, Inc. | Multiple stream compression and formatting of data for data storage systems |
US9059742B1 (en) | 2013-03-15 | 2015-06-16 | Western Digital Technologies, Inc. | System and method for dynamic scaling of LDPC decoder in a solid state drive |
US9013920B2 (en) | 2013-04-03 | 2015-04-21 | Western Digital Technologies, Inc. | Systems and methods of write precompensation to extend life of a solid-state memory |
US9123686B2 (en) | 2013-04-12 | 2015-09-01 | Western Digital Technologies, Inc. | Thermal management for solid-state drive |
US9338927B2 (en) | 2013-05-02 | 2016-05-10 | Western Digital Technologies, Inc. | Thermal interface material pad and method of forming the same |
US9195293B1 (en) | 2013-05-03 | 2015-11-24 | Western Digital Technologies, Inc. | User controlled data storage device power and performance settings |
US10417123B1 (en) | 2013-05-16 | 2019-09-17 | Western Digital Technologies, Inc. | Systems and methods for improving garbage collection and wear leveling performance in data storage systems |
US9081700B2 (en) | 2013-05-16 | 2015-07-14 | Western Digital Technologies, Inc. | High performance read-modify-write system providing line-rate merging of dataframe segments in hardware |
US9170938B1 (en) | 2013-05-17 | 2015-10-27 | Western Digital Technologies, Inc. | Method and system for atomically writing scattered information in a solid state storage device |
US9280200B1 (en) | 2013-05-20 | 2016-03-08 | Western Digital Technologies, Inc. | Automatic peak current throttle of tiered storage elements |
US9740248B2 (en) | 2013-06-07 | 2017-08-22 | Western Digital Technologies, Inc. | Component placement within a solid state drive |
US9274978B2 (en) | 2013-06-10 | 2016-03-01 | Western Digital Technologies, Inc. | Migration of encrypted data for data storage systems |
US9436630B2 (en) | 2013-06-11 | 2016-09-06 | Western Digital Technologies, Inc. | Using dual phys to support multiple PCIe link widths |
US9830257B1 (en) | 2013-06-12 | 2017-11-28 | Western Digital Technologies, Inc. | Fast saving of data during power interruption in data storage systems |
US9665501B1 (en) | 2013-06-18 | 2017-05-30 | Western Digital Technologies, Inc. | Self-encrypting data storage device supporting object-level encryption |
US9304560B2 (en) | 2013-06-19 | 2016-04-05 | Western Digital Technologies, Inc. | Backup power for reducing host current transients |
US9208101B2 (en) | 2013-06-26 | 2015-12-08 | Western Digital Technologies, Inc. | Virtual NAND capacity extension in a hybrid drive |
US9583153B1 (en) | 2013-06-28 | 2017-02-28 | Western Digital Technologies, Inc. | Memory card placement within a solid state drive |
US9042197B2 (en) | 2013-07-23 | 2015-05-26 | Western Digital Technologies, Inc. | Power fail protection and recovery using low power states in a data storage device/system |
US9070379B2 (en) | 2013-08-28 | 2015-06-30 | Western Digital Technologies, Inc. | Data migration for data storage device |
US9442668B1 (en) | 2013-08-29 | 2016-09-13 | Western Digital Technologies, Inc. | Adaptive power management control with performance feedback |
US9263136B1 (en) | 2013-09-04 | 2016-02-16 | Western Digital Technologies, Inc. | Data retention flags in solid-state drives |
US9304709B2 (en) | 2013-09-06 | 2016-04-05 | Western Digital Technologies, Inc. | High performance system providing selective merging of dataframe segments in hardware |
US9330143B2 (en) | 2013-10-24 | 2016-05-03 | Western Digital Technologies, Inc. | Data storage device supporting accelerated database operations |
US10444998B1 (en) | 2013-10-24 | 2019-10-15 | Western Digital Technologies, Inc. | Data storage device providing data maintenance services |
US9007841B1 (en) | 2013-10-24 | 2015-04-14 | Western Digital Technologies, Inc. | Programming scheme for improved voltage distribution in solid-state memory |
US9323467B2 (en) | 2013-10-29 | 2016-04-26 | Western Digital Technologies, Inc. | Data storage device startup |
US9286176B1 (en) | 2013-11-08 | 2016-03-15 | Western Digital Technologies, Inc. | Selective skipping of blocks in an SSD |
US9270296B1 (en) | 2013-11-13 | 2016-02-23 | Western Digital Technologies, Inc. | Method and system for soft decoding through single read |
US9529710B1 (en) | 2013-12-06 | 2016-12-27 | Western Digital Technologies, Inc. | Interleaved channels in a solid-state drive |
US9007854B1 (en) | 2013-12-09 | 2015-04-14 | Western Digital Technologies, Inc. | Method and system for optimized soft decoding in a data storage device |
US10140067B1 (en) | 2013-12-19 | 2018-11-27 | Western Digital Technologies, Inc. | Data management for data storage device with multiple types of non-volatile memory media |
US9036283B1 (en) | 2014-01-22 | 2015-05-19 | Western Digital Technologies, Inc. | Data storage device with selective write to a first storage media or a second storage media |
US9337864B1 (en) | 2014-01-29 | 2016-05-10 | Western Digital Technologies, Inc. | Non-binary LDPC decoder using binary subgroup processing |
US9250994B1 (en) | 2014-02-05 | 2016-02-02 | Western Digital Technologies, Inc. | Non-binary low-density parity check (LDPC) decoding using trellis maximization |
US9384088B1 (en) | 2014-02-24 | 2016-07-05 | Western Digital Technologies, Inc. | Double writing map table entries in a data storage system to guard against silent corruption |
US9354955B1 (en) | 2014-03-19 | 2016-05-31 | Western Digital Technologies, Inc. | Partial garbage collection for fast error handling and optimized garbage collection for the invisible band |
US9348520B2 (en) | 2014-03-24 | 2016-05-24 | Western Digital Technologies, Inc. | Lifetime extension of non-volatile semiconductor memory for data storage device |
US9268487B2 (en) | 2014-03-24 | 2016-02-23 | Western Digital Technologies, Inc. | Method and apparatus for restricting writes to solid state memory when an end-of life condition is reached |
US9448742B2 (en) | 2014-03-27 | 2016-09-20 | Western Digital Technologies, Inc. | Communication between a host and a secondary storage device |
US9564212B2 (en) | 2014-05-06 | 2017-02-07 | Western Digital Technologies, Inc. | Solid-state memory corruption mitigation |
US9690696B1 (en) | 2014-05-14 | 2017-06-27 | Western Digital Technologies, Inc. | Lifetime extension of memory for data storage system |
US9472222B2 (en) | 2014-05-16 | 2016-10-18 | Western Digital Technologies, Inc. | Vibration mitigation for a data storage device |
TWI550615B (en) * | 2014-08-28 | 2016-09-21 | 群聯電子股份有限公司 | Data accessing method, memory storage device and memory controlling circuit unit |
US9275741B1 (en) | 2014-09-10 | 2016-03-01 | Western Digital Technologies, Inc. | Temperature compensation management in solid-state memory |
US9418699B1 (en) | 2014-10-09 | 2016-08-16 | Western Digital Technologies, Inc. | Management of sequentially written data |
US9405356B1 (en) | 2014-10-21 | 2016-08-02 | Western Digital Technologies, Inc. | Temperature compensation in data storage device |
US9823859B2 (en) | 2014-11-06 | 2017-11-21 | Western Digital Technologies, Inc. | Mechanical shock mitigation for data storage |
CN105811996B (en) * | 2014-12-30 | 2019-12-06 | 华为技术有限公司 | data processing method and system based on quasi-cyclic LDPC |
US9857995B1 (en) | 2015-03-09 | 2018-01-02 | Western Digital Technologies, Inc. | Data storage device and method providing non-volatile memory buffer for real-time primary non-volatile memory protection |
DE102015111729B4 (en) * | 2015-07-20 | 2017-03-30 | Infineon Technologies Ag | PROCEDURE AND DECODER FOR DETERMINING AN ERROR VECTOR FOR A DATA WORD ACCORDING TO A REED-MULLER CODE |
US9785563B1 (en) | 2015-08-13 | 2017-10-10 | Western Digital Technologies, Inc. | Read command processing for data storage system based on previous writes |
JP6542076B2 (en) * | 2015-08-28 | 2019-07-10 | 東芝メモリ株式会社 | Memory system |
US9668337B2 (en) | 2015-09-08 | 2017-05-30 | Western Digital Technologies, Inc. | Temperature management in data storage devices |
US9727261B2 (en) | 2015-09-24 | 2017-08-08 | Western Digital Technologies, Inc. | Weighted programming patterns in solid-state data storage systems |
US9836232B1 (en) | 2015-09-30 | 2017-12-05 | Western Digital Technologies, Inc. | Data storage device and method for using secondary non-volatile memory for temporary metadata storage |
US10013174B2 (en) | 2015-09-30 | 2018-07-03 | Western Digital Technologies, Inc. | Mapping system selection for data storage device |
US9620226B1 (en) | 2015-10-30 | 2017-04-11 | Western Digital Technologies, Inc. | Data retention charge loss and read disturb compensation in solid-state data storage systems |
US10063257B1 (en) | 2015-11-03 | 2018-08-28 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
US10056920B1 (en) | 2015-11-03 | 2018-08-21 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
US9761273B1 (en) | 2015-11-03 | 2017-09-12 | Western Digital Technologies, Inc. | Data storage device encoding and interleaving codewords to improve trellis sequence detection |
KR102435181B1 (en) | 2015-11-16 | 2022-08-23 | 삼성전자주식회사 | Semiconductor memory device, memory system including the same and method of operating memory system |
US10126981B1 (en) | 2015-12-14 | 2018-11-13 | Western Digital Technologies, Inc. | Tiered storage using storage class memory |
US10223198B2 (en) * | 2016-02-18 | 2019-03-05 | Micron Technology, Inc. | Error rate reduction |
CN107168816B (en) * | 2016-03-07 | 2021-03-23 | 北京忆恒创源科技有限公司 | ECC frame length adjusting method and device |
US9904594B2 (en) | 2016-04-15 | 2018-02-27 | Micron Technology, Inc. | Monitoring error correction operations performed in memory |
US10387303B2 (en) | 2016-08-16 | 2019-08-20 | Western Digital Technologies, Inc. | Non-volatile storage system with compute engine to accelerate big data applications |
US10061691B2 (en) * | 2016-09-08 | 2018-08-28 | Toshiba Memory Corporation | Write data optimization methods for non-volatile semiconductor memory devices |
JP6725375B2 (en) * | 2016-09-14 | 2020-07-15 | キオクシア株式会社 | Memory system and method |
US10459644B2 (en) | 2016-10-28 | 2019-10-29 | Western Digital Techologies, Inc. | Non-volatile storage system with integrated compute engine and optimized use of local fast memory |
US10574270B1 (en) * | 2016-11-09 | 2020-02-25 | Seagate Technology Llc | Sector management in drives having multiple modulation coding |
US10565123B2 (en) | 2017-04-10 | 2020-02-18 | Western Digital Technologies, Inc. | Hybrid logical to physical address translation for non-volatile storage devices with integrated compute module |
RU2659025C1 (en) * | 2017-06-14 | 2018-06-26 | Общество с ограниченной ответственностью "ЛЭНДИГРАД" | Methods of encoding and decoding information |
TWI659359B (en) * | 2018-04-27 | 2019-05-11 | 慧榮科技股份有限公司 | Method for controlling storage device |
US10897273B2 (en) | 2018-06-27 | 2021-01-19 | Western Digital Technologies, Inc. | System-level error correction coding allocation based on device population data integrity sharing |
US10802908B2 (en) | 2018-07-31 | 2020-10-13 | Western Digital Technologies, Inc. | Data dependent allocation of error correction resources |
US10956071B2 (en) | 2018-10-01 | 2021-03-23 | Western Digital Technologies, Inc. | Container key value store for data storage devices |
US10769062B2 (en) | 2018-10-01 | 2020-09-08 | Western Digital Technologies, Inc. | Fine granularity translation layer for data storage devices |
US10740231B2 (en) | 2018-11-20 | 2020-08-11 | Western Digital Technologies, Inc. | Data access in data storage device including storage class memory |
US11016905B1 (en) | 2019-11-13 | 2021-05-25 | Western Digital Technologies, Inc. | Storage class memory access |
US11249921B2 (en) | 2020-05-06 | 2022-02-15 | Western Digital Technologies, Inc. | Page modification encoding and caching |
CN112256473A (en) * | 2020-10-30 | 2021-01-22 | 浪潮云信息技术股份公司 | Self-adaptive error correction method for distributed storage system |
CN116662063B (en) * | 2023-05-10 | 2024-02-23 | 珠海妙存科技有限公司 | Error correction configuration method, error correction method, system, equipment and medium for flash memory |
Family Cites Families (176)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5499337A (en) | 1991-09-27 | 1996-03-12 | Emc Corporation | Storage device array architecture with solid-state redundancy unit |
US5621660A (en) | 1995-04-18 | 1997-04-15 | Sun Microsystems, Inc. | Software-based encoder for a software-implemented end-to-end scalable video delivery system |
US6011868A (en) | 1997-04-04 | 2000-01-04 | Hewlett-Packard Company | Bitstream quality analyzer |
US6418549B1 (en) * | 1998-10-30 | 2002-07-09 | Merunetworks, Inc. | Data transmission using arithmetic coding based continuous error detection |
US20080282128A1 (en) | 1999-08-04 | 2008-11-13 | Super Talent Electronics, Inc. | Method of Error Correction Code on Solid State Disk to Gain Data Security and Higher Performance |
US20050160218A1 (en) * | 2004-01-20 | 2005-07-21 | Sun-Teck See | Highly integrated mass storage device with an intelligent flash controller |
US8266367B2 (en) | 2003-12-02 | 2012-09-11 | Super Talent Electronics, Inc. | Multi-level striping and truncation channel-equalization for flash-memory system |
US7072417B1 (en) | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US6934904B2 (en) | 2001-04-30 | 2005-08-23 | Sun Microsystems, Inc. | Data integrity error handling in a redundant storage array |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7149846B2 (en) | 2002-04-17 | 2006-12-12 | Lsi Logic Corporation | RAID protected external secondary memory |
US7702986B2 (en) | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
US6856556B1 (en) | 2003-04-03 | 2005-02-15 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
JP4256198B2 (en) * | 2003-04-22 | 2009-04-22 | 株式会社東芝 | Data storage system |
US20090193184A1 (en) | 2003-12-02 | 2009-07-30 | Super Talent Electronics Inc. | Hybrid 2-Level Mapping Tables for Hybrid Block- and Page-Mode Flash-Memory System |
US7395495B2 (en) | 2004-01-12 | 2008-07-01 | Intel Corporation | Method and apparatus for decoding forward error correction codes |
US7260763B2 (en) | 2004-03-11 | 2007-08-21 | Nortel Networks Limited | Algebraic low-density parity check code design for variable block sizes and code rates |
JP3875693B2 (en) | 2004-03-24 | 2007-01-31 | 株式会社東芝 | Coded bit mapping method and transmission apparatus using LPC code |
JP4555334B2 (en) | 2004-04-28 | 2010-09-29 | サムスン エレクトロニクス カンパニー リミテッド | Apparatus and method for encoding / decoding block low density parity check code having variable block length |
US7395490B2 (en) | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7346832B2 (en) | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
US7203897B2 (en) | 2004-08-12 | 2007-04-10 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
AU2005273169B2 (en) | 2004-08-16 | 2008-09-11 | Nokia Technologies Oy | Apparatus and method for coding/decoding block low density parity check code with variable block length |
US8131926B2 (en) | 2004-10-20 | 2012-03-06 | Seagate Technology, Llc | Generic storage container for allocating multiple data formats |
US7502256B2 (en) | 2004-11-30 | 2009-03-10 | Siliconsystems, Inc. | Systems and methods for reducing unauthorized data recovery from solid-state storage devices |
KR100641052B1 (en) | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | LDPC encoder and decoder, and method for LDPC encoding and decoding |
US7500172B2 (en) | 2005-02-26 | 2009-03-03 | Broadcom Corporation | AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes |
US7657816B2 (en) | 2005-07-13 | 2010-02-02 | Leanics Corporation | Low-complexity hybrid LDPC code encoder |
KR100732628B1 (en) | 2005-07-28 | 2007-06-27 | 삼성전자주식회사 | Flash memory device capable of multi-bit data and single-bit data |
US7129862B1 (en) | 2005-07-29 | 2006-10-31 | Texas Instruments Incorporated | Decoding bit streams encoded according to variable length codes |
KR100809616B1 (en) | 2005-10-19 | 2008-03-05 | 삼성전자주식회사 | Apparatus and method for coding/decoding block low density parity check code with variable block length |
US20070124648A1 (en) | 2005-10-31 | 2007-05-31 | Ajay Dholakia | Data protection method |
US7797611B2 (en) | 2005-11-14 | 2010-09-14 | International Business Machines Corporation | Creating an error correction coding scheme and reducing data loss |
US7631246B2 (en) | 2006-01-09 | 2009-12-08 | Broadcom Corporation | LDPC (low density parity check) code size adjustment by shortening and puncturing |
US7774689B2 (en) * | 2006-03-17 | 2010-08-10 | Industrial Technology Research Institute | Encoding and decoding methods and systems |
JP4863749B2 (en) | 2006-03-29 | 2012-01-25 | 株式会社日立製作所 | Storage device using flash memory, erase number leveling method thereof, and erase number level program |
US7653778B2 (en) | 2006-05-08 | 2010-01-26 | Siliconsystems, Inc. | Systems and methods for measuring the useful life of solid-state storage devices |
WO2007132456A2 (en) * | 2006-05-12 | 2007-11-22 | Anobit Technologies Ltd. | Memory device with adaptive capacity |
US7809994B2 (en) | 2006-05-17 | 2010-10-05 | Sandisk Corporation | Error correction coding for multiple-sector pages in flash memory devices |
US7765373B1 (en) | 2006-06-27 | 2010-07-27 | Siliconsystems, Inc. | System for controlling use of a solid-state storage subsystem |
US8108692B1 (en) | 2006-06-27 | 2012-01-31 | Siliconsystems, Inc. | Solid-state storage subsystem security solution |
US7447807B1 (en) | 2006-06-30 | 2008-11-04 | Siliconsystems, Inc. | Systems and methods for storing data in segments of a storage subsystem |
US7509441B1 (en) | 2006-06-30 | 2009-03-24 | Siliconsystems, Inc. | Systems and methods for segmenting and protecting a storage subsystem |
US7739576B2 (en) | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
JP4932427B2 (en) | 2006-10-20 | 2012-05-16 | 株式会社日立製作所 | Storage device and storage method |
US8161227B1 (en) | 2006-10-30 | 2012-04-17 | Siliconsystems, Inc. | Storage subsystem capable of programming field-programmable devices of a target computer system |
WO2008070814A2 (en) | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for a scalable, composite, reconfigurable backplane |
US8090980B2 (en) | 2006-12-08 | 2012-01-03 | Sandforce, Inc. | System, method, and computer program product for providing data redundancy in a plurality of storage devices |
US8549236B2 (en) | 2006-12-15 | 2013-10-01 | Siliconsystems, Inc. | Storage subsystem with multiple non-volatile memory arrays to protect against data losses |
US7913149B2 (en) | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
US7660911B2 (en) | 2006-12-20 | 2010-02-09 | Smart Modular Technologies, Inc. | Block-based data striping to flash memory |
US7596643B2 (en) | 2007-02-07 | 2009-09-29 | Siliconsystems, Inc. | Storage subsystem with configurable buffer |
US7900118B2 (en) | 2007-02-12 | 2011-03-01 | Phison Electronics Corp. | Flash memory system and method for controlling the same |
US8418023B2 (en) | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US7685338B2 (en) | 2007-05-24 | 2010-03-23 | Siliconsystems, Inc. | Solid state storage subsystem for embedded applications |
US7685337B2 (en) | 2007-05-24 | 2010-03-23 | Siliconsystems, Inc. | Solid state storage subsystem for embedded applications |
US7685374B2 (en) | 2007-07-26 | 2010-03-23 | Siliconsystems, Inc. | Multi-interface and multi-bus structured solid-state storage subsystem |
US8181089B1 (en) | 2007-08-24 | 2012-05-15 | Datadirect Networks, Inc. | Method for auto-correction of errors in a solid-state memory system |
US8095851B2 (en) | 2007-09-06 | 2012-01-10 | Siliconsystems, Inc. | Storage subsystem capable of adjusting ECC settings based on monitored conditions |
US8261152B2 (en) | 2007-09-10 | 2012-09-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes |
US8312341B1 (en) * | 2007-12-05 | 2012-11-13 | Marvell International Ltd. | Interleaved error correction coding for channels with non-uniform SNRs |
US7934052B2 (en) | 2007-12-27 | 2011-04-26 | Pliant Technology, Inc. | System and method for performing host initiated mass storage commands using a hierarchy of data structures |
US8078918B2 (en) | 2008-02-07 | 2011-12-13 | Siliconsystems, Inc. | Solid state storage subsystem that maintains and provides access to data reflective of a failure risk |
US7962792B2 (en) | 2008-02-11 | 2011-06-14 | Siliconsystems, Inc. | Interface for enabling a host computer to retrieve device monitor data from a solid state storage subsystem |
KR101398212B1 (en) | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | Memory device and encoding and/or decoding method |
KR101398200B1 (en) | 2008-03-18 | 2014-05-26 | 삼성전자주식회사 | Memory device and encoding and/or decoding method |
US8180954B2 (en) | 2008-04-15 | 2012-05-15 | SMART Storage Systems, Inc. | Flash management using logical page size |
US7733712B1 (en) | 2008-05-20 | 2010-06-08 | Siliconsystems, Inc. | Storage subsystem with embedded circuit for protecting against anomalies in power signal from host |
WO2009143375A2 (en) | 2008-05-21 | 2009-11-26 | The Regents Of The University Of Calfornia | Lower-complexity layered belief propagation deconding ldpc codes |
US8276028B2 (en) * | 2008-05-23 | 2012-09-25 | Intel Corporation | Using error information from nearby locations to recover uncorrectable data in non-volatile memory |
US20100017650A1 (en) | 2008-07-19 | 2010-01-21 | Nanostar Corporation, U.S.A | Non-volatile memory data storage system with reliability management |
US20100125695A1 (en) | 2008-11-15 | 2010-05-20 | Nanostar Corporation | Non-volatile memory storage system |
KR101391362B1 (en) | 2008-07-23 | 2014-05-07 | 삼성전자주식회사 | Flash memory system configuring reading voltage level and configuration method of reading voltage level |
US8583835B1 (en) | 2008-08-06 | 2013-11-12 | Siliconsystems, Inc. | Command portal for executing non-standard storage subsystem commands |
US8375151B1 (en) | 2009-02-12 | 2013-02-12 | Siliconsystems, Inc. | Command portal for securely communicating and executing non-standard storage subsystem commands |
US20100049914A1 (en) | 2008-08-20 | 2010-02-25 | Goodwin Paul M | RAID Enhanced solid state drive |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8281214B2 (en) | 2008-10-17 | 2012-10-02 | Lsi Corporation | Programmable quasi-cyclic low-density parity check (QC LDPC) encoder for read channel |
US8161345B2 (en) | 2008-10-29 | 2012-04-17 | Agere Systems Inc. | LDPC decoders using fixed and adjustable permutators |
US9356623B2 (en) | 2008-11-26 | 2016-05-31 | Avago Technologies General Ip (Singapore) Pte. Ltd. | LDPC decoder variable node units having fewer adder stages |
KR101059673B1 (en) | 2008-12-26 | 2011-08-25 | 서울대학교산학협력단 | Storage device and method for dynamically adjusting reliability or storage capacity |
US9176859B2 (en) | 2009-01-07 | 2015-11-03 | Siliconsystems, Inc. | Systems and methods for improving the performance of non-volatile memory operations |
US8090899B1 (en) | 2009-03-04 | 2012-01-03 | Western Digital Technologies, Inc. | Solid state drive power safe wear-leveling |
KR100929371B1 (en) | 2009-03-18 | 2009-12-02 | 한국과학기술원 | A method to store data into flash memory in a dbms-independent manner using the page-differential |
US10079048B2 (en) | 2009-03-24 | 2018-09-18 | Western Digital Technologies, Inc. | Adjusting access of non-volatile semiconductor memory based on access time |
US20100251076A1 (en) * | 2009-03-27 | 2010-09-30 | Chao-Yi Wu | Storage controller having soft decoder included therein, related storage control method thereof and system using the same |
US8327224B2 (en) | 2009-04-16 | 2012-12-04 | Micron Technology, Inc. | Data recovery in a solid state storage system |
US8578256B2 (en) | 2009-04-22 | 2013-11-05 | Agere Systems Llc | Low-latency decoder |
US8341501B2 (en) * | 2009-04-30 | 2012-12-25 | International Business Machines Corporation | Adaptive endurance coding of non-volatile memories |
US7898859B2 (en) | 2009-06-15 | 2011-03-01 | Micron Technology, Inc. | Use of emerging non-volatile memory elements with flash memory |
US8255620B2 (en) * | 2009-08-11 | 2012-08-28 | Texas Memory Systems, Inc. | Secure Flash-based memory system with fast wipe feature |
US7941696B2 (en) | 2009-08-11 | 2011-05-10 | Texas Memory Systems, Inc. | Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes |
US7856528B1 (en) | 2009-08-11 | 2010-12-21 | Texas Memory Systems, Inc. | Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system |
US8402217B2 (en) | 2009-09-15 | 2013-03-19 | Marvell International Ltd. | Implementing RAID in solid state memory |
US8683302B2 (en) | 2009-09-25 | 2014-03-25 | Panasonic Corporation | Coding device, decoding device, coding method, decoding method, and communication system |
US8254172B1 (en) | 2009-09-30 | 2012-08-28 | Western Digital Technologies, Inc. | Wear leveling non-volatile semiconductor memory based on erase times and program times |
US8243525B1 (en) | 2009-09-30 | 2012-08-14 | Western Digital Technologies, Inc. | Refreshing non-volatile semiconductor memory by reading without rewriting |
JP2011086333A (en) | 2009-10-14 | 2011-04-28 | Sony Corp | Device, method, and program for data modulation, and recording medium |
US9753847B2 (en) | 2009-10-27 | 2017-09-05 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping |
US8135903B1 (en) | 2009-10-30 | 2012-03-13 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory compressing data to improve performance |
US8261012B2 (en) | 2009-10-30 | 2012-09-04 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory comprising power fail circuitry for flushing write data in response to a power fail signal |
TWI415396B (en) | 2009-11-23 | 2013-11-11 | Nat Univ Tsing Hua | Decoder and decoding method for low-density parity check codes constructed based on reed-solomon codes |
US8397107B1 (en) | 2009-12-11 | 2013-03-12 | Western Digital Technologies, Inc. | Data storage device employing data path protection using both LBA and PBA |
US8443167B1 (en) | 2009-12-16 | 2013-05-14 | Western Digital Technologies, Inc. | Data storage device employing a run-length mapping table and a single address mapping table |
KR101623119B1 (en) | 2010-02-01 | 2016-05-20 | 삼성전자주식회사 | Error control method of solid state drive |
US8316176B1 (en) | 2010-02-17 | 2012-11-20 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory segregating sequential data during garbage collection to reduce write amplification |
US8407449B1 (en) | 2010-02-26 | 2013-03-26 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory storing an inverse map for rebuilding a translation table |
JP4940322B2 (en) | 2010-03-16 | 2012-05-30 | 株式会社東芝 | Semiconductor memory video storage / playback apparatus and data writing / reading method |
KR20120137416A (en) | 2010-03-22 | 2012-12-20 | 모사이드 테크놀로지스 인코퍼레이티드 | Composite semiconductor memory device with error correction |
US8726126B2 (en) | 2010-03-23 | 2014-05-13 | Apple Inc. | Non-regular parity distribution detection via metadata tag |
US8725931B1 (en) | 2010-03-26 | 2014-05-13 | Western Digital Technologies, Inc. | System and method for managing the execution of memory commands in a solid-state memory |
US8713066B1 (en) | 2010-03-29 | 2014-04-29 | Western Digital Technologies, Inc. | Managing wear leveling and garbage collection operations in a solid-state memory using linked lists |
US9544090B2 (en) | 2010-03-31 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Hard input low density parity check decoder |
US8527840B2 (en) * | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
US8918696B2 (en) | 2010-04-09 | 2014-12-23 | Sk Hynix Memory Solutions Inc. | Implementation of LDPC selective decoding scheduling |
US8782327B1 (en) | 2010-05-11 | 2014-07-15 | Western Digital Technologies, Inc. | System and method for managing execution of internal commands and host commands in a solid-state memory |
US9026716B2 (en) | 2010-05-12 | 2015-05-05 | Western Digital Technologies, Inc. | System and method for managing garbage collection in solid-state memory |
US8762813B2 (en) * | 2010-05-17 | 2014-06-24 | Skymedi Corporation | Configurable coding system and method of multiple ECCS |
US8489979B2 (en) | 2010-05-28 | 2013-07-16 | Seagate Technology Llc | Methods and devices to reduce outer code failure rate variability |
US8799747B2 (en) | 2010-06-03 | 2014-08-05 | Seagate Technology Llc | Data hardening to compensate for loss of data retention characteristics in a non-volatile memory |
US8341339B1 (en) | 2010-06-14 | 2012-12-25 | Western Digital Technologies, Inc. | Hybrid drive garbage collecting a non-volatile semiconductor memory by migrating valid data to a disk |
US8612669B1 (en) | 2010-06-28 | 2013-12-17 | Western Digital Technologies, Inc. | System and method for performing data retention in solid-state memory using copy commands and validity and usage data |
US8447920B1 (en) | 2010-06-29 | 2013-05-21 | Western Digital Technologies, Inc. | System and method for managing data access in non-volatile memory |
US8521972B1 (en) | 2010-06-30 | 2013-08-27 | Western Digital Technologies, Inc. | System and method for optimizing garbage collection in data storage |
US8639872B1 (en) | 2010-08-13 | 2014-01-28 | Western Digital Technologies, Inc. | Hybrid drive comprising write cache spanning non-volatile semiconductor memory and disk |
US8775720B1 (en) | 2010-08-31 | 2014-07-08 | Western Digital Technologies, Inc. | Hybrid drive balancing execution times for non-volatile semiconductor memory and disk |
US8638602B1 (en) | 2010-09-10 | 2014-01-28 | Western Digital Technologies, Inc. | Background selection of voltage reference values for performing memory read operations |
US8769190B1 (en) | 2010-09-15 | 2014-07-01 | Western Digital Technologies, Inc. | System and method for reducing contentions in solid-state memory access |
US8788779B1 (en) | 2010-09-17 | 2014-07-22 | Western Digital Technologies, Inc. | Non-volatile storage subsystem with energy-based performance throttling |
US8458568B2 (en) * | 2010-09-24 | 2013-06-04 | International Business Machines Corporation | Systems and methods for memory devices |
US8463991B2 (en) | 2010-09-28 | 2013-06-11 | Pure Storage Inc. | Intra-device data protection in a raid array |
US8612804B1 (en) | 2010-09-30 | 2013-12-17 | Western Digital Technologies, Inc. | System and method for improving wear-leveling performance in solid-state memory |
US20120084507A1 (en) | 2010-10-01 | 2012-04-05 | John Colgrove | Multi-level protection with intra-device protection in a raid array based storage system |
US9348696B2 (en) | 2010-10-01 | 2016-05-24 | Pure Storage, Inc. | Distributed multi-level protection in a raid array based storage system |
JP2013542533A (en) | 2010-10-27 | 2013-11-21 | エルエスアイ コーポレーション | Adaptive ECC technology for flash memory based data storage |
CN102005250A (en) * | 2010-10-27 | 2011-04-06 | 记忆科技(深圳)有限公司 | Quasi-cyclic low-density parity check code decoder and decoding method |
US8601313B1 (en) | 2010-12-13 | 2013-12-03 | Western Digital Technologies, Inc. | System and method for a data reliability scheme in a solid state memory |
US8615681B2 (en) | 2010-12-14 | 2013-12-24 | Western Digital Technologies, Inc. | System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss |
US8601311B2 (en) | 2010-12-14 | 2013-12-03 | Western Digital Technologies, Inc. | System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory |
US8458435B1 (en) | 2010-12-20 | 2013-06-04 | Western Digital Technologies, Inc. | Sequential write thread detection |
US8392635B2 (en) | 2010-12-22 | 2013-03-05 | Western Digital Technologies, Inc. | Selectively enabling a host transfer interrupt |
US8626989B2 (en) * | 2011-02-02 | 2014-01-07 | Micron Technology, Inc. | Control arrangements and methods for accessing block oriented nonvolatile memory |
US8683113B2 (en) | 2011-02-04 | 2014-03-25 | Western Digital Technologies, Inc. | Concurrently searching multiple devices of a non-volatile semiconductor memory |
US8700950B1 (en) | 2011-02-11 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for data error recovery in a solid state subsystem |
US8700951B1 (en) | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
US8769232B2 (en) | 2011-04-06 | 2014-07-01 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory module enabling out of order host command chunk media access |
US9432298B1 (en) * | 2011-12-09 | 2016-08-30 | P4tents1, LLC | System, method, and computer program product for improving memory systems |
US8862804B2 (en) | 2011-04-29 | 2014-10-14 | Western Digital Technologies, Inc. | System and method for improved parity determination within a data redundancy scheme in a solid state memory |
US8751728B1 (en) | 2011-04-29 | 2014-06-10 | Western Digital Technologies, Inc. | Storage system bus transfer optimization |
US9021178B2 (en) | 2011-05-02 | 2015-04-28 | Western Digital Technologies, Inc. | High performance path for command processing |
US8503237B1 (en) | 2011-05-18 | 2013-08-06 | Western Digital Technologies, Inc. | System and method for data recovery in a solid state storage device |
US8793429B1 (en) | 2011-06-03 | 2014-07-29 | Western Digital Technologies, Inc. | Solid-state drive with reduced power up time |
US8719531B2 (en) | 2011-06-14 | 2014-05-06 | Western Digital Technologies, Inc. | System and method for performing data retention that incorporates environmental conditions |
US8806112B2 (en) * | 2011-07-14 | 2014-08-12 | Lsi Corporation | Meta data handling within a flash media controller |
US20130031301A1 (en) * | 2011-07-29 | 2013-01-31 | Stec, Inc. | Backend organization of stored data |
US8423722B1 (en) | 2011-08-26 | 2013-04-16 | Western Digital Technologies, Inc. | System and method for high performance command processing in solid state drives |
US8700834B2 (en) | 2011-09-06 | 2014-04-15 | Western Digital Technologies, Inc. | Systems and methods for an enhanced controller architecture in data storage systems |
US8713357B1 (en) | 2011-09-06 | 2014-04-29 | Western Digital Technologies, Inc. | Systems and methods for detailed error reporting in data storage systems |
US8707104B1 (en) | 2011-09-06 | 2014-04-22 | Western Digital Technologies, Inc. | Systems and methods for error injection in data storage systems |
US8977803B2 (en) | 2011-11-21 | 2015-03-10 | Western Digital Technologies, Inc. | Disk drive data caching using a multi-tiered memory |
US8339919B1 (en) | 2011-12-14 | 2012-12-25 | Western Digital Technologies, Inc. | Disk drive margining read channel by biasing log-likelihood ratios of a nonbinary iterative decoder |
US8724422B1 (en) | 2012-02-29 | 2014-05-13 | Western Digital Technologies, Inc. | System and method for charging back-up charge storage element for data storage device using spindle phase switching elements |
US9003224B2 (en) | 2012-04-25 | 2015-04-07 | Western Digital Technologies, Inc. | Managing unreliable memory in data storage systems |
US8996957B1 (en) * | 2012-05-22 | 2015-03-31 | Pmc-Sierra, Inc. | Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes |
US8788778B1 (en) | 2012-06-04 | 2014-07-22 | Western Digital Technologies, Inc. | Garbage collection based on the inactivity level of stored data |
US8966343B2 (en) | 2012-08-21 | 2015-02-24 | Western Digital Technologies, Inc. | Solid-state drive retention monitor using reference blocks |
US8788880B1 (en) | 2012-08-22 | 2014-07-22 | Western Digital Technologies, Inc. | Efficient retry mechanism for solid-state memory failures |
US8898548B1 (en) * | 2012-08-24 | 2014-11-25 | Western Digital Technologies, Inc. | Methods, data storage devices and systems having variable size ECC page size |
US9268682B2 (en) | 2012-10-05 | 2016-02-23 | Skyera, Llc | Methods, devices and systems for physical-to-logical mapping in solid state drives |
US8972826B2 (en) | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
US9177638B2 (en) | 2012-11-13 | 2015-11-03 | Western Digital Technologies, Inc. | Methods and devices for avoiding lower page corruption in data storage devices |
US8954694B2 (en) | 2012-11-15 | 2015-02-10 | Western Digital Technologies, Inc. | Methods, data storage devices and systems for fragmented firmware table rebuild in a solid state drive |
US9021339B2 (en) | 2012-11-29 | 2015-04-28 | Western Digital Technologies, Inc. | Data reliability schemes for data storage systems |
US9059736B2 (en) | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
US20140223255A1 (en) | 2012-12-18 | 2014-08-07 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US9430376B2 (en) | 2012-12-26 | 2016-08-30 | Western Digital Technologies, Inc. | Priority-based garbage collection for data storage systems |
-
2012
- 2012-10-24 US US13/659,099 patent/US8972826B2/en active Active
-
2013
- 2013-09-23 JP JP2015539605A patent/JP6129328B2/en not_active Expired - Fee Related
- 2013-09-23 EP EP13849261.6A patent/EP2912667A4/en not_active Withdrawn
- 2013-09-23 WO PCT/US2013/061249 patent/WO2014065967A1/en active Application Filing
- 2013-09-23 KR KR1020157013404A patent/KR101927575B1/en active IP Right Grant
- 2013-09-23 CN CN201380067610.7A patent/CN104871249B/en active Active
-
2014
- 2014-12-15 US US14/570,820 patent/US10216574B2/en active Active
-
2016
- 2016-02-25 HK HK16102167.5A patent/HK1214401A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
US20150100854A1 (en) | 2015-04-09 |
EP2912667A4 (en) | 2016-06-01 |
WO2014065967A1 (en) | 2014-05-01 |
JP2015534409A (en) | 2015-11-26 |
US10216574B2 (en) | 2019-02-26 |
EP2912667A1 (en) | 2015-09-02 |
CN104871249B (en) | 2018-09-07 |
CN104871249A (en) | 2015-08-26 |
JP6129328B2 (en) | 2017-05-17 |
KR101927575B1 (en) | 2018-12-10 |
US20140115427A1 (en) | 2014-04-24 |
US8972826B2 (en) | 2015-03-03 |
HK1214401A1 (en) | 2016-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101927575B1 (en) | Adaptive error correction codes for data storage systems | |
US9214963B1 (en) | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system | |
US9465552B2 (en) | Selection of redundant storage configuration based on available memory space | |
CN107967186B (en) | Method and controller for controlling memory device and memory system | |
KR102181177B1 (en) | Non-binary encoding for non-volatile memory | |
KR101877106B1 (en) | Data reliability schemes for data storage systems | |
US9007854B1 (en) | Method and system for optimized soft decoding in a data storage device | |
US10326479B2 (en) | Apparatuses and methods for layer-by-layer error correction | |
KR20160014030A (en) | Reading voltage calculation in solid-state storage devices | |
KR20150129325A (en) | Decoding data stored in solid-state memory | |
CN108268338B (en) | Variable node memory of progressively reduced size | |
US9304851B2 (en) | Decoding with log likelihood ratios stored in a controller | |
KR20190038964A (en) | Error correction code unit and encoding and decoding methods thereof | |
WO2015106263A1 (en) | Interleaving codewords over multiple flash planes | |
US10606695B2 (en) | Error correction circuit and memory system including the same | |
US10026464B2 (en) | Devices, systems, and methods for increasing the usable life of a storage system by optimizing the energy of stored data | |
US20110093765A1 (en) | Flash memory device and related programming method | |
CN112562772B (en) | Adaptive low density parity check hard decoder | |
CN107301873B (en) | Decoding method, memory storage device and memory control circuit unit | |
CN117409844A (en) | Data recovery method, memory storage device and memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |