KR20150078438A - 액정표시장치 및 그 구동방법 - Google Patents

Abstract

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로서, 특히, 리셋 후 제1프레임에서 비정상 신호가 입력될 때, 제2프레임에서 두 개의 스타트 신호들(VST1, VST2)을 이용해 쉬프트 레지스터를 구동시킬 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다. 이를 위해, 본 발명에 따른 액정표시장치는, 게이트 라인들과 데이터 라인들의 교차영역마다 픽셀이 형성되어 있는 패널; 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하여, 동일하면, 매 프레임마다 제1스타트 신호를 출력하며, 동일하지 않으면, 제2프레임에서는 상기 제1스타트 신호와 제2스타트 신호를 출력하는 타이밍 컨트롤러; 상기 제1스타트 신호 및 상기 제2스타트 신호 중 적어도 어느 하나를 이용하여 상기 게이트 라인들로 스캔펄스를 순차적으로 출력하는 게이트 드라이버; 및 상기 타이밍 컨트롤러의 제어에 따라 상기 데이터 라인들로 데이터 전압을 출력하는 데이터 드라이버를 포함한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 액정표시장치 및 그 구동방법에 관한 것으로서, 특히, 게이트 인 패널(GIP) 방식의 게이트 드라이버를 이용하는, 액정표시장치 및 그 구동방법에 관한 것이다.

휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.

평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치(LCD)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있기 때문에, 널리 이용되고 있다.

도 1은 종래의 액정표시장치에 적용되는 쉬프트 레지스터의 예시도이고, 도 2는 도 1에 도시된 쉬프트 레지스터에 적용되는 스테이지의 구성을 나타낸 예시도이고, 도 3은 도 1에 도시된 쉬프트 레지스터에서 출력되는 신호들의 파형을 나타낸 예시도이고, 도 4는 종래의 액정표시장치가 파워온된 이후부터 백라이트 유닛이 턴온될 때까지의 시간을 나타낸 예시도이며, 도 5는 종래의 액정표시장치에서 스캔펄스들이 출력되는 상태를 나타낸 예시도이다.

종래의 액정표시장치에 적용되는 게이트 드라이버는, 게이트 인 패널(Gate In Panel)(이하, 간단히 'GIP'라 함) 방식으로 구성될 수 있으며, 상기 GIP 방식으로 구성된 상기 게이트 드라이버에는, 도 1에 도시된 바와 같은 쉬프트 레지스터가 형성되어 있다.

상기 쉬프트 레지스터는, 복수의 스테이지들로 구성되어 있고, 상기 스테이지들 각각은, 도 2에 도시된 바와 같이 구성될 수 있으며, 도 3에 도시된 바와 같은 신호들은, 상기 쉬프트 레지스터로 입력되거나 상기 쉬프트 레지스터로부터 출력될 수 있다.

각각의 상기 스테이지의 스타트 신호(VST) 및 리셋신호(Reset)는, 전단 스테이지의 출력 및 후단 스테이지의 출력이 이용될 수 있다. 이 경우, 제1스테이지(Stage 1)의 스타트 신호와, 마지막 스테이지(Stage 1080)의 리셋신호 입력을 위한 더미 스테이지(Dummy)의 리셋신호는, 매 프레임이 시작될 때, 타이밍 컨트롤러에서 입력되는 하나의 펄스에 의해 상기 제1스테이지와 상기 더미 스테이지로 입력된다.

상기한 바와 같이 구성되어 있는 종래의 쉬프트 레지스터는, 상기 타이밍 컨트롤러로부터 정상신호가 입력될 때에는 아무런 문제없이 정상적으로 구동될 수 없다.

그러나, 상기 쉬프트 레지스터가 형성되어 있는 액정표시장치가 오프되어 있다가 상기 액정표시장치로 전원이 공급되는 경우, 또는, 상기 액정표시장치의 해상도 변경 등을 위해 상기 액정표시장치의 구동주파수가 변동되는 경우, 비정상적인 신호가 상기 쉬프트 레지스터로 입력될 수 있다. 이 경우, 상기 액정표시장치를 구성하는 패널로 비정상적인 영상이 출력될 수 있다.

예를 들어, 도 4에는, 액정표시장치가 장착되어 있는 시스템에 전원이 공급되는 시점(System Power On), 상기 액정표시장치에 전원이 공급되는 시점(LCM Vin) 및 상기 액정표시장치를 구성하는 백라이트 유닛이 턴온되는 시점(B/L)이 도시되어 있다. 도 4에 도시된 바와 같이, 상기 시스템에 전원이 공급되는 시점 및 상기 백라이트 유닛이 턴온되어 상기 패널로부터 영상이 출력되는 시점에는 일정한 시간 간격이 있다.

종래의 액정표시장치에서는, 상기 백라이트 유닛이 온된 후, 일정 시간이 경과될 때 까지, 상기 패널의 상단의 이미지가 복사되어 상기 패널의 하단에 출력되는 불량 현상이 발생될 수 있다.

상기 불량을 발생시키는 원인은, 상기 액정표시장치로 입력영상데이터를 공급하는 스케일러가, 상기 시스템이 온된 후, 상기 액정표시장치가 턴온되는 시점(LCM Vin)에서, 상기 쉬프트 레지스터로 공급될 클럭신호(CLK) 또는 데이터 인 에이블(DE)을 상기 패널의 수직 해상도 만큼 상기 액정표시장치로 입력하지 않고, 두 번째 프레임부터 상기 패널의 수직 해상도 만큼 상기 액정표시장치로 공급하기 때문이다. 상기 내용을 구체적으로 설명하면 다음과 같다. 이하에서는, 상기 스테이지가 1080개이고, 제1프레임에서 1040개의 클럭신호(CLK)가 상기 액정표시장치의 상기 쉬프트 레지스터로 공급된 경우를 일예로 하여, 종래의 액정표시장치의 구동방법이 설명된다.

예를 들어, 상기 시스템에 전원이 공급된 후, 클럭신호(CLK)가 제1프레임부터 정상적으로 상기 액정표시장치로 전송되기 위해서는, 상기 시스템에 장착되어 있는 스케일러의 메모리가 증가되어야 한다. 이 경우, 상기 시스템의 비용이 증가되며, 상기 시스템의 개발 소요 기간이 증가될 수 있다. 따라서, 종래의 일반적인 액정표시장치의 제1프레임에서는 정상적인 갯수의 클럭신호들보다 적은 갯수의 클럭신호들이, 상기 쉬프트 레지스터로 공급된다. 도 5에는, 상기에서 설명된 바와 같이, 제1프레임에서, 수직 해상도에 대응되는 1080개가 아닌, 1040개의 클럭신호(CLK)가, 상기 스케일러로부터 상기 액정표시장치로 입력되었을 경우, 상기 스캔펄스들의 출력 상태를 시뮬레이션한 결과가 도시되어 있다.

상기 예의 경우, 제1프레임에서는, 제1 내지 제1039스캔펄스들은, 상기 쉬프트 레지스터를 통해 상기 게이트 라인들로 정상적으로 출력된다. 또한, 제1040스캔펄스도 정상적으로 출력된다. 그러나, 제1041스테이지(1041)로부터 제1041스캔펄스가 출력되지 않기 때문에, 상기 제1040스캔펄스를 출력한 제1040스테이지(Stage 1040)의 Q노드는 리셋되지 않고, 하이(High) 상태를 유지하고 있다. 이 경우, 상기 제1040스캔펄스를 스타트 신호로 입력받은 제1041스테이지(Stage 1041)의 Q노드는 온상태로 전환되지만, 상기 제1041스테이지로 클럭신호가 입력되지 않았기 때문에, 제1041스캔펄스는 출력되지 않는다. 제1042 내지 제1080스테이지들 및 더미 스테이지의 Q노드와 출력은 오프상태로 유지된다.

이 경우, 리셋되지 않은 제1040스테이지 및 제1041스테이지는 온상태로, 정상 클럭신호가 입력되는 제2프레임으로 넘어온다. 도 1에 도시된 쉬프트 레지스터의 경우, 제1041스테이지는 제1 및 제2클럭신호에 의해 구동되고, 제1040스테이지는 제3 및 제4클럭신호에 의해 구동된다. 따라서, 클럭신호를 먼저 받게 되는 제1041스테이지는, 제1스테이지가 제1스캔펄스를 출력할 때, 스캔펄스를 동시에 출력시키며, 제1041의 출력을 리셋신호로 받는 제1040스테이지는 오프된다.

제1041스테이지의 출력을 스타트 신호(Vst)로 받는 제1042스테이지는, 제2스테이지가 제2스캔펄스를 출력할 때, 스캔펄스를 동시에 출력시킨다. 제1043스테이지 내지 제1080스테이지들도, 제3스테이지 내지 제40스테이지들이 스캔펄스를 출력할 때, 동시에 스캔펄스를 출력한다.

제1080스테이지의 출력은 더미 스테이지(Dummy)의 스타트 신호로 입력되어, 더미 스테이지의 Q노드를 온시킨다. 온된 더미 스테이지는, 제3프레임의 시작 시 입력되는 리셋신호가 입력되기 전까지는 리셋되지 못하고, 클럭신호가 입력될 때마다, 멀티형태의 신호를 출력한다.

제1040스테이지의 출력이 나올 시점에 정상 구동되는, 제1039스테이지의 출력이, 제1040스테이지의 스타트 신호로 입력되어, 제1040스테이지로부터 스캔펄스가 출력되며, 이후, 제1079스테이지까지, 각 스테이지는 자신의 스캔펄스를 출력해야할 시점에서 스캔펄스를 출력한다. 즉, 제1041스테이지 내지 제1079스테이지의 경우, 제2프레임 중에, 두 번의 스캔펄스를 출력한다. 단, 제1080스테이지는, 더미 스테이지의 출력에 의해 리셋되어 있기 때문에, 정상적으로 스캔펄스를 출력하지 못한다. 이에 따라, 제1079스테이지는 리셋되지 못한다.

따라서, 제3프레임이 시작되면, 도 5에 도시된 바와 같이, 제1스테이지에서 제1스캔펄스가 출력되는 시점에, 제1079스테이지에서도 스캔펄스가 출력되며, 제1080스테이지는 제1079스테이지의 출력을 받아, 제2스캔펄스의 출력시점에 스캔펄스를 출력한다.

이에 따라, 제1070스테이지 및 제1080스테이지는, 제3프레임에서, 자신의 출력 시점이 아닌, 제1스테이지 및 제2스테이지의 출력시점에, 스캔펄스를 출력시킨다. 따라서, 패널의 하단에 형성된 두 개의 라인에서는 상단에 형성된 두 개의 라인에서 출력되는 영상과 동일한 영상이 출력된다.

상기한 바와 같은 현상은, 모든 신호들이 안정화될 때까지, 제3프레임 이후의 프레임들에서 동일하게 발생된다.

부연하여 설명하면, 오프되어 있는 종래의 액정표시장치로 전원이 공급되는 경우, 또는, 상기 액정표시장치의 해상도 변경 등을 위해 상기 액정표시장치의 구동주파수가 변동되는 경우, 제1프레임에서 상기 액정표시장치의 쉬프트 레지스터로 공급되는 클럭신호의 갯수가, 정상적인 갯수보다 작다. 따라서, 상기한 바와 같은 비정상적인 영상이 출력된다. 특히, 비정상적인 영상이 출력되는 기간이, 백라이트 유닛이 턴온되는 시점(B/L) 이후까지 지속되기 때문에, 상기한 바와 같은 비정상적인 영상이 사용자의 눈에 인지될 수 있다.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 리셋 후 제1프레임에서 비정상 신호가 입력될 때, 제2프레임에서 두 개의 스타트 신호들(VST1, VST2)을 이용해 쉬프트 레지스터를 구동시킬 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 게이트 라인들과 데이터 라인들의 교차영역마다 픽셀이 형성되어 있는 패널; 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하여, 동일하면, 매 프레임마다 제1스타트 신호를 출력하며, 동일하지 않으면, 제2프레임에서는 상기 제1스타트 신호와 제2스타트 신호를 출력하는 타이밍 컨트롤러; 상기 제1스타트 신호 및 상기 제2스타트 신호 중 적어도 어느 하나를 이용하여 상기 게이트 라인들로 스캔펄스를 순차적으로 출력하는 게이트 드라이버; 및 상기 타이밍 컨트롤러의 제어에 따라 상기 데이터 라인들로 데이터 전압을 출력하는 데이터 드라이버를 포함한다.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하는 단계; 상기 판단결과 동일하면, 매 프레임마다 제1스타트 신호를 이용하여 스캔펄스들을 순차적으로 출력하는 단계; 및 상기 판단결과 동일하지 않으면, 제2프레임에서 제1스타트 신호와 제2스타트 신호를 이용하여 스캔펄스들을 순차적으로 출력하는 단계를 포함한다.

본 발명은, 리셋 후 제1프레임에서 비정상 신호가 입력될 때, 제2프레임에서 두 개의 스타트 신호들(VST1, VST2)을 이용해 쉬프트 레지스터를 구동시킴으로써, 상기 쉬프트 레지스터의 비정상 동작을 방지할 수 있다.

이에 따라, 패널의 상단 이미지가 상기 패널의 하단에 복사되는 영상불량이 개선될 수 있다.

도 1은 종래의 액정표시장치에 적용되는 쉬프트 레지스터의 예시도.
도 2는 도 1에 도시된 쉬프트 레지스터에 적용되는 스테이지의 구성을 나타낸 예시도.
도 3은 도 1에 도시된 쉬프트 레지스터에서 출력되는 신호들의 파형을 나타낸 예시도.
도 4는 종래의 액정표시장치가 파워온된 이후부터 백라이트 유닛이 턴온될 때까지의 시간을 나타낸 예시도.
도 5는 종래의 액정표시장치에서 스캔펄스들이 출력되는 상태를 나타낸 예시도.
도 6은 본 발명에 따른 액정표시장치의 구성을 개략적으로 나타낸 예시도.
도 7은 본 발명에 따른 액정표시장치에 적용되는 타이밍 컨트롤러의 구성을 나타낸 예시도.
도 8은 본 발명에 따른 액정표시장치에 적용되는 게이트 드라이버의 구성을 나타낸 예시도.
도 9는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도.
도 10은 본 발명에 따른 액정표시장치에 적용되는 다양한 신호들의 파형도.
도 11은 본 발명에 따른 액정표시장치 구동방법에 의해 출력되는 스캔펄스들의 파형을 나타낸 일실시예 파형도.
도 12는 도 11에 도시된 파형도의 특정 구간을 확대시킨 확대도.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.

도 6은 본 발명에 따른 액정표시장치의 구성을 개략적으로 나타낸 예시도이다. 도 7은 본 발명에 따른 액정표시장치에 적용되는 타이밍 컨트롤러의 구성을 나타낸 예시도이다. 도 8은 본 발명에 따른 액정표시장치에 적용되는 게이트 드라이버의 구성을 나타낸 예시도이다.

본 발명에 따른 액정표시장치는, 도 6에 도시된 바와 같이, 게이트 라인들(GL1 ~ GLg)과 데이터 라인들(DL1 ~ DLd)의 교차영역마다 픽셀이 형성되어 있는 패널(100), 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하여, 동일하면, 매 프레임마다 제1스타트 신호를 출력하며, 동일하지 않으면, 제2프레임에서는 상기 제1스타트 신호와 제2스타트 신호를 출력하는 타이밍 컨트롤러(400), 상기 제1스타트 신호 및 상기 제2스타트 신호 중 적어도 어느 하나를 이용하여 상기 게이트 라인들(GL1 ~ GLg)로 스캔펄스를 순차적으로 출력하는 게이트 드라이버(200), 상기 타이밍 컨트롤러(400)의 제어에 따라 상기 데이터 라인들(DL1 ~ DLd)로 데이터 전압을 출력하는 데이터 드라이버(300), 상기 패널(100)에 광을 조사하기 위한 광원부(500) 및 상기 광원부(500)를 구동하기 위한 백라이트 유닛(600)을 포함한다.

우선, 상기 패널(100)은, 제1기판과 제2기판이 합착공정을 거쳐 합착된 것이다. 상기 제1기판과 상기 제2기판 사이에는 액정층이 형성되어 있다.

상기 제1기판과 상기 제2기판은 글래스(Glass), 플라스틱(Plastic), 메탈(Metal) 등으로 제조될 수 있다. 상기 액정층에는 액정(Liquid Crystal)이 충전되어 있다.

상기 제1기판의 표시영역에는, 다수의 데이터 라인들(DL1 내지 DLd) 및 상기 데이터 라인들과 교차되는 다수의 게이트 라인들(GL1 내지 GLg)이 형성되어 있다. 상기 데이터 라인들과 상기 게이트 라인들의 교차영역마다 형성되는 픽셀에는, 박막트랜지스터(TFT : Thin Film Transistor) 및 상기 픽셀에 데이터 전압을 충전시키기 위한 픽셀전극이 형성된다. 즉, 상기 데이터 라인들(DL1 내지 DLd)과 상기 게이트 라인들(GL1 내지 GLg)의 교차 구조에 의해 픽셀들이 매트릭스 형태로 배치된다.

상기 박막트랜지스터(TFT)는 상기 게이트 라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터 라인으로부터 공급된 데이터전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다.

상기 액정패널(100)은, IPS 모드 또는 TN 모드로 구동될 수 있다. IPS 모드로 구동되는 상기 액정패널(130)에서는, 상기 액정패널(130)을 구성하는 하부기판 상에, 픽셀 전극과 공통 전극이 배치되어 있으며, 상기 픽셀 전극과 공통 전극 사이의 횡전계에 의해 액정의 배열이 조절된다.

상기 패널(100)의 상기 제2기판은 컬러필터 기판이 될 수 있다. 상기 제2기판에는 블랙매트릭스(BM), 컬러필터 등이 형성된다.

다음, 상기 광원부(500)는, 상기 패널(100)로 광을 입사시키기 위한 것으로서, 다양한 종류의 램프로 구성될 수 있으나, 특히, 발광다이오드(LED)로 형성될 수 있다.

상기 광원부(500)는, 도 6에 도시된 바와 같이, 상기 패널(100)의 배면 방향에 배치되어 있다.

다음, 상기 백라이트 유닛(600)은, 상기 광원부(500)를 지지하는 기능 및 상기 광원부(500)를 구동시키는 기능을 수행한다.

상기 기능을 수행하기 위해, 상기 백라이트 유닛(600)은, 도광판, 광학시트부, 커버보텀 및 백라이트 구동부를 포함할 수 있다. 상기 백라이트 구동부는 상기 타이밍 컨트롤러(400)로부터 전송되는 제어신호에 의해 구동되어, 상기 광원부(500)를 턴온 또는 턴오프시키는 기능을 수행한다. 이 경우, 상기 백라이트 구동부는, 외부 시스템(800)으로부 전송되는 전원에 의해 구동될 수 있다.

다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(800)으로부터 공급되는 수직/수평 동기신호와 클럭신호(CLK) 등을 이용하여 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.

상기 외부 시스템(800)은, 본 발명에 따른 액정표시장치가 장착되는 단말기에 장착되어, 상기 단말기 및 상기 액정표시장치를 구동하는 기능을 수행한다. 상기 외부 시스템(800)은, 예를 들어, 스케일러가 될 수 있다.

상기 외부 시스템(800)으로부터는, 상기한 바와 같은 수직 동기신호, 수평 동기신호 및 클럭신호 등과, 입력영상데이터(Ri, Gi, Bi)가 상기 타이밍 컨트롤러(400)로 입력된다.

상기 게이트 제어신호(GCS)들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 제1스타트 신호(VST1), 제2스타트 신호(VST2) 및 게이트클럭(GCLK) 등이 포함된다.

상기 타이밍 컨트롤러(400)에서 발생되는 상기 데이터 제어신호(DCS)들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.

상기 타이밍 컨트롤러는 상기 외부 시스템(800)으로부터 입력되는 상기 입력영상데이터(Ri, Gi, Bi)를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)에 공급한다.

즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템(800)으로부터 공급된 입력영상데이터(Ri, Gi, Bi)를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)로 전송하고, 상기 외부 시스템(400)으로부터 공급된 클럭신호(CLK)와, 수평동기신호(Hsync)와, 수직동기신호(Vsync) 및 데이터 인에이블 신호(DE)(상기 신호들은 간단히 타이밍 신호(TS)라 함)를 이용해서, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)로 전송한다.

특히, 상기 타이밍 컨트롤러는, 상기 액정표시장치로 전원이 공급되어 상기 액정표시장치가 턴온된 후, 또는, 상기 액정표시장치의 해상도 변경 등을 위해 상기 액정표시장치의 구동주파수가 변동된 후, 발생되는 제1프레임에서, 상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하여, 동일하면, 매 프레임마다 상기 제1스타트 신호(VST1)를 상기 게이트 드라이버(200)로 출력하며, 동일하지 않으면, 제2프레임에서는 상기 제1스타트 신호(VST1)와 상기 제2스타트 신호(VST2)를 상기 게이트 드라이버(200)로 출력한다.

여기서, 상기 액정표시장치로 전원이 공급되어 상기 액정표시장치가 턴온되거나, 또는 상기 액정표시장치의 해상도 변경 등을 위해 상기 액정표시장치의 구동주파수가 변동되는 것은, 상기 액정표시장치가 리셋되는 것을 의미한다.

또한, 상기 타이밍 컨트롤러는, 상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일하지 않으면, 상기 제2프레임이 시작될 때 상기 게이트 드라이버로 상기 제1스타트 신호(VST1)를 출력하며, 상기 제2프레임의 마지막 스캔펄스가 출력되기 전에 상기 제2스타트 신호(VST2)를 상기 게이트 드라이버(200)로 출력하는 기능을 수행한다.

또한, 상기 타이밍 컨트롤러는, 상기 제2프레임에서 상기 제2스타트 신호(VST2)를 상기 게이트 드라이버(200)로 출력한 경우, 제3프레임부터는 상기 제1스타트 신호만을 상기 게이트 드라이버로 출력한다.

상기한 바와 같은 기능을 수행하기 위해, 상기 타이밍 컨트롤러(400)는, 도 7에 도시된 바와 같이, 상기 외부 시스템(800)으로부터 입력영상데이터(Ri, Gi, Bi) 및 타이밍 신호(TS)들을 수신하기 위한 수신부(410), 상기한 바와 같은 각종 제어신호들을 생성하기 위한 제어신호 생성부(420), 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(RGB)를 출력하기 위한 데이터 정렬부(430) 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부(440)를 포함한다.

상기한 바와 같이, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템(600)으로부터 입력되는 입력영상데이터를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부(430)에서 실행될 수 있다.

또한, 상기 데이터 정렬부(430)는, 상기 액정표시장치가 리셋된 이후에 발생되는 제1프레임에서, 상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하는 기능을 수행한다. 그러나, 상기 판단 기능은, 상기 타이밍 컨트롤러(400)에 형성되어 있는 또 다른 구성요소에서 수행될 수도 있다.

또한, 상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)들을 생성한다. 이러한 기능은, 상기 제어신호 생성부(420)에서 실행될 수 있다.

특히, 상기 제어신호 생성부(420)는, 상기 데이터 정렬부(430) 또는 상기 타이밍 컨트롤러(400)에 형성되어 있는 또 다른 구성요소가, 상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단한 후에 전송한 신호를 이용하여, 상기 제2스타트 신호(VST2)를 생성하여, 상기 게이트 드라이버(200)로 전송할 수 있다.

즉, 상기 제1스타트 신호(VST1)는, 상기 판단 여부에 상관없이, 매 프레임마다 상기 제어신호 생성부(420)에서 생성되어, 상기 게이트 드라이버(200)로 전송된다. 그러나, 상기 제2스타트 신호(VST2)는, 상기 판단 결과, 상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일하지 않은 경우에만, 상기 제어신호 생성부(420)에서 생성되어 상기 게이트 드라이버(200)로 전송된다.

상기 제어신호 생성부(420)는, 상기 제1스타트 신호(VST1)와 마찬가지로, 상기 외부 시스템(800)으로부터 전송되는 각종 타이밍 신호(TS)들을 이용하여, 상기 제2스타트 신호(VST2)를 생성한다.

다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 게이트 펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다.

즉, 상기 데이터 드라이버(300)는 감마전압 발생부(미도시)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 데이터 전압으로 변환시킨 후 상기 데이터라인들로 출력시킨다.

상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 스타트 펄스를 소스 쉬프트 클럭에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 상기 데이터 드라이버(300)는 상기 소스 쉬프트 클럭에 따라 입력되는 상기 영상데이터를 상기 샘플링 신호에 따라 래치하여, 상기 데이터 전압으로 변경한 후, 상기 소스 출력 인에이블 신호에 응답하여 수평 라인 단위로 상기 데이터 전압을 상기 데이터라인들에 공급한다.

이를 위해, 상기 데이터 드라이버(300)는 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하여 구성될 수 있다.

상기 데이터 드라이버(300)의 구성 및 기능은 현재 일반적인 유기발광표시장치에 적용되는 데이터 드리아버의 구성 및 기능과 동일함으로, 이에 대한 상세한 설명은 생략된다.

마지막으로, 상기 게이트 드라이버(200)는, 게이트 인 패널(Gate In Panel : GIP) 방식으로, 상기 패널(100)에 내장되어 있다.

상기 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여, 상기 패널(100)의 상기 게이트 라인들(GL1∼GLg)에 스캔펄스를 순차적으로 공급한다. 이에 따라, 상기 스캔펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 박막트랜지스터(TFT)들이 턴온되어, 각 픽셀로 영상이 출력될 수 있다.

상기한 바와 같은 기능은 특히, 상기 게이트 드라이버(200)를 구성하는 쉬프트 레지스터(220)에서 이루어진다.

즉, 도 8에 도시되어 있는, 상기 쉬프트 레지스터(220)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 제1스타트 신호(VST1), 제2스타트 신호(VST2) 및 클럭신호(CLK) 등을 이용하여, 매 프레임마다, 상기 게이트 라인들에, 상기 스캔펄스를 순차적으로 공급한다. 여기서, 프레임이란, 상기 패널(100)을 통해 하나의 이미지가 출력되는 기간을 말한다.

상기 스캔펄스는, 상기 픽셀에 형성되어 있는 스위칭소자(박막트랜지스터)를 턴온시킬 수 있는 턴온전압을 가지고 있다.

상기 쉬프트 레지스터(220)는, 1프레임 중, 상기 스캔펄스가 공급되지 않는 나머지 기간 동안에는, 상기 게이트 라인에, 상기 스위칭소자를 턴오프시킬 수 있는 턴오프신호를 공급한다.

이하의 설명에서는, 상기 스캔펄스와 상기 턴오프신호를 총칭하여 상기 스캔신호라 한다. 즉, 상기 스캔신호는, 상기 게이트 라인에 연결되어 있는 각 픽셀의 스위칭소자를 턴온시킬 수 있는 턴온전압을 갖는 스캔펄스와, 1프레임의 나머지 기간 동안 상기 스위칭소자를 턴오프 상태로 유지시키기 위한 턴오프신호를 포함한다.

상기 쉬프트 레지스터(220)는, 도 8에 도시된 바와 같이, 복수의 스테이지(210)들을 포함하고 있다. 이하에서는, 설명의 편의상, 상기 쉬프트 레지스터(220)가, 1080개의 스테이지(210)들(Stage1 to Stage1080)을 포함하고 있는 경우를 일예로 하여 본 발명이 설명된다.

특히, 도 8에는, 더블 레이트 드라이빙(DRD : Double Rate Driving) 방식의 액정표시장치에 적용되는 쉬프트 레지스터가 도시되어 있다. 상기 더블 레이트 드라이빙 방식은, 액정표시장치의 데이터 드라이브 IC의 갯수를 줄이기 위한 것으로서, 기존 대비 게이트 라인들의 갯수는 2배로 늘리는 대신 데이터라인들의 갯수를 1/2배로 줄여, 필요로 하는 데이터 드라이브 IC의 갯수를 반으로 줄이면서도 동일한 해상도를 구현할 수 있는 방식이다.

상기한 바와 같이, 기존 대비 게이트 라인들의 갯수가 2배로 증가되었기 때문에, 상기 쉬프트 레지스터를 구성하는 각각의 스테이지에는, 도 8에 도시된 바와 같이, 두 개의 출력라인들(Vodd, Veven)이 형성되어 있다. 이 경우, 상기 스테이지들 각각은, 하나의 프레임에서, 상기 스캔펄스를 하나의 수평라인으로 두 번 출력한다. 그러나, 본 발명이 상기 DRD 방식을 이용하는 쉬프트 레지스터에 한정되는 것은 아니다.

또한, 상기 스테이지들 각각은 현재 일반적인 액정표시장치를 구성하는 스테이지들의 구성과 동일 또는 유사함으로, 이에 대한 상세한 설명은 생략된다.

도 9는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도이고, 도 10은 본 발명에 따른 액정표시장치에 적용되는 다양한 신호들의 파형도이며, 도 11은 본 발명에 따른 액정표시장치 구동방법에 의해 출력되는 스캔펄스들의 파형을 나타낸 일실시예 파형도이다. 도 12는 도 11에 도시된 파형도의 특정 구간을 확대시킨 확대도로서, 도 11에 도시된 제2프레임에서의 마지막 스캔펄스 및 제3프레임에서의 첫번째 스캔펄스를 나타낸 예시도이다.

본 발명에 따른 액정표시장치 구동방법은, 도 9에 도시된 바와 같이, 상기 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하는 제1단계(S902, S904), 상기 판단결과 동일하면, 매 프레임마다 제1스타트 신호(VST1)를 이용하여 스캔펄스들을 순차적으로 출력하는 제2단계 및 상기 판단결과 동일하지 않으면, 제2프레임에서 제1스타트 신호와 제2스타트 신호를 이용하여 스캔펄스들을 순차적으로 출력하는 단계(S906, S908, S910)를 포함한다.

상기 제1단계에서, 상기 타이밍 컨트롤러(400)는, 상기 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기 설정된 갯수와 동일한지의 여부를 판단한다.

여기서, 상기 리셋이란, 전원이 공급되지 않고 있던 상기 액정표시장치로 전원이 공급되어 상기 액정표시장치가 턴온되거나, 또는 상기 액정표시장치의 해상도 변경 등을 위해 상기 액정표시장치의 구동주파수가 변동되는 것을 의미한다(S902).

즉, 파워 오프 상태의 상기 액정표시장치에 전원이 공급되거나(LCM Power On) 또는 상기 액정표시장치가 구동되는 중에 상기 액정표시장치의 해상도 등이 변경되어 상기 액정표시장치의 구동주파수가 변경되면, 상기 타이밍 컨트롤러(400)는, 상기한 바와 같은 리셋 발생 후 최초로 입력되는 제1프레임에에 포함하되어 있는 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지의 여부를 판단한다(S904).

부연하여 설명하면, 상기 타이밍 컨트롤러(400)는, 도 10에 도시된 바와 같은, 상기 리셋 후, 수직동기신호(Vsync)가 하이(High)가 되어 제1프레임이 시작되면, 상기 데이터 인에이블(DE)의 갯수를 카운트한다. 상기 데이터 인에이블(DE)은, 상기 데이터 라인들을 통해, 상기 패널(100)의 각 수평라인으로 상기 데이터 전압을 출력시키기 위한 신호로서, 상기 데이터 인에이블(DE)의 갯수는 상기 패널의 수평라인의 갯수, 즉, 상기 패널의 해상도와 동일한 갯수이다.

상기 예에서와 같이, 상기 스테이지(210)의 갯수가 1080개인 경우, 하나의 프레임에서, 상기 타이밍 컨트롤러(400)로 입력되는 상기 데이터 인에이블(DE)의 갯수는 1080개 이어야 한다. 따라서, 상기 타이밍 컨트롤러(400)는, 상기 제1프레임 동안 입력된 상기 데이터 인에이블(DE)의 갯수가 1080개인지의 여부를 판단한단(S904).

상기 제2단계에서, 상기 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일하다고 판단되면(S904), 상기 타이밍 컨트롤러(400)는, 제2프레임이 이후의 모든 프레임에서, 상기 제1스타트 신호(VST1)만을 상기 쉬프트 레지스터(220)로 출력한다.

이 경우, 상기 쉬프트 레지스터(220)는, 매 프레임에서 상기 제1스타트 신호(VST1)에 의해 구동을 시작한다. 즉, 상기 쉬프트 레지스터(220)의 제1스테이지(Stage1)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 상기 제1스타트 신호(VST1)에 의해 구동되어, 제1스캔펄스를 출력한다.

상기 제1스캔펄스는, 제2스테이지(Stage2)를 구동시키며, 이에 따라, 상기 제2스테이지(Stage2)는 제2스캔펄스를 출력한다. 상기한 바와 같은 동작은, 제3스테이지(Stage3)부터 제1080스테이지(Stage1080)까지 반복적으로 수행된다.

상기 제1080스테이지에서 출력된 제1080스캔펄스는 상기 더미 스테이지(Dummy)를 턴온시키며, 이에 따라, 상기 더미 스테이지에서 출력된 더미신호는 상기 제1080스테이지를 리셋시킨다.

제3프레임 이후에서는, 상기와 같은 동작이 반복적으로 수행된다.

상기 제3단계에서, 상기 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일하지 않다고 판단되면, 상기 타이밍 컨트롤러(400)는, 상기 제1스타트 신호(VST1)를 이용하여 제1스캔펄스를 출력하며, 상기 제2스타트 신호(VST2)를 이용하여, 마지막 스캔펄스를 출력한다.

첫째, 상기 타이밍 컨트롤러(400)는, 상기 제2프레임이 시작된 후, 상기 제1스타트 신호(VST1)를 이용하여 제1스캔펄스 내지 제1079스캔펄스를 출력한다(S906).

이 경우, 상기 데이터 인에이블(DE)의 갯수가 1040개라고 할 때, 상기 제1프레임 및 상기 제2프레임에서 제1080스테이지가 구동되기 전까지는, 종래기술에서 설명된 바와 같은 현상이 발생된다.

즉, 상기 제1프레임에서, 제1스캔펄스 내지 제1039스캔펄스들은, 상기 쉬프트 레지스터를 통해 상기 게이트 라인들로 정상적으로 출력된다. 또한, 제1040스캔펄스도 정상적으로 출력된다. 그러나, 제1041스테이지(1041)로부터 제1041스캔펄스가 출력되지 않기 때문에, 상기 제1040스캔펄스를 출력한 제1040스테이지(Stage 1040)의 Q노드는 리셋되지 않고, 하이(High) 상태를 유지하고 있다. 이 경우, 상기 제1040스캔펄스를 스타트 신호로 입력받은 제1041스테이지(Stage 1041)의 Q노드는 온상태로 전환되지만, 상기 제1041스테이지로 클럭신호가 입력되지 않았기 때문에, 제1041스캔펄스는 출력되지 않는다. 제1042 내지 제1080스테이지들 및 더미 스테이지의 Q노드와 출력은 오프상태로 유지된다.

또한, 상기 제2프레임이 시작되면, 상기 제1프레임에서 리셋되지 않은 제1040스테이지 및 제1041스테이지는 온상태로 상기 제2프레임으로 넘어온다. 도 8에 도시된 쉬프트 레지스터의 경우, 제1041스테이지는 제1 및 제2클럭신호에 의해 구동되고, 제1040스테이지는 제3 및 제4클럭신호에 의해 구동된다. 따라서, 클럭신호를 먼저 받게 되는 제1041스테이지는, 제1스테이지가 제1스캔펄스를 출력할 때, 스캔펄스를 동시에 출력시키며, 제1041의 출력을 리셋신호로 받는 제1040스테이지는 오프된다. 제1041스테이지의 출력을 스타트 신호(Vst)로 받는 제1042스테이지는, 제2스테이지가 제2스캔펄스를 출력할 때, 스캔펄스를 동시에 출력시킨다. 제1043스테이지 내지 제1080스테이지들도, 제3스테이지 내지 제40스테이지들이 스캔펄스를 출력할 때, 동시에 스캔펄스를 출력한다. 제1080스테이지의 출력은 더미 스테이지(Dummy)의 스타트 신호로 입력되어, 더미 스테이지의 Q노드를 온시킨다. 온된 더미 스테이지는, 상기 제2스타트 신호(VST2)가 입력되기 전까지는 리셋되지 못하고, 클럭신호가 입력될 때마다, 멀티형태의 신호를 출력한다. 제1040스테이지의 출력이 나올 시점에 정상 구동되는, 제1039스테이지의 출력이, 제1040스테이지의 스타트 신호로 입력되어, 제1040스테이지로부터 스캔펄스가 출력되며, 이후, 제1079스테이지까지, 각 스테이지는 자신의 스캔펄스를 출력해야할 시점에서 스캔펄스를 출력한다. 즉, 제1041스테이지 내지 제1079스테이지의 경우, 제2프레임 중에, 두 번의 스캔펄스를 출력한다. 이 경우, 제1080스테이지는, 상기 더미 스테이지의 출력에 의해 리셋되어 있다.

둘째, 상기한 바와 같은 동작이 수행되고 있는 동안, 상기 타이밍 컨트롤러(400)는, 상기 제2프레임에 포함되어 있는 데이터 인에이블의 갯수를 카운트하여, 마지막 데이터 인에이블이 출력되는 시점을 판단한다(S908).

예를 들어, 상기 타이밍 컨트롤러(400)는, 상기 제2프레임 동안 상기 외부 시스템(800)으로부터 입력되는 데이터 인에이블(DE)을 카운트하여, 상기 카운트 수가 1079개인지의 여부를 판단한다. 상기 카운트 수가 1079이면, 상기 타이밍 컨트롤러(400)는 마지막 데이터 인에이블이 출력되는 시점으로 판단한다.

셋째, 상기 카운트 수가 1079가 되면, 상기 타이밍 컨트롤러(400)는, 상기한 바와 같이, 마지막 데이터 인에이블이 출력되는 시점으로 판단하여, 도 11 및 도 12에 도시된 바와 같이, 상기 제2스타트 신호(VST2)를 생성한 후, 상기 제2스타트 신호(VST2)를 상기 쉬프트 레지스터(220)로 출력한다(S910).

상기 제1079스캔펄스까지 출력되는 동안, 상기 더미 스테이지(Dummy)에서 출력되는 신호에 의해, 상기 제1080스테이지는 리셋된다.

그러나, 상기 카운트 수가 1079개가 되면, 상기 타이밍 컨트롤러(400)는, 도 10에 도시된 바와 같이, 상기 제2스타트 신호(VST2)를 상기 쉬프트 레지스터(220)로 출력한다.

상기 제2스타트 신호(VST2)에 의해, 상기 더미 스테이지가(Dummy)가 리셋된다. 상기 더미 스테이지가 리셋됨에 따라, 상기 더미 스테이지로부터 상기 제1080스테이지로 리셋신호가 입력되지 않는다.

따라서, 상기 제1080스테이지는, 상기 제1079스테이지로부터 출력되는 제1079스캔펄스에 의해 구동을 시작하여, 제1080스캔펄스를 출력한다.

즉, 상기 마지막 데이터 인에이블이 출력될 때, 상기 쉬프트 레지스터는, 상기 제2스타트 신호(VST2)를 이용하여 제1080스캔펄스를 출력한다.

상기 제1080스캔펄스는 상기 더미 스테이지(Dummy)를 턴온시키며, 이에 따라, 상기 더미 스테이지에서 출력된 더미신호는 상기 제1080스테이지를 리셋시킨다.

상기 제2프레임 이후, 즉, 제3프레임부터는, 상기 타이밍 컨트롤러(400)는, 상기 제1스타트 신호(VST1) 만을 상기 쉬프트 레지스터로 출력한다. 상기 쉬프트 레지스턴는, 상기 제1스타트 신호에 의해 구동을 시작하여, 스캔펄스들을 생성하며, 상기 스캔펄스들을 상기 게이트 라인들로 순차적으로 출력한다.

이 경우, 상기 패널(100)이 상기 더블 레이트 드라이빙(DRD : Double Rate Driving) 방식으로 구성된 경우, 하나의 프레임에서, 상기 스캔펄스들은 하나의 수평라인으로 두 번 출력될 수 있다.

상기 설명에서는, 상기 데이터 인에이블(DE)을 카운트하였으나, 수평동기신호(Hsync)가 카운트될 수도 있다. 즉, 정상적으로 구동되는 액정표시장치에서, 상기 데이터 인에이블(DE)의 갯수와 상기 수평기기신호의 갯수는 동일하다.

본 발명은, 리셋 후 제1프레임에서 비정상 신호가 입력될 때, 제2프레임에서 두 개의 스타트 신호들(VST1, VST2)을 이용해 쉬프트 레지스터를 구동시킴으로써, 상기 쉬프트 레지스터의 비정상 동작을 방지할 수 있다. 이에 따라, 상기 패널의 상단 이미지가 상기 패널의 하단에 복사되는 영상불량이 개선될 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
500 : 광원부 600 : 백라이트 유닛

Claims (10)

1. 리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하는 단계;
   상기 판단결과 동일하면, 매 프레임마다 제1스타트 신호를 이용하여 스캔펄스들을 순차적으로 출력하는 단계; 및
   상기 판단결과 동일하지 않으면, 제2프레임에서 제1스타트 신호와 제2스타트 신호를 이용하여 스캔펄스들을 순차적으로 출력하는 단계를 포함하는 액정표시장치 구동방법.
2. 제 1 항에 있어서,
   상기 제2프레임에서, 상기 스캔펄스들을 순차적으로 출력하는 단계는,
   상기 제1스타트 신호를 이용하여 제1스캔펄스를 출력하며, 상기 제2스타트 신호를 이용하여, 마지막 스캔펄스를 출력하는 것을 특징으로 하는 액정표시장치 구동방법.
3. 제 1 항에 있어서,
   상기 제2프레임에서, 상기 스캔펄스들을 순차적으로 출력하는 단계는,
   상기 제2프레임이 시작된 후, 상기 제1스타트 신호를 이용하여 제1스캔펄스 내지 제k-1스캔펄스를 출력하는 단계;
   상기 제2프레임에 포함되어 있는 데이터 인에이블의 갯수를 카운트하여, 마지막 데이터 인에이블이 출력되는 시점을 판단하는 단계; 및
   상기 마지막 데이터 인에이블이 출력될 때, 상기 제2스타트 신호를 이용하여 마지막 스캔펄스인 제k스캔펄스를 출력하는 단계를 포함하는 액정표시장치 구동방법.
4. 제 1 항에 있어서,
   제3프레임부터는 상기 제1스타트 신호만을 이용하여 스캔펄스들이 상기 게이트 라인들로 순차적으로 출력되는 것을 특징으로 하는 액정표시장치 구동방법.
5. 제 1 항에 있어서,
   하나의 프레임에서, 상기 스캔펄스들은 하나의 수평라인으로 두 번 출력되는 것을 특징으로 하는 액정표시장치 구동방법.
6. 게이트 라인들과 데이터 라인들의 교차영역마다 픽셀이 형성되어 있는 패널;
   리셋 후에 입력되는, 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일한지를 판단하여, 동일하면, 매 프레임마다 제1스타트 신호를 출력하며, 동일하지 않으면, 제2프레임에서는 상기 제1스타트 신호와 제2스타트 신호를 출력하는 타이밍 컨트롤러;
   상기 제1스타트 신호 및 상기 제2스타트 신호 중 적어도 어느 하나를 이용하여 상기 게이트 라인들로 스캔펄스를 순차적으로 출력하는 게이트 드라이버; 및
   상기 타이밍 컨트롤러의 제어에 따라 상기 데이터 라인들로 데이터 전압을 출력하는 데이터 드라이버를 포함하는 액정표시장치.
7. 제 6 항에 있어서,
   상기 타이밍 컨트롤러는,
   상기 제1프레임에 포함된 데이터 인에이블(DE)의 갯수가, 기설정된 갯수와 동일하지 않으면, 상기 제2프레임이 시작될 때 상기 게이트 드라이버로 상기 제1스타트 신호를 출력하며, 상기 제2프레임의 마지막 스캔펄스가 출력되기 전에 상기 제2스타트 신호를 상기 게이트 드라이버로 출력하는 것을 특징으로 하는 액정표시장치.
8. 제 6 항에 있어서,
   상기 게이트 드라이버는,
   상기 제2프레임에서, 상기 제1스타트 신호를 이용하여, 제1스캔펄스를 출력하며, 상기 제2스타트 신호를 이용하여, 마지막 스캔펄스를 출력하는 것을 특징으로 하는 액정표시장치.
9. 제 6 항에 있어서,
   상기 타이밍 컨트롤러는, 제3프레임부터는 상기 제1스타트 신호만을 상기 게이트 드라이버로 출력하며,
   상기 게이트 드라이버는 상기 제1스타트 신호만을 이용하여 스캔펄스들을 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.
10. 제 6 항에 있어서,
    상기 게이트 드라이버는,
    하나의 프레임에서, 상기 스캔펄스를 하나의 수평라인으로 두 번 출력하는 것을 특징으로 하는 액정표시장치.
    
    
    

Images