KR20150077546A - Method for measuring thickness of insulating layer - Google Patents

Method for measuring thickness of insulating layer Download PDF

Info

Publication number
KR20150077546A
KR20150077546A KR1020130165545A KR20130165545A KR20150077546A KR 20150077546 A KR20150077546 A KR 20150077546A KR 1020130165545 A KR1020130165545 A KR 1020130165545A KR 20130165545 A KR20130165545 A KR 20130165545A KR 20150077546 A KR20150077546 A KR 20150077546A
Authority
KR
South Korea
Prior art keywords
insulating film
interlayer insulating
metal contact
thickness
substrate
Prior art date
Application number
KR1020130165545A
Other languages
Korean (ko)
Other versions
KR102062684B1 (en
Inventor
윤상조
김상호
한동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130165545A priority Critical patent/KR102062684B1/en
Publication of KR20150077546A publication Critical patent/KR20150077546A/en
Application granted granted Critical
Publication of KR102062684B1 publication Critical patent/KR102062684B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for measuring the thickness of an insulating layer is provided. The method for thickness of an insulating layer includes: a step of forming an inter layer dielectric on a substrate; a step of forming a contact hole to expose the substrate by patterning the inter layer dielectric; a step of forming an inter metal dielectric on the metal contact and the inter layer dielectric; and a step of measuring light reflected from the metal contact by radiating the inter metal dielectric with light.

Description

절연막의 두께 측정 방법{Method for measuring thickness of insulating layer}[0001] The present invention relates to a method for measuring a thickness of an insulating film,

본 발명은 반도체에 관한 것으로써, 보다 구체적으로 반도체 기판 상에 형성되는 절연막의 두께 측정 방법에 관한 것이다.The present invention relates to a semiconductor, and more particularly, to a method for measuring the thickness of an insulating film formed on a semiconductor substrate.

하나의 반도체 소자를 제조하기 위해서는, 박막을 증착하는 공정 및 사진/식각 공종을 통해 증착된 박막을 패터닝하는 공정을 포함하는 일련의 공정 단계들을 수십 내지 수백번 반복하는 것이 필요하다. 반도체 소자가 고집적화됨에 따라 웨이퍼 표면에 형성되는 박막의 두께는 제조공정상 중요한 파라미터로 작용한다. 박막의 두께가 소망하는 범위내로 조절되지 않으면 소자의 불량화를 초래하고, 사진공정에서의 마진을 감소시켜 수율저하를 초래한다. 따라서, 제조공정 중 웨이퍼 표면의 특정부분에 대한 절연막 두께의 측정은 상당히 중요한 의미를 갖는다. 이에 따라, 각 공정 단계를 진행한 후, 박막의 두께를 측정하는 과정이 필요하다.In order to manufacture one semiconductor device, it is necessary to repeat a series of process steps including several times to several hundred times, including a process for depositing a thin film and a process for patterning a thin film deposited through a photo / etching process. As the semiconductor devices become highly integrated, the thickness of the thin film formed on the wafer surface functions as an important parameter for the manufacturing process. If the thickness of the thin film is not controlled within a desired range, the device will be defective and the margin in the photolithography process will be reduced, leading to a reduction in yield. Therefore, the measurement of the thickness of the insulating film with respect to a specific portion of the wafer surface during the manufacturing process has a significant significance. Accordingly, it is necessary to measure the thickness of the thin film after each process step.

본 발명이 이루고자 하는 기술적 과제는 별도의 막 증착 없이 메탈 콘택 패턴을 추가하여 금속간절연막의 측정이 가능한 절연막의 두께 측정 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention provides a method of measuring the thickness of an insulating film capable of measuring an inter-metal insulating film by adding a metal contact pattern without additional film deposition.

상술한 기술적 과제를 해결하기 위한 절연막의 두께 측정 방법이 제시된다.A method of measuring the thickness of an insulating film to solve the above-described technical problems is presented.

본 발명에 따른 절연막의 두께 측정 방법은 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막을 패터닝하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계, 상기 콘택홀에 메탈 콘택을 형성하는 단계, 상기 메탈 콘택 및 상기 층간절연막 상에 금속간절연막을 형성하는 단계, 및 상기 금속간절연막에 빛을 조사하여 상기 메탈 콘택에서 반사된 빛을 측정하는 단계를 포함할 수 있다.A method of measuring the thickness of an insulating film according to the present invention includes the steps of forming an interlayer insulating film on a substrate, patterning the interlayer insulating film to form a contact hole exposing the substrate, forming a metal contact in the contact hole, Forming an intermetal insulating film on the metal contact and the interlayer insulating film; and irradiating the intermetal insulating film with light to measure light reflected from the metal contact.

일 실시예에서, 상기 메탈 콘택은 상기 기판의 상면을 따라 연장되는 제 1 방향으로 이격되는 복수개의 도전막들을 포함할 수 있다.In one embodiment, the metal contact may comprise a plurality of conductive films spaced in a first direction extending along an upper surface of the substrate.

일 실시예에서, 상기 메탈 콘택은 상기 기판의 상면으로부터 수직한제 2 방향으로 갈수록 상기 제 1 방향으로의 폭이 커질 수 있다.In one embodiment, the metal contact may have a greater width in the first direction from a top surface of the substrate toward a second perpendicular direction.

일 실시예에서, 상기 메탈 콘택의 제 1 방향으로 간격은 145nm 이상 450nm 이하일 수 있다.In one embodiment, the spacing in the first direction of the metal contact may be greater than or equal to 145 nm and less than or equal to 450 nm.

일 실시예에서, 상기 메탈 콘택을 형성하는 단계는 화학 기상 증착으로 상기 콘택홀을 채우는 도전막을 증착할 수 있다.In one embodiment, the step of forming the metal contact may deposit a conductive film filling the contact hole by chemical vapor deposition.

일 실시예에서, 상기 메탈 콘택은 텅스텐으로 형성될 수 있다.In one embodiment, the metal contact may be formed of tungsten.

일 실시예에서, 상기 메탈 콘택을 형성한 이후에, 화학적 기계적 연마 공정으로 상기 메탈 콘택 및 상기 층간절연막을 평탄화하는 단계를 더 포함할 수 있다.In one embodiment, after forming the metal contact, the method may further include the step of planarizing the metal contact and the interlayer insulating film by a chemical mechanical polishing process.

일 실시예에서, 상기 제 2 층간절연막의 두께를 측정하는 것은 상기 제 2 층간절연막에서 반사된 빛과 상기 메탈 콘택에서 반사된 빛의 간섭을 이용할 수 있다.In one embodiment, measuring the thickness of the second interlayer insulating layer may utilize interference between light reflected from the second interlayer insulating layer and light reflected from the metal contact layer.

일 실시예에서, 상기 빛의 파장은 250nm 이상 750nm 이하일 수 있다.In one embodiment, the wavelength of the light may be greater than or equal to 250 nm and less than or equal to 750 nm.

본 발명의 일 예에 따른 절연막의 두께 측정 방법은 층간절연막과 금속간절연막 사이에 별도의 막을 증착하지 않고 금속간절연막의 두께 측정이 가능하여 공정이 간단해질 수 있다.The method of measuring the thickness of an insulating film according to an embodiment of the present invention can measure the thickness of the inter-metal insulating film without depositing a separate film between the interlayer insulating film and the intermetal insulating film, thereby simplifying the process.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 절연막의 형성방법을 나타내는 사시도이다.
도 2는 본 발명의 실시예에 따른 절연막의 두께를 측정하는 방법을 나타내는 사시도이다.
도 3은 본 발명의 실시예에 따른 절연막의 두께를 측정한 결과를 나타내는 그래프이다.1A to 1D are perspective views illustrating a method of forming an insulating film according to an embodiment of the present invention.
2 is a perspective view illustrating a method of measuring a thickness of an insulating film according to an embodiment of the present invention.
3 is a graph showing the results of measuring the thickness of an insulating film according to an embodiment of the present invention.

이하, 본 발명에 따른 절연막의 두께 측정 방법을 나타내는 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of measuring the thickness of an insulating film according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다BRIEF DESCRIPTION OF THE DRAWINGS The advantages of the present invention and its advantages over the prior art will become apparent from the detailed description and claims that follow. In particular, the invention is well pointed out and distinctly claimed in the claims. The invention, however, may best be understood by reference to the following detailed description when taken in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various views

이하, 도면들을 참조하여 본 발명의 실시예에 따른 절연막의 두께 측정 방법에 대해 상세히 설명하기로 한다.Hereinafter, a method for measuring the thickness of an insulating layer according to an embodiment of the present invention will be described in detail with reference to the drawings.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 절연막의 형성방법을 나타내는 단면도이다.1A to 1D are cross-sectional views illustrating a method of forming an insulating film according to an embodiment of the present invention.

도 1a를 참조하면, 기판(10)이 제공될 수 있다. 기판(10)은 반도체 물질을 포함할 수 있다. 가령, 기판(10)은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 기판(10) 상에 제 1 층간절연막(20)이 형성될 수 있다. 제 1 층간절연막(20)은 실리콘 질화막 또는 실리콘 산화막일 수 있다. 가령, 제 1 층간절연막(20)은 USG(Undoped Silicate Glass), SiOF(Silicon oxide Fluoride), SOG(Spin on Glass), TEOS(Tetra Ethyl Ortho Silicate), 및 BPSG(Boro Phosphorus Silicate Glass)중 어느 하나를 포함할 수 있다.Referring to FIG. 1A, a substrate 10 may be provided. The substrate 10 may comprise a semiconductor material. For example, the substrate 10 may be a silicon substrate, a germanium substrate, or a silicon-germanium substrate. A first interlayer insulating film 20 may be formed on the substrate 10. The first interlayer insulating film 20 may be a silicon nitride film or a silicon oxide film. For example, the first interlayer insulating film 20 may be formed using one of an undoped silicate glass (USG), a silicon oxide fluoride (SOF), a spin on glass (SOG), a tetraethyl orthosilicate (TEOS), and a borophosphorus silicate glass . ≪ / RTI >

도 1b를 참조하면, 제 1 층간절연막(20)을 패터닝하여 기판(10)을 노출시키는 하나 이상의 콘택 홀들(25)을 형성할 수 있다. 복수개의 콘택 홀들(25)은 기판(10) 상에서 수평한 제 1 방향(D1)으로 일정한 간격을 두고 형성될 수 있다. 콘택 홀(25)은 기판(10)으로부터 수직한 제 2 방향(D2)을 따라 연장되고 제 1 방향(D1)과 교차하는 수평한 제 3 방향(D3)을 따라 연장된 속이 빈 장벽(hollow wall) 혹은 속이 빈 라인(hollow line) 형태를 가질 수 있다. 콘택 홀(25)을 형성할 때 콘택 홀(25)의 입구가 확장될 수 있다. 이에 따라 콘택 홀(25)은 제 2 방향(D2)으로 갈수록 제 1 방향(D1)의 폭이 커질 수 있다. 콘택 홀들(25)의 간격을 조절하여 후술할 제 1 층간절연막(20)과 메탈 콘택(30)의 비율을 조절할 수 있다.Referring to FIG. 1B, one or more contact holes 25 may be formed by patterning the first interlayer insulating film 20 to expose the substrate 10. The plurality of contact holes 25 may be formed on the substrate 10 at regular intervals in a first horizontal direction D1. The contact hole 25 extends from the substrate 10 in a vertical second direction D2 and extends in a horizontal third direction D3 intersecting the first direction D1 with a hollow wall ) Or a hollow line shape. The entrance of the contact hole 25 can be expanded when the contact hole 25 is formed. Accordingly, the width of the contact hole 25 in the first direction D1 may become larger toward the second direction D2. The ratio of the first interlayer insulating film 20 and the metal contact 30 to be described later can be adjusted by adjusting the interval of the contact holes 25. [

도 1c를 참조하면, 콘택 홀들(25)의 내부에 메탈 콘택들(30)을 형성할 수 있다. 가령 화학 기상 증착(CVD) 공정으로 콘택 홀들(25)을 채우는 도전막을 형성하고, 도전막을 화학적 기계적 연마공정(CMP)을 평탄화하여 메탈 콘택들(30)을 형성할 수 있다. 메탈 콘택(30)은 알루미늄, 구리, 텅스텐, 및 티타늄중 어느 하나를 포함할 수 있다. 메탈 콘택(30)은 제 2 방향(D2)으로 갈수록 제 1 방향(D1)의 폭이 커질 수 있다. 인접한 메탈 콘택들(30)사이의 간격(W1)은 145nm 이상 450nm 이하일 수 있다. 메탈 콘택들(30) 사이의 간격(W1)이 커질수록 제 1 층간절연막(20)과 메탈 콘택(30)의 비율(W1/W2)이 커질 수 있다.Referring to FIG. 1C, metal contacts 30 may be formed in the contact holes 25. FIG. For example, a chemical vapor deposition (CVD) process can form a conductive film filling the contact holes 25, and a conductive film can be planarized by a chemical mechanical polishing process (CMP) to form the metal contacts 30. The metal contact 30 may include any one of aluminum, copper, tungsten, and titanium. The metal contact 30 may have a greater width in the first direction D1 as it goes in the second direction D2. The distance W1 between adjacent metal contacts 30 may be greater than or equal to 145 nm and less than or equal to 450 nm. As the distance W1 between the metal contacts 30 increases, the ratio W1 / W2 of the first interlayer insulating film 20 and the metal contact 30 can be increased.

도 1d를 참조하면, 제 1 층간절연막(20) 및 메탈 콘택들(30) 상에 제 2 층간절연막(40)을 형성할 수 있다. 제 2 층간절연막(40)은 실리콘 질화막 또는 실리콘 산화막일 수 있다. 가령, 제 2 층간절연막(40)은 USG, SiOF, SOG, TEOS, 및 BPSG중 어느 하나를 포함할 수 있다. 제 2 층간절연막(40)은 화학 기상 증착 공정으로 형성될 수 있다.Referring to FIG. 1D, a second interlayer insulating film 40 may be formed on the first interlayer insulating film 20 and the metal contacts 30. The second interlayer insulating film 40 may be a silicon nitride film or a silicon oxide film. For example, the second interlayer insulating film 40 may include any one of USG, SiOF, SOG, TEOS, and BPSG. The second interlayer insulating film 40 may be formed by a chemical vapor deposition process.

도 2는 본 발명의 실시예에 따른 절연막의 두께를 측정하는 방법을 나타내는 사시도이다. 도 3은 본 발명의 실시예에 따른 절연막의 두께를 측정한 결과를 나타내는 그래프이다.2 is a perspective view illustrating a method of measuring a thickness of an insulating film according to an embodiment of the present invention. 3 is a graph showing the results of measuring the thickness of an insulating film according to an embodiment of the present invention.

도 2를 참조하면, 제 2 층간절연막(40) 상에 빛(50)을 조사할 수 있다. 빛(50)은 제 2 방향(D2)에 0℃ 내지 90℃의 각(θ)으로 조사할 수 있다. 빛(50)은 가령 250nm 이상 750nm 이하의 파장을 가질 수 있다. 빛(50)은 제 2 층간절연막(40)을 관통하여 메탈 콘택들(30)의 상부면에서 반사될 수 있다. 제 1 층간절연막(20)의 폭은 좁기 때문에 메탈 콘택들(30)에 오버랩되어 메탈 콘택들(30)의 상부면에서 빛이 반사될 수 있다. 제 2 층간절연막(40)의 표면에서 반사된 빛과 메탈 콘택들(30)의 상부면에서 반사된 빛이 상호 간섭을 일으킬 수 있다. 빛의 간섭 때문에, 파장의 변화에 따라 빛의 강도가 달라지는 간섭 패턴이 측정될 수 있다. 제 2 층간절연막(40)의 굴절률(n)을 알고 있다면 하기의 수학식 1에 의해 제 2 층간절연막(40)의 두께(d)를 구할 수 있다.Referring to FIG. 2, light 50 may be irradiated onto the second interlayer insulating film 40. The light 50 can be irradiated in the second direction D2 at an angle? Of 0 占 폚 to 90 占 폚. The light 50 may have a wavelength of, for example, 250 nm or more and 750 nm or less. The light 50 may be reflected from the upper surface of the metal contacts 30 through the second interlayer insulating film 40. Since the width of the first interlayer insulating film 20 is narrow, it may overlap the metal contacts 30 and light may be reflected from the upper surface of the metal contacts 30. The light reflected from the surface of the second interlayer insulating film 40 and the light reflected from the upper surface of the metal contacts 30 may interfere with each other. Due to the interference of light, an interference pattern can be measured in which the intensity of light changes with the change of wavelength. If the refractive index (n) of the second interlayer insulating film 40 is known, the thickness d of the second interlayer insulating film 40 can be obtained by the following equation (1).

Figure pat00001
Figure pat00001

(d: 박막 두께(μm), ω= 웨이브의 개수 n= 박막 굴절률, θ= 입사각, λ1λ2: 사용된 파장 범위(nm))(d: Thin film thickness (μm), ω = Number of waves n = Thin film refractive index, θ = Incident angle, λ1λ2: Wavelength range (nm)

도 3을 참조하면, λ1과 λ2는 측정에 사용된 파장의 범위를 나타낼 수 있다. ω는 λ1과 λ2사이에 존재하는 웨이브 즉, 펄스(pulse)의 개수를 나타낼 수 있다. 측정된 그래프의 결과를 이용하여 수학식 1에 박막 굴절률, 웨이브의 개수, 입사각, 및 사용된 파장의 범위를 대입하면 제 2 층간절연막(40)의 두께를 구할 수 있다.Referring to Fig. 3, lambda 1 and lambda 2 may represent the range of wavelengths used for measurement. ? can represent the number of waves, i.e., the number of pulses, existing between? 1 and? 2. Using the results of the measured graph, the thickness of the second interlayer insulating film 40 can be obtained by substituting the refractive index of the thin film, the number of waves, the incident angle, and the wavelength range used in Equation (1).

본 실시예에 따르면, 제 1 층간절연막(20)과 제 2 층간절연막(40)의 경계에 SIN막을 증착하는 공정을 스킵할 수 있고, 이에 따라 제 1 층간절연막(20)과 제 2 층간절연막(40)의 경계가 사라질 수 있다. 그러하므로써, 제 2 층간절연막(40)의 두께를 직접적으로 측정하는 것은 물론, 제 1 층간절연막(20)과 제 2 층간절연막(40)의 전체 두께 측정이 곤란해질 수 있다. 그렇지만, 본 실시예에 따르면, 빛(50)을 이용하여 제 2 층간절연막(40)의 두께를 측정할 수 있게 되므로써, 제 1 층간절연막(20)과 제 2 층간절연막(40) 두께의 측정을 통한 관리로 단일막 두께 관리가 가능하며, 간접측정(예: NPW, non patterned wafer)으로 인한 품질 사고를 줄일 수 있다.According to this embodiment, the step of depositing the SIN film can be skipped at the boundary between the first interlayer insulating film 20 and the second interlayer insulating film 40. Accordingly, the first interlayer insulating film 20 and the second interlayer insulating film 40) may disappear. Therefore, it is difficult to directly measure the thickness of the second interlayer insulating film 40 and to measure the entire thickness of the first interlayer insulating film 20 and the second interlayer insulating film 40. However, according to the present embodiment, it is possible to measure the thickness of the second interlayer insulating film 40 by using the light 50, thereby measuring the thickness of the first interlayer insulating film 20 and the thickness of the second interlayer insulating film 40 Through management, it is possible to manage single film thickness and reduce quality accidents due to indirect measurement (eg NPW, non patterned wafer).

이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.It is not intended to be exhaustive or to limit the invention to the precise form disclosed, and it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention. The appended claims should be construed to include other embodiments.

Claims (9)

기판 상에 제 1 층간절연막을 형성하는 단계;
상기 층간절연막을 패터닝하여 상기 기판을 노출시키는 콘택홀을 형성하는 단계;
상기 콘택홀 내에 메탈 콘택을 형성하는 단계;
상기 메탈 콘택 및 상기 제 1 층간절연막 상에 제 2 층간절연막을 형성하는 단계; 및
상기 제 2 층간절연막에 빛을 조사하여 상기 메탈 콘택에서 반사된 빛으로부터 상기 제 2 층간절연막의 두께를 측정하는 단계를 포함하는 절연막 두께 측정 방법.Forming a first interlayer insulating film on a substrate;
Patterning the interlayer insulating layer to form a contact hole exposing the substrate;
Forming a metal contact in the contact hole;
Forming a second interlayer insulating film on the metal contact and the first interlayer insulating film; And
And irradiating the second interlayer insulating film with light to measure the thickness of the second interlayer insulating film from the light reflected from the metal contact. 제 1항에 있어서,
상기 메탈 콘택은 상기 기판의 상면을 따라 연장되는 제 1 방향으로 이격되는 복수개의 도전막들을 포함하는 절연막 두께 측정 방법.The method according to claim 1,
Wherein the metal contact includes a plurality of conductive films spaced apart in a first direction extending along an upper surface of the substrate. 제 2항에 있어서,
상기 메탈 콘택은 상기 기판의 상면으로부터 수직한제 2 방향으로 갈수록 상기 제 1 방향으로의 폭이 커지는 절연막 두께 측정 방법.3. The method of claim 2,
Wherein the width of the metal contact in the first direction increases from a top surface of the substrate to a second direction perpendicular to the top surface. 제 2항에 있어서,
상기 인접한 도전막들 간의 간격은 145nm 이상 450nm 이하인 절연막 두께 측정 방법.3. The method of claim 2,
Wherein an interval between the adjacent conductive films is 145 nm or more and 450 nm or less. 제 1항에 있어서,
상기 메탈 콘택을 형성하는 단계는 화학 기상 증착으로 상기 콘택홀을 채우는 도전막을 증착하는 절연막 두께 측정 방법.The method according to claim 1,
Wherein the forming of the metal contact comprises depositing a conductive film filling the contact hole by chemical vapor deposition. 제 1항에 있어서,
상기 메탈 콘택은 텅스텐을 포함하는 절연막 두께 측정 방법.The method according to claim 1,
Wherein the metal contact includes tungsten. 제 1항에 있어서,
상기 메탈 콘택을 형성한 이후에,
화학적 기계적 연마 공정으로 상기 메탈 콘택 및 상기 제 1 층간절연막을 평탄화하는 단계를 더 포함하는 절연막 두께 측정 방법.The method according to claim 1,
After forming the metal contact,
And planarizing the metal contact and the first interlayer insulating film by a chemical mechanical polishing process. 제 1항에 있어서,
상기 제 2 층간절연막의 두께를 측정하는 것은 상기 제 2 층간절연막에서 반사된 빛과 상기 메탈 콘택에서 반사된 빛의 간섭을 이용하는 절연막 두께 측정 방법.The method according to claim 1,
Wherein measuring the thickness of the second interlayer insulating film utilizes interference between light reflected by the second interlayer insulating film and light reflected by the metal contact. 제 1항에 있어서,
상기 빛의 파장은 250nm 이상 750nm 이하인 절연막 두께 측정 방법.The method according to claim 1,
Wherein the wavelength of the light is not less than 250 nm and not more than 750 nm.
KR1020130165545A 2013-12-27 2013-12-27 Method for measuring thickness of insulating layer KR102062684B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165545A KR102062684B1 (en) 2013-12-27 2013-12-27 Method for measuring thickness of insulating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165545A KR102062684B1 (en) 2013-12-27 2013-12-27 Method for measuring thickness of insulating layer

Publications (2)

Publication Number Publication Date
KR20150077546A true KR20150077546A (en) 2015-07-08
KR102062684B1 KR102062684B1 (en) 2020-01-07

Family

ID=53790275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165545A KR102062684B1 (en) 2013-12-27 2013-12-27 Method for measuring thickness of insulating layer

Country Status (1)

Country Link
KR (1) KR102062684B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742319B2 (en) * 2001-07-24 2006-02-01 松下電器産業株式会社 Film thickness measuring apparatus and film thickness measuring method
KR20090080281A (en) * 2008-01-21 2009-07-24 주식회사 하이닉스반도체 Manufacturing method of semiconductor device
KR100955838B1 (en) * 2007-12-28 2010-05-06 주식회사 동부하이텍 Semiconductor device and method for forming metal line in the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742319B2 (en) * 2001-07-24 2006-02-01 松下電器産業株式会社 Film thickness measuring apparatus and film thickness measuring method
KR100955838B1 (en) * 2007-12-28 2010-05-06 주식회사 동부하이텍 Semiconductor device and method for forming metal line in the same
KR20090080281A (en) * 2008-01-21 2009-07-24 주식회사 하이닉스반도체 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR102062684B1 (en) 2020-01-07

Similar Documents

Publication Publication Date Title
US10937694B2 (en) Chamferless via structures
US20170221833A1 (en) Mark structure and fabrication method thereof
TW201830533A (en) Method of fabricating semiconductor device having interconnect structure
US8980723B2 (en) Multiple depth vias in an integrated circuit
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
CN102683274B (en) Air-gap process applied to copper interconnection
US9589798B2 (en) Method of making a semiconductor device using a barrier and antireflective coating (BARC) layer
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
US9576903B2 (en) Structure with conductive plug and method of forming the same
CN106206283B (en) Groove etching method and the first metal layer manufacturing method
US10247881B2 (en) Hybrid photonic and electronic integrated circuits
TWI508206B (en) Methods relating to capacitive monitoring of layer characteristics during back end-of-the-line processing
KR102056444B1 (en) Etching to reduce line wiggling
US20130178068A1 (en) Dual damascene process and apparatus
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
KR20150077546A (en) Method for measuring thickness of insulating layer
KR100842494B1 (en) Method for shaping alignment key of a semiconductor device
JP6140616B2 (en) Pattern division decomposition strategy for double patterned lithography process
US9275873B2 (en) Masking process and structures formed thereby
KR100609046B1 (en) Method for manufacturing overlay mark
KR100842499B1 (en) Method for fabricating semiconductor device
KR100744249B1 (en) Method for fabricating contact hole of semiconductor device
TWI555122B (en) Interconnection of semiconductor device and fabrication method thereof
KR100840643B1 (en) Method of Manufacturing Semiconductor Device for Improving Edge Profile
KR20130023808A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant