KR20150076830A - 반도체 성장을 위한 기판 - Google Patents

반도체 성장을 위한 기판 Download PDF

Info

Publication number
KR20150076830A
KR20150076830A KR1020130165463A KR20130165463A KR20150076830A KR 20150076830 A KR20150076830 A KR 20150076830A KR 1020130165463 A KR1020130165463 A KR 1020130165463A KR 20130165463 A KR20130165463 A KR 20130165463A KR 20150076830 A KR20150076830 A KR 20150076830A
Authority
KR
South Korea
Prior art keywords
substrate
growth
semiconductor
crack
contact
Prior art date
Application number
KR1020130165463A
Other languages
English (en)
Other versions
KR102152710B1 (ko
Inventor
성준호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130165463A priority Critical patent/KR102152710B1/ko
Publication of KR20150076830A publication Critical patent/KR20150076830A/ko
Application granted granted Critical
Publication of KR102152710B1 publication Critical patent/KR102152710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 성장 기판에 관한 것으로 특히, 반도체 성장을 위한 기판에 관한 것이다. 이러한 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 및 상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성될 수 있다.

Description

반도체 성장을 위한 기판 {Substrate for growing semiconductor}
본 발명은 성장 기판에 관한 것으로 특히, 반도체 성장을 위한 기판에 관한 것이다.
질화갈륨(GaN)으로 대표되는 질화물계 화합물 반도체(Nitride Compound Semiconductor)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 내지 6.2eV)을 가지고 있어, LED를 포함한 고출력전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어, 자외선, 청색 및 녹색 광을 방출하는 반도체층들을 제조할 수 있을 뿐 아니라, 형광체 등과 혼합하여 백색광을 방출하는 조명의 광원 등으로 쓰일 수 있기 때문이다.
이러한 질화물계 반도체층은 유기금속 화학기상증착(metal-organic chemical vapor deposition: MOCVD) 등의 방법을 이용하여 제조되는 것이 일반적이며, 이를 성장하기 위한 기판으로 사파이어, 탄화규소, 질화갈륨, 실리콘 등이 주로 사용된다.
특히, 실리콘 기판의 경우 다른 기판에 비해 가격이 저렴하고, 6인치 이상으로의 대구경화가 용이할 뿐만 아니라, 기존의 실리콘 반도체 공정기술 및 설비와 호환성이 높아 최근 많은 주목을 받고 있다.
하지만, GaN과의 격자상수 및 열팽창계수 차이가 다른 기판에 비해 클 뿐만 아니라 탄성계수가 비교적 작기 때문에 기판의 대구경화와 고품질의 막을 성장시키는 데 어려움이 있다.
특히, 고온에서 연성(ductile) 특성을 보이는 실리콘 기판에 이종 박막인 질화물 반도체 박막이 성장되면서 가해지는 스트레스로 인해 실리콘 기판에 플라스틱 변성(plastic deformation)이 생기게 되는데, 이로 인해 상온에서 실리콘 기판은 더욱 깨지기 쉬워지게 되고, 성장 중 혹은 상온으로의 냉각과정에서 실리콘 기판 및 반도체 막의 테두리 부분에 균열이 쉽게 발생할 수 있다.
이러한 테두리 부분으로부터 생성되는 기판의 슬립 및 박막의 크랙과 같은 균열현상은 이후 공정과정에서 열적 또는 기계적 충격이 가해질 때 기판을 쉽게 파손시키는 큰 원인이 될 수 있다.
더구나, 이러한 현상은 6인치 이상으로 대구경화 할 경우 더욱 심해질 수밖에 없기 때문에 이를 방지하는 것은 대구경의 실리콘 기판 상에 질화갈륨을 포함하는 화합물 반도체를 성장시키는 기술의 활성화를 위해 반드시 극복해야 하는 사항 중 하나이다.
본 발명이 이루고자 하는 기술적 과제는, 기판 상에 반도체를 성장시키는 경우에 반도체 박막의 결함을 방지할 수 있는 반도체 성장을 위한 기판을 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 및 상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성될 수 있다.
여기서, 상기 균열 방지면에서 하측으로 연장되는 측면; 및 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면을 더 포함할 수 있다.
이때, 상기 균열 방지면은, 상기 하측 경사면보다 면적이 넓을 수 있다.
여기서, 상기 접촉면은 상기 성장 면의 외측에 위치할 수 있다.
이때, 상기 접촉면은, 상기 성장 면의 단부를 상기 하면으로 사영한 지점보다 외측에 위치할 수 있다.
여기서, 상기 접촉면은, 상기 균열 방지면의 폭 내에 위치할 수 있다.
여기서, 상기 균열 방지면의 단부는 곡면으로 상기 하면으로 이어질 수 있다.
여기서, 상기 하면의 면적은, 적어도 상기 접촉면의 면적만큼 상기 상면보다 넓을 수 있다.
여기서, 상기 기판은 화합물 반도체 성장을 위한 실리콘 기판일 수 있다.
상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 반도체 성장을 위한 기판에 있어서, 반도체의 성장 면을 포함하는 상면; 상기 상면보다 면적이 넓은 하면; 상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 상기 균열 방지면에서 하측으로 연장되는 측면; 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면; 및 상기 하면에 포함되고 기판 지지부와 접촉하며, 상기 성장 면의 외측에 위치하는 접촉부를 포함하여 구성될 수 있다.
본 발명은 다음과 같은 효과가 있는 것이다.
본 발명의 기판은 테두리 부분에 성장되는 반도체 박막의 슬립과 크랙 등의 균열현상을 효과적으로 방지할 수 있어, 고품질의 반도체 박막을 성장하는데 적합하다.
또한, 반도체 성장 공정 과정에서 발생할 수 있는 열적 또는 기계적 충격에 의한 기판의 파손을 방지할 수 있다.
뿐만 아니라, 추가의 공정이나 세정과정이 수반되지 않고도 통상의 기판 제조 공정만으로 고품질 반도체의 성장이 가능하기 때문에, 박막 성장 시 추가로 발생할 수 있는 박막 오염의 원인을 줄일 수 있다.
위에서 언급한 바와 같이, 이러한 기판은 실리콘 기판을 이용할 수 있고, 이 기판을 이용하여 고품질 질화물 반도체의 성장이 가능하므로, 대구경의 실리콘 기판 상에 질화갈륨 반도체를 성장하는 기술의 활성화 및 양산화를 위해 적합하다.
도 1은 반도체 성장을 위한 기판의 일례의 단부를 나타내는 개략도이다.
도 2는 반도체 성장을 위한 기판의 다른 예의 단부를 나타내는 개략도이다.
도 3은 서셉터에 기판이 장착된 상태의 제1예를 나타내는 개략도이다.
도 4는 서셉터에 기판이 장착된 상태의 제2예를 나타내는 개략도이다.
도 5는 서셉터에 기판이 장착된 상태의 제3예를 나타내는 개략도이다.
도 6은 반도체 성장 챔버 내에서의 기판의 휨 정도를 나타내는 그래프이다.
도 7은 반도체 성장시 슬립현상을 나타내는 사진이다.
도 8은 반도체 성장시 크랙현상을 나타내는 사진이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 반도체 성장을 위한 기판의 일례의 단부를 나타내는 개략도이다.
도 1에서 도시하는 바와 같이, 반도체 성장을 위한 기판(100)은 반도체의 성장 면을 포함하는 상면(110)과 이 상면(110)보다 면적이 넓은 하면(120)을 가질 수 있다. 여기서 반도체 성장 면은 이러한 상면(110)의 적어도 일부분을 차지할 수 있다.
또한, 기판(100)은 상면(110)의 단부(테두리)에서 하면(120)의 단부 측으로 경사를 가지고 연장되는 균열 방지면(130)을 가질 수 있다.
여기에, 이러한 균열 방지면(130)에서 하측으로 연장되는 측면(160)과, 이 측면(160)에서 하면(120)으로 경사를 가지고 이어지는 하측 경사면(150)을 더 가질 수 있다.
이때, 하면(120)의 적어도 일부에는, 반도체 성장을 위하여 기판(100)을 성장 장비 내에서 지지하는 기판 지지부(200)와 접촉하는 접촉부(140)를 포함할 수 있다. 이러한 기판 지지부(200)는 기판(100)을 가열하기 위한 서셉터(susceptor; 201; 도 3 참고)의 일부분일 수 있다.
즉, 접촉부(140)는 반도체 성장 장비의 일부인 기판 지지부(200)와 직접 접촉하는 부분이므로 기판(100)의 다른 부분보다 온도 편차가 매우 클 수 있다.
이러한 접촉부(140)는 성장 면의 외측에 위치할 수 있다. 즉, 접촉부(140)는, 상면(110)의 단부 지점을 하면(120)으로 사영한 지점보다 더 단부 측에 위치할 수 있다. 따라서, 접촉부(140)는, 균열 방지면(130)의 폭(A) 내에 위치할 수 있다.
이때, 기판(100) 하면(120)의 면적은, 적어도 접촉부(140)의 면적만큼 상면(110)보다 넓을 수 있다. 도 1을 참조하면, 하면(120)의 폭은 적어도 접촉부(140)의 폭(C)만큼 상면(110)의 폭보다 클 수 있다.
여기서, 기판(100)은 질화물계 반도체와 같은 화합물 반도체 성장을 위한 실리콘 기판(100)일 수 있다. 그러나 이에 한정되지는 않는다.
위에서 언급한 균열 방지면(130)은 하측 경사면(150)보다 면적이 넓을 수 있다. 이러한 균열 방지면(130) 상에는 반도체 성장 공정에 의하여 박막이 성장되지 않거나 성장이 억제될 수 있다.
따라서, 이러한 균열 방지면(130)으로 인하여 이러한 기판(100)의 단부(테두리) 측으로부터 발생하는 슬립 현상 또는 박막의 크랙의 발생과 같은 현상을 방지할 수 있다.
이러한 균열 방지면(130)은 상면(110)에 대하여 일정 각도(θ)를 가지도록 경사질 수 있다.
이와 같은 균열 방지면(130)의 각도(θ)에 의해 균열 방지면(130)은 성장 면(이하, 편의상 상면(110)으로 설명한다)과 다른 방향을 가질 수 있으며, 상면(110)이 <111> 방향의 결정면일 경우, 이와 다른 결정면인 <100> 방향 또는 <110> 방향이 될 수 있다. 그 외의 임의의 비 결정면을 가질 수도 있다.
이러한 균열 방지면(130)을 통한 반도체 박막의 성장속도는 상면(110)에 비해 현저히 느리거나 성장이 아예 차단이 될 수 있기 때문에, 온도 분포의 불 균일도가 가장 크고, 반도체 박막과 기판(100) 사이의 응력에 의한 변형이 가장 심한 기판(100)의 테두리 부분의 균열을 방지할 수 있다.
또한, 상면(110)과 평행한 방향으로의 균열 방지면(130)의 폭(A)은 기판(100) 및 이 기판(100) 상에 성장되는 반도체 박막의 균열이 발생하지 않을 수 있도록 충분한 길이를 가지되, 최소한의 길이 이상이 되도록 하는 것이 바람직하다.
이러한 균열 방지면(130)의 폭(A)은 대략 1 mm 이상, 30 mm 이하로 설정되는 것이 바람직하다. 보다 구체적으로, 균열 방지면(130)의 폭(A)이 기판(100)의 단부와 접촉부(140)까지의 간격(B)보다 큰 것이 유리하다. 이러한 접촉부(140)의 폭(C)은 균열 방지면(130)의 폭(A)보다 좁을 수 있다.
이는 기판(100)과 접촉부(150)보다 균열 방지면(130)의 폭(A)에 의한 상면(110)과 균열 방지면(130)의 경계가 기판(100)의 단부로부터 더 내측에 위치함을 의미한다.
즉, 기판(100)의 단부는, 기판(100)의 다른 부분과 접촉부(140)의 온도 차이가 국부적으로 매우 높아 성장되는 박막의 불균일한 두께의 원인이 될 수 있으며, 반도체 박막의 성장 중에 발생하는 대부분의 슬립 및 크랙의 시작점이 되기 때문에 이러한 균열 방지면(130)을 통해 접촉부(140) 상부의 박막 성장을 차단할 수 있다.
또한, 이러한 균열 방지면(130)의 폭(A)과 균열 방지면(130)의 각도(θ)는 기판(100)의 두께(D)에 따라 적절한 범위로 결정되는데, 그 대략적인 범위로서, 균열 방지면(130)의 폭(A)은 1 mm 이상 30 mm 이하로 설정되는 것이 바람직하다.
그리고 균열 방지면(130)의 각도(θ)는 기판(100)의 두께(D)가 1 mm일 경우 약 45°이하가 될 수 있으며, 그 두께(D)가 1.5 mm일 경우 약 56°이하, 그리고 두께(D)가 3 mm일 경우 약 71°이하로 설정되는 것이 바람직하다.
도 2는 반도체 성장을 위한 기판의 다른 예의 단부를 나타내는 개략도이다.
도 2에서 도시하는 바와 같이, 균열 방지면(130)의 단부는 곡면(161)을 통하여 하면(120)으로 이어질 수 있다.
도 1의 경우와 비교하면, 기판(100)은 더 폭(E)이 커진 접촉부(141)를 가지고, 이에 따라 하면(120)의 면적은 도 1의 경우보다 더 넓어질 수 있다.
또한, 균열 방지면(130)의 폭(A') 또한 더 커질 수 있고, 그에 해당하는 면적 또한 더 넓어질 수 있다.
그 외에 설명되지 않은 부분은 도 1을 참조하여 설명한 사항이 동일하게 적용될 수 있다.
통상적인 실리콘 기판을 성장 기판으로 이용하여 질화갈륨 계열 반도체 박막을 성장하는 제작 공정은 많은 장점이 있다. 이는 실리콘 기판이 사파이어, 탄화규소 및 질화갈륨 기판 등보다 매우 저렴하다는 것과 함께, 이미 많은 기술이 축적된 실리콘 반도체 기반 기술을 적용하거나, 이들 기술 및 이를 위한 장비와 호환성이 높기 때문이다.
그러나, 질화갈륨과 실리콘 반도체의 격자상수 차이와 열팽창계수 차이는 각각 약 17%, 70%로서, 사파이어, 탄화규소 및 질화갈륨 기판 등 다른 물질의 기판과의 차이에 비해 크고, 탄성계수가 비교적 작기 때문에 반도체 박막의 균열현상이 발생할 가능성은 더 크다.
이러한 균열현상은 기판의 슬립현상 또는 박막의 크랙현상으로 대표될 수 있고, 대부분 기판 및 박막의 테두리 부분에서 시작되는 것이 일반적이며, 이는 기판이 6인치 이상으로 대구경화 될 경우 더욱 자주 발생할 수 있다.
실리콘 기판 상에 반도체 박막을 성장하는 경우의 슬립현상은, 기판 내 온도 편차에 의한 과도한 열적 스트레스가 실리콘 기판의 결정면을 어긋나게 하는 현상을 말하는데, 다시 말해 이는 열적 스트레스로 인한 플라스틱 변성의 예로 볼 수 있다.
이의 근본적인 원인은 성장 중 고온의 챔버 내에서 기판이 가열되는 과정에서의 심한 온도분포의 불균일성, 기판을 포함하는 서셉터(susceptor)의 고속 회전에 의한 원심력, 기판의 도핑농도와 연관되는 기계적 강도 등이다.
또한, 박막의 에지 크랙현상 역시 성장된 반도체 박막과 실리콘 기판과의 응력과 탄성 한계에 의한 변형의 형태일 수 있다. 이는 이종의 물질 간의 응력을 제어함으로써 방지할 수 있으나, 이를 위해 박막의 성장두께 또는 막질을 어느 정도 희생하여야 하므로 근본적인 해결 방법이 아닐 수 있다.
균열현상의 가장 큰 원인인 기판 내 온도 불균일성은, 도 3 내지 도 5에서 도시하는 바와 같이, 기판(100)이 실장되는 서셉터(susceptor, 201)의 구조와 큰 연관이 있다.
질화갈륨 기반의 발광 다이오드 구조는 실리콘 기판(100) 위에 버퍼 층과 무도핑 질화갈륨 층, n-형 질화갈륨(n-GaN)층, 발광층, p-형 질화갈륨층을 차례로 성장시킴으로써 이루어진다(도시되지 않음).
특히, n-형 질화갈륨(n-GaN)층을 성장하기 위해 실리콘 불순물을 도핑하는 것이 일반적인데, 이러한 과정으로 성장된 n-GaN 층은 과도한 인장응력을 받으며, 이 경우, 도 3에서와 같이, 고온의 챔버 내에서 실리콘 기판(100)을 위로 볼록한 형태로 변형시키게 된다. 이때, 서셉터(201)의 하면(202)은 평평한 경우이다.
이러한 기판(100)의 휨 현상은 기판(100)과 서셉터(201)와의 불균일한 간격을 발생시키고, 이로 인해 기판(100) 내의 동심원 분포의 온도 편차를 유발하게 될 수 있으며, 이후 성장되는 발광층의 불균일한 조성 분포 현상을 가져올 수 있다.
따라서, 발광층 성장시의 기판(100)의 휨에 따른 동심원 분포의 온도 편차를 줄이기 위해서는, 도 4에서 보는 바와 같이, 서셉터(201)의 하면(203)을 볼록한 형태로 가공하여 사용할 수 있다.
이로 인해, 도 5에서와 같이, 성장 초기에 버퍼 및 질화갈륨층의 성장 시 실리콘 기판(100)이 아래로 볼록한 방향으로 휘어지는 현상이 추가로 발생할 수 있다.
다시 말하면, 초기 반도체 성장을 위해 챔버 내 온도를 1,000°C 이상으로 가열하는 과정에서는, 실리콘 기판(100)의 중심부가 가장자리에 비해 볼록해진 서셉터(201) 하면(204)과의 간격이 가깝다.
이는, 기판(100)이 서셉터(201)에 실장될 때 기판(100)이 기판 지지부(200)에 닿게 되기 때문에 이 부분에서 온도의 상승속도가 빠를 수밖에 없으며, 따라서 기판(100)의 중심부의 온도가 높은 동심원 형태의 온도 분포를 보이게 되는 것이다.
이러한 기판(100) 가열과정에서의 동심원 형태 온도 분포는 도 4 및 도 5와 같은 기판(100)의 변형의 원인이 될 수 있고, 이는 기판(100)의 테두리 부분에서 가장 큰 변형을 발생시킬 수 있는 것이다.
도 6은 반도체 성장 챔버 내에서의 기판의 휨 정도를 나타내는 그래프로서, 시간의 경과에 따라 초기에는 아래로 볼록한 모양으로, 그리고 n-GaN 성장 과정 이후부터는 위로 볼록한 모양으로 변형되는 것을 나타낸다.
도 6에서 도시하는 바와 같이, 6인치 기판의 경우 웨이퍼 휨 정도가 약 -60부터 +80 마이크로미터까지, 8인치 기판의 경우 -120부터 +150 마이크로미터까지 변할 수 있는 것을 보여준다.
도 7과 도 8은 각각 반도체 초기 성장시 발생할 수 있는 슬립현상과 크랙현상의 현미경 사진을 나타내고 있다.
도 7에서와 같이, 실리콘 기판 상에 반도체 성장 시, 실리콘 기판의 휨과 기판 내의 과도한 온도 편차에 의해 발생하는 전단력으로 인해 실리콘 원자평면이 서로 미끄러지는 현상인 슬립현상이 발생할 수 있다.
또한, 도 8에서와 같이, 동일한 원인에 의하여 크랙현상이 발생할 수 있는데, 이는 주로 테두리 측에서 발생한다.
이와 같이, 실리콘 반도체 기판(100) 상에 질화갈륨계 반도체 박막을 성장하는 경우에, 슬립현상이 극복되는 경우에도 크랙현상과 같은 현상은 지속적으로 발생할 수 있다.
이와 같은 크랙현상은 위에서 설명한 바와 같이, 주로 기판의 테두리 측(단부)에서 발생할 수 있다.
따라서, 도 1 및 도 2를 참조하여 설명한 바와 같이, 기판(100)의 테두리 측에 균열 방지면(130)을 구성하고, 또한, 서셉터의 기판 지지부(200)와의 접촉부(140)를 고려하여 상면(110)과 하면(120)의 면적을 조절하여 기판(100)의 단부를 구성하면 위에서 설명한 균열현상을 방지할 수 있는 것이다.
즉, 이와 같은 기판(100)은 테두리 부분에 성장되는 반도체 박막의 슬립과 크랙 등의 균열현상을 효과적으로 방지할 수 있어, 고품질의 반도체 박막을 성장하는데 적합하다.
또한, 반도체 성장 공정 과정에서 발생할 수 있는 열적 또는 기계적 충격에 의한 기판(100)의 파손을 방지할 수 있다.
뿐만 아니라, 추가의 공정이나 세정과정이 수반되지 않고도 통상의 기판 제조 공정만으로 고품질 반도체의 성장이 가능하기 때문에, 박막 성장 시 추가로 발생할 수 있는 박막 오염의 원인을 줄일 수 있다.
위에서 언급한 바와 같이, 이러한 기판(100)은 실리콘 기판을 이용할 수 있고, 이 기판(100)을 이용하여 고품질 질화물 반도체의 성장이 가능하므로, 대구경의 실리콘 기판(100) 상에 질화물계 반도체를 성장하는 기술의 활성화 및 양산화를 위해 적합하다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
100: 기판 110: 상면
120: 하면 130: 균열 방지면
140: 접촉부 150: 하측 경사면
160: 측면 200: 기판 지지부
201: 서셉터

Claims (10)

  1. 반도체 성장을 위한 기판에 있어서,
    반도체의 성장 면을 포함하는 상면;
    상기 상면보다 면적이 넓은 하면;
    상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면; 및
    상기 하면에 포함되고 기판 지지부와 접촉하는 접촉부를 포함하여 구성되는 것을 특징으로 하는 반도체 성장을 위한 기판.
  2. 제1항에 있어서, 상기 균열 방지면에서 하측으로 연장되는 측면; 및 상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면을 더 포함하는 것을 특징으로 하는 반도체 성장을 위한 기판.
  3. 제2항에 있어서, 상기 균열 방지면은, 상기 하측 경사면보다 면적이 넓은 것을 특징으로 하는 반도체 성장을 위한 기판.
  4. 제1항에 있어서, 상기 접촉면은 상기 성장 면의 외측에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.
  5. 제4항에 있어서, 상기 접촉면은, 상기 성장 면의 단부를 상기 하면으로 사영한 지점보다 외측에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.
  6. 제1항에 있어서, 상기 접촉면은, 상기 균열 방지면의 폭 내에 위치하는 것을 특징으로 하는 반도체 성장을 위한 기판.
  7. 제1항에 있어서, 상기 균열 방지면의 단부는 곡면으로 상기 하면으로 이어지는 것을 특징으로 하는 반도체 성장을 위한 기판.
  8. 제1항에 있어서, 상기 하면의 면적은, 적어도 상기 접촉면의 면적만큼 상기 상면보다 넓은 것을 특징으로 하는 반도체 성장을 위한 기판.
  9. 제1항에 있어서, 상기 기판은 화합물 반도체 성장을 위한 실리콘 기판인 것을 특징으로 하는 반도체 성장을 위한 기판.
  10. 반도체 성장을 위한 기판에 있어서,
    반도체의 성장 면을 포함하는 상면;
    상기 상면보다 면적이 넓은 하면;
    상기 상면의 단부에서 상기 하면의 단부 측으로 경사를 가지고 연장되는 균열 방지면;
    상기 균열 방지면에서 하측으로 연장되는 측면;
    상기 측면에서 상기 하면으로 경사를 가지고 이어지는 하측 경사면; 및
    상기 하면에 포함되고 기판 지지부와 접촉하며, 상기 성장 면의 외측에 위치하는 접촉부를 포함하여 구성되는 것을 특징으로 하는 반도체 성장을 위한 기판.
KR1020130165463A 2013-12-27 2013-12-27 반도체 성장을 위한 기판 KR102152710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165463A KR102152710B1 (ko) 2013-12-27 2013-12-27 반도체 성장을 위한 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165463A KR102152710B1 (ko) 2013-12-27 2013-12-27 반도체 성장을 위한 기판

Publications (2)

Publication Number Publication Date
KR20150076830A true KR20150076830A (ko) 2015-07-07
KR102152710B1 KR102152710B1 (ko) 2020-09-07

Family

ID=53789716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165463A KR102152710B1 (ko) 2013-12-27 2013-12-27 반도체 성장을 위한 기판

Country Status (1)

Country Link
KR (1) KR102152710B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661201A (ja) * 1992-08-10 1994-03-04 Shin Etsu Handotai Co Ltd 半導体シリコン基板
JP2001002499A (ja) * 1999-06-17 2001-01-09 Denso Corp 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
JP2001291649A (ja) * 2000-04-06 2001-10-19 Toshiba Corp 基板と半導体装置の製造方法
JP2002280311A (ja) * 2001-03-21 2002-09-27 Nichia Chem Ind Ltd Ｉｉｉ族窒化物半導体基板、並びにその製造方法
KR20050083237A (ko) * 2004-02-21 2005-08-26 엘지전자 주식회사 질화갈륨 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661201A (ja) * 1992-08-10 1994-03-04 Shin Etsu Handotai Co Ltd 半導体シリコン基板
JP2001002499A (ja) * 1999-06-17 2001-01-09 Denso Corp 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
JP2001291649A (ja) * 2000-04-06 2001-10-19 Toshiba Corp 基板と半導体装置の製造方法
JP2002280311A (ja) * 2001-03-21 2002-09-27 Nichia Chem Ind Ltd Ｉｉｉ族窒化物半導体基板、並びにその製造方法
KR20050083237A (ko) * 2004-02-21 2005-08-26 엘지전자 주식회사 질화갈륨 기판의 제조 방법

Also Published As

Publication number Publication date
KR102152710B1 (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
CN104037287B (zh) 生长在Si衬底上的LED外延片及其制备方法
US10014436B2 (en) Method for manufacturing a light emitting element
US9741560B2 (en) Method of growing nitride semiconductor layer
TWI570260B (zh) 矽晶圓
US9355852B2 (en) Method for manufacturing semiconductor device
TWI683372B (zh) 半導體元件及其形成方法
US9202878B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
US8754436B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2013517621A (ja) 基板の熱膨張を補償する層を備える半導体発光装置
US7977687B2 (en) Light emitter device
KR102015914B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
US20120018847A1 (en) Gallium nitride-based semiconductor device and method for manufacturing the same
US8466472B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
JP2017065944A (ja) Ｃ面ＧａＮウエハおよびＣ面ＧａＮウエハ製造方法
KR102152710B1 (ko) 반도체 성장을 위한 기판
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
KR101831579B1 (ko) 자외선 led 웨이퍼
JP2011073931A (ja) 窒化ガリウム基板
US20110108881A1 (en) Method for manufacturing light-emitting diode
KR102094990B1 (ko) 질화물 반도체층 성장 방법
KR20120078343A (ko) 반도체 발광소자
KR101240168B1 (ko) 질화물 막 제조방법
KR101039122B1 (ko) 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법
TW202002331A (zh) 電子裝置、以及發光元件及其製造方法
JP2017095343A (ja) 化合物半導体膜構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant