KR20150071366A - 보상기능을 갖는 유기발광표시장치 - Google Patents

보상기능을 갖는 유기발광표시장치 Download PDF

Info

Publication number
KR20150071366A
KR20150071366A KR1020130158317A KR20130158317A KR20150071366A KR 20150071366 A KR20150071366 A KR 20150071366A KR 1020130158317 A KR1020130158317 A KR 1020130158317A KR 20130158317 A KR20130158317 A KR 20130158317A KR 20150071366 A KR20150071366 A KR 20150071366A
Authority
KR
South Korea
Prior art keywords
node
reference voltage
voltage
transistor
pixel
Prior art date
Application number
KR1020130158317A
Other languages
English (en)
Other versions
KR102059368B1 (ko
Inventor
최영준
김현진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130158317A priority Critical patent/KR102059368B1/ko
Publication of KR20150071366A publication Critical patent/KR20150071366A/ko
Application granted granted Critical
Publication of KR102059368B1 publication Critical patent/KR102059368B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해주는 유기발광표시장치에 관한 것이다.

Description

보상기능을 갖는 유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE WITH COMPENSATION FUNCTION}
본 발명은 보상기능을 갖는 유기발광표시장치에 관한 것이다.
최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다.
이러한 유기발광 표시장치는 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 스캔신호에 의해 선택된 화소들의 밝기를 데이터의 계조에 따라 제어한다.
이러한 유기발광표시장치의 각 화소는 유기발광다이오드 이외에도, 서로 교차하는 데이터 라인 및 게이트 라인과 이와 연결 구조를 갖는 트랜지스터 및 스토리지 캐패시터 등으로 이루어져 있다.
이러한 유기발광표시장치의 각 화소에 포함된 트랜지스터 중에는 유기발광다이오드를 구동하기 위한 구동 트랜지스터(Driving Transistor)를 포함하는데, 이러한 구동트랜지스터는 문턱전압, 이동도 등의 고유 특성치를 갖는다.
이러한 구동트랜지스터의 문턱전압, 이동도는, 구동시간에 따라 달라질 수 있으며, 화소 간에도 편차가 발생할 수 있다. 이는, 유기발광표시장치의 화질을 심각하게 떨어뜨릴 수 있다.
따라서, 이러한 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해줄 수 있는 기술이 절실한 실정이다.
이러한 배경에서, 본 발명의 목적은, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해줄 수 있는 유기발광표시장치를 제공하는 데 있다.
본 발명의 다른 목적은, 구동트랜지스터의 문턱전압 및 이동도를 실시간으로 내부 보상해줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 데 있다.
본 발명의 또 다른 목적은, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해주면서도 개구율을 높여줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 제1방향(세로방향)으로 데이터라인이 형성되고 제2방향(가로방향)으로 게이트라인이 형성되어 다수의 화소가 정의된 표시패널; 상기 데이터라인을 통해 데이터전압을 공급하는 데이터 구동부; 상기 게이트라인을 통해 스캔신호를 공급하는 게이트 구동부; 및 상기 데이터 구동부 및 상기 게이트 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함하되, 상기 다수의 화소 각각은, 유기발광다이오드와, 상기 유기발광다이오드를 구동하기 위한 구동트랜지스터와, 상기 스캔신호에 의해 제어되며 기준전압(Vref)이 공급되는 기준전압 공급노드(Nref)와 상기 구동트랜지스터의 제1노드 사이에 연결되는 제1트랜지스터와, 상기 스캔신호에 의해 제어되며 상기 데이터라인과 상기 구동트랜지스터의 제2노드 사이에 연결되는 제2트랜지스터와, 상기 구동트랜지스터의 제1노드와 제2노드 사이에 연결되는 스토리지 캐패시터를 포함하고, 상기 기준전압 공급노드로의 기준전압(Vref)의 공급을 스위칭하는 스위칭소자를 더 포함하는 것을 특징으로 하는 유기발광표시장치를 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해줄 수 있는 유기발광표시장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 실시간으로 내부 보상해줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해주면서도 개구율을 높여줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 효과가 있다.
도 1은 실시예들이 적용되는 유기발광표시장치의 시스템 구성도이다.
도 2는 실시예들이 적용되는 화소 구조를 나타낸 도면이다.
도 3은 제1실시예에 따른 화소 구조의 등가회로도이다.
도 4는 제1실시예에 따른 화소 구조를 갖는 화소의 이동도 보상 구동을 위한 타이밍도이다.
도 5는 제1실시예에 따른 화소 구조를 갖는 화소의 문턱전압 및 이동도 보상 구동을 위한 타이밍도이다.
도 6은 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치의 신호라인들에 대한 배치도이다.
도 7은 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치의 신호라인들을 화소 내 소자들과 함께 나타낸 배치도이다.
도 8 및 도 9는 제2실시예에 따른 2가지 화소 구조의 등가회로와 보상부를 나타낸 도면이다.
도 10은 제2실시예에 따른 화소 구조를 갖는 화소의 구동모드 타입을 설명하기 위한 도면이다.
도 11은 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 문턱전압 외부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 12 및 도 13은 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 문턱전압 외부 보상 프로세스를 위한 2가지 문턱전압 센싱 방식을 나타낸 도면이다.
도 14는 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 이동도 내부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 15는 제2실시예에 따른 화소 구조를 갖는 화소가 풀 타입 구동 모드로 동작할 때, 문턱전압 내부 보상 및 이동도 내부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 16은 실시예들에 따른 문턱전압 센싱 능력을 보여주는 도면이다.
도 17은 실시예들에 따른 이동도 보상 능력을 보여주는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들이 적용되는 유기발광표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 실시예들이 적용되는 유기발광표시장치(100)는, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130) 및 타이밍 컨트롤러(140) 등을 포함한다.
도 1을 참조하면, 표시패널(100)에는 제1방향(예: 세로방향)으로 4M개의 데이터라인(DL1~DL4M)이 형성되고 제2방향(예:가로방향)으로 2N개의 게이트라인(GL1~GL2N)이 형성되어 다수의 화소(P: Pixel)가 정의된다.
데이터 구동부(120)는, 4M개의 데이터라인(DL1~DL4M)을 통해 해당 데이터전압(Vdata)을 공급한다.
게이트 구동부(130)는, 2N개의 게이트라인(GL1~GL2N)을 통해 스캔신호(SCAN)를 순차적으로 공급한다.
타이밍 컨트롤러(140)는, 각종 제어신호를 출력하여 데이터 구동부(120)와 게이트 구동부(130)의 구동 타이밍을 제어한다.
전술한 게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이 표시패널(110)의 한 측에만 위치할 수도 있고, 2개로 나누어져 표시패널(110)의 양측에 위치할 수도 있다.
또한, 게이트 구동부(130)는, 다수의 게이트 구동 집적회로를 포함할 수 있는데, 이러한 다수의 게이트 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 형성될 수도 있다.
또한, 데이터 구동부(120)는 다수의 데이터 구동 집적회로(소스 구동 집적회로라고도 함)를 포함할 수 있는데, 이러한 다수의 데이터 구동 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 형성될 수도 있다.
아래에서는, 표시패널(100)에 정의된 다수의 화소 각각의 화소 구조를 도 2를 참조하여 개략적으로 살펴보고, 이렇게 개략적으로 살펴보는 화소 구조의 두 가지 실시예와 그에 맞는 구동 방법에 대하여 이어서 상세하게 설명한다.
도 2는 실시예들이 적용되는 화소 구조를 나타낸 도면이다.
도 2를 참조하면, 실시예들이 적용되는 표시패널(110) 다수의 화소 각각은, 기본적으로, 유기발광다이오드(OLED), 구동트랜지스터(DT), 제1트랜지스터(T1), 제2트랜지스터(T2), 스토리지 캐패시터(Cstg) 등을 포함한다.
유기발광다이오드(OLED)는, 제1전극(예: 애노드 또는 캐소드)이 구동트랜지스터(DT)와 연결되고, 제2전극(예: 캐소드 또는 애노드)이 기저전압(VSS)을 공급하는 공급단과 연결될 수 있다.
구동트랜지스터(DT)는, 유기발광다이오드(OLED)를 구동하기 위한 트랜지스터로서, 게이트 노드인 제2노드(N2)에 인가된 전압에 의해 제어되며, 구동전압 라인(DVL: Driving Voltage Line)으로부터 구동전압(VDD: Driving Voltage)을 제3노드(N3)로 인가받으며, 유기발광다이오드(OLED)로 전류를 공급해주어 유기발광다이오드(OLED)를 발광시켜줄 수 있다.
제1트랜지스터(T1)는, 기준전압(Vref: Reference Voltage)이 공급되는 기준전압 공급노드(Nref: Reference Node)와 구동트랜지스터(DT)의 제1노드(N1) 사이에 연결되는 트랜지스터로서, 게이트라인(GL)을 통해 공급된 스캔신호(SCAN)에 의해 제어되며, 기준전압 공급노드(Nref)로 인가된 기준전압(Vref)을 구동트랜지스터(DT)의 제1노드(N1)에 인가해줄 수 있다.
제2트랜지스터(T2)는, 데이터라인(DL)과 구동트랜지스터(DT)의 제2노드(N2) 사이에 연결되는 트랜지스터로서, 제1트랜지스터(T2)의 게이트노드에 인가된 스캔신호(SCAN)를 게이트노드로 함께 인가받아 제어되며, 데이터라인(DL: Data Line)을 통해 공급된 데이터전압(Vdata)을 구동트랜지스터(DT)의 게이트노드인 제2노드(N2)에 공급해준다.
스토리지 캐패시터(Cstg)는, 구동트랜지스터(DT)의 제1노드(N1)와 제2노드(N2) 사이에 연결되어, 한 프레임(Frame) 동안 전압을 유지시켜주는 역할을 한다.
전술한 바와 같이, 제1트랜지스터(T1)와 제2트랜지스터(T2)는, 하나의 게이트라인(GL)을 통해 스캔신호(SCAN)를 동시에 인가받는다. 따라서, 제1트랜지스터(T1)와 제2트랜지스터(T2)의 게이트노드는 회로적으로 서로 연결되어 있다.
한편, 본 명세서 및 도면에서는, 모든 트랜지스터를 N 타입으로 예로 들어 설명하고 있으나, 회로 설계 방식에 따라, 모든 트랜지스터 또는 일부 트랜지스터를 P 타입으로 설계될 수도 있다.
한편, 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치(100)의 표시패널(110)에는 각 화소에서 기준전압(Vref)이 공급되는 노드에 해당하는 기준전압 공급노드(Nref)로 기준전압(Vref)의 공급을 스위칭하는 스위칭소자(200)를 더 포함할 수 있다.
이러한 스위칭 소자(200)는, 일 예로, 표시패널(100)에서 각 화소마다 하나씩 배치되거나, 하나의 화소 열(Pixel Column) 마다 하나씩 배치되거나, 하나의 화소 열에서 몇 개의 화소마다 하나씩 배치되거나, 하나의 화소 행(Pixel Row) 마다 하나씩 배치되거나, 하나의 화소 행(Pixel Row)에서 몇 개의 화소마다 하나씩 배치될 수도 있다.
전술한 바와 같이, 기준전압 공급노드(Nref)로의 기준전압 공급 유무를 제어하기 위해, 스위칭 소자(200)가 수행하는 스위칭 동작을 구현할 수 있는 화소 구조의 2가지 실시예(제1실시예, 제2실시예)를 아래에서 설명한다.
2가지 실시예를 간단하게 설명하면, 제1실시예는 기준전압 공급노드(Nref)와 기준전압 라인(RVL) 사이에 "제3트랜지스터(T3)"를 추가하여 기준전압 라인(RVL)을 통해 기준전압(Vref)이 기준전압 공급노드(Nref)에 공급되는 것을 제어할 수 있는 실시예이다. 한편, 제2실시예는 기준전압 공급노드(Nref)와 연결된 기준전압 라인(RVL)과 기준전압 공급부 사이에 "스위치(SW)"를 추가하여 이 스위치(SW)의 스위칭 동작에 따라 기준전압 라인(RVL)을 통해 기준전압(Vref)이 기준전압 공급노드(Nref)에 공급되는 것을 제어할 수 있는 실시예이다.
먼저, 제1실시예에 대하여 설명한다.
도 3은 제1실시예에 따른 화소 구조의 등가회로도이다.
도 3을 참조하면, 제1실시예에 따른 화소 구조를 갖는 각 화소는, 기준제어신호(RCS: Reference Control Signal)에 의해 제어되며, 기준전압(Vref)을 공급하는 기준전압 라인(RVL)과 기준전압 공급노드(Nref) 사이에 제3트랜지스터(T3; Reference Transistor(RT))가 스위칭 소자로서 기준전압 공급노드(Nref)에 연결된다.
한편, 제3트랜지스터(T3)는, 각 화소마다 1개씩 배치되거나, 각 화소 열(Pixel Column)마다 1개씩 배치되거나, 각 화소 열(Pixel Column)에서 둘 이상의 화소마다 1개씩 배치되거나, 또는, 각 화소 행(Pixel Row)마다 1개씩 배치되거나, 각 화소 행(Pixel Row)에서 둘 이상의 화소마다 1개씩 배치될 수도 있다.
한편, 기준전압 공급노드(Nref)로의 기준전압 공급 유무를 제어하기 위하여, 제3트랜지스터(T3)의 온(ON)-오프(OFF)를 제어할 수 있다. 이를 위해, 제3트랜지스터(T3)의 온(ON)-오프(OFF)를 제어하기 위한 기준제어신호(RCS)를 제3트랜지스터(T3)의 게이트 노드에 공급하기 위한 기준제어신호 라인(RCSL: Reference Control Signal Line)이 표시패널(110)에 형성될 수 있다.
이러한 기준제어신호 라인(RCSL)은, 도 3에 도시된 바와 같이, 제2방향(예: 화소 행 방향, 가로방향)으로 형성되어 배치될 수 있다.
이 경우, 일 예로, 기준제어신호 라인(RCSL)은, 하나의 화소 행(Pixel Row)마다 제2방향(예: 화소 행 방향, 가로방향)으로 1개씩 배치되거나, 둘 이상의 화소 행마다 제2방향으로 1개씩 공통으로 배치될 수 있다.
한편, 기준제어신호 라인(RCSL)은, 제1방향(예: 화소 열 방향, 세로방향)으로도 배치되어 형성될 수 있다.
이 경우, 일 예로, 기준제어신호 라인(RCSL)은, 하나의 화소 열(Pixel Column)마다 제1방향(예: 화소 열 방향, 세로방향)으로 1개씩 배치되거나, 둘 이상의 화소 열마다 제1방향으로 1개씩 공통으로 배치될 수도 있다.
아래에서는, 도 3에 도시된 바와 같은 제1실시예에 따른 화소 구조를 갖는 화소의 구동 방법에 대하여, 도 4 및 도 5를 참조하여 설명한다.
도 4를 참조하여서는, 제1실시예에 따른 화소 구조를 갖는 화소의 이동도(Mobility)의 보상 구동 방법을 설명하고, 도 5를 참조하여서는, 제1실시예에 따른 화소 구조를 갖는 화소의 문턱전압(Vth: Threshold Voltage) 및 이동도(Mobility)의 보상 구동 방법을 설명한다. 단, 도 4 및 도 5를 참조하여 설명하게 되는 이동도 보상과 문턱전압 보상은 화소 외부의 추가적인 구성을 이용하지 않고 실시간으로 이루어질 수 있는 내부 보상 방식이다.
도 4는 제1실시예에 따른 화소 구조를 갖는 화소의 이동도 보상 구동을 위한 타이밍도이다.
도 4를 참조하면, 제1실시예에 따른 화소 구조를 갖는 각 화소는, 이동도 보상을 위해, 초기화 단계(Initial Step, S410), 기록 단계(Writing Step, S420), 이동도 보상 단계(μ Compensation Step, S430) 및 발광 단계(Emission Step, S440) 등으로 이루어진 제1 구동모드로 동작한다.
도 3 및 도 4를 참조하여, 제1실시예에 따른 화소 구조를 갖는 각 화소가 제1 구동모드로 동작하는 경우, 이동도 보상 구동을 위한 각 단계에 대하여 상세하게 설명한다.
도 3 및 도 4를 참조하면, 이동도 보상 구동을 위한 초기화 단계(S410)에서, 기준제어신호 라인(RCSL)을 통해 공급되는 기준제어신호(RCS)는 하이레벨(High Level)이고, 게이트라인(GL)을 통해 공급되는 스캔신호(SCAN)는 하이레벨(High Level)이다. 그리고, 이때, 데이터라인(DL)을 통해 공급되는 데이터전압(Vdata)은 초기화레벨(Initial Level)이다. 여기서, 초기화레벨(Initial Level)의 데이터전압(Vdata)은 초기화전압(Vref)와 동일할 수도 있고, 다를 수도 있다.
이에 따라, 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3)은 온(ON) 상태이다.
따라서, 기준전압 라인(RVL)에 공급된 기준전압(Vref)은, 온 상태의 제3트랜지스터(T3) 및 제1트랜지스터(T1)를 통해, 구동트랜지스터(DT)의 제1노드(N1)에 인가된다. 또한, 데이터라인(DL)에 공급된 초기화레벨(Initial Level)의 데이터전압(Vdata)은, 온 상태의 제2트랜지스터(T2)를 통해, 구동트랜지스터(DT)의 제2노드(N2)에 인가된다.
이에 따라, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)는, 기준전압(Vref) 및 초기화레벨(Initial Level)의 데이터전압(Vdata)으로 각각 초기화된다.
즉, 제1 구동모드의 초기화 단계(S410)에서, 기준제어신호(RCS)는 공급되어, 즉, 기준제어신호(RCS)가 하이레벨로 되어, 제3트랜지스터(T3)를 온 시켜 구동트랜지스터(DT)의 제1노드(N1)를 기준전압(Vref)으로 초기화시킬 수 있다.
한편, 이러한 초기화 단계(S410)에서, 데이터라인(DL)을 통해 공급되는 데이터전압(Vdata)은 초기화레벨(Initial Level) 보다 높은 레벨(예: 기록레벨)로 공급될 수도 있으며, 이 경우, 구동트랜지스터(DT)의 제2노드(N2)는 초기화레벨보다 높은 레벨의 데이터전압으로 초기화될 수 있다.
도 3 및 도 4를 참조하면, 이동도 보상 구동을 위한 초기화 단계(S410) 이후 진행되는 기록 단계(S420)에서, 기준제어신호(RCS)는 하이레벨(High Level)로 유지되고, 스캔신호(SCAN)는 하이레벨(High Level)로 유지되지만, 데이터전압(Vdata)은 초기화레벨(Initial Level)보다 높은 기록레벨(Writing Level)로 바뀐다.
따라서, 구동트랜지스터(DT)의 제1노드(N1)에는 변함없이 기준전압(Vref)이 계속 인가되지만, 구동트랜지스터(DT)의 제2노드(N2)에는 초기화레벨(Initial Level)의 데이터전압(Vdata)보다 높은 기록레벨(Writing Level)의 데이터전압(Vdata)이 인가된다.
도 3 및 도 4를 참조하면, 이동도 보상 구동을 위한 기록 단계(S420) 이후 진행되는 이동도(μ) 보상 단계(S430)에서, 스캔신호(SCAN)는 하이레벨(High Level)로 유지되고, 데이터전압(Vdata)은 기록레벨(Writing Level)로 유지되지만, 기준제어신호(RCS)는 로우레벨(Low Level)로 바뀐다.
따라서, 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 온(ON) 상태로 유지되지만, 제3트랜지스터(T3)는 오프(OFF) 상태로 바뀐다.
이와 같이, 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 온(ON) 상태로 유지되기 때문에, 구동트랜지스터(DT)의 제2노드(N2)에 기록레벨(Writing Level)의 데이터전압(Vdata)이 계속 인가되지만, 제3트랜지스터(T3)가 오프(OFF) 상태로 바뀜에 따라, 기준전압 공급노드(Nref)로 기준전압(Vref)이 공급되지 않아, 구동트랜지스터(DT)의 제1노드(N1)는 플로팅(Floating) 되어, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 기준전압(Vref)에서 상승하기 시작한다.
이와 같이, 기준전압(Vref)에서 상승하는 구동트랜지스터(DT)의 제1노드(N1)의 전압이 구동트랜지스터(DT)의 제2노드(N2)의 전압(즉, 기록레벨의 데이터전압(Writing Level Vdata))과 문턱전압(Vth)만큼 차이가 나기 이전에, 즉, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 구동트랜지스터(DT)의 제2노드(N2)의 전압에서 구동트랜지스터(DT)의 문턱전압(Vth)을 뺀 값에 도달하기 이전에, 스캔신호(SCAN)를 로우레벨(Low Level)로 바꿈에 따라, 발광 단계(S440)가 시작된다.
여기서, 구동트랜지스터(DT)의 제1노드(N1)를 소스노드(Source Node)라고 하는 경우, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 구동트랜지스터(DT)의 제2노드(N2)의 전압에서 구동트랜지스터(DT)의 문턱전압(Vth)을 뺀 값에 가까워지도록 상승하는 동작을 "소스 팔로잉(Source Following)" 동작이라고 한다.
한편, 소스 팔로잉 동작에 따른 구동트랜지스터(DT)의 제1노드(N1)의 전압의 상승 기울기(△V/△t, △t: N1의 전압 상승 시간) 또는 상승 폭(△V)은, 구동트랜지스터(DT)의 이동도(μ)의 크기에 따라 달라진다. 즉, 구동트랜지스터(DT)의 이동도(μ)가 클수록, 소스 팔로잉(Source Following) 동작에 따른 구동트랜지스터(DT)의 제1노드(N1)의 전압이 빨리 상승하거나 많이 상승할 수 있다.
한편, 이러한 이동도 보상 단계 이후, 진행되는 발광 단계(S440)에서, 기준제어신호(RCS)는 로우레벨(Low Level)로 유지되지만, 스캔신호(SCAN)는 로우레벨(Low Level)로 바뀌고, 데이터전압(Vdata)은 초기화레벨(Initial Level) 또는 로우레벨(Low Level)로 바뀐다.
이에 따라, 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3)는 모두 오프(OFF) 되어, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)가 모두 플로팅(Floating) 된다.
이에 따라, 유기발광다이오드(OLED)의 캐패시터 성분과 관련된 캐패시터 커플링(Coupling) 현상에 의해, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)의 전압이 전위차를 유지하면서 함께 상승(Boosting)한다.
이러한 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)의 전압이 동반 상승하다가, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 기저전압(VSS)에서 유기발광다이오드(OLED)의 문턱전압(OLED Vth)만큼 높은 전압값이 되면, 구동트랜지스터(DT)에서 유기발광다이오드(OLED)로 전류가 흐르게 되어, 유기발광다이오드(OLED)가 발광한다.
도 4를 참조하여 설명한 바와 같이, 제1실시예에 따른 화소 구조를 갖는 각 화소는, 이동도(μ)가 실시간으로 내부 보상될 수 있다.
한편, 아래에서는, 제1실시예에 따른 화소 구조를 갖는 각 화소에서, 구동트랜지스터(DT)의 문턱전압(Vth) 및 이동도(μ)를 보상해줄 수 있는 구동 동작에 대하여, 도 5를 참조하여 설명한다.
도 5는 제1실시예에 따른 화소 구조를 갖는 각 화소의 문턱전압 및 이동도 보상 구동을 위한 타이밍도이다.
도 5를 참조하면, 제1실시예에 따른 화소 구조를 갖는 각 화소는, 초기화 단계(Initial Step, S510), 문턱전압 보상 단계(Vth Compensation Step, S520), 기록 및 이동도 보상 단계(Writing and Mobility Compensation Step, S530) 및 발광 단계(Emission Step, S540)로 이루어진 제2 구동모드로 동작한다.
아래에서는, 도 3 및 도 5를 참조하여, 다수의 화소 각각이 구동트랜지스터(DT)의 문턱전압(Vth) 및 이동도(μ)를 보상해줄 수 있는 제2 구동모드에 대하여 상세하게 설명한다.
도 3 및 도 5를 참조하면, 기준제어신호(RCS)는 하이레벨(High Level)이고, 데이터전압(Vdata)은 초기화레벨(Initial Level)이며, 스캔신호(SCAN)는 하이레벨(High Level)이다.
이에 따라, 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3)은 온(ON) 상태이고, 구동트랜지스터(DT)의 제1노드(N1)에 기준전압(Vref)이 인가되고, 구동트랜지스터(DT)의 제2노드(N2)에 초기화레벨(Initial Level)의 데이터전압(Vdata)이 인가됨으로써, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)가 초기화된다. 여기서, 초기화레벨(Initial Level)의 데이터전압(Vdata)은 초기화전압(Vref)와 동일할 수도 있고, 다를 수도 있다.
이러한 제2 구동모드의 초기화 단계(S510)에서, 기준제어신호(RCS)는 공급되어, 즉, 기준제어신호(RCS)가 하이레벨로 되어, 제3트랜지스터(T3)를 온 시켜 구동트랜지스터(DT)의 제1노드(N1)를 기준전압(Vref)으로 초기화시킬 수 있다.
도 3 및 도 5를 참조하면, 전술한 초기화 단계(S510) 이후 진행되는 문턱전압 보상 단계(S520)에서, 데이터전압(Vdata)은 초기화레벨(Initial Level)로 유지되고, 스캔신호(SCAN)는 하이레벨(High Level)로 유지되지만, 기준제어신호(RCS)는 로우레벨(Low Level)로 바뀐다.
이에 따라, 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 온(ON) 상태를 유지하지만, 제3 트랜지스는 오프(OFF) 상태로 바뀐다.
따라서, 구동트랜지스터(DT)의 제2노드(N2)에는 초기화레벨(Initial Level)의 데이터전압(Vdata)이 계속 인가되어 있지만, 구동트랜지스터(DT)의 제1노드(N1)는 플로팅 되어, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 초기화전압(Vref)에서 상승하기 시작한다.
이러한 구동트랜지스터(DT)의 제1노드(N1)의 전압 상승은, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 구동트랜지스터(DT)의 제2노드(N2)의 전압(Initial Vdata)과 구동트랜지스터(DT)의 문턱전압(Vth)의 차이값에 도달할 때까지 상승한다.
한편, 도 5의 타이밍도에서, 데이터전압(Vdata)의 타이밍와 구동트랜지스터(DT)의 제1노드(N1)의 전압 타이밍도는, 초기화레벨(Initial Level)의 데이터전압(Vdata)과 기준전압(Vref)이 다른 전압값인 경우를 나타낸 것이다. 만약, 초기화레벨(Initial Level)의 데이터전압(Vdata)과 기준전압(Vref)을 동일한 전압값으로 설정하여 구동시키는 경우, 문턱전압 보상 단계(S520)에서 데이터전압(Vdata)는, 초기화레벨(Initial Level)보다 높고 기록레벨(Writing Level)보다는 낮은 전압이 되어야 할 것이다.
즉, 초기화레벨(Initial Level)의 데이터전압(Vdata)과 기준전압(Vref)이 다른 경우, 데이터전압(Vdata)은 초기화레벨(Initial Level)과 기록레벨(Writing Level)의 2 레벨로 조절되고, 초기화레벨(Initial Level)의 데이터전압(Vdata)과 기준전압(Vref)이 동일한 경우, 데이터전압(Vdata)은 초기화레벨(Initial Level), 중간레벨(Medium Level), 기록레벨(Writing Level)의 3 레벨로 조절될 수 있다.
도 3 및 도 5를 참조하면, 문턱전압 보상 단계(S520) 이후 진행되는 기록 및 이동도 보상 단계(S530)에서, 기준제어신호(RCS)는 로우레벨(Low Level)로 유지되고, 스캔신호(SCAN)는 하이레벨(High Level)로 유지되지만, 데이터전압(Vdata)은 기록레벨(Writing Level)로 바뀐다.
이에 따라, 제3트랜지스터(T3)는 오프(OFF) 상태를 유지되어, 구동트랜지스터(DT)의 제1노드(N1)는 계속해서 플로팅 되어 있고, 데이터전압(Vdata)이 기록레벨로 높아져, 구동트랜지스터(DT)의 제2노드(N2)의 전압이 기록레벨의 데이터전압(Vdata)로 높아진다. 따라서, 구동트랜지스터(DT)의 제1노드(N1)의 전압은 다시 상승한다.
한편, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 상승하여 포화(Saturation) 되기 이전에, 제2트랜지스터(T2)를 오프시켜, 즉, 스캔신호(SCAN)를 로우레벨로 바꾸어, 소스 팔로잉 동작을 멈추게 함으로써, 기록 및 이동도 보상 단계(S530)가 완료되고 발광 단계(S540)가 진행된다.
도 3 및 도 5를 참조하면, 발광 단계(S540)에서, 기준제어신호(RCS)는 로우레벨(Low Level)로 유지되고, 스캔신호(SCAN)는 로우레벨(Low Level)로 바뀐다.
한편, 이러한 발광 단계(S540)에서, 데이터전압(Vdata)은 기록레벨(Writing Level)로 유지될 수도 있고, 기록레벨에서 로우레벨(Low Level) 또는 초기화레벨(Initial Level)로 바뀔 수도 있다.
이에 따라, 제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3)는 모두 오프(OFF) 되어, 전술한 바와 같은 캐패시터 커플링 현상에 의해, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)의 전압이 함께 상승하다가 유기발광다이오드(OLED)가 발광한다.
한편, 전술한 바와 같이, 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치(100)에서 기준제어신호 라인(RVL)은 제2방향(예: 화소 행 방향, 가로방향)으로 형성되어 배치될 수 있다. 이 경우, 일 예로, 기준제어신호 라인(RCSL)은, 하나의 화소 행(Pixel Row)마다 제2방향(예: 화소 행 방향, 가로방향)으로 1개씩 배치되거나, 둘 이상의 화소 행마다 제2방향으로 1개씩 공통으로 배치될 수 있다.
한편, 기준제어신호 라인(RCSL)은, 제1방향(예: 화소 열 방향, 세로방향)으로도 배치되어 형성될 수 있다. 이 경우, 일 예로, 기준제어신호 라인(RCSL)은, 하나의 화소 열(Pixel Column)마다 제1방향(예: 화소 열 방향, 세로방향)으로 1개씩 배치되거나, 둘 이상의 화소 열마다 제1방향으로 1개씩 공통으로 배치될 수도 있다.
아래에서는, 기준제어신호 라인(RVL) 제2방향(가로방향)으로 배치되고, 둘 이상의 화소 행마다 1개씩 공통으로 배치되는 경우, 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치(100)의 신호라인 배치를 도 6 및 도 7을 참조하여 설명한다.
도 6은 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치(100)의 신호라인들에 대한 배치도이다. 도 7은 제1실시예에 따른 화소 구조를 갖는 유기발광표시장치(100)의 신호라인들을 화소 내 소자들과 함께 나타낸 배치도이다.
도 6 및 도 7을 참조하면, 2n-1 번째 화소 행에는, 2n-1 번째 게이트라인(GL2n-1)으로부터 스캔신호를 공급받을 수 있는 화소(Pr, Pw, Pg, Pb, ...)가 배치된다. 2n 번째 화소 행에는, 2n 번째 게이트라인(GL2n)으로부터 스캔신호를 공급받을 수 있는 화소(Pr', Pw', Pg', Pb', ...)가 배치된다.
도 6 및 도 7을 참조하면, 4m-3 번째 화소 열에는 4m-3 번째 데이터라인(DL4m-3)으로부터 데이터전압을 공급받을 수 있는 화소(Pr, Pr', ...)가 배치되고, 4m-2 번째 화소 열에는 4m-2 번째 데이터라인(DL4m-2)으로부터 데이터전압을 공급받을 수 있는 화소(Pw, Pw', ...)가 배치되며, 4m-1 번째 화소 열에는, 4m-1 번째 데이터라인(DL4m-1)으로부터 데이터전압을 공급받을 수 있는 화소(Pg, Pg', ...)가 배치되고, 4m 번째 화소 열에는, 4m 번째 데이터라인(DL4m)으로부터 데이터전압을 공급받을 수 있는 화소(Pb, Pb', ...)가 배치된다.
도 6 및 도 7은 표시패널(110)이 R(적색)W(흰색)G(녹색)B(청색) 화소 구조를 갖는 경우를 가정하여, 도시한 것으로서, Pr, Pr'는 적색 화소이고, Pw, Pw'는 흰색 화소이며, Pg, Pg'는 녹색 화소이고, Pb, Pb'는 청색 화소이다. 물론, 표시패널(110)에 정의된 다수의 화소는, 4색 화소 구조 대신, RGB 화소 구조를 가질 수도 있다.
한편, 도 7에 도시된 바와 같이, 구동전압 라인(DVL)은 4개의 화소 열마다 1개씩 배치될 수 있다. 즉, 4m-3 번째 화소 열, 4m-2 번째 화소 열, 4m-1 번째 화소 열, 4m 번째 화소 열에 있는 모든 화소들은, 하나의 구동전압 라인(DVLm)으로부터 구동전압(VDD)을 함께 공급받을 수 있다.
한편, 기준제어신호 라인(RCSLn)은 2n-1 번째 화소 행과 2n 번째 화소 행 사이에 하나가 배치되고, 제3트랜지스터(T3)는 2n-1 번째 화소 행에서 4개 화소(Pr, Pw, Pg, Pb)마다 1개씩 배치되고, 2n 번째 화소 행에서 4개 화소(Pr', Pw', Pg', Pb')마다 1개씩 배치된다.
2n-1 번째 화소 행에서 4개 화소(Pr, Pw, Pg, Pb)마다 1개씩 배치된 제3트랜지스터(T3)는, 기준제어신호 라인(RCSLn)으로부터 공급된 기준제어신호(RCS)에 의해 제어되어, 기준전압 라인(RVLm)에서 공급된 기준전압(Vref)을 2n-1 번째 화소 행에서 4개 화소(Pr, Pw, Pg, Pb) 각각에서의 기준전압 공급노드(Nref)로 공급해준다.
2n 번째 화소 행에서 4개 화소(Pr', Pw', Pg', Pb')마다 1개씩 배치된 제3트랜지스터(T3)는, 기준제어신호 라인(RCSLn)으로부터 공급된 기준제어신호(RCS)에 의해 제어되어, 기준전압 라인(RVLm)에서 공급된 기준전압(Vref)을 2n 번째 화소 행에서 4개 화소(Pr', Pw', Pg', Pb') 각각에서의 기준전압 공급노드(Nref)로 공급해준다.
아래에서는, 도 2의 화소 구조에서의 스위칭 소자(200)가 기준전압 공급노드(Nref)로의 기준전압 공급 유무를 제어하는 스위칭 동작을 구현하기 위한 다른 방안으로서, 기준전압 공급노드(Nref)와 연결된 기준전압 라인(RVL)과 기준전압 공급부 사이에 "스위치(SW)"를 추가하여 이 스위치(SW)의 스위칭 동작에 따라 기준전압 라인(RVL)을 통해 기준전압(Vref)을 기준전압 공급노드(Nref)에 공급하는 것을 제어하는 제2실시예에 대하여 설명한다.
도 8 및 도 9는 제2실시예에 따른 2가지 화소 구조의 등가회로와 보상부를 나타낸 도면이다.
도 8 및 도 9를 참조하면, 각 화소에서 기준전압(Vref)이 공급되는 기준전압 공급노드(Nref)(Nref)에 기준전압 라인(RVL)이 연결되고, 이 기준전압 라인(RVL)을 아날로그 디지털 컨버터(ADC: Analog Digital Converter, 820) 또는 기준전압 공급부(830)와 연결시키는 스위치(SW: Switch, 810)를 스위칭 소자(200)로서 포함한다.
여기서, 스위치(810) 및 아날로그 디지털 컨버터(820) 등은, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)를 특정 전압 조건으로 만들어 놓고 구동트랜지스터(DT)의 문턱전압(Vth)을 센싱하기 위하여 구성들이다.
스위치(810)는, 화소의 발광하기 위해, 또는 구동트랜지스터(DT)의 문턱전압(Vth) 또는 이동도를 보상하기 위한 특정 조건을 만들어주기 위해, 기준전압 공급노드(Nref)를 통해 구동트랜지스터(DT)의 제1노드(N1)에 기준전압(Vref)이 공급되어야 하는 경우, 기준전압 공급부(840)와 기준전압 라인(RVL)을 연결해준다.
또한, 스위치(810)는, 구동트랜지스터(DT)의 문턱전압(Vth)를 센싱할 수 있는 특정 조건이 되었을 때, 아날로그 디지털 컨버터(820)가 기준전압 라인(RVL)과 연결되도록 해준다. 이에 따라, 아날로그 디지털 컨버터(820)는 구동트랜지스터(DT)의 제1노드(N1)의 전압을 센싱한다. 이렇게 센싱된 전압으로부터 구동트랜지스터(DT)의 문턱전압(Vth)이 확인될 수 있으며, 이러한 센싱된 전압 또는 확인된 문턱전압(Vth)에 대한 정보는 메모리(830)에 저장될 수 있다.
메모리(830)에 저장된 센싱 전압 또는 문턱전압(Vth)에 대한 정보에 근거하여, 해당 화소의 데이터라인(DL)으로 공급될 데이터전압 또는 이 데이터전압이 아날로그 값으로 변환되기 이전의 디지털 데이터가 변경될 수 있다.
즉, 도 8 및 도 9를 참조하면, 메모리(830)에 저장된 센싱 전압 또는 문턱전압(Vth)에 대한 정보에 근거한 데이터 변경은, 타이밍 컨트롤러(140) 또는 데이터 구동부(120)가, 디지털 값의 데이터 소스(850)에 대하여, 메모리(830)에 저장된 문턱전압(Vth)의 디지털 값을 가감처리하는 방식으로서, 디지털 도메인에서 이루어질 수 있다. 이뿐만 아니라, 데이터 구동부(120)가, 아날로그 값의 데이터 소스(850)에 대하여, 메모리(830)에 저장된 문턱전압(Vth)의 아날로그 값을 가감처리하는 방식으로 아날로그 도메인에서 데이터 변경이 이루어질 수도 있다.
이러한 데이터 변경은, 타이밍 컨트롤러(140) 또는 데이터 구동부(120) 내부에서 이루어질 수도 있고, 타이밍 컨트롤러(140) 및 데이터 구동부(120)의 외부의 다른 구성에 의해서도 이루어질 수도 있다.
이러한 데이터 변경과 관련하여, 기준전압 라인(RVL)의 전압, 즉, 구동트랜지스터(DT)의 제1노드(N1)의 전압을 센싱하기 위한 구성(810, 820)과, 센싱 전압 또는 문턱전압에 대한 정보를 저장하는 메모리(830)와, 데이터 변경 처리를 하는 구성(타이밍 컨트롤러(140) 또는 데이터 구동부(120) 또는 별도의 구성)을 포함하여 보상부(800)라 할 수 있다.
한편, 기준전압 공급부(8401)에서 공급된 기준전압(Vref)이 화소 내 기준전압 공급노드(Nref)로 전달해주는 기준전압 라인(RVL)은, 도 8에서와 같이, 제2방향(가로방향)으로 표시패널(110)에 형성될 수도 있고, 도 9에서와 같이, 제1방향(세로방향)으로 표시패널(110)에 형성될 수도 있다. 단, 이러한 기준전압 라인(RVL)의 형성 방향이 다르더라도, 위에서 설명한 센싱 및 보상 동작 원리는 동일하다.
도 10은 제2실시예에 따른 화소 구조를 갖는 화소의 구동모드 타입을 설명하기 위한 도면이다.
도 10을 참조하면, 제2실시예에 따른 화소 구조를 갖는 화소는, 문턱전압은 외부 보상을 하고 이동도는 내부 보상(실시간 보상)을 하는 하이브리드 타입(Hybride Type)과 문턱전압과 이동도 모두를 내부 보상(실시간 보상)을 하는 풀 타입(Full Type) 중 하나의 구동모드로 동작할 수 있다.
도 10을 참조하면, 화소가 하이브리드 타입 구동모드로 동작하는 경우, 기준전압 라인(RVL)은, 제1방향(세로방향) 또는 제2방향(가로방향)으로 표시패널(110)에 형성되어 있을 수 있다. 이에 비해, 화소가 풀 타입 구동모드로 동작하는 경우, 기준전압 라인(RVL)은 제2방향(가로방향)으로 표시패널(110)에 형성되어 있어야 한다.
따라서, 기준전압 라인(RVL)이, 도 8에서와 같이, 제2방향(가로방향)으로 표시패널(110)에 형성된 경우, 화소는 하이브리드 타입 구동모드 및 풀 타입 구동모드 중 하나의 구동모드로 구동할 수 있다. 하지만, 기준전압 라인(RVL)이, 도 9에서와 같이, 제1방향(세로방향)으로 표시패널(110)에 형성된 경우, 화소는 하이브리드 타입 구동모드로만 구동할 수 있다.
한편, 유기발광표시장치(100)의 백 플레인(Backplane)의 이동도에 따라서도 구동모드의 타입을 정할 수 있다. 예를 들어, 유기발광표시장치(100)의 백 플레인의 이동도가 높은 경우, 하이브리드 타입 구동모드, 풀 타입 구동모드 모두 동작 가능하므로 그 어떠한 타입을 정하여도 무방할 수 있다. 반면, 유기발광표시장치(100)의 백 플레인의 이동도가 낮은 경우에는 화소가 하이브리드 타입 구동모드가 보다 유리하므로 구동모드의 타입을 하이브리드 타입으로 정할 수 있다.
아래에서는, 하이브리드 타입 구동모드에 대하여 도 11 내지 도 14를 참조하여 설명하고, 이어서, 풀 타입 구동모드에 대하여 도 15를 참조하여 설명한다.
도 11 내지 도 14를 참조하여 하이브리드 타입 구동모드를 상세하게 설명하기에 앞서, 하이브리드 타입 구동 모드에 대하여 간략하게 설명한다.
다수의 화소 각각은, 아날로그 디지털 컨버터(820)에 의한 전압 센싱과 전압 센싱 결과에 따른 데이터 변경 처리를 통해 구동트랜지스터(DT)의 문턱전압(Vth)이 보상되는 "문턱전압 외부 보상 프로세스"와, 구동트랜지스터(DT)의 제2노드(N2)에 기록레벨(Writing Level)의 데이터전압(Vdata)이 인가될 때, 구동트랜지스터(DT)의 이동도(μ)가 보상되는 "이동도 내부 보상 프로세스"로 이루어지는 하이브리드 타입 구동 모드로 동작한다.
이러한 하이브리드 타입 구동 모드의 경우, 기준전압 라인(RVL)은, 제1방향(세로방향) 또는 제2방향(가로방향)으로 표시패널(110)에 형성될 수 있다.
아래에서는, 도 11을 참조하면, 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 문턱전압 외부 보상 프로세스를 위한 구동 방법을 설명한다.
도 11은 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 문턱전압 외부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 11의 (a)는 도 8 및 도 9의 화소 구조를 모두 만족하는 화소 구조에 대한 등가회로도이며, 도 11의 (b)는 도 11의 (a)의 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드를 동작할 때, 문턱전압 외부 보상 프로세스를 위한 구동 타이밍도이다.
도 11의 (a) 및 (b)를 참조하면, 하이브리드 타입 구동 모드 동작 시, 문턱전압 외부 보상 프로세스는 초기화 단계(S1110), 문턱전압 센싱 단계(S1120) 등으로 이루어진다.
도 11의 (a) 및 (b)를 참조하면, 문턱전압 외부 보상 프로세스의 초기화 단계(S1110)에서, 스캔신호(SCAN)가 하이레벨이고, 이에 따라, 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 온 상태가 된다.
그리고, 스위치(810)가 온 되어 기준전압 공급부(840)와 기준전압 라인(RVL)이 연결되고, 이에 따라, 기준전압 공급부(840)에서 기준전압(Vref)이 기준전압 공급노드(Nref)로 공급되어, 온 상태의 제1트랜지스터(T1)를 통해 구동트랜지스터(DT)의 제1노드(N1)에 기준전압(Vref)이 인가된다. 이때, 하이레벨의 데이터전압(Vdata)이 온 상태의 제2트랜지스터(T2)를 통해 구동트랜지스터(DT)의 제2노드(N2)에 인가된다.
즉, 문턱전압 외부 보상 프로세스의 초기화 단계(S1110)에서는, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)는, 초기화전압(Vref) 및 하이레벨의 데이터전압(Vdata)로 초기화된다.
도 11의 (a) 및 (b)를 참조하면, 이러한 초기화 단계(S1110) 이후 진행되는 문턱전압 센싱 단계(S1120)에서는, 스위치(810)가 오프 되어, 아날로그 디지털 컨버터(820)와 기준전압 라인(RVL)이 연결된다.
또한, 스위치(810)가 오프 됨에 따라, 기준전압 공급노드(Nref)에 기준전압이 공급되지 않아, 구동트랜지스터(DT)의 제1노드(N1)가 플로팅(Floating) 된다. 따라서, 위에서도 언급한 소스 팔로잉(Source Following) 현상에 의해, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 기준전압(Vref)에서 상승한다.
구동트랜지스터(DT)의 제1노드(N1)의 전압은, 구동트랜지스터(DT)의 제2노드(N2)의 전압(Vdata)에서 구동트랜지스터(DT)의 문턱전압(Vth)을 뺀 값(Vdata-Vth)이 될 때까지 상승하고, 이후 포화(Saturation)가 된다.
이때, 아날로그 디지털 컨버터(820)는, 구동트랜지스터(DT)의 제1노드(N1)의 전압을 센싱할 수 있다.
이러한 문턱전압 센싱 단계(S1120) 이후, 데이터 변경 처리가 이루어지는 보상 단계(미도시)가 진행된다. 즉, 아날로그 디지털 컨버터(820)에 의해, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 센싱되면, 이렇게 센싱된 전압(Vdata-Vth)과 데이터전압(Vdata) 간의 차이값(△V=Vdata-(Vdata-Vth)=Vth)이 문턱전압(Vth)로서 메모리(830)에 저장된다. 이후, 표시패널(110) 구동 시, 해당 감마 커브(Gamma Curve)에 대한 데이터전압 값에 메모리(830)에 저장된 문턱전압(Vth)이 가산(Add) 처리되어, 문턱전압 보상이 이루어질 수 있다.
한편, 문턱전압 센싱 시간(tsense)은 스위치(810)를 오프 시킨 시점부터 스캔신호(SCAN)가 로우레벨로 떨어지는 시점까지인데, 이러한 문턱전압 센싱 시간(tsense)은 구동트랜지스터(DT)의 제1노드(N1)의 전압이 상승하여 포화되기에 충분한 시간이어야 한다.
따라서, 스위치(810)의 온-오프 타이밍과, 스캔신호(SCAN)의 타이밍이 문턱전압 센싱이 가능하도록 제어되어야 하며, 이는 타이밍 컨트롤러(140)의 제어신호에 따라 이루어질 수 있다.
한편, 도 11을 참조하여 설명한 문턱전압 외부 보상 프로세스는, 기준전압 라인(RVL)이 게이트라인(GL)과 평행한 가로방향으로 배치되느냐, 데이터라인(DL)과 평행한 세로방향으로 배치되느냐에 따라, 문턱전압 센싱 방식이 달라질 수 있다.
이러한 기준전압 라인(RVL)의 배치 방향에 따른 문턱전압 센싱 방식에 대항 도 12 및 도 13을 참조하여 설명한다.
도 12 및 도 13은 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 문턱전압 외부 보상 프로세스를 위한 2가지 문턱전압 센싱 방식을 나타낸 도면이다.
도 12는 기준전압 라인(RVL1, RVL2, RVL3, ..., RVL2N)이 게이트라인(GL)과 평행한 가로방향으로 배치된 경우이다.
도 12를 참조하면, 기준전압 라인(RVL1, RVL2, RVL3, ..., RVL2N)이 게이트라인(GL)과 평행한 가로방향으로 배치된 경우, 게이트 구동부(130)는, 모든 게이트라인(GL1~GL2N)으로 스캔신호(SCAN1, SCAN2, ... , SCAN2N)를 출력한다.
또한, 데이터 구동부(120)는, 1 번째 데이터라인(DL1)으로만 문턱전압 센싱용도의 데이터전압을 출력하고, 나머지 데이터라인(DL2~DL4M)으로는 블랙 데이터전압(즉, 구동트랜지스터(DT)의 문턱전압보다 낮은 전압)을 출력한다.
이에 따라, 센싱 열(Sensing Column)에 해당하는 1 번째 화소 열(Pixel Column)에 배치된 화소들만이 1 번째 데이터라인(DL1)을 통해 문턱전압 센싱 용도의 데이터전압을 공급받는다.
따라서, 1 번째 화소 열(Pixel Column)에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 제1노드(N1)의 전압(Vsen(1), Vsen(2), ... , Vsen(2N))이 동시에 센싱될 수 있으며, 센싱된 전압(Vsen(1), Vsen(2), ... , Vsen(2N))과 데이터전압 간의 차이로부터, 1 번째 화소 열(Pixel Column)에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 문턱전압을 동시에 센싱할 수 있다.
이렇게, 1 번째 화소 열(Pixel Column)에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 문턱전압이 동시에 센싱된 이후, 동일한 방식으로, 2 번째 화소 열(Pixel Column)에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 문턱전압을 센싱하기 위하여, 게이트 구동부(130)는, 모든 게이트라인(GL1~GL2N)으로 스캔신호(SCAN1, SCAN2, ... , SCAN2N)를 출력하고, 데이터 구동부(120)는, 1 번째 데이터라인(DL2)으로만 문턱전압 센싱용도의 데이터전압을 출력하고, 나머지 데이터라인(DL1, DL3~DL4M)으로는 블랙 데이터전압(즉, 구동트랜지스터(DT)의 문턱전압보다 낮은 전압)을 출력하여, 2 번째 화소 열(Pixel Column)에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 문턱전압을 동시에 센싱할 수 있다.
이러한 센싱 방식에 따라, 모든 화소열에 배치된 화소들 각각에 포함된 모든 구동트랜지스터(DT)의 문턱전압을 센싱할 수 있다.
전술한 바와 같이, 기준전압 라인(RVL)이 게이트라인(GL)과 평행한 방향으로 배치된 경우, 문턱전압 센싱은 화소 열 단위별로 이루어진다. 이를 "컬럼 바이 컬럼(Column by Column) 방식"이라고 한다.
한편, 도 13을 참조하면, 기준전압 라인(RVL)이 데이터라인(DL)과 평행한 방향으로 배치된 경우, 스캔신호(SCAN)를 화소 행마다 순차적으로 공급하여, 스캔신호(SCAN)가 공급된 화소 행에 배치된 모든 화소들에 포함된 구동트랜지스터(DT)의 문턱전압을 동시에 센싱할 수 있다.
즉, 도 13을 참조하면, 게이트 구동부(130)는, 스캔신호(SCAN1)를 1번째 게이트라인(GL1)으로 출력한다. 이에 따라, 센싱 행(Sensing Row)에 해당하는 1 번째 화소 행에 배치된 모든 화소들은 1번째 게이트라인(GL1)을 통해 스캔신호(SCAN1)를 공급받는다. 그리고, 데이터구동부(120)는, 모든 데이터라인(DL1~DL4M)으로 문턱전압 센싱 용도의 데이터전압을 출력한다.
이에 따라, 데이터라인(DL)과 평행한 방향으로 배치된 모든 기준전압 라인(..., RVLi, ... , RVLj, ...)과 각각 연결된 아날로그 디지털 컨버터(820)에 의해, 센싱 행(Sensing Row)에 해당하는 1 번째 화소 행에 배치된 모든 화소들에 포함된 구동트랜지스터(DT)의 제1노드(N1)의 전압(..., Vsen(i), ... , Vsen(j), ...)이 동시에 센싱되어, 문턱전압이 동시에 센싱할 수 있다.
이후, 2 번째 화소 행을 센싱 행(Sensing Row)으로 하여, 2 번째 화소 행에 배치된 모든 화소들에 포함된 구동트랜지스터(DT)의 문턱전압을 동시에 센싱할 수 있다. 이러한 방식으로 모든 화소 행에 배치된 모든 화소들에 포함된 구동트랜지스터(DT)의 문턱전압을 센싱하게 된다.
전술한 바와 같이, 기준전압 라인(RVL)이 데이터라인(DL)과 평행한 방향으로 배치된 경우, 문턱전압 센싱은 화소 행(Pixel Row) 단위별로 이루어진다. 이를 "로우 바이 로우(Row by Row) 방식"이라고 한다.
도 11 내지 도 13을 참조하여 설명한 하이브리드 타입 구동 모드의 문턱전압 외부 보상 프로세스 이후, 이동도 내부 보상 프로세스가 진행될 수 있으며, 이에 대하여 도 14를 참조하여 설명한다.
도 14는 제2실시예에 따른 화소 구조를 갖는 화소가 하이브리드 타입 구동 모드로 동작할 때, 이동도 내부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 14의 (a)는 하이브리드 타입 구동 모드의 이동도 내부 보상 프로세스를 설명하기 위해 도 8 및 도 9의 화소 구조의 개념이 모두 적용되는 화소 구조의 등가회로도이고, 도 14의 (b)는 도 14의 (a)의 화소 구조를 갖는 화소의 이동도 내부 보상 프로세스를 위한 구동 타이밍도이다.
도 14의 (a) 및 (b)를 참조하면, 이동도 내부 보상 프로세스는 초기화 단계(S1410), 기록 단계(S1420), 이동도(μ) 보상 단계(S1430), 발광 단계(S1440) 등으로 이루어진다.
도 14의 (a) 및 (b)를 참조하면, 이동도 내부 보상 프로세스의 초기화 단계(S1410)에서는, 스캔신호(SCAN)의 하이레벨로 인가하여 제1트랜지스터(T1) 및 제2트랜지스터(T2)를 온 상태로 만들고, 스위치(810)를 온 시켜, 구동트랜지스터(DT)의 제1노드(N1)를 기준전압(Vref)으로 초기화시키고, 구동트랜지스터(DT)의 제2노드(N2)를 초기화레벨(Initial Level)의 데이터전압(Vdata)으로 초기화시킨다.
여기서, 초기화레벨(Initial Level)의 데이터전압(Vdata)은 기준전압(Vref)와 동일할 수 있다.
도 14의 (a) 및 (b)를 참조하면, 이동도 내부 보상 프로세스의 기록 단계(S1420)에서는, 스캔신호(SCAN)는 하이레벨로 유지되고, 데이터전압이 기록 레벨로 높아진다. 이때, 스위치(810)는 기준전압 라인(RVL)과 기준전압 공급부(840)를 연결하는 계속 온 상태이다.
이에 따라, 구동트랜지스터(DT)의 제2노드(N2)의 전압이 초기화레벨(Initial Level)의 데이터전압(Vdata)에서 기록레벨(Writing Level)의 데이터전압(Vdata)으로 높아진다. 이때, 구동트랜지스터(DT)의 제1노드(N1)의 전압은 기준전압(Vref)으로 유지된다.
도 14의 (a) 및 (b)를 참조하면, 이동도 내부 보상 프로세스의 이동도 보상 단계(S1430)에서는, 스캔신호(SCAN)는 하이레벨로 유지되고, 데이터전압(Vdata)은 기록레벨로 유지된다. 그리고, 이때, 스위치(810)는 기준전압 라인(RVL)과 아날로그 디지털 컨버터(820)를 연결하는 오프 상태가 된다.
이에 따라, 구동트랜지스터(DT)의 제1노드(N1)가 플로팅 되어, 구동트랜지스터(DT)의 제1노드(N1)의 전압은, 소스 팔로잉(Source Following) 현상에 의해, 상승한다.
구동트랜지스터(DT)의 제1노드(N1)의 전압이 상승하여 포화가 되기 이전에, 스캔신호(SCAN)를 로우 레벨로 떨어뜨려, 구동트랜지스터(DT)의 제2노드(N2)도 플로팅 시킨다.
이에 따라, 발광 단계(S1440)가 진행되어, 캐패시터 커플링(Capacitor Coupling) 현상에 의해 구동트랜지스터(DT)의 제1노드(N1)와 제2노드(N2)의 전압이 동시에 상승하고, 이에 따라, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 기저전압(VSS)보다 유기발광다이오드(OLED)의 문턱전압(OLED Vth)만큼 높아지게 되면, 그때부터, 유기발광다이오드(OLED)로 전류가 흐리기 시작하여, 유기발광다이오드(OLED)가 발광한다.
아래에서는, 제2실시예에 따른 화소 구조를 갖는 화소가 문턱전압 및 이동도 모두들 내부 보상(실시간 보상)을 하는 풀 타입(Full Type) 구동모드로 동작하는 경우에 대하여 도 15를 참조하여 설명한다.
풀 타입 구동모드는, 구동트랜지스터(DT)의 제2노드(N2)에 초기화레벨(Initial Level)의 데이터전압(Vdata)이 인가될 때, 구동트랜지스터(DT)의 문턱전압(Vth)이 보상되는 "문턱전압 내부 보상 프로세스"와, 구동트랜지스터(DT)의 제2노드(N2)에 기록레벨(Writing Level)의 데이터전압(Vdata)이 인가될 때, 구동트랜지스터(DT)의 이동도(μ)가 보상되는 "이동도 내부 보상 프로세스"로 이루어진다.
이러한 풀 타입 구동모드를 위해, 기준전압 라인(RVL)은, 제2방향(가로방향)으로 표시패널(110)에 형성되어 있어야 한다.
도 15는 제2실시예에 따른 화소 구조를 갖는 화소가 풀 타입 구동 모드로 동작할 때, 문턱전압 내부 보상 및 이동도 내부 보상 프로세스를 위한 구동 방법을 설명하기 위한 도면이다.
도 15의 (a)는, 도 8 및 도 9의 화소 구조가 모두 적용되는 화소 구조의 등가회로도이고, 도 15의 (b)는, 도 15의 (a)의 화소 구조를 갖는 화소가 풀 타입 구동 모드로 동작하는 경우의 구동 타이밍도이다.
도 15의 (a) 및 (b)를 참조하면, 풀 타입 구동모드의 "문턱전압 내부 보상 프로세스"와 "이동도 내부 보상 프로세스"는 데이터전압 인가와 관련되어 실시간으로 함께 진행될 수 있다. 따라서, 아래에서는, 문턱전압 내부 보상 프로세스와 이동도 내부 보상 프로세스 구분없이 설명한다.
도 15의 (a) 및 (b)를 참조하면, 풀 타입 구동모드는 초기화 단계(S1510), 문턱전압 보상 단계(S1520), 기록 및 이동도 보상 단계(S1530) 및 발광 단계(S1540)로 진행된다.
도 15의 (a) 및 (b)를 참조하면, 풀 타입 구동모드의 초기화 단계(S1510)에서, 스캔신호(SCAN)는 하이레벨로 공급되고, 데이터전압(Vdata)는 초기화레벨로 공급된다. 그리고, 이때, 스위치(810)는 온 되어, 기준전압 라인(RVL)과 기준전압 공급부(840)이 연결되어 기준전압 공급노드(Nref)로 기준전압(Vref)이 공급된다.
스캔신호(SCAN)가 하이레벨로 공급됨에 따라, 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 온 상태로 되어, 제2트랜지스터(T2)를 통해 초기화레벨의 데이터전압이 구동트랜지스터(DT)의 제2노드(N2)로 인가된다.
또한, 기준전압 공급노드(Nref)로 공급된 기준전압(Vref)은, 온 상태의 제1트랜지스터(T1)를 통해, 구동트랜지스터(DT)의 제1노드(N1)로 인가된다.
따라서, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)는, 기준전압(Vref) 및 초기화레벨의 데이터전압(Vdata)로 초기화된다. 기준전압(Vref) 및 초기화레벨의 데이터전압(Vdata)는, 서로 다른 전압 값일 수 있다.
도 15의 (a) 및 (b)를 참조하면, 풀 타입 구동모드의 초기화 단계(S1510) 이후, 문턱전압 보상 단계(S1520)에서, 스캔신호(SCAN)는 하이레벨로 유지되어 제1트랜지스터(T1) 및 제2트랜지스터(T2)는 온 상태를 유지한다. 따라서, 구동트랜지스터(DT)의 제2노드(N2)의 전압은, 초기화레벨의 데이터전압으로 유지된다.
하지만, 스위치(810)이 오프 상태로 되어, 기준전압 공급노드(Nref)로 기준전압(Vref)이 공급되지 않아, 구동트랜지스터(DT)의 제1노드(N1)가 플로팅 된다.
이에 따라, 구동트랜지스터(DT)의 제1노드(N1)의 전압은, 소스 팔로잉(Source Following) 현상에 의해 상승한다.
이러한 구동트랜지스터(DT)의 제1노드(N1)의 전압 상승은, 구동트랜지스터(DT)의 제2노드(N2)의 전압에서 구동트랜지스터(DT)의 문턱전압을 뺀 전압 값까지 이루어지고, 그 이후는 포화 상태가 되어, 문턱전압 보상 동작이 수행된다.
도 15의 (a) 및 (b)를 참조하면, 풀 타입 구동모드의 문턱전압 보상 단계(S1520) 이후, 기록 및 이동도 보상 단계(S1530)에서는, 스캔신호(SCAN)는 하이레벨로 유지되고, 스위치(810)도 오프 상태로 유지되지만, 데이터전압(Vdata)이 초기화레벨에서 기록레벨로 높아진다.
이에 따라, 구동트랜지스터(DT)의 제2노드(N2)의 전압이 초기화레벨의 데이터전압에서 기록레벨의 데이터전압으로 높아지게 되고, 플로팅 되어 있는 구동트랜지스터(DT)의 제1노드(N1)의 전압이 소스 팔로잉(Source Following) 현상에 의해 상승한다.
구동트랜지스터(DT)의 제1노드(N1)의 전압이 상승하다고 포화 되기 이전에, 스캔신호(SCAN)를 로우베렐로 떨어뜨려, 발광단계(S1540)가 진행되도록 한다.
이와 같은 구동트랜지스터(DT)의 제1노드(N1)의 전압 상승폭(△V)은 구동트랜지스터(DT)의 이동도에 비례하여 커진다.
도 15의 (a) 및 (b)를 참조하면, 발광단계(S1540)에서는, 제1트랜지스터(T1) 및 제2트랜지스터(T2)가 모두 오프 상태이므로, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)가 모두 플로팅 되어, 구동트랜지스터(DT)의 제1노드(N1) 및 제2노드(N2)의 전압이 캐패시터 커플링(Capacitor Coupling) 현상에 의해 동반 상승하다가 유기발광다이오드(OLED)가 발광한다.
한편, 제1실시예 및 제2실시예에서 문턱전압 센싱을 위한 문턱전압 센싱 시간(tsense)은, 문턱전압 센싱이 가능한 시간으로서, 구동트랜지스터(DT)의 제1노드(N1)가 플로팅 되어, 구동트랜지스터(DT)의 제1노드(N1)의 전압이 상승하는 시점에서 전압이 포화 되는 시점까지의 시간(임계시간)보다는 최소한 길어야 한다.
따라서, 문턱전압 센싱 시간(tsense)이 임계시간보다 짧으면, 정확한 문턱전압이 센싱되지 못하고, 문턱전압 센싱 시간(tsense)이 임계시간보다 길면, 문턱전압을 센싱하는데 불필요할 정도로 시간이 오래 걸리게 된다.
이에 따라, 문턱전압 센싱 시간(tsense)을 어떻게 조절하느냐에 따라 문턱전압 센싱 및 보상 능력이 달라질 수 있다.
한편, 문턱전압 센싱 시간은, 제1실시예와, 제2실시예의 풀 타입 구동 모드의 경우, 제3트랜지스터(T3)를 오프 상태로 만들기 위해 기준제어신호(RCS)가 로우레벨로 떨어지는 시점 또는 스위치(810)가 오프 되는 시점에서 데이터전압이 기록레벨로 높아지는 시점까지이다.
또한, 제2실시예의 하이브리드 타입의 구동 모드의 경우, 문턱전압 센싱 시간은, 스위치(810)가 오프 된 시점부터 스캔신호(SCAN)가 로우레벨로 떨어지는 시점까지이다.
따라서, 문턱전압을 정확하고 빨리 센싱하기 위해서는, 기준제어신호(RCS)의 인가 타이밍(즉, 전압레벨 변경 타이밍) 또는 스위치(810)의 온 오프 타이밍, 스캔신호(SCAN)의 인가 타이밍(즉, 전압 레벨 변경 타이밍)을 효율적으로 제어할 필요가 있다.
도 16은 실시예들에 따른 문턱전압 센싱 능력을 보여주는 도면이다.
도 16의 그래프에서, x축은 문턱전압 편차의 5가지 경우이고, y축은 실제의 문턱전압에 대하여 실제로 센싱된 문턱전압의 편차를 나타낸다.
도 16을 참조하면, 본 실시예들에 따라 문턱전압 센싱시간을 충분히 길게 제어하는 경우, 화소 간의 문턱전압 편차(△Vth)를 대략 99% 수준으로 센싱할 수 있다는 것을 확인할 수 있다. 이에 따라, 문턱전압 편차 보상도 동시에 99% 수준 이상으로 가능해질 수 있다.
도 17은 이동도 보상 능력을 보여주는 도면이다.
도 17의 그래프에서 x축은 이동도 변동 수치이고, y축은 구동트랜지스터(DT)가 흘리고자 하는 기준전류(2.160μA)에 대하여 실제로 얼마의 전류를 흐르게 하느냐에 대한 전류 편차(%)이다.
도 17을 참조하면, 20% 이동도 변동에 대하여, ±3% 이내의 편차로 이동도 보상이 가능해진다는 것을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해줄 수 있는 유기발광표시장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 실시간으로 내부 보상해줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 구동트랜지스터의 문턱전압 및 이동도를 정확하고 효율적으로 보상해주면서도, 제1트랜지스터(T1) 및 제2트랜지스터(T2)의 게이트노드에 스캔신호를 하나의 게이트라인을 통해 공급함으로써, 게이트라인의 개수가 감소하여 그만큼 개구율을 높여줄 수 있는 화소 구조를 갖는 유기발광표시장치를 제공하는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기발광표시장치 110: 표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 타이밍 컨트롤러

Claims (13)

  1. 제1방향으로 데이터라인이 형성되고 제2방향으로 게이트라인이 형성되어 다수의 화소가 정의된 표시패널;
    상기 데이터라인을 통해 데이터전압을 공급하는 데이터 구동부;
    상기 게이트라인을 통해 스캔신호를 공급하는 게이트 구동부; 및
    상기 데이터 구동부 및 상기 게이트 구동부의 구동 타이밍을 제어하는 타이밍 컨트롤러를 포함하되,
    상기 다수의 화소 각각은,
    유기발광다이오드와, 상기 유기발광다이오드를 구동하기 위한 구동트랜지스터와, 상기 스캔신호에 의해 제어되며 기준전압이 공급되는 기준전압 공급노드와 상기 구동트랜지스터의 제1노드 사이에 연결되는 제1트랜지스터와, 상기 스캔신호에 의해 제어되며 상기 데이터라인과 상기 구동트랜지스터의 제2노드 사이에 연결되는 제2트랜지스터와, 상기 구동트랜지스터의 제1노드와 제2노드 사이에 연결되는 스토리지 캐패시터를 포함하고,
    상기 기준전압 공급노드로의 기준전압의 공급을 스위칭하는 스위칭소자를 더 포함하는 것을 특징으로 하는 유기발광표시장치.
  2. 제1항에 있어서,
    기준제어신호에 의해 제어되며, 상기 기준전압을 공급하는 기준전압 라인과 상기 기준전압 공급노드 사이에 제3트랜지스터가 상기 스위칭 소자로서 상기 기준전압 공급노드에 연결된 것을 특징으로 하는 유기발광표시장치.
  3. 제2항에 있어서,
    상기 제3트랜지스터는,
    각 화소마다 1개씩 배치되거나, 각 화소 열마다 1개씩 배치되거나, 각 화소 열에서 2 이상의 화소마다 1개씩 배치되거나, 각 화소 행마다 1개씩 배치되거나, 각 화소 행에서 2 이상의 화소마다 1개씩 배치되는 것 을 특징으로 하는 유기발광표시장치.
  4. 제2항에 있어서,
    상기 표시패널에는 상기 제3트랜지스터의 게이트 노드에 상기 기준제어신호를 공급하는 기준제어신호 라인이 형성된 것을 특징으로 하는 유기발광표시장치.
  5. 제4항에 있어서,
    상기 기준제어신호 라인은,
    하나의 화소 행마다 상기 제2방향으로 1개씩 배치되거나, 둘 이상의 화소 행마다 상기 제2방향으로 1개씩 공통으로 배치되거나, 또는, 하나의 화소 열마다 상기 제1방향으로 1개씩 배치되거나, 둘 이상의 화소 열마다 상기 제1방향으로 1개씩 공통으로 배치되는 것을 특징으로 하는 유기발광표시장치.
  6. 제2항에 있어서,
    상기 다수의 화소 각각은,
    초기화 단계, 기록 단계, 이동도 보상 단계 및 발광 단계로 이루어진 제1 구동모드로 동작하거나, 초기화 단계, 문턱전압 보상 단계, 기록 및 이동도 보상 단계 및 발광 단계로 이루어진 제2 구동모드로 동작하되,
    상기 기준제어신호는 상기 제1 구동모드 또는 상기 제2 구동모드의 초기화 단계에서 공급되어 상기 제3트랜지스터를 온 시켜 상기 구동트랜지스터의 제1노드를 상기 기준전압으로 초기화시키는 것을 특징으로 하는 유기발광표시장치.
  7. 제1항에 있어서,
    상기 기준전압 공급노드에 기준전압 라인이 연결되고,
    상기 기준전압 라인을 아날로그 디지털 컨버터 또는 기준전압 공급부와 연결시키는 스위치를 상기 스위칭 소자로서 포함하는 것을 특징으로 하는 유기발광표시장치.
  8. 제7항에 있어서,
    상기 기준전압 라인은,
    상기 제1방향 또는 상기 제2방향으로 상기 표시패널에 형성된 것을 특징으로 하는 유기발광표시장치.
  9. 제7항에 있어서,
    상기 다수의 화소 각각은,
    상기 아날로그 디지털 컨버터에 의한 문턱전압 센싱과 상기 전압 센싱 결과에 따른 데이터 변경 처리를 통해 상기 구동트랜지스터의 문턱전압이 보상되는 문턱전압 외부 보상 프로세스와, 상기 구동트랜지스터의 제2노드에 기록레벨의 상기 데이터전압이 인가될 때, 상기 구동트랜지스터의 이동도가 보상되는 이동도 내부 보상 프로세스로 이루어지는 하이브리드 타입 구동 모드로 동작하는 것을 특징으로 하는 유기발광표시장치.
  10. 제9항에 있어서,
    상기 기준전압 라인은,
    상기 게이트라인과 평행한 방향으로 배치되거나, 상기 데이터라인과 평행한 방향으로 배치되는 것을 특징으로 하는 유기발광표시장치.
  11. 제10항에 있어서,
    상기 기준전압 라인이 상기 게이트라인과 평행한 방향으로 배치된 경우, 문턱전압 센싱은 화소 열 단위별로 순차적으로 이루어지고,
    상기 기준전압 라인이 상기 데이터라인과 평행한 방향으로 배치된 경우, 문턱전압 센싱은 화소 행 단위별로 순차적으로 이루어지는 것을 특징으로 하는 유기발광표시장치.
  12. 제7항에 있어서,
    상기 다수의 화소 각각은,
    상기 구동트랜지스터의 제2노드에 초기화레벨의 상기 데이터전압이 인가될 때, 상기 구동트랜지스터의 문턱전압이 보상되는 문턱전압 내부 보상 프로세스와, 상기 구동트랜지스터의 제2노드에 기록레벨의 상기 데이터전압이 인가될 때, 상기 구동트랜지스터의 이동도가 보상되는 이동도 내부 보상 프로세스로 이루어지는 풀 타입 구동 모드로 동작하는 것을 특징으로 하는 유기발광표시장치.
  13. 제12항에 있어서,
    상기 기준전압 라인은,
    상기 게이트라인과 평행한 방향으로 배치된 것을 특징으로 하는 유기발광표시장치.
KR1020130158317A 2013-12-18 2013-12-18 보상기능을 갖는 유기발광표시장치 KR102059368B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130158317A KR102059368B1 (ko) 2013-12-18 2013-12-18 보상기능을 갖는 유기발광표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158317A KR102059368B1 (ko) 2013-12-18 2013-12-18 보상기능을 갖는 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20150071366A true KR20150071366A (ko) 2015-06-26
KR102059368B1 KR102059368B1 (ko) 2019-12-26

Family

ID=53517668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158317A KR102059368B1 (ko) 2013-12-18 2013-12-18 보상기능을 갖는 유기발광표시장치

Country Status (1)

Country Link
KR (1) KR102059368B1 (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062599A (ko) * 2015-11-27 2017-06-08 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20170064168A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20170064174A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20170064179A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170065092A (ko) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR20170081034A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20180025488A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
CN108831379A (zh) * 2018-07-26 2018-11-16 友达光电股份有限公司 像素电路和显示面板
CN108898993A (zh) * 2018-09-18 2018-11-27 惠科股份有限公司 发光器件的驱动电路及其方法以及显示装置
KR20190003035A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
KR20190015823A (ko) * 2017-08-07 2019-02-15 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
WO2019095451A1 (zh) * 2017-11-17 2019-05-23 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及其驱动方法
US10497316B2 (en) 2017-11-17 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled pixel driving circuit and driving method thereof
US10541292B2 (en) 2016-12-27 2020-01-21 Lg Display Co., Ltd. Electroluminescence display apparatus
KR20200053893A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 외부 보상용 유기발광 표시장치
CN112669748A (zh) * 2020-12-23 2021-04-16 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062599A (ko) * 2015-11-27 2017-06-08 엘지디스플레이 주식회사 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20170064168A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
KR20170064174A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20170064179A (ko) * 2015-11-30 2017-06-09 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170065092A (ko) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
KR20170081034A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20180025488A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
US10541292B2 (en) 2016-12-27 2020-01-21 Lg Display Co., Ltd. Electroluminescence display apparatus
US11075257B2 (en) 2017-06-30 2021-07-27 Lg Display Co., Ltd. Electroluminescence display and method for driving the same
KR20190003035A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동방법
KR20190015823A (ko) * 2017-08-07 2019-02-15 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
US10497316B2 (en) 2017-11-17 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Amoled pixel driving circuit and driving method thereof
WO2019095451A1 (zh) * 2017-11-17 2019-05-23 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及其驱动方法
CN108831379A (zh) * 2018-07-26 2018-11-16 友达光电股份有限公司 像素电路和显示面板
CN108898993A (zh) * 2018-09-18 2018-11-27 惠科股份有限公司 发光器件的驱动电路及其方法以及显示装置
KR20200053893A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 외부 보상용 유기발광 표시장치
CN112669748A (zh) * 2020-12-23 2021-04-16 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置
CN112669748B (zh) * 2020-12-23 2024-05-07 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置

Also Published As

Publication number Publication date
KR102059368B1 (ko) 2019-12-26

Similar Documents

Publication Publication Date Title
KR102059368B1 (ko) 보상기능을 갖는 유기발광표시장치
CN107799040B (zh) 有机发光显示面板、有机发光显示装置及短路检测方法
CN207217082U (zh) 像素电路及显示装置
CN109523956B (zh) 像素电路及其驱动方法、显示装置
US9589505B2 (en) OLED pixel circuit, driving method of the same, and display device
CN109599062A (zh) 像素电路及其驱动方法、显示装置
KR101350592B1 (ko) 유기발광 표시장치
KR101528147B1 (ko) 발광표시장치
KR101992898B1 (ko) Oled 표시 장치
US8138997B2 (en) Pixel, organic light emitting display using the same, and associated methods
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
CN108376534B (zh) 像素电路及其驱动方法、显示面板
CN110010072A (zh) 像素电路及其驱动方法、显示装置
KR102248872B1 (ko) 유기전계발광표시장치
US20210358380A1 (en) Pixel driving circuit, organic light emitting display panel and pixel driving method
US9633605B2 (en) Pixel circuit having driving method for threshold compensation and display apparatus having the same
KR102210589B1 (ko) 유기발광표시패널 및 유기발광표시장치
KR20210074065A (ko) 표시 장치
KR20170064142A (ko) 유기발광표시패널, 유기발광표시장치, 그 영상 구동 방법 및 센싱 방법
KR102045316B1 (ko) 유기발광표시장치 및 그 구동방법
CN111508431A (zh) 像素驱动电路、方法以及显示装置
KR102712181B1 (ko) 게이트 드라이버와 이를 포함한 유기발광다이오드 표시장치 및 그 구동방법
KR102424978B1 (ko) 유기 발광 표시 장치
KR102463843B1 (ko) 컨트롤러, 유기발광표시장치 및 유기발광표시장치의 구동 방법
US20150022514A1 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant