KR20150070222A - 2-지점 변조를 갖는 위상-동기 루프에 대한 Ku 적응 - Google Patents

Abstract

무선 디바이스의 예는 안테나; 및 상기 안테나에 커플링되고 2-지점 변조(two-point modulation)를 위해 구성되는 극-변조 전송기(polar-modulation transmitter)를 포함하고, 상기 전송기는, 데이터 입력; 상기 데이터 입력에 커플링되는 승산기, 및 상기 승산기에 커플링되고 상기 승산기에 이득 값을 제공하도록 구성된 전압-제어식 발진기 이득 적응 모듈(voltage-controlled oscillator gain adaptation module)를 포함하는 제 1 신호 경로; 및 상기 데이터 입력에 커플링되고 상기 제 1 신호 경로에 커플링되는 전압-제어식 발진기(VCO)를 포함하는 아날로그 위상-동기 루프(PLL)를 포함하는 제 2 신호 경로를 포함한다.

Description

2-지점 변조를 갖는 위상-동기 루프에 대한 Ku 적응{Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION}

[001] 극 변조 전송기들은 TPM(two-point modulation)을 갖는 합성기를 이용한다. 이러한 전송기들은 태블릿 컴퓨터 또는 모바일 전화와 같은 무선 통신 디바이스들을 포함하는 다양한 디바이스들에서 이용될 수 있다.

[002] 혼합형 기술 디바이스들은 상이한 타입들의 전송기들 및 이에 따라 상이한 타입들의 위상 동기 루프들(PLL들)을 이용할 수 있다. 예를 들어, 1xCDMA, WCDMA, 또는 LTE에 대해, 아날로그 PLL은 종종 저 전력 소비, 양호한 위상 노이즈 및 낮은 자극들로 인해 이용되는 반면에, TPM을 이용한 디지털 PLL은 GSM 전송기들에 대해 종종 이용된다. 전용되는 부분들을 갖는 상이한 타입들의 전송기들, 예를 들어, 다중-모드 트랜시버에서의 상이한 전송기들을 이용하는 것은 칩 공간과 같은 중요한 자원들을 이용한다.

[003] 무선 디바이스의 예는 안테나; 및 안테나에 커플링되고 2-지점 변조(two-point modulation)를 위해 구성되는 극-변조 전송기(polar-modulation transmitter)를 포함하고, 전송기는, 데이터 입력; 데이터 입력에 커플링되는 승산기, 및 승산기에 커플링되고 승산기에 이득 값을 제공하도록 구성된 전압-제어식 발진기 이득 적응 모듈(voltage-controlled oscillator gain adaptation module)를 포함하는 제 1 신호 경로; 및 데이터 입력에 커플링되고 제 1 신호 경로에 커플링되는 전압-제어식 발진기(VCO)를 포함하는 아날로그 위상-동기 루프(PLL)를 포함하는 제 2 신호 경로를 포함한다.

[004] 이러한 디바이스의 구현들은 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 디바이스는 사전-증폭기 및 아날로그-디지털 변환기(ADC)를 포함하는 적어도 하나의 수신기를 더 포함하고, 이득 적응 모듈은 사전-증폭기 및 ADC를 포함한다. 적어도 하나의 수신기는 1차 수신기, 다이버시티 수신기 및 피드백 수신기를 포함하고, 이득 적응 모듈은 선택된 수신기의 유휴 시간 동안 적어도 하나의 수신기의 선택된 수신기의 사전-증폭기 및 ADC를 이용하도록 구성된다. PLL은 저역-통과 필터(LPF)를 포함하고, 사전-증폭기는 LPF의 0에 커플링되는 제 1 입력 및 LPF의 최초 극 내지 마지막 극 중 임의의 하나의 극에 커플링되는 제 2 입력을 갖는다. 사전-증폭기는 ADC에 송신된 신호의 DC 컴포넌트를 제거하기 위해 제 1 입력에 의해 수신되는 신호와 제 2 입력에 의해 수신되는 신호 간의 차이를 결정하도록 구성된다. LPF는 패시브 저항-용량성 래더(passive resistive-capacitive ladder), 또는 동일한 수의 극들 및 0들을 갖는 액티브 필터를 포함하고, 제 2 또는 더 높은 극은 LPF의 최종 극이 된다. 디바이스는 승산기에 선택적으로 커플링되고 개방-루프 방식으로 조정 가능한 이득 값에 대한 초기 값을 제공하도록 구성되는 대략적-튜닝 엔진(coarse-tune engine)을 더 포함한다. 이득 적응 모듈은, 데이터 입력에 제공된 데이터의 동적 단계를 제공하는 것; 데이터 입력에서 수신된 데이터 신호에 동적 대역폭 조정을 제공하는 것; 또는 데이터 입력에서 수신된 데이터 신호로 곱해지는 신호의 출력의 직류(DC) 오프셋을 동적으로 조정하는 것 중 적어도 하나를 하도록 구성되는 동적 조정 모듈을 포함한다.

[005] 무선 원격통신 디바이스로부터 데이터를 전송하는 방법의 일 예는, 디바이스의 전송기에서 입력 데이터 신호를 수신하는 단계 ― 상기 전송기는 디바이스의 제 1 컴포넌트임 ― ; 입력 데이터 신호의 제 1 및 제 2 부분들을, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용하는 단계; 제 1 출력 신호에 대한 이득 값의 적응(adaptation)을 수행함으로써 트리거(trigger)에 응답하는 단계를 포함하고, 적응은, 디바이스의 제 2 컴포넌트에 의해 이용 가능한 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계 ― 디바이스의 제 2 컴포넌트는 전송기 이외의 다른 디바이스의 컴포넌트임 ― ; 디바이스의 다중-용도 부분에 의해 출력된 제 1 신호를 이용하여 이득 값을 결정하는 단계; 및 제 1 출력 신호를 생성하도록 입력 데이터 신호의 제 1 부분과 이득 값을 곱하는 단계를 포함하고, 방법은 추가로 전송 신호를 생성하도록 제 1 및 제 2 출력 신호들을 결합하는 단계; 및 데이터를 전송하도록 전송 신호를 전송하는 단계를 더 포함한다.

[0006] 이러한 방법의 구현들은 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하는 단계는 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 제 1 신호를 지향하는 단계를 포함한다. 지향하는 단계는 제 2 컴포넌트의 부분을 통해 전송기의 제 2 부분으로부터 제 2 신호를 지향하는 단계를 더 포함하고, 제 1 신호를 이용하는 단계는 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 단계를 포함하고, 이득 값을 결정하는 단계는 차이를 감소시키도록 이득 값을 반복하는 단계를 포함한다. 이 방법은 직류 오프셋(direct current offset)을 차이에 적용하는 단계를 더 포함한다. 직류 오프셋을 적용하는 단계는 상이한 시간들에 상이한 직류 오프셋들을 적용하는 단계를 포함한다. 이 방법은 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하는 단계; 및 차이를 트레이닝 신호 및 상수와 곱하는 단계를 더 포함한다. 이 방법은 시간에 걸쳐서 트레이닝 신호의 기간 및 상수의 값 둘 다를 변동시키는 단계를 더 포함한다.

[0007] 이러한 방법의 구현들은 또한, 또는 대안적으로 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하는 단계는 전송기의 제 1 부분에 디바이스의 다중-용도 부분을 연결하는 단계를 포함한다. 이 방법은 제 1 주파수 범위가 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 전송기의 제 1 및 제 2 부분들에 의해 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하는 단계를 더 포함한다. 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계는 디바이스의 제 2 컴포넌트의 유휴 시간 동안 디바이스의 다중-용도 부분을 통해 제 1 신호를 지향하는 단계를 포함한다. 이 방법은 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 이득 값을 적응된 이득 값까지 반복하는 단계; 및 적응된 이득 값을 저장하는 단계를 더 포함하고, 입력 데이터 신호의 제 1 부분과 이득 값을 곱하는 단계는, 적응된 이득 값이 결정되면 적응된 이득 값을 곱하는 단계를 포함한다.

[0008] 무선 디바이스의 일 예는 디바이스의 전송기에서 입력 데이터 신호를 수신하기 위한 수단 ― 상기 전송기는 디바이스의 제 1 컴포넌트임 ― ; 입력 데이터 신호의 제 1 및 제 2 부분들을, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용하기 위한 수단; 트리거(trigger)에 응답하여 제 1 출력 신호에 대한 이득 값의 적응을 수행하기 위한 수단에 의해 트리거에 응답하기 위한 수단을 포함하고, 수행하기 위한 수단은 디바이스의 제 2 컴포넌트에 의해 이용 가능한 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하기 위한 수단 ― 상기 디바이스의 제 2 컴포넌트는 전송기 이외의 다른 디바이스의 컴포넌트임 ― ; 디바이스의 다중-용도 부분에 의해 출력된 제 1 신호를 이용하여 이득 값을 결정하기 위한 수단; 및 제 1 출력 신호를 생성하도록 입력 데이터 신호의 제 1 부분과 이득 값을 곱하기 위한 수단을 포함하고, 무선 디바이스는 전송 신호를 생성하도록 제 1 및 제 2 출력 신호들을 결합하기 위한 수단; 및 데이터를 전송하도록 전송 신호를 전송하기 위한 수단을 더 포함한다.

[0009] 이러한 디바이스의 구현들은 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하기 위한 수단은 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 제 1 신호를 지향하기 위한 수단을 포함한다. 지향하기 위한 수단은, 제 2 컴포넌트의 부분을 통해 전송기의 제 2 부분으로부터 제 2 신호를 지향하기 위한 수단을 더 포함하고, 제 1 신호를 이용하는 것은 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 것을 포함하고, 이득 값을 결정하기 위한 수단은 차이를 감소시키도록 이득 값을 반복하기 위한 수단을 포함한다. 디바이스는 직류 오프셋(direct current offset)을 차이에 적용하기 위한 수단을 더 포함한다. 직류 오프셋을 적용하기 위한 수단은 상이한 시간들에 상이한 직류 오프셋들을 적용하기 위한 수단을 포함한다. 디바이스는 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하기 위한 수단; 및 차이를 트레이닝 신호 및 상수와 곱하기 위한 수단을 더 포함한다. 디바이스는 시간에 걸쳐서 트레이닝 신호의 기간 및 상수의 값 둘 다를 변동시키기 위한 수단을 더 포함한다.

[0010] 이러한 디바이스의 구현들은 또한, 또는 대안적으로 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하기 위한 수단은 전송기의 제 1 부분에 디바이스의 다중-용도 부분을 연결하기 위한 수단을 포함한다. 디바이스는 제 1 주파수 범위가 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 전송기의 제 1 및 제 2 부분들에 의해 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하기 위한 수단을 더 포함한다. 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하기 위한 수단은 디바이스의 제 2 컴포넌트의 유휴 시간 동안 디바이스의 다중-용도 부분을 통해 제 1 신호를 지향하기 위한 수단을 포함한다. 디바이스는 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 이득 값을 적응된 이득 값까지 반복하기 위한 수단; 및 적응된 이득 값을 저장하기 위한 수단을 더 포함하고, 입력 데이터 신호의 제 1 부분과 이득 값을 곱하기 위한 수단은, 적응된 이득 값이 결정되면 적응된 이득 값을 곱하기 위한 수단을 포함한다.

[0011] 프로세서-판독 가능한 저장 매체의 일 예는 프로세서-판독 가능한 명령들을 포함하며, 프로세서-판독 가능한 명령들은, 프로세서로 하여금, 무선 디바이스의 전송기에서 수신된 입력 데이터 신호의 제 1 및 제 2 부분들이, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용되게 하고 ― 전송기는 디바이스의 제 1 컴포넌트임 ―; 제 1 출력 신호에 대한 이득 값의 적응(adaptation)을 수행함으로써 트리거(trigger)에 응답하게 하도록 구성되고, 적응은 디바이스의 제 2 컴포넌트에 의해 이용 가능한 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계 ― 상기 디바이스의 제 2 컴포넌트는 전송기 이외의 다른 디바이스의 컴포넌트임 ― ; 디바이스의 다중-용도 부분에 의해 출력된 제 1 신호를 이용하여 이득 값을 결정하는 단계; 및 제 1 출력 신호를 생성하도록 입력 데이터 신호의 제 1 부분과 이득 값을 곱하는 단계를 포함하고, 명령들은 프로세서로 하여금 전송 신호를 생성하도록 제 1 및 제 2 출력 신호들을 결합하게 하고; 및 데이터를 전송하도록 전송 신호를 전송하게 하도록 구성된 명령들을 포함한다.

[0012] 이러한 저장 매체의 구현들은 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하는 단계는 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 제 1 신호를 지향하는 단계를 포함한다. 지향하는 단계는 제 2 컴포넌트의 부분을 통해 전송기의 제 2 부분으로부터 제 2 신호를 지향하는 단계를 더 포함하고, 제 1 신호를 이용하는 것은 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 것을 포함하고, 이득 값을 결정하는 단계는 차이를 감소시키도록 이득 값을 반복하는 단계를 포함한다. 프로세서-판독 가능한 저장 매체는 프로세서로 하여금 직류 오프셋(direct current offset)을 차이에 적용하게 하도록 구성된 명령들을 더 포함한다. 프로세서로 하여금 직류 오프셋을 적용하게 하도록 구성된 명령들은 프로세서로 하여금 상이한 시간들에 상이한 직류 오프셋들을 적용하게 하도록 구성된다. 프로세서-판독 가능한 저장 매체는 프로세서로 하여금, 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하게 하고; 및 차이를 트레이닝 신호 및 상수와 곱하게 하도록 구성된 명령들을 더 포함한다. 프로세서-판독 가능한 저장 매체는 프로세서로 하여금 시간에 걸쳐서 트레이닝 신호의 기간 및 상수의 값 둘 다를 변동시키게 하도록 구성된 명령들을 더 포함한다.

[0013] 이러한 저장 매체의 구현들은 또한, 또는 대안적으로 다음의 특징들 중 하나 또는 그 초과를 포함할 수 있다. 지향하는 단계는 전송기의 제 1 부분에 디바이스의 다중-용도 부분을 연결하는 단계를 포함한다. 프로세서-판독 가능한 저장 매체는 프로세서로 하여금 제 1 주파수 범위가 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 전송기의 제 1 및 제 2 부분들에 의해 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하게 하도록 구성된 명령들을 더 포함한다. 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계는 디바이스의 제 2 컴포넌트의 유휴 시간 동안 디바이스의 다중-용도 부분을 통해 제 1 신호를 지향하는 단계를 포함한다. 프로세서-판독 가능한 저장 매체는 프로세서로 하여금 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 이득 값을 적응된 이득 값까지 반복하게 하고; 및 적응된 이득 값을 저장하게 하도록 구성된 명령들을 더 포함하고, 프로세서로 하여금 입력 데이터 신호의 제 1 부분과 이득 값을 곱하게 하도록 구성된 명령들은, 프로세서로 하여금 적응된 이득 값이 결정되면 적응된 이득 값을 곱하게 하도록 구성된 명령들을 포함한다.

[0014] 본 명세서에서 설명된 아이템들 및/또는 기법들은 다음의 능력들 중 하나 또는 그 초과는 물론 언급되지 않은 다른 능력들을 제공할 수 있다. 칩 영역은 디지털 PLL, 예를 들어, 위상-디지털 변환기 또는 디지털 루프 필터에 대한 전용 블록들을 이용하지 않음으로써 보존될 수 있다. 스퍼 감소(spur reduction)가 달성되는데, 예를 들어, 더 적은 디지털 블록들은 더 낮은 스퍼들을 초래하는 더 적은 클록 활동들을 발생시킨다. 더 적은 스퍼들을 통해 칩 영역은 모뎀-트랜시버 간 인터페이스 및 디지털 PLL에서 이용된 블록들에 대한 레귤레이터들을 단순화함으로써 추가로 보존될 수 있다. 전력 소비 및 기준 클록 레이트는 더 양호하게 디커플링될 수 있다. 더 양호한 IPN/더 넓은 대역폭/더 적은 풀링(pulling)에 대한 더 높은 주파수의 기준 클록은 전력 소비에 관한 더 적은 불이익을 갖고 이용될 수 있다. 트랜시버 합성기의 더 단순한 전력 그리드가 이용될 수 있다. 레귤레이터들의 설계 요건들 및 레이아웃은 전력 그리드가 단순화되는 경우 단순화되거나, 제거되거나 또는 공유될 수 있다. 아날로그 PLL 상의 더 적은 수의 외부 우회 컴포넌트들이 이용될 수 있다. 통합된 위상 노이즈(IPN)가 개선될 수 있다. 전하 펌프는 큰 선형 범위에 있어서 이용될 수 있다. Ku 적응, (예를 들어, 트랜시버의) 아날로그-디지털 변환기(ADC) 및 (주 또는 다이버시티 또는 피드백 수신기의) 수신기 기저대역 필터가 하드웨어 오버헤드를 감소시키기 위해 공유될 수 있다. 다른 능력들이 제공될 수 있으며, 본 개시에 따른 모든 각각의 구현들이 논의된 능력들 중 모두 다는 물론 임의의 것을 제공해야 하는 것은 아니다. 또한, 위에서 언급된 효과가 언급된 것 이외의 다른 수단에 의해 달성되는 것이 가능할 수 있고, 언급된 항목/기법이 언급된 효과를 반드시 산출하지는 않을 수 있다.

[0015] 도 1은 무선 원격통신 디바이스의 블록도이다.
[0016] 도 2는 2-지점 변조 및 아날로그 위상-동기 루프를 이용하는 전송기 합성기의 예의 개략도이다.
[0017] 도 3은 도 2에서 도시된 이득 적응 블록 및 저역-통과 필터의 개략도이다.
[0018] 도 4는 도 3에서 도시된 수신기 기저대역 필터의 회로도이다.
[0019] 도 5는 도 3에서 도시된 제어기의 동작의 블록 흐름도이다.
[0020] 도 6은 도 3에서 도시된 개략적-튜닝 엔진의 타이밍 제어의 타이밍도이다.
[0021] 도 7은 초기 VCO 이득 계산의 타이밍도이다.
[0022] 도 8은 도 1에서 도시된 전송기의 동작의 프로세스의 블록 흐름도이다.
[0023] 도 9는 도 1에서 도시된 전송기의 도 2-3에서 도시된 전송기 합성기의 동작의 프로세스의 블록 흐름도이다.

[0024] 2-지점 변조(TPM)를 갖는 극 변조를 위해 아날로그 PLL을 이용하는 디바이스를 구현하기 위한 기법들이 제공된다. 디바이스는 전송기 또는 트랜시버의 부분일 수 있고 1개 초과의 전송기 및/또는 트랜시버, 또는 이들의 결합이 장치에 제공될 수 있다. 디바이스는 예를 들어, GSM/EDGE, CDMA, LTE 및 WCDMA 표준들 중 2개 또는 그 초과에 따라 신호들을 프로세싱할 수 있는 다중-표준 디바이스들에서 이용된다. 논의된 기법들은 적응형 이득 및 지연을 제공하여서, TPM 디바이스의 2개의 브랜치들의 신호들은 크기 및 타이밍에서 밸런싱되게 된다. 기법들은 바람직하게는, 종래의 기법들에 비해 양호한 전력 소비 특성들 및 감소된 칩 공간 이용을 제공한다. 제안된 디바이스들은, 전송기가 극 변조를 갖는 아날로그 PLL의 부분으로서 전압-제어식 발진기(VCO) 이득 적응를 구현하기 위해 다른 컴포넌트, 예를 들어, 수신기로부터의 컴포넌트들을 이용하기 때문에 하드웨어 효율적이다. 따라서, 적어도 일부의 하드웨어는 이득 적응에 대해 배타적으로 전용되지 않을 수 있고, 그것은 비-전용식 다중-이용 하드웨어일 수 있다.

[0025] 도 1을 또한 참조하면, 무선 원격통신 디바이스(200)의 예는, 프로세서(202) 및 소프트웨어(206)를 포함하는 메모리들(204); 전송기들(208); 안테나들(210); 및 수신기들(212)을 포함하는 컴퓨터 시스템을 포함한다. 디바이스(200)는 바람직하게는, 모바일 전화, 스마트 폰, 태블릿 컴퓨터, 랩톱 컴퓨터 등과 같은 모바일 디바이스이다. 전송기들(208) 중 하나 또는 그 초과 및 수신기들(212) 중 하나 또는 그 초과는 디바이스(200)의 하나 또는 그 초과의 트랜시버들의 각각의 부분들을 형성할 수 있다. 디바이스(200)는 여기서 다수의 전송기들(208), 안테나들(210) 및 수신기들(212)을 포함하지만, 대안적으로 디바이스(200)는 이들 컴포넌트들 중 임의의 것 중 단지 하나만을 포함할 수 있다. 전송기들(208), 안테나들(210) 및 수신기들(212)은 무선 통신 모듈을 형성한다. 전송기들(208) 및 수신기들(212)은 안테나들(210)을 통해 기지국과 같은 무선 통신 노드들과 양방향으로 통신하도록 구성된다. 프로세서(202)는 바람직하게는, 지능형 하드웨어 디바이스, 예를 들어, ARM®, Intel® 사, 또는, AMD®, 마이크로제어기, 주문형 집적 회로(ASIC) 등에 의해 제조되는 것들과 같은 중앙 처리 장치(CPU)이다. 프로세서(202)는 디바이스(200)에 분배될 수 있는 다수의 별개의 물리적 엔티티들을 포함할 수 있다. 메모리(204)는 랜덤 액세스 메모리(RAM) 및 판독 전용 메모리(ROM)를 포함한다. 메모리(204)는 실행될 때 프로세서(202)로 하여금 본 명세서에서 설명되는 다양한 기능들을 수행하게 하도록 구성되는 명령들을 포함하는 컴퓨터-판독 가능하고 컴퓨터 실행 가능한 소프트웨어 코드인 소프트웨어(206)를 저장한다. 대안적으로, 소프트웨어(206)는 프로세서(202)에 의해 직접 실행 가능한 것이 아니라, 예를 들어, 컴파일되고 실행될 때 프로세서로 하여금 기능들을 수행하게 하도록 구성될 수 있다.

[0026] 도 2를 참조하면, 전송기(10)(트랜시버의 부분일 수 있음)는 PLL(12), 선입 선출(FIFO) 버퍼(17), 디지털 필터(18), 여기서 유한 임펄스 응답(FIR) 필터, 재샘플러(20), 동적 트레이닝 모듈(70), 승산기(42), 부가기(44) 및 시그마-델타 변조기(46)를 포함한다. 전송기(10)는 도 1에서 도시된 무선 원격통신 디바이스(200)의 전송기들(208) 중 하나이다. 승산기(42), 부가기(44) 및 시그마-델타 변조기(46)는 저역-통과 데이터 경로(16)를 형성하고, 고역-통과 경로(14)는 VCO 이득(Ku) 적응 모듈(34), 승산기(36), 디지털-아날로그 변환기(DAC)(38), 아날로그 LPF(40)를 포함한다. PLL(12)은 위상 주파수 검출기(PFD)(22), 전하 펌프(CP)(24), 아날로그 저역 통과 필터(LPF)(26), 부가기(28), 전압-제어식 발진기(VCO)(30) 및 프리스케일러(32)를 포함한다. 부가기(28)는 VCO(30)와 별개로 도시되지만, 부가기(28)는 VCO(30)의 부분일 수 있고, 이에 따라 이해의 용이함을 위해 그리고 개념적으로 여기서 별개로 도시된다. 부가기(28)는 저역-통과 경로(16)로부터의 V_tune 신호와 고역-통과 경로(14)로부터의 V_mod 신호의 주파수들을 더하도록 구성되지만, 용량성 도메인에서 덧셈은 단지 일 예일 뿐이다. 버퍼(17)는, 예를 들어, 하나의 칩셋 상에서 모뎀 및 예를 들어, 다른 칩셋 상의 전송기(10)의 상이한 비동기 클록 도메인들로 인해 전송기(10)의 타이밍과 데이터의 타이밍을 정렬하기 위해 모뎀으로부터의 데이터를 버퍼링한다. 필터(18)는 버퍼로부터의(모뎀으로부터의) 데이터를 재구성 및 필터링하도록 구성된다. 재샘플러(20)는, 필터(18)로부터의 고정된 데이터 레이트로부터 변동될 수 있는 PLL(12)의 데이터 레이트로 변환하기 위해 필터(18)로부터의 데이터를 재샘플링(업샘플링 또는 다운샘플링)하도록 구성된다. 도 3-4에 관하여 아래에서 보다 완전히 설명되는 바와 같이, 동적 트레이닝 모듈(70)은 이론적 데이터 신호의 부호를 나타내는 구형파를 생성하고 제공하도록 구성된다. 선택기 스위치(94)는 재샘플러(20)로부터의 데이터 신호 또는 동적 트레이닝 모듈(70)로부터의 합성된 신호 중 어느 하나를 승산기들(36, 42)에 공급하기 위해 재샘플러(20) 또는 모듈(70) 중 어느 하나를 승산기들(36, 42)에 연결하도록 제어 신호에 응답하게 구성된다. 고역-통과 경로(14) 및 저역-통과 경로(16)의 이용은 재샘플러(20)로부터의 입력 데이터 신호보다 더 작은 대역폭을 갖는 PLL(12)의 이용을 가능케 한다.

[0027] 전송기(10)는 고역-통과 및 저역-통과 특성들을 갖는다. VCO-투-PLL 출력은 고역-통과 특성을 가지며, 고역-통과 지점은 PLL 루프 외부에 있는 DAC(38)의 입력이다. 고역-통과 경로(14)는 재샘플러(20)로부터의 데이터의 저-주파수 컴포넌트를 감쇄시키고, LPF(40)는 데이터에 실질적으로 영향을 주지 않고 DAC(38)의 고-주파수 노이즈를 감쇄시키도록 구성된다. 이 고-주파수 노이즈는 데이터의 대역폭보다 훨씬 더 높은 주파수로 이루어진다(즉, LPF(40)의 컷오프(cutoff) 주파수는 데이터의 주파수보다 훨씬 더 높고, LPF(26)의 컷오프 주파수보다 훨씬 더 높다). 프리스케일러-투-PLL 출력은 저역-통과 특성을 가지며, 저역-통과 지점은 피드백 경로(디지털)에서 시그마-델타(ΣΔ) 변조기의 입력이다. 저역-통과 경로(16)는 재샘플러(20)로부터의 데이터의 고-주파수 컴포넌트를 감쇄시킨다. 따라서, 고역-통과 경로(14)는 재샘플러(20)로부터의 입력 데이터의 고-주파수 컴포넌트를 출력하고, 저역-통과 경로(16)는 재샘플러(20)로부터의 입력 데이터의 저-주파수 컴포넌트를 출력한다.

[0028] 고역-통과 데이터 경로(14)는 입력 데이터(μ)의 고-주파수 컴포넌트를 VCO(30)에 제공한다. 재샘플러(20)로부터의 입력 데이터는, 입력 데이터(μ)를 VCO 이득 적응 블록(34)에서 생성된 이득(Ku)과 곱하도록 구성되는 승산기(36)에 제공된다. 승산기(36)의 결과는 DAC(38)에 의해 디지털로부터 아날로그 형태로 변환되고, 고-주파수 노이즈는 LPF(40)에 의해 필터링된다. 결과는 부가기(28)에 제공되는 전압(V_mod)이다.

[0029] 저역-통과 데이터 경로(16)는 입력 데이터(μ)의 저-주파수 컴포넌트를 프리스케일러(32)에 제공한다. 입력 데이터(μ)는 재샘플러(20)에 의해, 입력 데이터 신호(μ)를 저역-통과 이득 값으로 곱하여 결과를 부가기(44)에 제공하도록 구성되고 커플링되는 승산기(42)에 제공된다. 부가기(44)는 승산기(42)의 출력을 주파수 제어 워드(FCW) 신호와 더하여 결과를, 인입하는 아날로그 신호를 디지털 형태로 변환하여 디지털 신호를 프리스케일러(32)에 제공하는 시그마-델타 변조기(46)에 제공하도록 구성되고 이에 커플링된다. 프리스케일러(32)는 VCO(30)에 의해 생성된 주파수(f_out)의 출력 신호 및 변조기(46)로부터의 출력을 프로세싱하여 주파수의 제 1 PFD 입력 신호(f_v)를 생성한다. 주파수의 제 1 PFD 입력 신호 및 제 2 PFD 입력 신호(f_r)는 PFD(22)에 제공되며, 이 PFD(22)의 출력은 CP(24)에 제공되며, 이 CP(24)의 출력은 ALPF(26)에 제공된다. 전압(V_tune)은 ALPF(26)에 의해 부가기(28)로 출력되며, 부가기(28)는 위에서 논의된 바와 같이 전압(V_tune)을 전압(V_mod)에 더하도록 커플링되고 구성된다.

[0030] Ku 적응 블록(34)은, 고역-통과 경로(14) 및 저역-통과 경로(16)의 이득들이 바람직하게는, 동일하거나 서로의 수용 가능한 허용오차(acceptable tolerance) 내에 있도록, 고역-통과 데이터 경로(14) 및 저역-통과 데이터 경로(16)로부터 VCO(30)에 제공되는 신호들의 크기들을 실질적으로 매칭 또는 밸런싱하기 위해 이득을 결정하고 제공하도록 구성된다. 예를 들어, 신호들은, VCO(30)에 의해 출력된 결합된 신호가 원하는 요건들, 예를 들어, GSM 요건들을 충족하는 경우 밸런싱되는 것으로 고려될 수 있다. 도시되지 않은 지연 모듈들은, 경로들(14, 16)을 통한 입력 데이터 신호들의 전파 시간이 실질적으로 동일하도록, 예를 들어, 하나의 기준 클록 사이클과 같이 타이밍 허용오차 내에 있도록 서로 상이할 수 있는 지연들을 제공하기 위해 고역-통과 경로(14) 및 저역-통과 경로(16)에 제공된다.

[0031] 전송기(10)는 다양한 특징들을 제공한다. 아래의 리스트는 전송기(10)에 의해 제공되는 특징들의 예들을 제공하지만, 총망라하는 리스트는 아니다.

1. 전송기(10)는 하드웨어-효율적 폐-루프 Ku 적응 모듈(34)을 이용한 2-지점 변조(TPM)를 갖는 아날로그 위상-동기 루프(APLL)를 포함한다. 저역-통과 경로 데이터는 디바이더(divider)를 제어하는 시그마-델타 변조기로 입력되고 고역-통과 경로 데이터는 VCO(30)의 변조 버랙터에 입력된다. VCO(30)의 V_tune 버랙터는 LPF들(26, 40)의 출력들에 연결된다. 이러한 방식으로, 저역-통과 경로 데이터 및 고역-통과 경로 데이터의 주파수들은 용량성 도메인에서 더해진다(용량성 도메인에서의 더하기는 단지 일 예일 뿐이다).

2. 도 3을 참조하면, 루프 필터에서의 저역-통과 필터링된 출력은 Ku 적응 모듈(34)에 송신되기 이전에 그의 신호 대 잡음 비를 증가시키는데 이용된다. 루프 필터에서 통합 커패시터 전압과 저역-통과 필터링된 전압 간의 차이는 큰 AC 커플링 커패시터를 이용하는 대신 DC 컴포넌트를 감소시키거나 심지어 제거하도록 결정된다. 통합 커패시터 전압으로부터 저역-통과 필터링된 전압을 차감함으로써 또는 저역-통과 필터링된 전압으로부터 통합 커패시터 전압을 차감함으로써 차이가 결정될 수 있다.

3. 동적 DC 오프셋 보상, 동적 대역폭 및 동적 트레이닝을 통한 폐-루프 Ku 적응은 Ku 적응 수렴 시간(adaptation convergence time)을 감소시키고 Ku 적응의 효율을 증가시키는데 이용된다.

4. 대략적 튜닝 엔진(coarse tune engine)은 변조 버랙터의 이득을 추정하고 적응 블록의 초기 상태로서 이 이득을 변환할 수 있다. 따라서 전용 교정이 이용될 수 있거나 이용되지 않을 수 있다.

5. Ku 적응 동안, 1차, 다이버시티, 또는 피드백 수신기에서 수신기 기저대역 필터(Rx BBF)는 바람직하게는, ADC INL/DNL (Integral-Non-Linearity/Differential-Non-Linearity) 요건을 충족하도록 ADC에 송신된 신호들의 신호 대 잡음 비를 추가로 강화하기 위해 시분할 듀플렉스(TDD) 또는 주파수 분할 듀플렉스(FDD) 모드들에서 사전-증폭기로서 재사용된다. RX BBF는 Ku 적응 이후 대응하는 수신기 프론트-엔드들에 다시 연결된다. 이것의 세부사항들은 도 5에 관한 아래의 논의에서 제공된다.

6. Ku 적응 동안, ADC는 Ku 적응의 입력에 송신되는 디지털 코드들로 루프 필터의 전압들을 변환하기 위해 재사용된다. ADC는 Ku 적응을 위해 이용중이지 않을 때 TDD 또는 FDD 모드들에서의 다른 기능들에 대해 자유롭게 된다.

[0032] 도 3을 또한 참조하면, 적응 블록(34) 및 LPF(26)의 세부사항들이 제공된다. 적응 블록(34)은 단일(unity) 이득 버퍼들(62)의 쌍, 수신기 기저대역 필터(RX BBF)(64), 아날로그-디지털 변환기(ADC)(66), 동적 DC 오프셋 보상 모듈(68), 동적 트레이닝 모듈(70), 데이터 부호 모듈(71), 동적 대역폭 모듈(72), 승산기(74), 누산기(76)(D 플립-플롭(78) 및 부가기(80)를 포함함), 대략적-튜닝(CT) 엔진(82), 메모리(83)를 포함한다. LPF(26)는 패시브 (저항성-용량성) R-C 래더(ladder)를 포함한다. 대안적으로, LPF(26)는 동일한 수들(양들)의 극들 및 0을 갖는 액티브 필터를 포함할 수 있다. Ku 적응 모듈(34)은 PLL(12)에 대한 입력 데이터의 상이한 경로들의 크기를 밸런싱하도록 작동한다. ADC 출력은 디지털 도메인에서 동적으로 조정되는 그의 DC 바이어스를 가질 수 있고, 재샘플러(20)로부터의 데이터는 동적 트레이닝을 가질 수 있으며, 동적 대역폭 조정은 승산기(74)에 적용될 수 있으며, 이는 Ku 적응 모듈(34)의 효율을 개선하고 수렴 시간을 감소시키는 것을 돕는다.

[0033] 전송기(10)는 아날로그 PLL(12)을 이용하고 폐-루프 Ku 적응을 제공한다. 폐-루프 Ku 적응은 동적 대역폭(BW) 모듈(72), 동적 트레이닝 모듈(70), 승산기(74), 누산기(76), CT 엔진(82), 동적 DC 오프셋 보상 모듈, ADC(66), RX BBF(64) 및 단일-이득 버퍼들(36)의 쌍의 결합에 의해 제공된다. ADC(66) 및 RX BBF(64)는 루프 필터의 전압들을 폐-루프 적응에 대한 디지털 정보로 변환하기 위해 전송기에서 다른 기능들과 공유된다.

[0034] 입력 데이터가 변경될 때, PLL(12)은 방해되고, LPF(26)의 상이한 지점들에서의 전압들이 크게 상이하게 될 것이다. 이 차이는, 전송기(10)의 고역-통과 경로(14) 및 저역-통과 경로(16)에서 데이터 신호들의 크기들을 밸런싱하기 위해 Ku 적응 모듈(34)에 의해 제공되는 Ku 이득 값의 변경을 유도한다.

[0035] Ku 적응

[0036] Ku 적응 공식

[0037] 적응 블록(34)에 의해 제공되는 Ku 적응은 부호화된 LMS(least mean squared) 알고리즘에 기초한다. 이 알고리즘에 대해, 에러는 출력에서 결정되고, 초기 값으로 시작하는 현재의 Ku 이득은 수락 가능한 레벨로 에러를 감소시키기 위해 변경된다. ADC(66)의 포화를 방지하기 위해, 작은 신호인 델타 전압들은 ADC(66)에 송신되기 이전에 가변 이득을 갖는 RX BBF(64)에 의해 증폭된다. Ku 적응은 다음에 의해 모델링될 수 있다.

여기서 γ는 Ku 적응 루프(즉, 적응 블록(34))의 대역폭을 정의하는 상수이고, μ는 재샘플러(20)로부터 Ku 적응 블록(34)으로의 입력 데이터이고, ε는 LPF(16)로부터 Ku 적응 블록(34)으로의 입력들간의 차이로 인한 에러이다. 따라서 적응 블록(34)은 입력들로서 데이터(μ) 및 에러(ε)(즉, 에러가 유도된 입력들)를 수신하고 에러(ε)를 감소시키기 위한 이득(Ku)을 출력한다.

[0038] Ku 적응 블록(34)은 디지털 신호들을 이용하여 이산 시간으로 수학식 1을 구현한다. 이산 항들(discrete terms)에서, 수학식(1)은 다음과 같이 재작성될 수 있다.

여기서 Ku[n]는 샘플(n)에서 이득 값(Ku)이고, Ku[n-1]는 샘플(n-1)에서 이득 값(Ku)이고 μ[n]는 샘플(n)에서 입력 데이터이고, ε[n]은 샘플(n)에서의 에러이고 γ는 Ku 적응 루프의 대역폭을 정의하는 상수이다.

[0039] 실제 데이터 신호(μ[n]) 대신, 이 신호의 부호가 이용될 수 있다. 이는 이득 값(Ku)의 더 긴 수렴 시간을 초래할 수 있지만, 2개의 승산기들 대신 단일 승산기를 이용하여 결정되도록 제 1 항(예를 들어, μ[n]의 MSB 만을 취함으로써)의 근사치를 가능하게 함으로써 적응 블록(34)의 하드웨어 복잡도를 감소시킨다. 이 근사치를 이용하여, 수학식 2는 다음이 된다.

[0040] Ku 적응 공식의 구현

[0041] Ku 적응을 구현하기 위해, 적응 블록(34)은 4개의 입력들을 이용하는데, 하나는 동적 트레이닝 모듈(70)로부터의 데이터(sgn(μ))의 부호를 나타내는 합성된 신호이고, 하나는 LPF(26)로부터의 전압(V_int)이고 하나는 LPF(26)로부터의 전압(V_tune)이고, 하나는 동적 대역폭 상수(γ)이다. 이들 입력들은 수학식(1)에서의 에러(ε)가 결정되는 신호들인 입력 데이터 부호(sgn(μ)) 및 γ를 제공한다.

[0042] 데이터 입력

[0043] 제어기(100)는 PLL(12)로의 데이터 입력을 레귤레이팅(regulate)하도록 구성된다. 제어기(100)는, 스위치(96)(도 2)가 Ku 적응 동안 PLL(12)에 동적 트레이닝 모듈(70)을 연결하고, 그렇지 않으면 재샘플러(20)를 PLL(12)에 연결하게 하도록 구성된다. 제어기(100)는 예를 들어, PLL이 GSM 시간 슬롯의 시작 이전에 파워-업될 때, 모듈(70)이 PLL(12)에 트레이닝 신호를 공급할 수 있도록 스위치(96)가 PLL(12)를 동적 트레이닝 모듈(70)에 연결하게 함으로써(적절히 작동시킴으로써) Ku 적응을 개시하기 위해, 하나 또는 그 초과의 조건들에 응답하도록 구성된다. 제어기(100)는 스위치(96)가 재샘플러(20)를 PLL(12)에 연결(및 적절한 경우 PLL(12)로부터 모듈(70)을 연결해제)하게 함으로써(적절히 작동함으로), Ku 적응 완료, 예를 들어, (예를 들어, 임계 값 미만의) 바람직한 값에 도달하는 에러 신호 값에 응답하도록 구성된다. 동적 트레이닝 모듈(70)로부터의 신호들은 수학식 3에 대한 sgn(μ) 입력을 제공하고, 재샘플러(20)로부터의 신호들은 데이터 입력(μ)을 PLL(12)에 제공한다. 어느 경우든, PLL(12)에 제공된 신호들은, 이득 값(Ku)이 이상적이지 않은 경우 에러 신호를 유도한다.

[0044] 에러 신호 결정

[0045] 전압들(V_int 및 V_tune)은 이득(Ku)을 결정하기 위해 수학식(1)에서 에러를 결정하는데 이용된다. 신호들(V_int 및 V_tune)은 단일-이득 버퍼들(62) 및 RX BBF(64)을 포함하는 사전-증폭기에 의해 필터링 및 증폭된다. ADC(76)의 포화를 방지하기 위해, 이들 신호들 간의 델타는 그의 DC 컴포넌트들을 제거하는데 이용된다. 이들 작은-신호인 델타 전압 신호들은 ADC(66)에 송신되기 이전에 가변 이득을 갖는 RX BBF(64)에 의해 증폭되고 필터링된다. 이들 신호들 간의 차이, 즉 에러 신호는 에러 신호의 신호 대 잡음 비(SNR)를 증가시키기 위해, 그리고 원하는 에러 신호가 PLL(12)로부터의 노이즈를 억누르도록(dominate) RX BBF(64)에 의해 결정, 증폭 및 필터링된다. 전압들(V_int 및 V_tune)은 LPF(26)의 상이한 극들로부터 취해지며, 여기서 V_int는 LPF(26)의 0으로부터 취해지고 V_tune는 LPF(26)의 마지막 극으로부터 취해진다. 전압들은 제 1 및 마지막 극 이외의 다른 극들로부터 취해질 수 있는데, 예를 들어, V_tune은 제 1 극 이외의 (즉, 제 2 또는 더 높은 극의) 다른 임의의 극으로부터 취해진다. LPF(26)는 여기서 다중-차수 R-C 래더를 포함하고, V_tune은 LPF R-C 래더의 마지막 극으로부터 가장 깨끗한 전압(cleanest voltage)을 제공한다. V_int 전압 및 V_tune 전압은 거의 동일하거나 동일한 DC 컴포넌트를 가지며 단일 이득 버퍼들(62)을 통해 RX BBF(64)에 공급된다. 단일-이득 버퍼들(62)은 루프 필터(26)에 근접하게 배치되고 Ku 적응이 완료된 이후 또는 전체 TDD 전송(TX) 업링크 시간(TX 슬롯) 동안 온(on)을 유지하고, 다운링크 시간(RX 슬롯) 또는 다른 모드들 동안 차단된다.

[0046] 에러 신호는 에러 신호의 진폭이 ADC(66)의 검출 가능한 범위 내에 있게 되도록 RX BBF(64)에 의해 증폭된다. 루프 필터(26)에서의 신호 스윙(signal swing)은 서브-밀리-볼트 범위에 있다. 예로서, ADC(66)가 11의 유효수의 비트들, 1.2V의 전압(밴드갭 전압(bandgap voltage)이 기준으로서 이용됨)을 갖는 경우, 1.2V의 전체(full)-스윙 입력 전압을 갖는 ADC(66)의 해상도는 1.2/2¹¹~0.6mV이다. 10보다 더 큰 RX BBF의 이득 팩터(gain factor)를 세팅함으로써, ADC(66)로 송신된 최소 전압 범위는 1mV보다 훨씬 더 높고, ADC 감도 요건은 완화될 수 있다.

[0047] V_tune 및 V_int의 증폭된 차이의 에러 신호는 ADC(66)로 입력된다. ADC(66)는 RX BBF(64)의 아날로그 입력을 디지털 출력 신호로 변환하도록 구성된다.

[0048] ADC(66)의 디지털 출력 신호는 에러 신호(ε)이고 동적 DC 오프셋 보상 모듈(68)로 공급된다. 동적 DC 오프셋 보상 모듈(68)로부터의 신호 출력은 동적 트레이닝 모듈(70)에 의해 출력된 sgn(μ) 값 또는 재샘플러(20)로부터의 입력 데이터(μ) 중 어느 하나와 동적 대역폭 모듈(72)에 의해 출력된 상수(γ)의 곱을 위해 승산기(74)에 제공된다. 승산기(74)는 sgn(μ)의 극성/값에 의존하여 에러 신호(ε)의 최상위 비트(MSB)는 그대로 두거나 변경(즉, 0으로부터 1 또는 1로부터 0으로 변경)함으로써 sgn(μ) 신호를 곱하고 그 결과를 대역폭 상수(γ)와 곱하도록 구성된다.

[0049] 동적 DC 오프셋 보상, 트레이닝 및 대역폭 상수

[0050] 위의 특징 3에 관하여, 도 3 및 도 4를 참조하면, 전송기(10)는 동적 DC 오프셋 보상, 동적 대역폭 상수, 및 동적 트레이닝을 갖는 폐-루프 Ku 적응을 제공할 수 있다. 동적 DC 오프셋 보상 모듈(68), 동적 트레이닝 모듈(70) 및 동적 BW 모듈(72)은 바람직한 값에 도달하기 위해 이득(Ku)에 대한 시간을 감소시키는 것을 돕도록 제공된다.

[0051] 동적 DC 오프셋 보상

[0052] PLL(12)가 로킹(lock)하도록 시도한 이후이나 PLL(12)가 완전히 세틀링(settling)되기 이전에 타이밍 제약으로 인해 Ku 적응이 시작되는 것이 바람직할 때, PLL 주파수 세틀링으로 인해 에러 신호(ε)의 DC 바이어스는 시간이 경과함에 따라 변경된다. 따라서, PLL(12)은 로킹을 시도하지만, Ku 적응은 진행중이다(그리고 Ku 값은 세틀링중이다). PLL(12)이 세틀링중인 동안, LPF(26)를 통한 전압은 변경될 것이고, 이는 전압들(V_tune, V_int) 간의 차이의 변화를 초래한다. 따라서, PLL(12)이 완전히 세틀링될 때까지 PLL(12)이 세틀링할 때 시간에 걸쳐서 변경되는 에러 신호의 DC 컴포넌트(V_tune-V_int, 또는 V_int-V_tune)가 있을 것이다. 그러나 이득 교정을 위해, 바람직하게는, 에러 신호의 DC 컴포넌트가 없고, 에러 신호의 AC 컴포넌트만이 누산기(76)의 포화를 방지하는데 이용된다.

[0053] 동적 DC 오프셋 보상 모듈(68)은 V_tune 및 V_int의 차이가 RX BBF(64)에 의해 결정된 이후 남아있는 에러 신호의 잔여 DC 오프셋을 제거하도록 구성된다. 따라서, DC 오프셋 보상 모듈(68)은 LPF(26)를 통과하는 변경되는 전압으로 인해 에러 신호의 변경되는 DC 컴포넌트에 대응하도록 시간에 걸쳐서 모듈(68)이 동적으로 변경시키는 보상 양만큼 ADC(66)로부터의 에러 신호의 DC 보상을 감소시키도록 구성된다. 동적 DC 오프셋 보상 모듈(68)은, DC 오프셋을 결정하고 DC 오프셋을 제거하기 위해 ADC(66)의 현재의 출력으로부터 대응하는 보상 양을 차감하기 위해 시간의 기간에 걸쳐서 ADC(66)의 출력을 평균화하도록 구성된다. 도 4를 참조하면, 모듈(68)은, PLL(12)가 미리 결정된 양의 시간 동안 세틀링할 때, 트레이닝 제어 신호의 다가오는 천이 이전에 마지막 ADC 출력을 포착하도록 구성된다. 포착된 데이터는 이어서 다음 DC 오프셋들(DC1-DC4)을 결정하기 위해 이전의 포착된 데이터와 평균화된다. 모듈(68)은 주어진 시간 기간 동안 ADC(66)의 현재 출력으로부터 마지막-결정된 오프셋을 차감할 것이데, 예를 들어, 시간 기간(p₁) 동안 DC₀을 차감하고, 기간(p₂) 동안 D₁을 차감하는 식이다. 초기 DC 오프셋은 대략적으로 추정된다.

[0054] 동적 트레이닝

[0055] 도 4에서 도시된 바와 같이, 에러 신호(ε)는 트레이닝 제어 신호의 각각의 천이에 의해 야기되는, 시간들(t₀-t₄) 각각에서 시작하는 스파이크(spike)를 갖는다. 트레이닝 제어 신호는 이론적 입력 데이터 신호(μ)의 부호를 나타내는 이진 비트 스트림, 예를 들어, 구형파 및 이에 따른 합성된 sgn(μ)이다. 트레이닝 제어 신호에서의 천이들은 에러 신호(ε)에서 스파이크들을 유도하는 Ku의 값의 변화들을 유도한다. 이들 스파이크들은 새로운 Ku 값으로 적응하고 세틀링하기 시작하는 PLL(12)로 인해 각각의 시간 기간들(p₁-p₅)보다 적게 지속된다. 실제로, 시간이 진행됨에 따라, 스파이크 크기들은 감소하고, 스파이크 지속기간들은, 올바른 고역-통과 경로 이득에 대응하도록 정상-상태 값(steady-state value)에 접근하는 VCO 이득 Ku 및 이에 따라 0에 접근하는 에러 신호(ε)로 인해 PLL(12)이 점점 더 빠르게 세틀링할 때 감소한다. 스파이크 지속기간이 감소할 때, 트레이닝 제어 신호는 더 짧은 기간을 갖도록 동적으로 조정될 수 있다. 예를 들어, 도 4에서 도시된 바와 같이, 트레이닝 제어 신호는, 천이들이 조정이 없으면 시간들(t₃, t₄, 및 t₅)에서 발생하고 조정이 있으면 시간들(

)에서 발생하게 되도록 변경될 수 있다. 제어기(100)는 스위치(96)(도 2)가 PLL(12)(도 2)에 동적 트레이닝 모듈(70)을 연결하게 하고, Ku 적응 동안 트레이닝 신호를 PLL(12)에 공급하게 하고, Ku 적응이 수행되지 않는 시간들 동안 PLL(12)로부터 모듈(70)을 연결해제하게 하고 재샘플러(20)(도 2)를 PLL(12)에 연결하게 하도록 구성된다. 제어기(100)는, 예를 들어, PLL(12)이 GSM 시간 슬롯의 초반에 파워 업 될 때 스위치(96)를 작동하도록 구성된다.

[0056] 동적 대역폭 상수

[0057] 동적 대역폭에 관하여, 상이한 대역폭 상수들은 Ku 적응 동안 상이한 시간들에 이용될 수 있다. 수학식 3을 적용하면, γ의 더 큰 값은 더 빠른 Ku 적응 세틀링을 제공할 것이지만, γ의 더 낮은 값에 비해 정확도가 더 낮으며(즉, Ku의 덜 정확한 최종 값), γ의 더 낮은 값은 더 느리지만 Ku의 최종 값이 더 정확한 Ku 적응 세틀링을 제공하는데, 즉 고역-통과 경로(14) 및 저역-통과 경로(16) 간의 더 양호한 매칭을 제공한다. 결과적으로, 더 큰 대역폭 상수 값은 바람직하게는, 초기 차이를 빠르게 감소시키기 위해 Ku 적응의 초반에 이용되고, 작은 대역폭 상수 값은 바람직하게는, 정확도를 천천히 개선하기 위해 나중에 이용된다. Ku 값이 이상적인 값에 더 가까울수록 방해가 더 빨리 세틀링된다. 그러므로, 효율은 Ku 적응의 말미에 근접하게 트레이닝 단계 크기를 동적으로 감소시킴으로써 개선될 수 있다.

[0058] 도 4를 참조하면, Ku 적응의 초반에, 동적 대역폭 모듈(72)은 Ku의 대략적인 튜닝을 제공하기 위해 비교적 높은 γ의 값을 생성하고 제공한다. 시간(t₀)으로부터, γ의 값은 값(V_H)으로 세팅된다. γ의 값은, 에러 신호(ε)의 값이 임계값 아래로 떨어질 때까지(도 4에서 도시된 예에서, 시간(t₂)에서 발생함) 잠시 동안 이 레벨로 유지된다. 이 시간에, 동적 대역폭 모듈(72)은 비교적 낮은 값(V_L)으로 γ의 값을 감소시킨다. γ의 단지 2개의 값들이 도시되지만, 2개 초과의 값들이 이용될 수 있다. 또한, γ의 하나의 값으로부터 γ의 다른 값으로의 천이가 발생하는 시간은, 에러 신호(ε)가 (여기서와 같이) 임계값 아래로 떨어질 때까지 또는 고정된 양의 시간과 같은 하나 또는 그 초과의 기준들에 기초할 수 있다.

[0059] Ku를 결정하기 위한 데이터, 에러, 대역폭 상수의 결합

[0060] 승산기(74) 및 누산기(76)는 수학식 3에서 제공된 Ku 이득 계산을 구현한다. 승산기(74)는 수학식 3의 제 1 항(즉, 곱

)을 생성하고, 누산기(76)는 수학식 3에서 표시된 합을 산출하기 위해 이 곱을 이전의 이득 값(ku[n-1])에 더한다. 승산기(74)는 적절한 경우 MSB를 조정함으로써 합성된 데이터 부호 신호(sgn(μ))로 에러 신호(ε)를 곱하고, 수학식 3에서의 곱을 산출하기 위해 그 결과를 동적 대역폭 상수(γ)로 곱한다.

[0061] 승산기(74)의 출력들은 누산기(76)에 의해 누산된다. 누산기(76)는 누산기(76)의 이전의 출력을 지연하고, 이를 승산기(74)의 현재 출력에 더한다. D 플립-플롭(78)은 수학식 3으로부터 이전의 이득 값(Ku[n-1])인 부가기(80)의 출력을 지연하고, 이 값을 부가기(80)에 공급하며, 이 부가기(80)는 수학식 3에서

항인, 승산기(74)의 출력의 현재 값에 더하도록 구성되고 이에 커플링된다. 이 합은 이어서 이득 값(Ku[n])의 현재 값이다.

[0062] 현재 이득 값(Ku[n]), 또는 단순히 Ku는 저장을 위해 메모리(83)에 제공된다. Ku의 마지막 저장된 값은 초기 이득 값(Ku)으로서 Ku 적응의 다음 수행에서 이용될 것이다.

[0063] 대략적-튜닝 엔진(30) 또는 누산기(76)의 출력들은 이득(Ku)으로서 승산기(36)에 공급된다. Ku 적응이 폐-루프일 때, 이득(Ku)의 초기 상태는 대략적-튜닝 엔진(82)에 의해 제공된다. 대략적-튜닝(CT) 엔진(82)은 (위에서 논의된 바와 같이 용량성 도메인에서 경로들(14, 16)로부터의 주파수들을 더하는데 이용된) 변조 버랙터들의 이득을 추정할 수 있고, 적응 블록(34)의 초기 상태로서 이 이득을 변환하고, CT 엔진(82)은 이어서 디스에이블된다. 적응 블록(34)의 초기 상태 이외의 다른 것을 위해, 승산기(74)의 출력은 누산기(76)를 통해 승산기(36)에 제공된다. 승산기(74)의 출력, 및 이에 따른 메모리(83)는 DAC(38), 아날로그 LPF(40), 및 부가기(28)를 통해 PLL(12)의 VCO(30)에 제공된다. VCO 출력은 프리스케일러(32), 위상 주파수 검출기(PFD)(22), 전하 펌프(CP)(24) 및 LPF(26)를 통해 적응 블록(34)에 피드백된다. 따라서, 적응 블록(34)은 폐-루프 VCO 이득 적응을 제공한다.

[0064] 수신기 기저대역 필터의 예시적인 구현

[0065] 도 5를 참조하면, 도 3에서 도시된 RX BBF(64)의 예시적인 구현이 2개의 스테이지들(112, 114)을 포함한다. 제 1 스테이지(112)는 아날로그 루프 필터에 관해 RX BBF(64)의 노이즈 또는 다른 방해들의 영향을 경감하도록 리버스 격리를 제공하는 것을 돕는 2개의 단일-이득 버퍼들(62)에 커플링된다. RX BBF(64)는 입력 신호들을 증폭 및 필터링하도록 구성된다.

[0066] 2개의 스테이지들(112, 114)은 각각 레지스터들의 2개의 쌍들, 커패시터들의 하나의 쌍 및 차동 연산 증폭기(differential op-amp)를 포함한다. 레지스터들은 DC 이득을 조정(dictate)하는데, 예를 들어, 제 1 스테이지의 DC 이득은 (R2/R1)이다. 레지스터들(R2)은, 가변 레지스터들이며, 이들의 저항은 원하는 값으로 이득을 프로그래밍하도록 세팅될 수 있다. 위에서 논의된 바와 같이, RX BBF(64)의 전체 이득은, RX BBF(64)의 출력 범위가 ADC(66)의 포화 레벨보다 더 낮고 최소 검출 가능한 레벨보다 높게 되도록 세팅된다. 이득은 사용자-정의되며, ADC(66)의 규격들에 기초한 1-회 세팅이다. 스테이지들(112, 114)의 커패시터들의 커패시턴스 값들은 RX BBF(64)의 지배적인 극을 정의하는 것을 돕는다. 커패시터들(C1, C2)은 고-주파수 노이즈를 억제하기 위한 단일-극 저역-통과 필터들을 형성하기 위해 레지스터들(R2, R4)과 각각 결합된다. 이는 ADC(66)의 입력에서 SNR을 개선하는 것을 도울 수 있다.

[0067] 도 3을 또한 참조하면, 제어기(100)는 RX BBF(64)의 제 2 스테이지(114)를 우회하도록 스위치들(88)을 세팅할 수 있다. 제어기(100)는 RX BBF(64)의 스테이지들(112, 114) 둘 다를 이용하기 위해 도 3에서 도시된 바와 같이 개방되도록 스위치들(88)을 세팅한다. 제어기(100)는, 한 단부 상에서 도 5에서 도시된 RX BBF 1 연산 증폭기의 각각의 출력들에 그리고 다른 각각의 단부 상에서 도 5에서 도시된 RX BBF 2 연산 증폭기의 각각의 출력들에 연결되는 스위치들(88)을 폐쇄할 수 있다. 스위치들(88)을 폐쇄하는 것은 RX BBF(64)의 제 2 스테이지(114)가 우회되게 할 것이다.

[0068] RX BBF(64)의 상이한 이득 모드들은 ADC INL/DNL 요건들을 충족하도록 ADC(66)에 송신된 신호들의 SNR을 증가시키게 프로그래밍될 수 있다. 저-이득 모드에서, 제 2 스테이지 증폭기는 우회된다. 고-이득 모드에서, 증폭기의 양자의 스테이지들은 인에이블된다. 미세-튜닝 이득은 2-스테이지 증폭기에서 이용 가능하다.

[0069] 수신기 기저대역 필터 및 적응 모듈 ADC의 재사용

[0070] 위의 특징 5에 관하여, RX BBF(64)는 Ku 적응 모듈(34)의 비-전용 부분이고, 수신기에 의해 이용중이지 않을 때 적응 블록(34)을 위해 이용될 수 있다. RX BBF(64)는 이에 따라, 한 시간에 모듈에 대해 이용되고 다른 시간에 임의의 다른 모듈에 의해 재사용되는 상이한 더 큰 모듈들의 부분, 예를 들어, 수신기 및 적응 모듈(34)로서 이용될 수 있는 다중-용도 모듈이다. RX BBF(64)는 1차, 다이버시티, 또는 피드백 수신기 중 임의의 하나에서의 블록들을 포함하고, 수신기들 중 유휴 수신기로부터의 블록들은 적응 블록에서 사전-증폭기로서 재사용될 수 있다. 1차 또는 다이버시티 수신기에서의 RX BBF(64)는 시분할 듀플렉스(TDD) 디바이스들에 대한 비-수신 시간들 동안 이용될 수 있거나, 또는 피드백 수신기 또는 임의의 다른 유휴 수신기에서의 RX BBF는 어떠한 모듈에 의해서도 사용중이지 않을 때 주파수 분할 듀플렉스(FDD) 디바이스들을 위해 재사용될 수 있다.

[0071] 위의 특징 6에 관하여, ADC(66)는 Ku 적응 모듈(34)의 비-전용 부분이고, Ku 적응에 대한 몇 개의 특징들 및 적절한 해상도를 제공한다. ADC(66)는 서미스터(thermistor), 전력 검출기, 및 트랜시버 내의 다른 블록들의 아날로그 출력들을 디지털 출력들로 변환할 수 있어서, 모뎀은 교정 및 다른 테스트 목적들을 위해 온도, 출력 전력 및/또는 전송기의 다른 정보를 프로세싱할 수 있게 된다. 다중-비트 ADC(66)의 비트들의 수는 프로그래밍 가능하고(예를 들어, 8, 10, 또는 12 비트들), 1.2-2.2V로부터의 구성 가능한 기준 전압들을 제공하도록 구성 가능하다. ADC(66)는 구성 가능한 아날로그-디지털 변환 레이트들을 갖는다. 이용된 해상도가 더 높을수록, 변환 레이트(즉, 아날로그로부터 디지털로 변환하는 횟수)는 더 낮다.

[0072] ADC(66)는 바람직하게는, Ku 적응 동안 TX 합성기를 위해서만 이용되고, Ku 적응 이후, TDD 모드에서 서미스터를 판독하기 위해 또는 FDD 모드에서 서미스터 및 전력 검출기를 판독하기 위해 자유롭게 될 수 있다. 아비터(arbiter)는 ADC 상태에 따라 트랜시버의 TX 합성기 및 다른 모듈들로부터의 요청들을 관리하는데 이용될 수 있다. ADC 아비터의 예시적인 흐름도가 도 6에서 도시된다.

[0073] 도 3 및 도 6을 참조하면, 제어기(100)는 RX BBF(64) 및 ADC(66)의 이용의 아비터로서 작동하도록 구성된다. 제어기(100)는 도 5에서 도시된 상태들(102, 104, 106, 108)에 따라 RX BBF(64) 및 ADC(66)의 이용을 레귤레이팅하도록 구성된다. 제어기(100)는, RX BBF(64) 및/또는 ADC(66)가 시스템(200)의 다수의 디바이스들에 의해 독립적으로 이용될 수 있도록 Ku 적응 및 다른 활동들을 구현하게 스위치들(84, 86, 90, 91, 92, 94, 96)을 제어한다.

[0074] 상태(102)에서, 적응 모듈(34)은 유휴이며 이에 따라 VCO 이득(Ku)을 결정하기 위해 이용중이지 않다. 이 상태에서, 제어기(100)는 Ku 적응이 수행되는지를 결정하기 위해 하나 또는 그 초과의 기준들을 모니터링한다. 유휴 상태에 있을 때, Ku 적응 또는 다른 활동을 수행하고자 하는 요구가 없는 경우, 제어기(100)는 유휴 상태(102)로 유지된다. Ku 적응 이외의 다른 활동에 대한 조건의 검출에 응답하여, 예를 들어, 다른 활동의 수행을 나타내는 요청 또는 하나 또는 그 초과의 다른 기준들이 바람직하다는 것에 응답하여, 제어기(100)는 상태(108)로 변경된다. Ku 적응을 개시하기 위한 조건의 검출에 응답하여, 예를 들어, 예컨대, GSM 시간 슬롯의 초반 이전에 하나 또는 그 초과의 다른 기준들 또는 Ku 적응 모듈(34)로부터의 요청들에 응답하여, 제어기(100)는 Ku 적응을 개시하고 제어기 상태는 상태(104)로 변경된다.

[0075] 상태(104)에서, 제어기(100)는 Ku 적응 모듈(34)을 인에이블하도록 스위치 상태들을 제어한다. 제어기(100)는 도 3에서 도시된 바와 같이, 스위치들(84, 90, 91)이 폐쇄되도록 세팅(적절히 그대로 두거나 작동시킴)하고, 도 3에서 도시된 바와 같이 스위치들(86)이 개방되도록 세팅하고, 도 7에 관하여 아래에서 논의된 바와 같이, 초기에 CT 엔진(82)을 메모리(83)에 연결하고 나중에 누산기(76)를 메모리(83)에 연결하도록 선택기 스위치(94)를 세팅한다. 제어기(100)는 또한 도 5에서 도시된 RX BBF(64)의 스테이지들 둘 다가 이용되는 경우 스위치들(88)이 개방되도록 세팅한다. 폐쇄되는 스위치들(90, 91)은 ADC(66)를 Ku 적응 모듈(34)에 삽입하여 다른 활동들로부터 ADC(66)를 빌리게 된다. 폐쇄되는 스위치들(84) 및 개방되는 스위치들(86)은 RX BBF(64)를 Ku 적응 모듈(34)에 삽입하여, 1차, 다이버시티, 또는 피드백 수신기와 같은 다른 디바이스로부터 RX BBF(64)를 빌리게 된다. 상태(104)에 있는 동안 Ku 적응은 제 1 우선순위를 갖는다. 그러므로 제어기(100)는 임의의 다른 온-칩 활동(OCA) 요청들 또는 결정들을 무시할 것이고, 이에 따라, 제어기(100)는, 이러한 요청들이 수신되거나, 그렇지 않고, 다른 변환들이 요구된다고 제어기(100)가 결정하는 경우 조차도 상태(104)에 머무른다. 그러나 요청이 수신되거나, 또는 그렇지 않고 RX BBF(64) 및/또는 ADC(66)의 다른 이용이 요구된다고 결정되는 경우, 제어기(64)는 수행을 위해 이러한 요구되는 이용을 큐잉(queue)하고 Ku 적응이 완료될 때 요청을 구현할 것이다. 제어기(100)는, Ku 적응 종료에 응답하여, 제어기(100)가 상태들을 변경하여 상태(104)로부터 상태(106)로 이동하도록 구성된다.

[0076] 상태(106)에서, 제어기는 RX BBF(64) 및/또는 ADC(66)의 다른 이용이 요구된다고 결정하고, 적절히 상태(108)로 이동하거나 상태(102)로 리턴한다. 현재 요구되는 RX BBF(64) 및/또는 ADC(66)의 다른 이용이 없다고, 예를 들어, 큐잉되는 다른 이용이 없다고 제어기(100)가 결정하는 것에 응답하여, 제어기(100)는 유휴 상태(102)로 리턴한다. 현재 요구되는 RX BBF(64) 및/또는 ADC(66)의 다른 이용이 있다고, 예를 들어, 큐잉되는 다른 이용이 있다고 제어기(100)가 결정하는 것에 응답하여, 제어기(100)는 상태들을 변경하고 상태(108)로 이동한다.

[0077] 상태(108)에서, 제어기는 RX BBF(64) 및/또는 ADC(66)의 요구되는 이용을 위해 적절한 스위치들을 세팅한다. ADC(66)가 다른 변환을 위해 이용되는 경우, 제어기(100)는 스위치들(90, 91)을 개방한다. 개방되는 스위치들(90, 91)이 Ku 적응 모듈(34)로부터 ADC(66)를 제거하여, 온도의 판독, 전력 출력 및/또는 교정 및 ADC(66)가 빌려진 다른 테스트 목적들을 위한 전송기(10)의 다른 정보의 프로세싱과 같은 다른 활동들로 ADC(66)를 리턴시킨다. RX BBF(64)가 다른 동작을 위해 이용되는 경우, 제어기(100)는 스위치들(84)을 개방하고 스위치들(86)을 폐쇄한다. 개방되는 스위치들(84) 및 폐쇄되는 스위치들(86)은 Ku 적응 모듈(34)로부터 RX BBF(64)를 제거하여, RX BBF(64)가 빌려진 1차, 다이버시티, 또는 피드백 수신기와 같은 디바이스에 RX BBF(64)를 리턴시킨다. 제어기(100)는 Ku 적응 또는 다른 활동이 요구되는지를 추가로 결정한다. 다른, 비-Ku 적응 활동이 현재 활동의 수행이 종료된 이후 요구되는 경우, 제어기(100)는 그 활동의 수행을 위해 상태(108)에서 유지된다. 상태(108)에 있는 동안 임의의 사간에 요구되는 Ku 적응에 응답하여, 제어기(100)는 상태(104)로 리턴하여, 임의의 현재 수행중인 활동들을 적절히 무효화 및 종결한다. 현재 활동을 완료하고 Ku 적응 또는 어떠한 다른 활동도 요구되지 않는 것에 응답하여, 제어기(100)는 유휴 상태(102)로 리턴한다.

[0078] Ku 공장 교정

[0079] 위의 특징 4에 관하여, 도 2 내지 3 및 7을 참조하여 Ku 적응모듈(34)은 CT 엔진(82)에 의해 제공되는 대략적인 튜닝으로 시작한다. CT 엔진(82)은 Ku 적응 모듈(34)로 도 3에서 도시되지만, 적어도 부분적으로 VCO(30) 내에 물리적으로 로케이팅될 수 있다.

[0080] 전송기(10)의 이용에 대한 모뎀으로부터의 요청에 응답하여, 제어기(100)는 PLL 리셋 신호 상에 펄스를 제공하고, CT 엔진(82)을 메모리(83)에 연결하도록 선택기 스위치(94)를 세팅한다. 이 펄스의 트레일링 에지에서, CT 리셋 신호가 하이 상태로부터 로우 상태로 도시된 바와 같이 상태들을 천이시킬 때 도 7에서 도시된 CT 엔진(82)이 개시한다. CT 엔진(82)은 PLL(12)가 로킹(lock)하는 주파수에 근접한 주파수를 갖는 신호를 출력하도록 VCO(30)를 유도하게 구성된다.

[0081] Ku 적응 모듈(34)이 최소 평균 제곱 알고리즘을 구현할 때, 모듈(34)은 Ku에 대한 초기 값을 이용한다. 초기 값은 VCO(30)에서 변조기 버랙터의 이득(K_mod)에 기초하여 CT 엔진(82)에 의해 공급된다. CT 엔진(82)은 다음에 따라 추정된 이득(K_mod)을 결정한다.

여기서 f₁, f₂는 인가된 전압들(V₁, V₂)에 각각 응답하여 VCO(30)에 의해 생성된 신호들의 주파수들이다. 도 7에서 도시된 CT 기간 동안, CT 엔진(82)은 VCO(30)에 2개의 테스트 전압들(V₁, V₂)을 제공하고 대응하는 주파수들(f₁, f₂)을 측정한다. CT 엔진(82)은 도 7에서 도시된 K_mod 계산 시간 동안 이득 K_mod를 계산한다. 이어서, CT 엔진(82)은 다음에 따라 추정된 초기 이득 값(Ku)을 계산한다:

여기서 f_ref는 PFD(도 2 참조)에 대한 기준 주파수(f_r) 입력이고, K_mod는 VCO(30)에서 변조기 버랙터의 추정된 이득이다.

[0082] 결정된 초기 Ku 값으로, Ku 적응이 시작할 수 있다. CT 엔진(82)은 초기 Ku 값이 결정되었다고 표시하도록 CT 완료 신호를 변경하여, 여기서 로우로부터 하이로 CT 완료 신호를 천이시킨다. Ku 적응 모듈(34), 특히 제어기(100)는 Ku 적응을 시작함으로써 이 표시에 응답할 수 있다.

[0083] Ku 공장 교정이 제거될 수 있다. 공장 교정 동안, Ku 적응은 각각의 대역의 최저 및 최고 채널에서 몇 밀리초 동안 실행되도록 세팅된다. 수렴된 Ku는 저장되고 각각의 채널에 대해 보간된다. 위의 매커니즘은 대략적인-튜닝(CT) 엔진(82)으로부터 K_mod 계산 결과들에 의해 대체될 수 있다. CT 엔진(82)으로부터 K_mod 계산 결과들은 각각의 동기화 이전에 초기 Ku를 추정하는데 이용될 수 있다.

[0084] 동작

[0085] 도 8을 참조하고, 추가로 도 1 내지 3을 참조하여, 원격통신 디바이스로부터의 데이터를 전송하기 위한 프로세스(150)는 도시된 스테이지들을 포함한다. 프로세스(150)는 단지 예이며 제한하지 않는다. 프로세스(150)는 예를 들어, 스테이지들을 부가, 제거, 재배열, 결합 및/또는 동시에 수행함으로써 변경될 수 있다. 예를 들어, 아래에서 논의되는 스테이지들(152 및 154)은 아래에서 논의되는 스테이지(156) 이후에 발생할 수 있다.

[0086] 스테이지(152)에서, 프로세스(150)는 무선 원격통신 디바이스의 전송기에서 입력 데이터 신호를 수신하는 것을 포함한다. 여기서 입력 데이터 신호는 디바이스(200)의 전송기(10)에 의해 수신된다. 입력 데이터 신호는 전송기(10) 외부의 소스로부터 또는 전송기(10) 내부의 소스로부터, 예를 들어, 한 시간에 모뎀으로부터 그리고 다른 시간에 동적 트레이닝 모듈(70)로부터 수신될 수 있다.

[0087] 스테이지(154)에서, 프로세스(150)는 전송기(10)의 제 1 및 제 2 부분들에 입력 데이터 신호의 제 1 및 제 2 부분들을 적용하는 것을 포함한다. 제 1 및 제 2 부분들은 제 1 및 제 2 출력 신호들을 출력하고, 이 신호들은 동일하지 않은 범위들 내의 주파수들을 갖는다. 예를 들어, 입력 데이터 신호가 고역-통과 경로(14) 및 저역-통과 경로(16)에 인가되고, 고역-통과 경로(14)는 저역-통과 경로(16)가 신호를 출력한 주파수 범위보다 더 높은 주파수 범위에 있는 신호를 출력한다. 주파수 범위들은 오버랩하지만, 대규모로 걸치지 않는데, 즉 상이한 하위 및 상위 단부들을 갖는다.

[0088] 스테이지(156)에서, 프로세스(150)는 제 1 출력 신호의 이득 값의 적응을 수행함으로써 트리거에 응답하는 것을 포함한다. 전송기(10), 예를 들어, 제어기(100)는 Ku 이득 교정을 개시함으로써 예컨대, GSM 시간 슬롯의 시작 이전에 트리거에 응답한다. 이득 적응이 도 9에 관하여 아래에서 보다 완전히 논의되지만, 디바이스의 제 2 컴포넌트에 의해 이용 가능한 디바이스의 다중-용도 부분을 통해 전송기의 제 2 부분으로부터 제 1 신호를 지향시키는 것을 포함하며, 디바이스의 제 2 컴포넌트는 전송기 이외의 다른 디바이스의 컴포넌트이다. 여기서, 제 1 및 제 2 신호들인 V_int 및 V_tune 신호들은 PLL(12)로부터 Ku 적응 모듈(34)로 지향되며, RX BBF(64) 및 ADC(66)는 수신기들(212) 중 적어도 하나에 의해 이용 가능한 다중-용도 디바이스들이다. 이득 적응은 추가로 디바이스의 다중-용도 부분에 의해 출력된 제 1 신호를 이용하여 이득 값을 결정하는 것을 포함한다. 이득 값은 위에서 논의된 바와 같이 에러 신호로서 ADC(66)에 의해 출력된 차이 신호를 이용하여 결정되며, 에러 신호는 제 1 및 제 2 신호들(V_int 및 V_tune)로부터 유도된다. 도 9에 관하여 아래에서 논의되는 바와 같이, 전송기(10)의 예에서, 스테이지(156) 동안 입력 데이터 신호는 동적 트레이닝 모듈(70)로부터의 트레이닝 신호인 반면에, 프로세스(150)의 다른 스테이지들 동안 입력 데이터 신호는 재샘플러(20)에 의해 모뎀으로부터 온다.

[0089] 스테이지(158)에서, 프로세스(150)는 제 1 출력 신호를 생성하기 위해 이득 값을 입력 데이터 신호의 제 1 부분으로 곱하는 것을 포함한다. 이득 값은 입력 데이터 신호의 제 1 부분의 임의의 프로세싱 이전에 또는 임의의 양의 프로세싱 이후에 입력 데이터 신호의 제 1 부분에 의해 곱해질 수 있다. 따라서, 입력 데이터 신호의 제 1 부분은 이 신호의 다양한 스테이지들, 예를 들어, DAC(38)에 의한 변환 이후, LPF(40)에 의한 필터링 이후 등을 지칭할 수 있다.

[0090] 스테이지(160)에서, 프로세스(150)는 전송 신호를 생성하기 위해 제 1 및 제 2 출력 신호들을 결합하는 것을 포함한다. 여기서 PLL(12)를 통해 고역-통과 경로(14) 및 저역-통과 경로(16)로부터의 신호들은 부가기(28)에 의해 결합된다.

[0091] 스테이지(162)에서, 프로세스(150)는 입력 데이터 신호에 대응하는 데이터를 전송하도록 전송 신호를 전송하는 것을 포함한다. 전송기(10)는 입력 데이터 신호에 포함된 데이터를 전송하기 위해 안테나들(210) 중 적어도 하나를 통해 전송 신호를 전송한다.

[0092] 도 9를 참조하고, 도 1 내지 4 및 도 6 내지 7을 추가로 참조하여, 이득 적응을 수행하는 프로세스(170)는 도시된 스테이지들을 포함한다. 프로세스(170)는 도 8에서 도시된 스테이지(156)에 대해 이용될 수 있다. 프로세스(170)는 단지 예이며 제한하지 않는다. 프로세스(170)는 예를 들어, 스테이지들을 부가하고, 제거하고, 재배열하고, 결합하고, 동시에 수행하고 및/또는 동시 대신 차례로 수행함으로써 변경될 수 있다.

[0093] 스테이지(172)에서, 초기 Ku 값은 CT 엔진(82)으로부터 메모리(83)로 로딩된다. 제어기(100)는 CT 엔진(82)을 메모리(83)에 연결하도록 스위치(94)를 세팅한다. 이 스테이지는 PLL(12)를 초기화하고, CT 엔진(82)을 리셋하고, 테스트 전압들을 제공하고 수학식 4에 따라 K_mod 값을 결정하고 수학식 5에 따라 초기 Ku 값을 결정하는 것을 포함한다. 초기 Ku 값이 CT 엔진(82)으로부터 메모리(83)로 로딩되면, 제어기(100)는 누산기(76)를 메모리(83)에 연결하도록 스위치(94)를 세팅한다.

[0094] 스테이지(174)에서, 바람직하게는, 스테이지(172)와 동시적으로, ADC(66), RX BBF(64) 및 스위치들(84, 86, 88, 90, 91, 92, 96)이 초기화된다. 제어기(100)는, 아직 폐쇄되지 않은 경우, 스위치들(84, 90, 91)을 폐쇄하고, 아직 개방되지 않은 경우 스위치들(86, 88, 92)을 개방하고, 동적 트레이닝 모듈(70)을 승산기들(36, 42)에 연결하도록 스위치(96)를 세팅한다. ADC(66) 및 RX BBF(64)는 바이어스 전압들 및 바이어스 전류들을 셋업함으로써 초기화된다. 예를 들어, 디지털 제어 신호들은 RX BBF(64)의 이득/대역폭 및 ADC(66)의 비트들의 수를 초기화하도록 송신된다.

[0095] 스테이지(176)에서, 이득 값 Ku이 반복되어야 하는지에 관한 질의가 이루어진다. 제어기(100)는 요구된 조건이 충족되는지, 예를 들어, 프로세스(170)가, 만족스럽거나 충분한 값으로 이득 Ku을 적응시키기 위해 미리 결정된 임계 시간보다 더 오래 수행되어서, 예를 들어, 에러 신호(ε)가 예를 들어, V_tune 또는 V_int의 약 3% 미만 또는 V_tune 또는 V_int의 1% 미만인 요구된 값을 갖게 되었다고 결정한다. 대안적으로, 제어기(100)는 에러 신호가 요구되는 값을 갖는지를 결정한다. 예를 들어, 요구되는 값은 전송기(10)가 GSM 요건들에 따른 위상 에러 및 에러 벡터 크기(EVM)와 같은 하나 또는 그 초과의 성능 기준들을 충족하게 할 수 있다. 제어기(100)가 Ku를 반복하지 않는 것으로 결정하는 경우, 프로세스(170)는 스테이지(184)로 진행되고, 제어기(100)가 Ku를 반복하는 것으로 결정되는 경우, 프로세스(170)는 스테이지(178)로 진행된다.

[0096] 스테이지(178)에서, 내부 트레이닝 데이터는 폐-루프 반복을 위해 이용된다. 제어기(100)는 동적 트레이닝 모듈(70)이 트레이닝 신호를 승산기들(36, 42, 74)에 제공하게 한다. 제어기(100)는 Ku 적응을 시작하기 위해 유휴 상태(102) 또는 대안적인 이용 상태(108)로부터 천이한다.

[0097] 스테이지(180)에서, 저역 통과 필터링된 전압(V_tune) 및 통합 전압(V_int)이 진행중인 방식으로 측정된다. 이 전압들은 에러 신호(ε)를 결정하기 위해 수신기의 빌려진 부분들 즉, RX BBF(64) 및 ADC(66)를 통과한다.

[0098] 스테이지(182)에서, 이득 값(Ku)이 에러 신호(ε)를 감소시키기 위해 변경/반복된다. 에러 신호(ε)의 DC 오프셋이 동적으로 보상되고, 트레이닝 신호가 동적으로 조정되고, 대역폭 상수(γ)가 동적으로 조정되고, 에러 신호, 트레이닝 신호 및 대역폭 상수가 수학식 3에 따라 이득 값(Ku)을 결정하기 위해 곱해지고 누산된다. 프로세스(170)는 이어서 스테이지(176)로 리턴한다.

[0099] 스테이지(184)에서, 제어기(100)는 이득 적응 모듈(34)로부터 PLL(12)을 연결해제하고, 모뎀 데이터를 전송기(10)에 연결하고, 적절히, 상태들을 변경하거나 RX BBF(64), ADC(66) 및 스위치들(86, 88, 90, 91, 92, 96)의 이전의 상태들 및 연결들을 복구한다. Ku 적응 완료와 더불어, 제어기(100)는 재샘플러(20)를 승산기들(36, 42)에 연결하도록 스위치(96)를 세팅한다. 제어기(100)는 또한 모듈(34)로부터 PLL(12), 특히 LPF(26)를 연결해제하도록 스위치들(84)을 개방한다. RX BBF(64) 및 ADC(66)의 어떠한 대안적인 이용도 요구되지 않는 경우(도 6의 상태(106) 참조), 스위치들(88, 90, 91, 92)의 연결들은 그대로(as is) 유지되고, 그렇지 않으면, 스위치들(86, 88, 92)이 폐쇄되고 스위치들(90, 91)이 개방되도록 변경될 수 있다. 메모리(83)가 승산기(36)에 여전히 연결되고, 이에 따라 부가기(28)로의 신호 입력을 밸런싱하기 위해 이득 값(Ku)을 승산기(36)에 계속 공급한다.

[00100] 다른 고려사항들

[00101] 컴퓨터 프로그램들(프로그램들, 소프트웨어, 소프트웨어 애플리케이션들 또는 코드로서 또한 알려짐)은 프로그래밍 가능한 프로세서를 위한 기계 명령들을 포함하고, 고-레벨 프로시저식 및/또는 객체-지향 프로그래밍 언어로, 및/또는 어셈블리/기계 언어로 구현될 수 있다. 본 명세서에서 이용된 바와 같이, 용어 "기계-판독 가능한 매체"는 기계-판독 가능한 신호로서 기계 명령들을 수신하는 비-일시적인 기계-판독 가능한 매체를 비롯해서, 프로그래밍 가능한 프로세서에 기계 명령들 및/또는 데이터를 제공하는데 이용되는 임의의 비-일시적인 컴퓨터 프로그램 물건, 장치 및/또는 디바이스(예를 들어, 자기 디스크들, 광학 디스크들, 메모리, PLD(Programmable Logic Devices))를 지칭한다.

[00102] 메모리는 프로세싱 유닛 내에, 또는 프로세싱 유닛 외부에 구현될 수 있다. 본 명세서에서 이용된 바와 같이, "메모리"란 용어는 임의의 타입의 장기, 단기, 휘발성, 비휘발성, 또는 다른 메모리를 지칭하며, 임의의 특정한 타입의 메모리 또는 임의의 특정한 수의 메모리들 또는 메모리가 저장되는 매체의 타입으로 제한되지 않는다.

[00103] 펌웨어 및/또는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독 가능한 매체 상의 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 예들은 데이터 구조로 인코딩된 컴퓨터-판독 가능한 매체들 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능한 매체들을 포함한다. 컴퓨터-판독 가능한 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독 가능한 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지, 반도체 스토리지, 또는 다른 스토리지 디바이스들 또는 컴퓨터에 의해 액세스될 수 있는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있고; 여기에서 사용되는 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(CD: compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 플로피 디스크(floppy disk) 및 블루-레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 자기적으로 데이터를 재생성하는 반면에 디스크(disc)들은 레이저들을 통해 데이터를 광학적으로 재생성한다. 이들의 결합들 또한 컴퓨터-판독 가능한 매체들의 범위 내에 포함되어야 한다.

[00104] 컴퓨터-판독 가능한 매체 상의 저장 외에도, 명령들 및/또는 데이터는 통신 장치에 포함되는 전송 매체들 상의 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는 명령들 및 데이터를 나타내는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 또는 그 초과의 프로세싱 유닛들이 청구항들에서 약술되는 기능들을 구현하게 하도록 구성된다. 즉, 통신 장치는 개시된 기능들을 수행하기 위한 정보를 나타내는 신호들을 갖는 전송 매체들을 포함한다. 제 1 시간에, 통신 장치에 포함되는 전송 매체들은 개시된 기능들을 수행하기 위한 정보의 제 1 부분을 포함할 수 있는 반면에, 제 2 시간에, 통신 장치에 포함되는 전송 매체는 개시된 기능들을 수행하기 위한 정보의 제 2 부분을 포함할 수 있다.

[00105] 특정한 실시예들이 본 명세서에서 상세히 개시되었지만, 이는 단지 예시 목적을 위한 예로서 이루어지며, 이어지는 첨부된 청구항들의 범위에 관해 제한하도록 의도되진 않는다. 특히, 다양한 교체들, 변경들 및 변형들이 청구항들에서 정의된 바와 같은 본 발명의 사상 및 범위로부터 벗어남 없이 이루어질 수 있다는 것이 고려된다. 다른 양상들, 이점들 및 변형들이 이어지는 청구항들의 범위 내에 있는 것으로 고려된다. 제시된 청구항들은 본 명세서에서 개시된 실시예들 및 특징들을 대표한다. 다른 청구되지 않은 실시예들 및 특징들이 또한 고려된다. 이에 따라 다른 실시예들은 이어지는 청구항들의 범위 내에 있다.

[00106] 또한, 본 명세서에서 이용된 바와 같이, "커플링된"은 간접적으로 커플링되거나 직접적으로 커플링되는 것을 의미한다. 예를 들어, 도 2에서 VCO(30)는 승산기(36)에 커플링되며, 이 예에서 간접적으로 커플링된다.

[00107] 또한, 신호는 프로세싱의 상이한 스테이지들에서 동일한 명칭에 의해 지칭될 수 있다. 따라서, 예를 들어, 신호는 전송기(10) 내의 상이한 지점들에서, 예를 들어, 고역-통과 경로(14)의 상이한 지점들에서, 저역-통과 경로(16)의 상이한 지점들에서, 또는 이득 적응 모듈(34)의 상이한 지점들에서 동일한 명칭에 의해 지칭될 수 있다.

Claims (41)

1. 무선 디바이스로서,
   안테나; 및
   상기 안테나에 커플링되고 2-지점 변조(two-point modulation)를 위해 구성되는 극-변조 전송기(polar-modulation transmitter)
   를 포함하고,
   상기 전송기는,
   데이터 입력;
   상기 데이터 입력에 커플링되는 승산기, 및 상기 승산기에 커플링되고 상기 승산기에 이득 값을 제공하도록 구성된 전압-제어식 발진기 이득 적응 모듈(voltage-controlled oscillator gain adaptation module)를 포함하는 제 1 신호 경로; 및
   상기 데이터 입력에 커플링되고 상기 제 1 신호 경로에 커플링되는 전압-제어식 발진기(VCO)를 포함하는 아날로그 위상-동기 루프(PLL)를 포함하는 제 2 신호 경로를 포함하는,
   무선 디바이스.
2. 제 1 항에 있어서,
   사전-증폭기 및 아날로그-디지털 변환기(ADC)를 포함하는 적어도 하나의 수신기
   를 더 포함하고,
   상기 이득 적응 모듈은 상기 사전-증폭기 및 상기 ADC를 포함하는,
   무선 디바이스.
3. 제 2 항에 있어서,
   상기 적어도 하나의 수신기는,
   1차 수신기, 다이버시티 수신기 및 피드백 수신기를 포함하고,
   상기 이득 적응 모듈은 선택된 수신기의 유휴 시간 동안 상기 적어도 하나의 수신기의 선택된 수신기의 사전-증폭기 및 ADC를 이용하도록 구성되는,
   무선 디바이스.
4. 제 1 항에 있어서,
   상기 PLL은 저역-통과 필터(LPF)를 포함하고, 사전-증폭기는 상기 LPF의 0에 커플링되는 제 1 입력 및 상기 LPF의 최초 극 내지 마지막 극 중 임의의 하나의 극에 커플링되는 제 2 입력을 갖는,
   무선 디바이스.
5. 제 4 항에 있어서,
   상기 사전-증폭기는 ADC에 송신된 신호의 DC 컴포넌트를 제거하기 위해 제 1 입력에 의해 수신되는 신호와 상기 제 2 입력에 의해 수신되는 신호 간의 차이를 결정하도록 구성되는,
   무선 디바이스.
6. 제 4 항에 있어서,
   상기 LPF는,
   패시브 저항-용량성 래더(passive resistive-capacitive ladder), 또는 동일한 수의 극들 및 0들을 갖는 액티브 필터를 포함하고, 제 2 또는 더 높은 극은 상기 LPF의 최종 극이 되는,
   무선 디바이스.
7. 제 1 항에 있어서,
   상기 승산기에 선택적으로 커플링되고 개방-루프 방식으로 조정 가능한 이득 값에 대한 초기 값을 제공하도록 구성되는 대략적-튜닝 엔진(coarse-tune engine)
   을 더 포함하는,
   무선 디바이스.
8. 제 1 항에 있어서,
   상기 이득 적응 모듈은,
   상기 데이터 입력에 제공된 데이터의 동적 단계를 제공하는 것;
   상기 데이터 입력에서 수신된 데이터 신호에 동적 대역폭 조정을 제공하는 것; 또는
   상기 데이터 입력에서 수신된 데이터 신호로 곱해지는 신호의 출력의 직류(DC) 오프셋을 동적으로 조정하는 것
   중 적어도 하나를 하도록 구성되는 동적 조정 모듈을 포함하는,
   무선 디바이스.
9. 무선 원격통신 디바이스로부터 데이터를 전송하는 방법으로서,
   상기 디바이스의 전송기에서 입력 데이터 신호를 수신하는 단계 ― 상기 전송기는 상기 디바이스의 제 1 컴포넌트임 ― ;
   상기 입력 데이터 신호의 제 1 및 제 2 부분들을, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용하는 단계;
   상기 제 1 출력 신호에 대한 이득 값의 적응(adaptation)을 수행함으로써 트리거(trigger)에 응답하는 단계;
   전송 신호를 생성하도록 상기 제 1 및 제 2 출력 신호들을 결합하는 단계; 및
   데이터를 전송하도록 상기 전송 신호를 전송하는 단계
   를 포함하고,
   상기 적응은,
   상기 디바이스의 제 2 컴포넌트에 의해 이용 가능한 상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계 ― 상기 디바이스의 제 2 컴포넌트는 상기 전송기 이외의 다른 디바이스의 컴포넌트임 ― ;
   상기 디바이스의 다중-용도 부분에 의해 출력된 상기 제 1 신호를 이용하여 상기 이득 값을 결정하는 단계; 및
   상기 제 1 출력 신호를 생성하도록 상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하는 단계를 포함하는,
   무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
10. 제 9 항에 있어서,
    상기 지향하는 단계는 상기 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 상기 제 1 신호를 지향하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
11. 제 9 항에 있어서,
    상기 지향하는 단계는,
    상기 제 2 컴포넌트의 부분을 통해 상기 전송기의 제 2 부분으로부터 제 2 신호를 지향하는 단계를 더 포함하고,
    상기 제 1 신호를 이용하는 것은 상기 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 것을 포함하고, 상기 이득 값을 결정하는 단계는 상기 차이를 감소시키도록 상기 이득 값을 반복(iterate)하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
12. 제 11 항에 있어서,
    직류 오프셋(direct current offset)을 상기 차이에 적용하는 단계
    를 더 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
13. 제 12 항에 있어서,
    상기 직류 오프셋을 적용하는 단계는 상이한 시간들에 상이한 직류 오프셋들을 적용하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
14. 제 11 항에 있어서,
    상기 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하는 단계; 및
    상기 차이를 상기 트레이닝 신호 및 상수와 곱하는 단계
    를 더 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
15. 제 14 항에 있어서,
    시간에 걸쳐서 상기 트레이닝 신호의 기간 및 상기 상수의 값 둘 다를 변동시키는 단계
    를 더 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
16. 제 9 항에 있어서,
    상기 지향하는 단계는,
    상기 전송기의 제 1 부분에 상기 디바이스의 다중-용도 부분을 연결하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
17. 제 9 항에 있어서,
    상기 제 1 주파수 범위가 상기 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 상기 전송기의 제 1 및 제 2 부분들에 의해 상기 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하는 단계
    를 더 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
18. 제 9 항에 있어서,
    상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계는 상기 디바이스의 제 2 컴포넌트의 유휴 시간 동안 상기 디바이스의 다중-용도 부분을 통해 상기 제 1 신호를 지향하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
19. 제 9 항에 있어서,
    상기 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 상기 이득 값을 적응된 이득 값까지 반복하는 단계; 및
    상기 적응된 이득 값을 저장하는 단계
    를 더 포함하고,
    상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하는 단계는, 상기 적응된 이득 값이 결정되면 상기 적응된 이득 값을 곱하는 단계를 포함하는,
    무선 원격통신 디바이스로부터 데이터를 전송하는 방법.
20. 무선 디바이스로서,
    상기 디바이스의 전송기에서 입력 데이터 신호를 수신하기 위한 수단 ― 상기 전송기는 상기 디바이스의 제 1 컴포넌트임 ― ;
    상기 입력 데이터 신호의 제 1 및 제 2 부분들을, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용하기 위한 수단;
    트리거(trigger)에 응답하여 상기 제 1 출력 신호에 대한 이득 값의 적응을 수행하기 위한 수단에 의해 트리거에 응답하기 위한 수단;
    전송 신호를 생성하도록 상기 제 1 및 제 2 출력 신호들을 결합하기 위한 수단; 및
    데이터를 전송하도록 상기 전송 신호를 전송하기 위한 수단
    을 포함하고,
    상기 적응을 수행하기 위한 수단은,
    상기 디바이스의 제 2 컴포넌트에 의해 이용 가능한 상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하기 위한 수단 ― 상기 디바이스의 제 2 컴포넌트는 상기 전송기 이외의 다른 디바이스의 컴포넌트임 ― ;
    상기 디바이스의 다중-용도 부분에 의해 출력된 상기 제 1 신호를 이용하여 상기 이득 값을 결정하기 위한 수단; 및
    상기 제 1 출력 신호를 생성하도록 상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하기 위한 수단을 포함하는,
    무선 디바이스.
21. 제 20 항에 있어서,
    상기 지향하기 위한 수단은 상기 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 상기 제 1 신호를 지향하기 위한 수단을 포함하는,
    무선 디바이스.
22. 제 20 항에 있어서,
    상기 지향하기 위한 수단은,
    상기 제 2 컴포넌트의 부분을 통해 상기 전송기의 제 2 부분으로부터 제 2 신호를 지향하기 위한 수단
    을 더 포함하고,
    상기 제 1 신호를 이용하는 것은 상기 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 것을 포함하고, 상기 이득 값을 결정하기 위한 수단은 상기 차이를 감소시키도록 상기 이득 값을 반복하기 위한 수단을 포함하는,
    무선 디바이스.
23. 제 22 항에 있어서,
    직류 오프셋(direct current offset)을 상기 차이에 적용하기 위한 수단
    을 더 포함하는,
    무선 디바이스.
24. 제 23 항에 있어서,
    상기 직류 오프셋을 적용하기 위한 수단은 상이한 시간들에 상이한 직류 오프셋들을 적용하기 위한 수단을 포함하는,
    무선 디바이스.
25. 제 22 항에 있어서,
    상기 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하기 위한 수단; 및
    상기 차이를 상기 트레이닝 신호 및 상수와 곱하기 위한 수단
    을 더 포함하는,
    무선 디바이스.
26. 제 25 항에 있어서,
    시간에 걸쳐서 상기 트레이닝 신호의 기간 및 상기 상수의 값 둘 다를 변동시키기 위한 수단
    을 더 포함하는,
    무선 디바이스.
27. 제 20 항에 있어서,
    상기 지향하기 위한 수단은,
    상기 전송기의 제 1 부분에 상기 디바이스의 다중-용도 부분을 연결하기 위한 수단을 포함하는,
    무선 디바이스.
28. 제 20 항에 있어서,
    상기 제 1 주파수 범위가 상기 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 상기 전송기의 제 1 및 제 2 부분들에 의해 상기 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하기 위한 수단
    을 더 포함하는,
    무선 디바이스.
29. 제 20 항에 있어서,
    상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하기 위한 수단은 상기 디바이스의 제 2 컴포넌트의 유휴 시간 동안 상기 디바이스의 다중-용도 부분을 통해 상기 제 1 신호를 지향하기 위한 수단을 포함하는,
    무선 디바이스.
30. 제 20 항에 있어서,
    상기 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 상기 이득 값을 적응된 이득 값까지 반복하기 위한 수단; 및
    상기 적응된 이득 값을 저장하기 위한 수단
    을 더 포함하고,
    상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하기 위한 수단은, 상기 적응된 이득 값이 결정되면 상기 적응된 이득 값을 곱하기 위한 수단을 포함하는,
    무선 디바이스.
31. 프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체로서,
    상기 프로세서-판독 가능한 명령들은, 프로세서로 하여금,
    무선 디바이스의 전송기에서 수신된 입력 데이터 신호의 제 1 및 제 2 부분들이, 동일하지 않은 제 1 및 제 2 주파수 범위들 내의 주파수들을 갖는 제 1 및 제 2 출력 신호들을 출력하는 전송기의 제 1 및 제 2 부분들에 적용되게 하고 ― 상기 전송기는 상기 디바이스의 제 1 컴포넌트임 ― ;
    상기 제 1 출력 신호에 대한 이득 값의 적응(adaptation)을 수행함으로써 트리거(trigger)에 응답하게 하고;
    전송 신호를 생성하도록 상기 제 1 및 제 2 출력 신호들을 결합하게 하고; 및
    데이터를 전송하도록 상기 전송 신호를 전송하게 하도록 구성되고,
    상기 적응은,
    상기 디바이스의 제 2 컴포넌트에 의해 이용 가능한 상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계 ― 상기 디바이스의 제 2 컴포넌트는 상기 전송기 이외의 다른 디바이스의 컴포넌트임 ― ;
    상기 디바이스의 다중-용도 부분에 의해 출력된 상기 제 1 신호를 이용하여 상기 이득 값을 결정하는 단계; 및
    상기 제 1 출력 신호를 생성하도록 상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하는 단계를 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
32. 제 31 항에 있어서,
    상기 지향하는 단계는 상기 디바이스의 수신기의 필터 및 아날로그-디지털 변환기를 통해 상기 제 1 신호를 지향하는 단계를 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
33. 제 31 항에 있어서,
    상기 지향하는 단계는,
    상기 제 2 컴포넌트의 부분을 통해 상기 전송기의 제 2 부분으로부터 제 2 신호를 지향하는 단계를 더 포함하고,
    상기 제 1 신호를 이용하는 것은 상기 전송기의 제 2 부분으로부터의 제 1 및 제 2 신호들의 차이를 구하는 것을 포함하고, 상기 이득 값을 결정하는 단계는 상기 차이를 감소시키도록 상기 이득 값을 반복하는 단계를 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
34. 제 33 항에 있어서,
    상기 프로세서로 하여금 직류 오프셋(direct current offset)을 상기 차이에 적용하게 하도록 구성된 명령들
    을 더 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
35. 제 34 항에 있어서,
    상기 프로세서로 하여금 상기 직류 오프셋을 적용하게 하도록 구성된 명령들은,
    상기 프로세서로 하여금 상이한 시간들에 상이한 직류 오프셋들을 적용하게 하도록 구성되는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
36. 제 33 항에 있어서,
    상기 프로세서로 하여금,
    상기 입력 데이터 신호로서 트레이닝 신호(training signal)를 제공하게 하고; 및
    상기 차이를 상기 트레이닝 신호 및 상수와 곱하게 하도록 구성된 명령들
    을 더 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
37. 제 36 항에 있어서,
    상기 프로세서로 하여금 시간에 걸쳐서 상기 트레이닝 신호의 기간 및 상기 상수의 값 둘 다를 변동시키게 하도록 구성된 명령들
    을 더 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
38. 제 31 항에 있어서,
    상기 지향하는 단계는,
    상기 전송기의 제 1 부분에 상기 디바이스의 다중-용도 부분을 연결하는 단계를 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
39. 제 31 항에 있어서,
    상기 프로세서로 하여금 상기 제 1 주파수 범위가 상기 제 2 주파수 범위보다 더 높은 주파수들을 포함하도록 상기 전송기의 제 1 및 제 2 부분들에 의해 상기 입력 데이터 신호의 제 1 및 제 2 부분들을 주파수 필터링하게 하도록 구성된 명령들
    을 더 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
40. 제 31 항에 있어서,
    상기 디바이스의 다중-용도 부분을 통해 상기 전송기의 제 2 부분으로부터 제 1 신호를 지향하는 단계는 상기 디바이스의 제 2 컴포넌트의 유휴 시간 동안 상기 디바이스의 다중-용도 부분을 통해 상기 제 1 신호를 지향하는 단계를 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.
41. 제 31 항에 있어서,
    상기 프로세서로 하여금,
    상기 제 1 및 제 2 출력 신호들이 요구되는 특성을 갖도록 상기 이득 값을 적응된 이득 값까지 반복하게 하고; 및
    상기 적응된 이득 값을 저장하게 하도록 구성된 명령들
    을 더 포함하고,
    상기 프로세서로 하여금 상기 입력 데이터 신호의 제 1 부분과 상기 이득 값을 곱하게 하도록 구성된 명령들은, 상기 프로세서로 하여금 상기 적응된 이득 값이 결정되면 상기 적응된 이득 값을 곱하게 하도록 구성된 명령들을 포함하는,
    프로세서-판독 가능한 명령들을 포함하는 프로세서-판독 가능한 저장 매체.

Images