KR20150045490A - 시스템 클럭을 생성하기 위한 시스템 및 온도 구배 검출 시스템 - Google Patents
시스템 클럭을 생성하기 위한 시스템 및 온도 구배 검출 시스템 Download PDFInfo
- Publication number
- KR20150045490A KR20150045490A KR1020157006966A KR20157006966A KR20150045490A KR 20150045490 A KR20150045490 A KR 20150045490A KR 1020157006966 A KR1020157006966 A KR 1020157006966A KR 20157006966 A KR20157006966 A KR 20157006966A KR 20150045490 A KR20150045490 A KR 20150045490A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- temperature
- mode
- generating
- oscillator
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title description 6
- 230000008859 change Effects 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000001419 dependent effect Effects 0.000 claims description 5
- 238000012937 correction Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000010259 detection of temperature stimulus Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
제 1 클럭 신호를 발생시키도록 구성되는 국부 발진기; 국부 발진기를 포함하는 영역에서, 임계값보다 큰 온도 변경을 검출하도록 구성되는 온도 검출기; 제 2 클럭 신호를 획득하도록 구성되는 획득 모듈; 온도 검출기가 임계값보다 큰 온도 변경을 검출하지 않는 정규 모드에서는 제 1 클럭 신호를 이용하여 제 1 방식으로, 그리고 온도 검출기가 임계값보다 큰 온도 변경을 검출하는 역 홀드-오버 모드에서는 제 2 클럭 신호를 이용하여 제 1 방식과는 상이한 제 2 방식으로, 시스템 클럭 신호를 발생시키도록 구성되는 클럭 발생기를 포함하는 시스템 클럭 신호를 생성하기 위한 시스템이 개시된다.
Description
본 발명의 실시예들은 시스템 클럭을 생성하기 위한 시스템들 및 방법들의 분야에 관한 것이다. 본 발명의 추가적인 실시예들은 온도 구배 검출 시스템들 및 방법들의 분야에 관한 것이다.
예를 들어, 전기통신 네트워크와 같은 타이밍 의존적 시스템 또는 네트워크에서 시간 동기화 또는 클럭 분산은 통상적으로, 예를 들어, ITU-T 추천들 G.803, G.812, G.813, G.823, G.824, G.8262 및/또는 많은 다른 것들에서 특정된 바와 같이, 주파수 안정도에 대해 매우 엄격한 규격들에 종속된다. (전기통신) 네트워크의 노드들은 종종 외부의 네트워크 전반에 걸친 기준으로부터 타이밍 정보를 수신한다. 이것은, 매우 안정된 주파수를 갖는 전용 클럭 신호일 수 있거나 또는 착신 데이터 통신 링크들로부터 추출된 데이터 클럭일 수 있다. 이러한 클럭 정보는 국부적 기준 발진기로부터의 출력 클럭 신호와 비교되어, 이러한 국부적 기준 발진기의 에러-오프셋이 결정된다. 그 다음, 결정된 에러-오프셋에 의해 정정된 국부적 기준 클럭 신호는, 송신된 통신 링크들에 의해 요구되는 원하는 주파수들을 발생시키기 위해 그리고 외부 기준 클럭 신호의 실패 기간들 동안 시스템 클럭 신호를 유지하기 위해(홀드-오버) 이용된다. 이러한 메커니즘은, 시스템 클럭의 주파수 안정도가, 외부 기준 클럭 신호의 존재시에도, 자신의 국부 발진기의 주파수 안정도에 긴밀하게 결합된 것을 의미한다. 그러나, 통상적으로 이용되는 국부 발진기의 출력 주파수는 통상적으로 온도 변화들에 민감하여, 요구되는 안정도를 위협한다. 온도 변화들에 다소 민감하지 않은 루비듐 또는 원자 클럭들과 같은 발진기들이 존재하지만, 이러한 클럭들은 일반적으로, 예를 들어, 통신 네트워크들의 노드들에서 이용되기에는 너무 고가이고 그리고/또는 크기가 너무 크다.
본 발명의 실시예들의 목적은, 종래 기술의 시스템들에서보다 안정되고 온도 변화들에 대응할 수 있는 시스템 클럭을 발생시키기 위한 시스템을 제공하는 것이다.
본 발명의 실시예들에 따르면, 시스템은 국부 발진기, 획득 모듈, 온도 검출기 및 클럭 발생기를 포함한다. 국부 발진기는 제 1 클럭 신호를 발생시키도록 구성된다. 획득 모듈은 제 2 클럭 신호를 획득하도록 구성된다. 온도 검출기는, 국부 발진기를 포함하는 영역에서 임계값(critical value)보다 큰 온도 변경을 검출하도록 구성된다. 클럭 발생기는, 온도 검출기가 임계값보다 큰 온도 변경을 검출하지 않는 정규 모드에서는 제 1 클럭 신호를 이용하여 제 1 방식으로, 그리고 온도 검출기가 임계값보다 큰 온도 변경을 검출한 후의 역 홀드-오버 모드에서는 제 2 클럭 신호를 이용하여 제 1 방식과는 상이한 제 2 방식으로 시스템 클럭 신호를 발생시키도록 구성된다.
획득 모듈은, 시스템에서 수신되는 적어도 하나의 외부 신호로부터 제 2 클럭 신호를 추출하도록 구성되는 추출기일 수 있지만, 또한, 예를 들어, 온도 변경에 의해 영향받지 않는, 시스템 근처의 영역으로부터 제 2 클럭 신호를 수신하기 위한 모듈일 수 있다.
이러한 실시예들을 이용하면, 너무 급격한 온도 변경들의 존재시에도, 시스템 클럭 신호의 결과적 정확도가, 선택된 외부 기준 클럭에 의해 정의되는 공칭 주파수의 정확도로부터 허용된 공차를 넘어 벗어나는 것이 회피될 수 있어서, 시스템은 요구된 규격들, 특히, 예를 들어, 시간 준수 또는 무선 통신들의 코어 네트워크들 상으로의 백홀 적용들에 관한 ITU-T 추천들과 관련된 규격들에 부합할 수 있다.
본 발명의 실시예들은, 다루어져야 할 2개의 문제점들, 즉, 시스템의 타이밍 관련 부분들에서 온도 구배들의 적시의 검출; 및 시스템의 타이밍 관련 부분들에서 보상될 수 없는 이러한 온도 구배들에 대한 적절한 반응이 존재한다는 직관에 기초한다.
국부 발진기는 오븐 제어 수정 발진기(OCXO), 온도 보상 수정 발진기(TCXO) 또는 임의의 다른 적절한 발진기일 수 있다. 오븐 제어 발진기 또는 온도 수정 발진기는 시스템의 요구된 안정도에 따라, 국부적 기준 발진기로서 향상된 열 관성을 갖는다. 이러한 OCXO 및 TCXO는, 환경적 온도가 변하는 비율이, 예를 들어, 분 당 1℃ 미만으로 낮으면 넓은 온도 범위에 걸쳐 정확하고 안정된 주파수 출력들을 제공한다. 그러나, 몇몇 오류 조건들에서, 예를 들어, 팬 트레이(fan tray)의 팬 실패 또는 교체의 경우 또는 외부 유닛들에서, 분 당 1℃보다 훨씬 더 급격한 온도 구배가 발생할 수 있다. 전기통신 장비를 포함하는 캐비넷의 문을 개방하는 것은 더 높은 온도 구배들의 다른 원인일 수 있다. 본 발명의 실시예들에서, 급격한 온도 구배들에 의한 문제점들은, 이러한 구배가 검출되는 경우 역 홀드-오버 모드로 스위칭함으로써 회피된다.
바람직한 실시예에 따르면, 국부 발진기는 제 1 온도 의존성을 갖는 제 1 주파수로 제 1 클럭 신호를 발생시키도록 구성되고, 온도 검출기는, 제 1 온도 의존성보다 현저하게 더 높은 제 2 온도 의존성을 갖는 제 2 주파수로 추가적 클럭 신호를 발생시키도록 적응되는 추가적 국부 발진기를 포함한다. 그 다음, 온도 검출기는, 임계값보다 큰 온도 변경을 검출하기 위해, 제 1 클럭 신호를 추가적 클럭 신호와 비교하기 위한 비교기를 더 포함할 수 있다. 비교기는 바람직하게는 위상 비교기이다. 추가적 국부 발진기는, 예를 들어, 저렴한 수정 발진기와 같은, 국부 발진기에 비해 더 낮은 열 관성을 갖는 발진기일 수 있다.
바람직한 실시예에 따르면, 클럭 발생기는, 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 제 1 클럭 신호, 및 마스터 클럭 신호에 적용될 에러-오프셋 값을 결정하기 위한 제 3 클럭 신호를 이용하여 제 1 방식으로 시스템 클럭 신호를 발생시키도록 구성된다. 제 3 클럭 신호는 제 2 클럭 신호와 동일할 수 있고, 통상적으로, 시스템에서 수신되는 적어도 하나의 외부 신호로부터 제 3 클럭 신호를 추출하도록 구성되는 추출기를 제공함으로써 획득된다. 그 다음, 클럭 발생기는 바람직하게는, 정규 모드로부터 역 홀드-오버 모드로 스위칭하는 경우 에러-오프셋 값을 저장하고, 역 홀드-오버 모드로부터 정규 모드로 역으로 스위칭하는 경우 시스템 클럭 신호를 발생시키기 위해 이러한 저장된 에러 오프셋 값을 이용하도록 구성된다.
본 발명의 실시예에 따르면, 앞서 설명된 수단 또는 온도 변경들을 검출하기 위한 다른 수단에 의해 검출될 수 있고 어느 경우이든 국부 발진기의 단기 정확도에 영향을 미치는 높은 온도 구배에 대한 보호는, 앞서 논의된 바와 같이 에러-오프셋 값들에 의해 정정된 제 1 클럭 신호 대신에, 최상의 외부 기준으로부터 직접 추출된 제 2 클럭 신호를 일시적으로 이용하는 것이다. 짧은 시간 기간 동안 국부 발진기가 이용되지 않지만, 시스템 클럭을 발생시키기 위해 외부 기준들 중 하나가 직접 이용되는 이러한 조건은, 역 홀드-오버 모드에 대응한다.
클럭 발생기는, 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 중간적 클럭 신호, 및 마스터 클럭 신호에 적용될 에러-오프셋 값을 결정하기 위한 제 2 또는 제 3 클럭 신호를 이용하여 시스템 클럭 신호를 발생시키는 디지털 PLL을 포함할 수 있고, 여기서, 중간적 클럭 신호는, 클럭 발생기가 정규 모드에서 동작하는지 또는 역 홀드-오버 모드에서 동작하는지 여부에 따라, 제 1 방식 또는 제 2 방식으로 발생된다. 이러한 실시예의 예는 도 3에 개시된다.
클럭 발생기는 멀티플렉서와 직렬인 PLL을 포함할 수 있고, 이들은 추출기의 출력과 디지털 PLL의 마스터 클럭 입력 사이에 커플링된다. 멀티플렉서는 바람직하게는, 국부 발진기에 커플링된 제 1 입력 및 PLL의 출력에 커플링된 제 2 입력을 갖고, 정규 모드에서는 제 1 입력을 선택하고 역 홀드-오버 모드에서는 제 2 입력을 선택하도록 구성된다. PLL에는 바람직하게는 피드백 분배기를 갖는 피드백 루프가 제공되고, 상기 피드백 루프는, 정규 모드에서 PLL의 출력과 제 1 클럭 신호 사이의 위상 차에 의존하는 분배기 값을 갖도록 적응되고, 상기 피드백 루프는, 정규 모드로부터 역 홀드-오버 모드로 스위칭하는 경우 상기 분배기 값을 일정하게 유지하도록 추가로 적응된다.
대안적인 실시예에 따르면, 클럭 발생기는, 제 1 방식으로 발생되는 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 제 1 클럭 신호, 및 마스터 클럭 신호에 적용될 에러-오프셋 값을 결정하기 위한 제 2 클럭 신호를 이용하여 제 1 방식으로 시스템 클럭 신호를 발생시키는 디지털 PLL; 및 제 1 및 제 2 방식으로 발생된 시스템 클럭 신호 사이에서 스위칭하는 스위치-오버 모듈을 포함한다. 이러한 실시예의 예는 도 2에 도시된다. 스위치-오버 모듈은 PLL을 포함하는 히트리스(hitless) 스위치-오버 모듈일 수 있다.
시스템은, 최상의 기준을 발견하고 선택하기 위해, 각각의 기준의 품질 및 유효성을 결정하기 위해 자신의 외부 기준들을 일정하게 모니터링하고 있는 내부 클럭 동기화 서브-시스템을 포함할 수 있다. 이것은, 다른 수단들 중에서도, 외부 기준의 주파수 안정도를 모니터링하는 것에 기초할 수 있다.
본 발명의 다른 양상에 따르면, 제 1 발진기를 포함하는 환경에서 온도 변경을 검출하기 위한 시스템이 제공된다. 시스템은, 온도의 함수로 변하는 제 1 주파수를 갖는 제 1 클럭 신호를 발생시키도록 구성되는 제 1 발진기, 및 제 1 주파수에 비해 온도에서 더 빨리 변하는 제 2 주파수를 갖는 제 2 클럭 신호를 발생시키도록 적응된 제 2 발진기를 포함한다. 추가로, 시스템은 온도 변경을 검출하기 위해, 제 1 클럭 신호를 제 2 클럭 신호와 비교하기 위한 비교기를 포함한다. 제 1 발진기는, 예를 들어, 오븐 제어 수정 발진기 또는 온도 보상 수정 발진기일 수 있다. 비교기는 바람직하게는 위상 비교기이다. 제 2 발진기는 제 1 발진기에 비해 더 낮은 열 관성을 갖는 발진기일 수 있고, 예를 들어, 어떠한 온도 보상도 없는 저렴한 수정 발진기일 수 있다.
본 발명의 실시예에 따르면, 갑작스런 급격한 온도 구배들은, 내부 타이밍 서브-시스템의 심장부를 형성하는 더 강건하고 온도에 덜 민감한 정규의 제 1 발진기 이외에 매우 저렴하고 전혀 온도 보상없는 제 2 발진기를 이용하여 검출되고, 외부 기준 클럭 신호에 의해 정정될 수 있다. TCXO(Temperature Compensated Crystal Oscillator) 또는 OCXO(Oven Controlled Crystal Oscillator)가 낮은 온도 감도를 갖는 제 1 발진기로서 통상적으로 이용된다. 이러한 매우 저렴한 제 2 발진기는, 정규의 제 1 발진기가 반응하기 전에, 온도 변경들에 대해 매우 신속하게 반응할 것이다. 두 발진기들의 출력 신호를 비교하는 것은, 온도 변경이 정규의 제 1 발진기에 영향을 미치는 것을 시작하기 전에 이러한 온도 변경들을 검출하고 시그널링하는 것을 허용할 것이다.
첨부한 도면들은, 본 발명의 시스템들 및 방법들의 현재 선호되는 비제한적인 예시적 실시예들을 도시하기 위해 이용된다. 첨부된 도면들과 관련하여 판독되는 경우, 본 발명의 특징들 및 목적들의 상기 이점들 및 다른 이점들은 더 명백해질 것이고, 본 발명은 다음의 상세한 설명으로부터 더 양호하게 이해될 것이다.
도 1은, 본 발명의 시스템의 제 1 실시예를 개략적으로 도시한다.
도 2는, 본 발명의 시스템의 제 2 실시예의 개략도이다.
도 3은, 본 발명의 시스템의 제 3 실시예의 개략도이다.
도 1은, 본 발명의 시스템의 제 1 실시예를 개략적으로 도시한다.
도 2는, 본 발명의 시스템의 제 2 실시예의 개략도이다.
도 3은, 본 발명의 시스템의 제 3 실시예의 개략도이다.
도 1은, 본 발명에 따른 시스템 클럭 신호를 생성하기 위한 시스템(100)의 실시예를 도시한다. 시스템(100)은, 제 1 클럭 신호(111)를 발생시키도록 구성되는 국부 발진기(110)를 포함한다. 국부 발진기는, 예를 들어, 오븐 제어 수정 발진기 또는 온도 보상 수정 발진기이다. 추가로, 시스템은, 제 2 클럭 신호(121)를 획득하도록 구성되는 획득 모듈(120)을 포함한다. 또한, 시스템(100)에서 수신되는 적어도 하나의 외부 신호(122)로부터 제 3 클럭 신호(181)를 추출하기 위한 추출기(180)가 제공된다. 제 2 클럭 신호는 제 3 클럭 신호와 동일할 수 있고, 이러한 경우, 획득 모듈(120) 및 추출기(180)는 동일한 모듈인 것을 주목하며, 또한 아래에서 논의되는 도 2 및 도 3의 예시적인 실시예들을 참조한다. 추출기는 다수의 외부 신호들(122)로부터 외부 신호에 포함된 복수의 클럭 신호를 추출하도록 구성될 수 있다. 이러한 품질을 이용하여, 추출기는 최상의 외부 신호를 추출하고, 이러한 최상의 외부 신호의 클럭 신호를 제 3 클럭 신호(181)로서 이용하는 것으로 결정할 수 있다.
추가로, 시스템(100)은, 국부 발진기(110)를 포함하는 영역에서, 임계값보다 큰 온도 변경을 검출하도록 구성되는 온도 검출기를 포함한다. 어떠한 현저한 온도 변경도 검출되지 않는 경우, 시스템은 정규 모드에서 동작하고, 현저한 온도 변화의 검출시에, 시스템은 역 홀드-오버 모드로 스위칭한다. 검출기(130)는, 시스템이 역으로 정규 모드로 스위칭할 수 있기 전에, 시스템들이 안정될 필요가 있는 기간, 즉, 더 이상 추가적인 현저한 온도 변화들이 검출되지 않을 수 있는 기간인 최소 시간 기간 동안 역 홀드-오버 모드로 유지하는 것으로 결정하도록 추가로 적응될 수 있다. 온도 검출기(130)는 검출 신호를 클럭 발생기(140)에 제공하여, 임계값보다 큰 온도 변경이 검출되었는지, 즉, 정규 모드로부터 역 홀드-오버 모드로 변경할지를 나타낸다.
클럭 발생기(140)에는, 국부 발진기(110)로부터의 제 1 클럭 신호(111) 및 추출기(120)로부터의 제 2 클럭 신호(121)가 제공된다. 이러한 제 1 및 제 2 클럭 신호를 이용하여, 클럭 발생기(140)는 시스템 클럭 신호(141)를 발생시킨다. 클럭 발생기(140)는, 임계값보다 큰 어떠한 온도 변경도 검출되지 않는 경우 제 1 방식으로, 그리고 임계값보다 큰 온도 변경이 검출되는 경우 제 2 방식으로 시스템 클럭 신호(141)를 발생시키도록 적응된다. 제 1 방식에 따르면, 제 1 클럭 신호(111)가 시스템 클럭(141)을 발생시키기 위해 이용되고, 여기서 제 2 클럭 신호(121)는 제 1 클럭 신호(111)를 정정하기 위해 이용될 수 있다. 제 2 방식에 따르면, 제 2 클럭 신호(121)가 시스템 클럭 신호(141)를 발생시키기 위해 이용된다.
도 2는, 본 발명의 시스템(200)의 더 상세한 제 2 실시예를 도시한다. 시스템(200)은, 예를 들어, 10 MHz에서 구동되는 국부 발진기(210), 외부 신호로부터 제 2 클럭 신호를 추출하기 위한 추출기(220), 온도 검출기(230), 및 시스템 클럭을 발생시키기 위한 클럭 발생기(240)를 포함한다. 제 2 클럭 신호는, 예를 들어, 100 MHz에서 구동될 수 있는 한편, 시스템 클럭 신호는 200 MHz에서 구동될 수 있다.
온도 검출기(230)는, 국부 발진기(210)에 비해 낮은 열 관성을 갖는 추가적인 국부 발진기(231)를 포함한다. 국부 발진기(210) 및 추가적인 발진기(231)의 출력은 위상 비교기(232)로 공급된다. 국부 발진기(210) 및 추가적인 발진기(231)는 동일한 열 환경(250)에 배치된다. 이러한 국부적 환경(250)의 온도가 변하는 경우, 추가적인 발진기(231)의 더 낮은 열 관성으로 인해, 추가적 발진기(231)에 의해 발생된 신호의 주파수는 국부 발진기(210)에 비해 더 빨리 변할 것이다. 위상 비교기(231)는, 국부 발진기(210)로부터의 신호와 추가적인 발진기(231)로부터의 신호 사이의 위상 차이를 시간의 함수로 평가한다. 시간의 함수에서 위상 차이의 기울기가 변하는 경우, 이것은, 열 환경(250)에서 온도 변경을 나타낸다. 도 2에 도시된 바와 같이, 위상 비교기(231)의 출력으로부터, 윈도우 비교기(233)가, 열 환경(250)에서의 온도 변경이 임계값보다 더 큰지를 결정할 수 있다. 이 결과는 클럭 발생기(240)에 전달된다. 국부 발진기(210)는 온도 변경들에 대해 어느 정도까지 보호될 수 있는 한편, 추가적인 발진기(230)는, 온도 변경들에 대해 보호되지 않는 표준적인 저렴한 수정 발진기일 수 있다. 주파수 차이는, 위상 비교기(232)를 이용하여 일정하게 모니터링되고 있고, 이러한 주파수 차이가 갑자기 변하는 경우, 이것은, 온도 구배가 존재한다는 표시이다. 갑작스런 주파수 변경의 양은 온도 구배의 측정치이고, 제 1 클럭 신호의 주파수가 온도 변경에 의해 영향받을지 여부의 평가를 허용한다. 수정 발진기를 이용하는 것 대신에 임의의 다른 적절한 발진기가 이용될 수 있음을 당업자는 이해할 것이다.
클럭 발생기(240)는, 미리 결정된 인자와 제 2 클럭 신호(221)의 주파수를 곱하거나 나누기 위해 그리고/또는 제 2 클럭 신호(221)의 지터(jitter)를 제거(cleaning)하기 위해 구성되는 선택적인 프로세싱 블록(244)을 포함한다. 100 MHz의 제 2 클럭 신호(221) 및 200 MHz의 시스템 클럭(241)을 갖는 예에서, 곱셈기(multiplier) "2"가 이용될 것이다. 추가로, 클럭 발생기(240)는, 마스터 클럭 신호 또는 기본 클럭으로서 제 1 클럭 신호(211)를 이용하는 디지털 PLL(242)을 포함한다. 이러한 마스터 클럭 신호는 하나 이상의 외부 기준들로부터 유도된 제 2 클럭 신호(221)를 이용하여 결정되는 정정 인자와 곱해진다. 디지털 PLL(242)의 출력은, 히트리스 스위치오버를 수행하는 히트리스 스위치오버 블록(243)으로 공급된다. 히트리스 스위치오버 블록(243)은, 멀티플렉서(245)를 어떻게 설정할지를 결정하기 위해 온도 검출기(230)의 출력을 이용한다. 어떠한 임계 온도 변경도 검출되지 않는 경우, DPLL(242)의 출력은 멀티플렉서(245)에 의해 PLL(246)에 전달되고, 시스템 클럭은 DPLL(242)의 출력과 동일할 것이다. 임계 온도 변경이 검출되는 경우, 멀티플렉서는 스위칭하고, 프로세싱 블록(244)의 출력이 PLL(246)에 공급되도록 허용한다. PLL(246)은, 멀티플렉서(245)의 스위칭이 발생하는 경우, 위상을 조정함으로써, DPLL(242)의 출력 신호로부터 프로세싱 블록(244)의 출력으로의 전이 그리고 그 역이 부드럽게 발생하는 것을 보장할 것이다. 히트리스 스위치오버 블록(242)에는 멀티플렉서(245)의 수동 스위치오버를 수행하기 위한 버튼이 추가로 제공될 수 있다. 이러한 방식으로, 예를 들어, 캐비넷에 대한 유지보수 동작들로 인해, 임계 온도 변경이 예상되는 경우, 국부 발진기(210)로부터의 제 1 클럭 신호(211) 대신에, 외부 기준들로부터의 제 2 클럭 신호(221)를 이용하는 것으로 결정될 수 있다.
도 3은, 본 발명의 시스템(300)의 제 3 실시예를 도시한다. 시스템(300)은, 국부 발진기(310), 추출기(320), 온도 검출기(330) 및 클럭 발생기(340)를 포함한다. 온도 검출기(330)는 도 2를 참조하여 앞서 설명된 온도 검출기(230)와 동일하고, 따라서 그에 대한 상세한 설명은 생략된다. 도 2의 실시예에서와 같이, 온도 검출기(330)는, 국부 발진기(310)에 비해 낮은 열 관성을 갖는 발진기(331), 위상 비교기(332) 및 윈도우 비교기(333)를 포함한다.
클럭 발생기(340)는, 온도 검출기(330)에 의해 어떠한 임계 온도 변경도 검출되지 않는 경우, 국부 발진기(310)의 제 1 클럭 신호(311)가 마스터 클럭 신호(371)로서 디지털 PLL(342)의 입력에 전달되도록 허용할 멀티플렉서(345)를 포함한다. 클럭 발생기(340)는, 하나 이상의 외부 기준 신호들(322)로부터 유도된 제 2 클럭 신호(321)가 제 1 클럭 신호(311)와 동위상인 것을 보장하도록 적응되는 프로세싱 블록(344)을 더 포함한다. 추가로, 프로세싱 블록(344)은, 적절한 인자로 제 2 클럭 신호(321)를 곱하거나 나누도록 적응될 수 있다. 이 프로세싱된 제 2 클럭 신호는 멀티플렉서(345)에 공급되고, 검출된 온도 변경이 임계값보다 큰 경우 멀티플렉서(345)에 의해 선택될 것이다. 또한, 임계 변경을 검출하는 경우, 프로세싱 블록(344)의 피드백 루프의 세팅들은 동결될 것이어서(추후 참조), 제 1 클럭 신호는 프로세싱된 제 2 클럭 신호에 더 이상 영향을 미치지 않는다. 그러한 방식으로, DPLL(342)에서 공급되는 마스터 클럭 신호는, 임계 온도 변경이 검출되었는지 여부에 따라 제 1 클럭 신호(311) 또는 프로세싱된 제 2 클럭 신호(321') 중 어느 하나일 것이다. 온도가 다시 안정된 경우, 멀티플렉서는 제 1 클럭 신호로 역으로 스위칭할 수 있다. 부드러운 역방향 전이를 보장하기 위해, 지연이 도입될 수 있어서(블록(369) 참조), 제 1 클럭 신호(311)와 프로세싱된 제 2 클럭 신호(321') 사이에 어떠한 위상 차이도 없는 경우(이는, 위상 비교기(368)에 의해 검출될 것임)에 스위칭이 수행된다. DPLL(342)은, 임계 온도 변경이 검출되었는지 여부에 따라, 하나 이상의 외부 기준들(322)로부터 유도된 제 2 클럭 신호(321)를 이용하여 결정되는 정정 인자로, 제 1 클럭 신호(311) 또는 프로세싱된 제 2 클럭 신호(321') 중 어느 하나인 마스터 클럭 신호(371)를 정정한다.
프로세싱 블록(344)은, 기준 분배기(361), 위상 비교기(362), 높은 대역폭을 갖는 루프 필터(363), VCO(364), 출력 분배기(365) 및 피드백 분배기(366)를 포함한다. 기준 분배기(361) 및 출력 분배기(365)는 통상적으로 고정된 값들로 구성된다. 정규 동작에서, 즉, 어떠한 임계 온도도 검출되지 않는 경우, 피드백 분배기(366)는, 위상 비교기(368) 및 평균화 필터(367)를 이용하여, PLL(344)의 출력(321')과 제 1 클럭 신호(311) 사이의 위상 차이에 의존하는 값으로 구성된다. 이러한 방식으로, PLL의 출력(321')은 제 1 클럭 신호(311)와 동위상이 될 수 있다. 이것은, 온도 구배에서 소위 히트리스 스위치-오버가 검출되도록 허용할 것이다. 추가로, 온도 구배가 검출되는 경우, 평균화 필터(367)의 파라미터들은, 온도가 다시 안정될 때까지 동결된다.
이러한 제 3 실시예에서, DPLL(342)의 입구에서, 국부 발진기(310)로부터의 제 1 클럭 신호(311)는, 그와 동일한 주파수 및 위상이지만, 높은 대역폭을 갖는 VCO(364)를 통해, 선택된 외부 기준 클럭으로부터 직접 유도되는 클럭(321')으로 대체된다. 이러한 VCO(364)의 발진기는 또한, 국부적 기준으로서의 국부 발진기(310)를 무효화시킨 온도 영향들을 겪을 것이지만, VCO 출력에 대한 이의 영향은 높은 대역폭 물품(commodity)의 루프 필터(363)로 인해 상쇄될 것이고, 이는, VCO(364)의 주파수 특성에 대한 제어 전압에서의 변경들에도 불구하고, VCO 출력이, 안정된 외부 기준 클럭(321)을 정확하게 추적하게 할 것이다. 이러한 제 3 실시예는, 훨씬 더 양호한 시스템 클럭 동작을 제공할 수 있는데, 이는, 시스템 클럭이, 각각의 상황에 대해 오직 상이한 입력 기본 클럭(371)을 이용하여, 두 상황들 모두에서 DPLL(342)에 의해 발생되어 유지되기 때문이다.
프로세싱 블록(344)은 실제로, 어떠한 해로운 온도 구배도 검출되지 않는 한, 국부 발진기(310)에 의해 생성된 제 1 클럭 신호(311)와 동일한 주파수 및 위상인 프로세싱된 제 2 신호(321')를 생성하기 위해, 제 2 클럭 신호(321)를 마스터 클럭으로서 이용하는 DPLL임을 당업자는 인식할 것이다. 따라서, 프로세싱 블록(344)은, 유사한 기능을 갖는 임의의 다른 공지된 DPLL로 대체될 수 있다.
앞서 개시된 실시예들에서 분배기 또는 곱셈기가 참조되는 경우, 이러한 분배기/곱셈기는 "1"과의 분배/곱셈일 수 있고, 분배기는 곱셈기일 수 있고 그 역일 수도 있다는 것을 당업자는 이해할 것이다.
앞서 논의된 추출기 및 클럭 발생기 모듈들은, 당업자에게 자명한 바와 같은 하드웨어 및/또는 소프트웨어 컴포넌트들을 이용하여 구현될 수 있다.
모든 도시된 실시예들의 경우, 통상적으로 국부적 시스템 온도에서의 변경들 뿐만 아니라 선택된 외부 기준 클럭의 허용가능하지 않은 편차들의 동시적 발생의 가능성은 매우 낮고, 시스템에 대한 요구되는 이용가능성 또는 운용시간 미만인 것으로 가정된다. 이러한 조건 하에서, 설명된 실시예들은 두 타입의 실패 각각에 대해 보호할 것인 한편, 종래 기술의 실시예들은 오직 선택된 외부 기준 클럭에서의 편차들에 대해서만 보호하고, 항상 안정된 국부 발진기 클럭을 요구한다.
종래의 온도 센서들 및 스위치들을 포함하는 타이밍 의존적 시스템들은 본 발명의 실시예들에 비해 다음의 단점을 갖는다. 이러한 센서들 및 스위치들은 자신의 냉각을 조절하도록 그리고 장비를 과열에 대해 보호(예방적 전력 차단)하도록 의도된다. 이러한 센서들은, 이러한 시스템들의 내부 타이밍 로직을 손상시킬 수 있는 온도 변화들의 종류를 적시에 검출하기 위해서는 거의 이용되지 않고 따라서, 이러한 변화들에 대해 보호하기 위해서는 거의 이용되지 않는다. 본 발명의 바람직한 실시예들의 온도 구배 검출은 오직 하나의 저비용 수정 발진기, 및 위상 비교기와 윈도우 비교기를 구현하기 위한 매우 작은 추가적인 실리콘 영역만을 요구하고, 온도 구배들이 국부 발진기에 영향을 미치기 전에 이를 보고할 수 있다.
본 발명의 원리들이 특정 실시예들과 관련하여 앞서 기술되었지만, 이러한 설명은 단지 예시적으로 이루어졌고, 첨부된 청구항들에 의해 결정되는 보호의 범주에 대한 제한으로 이루어진 것이 아님을 이해해야 한다.
Claims (15)
- 시스템 클럭 신호를 생성하기 위한 시스템으로서,
제 1 클럭 신호를 발생시키도록 구성된 국부 발진기와,
상기 국부 발진기를 포함하는 영역에서, 임계값보다 큰 온도 변경을 검출하도록 구성된 온도 검출기와,
제 2 클럭 신호를 획득하도록 구성된 획득 모듈과,
상기 온도 검출기가 상기 임계값보다 큰 온도 변경을 검출하지 않는 정규 모드에서는 상기 제 1 클럭 신호를 이용하여 제 1 방식으로, 그리고 상기 온도 검출기가 상기 임계값보다 큰 온도 변경을 검출한 역 홀드-오버 모드(a reverse hold-over mode)에서는 상기 제 2 클럭 신호를 이용하여 상기 제 1 방식과는 상이한 제 2 방식으로, 상기 시스템 클럭 신호를 발생시키도록 구성된 클럭 발생기를 포함하는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 1 항에 있어서,
상기 획득 모듈은, 상기 제 2 클럭 신호가 온도 변경에 의해 영향받지 않도록, 상기 시스템에서 수신된 적어도 하나의 외부 신호로부터 상기 제 2 클럭 신호를 획득하도록 구성되는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 1 항 또는 제 2 항에 있어서,
상기 국부 발진기는 오븐 제어 수정 발진기(an oven controlled crystal oscillator) 또는 온도 보상 수정 발진기인
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 국부 발진기는 제 1 온도 의존성으로 상기 제 1 클럭 신호를 발생시키도록 구성되고, 상기 온도 검출기는, 상기 제 1 온도 의존성보다 현저하게 더 높은 제 2 온도 의존성으로 추가적 클럭 신호를 발생시키도록 구성된 추가적 국부 발진기를 포함하고,
상기 온도 검출기는, 상기 임계값보다 큰 온도 변경을 검출하기 위해, 상기 제 1 클럭 신호를 상기 추가적 클럭 신호와 비교하기 위한 비교기를 더 포함하는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 4 항에 있어서,
상기 비교기는 위상 비교기인
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 시스템에서 수신된 적어도 하나의 외부 신호로부터 제 3 클럭 신호를 추출하도록 구성되는 추출기를 더 포함하고,
상기 클럭 발생기는, 상기 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 상기 제 1 클럭 신호를 이용하고 상기 마스터 클럭 신호에 적용될 에러 오프셋 값을 결정하기 위한 상기 제 3 클럭 신호를 이용하여 상기 제 1 방식으로 상기 시스템 클럭 신호를 발생시키도록 구성되는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 6 항에 있어서,
상기 클럭 발생기는, 상기 정규 모드로부터 상기 역 홀드 오버 모드로 스위칭하는 경우 상기 에러 오프셋 값을 저장하고, 상기 역 홀드 오버 모드로부터 상기 정규 모드로 역으로 스위칭하는 경우 상기 시스템 클럭 신호를 발생시키기 위해 상기 저장된 에러 오프셋 값을 이용하도록 구성되는
시스템 클럭 신호를 생성하기 위한 시스템. - 제 6 항에 있어서,
상기 클럭 발생기는 상기 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 중간적 클럭 신호를 이용하고 상기 마스터 클럭 신호에 적용될 정정 인자를 결정하기 위하여 상기 제 2 클럭 신호 또는 상기 제 3 클럭 신호를 이용하여 상기 시스템 클럭 신호를 발생시키는 디지털 PLL을 포함하고,
상기 중간적 클럭 신호는, 상기 클럭 발생기가 상기 정규 모드에서 동작하는지 아니면 상기 역 홀드 오버 모드에서 동작하는지에 따라, 상기 제 1 방식 또는 상기 제 2 방식으로 발생되는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 8 항에 있어서,
상기 클럭 발생기는,
상기 추출기의 출력과 상기 디지털 PLL 사이에 커플링되는, 멀티플렉서와 직렬인 PLL과,
상기 PLL에 대한 피드백 분배기를 갖는 피드백 루프를 포함하고,
상기 멀티플렉서는, 상기 국부 발진기에 커플링된 제 1 입력 및 상기 PLL의 출력에 커플링된 제 2 입력을 갖고, 상기 정규 모드에서는 상기 제 1 입력을 선택하고 상기 역 홀드 오버 모드에서는 상기 제 2 입력을 선택하도록 구성되고,
상기 피드백 루프는, 상기 정규 모드에서 상기 PLL의 출력과 상기 제 1 클럭 신호 사이의 위상 차에 의존하는 분배기 값을 갖도록 구성되고, 상기 피드백 루프는 또한, 상기 정규 모드로부터 상기 역 홀드 오버 모드로 스위칭하는 경우 상기 분배기 값을 일정하게 유지하도록 구성되는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
상기 클럭 발생기는,
상기 제 1 방식으로 발생되는 상기 시스템 클럭 신호를 생성하기 위해, 마스터 클럭 신호로서 상기 제 1 클럭 신호를 사용하고 상기 마스터 클럭 신호에 적용될 정정 인자를 결정하기 위하여 상기 제 2 클럭 신호를 이용하여 상기 제 1 방식으로 상기 시스템 클럭 신호를 발생시키는 디지털 PLL과,
상기 제 1 방식 및 상기 제 2 방식으로 발생된 상기 시스템 클럭 신호 사이에서 스위칭하는 스위치-오버 모듈(242)을 포함하는
시스템 클럭 신호를 생성하기 위한 시스템.
- 제 10 항에 있어서,
상기 스위치-오버 모듈은 히트리스(hitless) 스위치-오버 모듈인
시스템 클럭 신호를 생성하기 위한 시스템.
- 환경에서 온도 변경을 검출하기 위한 시스템으로서,
온도의 함수로 변하는 제 1 주파수를 갖는 제 1 클럭 신호를 발생시키도록 구성된 제 1 발진기와,
상기 제 1 주파수에 비해 온도에 따라 빨리 변하는 제 2 주파수를 갖는 제 2 클럭 신호를 발생시키도록 구성된 제 2 발진기와,
온도 변경을 검출하기 위해, 상기 제 1 클럭 신호를 상기 제 2 클럭 신호와 비교하기 위한 비교기를 포함하는
환경에서 온도 변경을 검출하기 위한 시스템.
- 제 12 항에 있어서,
상기 제 1 발진기는 오븐 제어 수정 발진기 또는 온도 보상 수정 발진기인
환경에서 온도 변경을 검출하기 위한 시스템.
- 제 12 항 또는 제 13 항에 있어서,
상기 비교기는 위상 비교기인
환경에서 온도 변경을 검출하기 위한 시스템.
- 제 14 항에 있어서,
상기 위상 비교기에 의해 결정된 위상 차이가 증가하거나 감소하는 비율에서의 변경을 평가하도록 구성된 윈도우 비교기를 더 포함하는
환경에서 온도 변경을 검출하기 위한 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP12306012.1 | 2012-08-21 | ||
| EP12306012.1A EP2701309A1 (en) | 2012-08-21 | 2012-08-21 | System for producing a system clock and temperature gradient detection system |
| PCT/EP2013/067212 WO2014029718A1 (en) | 2012-08-21 | 2013-08-19 | System for producing a system clock and temperature gradient detection system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150045490A true KR20150045490A (ko) | 2015-04-28 |
Family
ID=46796493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157006966A KR20150045490A (ko) | 2012-08-21 | 2013-08-19 | 시스템 클럭을 생성하기 위한 시스템 및 온도 구배 검출 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9537446B2 (ko) |
| EP (1) | EP2701309A1 (ko) |
| JP (1) | JP6133986B2 (ko) |
| KR (1) | KR20150045490A (ko) |
| CN (1) | CN104584436A (ko) |
| WO (1) | WO2014029718A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9608751B2 (en) | 2015-03-18 | 2017-03-28 | Accedian Networks Inc. | Simplified synchronized Ethernet implementation |
| US10318370B2 (en) * | 2016-03-25 | 2019-06-11 | Seiko Epson Corporation | Circuit device, physical quantity detection device, oscillator, electronic apparatus, vehicle, and method of detecting failure of master clock signal |
| US10063246B2 (en) * | 2016-11-16 | 2018-08-28 | Perceptia Devices, Inc. | Low-power fractional-N PLLs |
| CN109217821B (zh) * | 2017-07-03 | 2024-02-09 | 中兴通讯股份有限公司 | 频率器件补偿方法、装置、系统及计算机可读存储介质 |
| DE102018220202A1 (de) * | 2018-11-23 | 2020-05-28 | Diehl Metering Gmbh | Neutralisierung von Umwelteinflüssen auf die Sendeparameter |
| US11152947B2 (en) | 2019-02-20 | 2021-10-19 | Renesas Electronics America Inc. | Feedback control for accurate signal generation |
| CN117111434B (zh) * | 2023-08-17 | 2024-03-29 | 湖南时空信安科技有限公司 | 一种时钟性能的评估方法、装置及终端设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125021A (ja) * | 1983-12-12 | 1985-07-04 | Matsushita Electric Ind Co Ltd | 位相制御ル−プの疑似同期検出装置 |
| JPS63311133A (ja) * | 1987-06-12 | 1988-12-19 | Sumitomo Metal Ind Ltd | 水晶温度センサ |
| JPH03251912A (ja) * | 1990-03-01 | 1991-11-11 | Toshiba Corp | システムクロック切替え機能を持つ電子機器 |
| JPH0468903A (ja) * | 1990-07-07 | 1992-03-04 | Asahi Denpa Kk | 温度検知機能を有する発振器および水晶発振素子並びに温度検出方法 |
| US7167993B1 (en) * | 1994-06-20 | 2007-01-23 | Thomas C Douglass | Thermal and power management for computer systems |
| US6711230B1 (en) * | 2002-09-27 | 2004-03-23 | Nortel Networks Limited | Reference timing signal oscillator with frequency stability |
| JP4459911B2 (ja) * | 2006-02-08 | 2010-04-28 | 富士通株式会社 | ホールドオーバ機能付きｄｐｌｌ回路 |
| JP4644822B2 (ja) * | 2007-01-17 | 2011-03-09 | 日本電信電話株式会社 | 自動周波数制御回路 |
| US7764133B1 (en) * | 2007-07-12 | 2010-07-27 | Nortel Networks Limited | Time based predictive algorithm system for a crystal oscillator |
| US8525840B2 (en) * | 2008-05-15 | 2013-09-03 | Apple Inc. | Thermal management of graphics processing units |
| US8736394B2 (en) | 2010-01-13 | 2014-05-27 | Furuno Electric Co., Ltd. | Reference frequency generating device |
| JP2012060583A (ja) * | 2010-09-13 | 2012-03-22 | Kyocera Corp | クロック発生装置 |
-
2012
- 2012-08-21 EP EP12306012.1A patent/EP2701309A1/en not_active Withdrawn
-
2013
- 2013-08-19 JP JP2015527876A patent/JP6133986B2/ja not_active Expired - Fee Related
- 2013-08-19 US US14/416,467 patent/US9537446B2/en active Active
- 2013-08-19 CN CN201380043676.2A patent/CN104584436A/zh active Pending
- 2013-08-19 KR KR1020157006966A patent/KR20150045490A/ko not_active Application Discontinuation
- 2013-08-19 WO PCT/EP2013/067212 patent/WO2014029718A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP6133986B2 (ja) | 2017-05-24 |
| US20150180409A1 (en) | 2015-06-25 |
| WO2014029718A1 (en) | 2014-02-27 |
| JP2015527013A (ja) | 2015-09-10 |
| EP2701309A1 (en) | 2014-02-26 |
| US9537446B2 (en) | 2017-01-03 |
| CN104584436A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9537446B2 (en) | System for producing a system clock and temperature gradient detection system | |
| US10608647B1 (en) | Delay adjustment using frequency estimation | |
| JP6664438B2 (ja) | クロック同期および周波数変換のための装置および方法 | |
| US9843439B2 (en) | System and method for managing holdover | |
| EP2528255B1 (en) | A method and a device for controlling frequency synchronization | |
| US10320509B2 (en) | Fail safe clock buffer and clock generator | |
| WO2014176673A1 (en) | Phase locked loop with simultaneous locking to low and high frequency clocks | |
| JPH0795052A (ja) | 周波数同期回路 | |
| US10483987B1 (en) | Failsafe clock product using frequency estimation | |
| JP5688905B2 (ja) | 基準周波数発生装置 | |
| US8291257B2 (en) | Apparatus and method to compensate for injection locking | |
| US10908635B1 (en) | Detection and management of frequency errors in a reference input clock signal | |
| EP2509251B1 (en) | A method and a device for controlling frequency synchronization | |
| US7701268B2 (en) | Clock generation circuit | |
| CN101026377A (zh) | 时钟产生电路 | |
| US11108400B1 (en) | Hitless switching by resetting multi-modulus feedback divider | |
| CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
| CA2276815A1 (en) | Clock generator and synchronizing method | |
| CA3080598C (en) | Method of limiting frequency overshoot in a timing recovery loop | |
| JP6052877B2 (ja) | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム | |
| JP2011182099A (ja) | 基準信号発生装置及び方法 | |
| JP6780493B2 (ja) | 従属同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |