KR20150044644A - 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체 - Google Patents

못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체 Download PDF

Info

Publication number
KR20150044644A
KR20150044644A KR20130123942A KR20130123942A KR20150044644A KR 20150044644 A KR20150044644 A KR 20150044644A KR 20130123942 A KR20130123942 A KR 20130123942A KR 20130123942 A KR20130123942 A KR 20130123942A KR 20150044644 A KR20150044644 A KR 20150044644A
Authority
KR
South Korea
Prior art keywords
secondary battery
metal sheet
resistance
overcurrent
resistance value
Prior art date
Application number
KR20130123942A
Other languages
English (en)
Other versions
KR101601151B1 (ko
Inventor
서세욱
강달모
정승훈
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020130123942A priority Critical patent/KR101601151B1/ko
Priority to US14/516,258 priority patent/US9910946B2/en
Publication of KR20150044644A publication Critical patent/KR20150044644A/ko
Application granted granted Critical
Publication of KR101601151B1 publication Critical patent/KR101601151B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/367—Software therefor, e.g. for battery testing using modelling or look-up tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/389—Measuring internal impedance, internal conductance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Secondary Cells (AREA)
  • Connection Of Batteries Or Terminals (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 발명은 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체를 개시한다. 본 발명에 따른 과전류 시뮬레이션은 안전 장치 및 이차전지의 등가회로를 구성하고, 저항값을 가변시켜 못이 관통한 것과 같은 효과를 나타낸다. 이때 안전 장치에 포함된 제1 금속 시트와 제2 금속 시트의 저항값을 가변시켜 다양한 전류 시뮬레이션을 얻을 수 있으며, 과전류를 제한시킬 수 있는 저항값을 산출할 수 있다.

Description

못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체{SIMULATION METHOD OF OVER CURRENT WHEN NAIL PENETRATES THE SECONDARY BATTERY AND STORING MEDIA RECORDING THEREOF}
본 발명은 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체에 관한 것으로서, 더욱 상세하게는 이차전지 및 안전 장치를 못이 관통했을 때 안전 장치의 저항값에 따른 과전류의 방향과 양을 시뮬레이션하는 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체에 관한 것이다.
일반적으로 전지는 크게 화학전지와 물리전지로 나뉘고, 화학전지는 일차전지 및 이차전지, 그리고 연료전지로 나눌 수 있다. 상기 이차전지로는 니켈/카드뮴(Ni-Ca) 이차전지, 니켈/수소(Ni-Mh) 이차전지, 밀폐납산(SLA) 이차전지, 리튬(Li) 이온 이차전지, 리튬(Li)-중합체 이차전지 및 재사용 알카리(Reusable alkaline) 이차전지 등이 있다.
특히 상기 리튬 이온 이차전지는 사용과정에서 금속 물체에 의한 관통 등으로 인해 단락을 일으키는 경우, 전지 내부에 과전류가 흐르고 온도 및/또는 압력이 상승함에 따라 폭발 및/또는 발화의 위험이 커지게 된다.
상기와 같은 사고를 방지하기 위해 본 출원인의 대한민국 공개특허공보 10-2013- 0071821에는 안전 장치가 개시되어 있다.　상기 안전 장치는 제1 금속 시트, 절연 부재 및 제2 금속 시트로 구성된다. 상기 절연 부재는 제1 금속 시트와 제2 금속 시트 사이에 개재되어 평상시에는 제1 금속 시트와 제2 금속 시트 사이를 전기적으로 절연시킨다. 그리고 상기 안전 장치 및 이차전지가 금속과 같이 전도성 물체에 의해 관통될 경우 상기 제1 금속 시트와 제2 금속 시트는 상기 전도성 물체에 의해서 전기적으로 연결된다. 이때 상기 이차전지에는 전도성 물체의 관통에 따른 과전류가 발생되는 경우, 제1 금속 시트와 제2 금속 시트가 저항 역할을 하여 과전류를 이차전지 외부로 흐르도록 함으로써 이차전지 사용상의 안전성을 확보한다.
이때, 제1 금속 시트와 제2 금속 시트가 가진 고유의 저항값에 의해 과전류의 양과 방향을 결정할 수 있다. 따라서, 상기 과전류의 방향과 크기를 결정할 수 있도록 상기 제1 금속 시트와 제2 금속 시트의 저항값을 시뮬레이션 할 수 있는 방법이 필요하다.
본 발명은 상기와 같은 종래 기술을 인식하여 안출된 것으로서, 안전 장치에 포함되는 제1 금속 시트와 제2 금속 시트의 저항값을 다양하게 설정하여 시뮬레이션할 수 있는 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체를 제공하는데 그 목적이 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 과전류 시뮬레이션 방법은 마이크로프로세서에 의해 구동되는 전자회로 분석 프로그램을 사용하여 이차전지가 관통되었을 경우 안전 장치의 저항값에 따른 과전류 시뮬레이션을 하는 방법으로서, (a) 마이크로프로세서가 제1 금속 시트, 절연부재 및 제2 금속 시트를 포함하는 안전 장치 및 가변저항소자를 통해 관통 시 과전류가 흐르는 경로(이하'과전류 경로')가 포함된 2 이상의 이차전지 등가 회로를 입력받는 단계; (b) 마이크로프로세서가 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 입력받는 단계; (c) 마이크로프로세서가 상기 안전 장치 및 2 이상의 이차전지를 전도성 물체가 관통하는 순서에 따라 상기 안전 장치 내 절연 부재 및 상기 이차전지 등가 회로 내 과전류 경로의 저항값을 순차적으로 전도성 물체의 저항값으로 낮추는 시간정보를 입력 받는 단계; 및 (d) 마이크로프로세서가 상기 전자회로 분석 프로그램을 사용하여 시간에 따른 상기 과전류 경로상의 전류값을 출력하는 단계;를 포함한다.
본 발명에 따른 과전류 시뮬레이션 방법의 상기 (a)단계는, 상기 2 이상의 이차전지 등가 회로 및 상기 안전 장치 사이의 결선정보를 입력받는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로는 이차전지의 출력 전압을 나타내는 전압원을 포함한다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로는 이차전지의 내부 저항을 나타내는 저항소자; 및 이차전지의 내부 캐패시턴스를 나타내는 캐패시턴스 소자;를 더 포함한다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 내부 저항은 이차전지 케이스, 양극판, 양극활물질, 분리막, 음극판 및 음극활물질에 해당하는 저항값을 가지며, 상기 양극판, 양극활물질, 분리막, 음극판 및 음극활물질을 나타내는 저항소자는 전기적으로 직렬로 연결된다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로에서 상기 내부 캐패시턴스는 상기 양극활물질 및 음극활물질의 저항을 나타내는 저항소자와 각각 전기적으로 병렬로 연결된다.
본 발명의 일 실시예에 따르면, 과전류 경로는 미리 설정된 시간정보에 따라 저항값이 변화할 수 있는 가변저항소자; 및 상기 가변저항소자에 흐르는 전류값을 측정할 수 있는 전류 센서;를 포함한다.
본 발명의 일 실시예에 따르면, 상기 가변저항소자는 상기 이차전지가 관통되기 전을 나타낼 수 있도록 절연상태를 나타내는 저항값을 초기값으로 가진다.
본 발명에 따른 과전류 시뮬레이션 방법은, (e) 마이크로프로세서가 상기 이차전지의 등가회로에 흐르는 전류의 방향과 상기 과전류 경로에 흐르는 전류의 방향이 서로 반대 방향으로 변화하는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 산출하는 단계;를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 기록한 기록매체는
이차전지가 관통되었을 경우 안전 장치의 저항값에 따른 과전류 시뮬레이션을 하는 전자회로 분석 프로그램을 기록한 매체로서, (a) 제1 금속 시트, 절연부재 및 제2 금속 시트를 포함하는 안전 장치 및 가변저항소자를 통해 관통 시 과전류가 흐르는 경로(이하'과전류 경로')가 포함된 2 이상의 이차전지 등가 회로를 입력받는 단계; (b) 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 입력받는 단계; (c) 상기 안전 장치 및 2 이상의 이차전지를 전도성 물체가 관통하는 순서에 따라 상기 안전 장치 내 절연 부재 및 상기 이차전지 등가 회로 내 과전류 경로의 저항값을 순차적으로 전도성 물체의 저항값으로 낮추는 시간정보를 입력받는 단계; 및 (d) 상기 전자회로 분석 프로그램을 사용하여 시간에 따른 상기 과전류 경로상의 전류값을 출력하는 단계;를 포함한다.
본 발명의 일 실시예에 따르면, 상기 (a)단계는, 상기 2 이상의 이차전지 등가 회로 및 상기 안전 장치 사이의 결선정보를 입력받는 단계를 더 포함한다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로는 이차전지의 출력 전압을 나타내는 전압원을 포함한다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로는 이차전지의 내부 저항을 나타내는 저항소자; 및 이차전지의 내부 캐패시턴스를 나타내는 캐패시턴스 소자;를 더 포함한다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 내부 저항은 이차전지 케이스, 양극판, 양극활물질, 분리막, 음극판 및 음극활물질에 해당하는 저항값을 가지며, 상기 양극판, 양극활물질, 분리막, 음극판 및 음극활물질을 나타내는 저항소자는 전기적으로 직렬로 연결된다.
본 발명의 일 실시예에 따르면, 상기 이차전지의 등가회로에서, 상기 내부 캐패시턴스는 상기 양극활물질 및 음극활물질의 저항을 나타내는 저항소자와 각각 전기적으로 병렬로 연결된다.
본 발명의 일 실시예에 따르면, 과전류 경로는 미리 설정된 시간정보에 따라 저항값이 변화할 수 있는 가변저항소자; 및 상기 가변저항소자에 흐르는 전류값을 측정할 수 있는 전류 센서;를 포함한다.
본 발명의 일 실시예에 따르면, 상기 가변저항소자는 상기 이차전지가 관통되기 전을 나타낼 수 있도록 절연상태를 나타내는 저항값을 초기값으로 가진다.
본 발명에 따른 전자회로 분석 프로그램을 기록한 기록매체는 (e) 상기 이차전지의 등가회로에 흐르는 전류의 방향과 상기 과전류 경로에 흐르는 전류의 방향이 서로 반대 방향으로 변화하는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 산출하는 단계;를 더 포함할 수 있다.
본 발명의 일 측면에 따르면, 안전 장치에 포함되는 제1 금속 시트와 제2 금속 시트의 저항값을 다양하게 설정하여 시뮬레이션 할 수 있다.
본 발명의 다른 측면에 따르면, 실제 관통 실험 없이 과전류의 방향과 양을 예측할 수 있다.
본 발명의 또 다른 측면에 따르면, 과전류의 양을 작게 할 수 있는 제1 금속 시트와 제2 금속 시트의 저항값을 산출할 수 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 이차전지 등가회로도이다.
도 2는 과전류 경로를 포함한 이차전지 등가회로도이다.
도 3은 이차전지의 관통 위치를 설명하기 위한 참고도이다.
도 4는 본 발명의 일 실시예에 따라 2이상의 이차전지의 등가회로 및 안전 장치의 등가회로의 결선정보를 도시한 회로도이다.
도 5 및 도 6은 본 발명에 따른 과전류 시뮬레이션 방법에 의해 시간에 따른 전류의 변화를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
본 발명에 따른 과전류 시뮬레이션 방법은 이차전지가 못(nail)과 같은 뾰족한 전도성 물체에 의해 관통되었을 경우 안전 장치의 저항값에 따른 과전류의 방향 및 크기를 시뮬레이션을 하는 방법이다. 상기 안전 장치는 상술하였듯이, 제1 금속 시트, 절연 부재 및 제2 금속 시트로 구성된다. 상기 안전 장치 및 이차전지가 못과 같은 전도성 물체(이하 '못')에 의해 관통될 경우 상기 제1 금속 시트와 제2 금속 시트의 저항값에 의해 상기 못에 흐르는 과전류의 방향과 크기가 결정될 수 있다. 한편, 상기 못에 흐르는 과전류의 방향과 크기는 상기 제1 금속 시트와 제2 금속 시트의 저항값뿐만 아니라, 관통되는 이차전지의 개수, 이차전지의 출력 전압 특성, 이차전지의 내부 저항과 같은 전기적 특성 및 관통 방향 등 다양한 요소에 의해서 결정된다. 이러한 모든 가변 요소를 모두 고려하여 실제 실험을 한다면, 상당히 많은 비용 및 시간이 필요하다. 그러나 본 발명에 따른 과전류 시뮬레이션 방법은 마이크로프로세서에 의해 구동되는 전자회로 분석 프로그램을 사용하여 실제 이차전지 및 안전 장치에 근접한 등가회로를 구성하고, 상기 제1 금속 시트와 제2 금속 시트의 저항값, 관통되는 이차전지의 개수, 이차전지의 출력 전압 특성, 이차전지의 내부 저항과 같은 전기적 특성 및 관통 방향 등 다양한 요소를 모두 고려하여 과전류의 방향 및 크기를 시뮬레이션 할 수 있다는 장점이 있다.
본 발명에 따른 과전류 시뮬레이션 방법은 마이크로프로세서에 의해 구동되는 전자회로 분석 프로그램을 사용한다. 상기 전자회로 분석 프로그램이란, Cadence Design Systems 사에서 제조한 PSpice와 같이 전자회로를 분석하고 그 결과를 출력할 수 있는 프로그램을 의미한다.
따라서, 상기 마이크로프로세서가 상기 전자회로 분석 프로그램을 통해 안전 장치 및 2 이상의 이차전지의 등가회로를 입력받아야 한다.
도 1은 이차전지 등가회로도이다.
도 1을 참조하면, 이차전지의 등가회로(100)는 이차전지의 출력 전압을 나타내는 전압원(V1~V6)을 포함한 것을 확인할 수 있다. 상기 전압원(V1~V6)의 출력 전압값 설정을 통해 다양한 이차전지를 나타낼 수 있다.
한편, 실제 이차전지는 내부 저항 및 내부 캐패시턴스 특성을 가진다. 따라서, 본 발명에 따른 이차전지의 등가회로(100)는 이차전지의 내부 저항을 나타내는 저항소자(R) 및 이차전지의 내부 캐패시턴스를 나타내는 캐패시턴스 소자(C)를 더 포함할 수 있다.
상기 이차전지의 내부 저항은 이차전지를 이루는 물질의 특성에 따라 결정될 수 있다. 따라서, 상기 이차전지의 내부 저항은 이차전지 케이스(R-C1~R_C10), 양극판(R_Cu-1~R_Cu6), 양극활물질(R_AN1~R_AN6), 분리막(R-SE1~R-SE6), 음극판(R_Al1~ R_Al6) 및 음극활물질(R_CA1~R_CA6)에 해당하는 저항값을 가질 수 있다. 상기 저항값들은 실제 물질의 특성을 참고하여 설정될 수 있다.
또한, 못이 이차전지를 관통된 상황을 가정하였을 때 상기 양극판(R_Cu-1~R_Cu6), 양극활물질(R_AN1~R_AN6), 분리막(R-SE1~R-SE6), 음극판(R_Al1~ R_Al6) 및 음극활물질(R_CA1~R_CA6)을 나타내는 저항소자는 전기적으로 직렬로 연결된다.
한편, 상기 이차전지의 등가회로(100)에서 상기 내부 캐패시턴스의 특성을 고려하여 상기 양극활물질 및 음극활물질의 저항을 나타내는 저항소자 R_AN1~R_AN6, R_CA1~R_CA6)와 각각 전기적으로 병렬(C_AN1~C_AN6, C_CA1~C-CA6)로 연결된다.
상기 이차전지의 등가회로(100)에는 못에 의해 관통 시 과전류가 흐르는 경로(이하 '과전류 경로')가 필요하다.
도 2는 과전류 경로를 포함한 이차전지 등가회로도이다.
도 1과 비교하여 도 2를 참조하면, 이차전지 등가회로(100)에 과전류 경로가 추가된 것을 확인할 수 있다. 상기 과전류 경로는, 가변저항소자(R_NA1~R_NA6) 및 상기 가변저항소자(R_NA1~R_NA6)에 흐르는 전류값을 측정할 수 있는 전류 센서(도면 내 전류 센서 기호)를 포함한다.
상기 가변저항소자(R_NA1~R_NA6)는 미리 설정된 시간정보에 따라 저항값이 변화할 수 있다. 이때, 상기 가변저항소자(R_NA1~R_NA6)는, 상기 이차전지가 관통되기 전을 나타낼 수 있도록 절연상태를 나타내는 저항값을 초기값으로 가질 수 있다.
본 발명에 따른 이차전지의 등가회로(100)에는 복수개의 과전류 경로가 포함될 수 있다.
도 3은 이차전지의 관통 위치를 설명하기 위한 참고도이다.
도 3을 참고하면, 못이 관통할 수 있는 위치를 1번부터 5번까지 5군데를 도시하였다. 실제 이차전지가 못에 의해 관통될 경우, 관통 위치에 따라 과전류의 방향 및 크기가 다양하게 변화할 수 있다. 따라서, 본 발명에 따른 이차전지의 등가회로(100) 역시 관통 위치에 따른 다양한 변화를 시뮬레이션할 수 있도록 복수개의 과전류 경로를 포함하고 있다.
다음으로, 상기 2이상의 이차전지의 등가회로(100) 및 상기 안전 장치 사이의 결선정보를 입력 받는다.
도 4는 본 발명의 일 실시예에 따라 2이상의 이차전지의 등가회로(100) 및 안전 장치의 등가회로(200)의 결선정보를 도시한 회로도이다.
도 4를 참조하면, 도면의 왼쪽 편에 3개의 가변저항소자(201, 202, 203)로 표현된 안전 장치의 등가회로(200)를 확인할 수 있다.
상기 안전 장치는 상술하였듯이, 제1 금속 시트, 절연부재 및 제2 금속 시트를 포함한다. 따라서, 3개의 가변저항소자(201, 202, 203)를 사용하여 등가회로를 표현한다.
상기 가변저항소자 중 참조번호 201 및 203은 제1 금속 시트 및 제2 금속 시트를 각각 나타낸다. 따라서, 상기 가변저항소자 중 참조번호 201 및 203은 제1 금속 시트 및 제2 금속 시트의 저항값에 따라 다양하게 설정될 수 있다.
상기 가변저항소자 중 참조번호 202는 상기 제1 금속 시트와 제2 금속 시트 사이에 개재되는 절연부재를 나타낸다. 따라서, 못이 관통하기 전에는 절연상태를 나타낸 수 있도록 상당히 높은 저항값을 가지고 있다가, 못이 관통된 이후에는 상기 못의 저항값에 해당하는 값을 가질 수 있다.
상기 안전 장치의 등가회로(200)의 우측에는 2이상의 이차전지 등가회로(100)가 연결된다. 실제 2이상의 이차전지가 전기적으로 연결되어 배터리 모듈을 구성할 때, 상기 2이상의 이차전지는 전극 리드 또는 버스 바(bus bar)와 같은 소재를 사용하여 연결한다. 따라서, 2이상의 이차전지 등가회로(100) 사이에는 전극 리드 또는 버스 바(bus bar)와 같은 재질의 저항을 나타내는 저항소자(300)를 통해서 2이상의 이차전지 등가회로(100)를 연결할 수 있다.
그리고, 상기 가장 우측에 도시된 이차전지 등가회로(100)와 도면 가장 좌측에 도시된 제1 금속 시트에 해당하는 가변저항소자(201)를 전기적으로 연결하여 폐회로를 구성한다. 이로서, 과전류 시뮬레이션을 위한 등가회로 및 결선 정보에 대한 입력이 완료된다.
다음으로, 마이크로프로세서가 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 입력 받는다. 상술하였듯이, 가변저항소자(201, 203)의 저항값을 입력 받는 것이다.
다음으로, 마이크로프로세서가 상기 안전 장치 및 2이상의 이차전지를 전도성 물체가 관통하는 순서에 따라 상기 안전 장치 내 절연 부재 및 상기 이차전지 등가 회로 내 과전류 경로의 저항값을 순차적으로 전도성 물체의 저항값으로 낮추는 시간정보를 입력 받는다. 역시 상술하였듯이, 상기 안전 장치 내 절연 부재를 나타내는 가변저항소자(202) 및 각 이차전지 등가회로(100)에 포함된 과전류 경로 중 선택한 하나의 과전류 경로에 해당하는 가변저항소자(R_NA1~ R_NA5 중 어느 하나)의 저항값이 변하는 시간정보를 입력 받는 것이다.
상기와 같은 단계를 통해 모든 값을 입력 받은 마이크로프로세서는 상기 전자회로 분석 프로그램을 사용하여 시간에 따른 상기 과전류 경로상의 전류값을 출력한다.
도 5 및 도 6은 본 발명에 따른 과전류 시뮬레이션 방법에 의해 시간에 따른 전류의 변화를 나타내는 그래프이다.
도 5 및 도 6에는 못이 안전 장치 및 2이상의 이차전지를 관통했을 때, 이차전지 및 못에 흐르는 전류의 방향과 전류의 양을 각각 나타낸 것이다. 도 5 및 도 6에서 실선은 이차전지에 흐르는 전류의 방향과 전류의 양을 나타내며, 점선은 못에 흐르는 전류의 방향과 전류의 양을 나타낸다.
도 5는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 1.7×10-5Ω으로 설정한 경우이다. 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 상대적으로 작게 설정한 경우이다. 이 경우, 도 5에 도시되어 있듯이, 상기 이차전지에 흐르는 전류의 방향과 상기 못에 흐르는 전류의 방향이 동일하다. 따라서, 과전류가 한 쪽 방향을 흐르는 것을 확인할 수 있다.
도 6은 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 1.0×105Ω으로 설정한 경우이다. 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 상대적으로 높게 설정한 경우이다. 이 경우, 도 6에 도시되어 있듯이, 상기 이차전지에 흐르는 전류의 방향과 상기 못에 흐르는 전류의 방향이 다르다. 따라서, 과전류가 서로 상쇄될 수 있는 방향을 흐르는 것을 확인할 수 있다.
본 발명에 따른 과전류 시뮬레이션 방법은 상기 마이크로프로세서가 상기 이차전지의 등가회로에 흐르는 전류의 방향과 상기 과전류 경로에 흐르는 전류의 방향이 서로 반대 방향으로 변화하는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 산출할 수 있다. 상기 산출된 제1 금속 시트 및 제2 금속 시트의 저항값을 이용하여 실제 안전 장치의 저항값을 결정할 경우, 실제 못에 의해 관통된 경우에도 이차전지와 못에 흐르는 전류를 반대방향으로 흐르게 하여 적은 양의 과전류가 흐르도록 유도할 수 있다.
상술한 과전류 시뮬레이션 방법은 마이크로프로세서에 의해 구동되는 프로그램의 형태로 기록매체에 저장될 수 있다. 이때, 상기 기록매체란 RAM, ROM, EEPROM등 데이터를 기록하고 소거할 수 있다고 알려진 공지의 반도체 소자나 하드 디스크와 같은 대용량 저장매체로서, 디바이스의 종류에 상관 없이 정보가 저장되는 디바이스를 총칭하는 것으로서 특정 기록매체를 지칭하는 것은 아니다.
본 발명에 따르면, 안전 장치에 포함되는 제1 금속 시트와 제2 금속 시트의 저항값을 다양하게 설정하여 시뮬레이션 할 수 있다. 그리고, 실제 관통 실험 없이 과전류의 방향과 양을 예측할 수 있다. 따라서, 과전류의 양을 작게 할 수 있는 제1 금속 시트와 제2 금속 시트의 저항값을 산출할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
100 : 이차전지 등가회로
200 : 안전 장치 등가회로
300 : 버스바

Claims (18)

  1. 마이크로프로세서에 의해 구동되는 전자회로 분석 프로그램을 사용하여 이차전지가 관통되었을 경우 안전 장치의 저항값에 따른 과전류 시뮬레이션을 하는 방법에 있어서,
    (a) 마이크로프로세서가 제1 금속 시트, 절연부재 및 제2 금속 시트를 포함하는 안전 장치 및 가변저항소자를 통해 관통 시 과전류가 흐르는 경로(이하'과전류 경로')가 포함된 2이상의 이차전지 등가 회로를 입력 받는 단계;
    (b) 마이크로프로세서가 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 입력 받는 단계;
    (c) 마이크로프로세서가 상기 안전 장치 및 2이상의 이차전지를 전도성 물체가 관통하는 순서에 따라 상기 안전 장치 내 절연 부재 및 상기 이차전지 등가 회로 내 과전류 경로의 저항값을 순차적으로 전도성 물체의 저항값으로 낮추는 시간정보를 입력 받는 단계; 및
    (d) 마이크로프로세서가 상기 전자회로 분석 프로그램을 사용하여 시간에 따른 상기 과전류 경로상의 전류값을 출력하는 단계;를 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  2. 제1항에 있어서,
    상기 (a)단계는, 상기 2이상의 이차전지 등가 회로 및 상기 안전 장치 사이의 결선정보를 입력 받는 단계를 더 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  3. 제2항에 있어서,
    상기 이차전지의 등가회로는, 이차전지의 출력 전압을 나타내는 전압원을 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  4. 제3항에 있어서,
    상기 이차전지의 등가회로는, 이차전지의 내부 저항을 나타내는 저항소자; 및 이차전지의 내부 캐패시턴스를 나타내는 캐패시턴스 소자;를 더 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  5. 제4항에 있어서,
    상기 이차전지의 내부 저항은 이차전지 케이스, 양극판, 양극활물질, 분리막, 음극판 및 음극활물질에 해당하는 저항값을 가지며,
    상기 양극판, 양극활물질, 분리막, 음극판 및 음극활물질을 나타내는 저항소자는 전기적으로 직렬로 연결된 것을 특징으로 하는 과전류 시뮬레이션 방법.
  6. 제5항에 있어서,
    상기 이차전지의 등가회로에서, 상기 내부 캐패시턴스는 상기 양극활물질 및 음극활물질의 저항을 나타내는 저항소자와 각각 전기적으로 병렬로 연결된 것을 특징으로 하는 과전류 시뮬레이션 방법.
  7. 제6항에 있어서,
    과전류 경로는, 미리 설정된 시간정보에 따라 저항값이 변화할 수 있는 가변저항소자; 및 상기 가변저항소자에 흐르는 전류값을 측정할 수 있는 전류 센서;를 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  8. 제7항에 있어서,
    상기 가변저항소자는, 상기 이차전지가 관통되기 전을 나타낼 수 있도록 절연상태를 나타내는 저항값을 초기값으로 가진 것을 특징으로 하는 과전류 시뮬레이션 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    (e) 마이크로프로세서가 상기 이차전지의 등가회로에 흐르는 전류의 방향과 상기 과전류 경로에 흐르는 전류의 방향이 서로 반대 방향으로 변화하는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 산출하는 단계;를 더 포함하는 것을 특징으로 하는 과전류 시뮬레이션 방법.
  10. 이차전지가 관통되었을 경우 안전 장치의 저항값에 따른 과전류 시뮬레이션을 하는 전자회로 분석 프로그램에 있어서,
    (a) 제1 금속 시트, 절연부재 및 제2 금속 시트를 포함하는 안전 장치 및 가변저항소자를 통해 관통 시 과전류가 흐르는 경로(이하'과전류 경로')가 포함된 2이상의 이차전지 등가 회로를 입력 받는 단계;
    (b) 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 입력 받는 단계;
    (c) 상기 안전 장치 및 2이상의 이차전지를 전도성 물체가 관통하는 순서에 따라 상기 안전 장치 내 절연 부재 및 상기 이차전지 등가 회로 내 과전류 경로의 저항값을 순차적으로 전도성 물체의 저항값으로 낮추는 시간정보를 입력 받는 단계; 및
    (d) 상기 전자회로 분석 프로그램을 사용하여 시간에 따른 상기 과전류 경로상의 전류값을 출력하는 단계;를 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  11. 제10항에 있어서,
    상기 (a)단계는, 상기 2이상의 이차전지 등가 회로 및 상기 안전 장치 사이의 결선정보를 입력 받는 단계를 더 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  12. 제11항에 있어서,
    상기 이차전지의 등가회로는, 이차전지의 출력 전압을 나타내는 전압원을 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  13. 제12항에 있어서,
    상기 이차전지의 등가회로는, 이차전지의 내부 저항을 나타내는 저항소자; 및 이차전지의 내부 캐패시턴스를 나타내는 캐패시턴스 소자;를 더 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  14. 제13항에 있어서,
    상기 이차전지의 내부 저항은 이차전지 케이스, 양극판, 양극활물질, 분리막, 음극판 및 음극활물질에 해당하는 저항값을 가지며,
    상기 양극판, 양극활물질, 분리막, 음극판 및 음극활물질을 나타내는 저항소자는 전기적으로 직렬로 연결된 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  15. 제14항에 있어서,
    상기 이차전지의 등가회로에서, 상기 내부 캐패시턴스는 상기 양극활물질 및 음극활물질의 저항을 나타내는 저항소자와 각각 전기적으로 병렬로 연결된 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  16. 제15항에 있어서,
    과전류 경로는, 미리 설정된 시간정보에 따라 저항값이 변화할 수 있는 가변저항소자; 및 상기 가변저항소자에 흐르는 전류값을 측정할 수 있는 전류 센서;를 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  17. 제16항에 있어서,
    상기 가변저항소자는, 상기 이차전지가 관통되기 전을 나타낼 수 있도록 절연상태를 나타내는 저항값을 초기값으로 가진 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서,
    (e) 상기 이차전지의 등가회로에 흐르는 전류의 방향과 상기 과전류 경로에 흐르는 전류의 방향이 서로 반대 방향으로 변화하는 상기 제1 금속 시트 및 제2 금속 시트의 저항값을 산출하는 단계;를 더 포함하는 것을 특징으로 하는 전자회로 분석 프로그램을 기록한 기록매체.
KR1020130123942A 2013-10-17 2013-10-17 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체 KR101601151B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130123942A KR101601151B1 (ko) 2013-10-17 2013-10-17 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체
US14/516,258 US9910946B2 (en) 2013-10-17 2014-10-16 Overcurrent simulation method when nail penetrates secondary battery and recording medium storing the program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130123942A KR101601151B1 (ko) 2013-10-17 2013-10-17 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체

Publications (2)

Publication Number Publication Date
KR20150044644A true KR20150044644A (ko) 2015-04-27
KR101601151B1 KR101601151B1 (ko) 2016-03-08

Family

ID=52826934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130123942A KR101601151B1 (ko) 2013-10-17 2013-10-17 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체

Country Status (2)

Country Link
US (1) US9910946B2 (ko)
KR (1) KR101601151B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248597B (zh) * 2017-06-23 2019-06-28 华中科技大学 一种液态金属电池的建模方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855639A (ja) * 1994-08-11 1996-02-27 Zuken:Kk 電池の動作のシミュレーション回路
KR20100104216A (ko) * 2009-03-17 2010-09-29 주식회사 케이티 축전지 진단장치
JP2010217154A (ja) * 2009-02-17 2010-09-30 Yokogawa Electric Corp 電池模擬装置
JP2010267570A (ja) * 2009-05-18 2010-11-25 Yokogawa Electric Corp 特性解析装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270327B2 (ja) 1996-05-24 2002-04-02 セイコーインスツルメンツ株式会社 過充放電検出回路
US5982145A (en) * 1997-04-08 1999-11-09 Sony Chemicals Corporation Battery pack unit, control method therefor, electronic equipment driven by power supplied from the same battery pack unit, and recording medium on which program for controlling the same battery pack unit is recorded
JP4303801B2 (ja) 1998-03-25 2009-07-29 ワコー電子株式会社 二次電池の安全装置
JP3699381B2 (ja) * 2001-10-02 2005-09-28 ソニーケミカル株式会社 保護回路付き二次電池
JP3809549B2 (ja) * 2001-11-22 2006-08-16 株式会社日立製作所 電源装置と分散型電源システムおよびこれを搭載した電気自動車
WO2005117164A1 (en) * 2004-04-16 2005-12-08 Lg Chem, Ltd. Battery safety device and battery having the same
KR100654567B1 (ko) 2004-04-16 2006-12-05 주식회사 엘지화학 전지용 안전 소자 및 이를 구비한 전지
US20090187359A1 (en) * 2008-01-18 2009-07-23 General Electric Company System and method for estimating battery state of charge
US9478774B2 (en) 2010-12-02 2016-10-25 Samsung Sdi Co., Ltd. Rechargeable battery
KR101599489B1 (ko) 2011-12-21 2016-03-03 주식회사 엘지화학 이차전지 및 이차전지용 안전 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855639A (ja) * 1994-08-11 1996-02-27 Zuken:Kk 電池の動作のシミュレーション回路
JP2010217154A (ja) * 2009-02-17 2010-09-30 Yokogawa Electric Corp 電池模擬装置
KR20100104216A (ko) * 2009-03-17 2010-09-29 주식회사 케이티 축전지 진단장치
JP2010267570A (ja) * 2009-05-18 2010-11-25 Yokogawa Electric Corp 特性解析装置

Also Published As

Publication number Publication date
US20150112661A1 (en) 2015-04-23
US9910946B2 (en) 2018-03-06
KR101601151B1 (ko) 2016-03-08

Similar Documents

Publication Publication Date Title
Deng et al. Safety modelling and testing of lithium-ion batteries in electrified vehicles
Zhao et al. Modeling nail penetration process in large-format Li-ion cells
Maleki et al. Internal short circuit in Li-ion cells
Kim et al. Fail-safe design for large capacity lithium-ion battery systems
US10895606B1 (en) Multi-short circuit mode electrochemical cell test method
JP6631792B2 (ja) 二次電池の短絡評価方法
Zhang et al. Reaction temperature sensing (RTS)-based control for Li-ion battery safety
US10536009B2 (en) Dual cell protection IC and battery module including same
CN104330737B (zh) 蓄电池检测电路通道电阻补偿系统和方法
KR101208570B1 (ko) 신규한 구조의 보호회로 모듈 및 이를 포함하고 있는 전지 팩
JP2018054371A (ja) 電池装置およびパラメータの設定方法
KR101985761B1 (ko) 배터리 관리 시스템
KR101601151B1 (ko) 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체
Di Rienzo et al. Low-cost modular battery emulator for battery management system testing
Madani et al. Thermal Characteristics and Safety Aspects of Lithium-Ion Batteries: An In-Depth Review
KR101549177B1 (ko) 못이 이차전지를 관통했을 때의 과전류 시뮬레이션 방법 및 그 프로그램을 저장한 기록매체
US9064064B2 (en) Expected battery life determination systems and methods
US9495493B2 (en) Overcurrent simulation method when nail penetrates secondary battery and recording medium storing the program
EP4024557B1 (en) Forced discharge test apparatus and forced discharge test method
CN107851857A (zh) 电池单元和用于确定流经电池单元的电流的方法
JP2015050062A (ja) リチウムイオン二次電池の設計方法
Peck et al. Options for coupled thermal-electric modeling of battery cells and packs
KR20220073523A (ko) 배터리 관리 장치 및 방법
JP2014102914A (ja) 検出装置
US20240356346A1 (en) Battery management apparatus and operating method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 4