KR20150038579A - 패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들 - Google Patents

패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들 Download PDF

Info

Publication number
KR20150038579A
KR20150038579A KR20157005574A KR20157005574A KR20150038579A KR 20150038579 A KR20150038579 A KR 20150038579A KR 20157005574 A KR20157005574 A KR 20157005574A KR 20157005574 A KR20157005574 A KR 20157005574A KR 20150038579 A KR20150038579 A KR 20150038579A
Authority
KR
South Korea
Prior art keywords
graphene
nano
holes
nanoribbons
stack
Prior art date
Application number
KR20157005574A
Other languages
English (en)
Inventor
펭 리우
Original Assignee
유니버시티 오브 유타 리써치 파운데이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 유타 리써치 파운데이션 filed Critical 유니버시티 오브 유타 리써치 파운데이션
Publication of KR20150038579A publication Critical patent/KR20150038579A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/42—Platinum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/46—Ruthenium, rhodium, osmium or iridium
    • B01J23/462—Ruthenium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/46—Ruthenium, rhodium, osmium or iridium
    • B01J23/468—Iridium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/70—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of the iron group metals or copper
    • B01J23/72—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/70—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of the iron group metals or copper
    • B01J23/74—Iron group metals
    • B01J23/755—Nickel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J35/00—Catalysts, in general, characterised by their form or physical properties
    • B01J35/30—Catalysts, in general, characterised by their form or physical properties characterised by their physical properties
    • B01J35/391—Physical properties of the active metal ingredient
    • B01J35/393—Metal or metal oxide crystallite size
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/02—Impregnation, coating or precipitation
    • B01J37/024—Multiple impregnation or coating
    • B01J37/0244—Coatings comprising several layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/34—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation
    • B01J37/341—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of electric or magnetic fields, wave energy or particle radiation
    • B01J37/344—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of electric or magnetic fields, wave energy or particle radiation of electromagnetic wave energy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/34—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation
    • B01J37/341—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of electric or magnetic fields, wave energy or particle radiation
    • B01J37/347—Ionic or cathodic spraying; Electric discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J37/00—Processes, in general, for preparing catalysts; Processes, in general, for activation of catalysts
    • B01J37/34—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation
    • B01J37/349—Irradiation by, or application of, electric, magnetic or wave energy, e.g. ultrasonic waves ; Ionic sputtering; Flame or plasma spraying; Particle radiation making use of flames, plasmas or lasers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/04—Specific amount of layers or specific thickness
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/06—Graphene nanoribbons
    • C01B2204/065—Graphene nanoribbons characterized by their width or by their aspect ratio

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

계층화된 재료들로부터 박막들을 만들기 위한 방법 및 그로부터 형성된 밴드 갭 디바이스들. 본 개시의 일 양상은 하나 이상의 그래핀 기반 나노구조들을 제작하기 위한 방법을 제공한다. 상기 방법은 기판으로 촉매 재료를 증착시키고, 그것에 의해 기판상에 촉매 재료 층을 형성하는 단계를 포함한다. 상기 방법은 촉매 재료 층을 나노패터닝하고 그것에 의해 나노템플릿을 형성하는 단계를 더 포함한다. 계속해서, 상기 방법은 나노템플릿으로 그래핀을 증착시키고 그것에 의해 하나 이상의 그래핀 기반 나노구조들을 형성하는 단계를 더 포함한다.

Description

패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들{METHODS FOR GRAPHENE FABRICATION ON PATTERNED CATALYTIC METAL}
관련 출원에 대한 상호 참조
본 출원은 여기에 전체적으로 참조로서 통합되는, 2012년 8월 7일에 출원된, 미국 가 출원 번호 제61/680,650호에 대한 우선권을 주장한다.
1. 개시의 분야
박막들을 제작하기 위한 방법들 및 그로부터 형성된 밴드 갭 디바이스들이 제공된다. 보다 특히, 촉매 기판들로의 증착으로부터 박막들을 제작하기 위한 방법들이 제공된다.
2. 배경 기술
통상적으로 나노미터들 두께의, 재료의 얇은 층은 다양한 유망한 애플리케이션들에 대한 강화된 속성들을 보일 수 있다. 그래핀 시트 및 복수의 그래핀 시트들을 포함한 얇은 흑연 층이 양호한 예들이다. 그것의 벌크 3-차원 상대에 비교하여, 그래핀 시트 및 얇은 흑연 층은 높은 캐리어 이동도, 높은 영의 탄성 계수, 및 우수한 열전도성을 포함한, 많은 예외적인 화학적, 기계적, 전자적 및 광학적 속성들을 입증하여 왔다. 이러한 재료들은 전자 디바이스들, 초강력 복합 재료들, 및 에너지 생성 및 저장에서의 애플리케이션들에 잘 맞는다.
그것들의 바람직한 속성들에도 불구하고, 이러한 얇은 층의 제작은 확대될 수 있으며 동시에 제어 가능하고 신뢰 가능한 얇은 층들을 생성할 수 있는 간단하며 비용-효과적인 방법의 개발에서 도전들을 부여하기 때문에 주로 연구소들에 제한된다. 이들 연구소 방법들은 에피택셜 성장, 콜로이드 현탁액, 비전통 방법들 및 박리(Jayasen 및 Subbiah, 2011, 나노스케일 연구서, 6:95 참조)로서 광범위하게 분류될 수 있다. 박리 방법은 근본적으로 벌크 재료로부터 얇은 층의 분리를 수반한다. 이러한 기술은 열적, 화학적 및 기계적 방법들로 추가로 분류될 수 있다.
개발 하에서 기계적 박리 방법들은 고차 열분해 흑연(highly ordered pyrolytic graphite; HOPG) 샘플을 절단하기 위해 울트라샤프 단일 결정 다이아몬트 웨지(Jayasen 및 Subbiah, 2011, 나노스케일 연구서, 6:95 참조), 원자력 현미경(Liu 외, 2005, 응용 물리학 잡지들 86, 073104 참조), 및 접착 테이프들(Liu 외, 2010, 응용 물리학 잡지들 96, 201909 및 Chang 외, 2010, 응용 물리학 잡지들 97, 211102)의 사용을 포함한다. 기계적 균열을 위한 접착 테이프들의 사용은 그것이 간단하며 비용-효과적이기 때문에 인기 있는 방법이다. 그러나, 현재 기계적 박리 방법들을 사용할 때, 원하는 두께의 얇은 층을 얻기 위해 요구된 껍질들의 수를 예측하는 것은 어렵다(Jayasen 및 Subbiah, 2011, 나노스케일 연구서, 6:95 참조). 줄무늬들 및 물결 모양 킹크들과 같은, 미세구조 손상은 또한 현재 기계적 박리 방법들(Liu 외, 2010, 응용 물리학 잡지들, 96, 201909 참조)에 의해 생성된 얇은 층에서 관찰되어 왔다.
지난 몇 년간, 다양한 방법들이 그래핀 기반 나노구조들의 원하는 크기, 특정된 기하학적 구조들, 및 특성화된 전자 속성들을 달성하는 동안, 그래핀 기반 나노구조들, 예로서 그래핀 나노리본들(GNR들) 및 그래핀 나노네트워크들(GNN들) 또는 그래핀 나노홀 초격자들을 제작하기 위한 시도로 개발되어 왔다. 이들 방법들은 (1) e-빔 리소그래피 및 산소 플라즈마 에칭의 조합; (2) 초음파 화학적으로 프로세싱되는 흑연의 스트리핑; (3) 예로서, Au(111), Ag(111) 또는 실리카 기판들 상에서 자기-조립된 1,4-디요오도-2,3,5,6-테트라페닐벤젠6, 또는 10,10'-디브로모-9,9'-비안트릴7, 폴리안트릴렌 올리고머들8의 고리화 수소 이탈에 의한, 하향식 화학적 합성; (4) 높은 바이어스 전위를 가진 주사형 터널링 현미경(scanning tunneling microscopy; STM)에 의한 그래핀의 전기 화학적 에칭; (5) 그래핀 상에서의 금속 나노입자들을 사용한 촉매 짝풀림(unzipping); (6) 예로서, Ar 플라즈마 에칭 또는 산화에 의한, 탄소 나노튜브들의 화학적 짝풀림; (7) 나노와이어 마스크를 가진 에칭; 및 (8) 대규모 그래핀을 산화 짝풀림하며 GNR들로 절단하는 것을 포함한다.
실온에서의 동작을 위한 적절한 밴드 갭들을 획득하기 위해, 그래핀 기반 나노구조 폭은 밴드 갭 및 그래핀 기반 나노구조들의 폭 사이에서의 역 관계로 인해 수 나노미터들 내에 있도록 요구된다. 현재 기술에 기초하여, 수십 나노미터들의 폭이 e-빔 리소그래피 및 산소 플라즈마 에칭의 조합으로부터 e-빔 리소그래피를 사용하여 달성될 수 있다. 나노구조 폭들이 상기 언급된 제작 방법들(2 내지 7)을 사용하여 서브-10 나노미터들 내에 있도록 감소될 수 있지만, 이러한 방법들을 사용하는 것에 대한 많은 단점들이 있다. 예를 들면, 초음파 화학적으로 프로세싱되는 흑연의 스트리핑은 리본 폭의 큰 분포, 랜덤 에지 방향들, 및 약 0.5%의 수율을 산출한다. 유사하게, 상향식 화학적 합성은 에지 기하학적 구조 및 크기를 제어할 때 어려움들을 겪는다. 높은 바이어스 전위를 가진 주사형 터널링 현미경(STM)에 의한 그래핀의 전기 화학적 에칭은 값비싸며 시간-소모적이다. 상기 언급된 방법들(5 및 6)은 탄소 나노튜브들의 이용 가능성에 의해 제한된다. 나노와이어 마스크를 가진 에칭은 나노와이어들의 위치 결정시 어려움 및 복잡도에 의해 방해된다. 또한, 대규모 그래핀을 산화 짝풀림하며 GNR들로 절단하는 것(방법 8)은 초기 절단 위치, 절단의 방향, 상이한 컷들 사이에서의 간격에서의 제어의 부족에 의해 제한된다.
다른 한편으로, 다양한 방법들이 대-규모 그래핀 시트들을 합성하려고 시도하여 왔다. 하나의 특정한 방법은 금속 기판들 상에서의 그래핀의 에피택셜 성장에 의해 특성화된다. 상이한 금속 기판들이 Pt, Ir, Ru, Ni, 및 Cu와 같은, 화학적 기상 증착(CVD)을 통해 그래핀을 성장시키기 위해 사용되어 왔다. 구리는 기판을 에칭할 때의 성공, 구리로부터 에피택셜 그래핀을 전달할 때의 성공, 구리에서 탄소의 낮은 용해도, 및 비교적 낮은 비용의 구리로 인해 특히 매력적인 기판이다.
상기 배경을 고려해볼 때, 간단하며 비용-효과적이고, 확대될 수 있으며, 동시에 제어 가능하고 신뢰성 있는 얇은 층들을 생성할 수 있는 얇은 층 제작에 대한 이 기술분야에서의 요구가 있다.
3. 요약
본 개시는 계층화된 재료들로부터 박막들을 만들기 위한 방법들 및 그로부터 형성된 밴드 갭 디바이스들을 제공한다. 본 개시의 일 양상은 하나 이상의 그래핀 기반 나노구조들을 제작하기 위한 방법을 제공한다. 상기 방법은 기판으로 촉매 재료를 증착시키고 그것에 의해 상기 기판상에 촉매 재료 층을 형성하는 단계를 포함한다. 상기 방법은 상기 촉매 재료 층을 나노패터닝하고 그것에 의해 나노템플릿을 형성하는 단계를 더 포함한다. 계속해서, 상기 방법은 상기 나노템플릿으로 탄소를 증착시키고 그것에 의해 상기 하나 이상의 그래핀 기반 나노구조들을 형성하는 단계를 더 포함한다.
본 개시의 또 다른 양상은 하나 이상의 그래핀 기반 나노구조들을 제작하기 위한 또 다른 방법을 제공한다. 상기 방법은 기판으로 촉매 재료의 층을 증착시키고 그것에 의해 상기 기판상에 촉매 재료 층을 형성하는 단계를 포함한다. 상기 방법은 상기 촉매 재료의 층으로 스페이서 막의 층을 증착시키는 단계를 더 포함한다. 상기 스페이서 막은 그래핀 성장에 적합하지 않은 재료를 포함한다. 또한, 상기 방법은 상기 촉매 재료 층의 일 부분이 노출되도록 상기 스페이서 막을 나노패터닝하고 그것에 의해 나노템플릿을 형성하는 단계를 포함한다. 뿐만 아니라, 상기 방법은 상기 나노템플릿으로 탄소를 증착시키고 그것에 의해 상기 하나 이상의 그래핀 기반 나노구조들을 형성하는 단계를 포함한다.
4. 도면들의 간단한 설명
본 명세서에 통합되며 그 일부를 구성하는 첨부한 도면들은 본 출원의 하나 이상의 실시예들을 예시하며, 상세한 설명과 함께, 상기 출원의 원리들 및 구현들을 설명하도록 작용한다.
도 1a는 본 개시의 실시예에 따라 나노패터닝된 촉매 금속 기판상에 그래핀 나노리본들 및 그래핀 나노네트워크들을 형성하기 위한 대표적인 방법의 흐름도를 제공한다.
도 1b는 본 개시의 실시예에 따라 나노패터닝된 촉매 금속 기판상에 그래핀 나노리본들 및 그래핀 나노네트워크들을 형성하기 위한 또 다른 대표적인 방법의 흐름도를 제공한다.
도 2a는 본 개시의 실시예에 따른 양성 셋업을 갖고 나노패터닝된 촉매 금속 기판상에 그래핀 나노리본들 및 그래핀 나노네트워크들을 형성하기 위한 대표적인 방법의 상세한 그래픽 표현이다.
도 2b는 본 개시의 실시예에 다른 음성 셋업을 갖고 나노패터닝된 촉매 금속 기판상에 그래핀 나노리본들 및 그래핀 나노네트워크들을 형성하기 위한 대표적인 방법의 상세한 그래픽 표현이다.
도 3은 종래 기술에 따른 그래핀 나노리본의 일 층의 2-차원 뷰를 묘사한다.
도 4는 본 개시의 방법들을 사용하여 만들어진 대표적인 다중 밴드 갭 디바이스를 예시한다.
도 5는 본 개시의 양상에 따라 만들어진 부가의 대표적인 아중 밴드 갭 디바이스를 예시한다.
도 6은 본 개시의 양상에 따라 만들어진 다중 밴드 갭 광전지 디바이스의 개략적이 전기 다이어그램을 묘사한다.
도 7은 본 개시의 양상에 따라 만들어진 다중 밴드 갭 광검출기의 개략적인 전기 다이어그램을 묘사한다.
도 8은 본 개시의 양상에 따라 만들어진 다중 밴드 갭 발광 다이오드의 개략적인 전기 다이어그램을 묘사한다.
도 9a 및 도 9b는 본 개시의 양상에 따라 만들어진 반도체 나노홀 초격자의 개략적인 상면도를 묘사한다.
도 10은 본 개시의 양상에 따라 만들어진 나노홀 초격자를 포함한 다수의 밴드 갭 디바이스의 개략적인 상면도를 묘사한다.
본 출원의 실시예들은 계층화된 재료들로부터 박막들을 제작하기 위한 방법들의 맥락에서 및 그로부터 만들어진 박막들의 맥락에서 설명된다. 본 명세서 및 청구항들에서, 계층화된 재료들은 복수의 시트들을 포함한 재료를 나타낼 수 있으며, 각각의 시트는 실질적으로 평면 구조를 가진다. 용어 "박막들" 는 하나의 이러한 시트를 포함한 얇은 층을 나타낼 수 있으며; 그것은 또한 수 개, 수십 개, 수백 개 또는 수천 개의 이러한 시트들을 나타낼 수 있다. 박막들의 두께는 범위가 나노미터에서 수 마이크로미터들로, 또는 수십 마이크로미터들에 이를 수 있다. 본 출원에 개시된 프로세스들에 의해 생성된 최종 박막들은 나노미터들에서, 바람직하게는 50 나노미터들 미만의 두께를 가질 수 있다. 용어 "기판" 는 하나의 층 또는 다수의 층들을 나타낸다. 몇몇 실시예들에서, 기판은 유리, Si, SiO2, SiC, 또는 또 다른 재료이다. 다수의 층들을 나타낼 때, 용어 "기판" 는 용어 "기판 스택" 와 같으며 그것과 상호 교환 가능하다. 용어 "촉매 재료" 는 그래핀을 성장시키기에 적합한 임의의 재료를 나타낼 것이다. 촉매 재료들의 예들은 Pt, Ir, Ru, Ni, 및 Cu이다.
이 기술분야의 숙련자들은 본 출원의 다음의 상세한 설명이 단지 예시적이며 임의의 제한적인 방식으로 의도되지 않는다는 것을 인식할 것이다. 본 출원의 다른 실시예들은 본 개시의 이익을 가진 이러한 숙련자들에게 직접 쉽게 제안할 것이다. 첨부한 도면들에 예시된 바와 같이 본 출원의 구현들에 대한 참조가 이제 상세히 이루어질 것이다. 동일한 참조 표시자들은 동일한 또는 유사한 부분들을 나타내기 위해 도면들 및 다음의 상세한 설명 전체에 걸쳐 사용될 것이다.
명료함을 위해, 여기에 설명된 구현들의 보통의 특징들의 모두가 도시되고 설명되는 것은 아니다. 물론, 임의의 이러한 실제 구현의 개발에서, 다수의 구현-특정 결정들이 애플리케이션- 및 비즈니스-관련 제약들을 준수해서와 같이, 개발자의 특정 목적들을 달성하기 위해 이루어져야 하며, 이들 특정 목적들은 하나의 구현에서 또 다른 구현으로 및 하나의 개발자에서 또 다른 개발자로 변할 것임이 이해될 것이다. 게다가, 이러한 개발 노력은 복잡하고 시간-소모적일 수 있지만, 그럼에도 불구하고 본 개시의 이익을 가진 이 기술분야의 숙련자들에 대한 엔지니어링의 보통의 일일 것임이 이해될 것이다.
그것의 많은 예외적인 화학적, 기계적, 전자적 및 광학적 속성들로 인해, 박막들, 예로서, 그래핀 나노리본들(GNR) 및 그래핀 나노네트워크들(GNN)은 전자 디바이스들, 초-강력 복합 재료들, 및 에너지 생성 및 저장에서의 사용을 위해 매우 바람직하다. 그러나, GNR들 및 GNN들의 제작을 위한 현재 방법들은 복잡하고, 값비싸고, 비효율적이며 매우 일관성 없다. 따라서, 훨씬 더 효율적이며 일관적인 방식으로 GNR들 및 GNN들을 제작하기 위한 방법에 대한 요구가 있다.
도 1a는 본 개시의 실시예에 따라 나노패터닝된 촉매 금속 기판상에 그래핀을 형성하기 위한 대표적인 방법의 흐름도를 제공한다. 단계(10)에서, 촉매 재료는 실리콘 또는 유리와 같은 기판으로 증착되며, 그것에 의해 기판상에 촉매 재료 층을 형성한다. 상기 논의된 바와 같이, 촉매 재료는 재료가 재료의 표면상에 그래핀을 성장시키거나 또는 증착시키는데 도움이 되는 한, Pt, Ir, Ru, Ni, 및 Cu와 같은, 임의의 금속 재료일 수 있다. 몇몇 실시예들에서, 사용된 촉매 재료는 재료의 표면상에서의 그래핀 형성을 촉진시키는 조건이 충족되는 한, 전혀 금속이 아니다. 촉매 층은 임의의 표준 클린 룸 기술, 예로서, 스퍼터링, 스핀 코팅, 또는 화학적 기상 증착을 통해 기판으로 증착될 수 있다.
단계(20)에서, 촉매 재료 층은 나노패터닝되며, 그것에 의해 나노템플릿을 형성한다. 이후 및 도 2a에 대하여 보다 상세히 논의되는 바와 같이, 촉매 재료 층의 나노패터닝은 포토레지스트의 층을 증착시키는 것, 마스크 위에 포토레지스트 층으로 광을 비추는 것에 의해 나노패터닝하는 것, 및 노출 영역들을 화학적 에칭하는 것을 포함한, 표준 리소그래피 기술들을 사용하여 달성될 수 있다. 촉매 템플릿을 야기하는 임의의 기술, 예로서 e-빔 리소그래피가 단계(20)를 위해 사용될 수 있다는 것이 주의되어야 한다.
단계(30)에서, 그래핀은 나노템플릿 상에 형성되며 그것에 의해 밴드 갭 디바이스들에서의 사용을 위한 하나 이상의 그래핀 기반 나노구조들 또는 박막들을 형성한다. 그래핀 층은 임의의 표준 증착 기술을 사용하여 증착될 수 있지만, 본 개시의 일 실시예는 화학적 기상 증착을 이용한다.
도 1a에 묘사된 방법은 촉매 재료를 직접 패터닝한다. 이것은 "양성(positivie)" 셋업을 사용하는 것으로 불리운다. 도 1b를 참조하여 보여질 바와 같이, 본 개시의 실시예에 따라 그래핀을 증착시키는 방법은 또한 "음성(negative)" 셋업을 사용하여 달성될 수 있다. "음성" 셋업에서, 촉매 재료는 직접 패터닝되지 않으며, 오히려 "스페이서 막"으로 불리우는 재료의 부가적인 층이 패터닝되어, 그래핀 증착을 위한 촉매 재료를 노출시킨다. 음성 셋업은 촉매 재료 자체가 스페이서 막보다 패터닝하기 더 어려운 경우에 유용할 수 있다.
도 1b는 본 개시의 실시예에 따라 나노패터닝된 촉매 금속 기판으로 그래핀을 증착시키기 위한 또 다른 대표적인 방법의 흐름도를 제공한다. 상기 설명된 바와 같이, 도 1b에 묘사된 방법은 음성 셋업을 사용한다. 단계(40)는 도 1a에서의 단계(10)와 유사하다.
도 1b에서, 단계(40)는 도 1a의 단계(10)와 동일하며 그러므로 추가로 설명되지 않을 것이다. 단계(50)에서, 스페이서 막의 층은 촉매 재료의 층으로 증착된다. 스페이서 막은 그래핀 성장 또는 증착에 적합하지 않은 재료를 포함한다. 일 실시예에서, 스페이서 막은 Au를 포함한다. 금은 그래핀 성장에 대하여 그것의 불활성 속성들 때문에 스페이서 막 재료로서 효과적이다. 촉매 재료 층과 같이, 스페이서 막 층은 표준 클린룸 기술들을 사용하여 증착될 수 있다.
단계(60)에서, 스페이서 막은 촉매 재료 층의 일 부분이 노출되도록 나노패터닝되며 그에 의해 나노템플릿을 형성한다. 나노패터닝은 표준 리소그래피 기술들을 사용하여 달성될 수 있다. 패터닝된 촉매 재료가 도 1a에서 직접 만들어졌지만, 촉매 재료의 패턴은 스페이서 막의 에칭으로부터 노출을 통해 간접적으로 만들어진다.
단계(70)에서, 탄소가 표준 증착 기술들을 통해 노출된 촉매 재료 나노템플릿으로 증착된다. 스페이서 막 층은 그래핀 성장에 대하여 불활성인 재료를 포함하므로, 그래핀 나노구조들은 촉매 나노템플릿의 노출된 부분들로 증착된 탄소로서 촉매 나노템플릿의 노출된 부분들 상에 형성된다.
도 2a는 본 개시의 실시예에 따른 양성 셋업을 갖고 나노패터닝된 촉매 금속 기판으로 그래핀을 증착시키기 위한 대표적인 방법의 상세한 그래픽 표현이다. 초기 단계(200)는 깨끗한 기판(220)을 보여준다. 몇몇 실시예들에서, 기판(220)은 촉매 재료의 하나 이상의 층들의 증착을 용이하게 하는 재료이다. 일 실시예에서, 기판(220)은 유리이다. 기판(220)은 통상적으로 평면이며 경질이거나 또는 가요성일 수 있다. 몇몇 실시예들에서, 기판(220)은 알루미노실리케이트 유리, 보로실리케이트 유리, 다이크로익 유리, 게르마늄/반도체 유리, 유리 세라믹, 실리케이트/융융 실리카 유리, 소다 석회 유리, 석영 유리, 칼코겐/황화물 유리, 플루오르화 유리, 유리-기반 페놀, 플린트 유리, 또는 시레이티드(cereated) 유리로 만들어진다. 몇몇 실시예들에서, 기판(220)은 우레탄 폴리머, 아크릴 폴리머, 불소폴리머, 폴리벤즈아미다졸, 폴리마이드, 폴리테트라플루오로에틸렌, 폴리에테르에테르케톤, 폴리마이드-이미드, 유리-기반 페놀, 폴리스틸렌, 가교 폴리스틸렌, 폴리에스테르, 폴리카보네이트, 폴리에틸렌, 폴리에틸렌, 아크릴로나이트릴-부타디엔-스틸렌, 폴리테트라플루오로-에틸렌, 폴리메타크릴레이트, 나일론 6,6, 셀룰로오스 아세테이트 부티레이트, 셀룰로오스 아세테이트, 경질 비닐, 가소화된 비닐, 또는 폴리프로필렌으로 만들어진다.
단계(202)에서, 촉매 재료 층(230)은 촉매 재료 층(230)을 형성하기 위해, 예를 들면, 이하의 섹션 7에 설명된 증착 방법들 중 임의의 것을 사용하여 기판(220)으로 증착된다. 촉매 재료 층(230)은 증착을 통해 그래핀 성장을 용이하게 하는 임의의 재료이다. 일 실시예에서, 촉매 재료 층(230)은 Cu이다.
단계들(204 내지 210)은 도 1a로부터 단계(20)의 상세한 구현, 예로서 포토리소그래피를 표현한다. 상기 논의된 바와 같이, e-빔 리소그래피와 같은 다른 리소그래피 방법들이 또한 본 개시의 다른 실시예들에서 사용될 수 있다.
단계(204)는 촉매 재료 층(230)으로 증착된 양성 포토레지스트(240)의 층을 도시한다. 양성 포토레지스트(240)의 대표적인 속성들이 이하의 섹션 8.1에 설명된다.
레지스트 층이 도포된 후, 레지스트 층(240)의 밀도는 종종 나중 프로세싱을 지원하기에 불충분하다. 따라서, 본 개시의 몇몇 실시예들에서, 베이크가 레지스트 층을 고밀화하고 잔여 용제를 제거하기 위해 사용된다. 이러한 베이크는 소프트베이크, 프리베이크, 또는 도포-후 베이크로서 불리운다. 이러한 베이크 프로세스들의 예들이 섹션에 설명된다.
스페이서가 레지스트 층으로 코팅된 후, 다음 단계는 레지스트 층의 정렬 및 노출이다. 정렬 및 노출은, 이름이 내포하는 바와 같이, 2-목적 포토마스킹 단계이다. 정렬 및 노출 단계의 제 1 부분은 재료 표면상에서 요구된 이미지의 위치 결정 또는 정렬이다. 이미지가 마스크 상에서 발견된다. 제 2 부분은 노출 광 또는 방사선 소스로부터 레지스트 층에서의 이미지의 인코딩이다. 단계(206)에서, 광(도시되지 않음)은 마스크(도시되지 않음)를 통해 포토레지스트 층(240)으로 비춰져서, 마스크의 특징들에 따라 촉매 재료(230)의 부분들을 노출시킨다. 즉, 마스크는 마스크 자체가 광을 막지만, 마스크에서의 개구들이 광으로 하여금 빛나도록 허용하도록 만들어진다. 마스크에서의 개구들은 나노템플릿이 형성될 나노패턴을 형성하기 위한 이러한 방식으로 배열된다. 마스트의 정렬 및 노출에 대한 보다 많은 세부사항들이 이하에서, 섹션 8.3에 제공된다.
마스크를 통한 노출 후, 패턴은 노출된 및 노출되지 않은 레지스트의 영역들로서 레지스트에서 잠상으로서 코딩된다. 몇몇 실시예들에서, 패턴은 미중합된 레지스트 영역들의 화학적 용해에 의해 레지스트에서 선택적으로 현상된다. 잠상을 현상하기 위해 현상액이 레지스터에 도포되는 여러 개의 방법들이 있다. 이러한 방법들은, 이에 제한되지 않지만, 액침, 분무 현상, 및 퍼들 현상을 포함한다. 레지스트 층을 현상하는 것에 대한 세부사항들이 이하에서, 섹션 8.4에 개시된다. 본 개시의 몇몇 실시예들에서, 레지스트는 그것이 현상된 후 선택적으로 하드 베이킹된다. 하드 베이크의 목적은 패터닝될 하부 층에 레지스트 층의 양호한 부착을 달성하는 것이다. 화학적 현상 후 레지스트 층을 하드 베이킹하는 것에 대한 세부사항들이 이하에서, 섹션 8.4에 개시된다.
단계(208)에서, 촉매 재료 층(230)의 노출된 부분들이 플라즈마 에칭기를 사용하여 에칭된다. 플라즈마 에칭기는 레지스트 층의 노출된 또는 노출되지 않은 부분들을 화학적으로 용해시키기 위해 활성화된 이온들을 사용한다. 에칭 프로세스는 단지 노출된 촉매 재료 층만을 에칭하는 임의의 에칭 프로세스일 수 있다. 에칭 프로세스는 패터닝된 포토레지스트 층(240), 포토레지스트 층(240) 바로 아래 있으며 그것에 의해 커버되는 촉매 재료 층(230)의 부분들, 또는 기판(220)에 영향을 미치지 않아야 한다는 것을 주의하는 것이 중요하다. 이하의 섹션 8.6은 습식 에칭, 플라즈마 에칭, 이온 빔 에칭, 및 반응성 이온 에칭을 포함하여, 대표적인 에칭 기술들을 제공한다.
단계(210)에서, 포토레지스트 층(240)의 나머지 부분들은 다수의 잔여 층 제거 기술들 중 임의의 것에 의해 제거된다. 예를 들면, 본 개시의 일 실시예에서, 광(도시되지 않음)은 포토레지스트 층(240)의 나머지 부분들을 제거하기 위해, 다시 한 번 포토레지스트 층(240)으로, 그러나 이번에는 마스크 없이 비춰지며, 그것에 의해 패터닝된 촉매 재료 층(230)을 노출시킨다. 몇몇 실시예들에서, 레지스트 층(240)은 H2SO4와 같은 강산 또는 H2SO4-Cr2O3와 같은, 산산화제 조합을 갖고 벗겨지며, 완전히 패터닝된 구조를 산출하기 위해 홈이 아닌 레지스트를 공격한다. 단계(210)에서 적용될 수 있는 부가적인 잔여 층 제거 기술들이 이하에서, 섹션 8.7에 설명된다.
최종적으로, 단계(212)에서, 탄소가 그래핀 나노구조들(250)을 형성하기 위해 촉매 층(230)으로 증착된다. 그래핀은 다양한 방법들, 예로서 화학적 기상 증착으로 증착될 수 있으며, 그 일부는 이하에서 섹션 7.0에 설명된다. 예를 들면, 단계(212)의 몇몇 실시예들에서, 예를 들면, 이하에서 섹션 7.1에 설명된 바와 같은 화학적 기상 증착이 그래핀 나노구조들(250)을 형성하기 위해 촉매 층(230)으로 탄소를 증착시키기 위해 사용된다. 단계(212)의 몇몇 실시예들에서, 이하에서 섹션 7.2에 설명된 바와 같은 감압 화학적 기상 증착이 그래핀 나노구조들(250)을 형성하기 위해 촉매 층(230)으로 탄소를 증착시키기 위해 사용된다. 단계(212)의 몇몇 실시예들에서, 예를 들면, 이하에서 섹션들(7.3 내지 7.21) 중 임의의 것에 설명된 기술들 중 임의의 것이 그래핀 나노구조들(250)을 형성하기 위해 촉매 층(230)으로 탄소를 증착시키기 위해 사용된다.
도 2b는 본 개시의 실시예에 따른 음성 셋업을 갖고 나노패터닝된 촉매 금속 기판으로 그래핀을 증착시키기 위한 대표적인 방법의 상세한 그래픽 표현이다. 도 2b에 묘사된 방법은 도 2a에서의 방법과 정확하게 동일한 방식을 시작한다. 따라서, 방법은 도 2a에서처럼 단계(200) 및 단계(202)로 시작한다. 단계(203)에서, 스페이서 막 층(260)은 촉매 재료 층(230)으로 증착된다. 스페이서 막 층(260)은 나노패터닝을 허용하며 스페이서 막 층(260)의 표면상에서 그래핀을 성장시키기에 적합하지 않은 임의의 재료를 포함할 수 있다. 일 실시예에서, Au가 스페이서 막 층(260)을 위해 사용된다.
단계들(205 내지 211)은 나노패터닝된 층이 촉매 금속 층(230)보다는 스페이서 막 층(260)인 것을 제외하고, 도 2a에서의 단계들(204 내지 210)과 유사하다. 단계(205)에서, 포토레지스트(240)의 층이 스페이서 막 층(260)으로 증착된다. 단계(207)에서, 광(도시되지 않음)은 포토레지스트가 나노패터닝되도록 마스크(도시되지 않음)를 통해 포토레지스트 층(240)으로 비춰진다. 단계(209)에서, 스페이서 막 층(260)은 스페이서 막 층(260)이 포토레지스트 층(240)과 동일한 나노패턴을 형성하도록 선택적으로 에칭된다. 단계(211)에서, 나머지 포토레지스트 층(260)은 광 노출을 통해 제거된다. 단계들(205 내지 211)이 도 2a에서의 단계들(204 내지 210)과 유사하지만, 기본 차이는 마스크가 마스크에서의 개구들을 통해 나노템플릿을 정의한다는 것이다. 다시 말해서, 그래핀 나노구조들은 도 2a에서의 방법에서처럼, 마스크에 의해 커버된 영역들보다는, 마스크에서의 홀들에 의해 정의된 영역들에 형성된다.
단계(213)에서, 탄소가 촉매 재료 층(230)의 노출된 부분들에 증착되며 그것에 의해 원하는 그래핀 나노구조들(250)을 형성한다. 상기 논의된 바와 같이, 스페이서 막 층(260)은 그래핀 성장에 반응하지 않는 재료를 포함한다. 그러므로, 그래핀은 단지 촉매 재료 층(230)의 노출된 영역들 상에서만 성장한다.
도 3은 종래 기술에 따라 그래핀 나노리본(GNR)(300)의 일 층의 2-차원 뷰를 묘사한다. GNR(300)은 그래핀의 얇은 스트립, 또는 펼쳐진 탄소 나노튜브를 포함한다. 도 3으로부터 명백한 바와 같이, 그래핀은 벌집 형 격자를 형성하기 위해 sp2-결합된 탄소 원자들을 포함한다. 도 3에서, 복수의 꼭짓점들(302)의 각각은 탄소 원자를 나타낸다. GNR(300)과 같은, GNR들은 그것들의 전자 속성들을 특성화하는 두 개의 에지 구조들, 즉 안락 의자 및 지그재그를 가질 수 있다. 에지(310)는 안락 의자 에지 구조를 묘사하지만, 에지(320)는 지그재그 에지 구조를 묘사한다. GNR들 및 그것들의 전자 속성들에 대한 보다 많은 세부사항들은, Physica Status Solidi(c)4, No.2, 489(2007), 그래핀 나노리본들의 Motohiki Ezawa의 독특한 밴드 갭 구조에서 발견될 수 있으며, 이것은 여기에 전체적으로 참조로서 통합된다.
도 4는 본 개시의 실시예에 따라 기판(102)상에 배열된 다중 밴드 갭 디바이스의 대표적인 실시예(400)를 예시한다. 하나의 로우에 나노리본들 또는 스택들을 배열하는 대신에, 대표적인 실시예(400)는 복수의 로우들을 포함하며, 각각의 로우는 제 1 공통 리드(406) 및 제 2 공통 리드(408)를 갖는다. 그래핀 구조들(404-i 및 404-j)은 GNR(300)의 단일 리본 또는 스택을 나타낸다. 그래핀 구조들(404-i 및 404-j)은 동일하거나 또는 상이한 특성들을 가진다. 각각의 로우는 원하는 출력을 위해 전기적으로 직렬로 또는 병렬로 연결될 수 있다.
도 5는 본 개시의 양상에 따른 부가의 대표적인 다중 밴드 갭 디바이스(500)를 예시하며, 여기에서 504는 GNR(300)의 단일 리본 또는 스택을 나타내며, GNN(506)은 나노홀 초격자 또는 다중 나노홀 초격자들의 수직 스택을 나타낸다. 대표적인 실시예(500)에서 나노리본들, 나노홀 초격자들 또는 스택들(나노리본들 또는 나노홀 초격자들을 갖고 형성된)은 기판(102) 상에서 나노패터닝되며 복수의 클러스터들(000-1, 000-2, ..., 000-N)로 배열된다. 각각의 클러스터는 서로로부터 공간적으로 분리되며, 그 자신의 제 1 리드(510) 및 제 2 리드(512)를 가진다. 구조 및 기능에 대하여, 000-1, 000-2, ..., 000-N은 나노리본들 또는 나노홀들 초격자들에 대한 실시예들을 나타낼 수 있다. 대표적인 실시예(500)는 복수의 다중 밴드 갭 디바이스들을 포함하는 집합체이다.
몇몇 실시예들에서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 가진다. 다른 실시예들에서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 갖지만, 그것들의 양쪽 모두는 클러스터(000-k)와 상이하다. 다른 실시예들에서, 클러스터(000-i)는 클러스터(000-j)와 동일한 구조를 갖지만, 클러스터(000-i)의 나노리본들 또는 스택들은 클러스터(000-j)의 나노리본들 또는 스택들과 상이한 특성들을 가진다. 몇몇 실시예들에서, 클러스터(000-i)는 복수의 횡방향 이격된 나노 리본들을 포함한 디바이스인 반면, 다른 실시예들에서, 클러스터(000-i)는 복수의 수직으로 적층된 나노 리본들을 포함한 디바이스이다. 몇몇 실시예들에서, 클러스터(000-i)는 복수의 횡방향 이격된 나노홀 초격자들을 포함한 디바이스인 반면, 다른 실시예들에서, 클러스터(000-i)는 복수의 수직으로 적층된 나노홀 초격자들을 포함한 디바이스이다. 몇몇 실시예들에서, 클러스터(000-i)는 하나의 단일 나노홀 초격자를 포함한 디바이스인 반면, 다른 실시예들에서, 클러스터(000-i)는 복수의 수직으로 적층된 나노홀 초격자들에 의해 형성된 하나의 단일 스택을 포함한 디바이스이다.
몇몇 실시예들에서, 복수의 다중 밴드 갭 디바이스들, 또는 클러스터들(000-1, 000-2, ..., 000-N)은 기하학적으로 평면 어레이에, 바람직하게는 인접한 클러스터들에 평행하거나 또는 평행에 가까운 각각의 클러스터를 갖고 배열된다. 몇몇 실시예들에서, 그러나, 몇몇 클러스터들은 도 5에 도시된 바와 같이 변위되거나 또는 기울어진다. 다른 실시예들에서, 하나의 클러스터는 복수의 클러스터들에서 또 다른 클러스터의 최상부 상에 위치된다. 원하는 애플리케이션에 의존하여, 복수의 다중 밴드 갭 디바이스들, 또는 클러스터들(000-1, 000-2, ..., 000-N)은 전기적으로 병렬로, 직렬로, 또는 병렬 및 직렬의 조합으로 연결된다.
일반적으로, 복수의 다중 밴드 갭 디바이스들에서의 각각의 디바이스 또는 복수의 클러스터들에서의 각각의 클러스터는 1 ㎛ 내지 10 mm 사이에 있는 폭 및 1 ㎛ 내지 10 mm 사이에 있는 길이를 가진다. 몇몇 실시예들에서, 복수의 클러스터들에서의 각각의 클러스터는 10 ㎛ 내지 1 mm 사이에 있는 폭 및 10 ㎛ 내지 1 mm 사이에 있는 길이를 가진다. 몇몇 실시예들에서, 복수의 클러스터들에서의 각각의 클러스터는 50 ㎛ 내지 500 ㎛ 사이에 있는 폭 및 50 ㎛ 내지 500 ㎛ 사이에 있는 길이를 가진다.
몇몇 인스턴스에서, 도 4 및 도 5에 각각 묘사된 대표적인 실시예들(400, 500)은 광 스플리터를 포함하며, 예를 들면, 광전지 디바이스들 또는 광검출기들로서 사용될 수 있다.
도 6 내지 도 8은 본 개시에 따른 다중 밴드 갭 디바이스에 대한 대표적인 개략적 전기 다이어그램들을 제공한다. 도 6 내지 도 8에서, 요소(602)는 실시예들(400, 500)과 같은, 이전에 설명된 실시예들 모두, 및 본 개시의 범위 내에 있는 등가물들을 나타낸다. 제 1 리드(604) 및 제 2 리드(606)를 통해, 실시예(602)는 선택적 외부 회로에 전기적으로 연결될 수 있어서, 다중 대역 갭 광전지 디바이스(600)(도 6), 다중 대역 갭 광검출기(700)(도 7), 또는 다중 밴드 갭 LED(900)(도 8)를 생성한다.
다중 대역 갭 광전지 디바이스(600)는 실시예(602)를 외부 로드에 연결함으로써 생성되며, 그것의 개략적인 전기 다이어그램이 도 7에 예시된다. 레지스터(608)에 의해 표현될 때, 로드는 전기 발생기, 온수기, 배터리 또는 다른 기기들이다. 몇몇 실시예들에서, 로드는 실시예(602)가 주 전기 그리드에 연결될 때 전기 그리드이다. 몇몇 실시예들에서, 입사 일광을 수신할 때, 광전지 디바이스(700)는 태양열 집광 장치 없이 50 W/m2 이상으로 전력을 생성한다. 몇몇 실시예들에서, 광전지 디바이스(700)는 태양열 집광 장치를 포함하며 전력 출력은 더 높다. 예를 들면, 100x 태양열 집광 장치를 사용하여, 5000 W/m2의 전력이 몇몇 실시예들에서 달성된다.
실시예(602)를 전위계에 연결하는 것은 다중 대역 갭 광검출기(700)를 생성하며, 그 개략적인 전기 다이어그램이 도 7에 예시된다. 전위계는 진동 용량 전위계들, 밸브 전위계들, 및 고체-상태 전위계들을 포함하여, 임의의 유형의 전위계이며, 전하 또는 전기 전위 차이를 측정한다. 실시예(602)의 밴드 갭들을 동조 및 제어함으로써, 광검출기(700)는 10 nm 및 100 ㎛ 사이에서의 어딘가에 있는 파장 범위들에서, 적외선 방사, 가시 광, 및/또는 자외선 방사를 측정하도록 설계된다.
실시예(602)가 배터리와 같은 외부 전류에 연결될 때, 다중 밴드 갭 LED(800)가 생성된다. 도 8은 본 개시에 따른 다중 밴드 LED(900)의 개략적인 전기 다이어그램을 제공한다. 실시예(602)의 밴드 갭들을 동조 및 제어함으로써, 다중 밴드 갭 LED(800)는 10 nm 내지 100 ㎛ 사이의 범위에 있는 넓은 파장 스펙트럼에서 광을 방출할 수 있다. 몇몇 실시예들에서, 다중 대역 LED(900)는 백색 광과 같은, 하이브리드 광을 방출한다.
또한, 본 광전지 디바이스(600), 광검출기(700), 및 LED(800)는 원하는 애플리케이션들을 용이하게 하기 위해 보다 복잡한 전자 디바이스들로 통합될 수 있다. 예를 들면 ,몇몇 실시예들에서, 광전지 디바이스(600)는 그 예들이 밤에 야외 조명을 포함하는 다양한 자영 태양 광 애플리케이션들을 위한 LED(800)와 조합된다. 낮 동안, 광전지 디바이스(600)는 태양 에너지를 흡수하고, 태양 에너지를 전기로 변환하며, 전기를 예를 들면 배터리에 저장한다. 밤에, 저장된 전기는 LED(800)에 동력을 공급하여, 그것으로 하여금 비추게 한다.
도 9a 및 도 9b는 각각 삼각형 나노홀들(932)을 가진 및 직사각형 나노홀들(934)을 가진 반도체 나노홀 초격자(930)를 묘사한다. 다른 형태들의 나노홀들 또는 상이한 형태들의 나노홀들의 조합이 반도체 나노홀 초격자를 만들기 위해 계층화된 결정성 재료 내에서 패터닝될 수 있다. 여기에 사용된 바와 같이, 용어 "반도체 나노홀 초격자" 는 그 안에 정의된 나노홀들의 어레이를 가진 계층화된 결정성 재료를 나타낸다. 몇몇 실시예들에서, 나노홀 초격자는 계층화된 결정성 재료의 일 시트 또는 계층화된 결정성 재료의 다수의 수직으로 적층된 시트들을 포함한다. 계층화된 결정성 재료들은, 이에 제한되지 않지만, 흑연(C), 질화 붕소(BN), 이황화 몰리브덴(MoS2), 이황화 텅스텐(WS2), 산화 아연(ZnO), 및 이산화 티타늄(TiO2)을 포함한다. 나노홀들의 어레이는 이 기술분야에 알려진 임의의 적절한 제작을 사용하여 생성될 수 있다. 예를 들면, 몇몇 실시예들에서, 나노홀 초격자 구조는 종래의 포토리소그래피 기술들을 사용하여 하나 이상의 나노홀을 갖고 패터닝된다.
사실상, 나노홀 초격자는 교차하는 나노리본들의 2-차원 네트워크이며, 여기에서 나노홀들의 크기, 형태, 및 밀도는 나노리본들의 형태 및 치수들을 정의한다. 따라서, 나노홀 초격자들은 나노리본들에 유사한 특성들을 가진다. 예를 들면, 임의의 특정한 이론에 의해 제한되길 원하지 않지만, 밀접-결합 모델은 그래핀 나노홀 초격자들의 밴드 갭들이 나노홀 크기 및 밀도의 곱에 따라 선형적으로 증가한다는 것을 표시한다. 이것은 교차하는 나노리본들의 2-차원 네트워크에서의 나노리본의 폭이 하나의 고정된 유닛에서 나노홀들의 크기들을 증가시키거나 또는 나노홀들의 수를 증가시키는 것에 의해 감소될 수 있기 때문이다. 다른 유사한 특성들은 나노홀 초격자들에서의 전하 캐리어들에 대한 보다 큰 평균 자유 경로들 및 나노홀들의 크기, 형태, 밀도에 대한 나노홀 초격자들의 일 함수의 의존 또는 약한 의존을 포함한다. 이들 특성들은 나노리본들과 유사한 방식으로 나노홀 초격자들을 가진 디바이스를 설계하는 것을 가능하게 만든다.
유사한 특성들을 갖는 것 외에, 나노홀 초격자는 일반적으로 개개의 나노리본에 비교하여 여러 개의 이점들을 가진다. 예를 들면, 신호 나노리본은 하나의 기판에서 또 다른 것으로 전달하기에 통상적으로 약하며 더 어렵다. 그러나, 나노홀 초격자는 교차 네트워크 구조로 인해 기계적으로 더 강하고 더 안정되며, 따라서 필요하다면 또 다른 기판으로 전달하기에 더 용이하다. 또한, 나노홀 초격자는 보통 광을 흡수하거나 또는 누락시키기 위한 보다 많은 표면적, 및 그러므로 이러한 나노홀 초격자를 포함한 임의의 디바이스에 대한 잠재적으로 더 높은 효율성을 제공한다. 더욱이, 나노홀 초격자는 개개의 나노리본보다 더 양호하게 결점들을 용인한다.
5. 다중 밴드 갭 디바이스들
광자-흡수 또는 발광 재료로서 반도체 나노리본들 또는 나노홀 초격자들을 사용하여, 본 개시는 광 파장 스펙트럼의 모두 또는 일부에 걸쳐, 광자 에너지를 전기로, 또는 그 역으로 효율적으로 변환할 수 있는 다중 밴드 갭 디바이스를 제공한다. 반도체 나노리본들의 경우에, 본 개시에 따른 다중 밴드 갭 디바이스의 기본 아키텍처는 다중 밴드 갭들을 갖는 복수의 반도체 나노리본들을 포함한다. 복수의 반도체 나노리본들은 제 1 밴드 갭을 가진 나노리본이 광자를 흡수하거나 또는 제 1 스펙트럼 범위 내에서 광을 방출하며 제 2 밴드 갭을 가진 나노리본이 광자를 흡수하거나 또는 제 2 스펙트럼 범위 내에서 광을 방출하도록 구성된다. 일 예에서, 복수의 반도체 나노리본들은 하나를 또 다른 것의 최상부 상에 적층시킴으로써 수직으로 배열되거나 또는 하나를 또 다른 것 다음에 나란히 위치시킴으로써 횡 방향으로 배열된다.
반도체 나노홀 초격자들의 경우에, 본 개시에 따른 다중 밴드 갭 디바이스의 기본 아키텍처는 하나 이상의 반도체 나노홀 초격자들을 포함한다. 각각의 반도체 나노홀 초격자는 밴드 갭 범위에 의해 특성화되며, 이것은 나노홀 패턴들의 제어에 의해 수 meV 또는 수 eV를 스패닝할 수 있다. 일 예에서, 나노홀 초격자의 밴드 갭 범위는 태양 방사를 흡수하기 위해 0.1 eV 내지 2 eV 사이에서의 범위에 있도록 구성되거나, 또는 특정 파장에서 광 신호를 검출하기 위해 원하는 단일 밴드 갭 값에서 또는 그 가까이에서 구성된다. 몇몇 실시예들에서, 하나 이상의 나노홀 초격자들 내에서, 나노홀 초격자는 다른 나노홀 초격자들로부터 상이한 밴드 갭 범위 또는 값을 가진다. 나노리본들과 유사하게, 하나 이상의 나노홀 초격자들은 몇몇 실시예들에서, 하나를 또 다른 것의 최상부 상에 적층시킴으로써 수직으로 배열되거나 또는 하나를 또 다른 것의 바로 다음에 나란히 위치시킴으로써 횡 방향으로 배열된다.
복수의 반도체 나노리본들 또는 하나 이상의 나노홀 초격자들 이외에, 본 개시에 따른 다중 밴드 갭 디바이스들의 기본 아키텍처는 제 1 리드 및 제 2 리드를 포함하며, 이것은 통상적으로 금속들과 같은 전기적 도전성 재료들로 만들어진다. 나노리본들의 경우에, 제 1 리드는 복수의 나노리본들에서의 각각의 나노리본의 일 단부를 전기적으로 접촉하며, 제 2 리드는 복수의 나노리본들에서의 각각의 나노리본의 다른 단부를 전기적으로 접촉한다. 나노홀 초격자들의 경우에, 제 1 리드는 하나 이상의 나노홀 초격자들에서의 각각의 나노홀 초격자의 하나의 에지를 전기적으로 접촉하며 제 2 리드는 하나 이상의 나노홀 추격자들에서의 각각의 나노홀 초격자의 반대 에지를 전기적으로 접촉한다. 애플리케이션에 의존하여, 제 1 리드 또는 제 2 리드는 몇몇 실시예들에서 리드 및 나노리본들의 일 단부 사이 또는 리드 및 나노홀 초격자들의 일 에지 사이에서의 계면에 쇼트키 장벽(Schottky barrier) 또는 옴 접촉을 형성한다.
도 10은 본 개시의 양상에 따른 나노홀 초격자(930)를 포함한 다중 밴드 갭 디바이스의 개략적인 상면도를 묘사한다. 나노리본들을 포함한 실시예들에서처럼, 나노홀 초격자는 기판(102) 상에 배치된다. 또한 두 개의 리드들, 제 1 리드(1006) 및 제 2 리드(1008)가 있으며, 나노홀 초격자의 두 개의 반대 에지들을 전기적으로 접촉한다. 직사각형 나노홀들(1034)의 어레이가 나노홀 초격자 내에서 패터닝된다. 예시로서, 도 10에 묘사된 직사각형 나노홀들(1034)은 상이한 크기들 및 간격들을 가지며, 상이한 폭들을 가진 나노홀 초격자(930)내에서의 유사한 나노리본들을 렌더링한다. 따라서, 나노홀 초격자(930)는 다중 밴드 갭들을 갖는 것으로 예상된다.
애플리케이션 및 원하는 밴드 갭 범위에 의존하여, 상이한 형태들, 크기들, 밀도들, 또는 그것의 임의의 조합을 가진 나노홀들의 어레이가 사용되거나 또는 나노홀 초격자 내에서 상이하게 분포된다. 또한, 몇몇 실시예들에서, 나노홀 초격자는 밴드 갭 범위를 추가로 동조시키기 위해, 벌크로 또는 에지들 상에서, 상이한 도펀트들 또는 농도들을 갖고 도핑된다. 나노홀 초격자의 두께와 같은, 다른 파라미터들이 본 개시의 몇몇 실시예들에서 밴드 갭을 수정하기 위해 또한 변경된다.
나노리본 기반 실시예들에서처럼, 제 1 리드(1006) 또는 제 2 리드(1008)는 몇몇 실시예들에서, 애플리케이션에 의존하여, 리드 및 나노홀 초격자의 에지 사이에서의 계면에 쇼트키 장벽 또는 옴 접촉을 형성한다. 또한, 개시된 나노리본 기반 실시예들과 같은 경우로, 나노홀 초격자들을 사용한 실시예들은 애플리케이션에 의존하여 광 스플리터를 포함하거나 또는 포함하지 않을 수 있다. 입사된 광이 전기 또는 검출 가능한 신호들로 변환되는 애플리케이션들에 대해, 본 개시에 따른 다중 밴드 갭 디바이스는 나노홀 초격자와 광 통신하는 광 스플리터를 더 포함한다. 광 방출 애플리케이션들에 대해, 그러나 본 개시에 따른 다중 밴드 갭 디바이스는 광 스플리터를 요구하지 않는다.
나노리본들과 유사하게, 몇몇 실시예들에서, 하나 이상의 나노홀 초격자들은 하나를 또 다른 것의 최상부 상에 적층시킴으로써 수직으로 배열되거나 또는 하나를 또 다른 것의 바로 다음에 나란히 위치시킴으로써 횡 방향으로 배열된다. 몇몇 실시예들에서, 반도체 나노홀 초격자들을 가진 디바이스들의 아키텍처는 그것이 수직으로 적층되는지 또는 횡방향 이격되는지에 관계없이, 나노리본들을 사용할 때 상기 설명된 것들과 근본적으로 동일하다. 사실상, 나노리본들에 대해 상기 설명된 구조들, 파라미터들, 도면들, 재료들 등 모두는 나노리본들을 나노홀 초격자들로 간단히 대체함으로써 나노홀 초격자들에 대한 아키텍처들, 파라미터들, 도면들, 재료들 등을 설명하기 위해 쉽게 수정될 수 있다. 반사 방지 층 및 광 스플리터와 같은, 다른 선택적 특징들이 반도체 나노홀 초격자들을 사용하여 아키텍처들로 근본적으로 동일한 방식으로 통합될 수 있다.
유사성을 예시하기 위한 예로서, 반도체 나노홀 초격자들을 사용하여 수직으로 적층된 구조는 제 1 에지 및 제 2 에지에 의해 정의된 기판 및 나노홀 초격자 스택을 포함한다. 나노홀 초격자 스택은 (i) 제 1 밴드 갭 범위에 의해 특성화되며 나노홀들의 제 1 어레이를 갖고 패터닝된 복수의 나노홀 초격자들에서의 제 1 나노홀 초격자, 및 상기 기판 위에 놓인 상기 제 1 나노홀 초격자, (ii) 상기 제 1 나노홀 초격자 위에 놓인 제 1 광학적으로 투명한 절연체, 및 (iii) 제 2 밴드 갭 범위에 의해 특성화되며 나노홀들의 제 2 어레이를 갖고 패터닝된 복수의 나노홀 초격자들에서의 제 2 나노홀 초격자, 및 상기 제 1 절연체 위에 놓인 상기 제 2 나노홀 초격자를 포함하여, 복수의 나노홀 초격자들을 포함한다. 제 1 밴드 갭 범위는 제 2 밴드 갭 범위 내에서의 밴드 갭들보다 더 작은 제 1 밴드 갭 범위 내에서의 적어도 하나의 밴드 갭에 의해 특성화된다. 또한, 반도체 나노홀 초격자들을 사용하여 수직으로 적층된 구조는 나노홀 초격자 스택의 제 1 에지를 전기적으로 접촉하는 제 1 리드, 및 나노홀 초격자 스택의 제 2 에지를 전기적으로 접촉하는 제 2 리드를 포함한다.
몇몇 실시예들에서, 복수의 나노홀 초격자들에서의 나노홀 초격자는 1 ㎛ 및 10 mm 사이에 있는 특성 치수를 가진다. 몇몇 실시예들에서, 나노홀 초격자의 특성 치수는 50 ㎛ 및 500 ㎛ 사이, 또는 100 ㎛ 및 300 ㎛ 사이에 있다. 몇몇 실시예들에서, 복수의 나노홀 초격자들에서의 나노홀 초격자에서 패터닝된 나노홀들의 어레이에서의 나노홀은 5000 nm보다 작은 특성 치수를 가진다. 몇몇 실시예들에서, 나노홀들에서의 나노홀은 1000 nm 미만, 500 nm 미만, 100 nm 미만, 또는 50 nm 미만인 특성 치수를 가진다. 몇몇 실시예들에서, 복수의 나노홀 초격자들에서의 나노홀 초격자는 1 나노홀/㎛2 및 106 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는 반면, 다른 실시예들에서, 복수의 나노홀 초격자들에서의 나노홀 초격자는 10 나노홀들/㎛2 및 105 나노홀들/㎛2 사이, 또는 100 나노홀들/㎛2 및 104 나노홀들/㎛2 사이에 있는 나노홀 밀도를 가진다.
몇몇 실시예들에서, 제 1 리드 및 나노홀 초격자 스택의 제 1 에지 사이에서의 제 1 접합은, 제 2 리드 및 나노홀 초격자 스택의 제 2 에지 사이에서의 제 2 접합이 캐리어에 대하여 쇼트키 장벽을 전혀 형성하지 않거나 또는 캐리어에 대한 보다 작은 쇼트키 장벽을 형성하는 동안 캐리어에 대하여 쇼트키 장벽을 형성하며, 상기 캐리어는 전자들 또는 전체들이다. 제 1 리드 및 제 2 리드를 선택적 회로에 전기적으로 연결하는 것은 다중 밴드 갭 광전지 디바이스, 다중 밴드 갭 광검출기, 또는 다중 밴드 갭 발광 다이오드를 생성한다.
본 개시에 따른 몇몇 디바이스들은 서로의 최상부 상에 적층된 복수의 나노홀 초격자들을 가진 나노홀 초격자 디바이스를 포함하며, 상기 디바이스는 제 1 에지 및 제 2 에지를 갖는다. 제 1 에지는 제 1 리드와 전기 통신하며 제 2 에지는 제 2 리드와 전기 통신한다. 디바이스는 기판상에, 보다 구체적으로 기판의 표면상에 배열된다. 기판은 디바이스에 대한 지지대로서 작용한다. 기판은 통상적으로 평면이며 경질이거나 또는 가요성일 수 있다. 몇몇 실시예들에서, 기판은 알루미노실리케이트 유리, 보로실리케이트 유리, 다이크로익 유리, 게르마늄/반도체 유리, 유리 세라믹, 실리케이트/융융 실리카 유리, 소다 석회 유리, 석영 유리, 칼코겐/황화물 유리, 플루오르화 유리, 유리-기반 페놀, 플린트 유리, 또는 시레이티드(cereated) 유리로 만들어진다. 몇몇 실시예들에서, 기판은 우레탄 폴리머, 아크릴 폴리머, 불소폴리머, 폴리벤즈아미다졸, 폴리마이드, 폴리테트라플루오로에틸렌, 폴리에테르에테르케톤, 폴리마이드-이미드, 유리-기반 페놀, 폴리스틸렌, 가교 폴리스틸렌, 폴리에스테르, 폴리카보네이트, 폴리에틸렌, 폴리에틸렌, 아크릴로나이트릴-부타디엔-스틸렌, 폴리테트라플루오로-에틸렌, 폴리메타크릴레이트, 나일론 6,6, 셀룰로오스 아세테이트 부티레이트, 셀룰로오스 아세테이트, 경질 비닐, 가소화된 비닐, 또는 폴리프로필렌으로 만들어진다.
디바이스는 복수의 나노홀 초격자들 및 선택적으로 인접한 나노홀 초격자들 사이에 투명한 절연체를 포함한다. 몇몇 실시예들에서, 나노홀 초격자 디바이스는 두 개의 나노홀 초격자들을 포함하는 반면, 다른 실시예들에서, 나노홀 초격자 디바이스는 3개의 나노홀 초격자들을 포함한다. 다른 실시예들에서, 나노홀 초격자 디바이스는 3개 이상의 나노홀 초격자들을 포함한다.
일반적으로, 나노홀 초격자들의 밴드 갭들은 0.1 eV 내지 2.2 eV 사이에 있도록 동조된다. 나노홀 초격자 스택이 두 개의 나노홀 초격자를 포함하는 몇몇 실시예들에서, 제 1 밴드 갭은 0.1 eV 내지 1.2 eV 사이에, 0.5 eV 및 1.5 eV 사이, 또는 0.8 eV 및 1.8 eV 사이에 있도록 동조되고 제어되며; 제 2 밴드 갭은 0.8 eV 및 1.9 eV 사이, 또는 1.2 eV 및 2.2 eV 사이, 또는 1.5 eV 및 2.2 eV 사이에 있도록 구성된다. 나노홀 초격자 스택이 3개의 나노홀 초격자들을 포함하는 몇몇 실시예들에서, 제 1 밴드 갭은 0.1 eV 및 1.1 eV 사이, 0.4 eV 및 1.3 eV 사이, 또는 0.6 eV 및 1.5 eV 사이에 있도록 동조되고 제어되며; 제 2 밴드 갭은 0.7 eV 및 1.5 eV 사이, 1 eV 및 1.7 eV 사이, 또는 1.2 및 2.1 eV 사이에 있도록 구성되고; 제 3 밴드 갭은 1.4 eV 내지 2 eV 사이, 1.5 eV 내지 2.1 eV 사이, 또는 1.6 eV 내지 2.2 eV 사이에 있도록 구성된다.
몇몇 실시예들에서, 제 1 나노홀 초격자는 0.1 eV 및 1.0 eV 사이, 0.4 eV 및 1.4 eV 사이, 0.6 eV 및 1.8 eV 사이, 또는 0.8 eV 및 2.2 eV 사이의 밴드 갭을 가진다. 몇몇 실시예들에서, 제 1 나노홀 초격자는 0.1 eV 및 0.4 eV 사이, 0.4 eV 및 0.8 eV 사이, 0.8 eV 및 1.2 eV 사이, 1.2 eV 및 1.6 eV 사이, 1.6 eV 및 2.0 eV 사이 또는 2.0 eV 및 2.2 eV 사이에 있는 밴드 갭을 가진다.
몇몇 실시예들에서, 제 1 나노홀 초격자는 0.1 eV 및 1.0 eV 사이, 0.4 eV 및 1.4 eV 사이, 0.6 eV 및 1.8 eV 사이, 또는 0.8 eV 및 2.2 eV 사이의 밴드 갭을 가지며 제 2 나노홀 초격자는 0.1 eV 및 1.0 eV 사이, 0.4 eV 및 1.4 eV 사이, 0.6 eV 및 1.8 eV 사이, 또는 0.8 eV 및 2.2 eV 사이의 범위에 있는, 제 1 나노홀 초격자의 밴드 갭과 상이한, 밴드 갭을 가진다. 몇몇 실시예들에서, 제 1 나노홀 초격자는 0.1 eV 및 0.4 eV 사이, 0.4 eV 및 0.8 eV 사이, 0.8 eV 및 1.2 eV 사이, 1.2 eV 및 1.6 eV 사이, 1.6 eV 및 2.0 eV 사이 또는 2.0 eV 및 2.2 eV 사이에 있는 밴드 갭을 가지며 제 2 나노홀 초격자는 1 nm 및 10 nm 사이, 10 nm 및 20 nm 사이, 20 nm 및 30 nm 사이, 30 nm 및 40 nm 사이, 또는 40 nm 및 50 nm 사이의 범위에 있는, 제 1 나노홀 초격자의 밴드 갭과 상이한, 밴드 갭을 가진다.
본 개시에 따른 다중 밴드 갭 광검출기에 대한 밴드 갭들은 측정될 필요가 있는 입사 광의 스펙트럼에 의존한다. 입사 광의 스펙트럼이 적외선 범위 내에 있다면, 나노홀 초격자 스택의 밴드 갭들은 보다 낮은 값들에서, 예를 들면, 1.0 eV 미만으로 설정될 수 있다. 다른 한편으로, 나노홀 초격자들은, 입사 광의 스펙트럼이 자외선 범위 내에 있다면, 보다 큰 밴드 갭들, 예를 들면, 1.5 eV 이상을 가져야 한다. 가시 광 내에서의 스펙트럼 범위를 측정하기 위해, 밴드 갭들은 다중 밴드 갭 광전지 디바이스와 동일한 값들을 가진다. 입사 광의 스펙트럼이 보다 넓은 범위, 예를 들면, 적외선에서 파장이 10 nm 내지 100 ㎛ 사이에서 있는 자외선으로 스패닝하는 애플리케이션들에서, 나노홀 초격자 스택은 3개 이상의 층들의 나노홀 초격자들을 포함하며, 각각의 나노홀 초격자는 구체적으로 타겟팅된 스펙트럼 범위에서 광자들을 선택적으로 흡수하도록 동조된다.
유사하게, 본 개시에 따른 다중 밴드 갭 LED에 대해, 스택에서의 나노홀 초격자들의 수 및 각각의 나노홀 초격자에 대한 밴드 갭은 애플리케이션 의존적이다. 예를 들면, 백색 광이 요구되는 몇몇 실시예들에서, 다중 밴드 갭 LED는 복수의 나노홀 초격자 스택들을 포함하며, 각각의 나노홀 초격자 스택은 3개의 나노홀 초격자들을 가진다. 각각의 나노홀 초격자의 밴드 갭들은 최하부에서의 제 1 나노홀 초격자가 최소 밴드 갭을 갖고, 최상부 상에서의 제 3 나노홀 초격자가 최대 밴드 갭을 가지며 중간에서의 제 2 나노홀 초격자가 최대 및 최소 밴드 갭들 사이에서의 밴드 갭을 갖도록 동조되고 제어된다. 전기 소스의 인가시, 제 1, 제 2, 및 제 3 나노홀 초격자는 각각 적색 광, 녹색 광, 및 청색 광을 방출한다. 정확한 비율에 있다면, 적색, 녹색 및 청색 광들은 총괄하여 백색 광을 방출하며 따라서 백색 광 LED를 생성한다.
나노홀 초격자의 두께는 단층 그래핀 나노홀 초격자 시트 내지 수백 그래핀 나노홀 초격자 시트들을 포함하는 나노홀 초격자에 대응하는, 나노미터들에서 마이크로미터들까지 스패닝하는 넓은 범위를 가질 수 있다. 몇몇 실시예들에서, 나노홀 초격자는 1 및 300개의 그래핀 나노홀 초격자 시트들 사이에 포함한다. 몇몇 실시예들에서, 나노홀 초격자는 100 및 300개의 그래핀 나노홀 초격자 시트들 사이에서 포함한다.
몇몇 실시예들에서, 그러나, 반도체 나노홀 초격자들을 사용한 아키텍처는 단지 하나의 단일 나노홀 초격자를 포함한다. 이것은 다중 밴드 갭들을 제공하기 위해 복수의 나노리본들을 요구하는, 나노리본들을 사용한 아키텍처들과 상이하다. 밴드 갭 값에서 또는 그 가까이에서 제한된 밴드 갭을 가진 개개의 나노홀 초격자와 달리, 단일 나노홀 초격자는 그것이 복수의 나노리본들의 교차 네트워크와 등가이기 때문에 다중 밴드 갭들 또는 밴드 갭 범위를 가질 수 있다. 나노홀 크기, 형태, 밀도, 및/또는 다른 파라미터들의 제어에 의해, 하나의 단일 나노홀 초격자는 넓은 범위를, 예를 들면, 0.1 eV에서 2.2 eV까지 스패닝하는 다중 밴드 갭들을 가질 수 있다. 마찬가지로, 나노홀 크기, 형태, 및/또는 밀도의 제어에 의해, 나노홀 초격자는 특정 밴드 갭 값으로 동조될 수 있다. 밴드 갭들을 제어하기 위해, 단일 나노홀 초격자는 삼각형들, 직사각형들, 6각형들, 마름모들 등, 또는 그것의 임의의 조합을 갖고 선택적으로 패터닝될 수 있다. 나노홀 초격자의 밴드 갭들은 그것의 두께의 변화들 또는 도핑에 의해 추가로 동조될 수 있다.
6. 이점들
상기 설명된 방식으로 GNR들 및 GNN들을 제작하는 것에 대한 많은 이점들이 있다. 하나의 이점은 제작의 용이함이다. 현재, 원하는 GNR들 및 GNN들로 그래핀 시트들을 절단하는 것은, 신규 그래핀 및 이를 절단하는 기술들로 인해, 어려운 태스크이다. 그러나, 금속 및 반도체들을 절단 또는 에칭하는 것은 훨씬 더 원숙한 기술이며 훨씬 더 용이하게 달성될 수 있다.
본 개시에 설명된 방법들에 대한 또 다른 이점은 보다 많은 일관성이다. 다수 회 그래핀 시트들로부터 GNR들 및 GNN들을 절단하는 것은 예측 가능하지 않은 형태들 및 불규칙한 에지 구조들을 산출하는 것으로 증명되어 왔다. 상기 설명된 방법들이 마스크들을 사용하여 금속 또는 반도체 재료들을 절단하기 때문에, 요구된 정확한 구조들 및 패턴들은 동일한 마스크들이 반복적으로 사용될 수 있기 때문에 일관적으로 재생될 수 있다.
본 개시에 설명된 방법들에 대한 또 다른 이점은 그래핀 나노구조들을 대량 생산하기 위한 능력이다. 현재 기술들은 최상의 경우들에서 불만족스러운 수율을 생산한다. 그러나, 상기 설명된 방법들이 나노템플릿들을 사용하기 때문에, 수율은 개선된다. 이것은 GNR들 및 GNN들이 본 개시에 설명된 방법들을 사용하여 훨씬 더 효율적으로 생산될 수 있음을 의미한다.
7. 증착 방법들
다음의 하위섹션들은 본 개시의 실시예들에 따라, 재료의 층들, 예로서 이후 총괄하여 "증착 재료들"로서 불리우는, 촉매 재료 층(230), 스페이서 막(260), 레지스트 층(240), 또는 그래핀 층(250)을 증착시키기 위해 사용될 수 있는 개개의 제작 기술들을 설명한다.
7.1 화학적 기상 증착
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 화학적 기상 증착에 의해 증착된다. 화학적 기상 증착(CVD)에서, 종종 불활성 캐리어 가스로 희석된, 기체 상의 구성 성분들은 고체 막을 증착시키기 위해 고온 표면(통상적으로 300℃보다 높은)에서 반응한다. 일반적으로, 화학적 기상 증착 반응들은 챔버 또는 웨이퍼를 가열하는 것과 같이, 시스템으로의 에너지의 부가를 요구한다. 화학적 기상 증착에 대한 보다 많은 정보를 위해, 화학적 기상 증착을 수행하기 위해 사용된 대표적인 디바이스들, 및 프로세스 상태들이 질화 규소의 화학적 기상 증착을 수행하기 위해 사용되며, 그 각각이 여기에 전체적으로 참조로서 통합되는, Van Zant, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 363 내지 393; 및 Madou의, Fundamentals of Microfabrication, 제 2 판, 2002, 페이지 144 내지 154, CRC 프레스를 참조하자.
7.2 감압 화학적 기상 증착
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들이 감압 화학적 기상 증착(reduced pressure chemical vapor deposition; RPCVD)에 의해 증착된다. RPCVD는 통상적으로 10 Pa 미만에서 및 (550℃ 내지 600℃)의 범위에서의 온도들에서 수행된다. RPCVD에서 사용된 저압은 큰 확산 계수를 야기하며, 이것은 기판으로의 물질 전달의 레이트보다는 표면 반응들의 레이트에 의해 제한되는 층의 성장을 이끈다. RPCVD에서, 반응물들은 통상적으로 희석 없이 사용될 수 있다. RPCVD는, 예를 들면, 몇몇 실시예들에서, 수평 튜브 열벽 반응기에서 수행된다.
7.3 저압 화학적 기상 증착
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 저압 화학적 기상 증착(LPCVD) 또는 초저압 CVD에 의해 증착된다. LPCVD는 통상적으로 1 Pa 미만에서 수행된다.
7.4 대기 화학적 기상 증착
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들이 대기 내지 약간 감소된 압력 화학적 기상 증착에 의해 증착된다. 대기압 내지 약간 감소된 압력 CVD(APCVD)는 높은 증착 레이트들 및 저온들(350℃ 내지 400℃)에서 층들을 생성하는 이점을 가진 비교적 지나치게 간단한 프로세스이다.
7.5 플라즈마 강화 화학적 기상 증착
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 플라즈마 강화(플라즈 지원) 화학적 기상 증착(PECVD)에 의해 증착된다. PECVD 시스템들은 저압(예로서, 2 내지 5 토르(Torr)) 및 저온(300℃ 내지 400℃)에서 동작된 평행 판 챔버를 특징으로 삼는다. 라디오-주파수-유도 글로우 방전, 또는 다른 플라즈마 소스가 증착 가스에서 플라즈마 장을 유도하기 위해 사용된다. 사용되는 PECVD 시스템들은, 이에 제한되지 않지만, 수평 수직 흐름 PECVD, 배럴 복사-가열 PECVD, 및 수평-튜브 PECVD를 포함한다. 몇몇 실시예들에서, 원격 플라즈마 CVD(RPCVD)가 사용된다. 원격 플라즈마 CVD는 예를 들면, 여기에 전체적으로 참조로서 통합되는, Sano 외의 미국 특허 번호 제6,458,715호에 설명된다.
7.6 양극산화
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 양극산화에 의해 증착된다. 양극산화는 전해 셀에서 수행된 산화 프로세스이다. 양극산화될 재료는 귀금속이 캐소드(-)인 동안 애노드(+)이 된다. 애노드성 반응 생성물들의 용해도에 의존하여, 용해되지 않는 층(예로서, 산화물)이 발생한다. 1차 산화제가 물이면, 결과적인 산화물들은 일반적으로 다공성인 반면, 유기 전해질들은 우수한 패시베이션을 제공하는 매우 밀집한 산화물들을 이끈다. 예로서, 그 전체가 여기에 참조로서 통합되는, Madou 외의, 1982, J. Electrochem. Soc. 129, 페이지 2749 내지 2752를 참조하자.
7.7 졸-겔 증착 기술들
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 졸-겔 프로세스에 의해 증착된다. 졸-겔 프로세스에서, 고체 입자들, 화학적 전구체들은, 액체(졸) 형태들에서의 콜로이드 현탁액에서, 젤리 같은 망(젤)을 형성한다. 유리 또는 세라믹 층을 가열하는 것에 의한 용제의 제거시. 졸 및 젤 형성 양쪽 모두는 저-온 프로세스들이다. 졸 형성을 위해, 적절한 화학적 전구체가 액체, 예를 들면, 물에서의 테트라에틸실록산(TEOS)에 용해된다. 졸은 그 후 그것의 젤-포인트, 즉 졸이 갑자기 점성액에서 젤리 같은, 중합 망으로 변화하는 상평형도에서의 포인트가 된다. 젤 상태에서, 재료는 스피닝, 디핑, 또는 분무에 의해 성형되거나(예로서, 섬유 또는 렌즈) 또는 기판으로 도포된다. TEOS의 경우에, 실리카 젤은 촉매로서 염산을 사용하여 가수분해 및 응결에 의해 형성된다. 200℃ 내지 600℃ 사이에서의 온도들에서의 건조 및 소결은 젤을 유리로 및 궁극적으로 이산화 규소로 변환한다.
7.8 플라즈마 분무 기술들
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 플라즈마 분무 프로세스에 의해 증착된다. 플라즈마 분무를 갖고, 거의 임의의 재료가 많은 유형들의 기판상에서 코팅될 수 있다. 플라즈마 분무는 입자 증착 방법이다. 직경이 수 마이크론들 내지 100 마이크론들인, 입자들은 소스로부터 기판으로 수송된다. 플라즈마 분무에서, 고-강도 플라즈마 아크가 막대기형 캐소드 및 노즐-형 수랭식 애노드 사이에서 동작된다. 캐소드을 따라 기학상으로 공급된, 플라즈마 가스는 아크에 의해 플라즈마 온도들로 가열되어, 플라즈마 제트 또는 플라즈마 화염으로서 애노드 노즐을 남긴다. 아르곤 및 다른 희(He) 또는 분자 가스들(H2, N2, 02 등)과 아르곤의 혼합물들이 플라즈마 분사를 위해 빈번하게 사용된다. 캐리어 가스에 부유된 미세한 가루가 입자들이 가속화되고 가열되는 플라즈마 제트로 주입된다. 플라즈마 제트는 몇몇 실시예들에서, 20,000 K의 온도들 및 1000 ms-1까지의 속도들에 이른다. 입자 표면의 온도는 플라즈마 온도보다 낮으며, 플라즈마 가스에서의 유지(dwelling) 시간은 매우 짧다. 보다 낮은 표면 온도 및 짧은 지속 기간은 분무 입자들이 가스 플라즈마에서 증발되는 것을 방지한다. 플라즈마에서의 입자들은 전자들 및 이온들의 상이한 열 속도들 때문에, 음의 전하를 가정한다. 용융 입자들이 높은 속도들을 갖고 기판으로 튐에 따라, 그것들은 확산되고, 얼며, 보다 많은 또는 보다 적은 조밀 코팅을 형성하여, 통상적으로 기판과 양호한 결합을 형성한다. 플라즈마 분무 장비는 Sulzer Metco(스위스 빈터투어)로부터 이용 가능하다. 플라즈마 분무에 대한 보다 많은 정보를 위해, 예를 들면, 여기에 전체적으로 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, 2002, 페이지 157 내지 159, CRC 프레스를 참조하자.
7.9 잉크 젯 프린팅
몇몇 실시예들에서, 증착 재료들의 하나 이상의 층들은 잉크-젯 프린팅에 의해 증착된다. 잉크-젯 프린팅은 상용 잉크-젯 프린팅의 동일한 원리들에 기초한다. 잉크-젯 노즐은 화학 용액으로 채워진 저장소에 연결되며 컴퓨터-제어된 x-y 스테이지 위에 위치된다. 타겟 오브젝트가 x-y 스테이지 상에 위치되며, 컴퓨터 제어 하에서, 액적들(예로서, 직경이 50 마이크론들)이 노즐을 통해 오브젝트 상에서의 잘-정의된 장소로 배출된다. 상이한 노즐들은 병렬로 상이한 스폿들을 프린팅한다. 본 개시의 일 실시예에서, 방울들이 수 피코리터들만큼 작은, 버블 제트가 증착 재료의 층을 형성하기 위해 사용된다. 또 다른 실시예에서, 열 잉크 제트(캘리포니아, 팔로 알토, Hewlett Packard)가 증착 재료의 층을 형성하기 위해 사용된다. 열 잉크 제트에서, 저항기들이 액체 잉크의 얇은 층을 빠르게 가열하기 위해 사용된다. 과열 증기 폭발은 잉크 카트리지로부터 기판으로 잉크의 방울을 배출시키는 팽창 버블을 형성하기 위해 잉크의 아주 작은 부분을 증발시킨다. 본 개시의 또 다른 실시예에서, 압전 잉크-제트 헤드가 잉크-제트 프린팅을 위해 사용된다. 압전 잉크-제트 헤드는 다른 단부에 유입 포트 및 노즐을 가진 저장소를 포함한다. 저장소의 하나의 벽은 부착된 압전 결정을 가진 얇은 다이어프램으로 이루어진다. 전압이 결정에 인가될 때, 그것은 횡 방향으로 수축하고, 따라서 다이어프램을 편향시키며 노즐로부터 유체의 작은 방울을 배출시킨다. 저장소는 그 후 유입구를 통해 모세관 작용을 통해 다시 채운다. 하나, 및 단지 하나의, 방울이 결정에 인가된 각각의 전압 펄스를 위해 배출되며, 따라서 방울이 배출될 때에 대한 완전한 제어를 허용한다. 본 개시의 또 다른 실시예에서, 에폭시 전달 시스템이 태양 전지의 층을 증착시키기 위해 사용된다. 에폭시 전달 시스템의 예는 Ivek Digispense 2000(버몬트, 노스 스프링필드, Ivek Corporation)이다. 제트 분무에 대한 보다 많은 정보를 위해, 예를 들면, 여기에 전체적으로 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, 2002, 페이지 164 내지 167, CRC 프레스를 참조하자.
7.10 진공 증발
본 개시의 일 실시예에서, 증착 재료들의 하나 이상의 층들이 진공 증발(vacuum evaporation)에 의해 증착된다. 진공 증발은 진공 챔버 내에서 일어난다. 챔버는 예를 들면, 석영 벨 자(quartz bell jar) 또는 스테인리스 스틸 엔클로저일 수 있다. 챔버 내에서 금속 소스, 웨이퍼 홀더, 셔터, 두께 및 레이트 모니터들, 및 가열기들을 증발시키는 메커니즘이 있다. 챔버는 진공 펌프에 연결된다. 필라멘트 증착, E-빔 건 증착, 및 핫 플레이트 증착을 포함하여, 금속이 챔버 내에서 증발되는 임의의 수의 상이한 방식들이 있다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Van Zant의, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 407 내지 411을 참조하자.
7.11 스퍼터 증착/물리 기상 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 스퍼터링에 의해 증착된다. 증발과 같은, 스퍼터링은 진공에서 일어난다. 그러나, 그것은 화학적 프로세스가 아닌 물리적이며(증발은 화학적 프로세스이다), 물리적 기상 증착으로서 불리운다. 진공 챔버 내에, 원하는 막 재료의, 타겟으로 불리우는, 슬래브가 있다. 타겟은 전기적으로 접지된다. 아르곤과 같은 불활성 가스가 챔버로 도입되며 양의 전하로 이온화된다. 양 전하 아르곤 원자들은 접지된 타겟으로 끌어당겨지며 그것을 향해 가속화된다.
가속화 동안, 그것들은 운동량을 얻으며, 타겟에 부딪쳐서, 타겟 원자들이 흩어지게 한다. 즉, 아르곤 원자들은 타겟으로부터 챔버로 원자들 및 분자들을 분리한다(knock off). 스퍼터링된 원자들 또는 분자들은 웨이퍼에 의존하게 되는 몇몇을 갖고 챔버에서 흩어지게 된다. 스퍼터링 프로세스의 주요 특징은 타겟 재료가 화학적 또는 조성 변화를 갖고 웨이퍼 상에 증착된다는 것이다. 본 개시의 몇몇 실시예들에서, 직류(DC) 다이오드 스퍼터링, 라디오 주파수(RF) 다이오드 스퍼터링, 3극관 스퍼터링, DC 마그네트론 스퍼터링 또는 RF 마그네트론 스퍼터링이 사용된다. 예를 들면, 그 각각이 여기에 전체적으로 참조로서 통합되는, Van Zant의, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 411 내지 415; 미국 특허 제5,203,977호; 미국 특허 제5,486,277호; 및 미국 특허 제5,742,471호를 참조하자.
RF 다이오드 스퍼터링은 전기적으로 전기 절연 캐스드가 배출되고 불활성 가스로 부분적으로 채워질 수 있는 챔버에 장착되는 진공 코팅 프로세스이다. 캐소드 재료가 전기적 도체이면, 직류 고-압 전원 공급 장치가 고압 전위를 인가하기 위해 사용된다. 캐스드가 전기적 절연체이면, 전극들의 극성은 이온 충격 프로세스를 중단시킬 캐소드 상에서의 양의 전하의 형성을 방지하기 위해 매우 높은 주파수들로 역전된다. 전극 극성이 라디오 주파수에서 역전되기 때문에, 이러한 프로세스는 I33 스퍼터링으로서 불리운다. 마그네트론 스퍼터링은 상이한 형태의 스퍼터링이다. 마그네트론 스퍼터링은 타겟 표면에 가까운 영역에 전자들을 가두기 위해 자기장을 사용하며 따라서 가스 원자를 이온화하는 보다 높은 확률을 생성한다. 타겟 표면 가까이에서 생성된 높은 밀도의 이온들은 재료가 다이오드 스퍼터링에서보다 수배 더 빠르게 제거되게 한다. 마그네트론 효과는 전기장에 법선인 자기장을 생성하는 캐소드 어셈블리 내에 포함된 영구 자석들의 어레이에 의해 생성된다.
7.12 시준(collimated) 스퍼터링
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 시준 스퍼터링에 의해 증착된다. 시준 스퍼터링은 금속의 도착이 웨이퍼 표면에 법선인 각도로 발생하는 스퍼터링 프로세스이다. 금속은 몇몇 실시예들에서, 오프각 금속 원자들을 효과적으로 차단하는 두꺼운 벌집형 그리드에 의해 시준된다. 대안적으로, 금속 원자들을 이온화하고 그것들을 웨이퍼를 향해 끌어당기는 것은 금속을 시준한다. 시준 스퍼터링은 높은 종횡비 접촉들의 채움을 개선한다.
7.13 레이저 삭마(ablated) 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 레이저 삭마 증착에 의해 증착된다. 레이저 삭마 증착의 일 형태에서, 회전하는 원통형 타겟 표면이 레이저 삭마 프로세스를 위해 제공된다. 타겟은 그것이 원통형 표면 타겟의 세로 축에 대하여 회전되며 동시에 세로 축을 따라 병진되도록 진공 챔버에 장착된다. 레이저 빔은 원통형 렌즈에 의해 방사상 호에 걸쳐 삭마 재료의 플룸을 확산시키기 위해 세로 축에 대하여 비스듬한 라인을 따라 타겟 표면으로 집중된다. 플룸은 오목한 또는 볼록한 측면 타겟 표면을 제공함으로써 세로 방향으로 확산된다. 집중된 레이저 빔의 입사의 각도는 몇몇 실시예들에서 조사 기하학적 구조를 제공하기 위해 타겟 표면에 법선이 아니다. 세로 축에 대한 동시 회전 및 그것을 따르는 병진은 전체적인 원통형 타겟 표면 및 고정된 증발 플룸의 평활하며 고른 삭마를 생성한다. 평활한 타겟 표면을 유지하는 것은 레이저 삭마 프로세스 동안 미립자들의 바람직하지 않은 스플래싱을 감소시키는데 유용하며 그것에 의해 고 품질 박막들을 증착시킨다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, 미국 특허 번호 제5,049,405호를 참조하자.
7.14 분자 빔 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 분자 빔 증착에 의해 증착된다. 분자 빔 증착은 기판에서 하나 이상의 분자 빔들을 향하게 함으로써, 진공 상태들 하에서 막들을 성장시키는 방법이다. 몇몇 인스턴스들에서, 분자 빔 증착은 통상적으로 기판과 하나 이상의 분자 빔들의 반응 또는 빔 입자들의 기판상에서의 증착을 수반하는 프로세스에 의해 단결정 기판들 상에서의 에피텍셜 막 성장을 수반한다. 용어 "분자 빔" 는 다원자 종들뿐만 아니라 단원자 종들의 빔들을 나타낸다. 용어(분자 빔 증착)는 에피택셜 성장 및 비에피택셜 성장 프로세스들 양쪽 모두를 포함한다. 분자 빔 증착은 간단한 진공 증발의 변형이다. 그러나, 분자 빔 증착은 진공 증발이 하는 것보다 기판상에 입사된 종들에 비해 양호한 제어를 제공한다. 가능한 느린 성장 레이트들을 갖고 결합된, 입사된 종들에 대한 양호한 제어는 정확하게 정의되는 조성들(도펀트 농도들을 포함한)을 가진 얇은 창들의 성장을 허용한다. 조성 제어는 성장이 일반적으로, 액체 상 에피택시 또는 화학적 기상 증착과 같은 다른 성장 기술들에 비교하여, 비교적 낮은 기판 온도들에 있으며, 확산 프로세스들이 매우 느리다는 사실에 의해 지원된다.
근본적으로 임의의 층 조성들 및 도핑 프로파일들은 정확하게 제어된 층 두께를 갖고 획득된다. 사실상, 단층만큼 얇은 층들은 MBE에 의해 성장된다. 더욱이, 비교적 낮은 성장 온도는 재료들의 성장 및 보다 높은 온도 성장 기술들을 갖고 사용되지 않을 수 있는 기판 재료들의 사용을 허용한다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, 미국 특허 제4,681,773호를 참조하자.
7.15 이온화된 물리적 기상 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들은 또한 이온화 금속 플라즈마(ionized metal plasma; IMP)로서 알려진, 이온화된 물리적 기상 증착(I-PVD)에 의해 증착된다. I-PVD에서, 금속 원자들은 강력한 플라즈마에서 이온화된다. 일단 이온화되면, 금속은 웨이퍼 표면에 수직인 전기장들에 의해 향해진다. 금속 원자들은 타겟으로부터의 스퍼터링에 의해 플라즈마로 도입된다. 고 밀도 플라즈마가 유도 결합 플라즈마(ICP) 소스에 의해 반응기의 중심 볼륨에서 생성된다. 이러한 전자 밀도는 웨이퍼 표면에서 입사된 금속 원자들의 대략 80%를 이온화하기에 충분하다. 플라즈마로부터의 이온들은 플라즈마 시스에 의해 웨이퍼의 표면에서 가속화되고 시준된다. 시스는 웨이퍼 표면으로 향하여지는 강력한 전기장의 영역이다. 장 세기는 라디오 주파수 바이어스를 인가함으로써 제어된다.
7.16 이온 빔 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 이온 빔 증착(IBD)에 의해 증착된다. IBD는 접지된 금속성 또는 유전체 스퍼터링 타겟 상에 신중하게 집중된 활동적인, 광범위한 빔 이온 소스를 사용한다. 타겟으로부터 스퍼터링된 재료는 막을 생성하기 위해 인근의 기판상에 증착시킨다. 대부분의 애플리케이션들은 또한 성장 막의 표면에서 활동적인 불활성 또는 반응성 이온들을 전달하기 위해 기판에서 향해지는, 이온 보조 소스(IAD)로 불리우는, 제 2 이온 소스를 사용한다. 이온 소스들은 "그리드(gridded)" 이온 소스들이며 통상적으로 독립적인 전자 소스를 갖고 중화된다. IBD 프로세싱은 막 두께 및 속성들의 우수한 제어 및 반복성을 산출한다. IBD 시스템들에서의 프로세스 압력들은 대략 10-4 토르이다. 그러므로, 표면의 타겟으로부터 스퍼터링된 재료 또는 이온 소스들에 의해 전달된 이온들의 매우 적은 스퍼터링이 있다. 마그네트론 또는 다이오드 시스템들을 사용한 스퍼터 증착과 비교하여, IBD에 의한 스퍼터 증착은 매우 방향성이며 보다 활동적이다. 회전하며 각도를 변경하는 기판 기구와 조합하여, IBD 시스템들은 측벽 코팅들, 트렌치 필링 및 리프트오프 프로파일들에 대한 광범위한 제어를 전달한다.
7.17 원자 층 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 원자 층 증착에 의해 증착된다. 원자 층 증착은 또한 원자 층 에피택시, 순차적 층 증착, 및 펄싱-가스 화학적 기상 증착으로서 알려져 있다. 원자 층 증착은 자기-제한 표면 반응들에 기초한 전구체의 사용을 수반한다. 일반적으로, 오브젝트는 오브젝트 상에서 단층으로서 증착시키는 제 1 종에 노출된다. 그 후, 단층은 완전히 반응된 층 더하기 가스 부산물들을 형성하기 위해 제 2 종들에 노출된다. 프로세스는 통상적으로 원하는 두께가 달성될 때까지 반복된다. 원자 층 증착 및 이를 실행하기 위한 다양한 방법들이 그 각각이 여기에 전체적으로 참조로서 통합되는, "화합물 박막들을 생성하기 위한 방법"이라는 제목의, Suntola 외의 미국 특허 번호 제4,058,430호, Ylilammi에 대한, "화합물 박막들의 성장을 수행하기 위한 방법"이라는 제목의 Suntola 외의 미국 특허 번호 제4,413,022호, 및 George 외, 1996, J. Phys. Chem. 100, 페이지 13121 내지 13131에 설명된다. 원자 층 증착은 또한 증착이 최대, 단층의 증착을 산출하기 위해 자기-제한적이게 하는 제어된 상태들 하에서 수행된 화학적 기상 증착 동작으로서 설명되어 왔다. 단층의 증착은 막 두께의 정확한 제어 및 개선된 화합물 재료 층 균일성을 제공한다. 원자 층 증착은 엔듀라 통합 Cu 배리어/시드 시스템(캘리포니아, 산타 클라라, 응용 재료들)과 같은 장비를 사용하여 수행된다.
7.18 고온 필라멘트 화학적 기상 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들은 고온 필라멘트 화학적 기상 증착(HFCVD)에 의해 증착된다. HFCVD에서, 반응물 가스들은 그 뒤에 기판 표면을 침범하는 전구체 종들을 형성하기 위해 가열된 필라멘트를 통해 흐르게 되며, 고 품질 막들의 증착을 야기한다. HFCVD는 다이아몬드, 질화 붕소, 질화 알루미늄, 질화 티타늄, 탄화 붕소, 뿐만 아니라 비정질 질화 규소를 포함한, 광범위한 막들을 성장시키기 위해 사용되어 왔다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Deshpande 외, 1995, J, Appl. Phys. 77, 페이지 6534 내지 6541을 참조하자.
7.19 스크린 인쇄
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 스크린 인쇄(또한 실크-스크리닝으로서 알려진) 프로세스에 의해 증착된다. 페이스트 또는 잉크가 스크린상에서의 유제에서 개구들을 통해 하부 구조의 부분들로 프레싱된다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Lambrechts 및 Sansen, 바이오센서들: 미세전기화학 디바이스들, 물리학 출판 위원회, 필라델피아, 1992를 참조하자. 페이스트는 관심 재료, 유기 결합재, 및 용제의 혼합물로 이루어진다. 유기 결합재는 페이스트의 흐름 속성들을 결정한다. 결합제는 서로에 및 기판으로 입자들의 부착을 제공한다. 활성 입자들은 잉크를 도체, 저항기, 또는 절연체로 만든다. 스크린 유제에서의 리소그래픽 패턴은 스퀴지를 갖고 마스크 개구들을 통해 페이스트를 돌파함으로써 하부 구조의 부분들로 전달된다. 제 1 단계에서, 페이스트는 스크린상에 놓인다. 그 후, 스퀴지는 기판으로 스크린을 낮추고 밀어서, 그것의 수평 운동 동안 스크린에서의 개구들을 통해 페이스트를 돌파한다. 마지막 단계 동안, 스크린은 스크리닝 프레임 및 기판 시어들 사이에서 부착하는 두꺼운 막 페이스트를 스냅 백하며, 인쇄된 패턴이 기판상에 형성된다. 프로세스의 분해능은 스크린에서의 개구들 및 페이스트의 특징에 의존한다. 325-메쉬 스크린(즉, 인치당 325개의 와이어들 또는 40μM 홀들) 및 통상적인 페이스트를 갖고, 100μM의 횡 분해능이 획득될 수 있다.
인쇄하기 어려운 페이스트들에 대해, 개구들을 가진 얇은 금속 포일과 같은, 섀도우 마스크가 프로세스를 보완한다. 그러나, 이러한 방법의 분해능은 하위이다(>500μM). 인쇄 후, 습식 막들은 건조하면서 표면을 납작하게 만들기 위해 시간 기간(예로서, 15분들) 동안 고정시키도록 허용된다. 이것은 페이스트로부터 용제들을 제거한다. 후속 소성은 유기 결합재를 연소시키며, 금속 입자들이 환원되거나 또는 산화되며, 유리 입자들은 소결된다. 통상적인 온도들은 범위가 500℃에서 1000℃까지 이른다. 소성 후, 결과적인 층의 두께는 범위가 10μM에서 50μM까지 이른다. 하나의 실크-스크리닝 셋업은 DEK 4265(뉴욕, 빙햄턴, Universal Instrument Corporation)이다. 스크린 인쇄에 사용될 수 있는 상업적으로 이용 가능한 잉크들(페이스트들)은 도전성(예로서, Au, Pt, Ag/Pd 등)이고, 저항성이고(예로서, RuO2, IrO2), 상회성이며, 유전체(예로서, A12O3, ZrO2)를 포함한다. 도전성 페이스트들은 Ag, Pd, Au, 또는 Pt, 또는 유리와 조합된 이것들의 혼합물과 같은, 금속 입자들에 기초한다. 저항성 페이스트들은 유리와 혼합된 RuO2 또는 Bi2Ru2O7(예로서, 65% PBO, 25% SiO2, 10% Bi2O3)에 기초한다.
저항성은 혼합 비에 의해 결정된다. 상회성 및 유전체 페이스트들은 유리 혼합물들에 기초한다. 상이한 융해 온도들은 페이스트 조성물을 조정함으로써 달성될 수 있다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, CRC 프레스, 플로리다, 보카 레이턴, 2002, 페이지 154 내지 156을 참조하자.
7.20 무전해 금속 증착
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 무전해 금속 증착에 의해 증착된다. 무전해 도금에서, 층은 전압을 인가하지 않고 화학적 수단에 의해 형성된다. 무전해 도금 조들은 Au, Co-P, Cu, Ni-Co, Ni-P, Pd, 또는 Pt 층들을 형성하기 위해 사용될 수 있다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, CRC 프레스, 플로리다, 보카 레이턴, 2002, 페이지 344 내지 345를 참조하자.
7.21 전기도금
본 개시의 또 다른 실시예에서, 증착 재료들의 하나 이상의 층들이 전기도금에 의해 증착된다. 전기도금은 전해 셀에서 일어난다. 전기도금에서 발생하는 반응들은 부여된 바이어스 하에서 전류 흐름을 수반한다. 몇몇 실시예들에서, 층은 다마센(damascene) 프로세스의 일부로서 증착된다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, CRC 프레스, 플로리다, 보카 레이턴, 2002, 페이지 346 내지 357을 참조하자.
8. 리소그래픽 에칭 방법들
다음의 하위섹션은 상기 설명된 제작 방법들에서 사용될 수 있는 리소그래픽 에칭 기술들을 설명한다.
8.1 레지스트 속성들
본 개시에 따른 포토리소그래픽 프로세싱의 일 형태는 패터닝될 재료의 층 위에 레지스트 층의 코팅으로 시작한다. 이러한 레지스트 층을 형성하기 위해 사용된 레지스트들은 통상적으로 용액으로부터 인가된 유기 폴리머들로 구성된다. 몇몇 실시예들에서, 이러한 레지스트 층은 0.1 ㎛ 내지 2.0 ㎛의 범위에 있는 두께를 가진다. 더욱이, 몇몇 실시예들에서, 레지스트 층은 플러스 또는 마이너스 0.01 ㎛의 균일성을 가진다. 몇몇 실시예들에서, 레지스트 층은 정적 스핀 프로세스 또는 동적 디스펜스 프로세스와 같은 스핀 기술을 사용하여 도포된다. 몇몇 실시예들에서, 레지스트 층은 수동 스피너, 이동-암 레지스트 디스펜서, 또는 자동 스피너를 사용하여 도포된다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Van Zant, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 217 내지 222를 참조하자.
음성 레지스트들. 몇몇 실시예들에서, 레지스트 층은 자외선 또는 레이저 소스들과 반응하도록 설계되는 광학 레지스트이다. 몇몇 실시예들에서, 레지스트 층은 레지스트에서의 폴리머들이 광으로의 노출 시 에칭 저항성인 가교 재료를 형성하는 음성 레지스트이다. 레지스트 층을 만들기 위해 사용될 수 있는 음성 레지스트들의 예들은 이에 제한되지 않지만, 아지드리소프렌 음성 레지스트들, 폴리메틸메타크릴레이트(PMMA), 폴리메틸이소프로필 케톤(PMIPK), 폴리-부텐-1-술폰(PBS), 폴리-(트리플루오로에틸 클로로아크릴레이트) TFECA, 코폴리머-(V-시아노 에틸 아크릴레이트-V-아미노 에틸 아크릴레이트)(COP), 폴리-(2-메틸 펜텐-1-술폰)(PMPS) 등을 포함한다.
양성 레지스트들. 다른 실시예들에서, 레지스트 층(예로서, 도 2a의 양성 레지스트 층)은 양성 레지스트이다. 양성 레지스트는 비교적 용해되지 않는다. 적절한 광 에너지로의 노출 후, 레지스트는 보다 용해 가능한 상태로 변환한다. 이러한 반응은 포토소벌라이제이션(photosobulization)으로 불리운다. 본 개시에 다른 하나의 양성 포토레지스트는, 또한 페놀-포름알데히드 노볼락 수지로 불리우는, 페놀-포름알데히드 폴리머이다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, DeForest의, 포토레지스트: 재료들 및 프로세스들, 뉴욕, 맥그로-힐, 1975를 참조하자. 몇몇 실시예들에서, 레지스트 층은 LOR OSA, LOR 5 0.7A, LOR 1A, LOR 3A, 또는 LOR 5A(매사추세츠, 뉴턴, MICROCHEM)이다. LOR 리프트-오프 레지스트들은 폴리디메틸글루타리마이드를 사용한다.
8.2 베이킹
레지스트 층이 도포된 후, 밀도는 종종 나중 프로세싱을 지원하기에 불충분하다. 따라서, 본 개시의 몇몇 실시예들에서, 베이크는 레지스트 층을 고밀화하고 잔여 용제를 떼내기 위해 사용된다. 이러한 베이크는 소프트베이크, 프리베이크, 또는 도포-후 베이크로서 불리운다. 레지스트 층을 베이킹하는 여러 개의 방법들은 이에 제한되지 않지만, 컨벡션 오븐들, 적외선 오븐들, 마이크로파 오븐들, 또는 핫 플레이트들을 포함한 본 개시에 의해 고려된다. 예로서, 여기에 전체적으로 참조로서 통합되는, Levinson의, Principles of Lithography, SPIE 프레스, 워싱턴, 벨링햄, 2001, 페이지 68 내지 70을 참조하자.
8.3 마스크의 정렬 및 노출
스페이서가 레지스트 층으로 코팅된 후, 다음 단계는 레지스트 층의 정렬 및 노출이다. 정렬 및 노출은, 이름이 내포하는 바와 같이, 2-목적 포토마스킹 단계이다. 정렬 및 노출 단계의 제 1 부분은 재료 표면상에 요구된 이미지의 위치 결정 또는 정렬이다. 이미지가 마스크 상에서 발견된다. 제 2 부분은 노출 광 또는 방사성 소스로부터 레지스트 층에서의 이미지의 인코딩이다. 본 개시에서, 임의의 종래의 정렬 시스템이 이에 제한되지 않지만, 접촉 정렬기들, 근접성 정렬기들, 주사형 투영 정렬기들, 스텝퍼들, 단계 및 스캔 정렬기들, x-선 정렬기들, 및 전자 빔 정렬기들을 포함하여, 레지스트 층과 마스크를 정렬시키기 위해 사용될 수 있다. 본 개시에 사용될 수 있는 정렬기들의 검토를 위해, 예로서 그 각각이 여기에 전체적으로 참조로서 통합되는, 1993 4월, Solid State Teclznology, 페이지 26; 및 Van Zant, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 232 내지 241을 참조하자. 마스크들은 음성 또는 양성일 수 있다.
양성 마스크를 현상하기 위해 사용된 양성 마스크(도시되지 않음)는 음성 마스크의 반대 패턴을 가질 것이다. 본 개시의 방법들에 사용된 음성 마스크들 및 양성 마스크들 양쪽 모두는 웨이퍼 프로세싱에서 사용된 것들과 유사한 기술들을 갖고 제작된다. 유리 기판들 상에 증착된 불투명한 막(보통 크롬)으로 이루어진 포토마스크 블랭크는 레지스트로 커버된다. 레지스트는 원하는 패턴에 따라 노출되고, 그 후 현상되며, 노출된 불투명한 재료 에칭된다. 마스크 패터닝은 빔 가공기들에 의해 주로 달성되며, 이것은 적절하게 포맷팅된 바이오센서 전극 패턴들에 따라 마스크 블랭크들을 노출시키는 툴들이다. 몇몇 실시예들에서, 전자 또는 광학 빔 가공기들은 음성 마스크들 또는 양성 마스크들을 패터닝하기 위해 사용된다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Levison,의 Principles of Lithography, SPIE 프레스, 워싱턴, 벨링햄, 2001, 페이지 229 내지 256을 참조하자.
본 개시의 일 실시예에서, 태양 전지 유닛으로 마스크의 패턴을 투영하기 위해 사용된 툴은 웨이퍼 스텝퍼이다. 웨이퍼 스텝퍼들은 두 개의 구성들, 즉 스텝-및 반복 및 스텝-및-스캔으로 존재한다. 스텝-및-반복 시스템에서, 노출된 마스크의 전체 영역은 셔터가 개방될 때 조사된다. 스텝-및 스캔 시스템에서, 단지 마스크의 부분, 및 그러므로 디바이스 유닛 상에서의 노출 필드의 부분만이 셔터가 개방될 때 노출된다. 전체 필드는 마스크를 스캐닝함으로써 노출되며 디바이스는 동시에 패터닝된다. 예를 들면, 여기에 전체적으로 참조로서 통합되는, Levison,의 Principles of Lithography, SPIE 프레스, 워싱턴, 벨링햄, 200 1, 페이지 133 내지 174을 참조하자.
8.4 현상
마스크를 통한 노출 후, 패턴은 노출된 및 노출되지 않은 레지스트의 영역들로서 레지스트에서의 잠상으로서 코딩된다. 패턴은 중합되지 않은 레지스트 영역들의 화학적 용해에 의해 레지스트에서 현상된다. 다수의 현상 기술들이 레지스트를 현상시키기 위해 사용될 수 있다. 현상 기술들은 마스크 또는 레티클 상에 있었던 패턴의 정확한 사본을 레지스트 층에 남기도록 설계된다. 레지스트에 코딩된 이미지의 성공적인 현상은 레지스트의 노출 메커니즘들의 특징에 의존적이다.
음성 레지스트는, 광으로의 노출시, 현상액 화학물질에서의 용해에 저항적인 레지스트를 렌더링하는 중합의 프로세스를 겪는다. 두 개의 영역들 사이에서의 용해 레이트는 약간의 층이 중합된 영역들로부터 손실되도록 충분히 높다. 많은 음성-레지스트-현상 상황들을 위해 선호된 화학물질은 자일렌 또는 스토다트(Stoddart) 용제이다. 현상 단계는 린스에 앞서 화학적 현상액을 갖고 행해진다. 음성 레지스트들을 위해, 린스 화학물질은 몇몇 실시예들에서 n-부틸 아세테이트이다.
양성 레지스트들은 상이한 현상 상태를 보여준다. 중합된 및 중합되지 않은, 두 개의 영역들은 상이한 용해 레이트를 가진다. 이것은 현상 단계 동안 몇몇 레지스트가 중합된 영역으로부터 항상 손실됨을 의미한다. 너무 공격적이거나 또는 너무 긴 현상 시간들을 갖는 현상액들의 사용은 레지스트의 허용되지 않는 세선화를 야기한다. 본 개시에 따른 양성 레지스트들과 함께 사용된 두 개의 유형들의 화학적 현상액들은 알칼리-수 용액들 및 비이온 용액들이다. 알칼리-수 용액들은 수산화 나트륨 또는 수산화 칼륨일 수 있다. 통상적인 비이온 용액들은 이에 제한되지 않지만, 테트라메틸암모늄 하이드록사이드(TMAH)를 포함한다. 양성-레지스트 현상액들을 위한 린스 화학물질은 물이다. 린스는 포지티브 및 음성 레지스트들 모두를 위해 사용된다. 이러한 린스는 현상 작용을 정지하기 위해 현상액 화학물질을 빠르게 희석시키기 위해 사용된다.
현상액이 잠상을 현상하기 위해 레지스트에 도포되는 여러 개의 방법들이 있다. 이러한 방법들은, 이에 제한되지 않지만, 액침, 분무 현상, 및 퍼들 현상을 포함한다. 본 개시의 몇몇 실시예들에서, 습식 현상 방법들은 사용되지 않는다. 오히려, 건식(또는 플라즈마) 현상이 사용된다. 이러한 건식 프로세스들에서, 플라즈마 에칭기가 먼저 습식 화학적 기술들을 사용하여 레지스트 층을 현상하지 않고 레지스트 층의 노출된 또는 노출되지 않은 부분들을 화학적으로 옹해시키기 위해 활성화된 이온들을 사용한다.
8.5 하드 베이킹
본 개시의 몇몇 실시예들에서, 레지스트는 그것이 현상된 후 하드 베이킹된다. 하드 베이크의 목적은 패터닝될 하부 층에 대한 레지스트 층의 양호한 부착을 달성하는 것이다. 몇몇 실시예들에서, 하드 베이크는 컨벡션 오븐, 인-라인 또는 수동 핫 플레이트들, 적외선 터널링 오븐들, 이동-벨트 컨벡션 오븐들, 진공 오븐들 등을 사용하여 성취된다. 일반적인 베이킹 온도 및 베이킹 시간은 레지스트 제조에 의해 제공된다. 그러므로, 특정 베이킹 온도들 및 시간들은 애플리케이션 의존적이다. 공칭 하드 베이크 온도는 컨벡션 오븐에서 30분들 동안 130℃에서 200℃까지이다.
8.6 에칭
현상 후, 에칭 단계가 패터닝을 위해 사용된다. 다수의 에칭 방법들이 이용 가능하다.
습식 에칭. 본 개시의 일 실시예에서, 패터닝될 구조는 특정 시간 동안 에천트의 탱크에 액침된다. 그 후 구조는 산 제거를 위해 린스 스테이션으로 전달되며 최종 린스 및 스핀 건조 단계를 위해 스테이션으로 전달된다.
습식 분무 에칭 또는 가스 에칭. 본 개시의 몇몇 실시예들에서, 습식 분무 에칭 또는 가스 에칭이 패터닝을 위해 사용된다. 습식 분무 에칭은 분무의 기계적 압력으로부터 얻은 부가된 정의를 포함한 액침 에칭에 비해 여러 개의 이점들을 제공한다. 가스 에칭에서, 웨이퍼는 하이드로플로익 산 증기들과 같은 에천트 증기들로 노출된다.
플라즈마 에칭. 본 개시의 몇몇 실시예들에서, 플라즈마 에칭이 사용된다. 플라즈마 에칭은 화학적 반응을 야기하기 위해 가스들 및 플라즈마 에너지를 사용하는 화학적 프로세스이다. 플라즈마 에칭은 플라즈마 에칭기를 사용하여 수행된다. 물리적으로, 플라즈마 에칭기는 챔버, 진공 시스템, 가스 공급 장치, 및 전원 공급 장치를 포함한다. 에칭될 구조는 챔버로 로딩되며 내부의 압력은 진공 시스템에 의해 감소된다. 진공이 수립된 후, 챔버는 반응성 가스로 채워진다. 이산화 규소의 에칭을 위해, 예를 들면, 가스는 보통 산소와 혼합되는 CF4이다. 전원 공급 장치는 챔버에서의 전극들을 통해 라디오 주파수(RF) 필드를 생성한다. 필드는 가스 혼합물을 플라즈마 상태로 활성화시킨다. 활성화 상태에서, 플루오린은 이산화 규소를 공격하고 그것을 진공 시스템에 의해 시스템으로부터 제거되는 휘발성 구성요소들로 변환한다.
광범위한 플라즈마 에칭기들 중 임의의 것은, 본 개시의 다양한 실시예들에 따라, 에칭을 수행하기 위해 사용된다. 이러한 에칭기들은, 이에 제한되지 않지만, 배럴 에칭기들, 플라즈마 평면 시스템들, 전자 사이클론 공진 소스들, 고 밀도 반사 전자 소스들, 헬리콘파 소스들, 유도 결합 플라즈마 소스들, 및 변환기 결합 플라즈마 소스들을 포함한다.
이온 빔 에칭. 본 개시의 다양한 양상들에 따라 스페이서(140)의 에칭을 수행하기 위해 사용되는 또 다른 유형의 에칭기는 이온 빔 에칭이다. 화학적 플라즈마 시스템들과 달리, 이온 빔 에칭은 물리적 프로세스이다. 에칭될 구조는 진공 챔버에서의 홀더 상에 위치되며 아르곤의 스트림이 챔버로 도입된다. 챔버에 들어갈 때, 아르곤은 캐소드(-)-애노드(+) 전극들의 세트로부터의 고-에너지 전자들의 스트림의 대상이 된다. 전자들은 양 전하를 가진 고-에너지 상태로 아르곤 원자들을 이온화한다. 웨이퍼들은 이온화된 아르곤 원자들을 끌어당기는 음으로 접지된 홀더 상에 유지된다. 아르곤 원자들이 웨이퍼 홀더로 이동함에 따라, 그것들은 가속화되어, 에너지를 얻는다. 웨이퍼 표면에서, 그것들은 노출된 웨이퍼 층과 충돌하며 웨이퍼 표면으로부터 작은 양들을 폭발시킨다. 어떤 화학적 반응도 아르곤 원자들 및 웨이퍼 재료 사이에서 일어나지 않는다. 재료 제거(에칭)는 매우 방향성(이방성)이며, 작은 개구들에서의 양호한 정의를 야기한다.
반응성 이온 에칭. 몇몇 실시예들에서 에칭을 수행하기 위해 사용되는 또 다른 유형의 에칭기는 반응성 이온 에칭기이다. 반응성 이온 에칭기 시스템은 플라즈마 에칭 및 이온 빔 에칭 원리들을 조합한다. 시스템들은 플라즈마 시스템들에 대한 구성에서 유사하지만 이온 밀링의 능력을 가진다. 조합은 방향성 이온 밀링의 이익들과 함께 화학적 플라즈마 에칭의 이익들을 가져온다. 예로서, 본 개시에 따라 사용될 수 있는 에칭 기술들 및 에칭 장비에 대한 보다 많은 정보를 위해, Van Zant, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000, 페이지 256 내지 270을 참조하자.
8.7 잔여 층 제거
상기 설명된 에칭 프로세스의 결과는 홈들의 형성이다. 다음으로, 잔여 층은 패터닝된 구조를 산출하기 위해 레지스트 스트리핑으로서 알려진 프로세스에서 제거된다. 몇몇 실시예들에서, 레지스트는 H2S04와 같은 강산 또는 H2S04-Cr203와 같은 산산화제 조합을 갖고 벗겨져서, 완전히 패터닝된 구조를 산출하기 위해 홈이 아닌 레지스트를 공격한다. 다른 액체 스트리퍼는 유기 용제 스트리퍼(예로서, 페놀 유기 스트리퍼들 및 솔벤트라민 스트리퍼들) 및 알칼리 스트리퍼들(산화제들을 갖거나 또는 없는)을 포함한다. 본 개시의 몇몇 실시예들에서, 건식 플라즈마 프로세스가 레지스트를 제거하기 위해 적용된다. 이러한 실시예들에서, 디바이스는 챔버에 위치되며 산소가 도입된다. 플라즈마 장은 고 에너지 상태로 산소를 활성화시키며, 이것은 결과적으로, 진공 펌프에 의해 챔버로부터 제거되는 가스들에 대한 레지스트 구성요소들을 산화시킨다. 건식 스트리퍼들에서, 플라즈마는 마이크로파, 라디오 주파수, 또는 자외선-오존 소스들에 의해 생성된다. 디바이스들을 패터닝하기 위해 사용될 수 있는 포토리소그래픽 프로세스들에 대한 보다 많은 정보가, 그 각각이 여기에 참조로서 통합되는, Madou의, Fundamentals of Microfabrication, 제 2 판, CRC 프레스, 플로리다, 보카 레이턴, 2002, 페이지 2 내지 65; 및 Van Zant, Microchip Fabrication, 제 4 판, 뉴욕, 맥그로-힐, 2000에서 발견된다. 이러한 방법들은 극자외선 리소그래피, x-선 리소그래피, 전하-입자-빔 리소그래피, 주사형 프로브 리소그래피, 소프트 리소그래피, 및 3-차원 리소그래피 방법들뿐만 아니라 음성 포토레지스트보다는 양성 포토레지스트의 사용을 포함한다.
9. 인용된 참조 문헌들
여기에 인용된 모든 참조 문헌들은 각각의 개개의 공개 또는 특허 또는 특허 출원이 구체적으로 및 개별적으로 모든 목적들을 위해 전체적으로 참조로서 통합되는 것으로 표시되는 것처럼 동일한 정도로 모든 목적들을 위해 및 전체적으로 참조로서 여기에 통합된다.
본 개시의 많은 수정들 및 변형들이 이 기술분야의 숙련자들에게 명백할 바와 같이, 그것의 사상 및 범위로부터 벗어나지 않고 이루어질 수 있다. 여기에 설명된 특정 실시예들이 단지 예로서 제공되며, 개시는 이러한 청구항들이 자격을 부여받은 등가물들의 전체 범위와 함께, 첨부된 청구항들의 용어들에 의해서만 제한된다.

Claims (42)

  1. 그래핀 기반 나노구조를 제작하기 위한 방법에 있어서,
    기판으로 촉매를 증착시키고 그것에 의해 촉매 층을 형성하는 단계;
    상기 촉매 층을 나노패터닝하고 그것에 의해 나노템플릿을 형성하는 단계; 및
    상기 나노템플릿으로 그래핀을 증착시키고 그것에 의해 상기 그래핀 기반 나노구조를 형성하는 단계를 포함하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  2. 청구항 1에 있어서,
    상기 나노패터닝하는 단계는:
    상기 촉매 층으로 스페이서 막의 층을 증착시키는 단계로서, 상기 스페이서 막은 그래핀 성장에 적합하지 않은 재료를 포함하는, 상기 증착 단계;
    상기 스페이서 막을 패터닝하고 그것에 의해 상기 촉매 재료 층의 부분들을 노출시키는 단계를 포함하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  3. 청구항 1에 있어서,
    상기 촉매 층을 나노패터닝하는 단계는 상기 촉매 층을 패터닝하고 그것에 의해 상기 기판의 부분들을 노출시키는 단계를 포함하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 촉매는 백금, 이리듐, 루테늄, 니켈, 또는 구리인, 그래핀 기반 나노구조를 제작하기 위한 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 그래핀 기반 나노구조는 그래핀 나노리본 또는 그래핀 나노네트워크인, 그래핀 기반 나노구조를 제작하기 위한 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 기판은 유리, 실리콘, SiC, SiO2 또는 SiC/Si인, 그래핀 기반 나노구조를 제작하기 위한 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 그래핀을 증착시키는 단계는 화학적 기상 증착을 통해 발생하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  8. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 그래핀을 증착시키는 단계는 분자 빔 증착, 레이저 삭마 증착, 시준 스퍼터링, 진공 증발(vacuum evaporation), 이온화된 물리적 기상 증착, 및 이온 빔 증착으로 이루어진 상기 그룹으로부터 선택된 프로세스를 통해 발생하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 그래핀 기반 구조는 상기 촉매 층 상에 배열된 복수의 시트들을 포함한 나노홀 초격자를 포함하며, 상기 복수의 시트들은 그 안에 정의된 홀들의 어레이를 가지며, 상기 그래핀 기반 구조는 밴드 갭 또는 밴드 갭 범위에 의해 특성화되는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  10. 청구항 9에 있어서,
    상기 밴드 갭 범위는 0.1 eV 및 2.2 eV 사이에 있는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  11. 청구항 9에 있어서,
    상기 제 1 밴드 갭 범위는 0.1 eV 및 0.8 eV 사이에 있는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  12. 청구항 9에 있어서,
    상기 제 1 밴드 갭 범위는 0.5 eV 및 2.2 eV 사이에 있는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  13. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 1 ㎛ 및 10 mm 사이에 있는 특성 치수(characteristic dimension)를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  14. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 50 ㎛ 및 500 ㎛ 사이에 있는 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  15. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 100 ㎛ 및 300 ㎛ 사이에 있는 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  16. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 5000 nm 미만인 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  17. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 1000 nm 미만인 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  18. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 500 nm 미만인 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  19. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 100 nm 미만인 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  20. 청구항 9 내지 청구항 12 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 50 nm 미만인 특성 치수를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  21. 청구항 9 내지 청구항 20 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 원형, 타원형, 삼각형, 직사각형, 오각형, 또는 육각형인 단면에 의해 특성화되는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  22. 청구항 9 내지 청구항 20 중 어느 한 항에 있어서,
    상기 홀들의 어레이에서의 홀은 선형 부분, 아치형 부분, 또는 곡선 부분의 임의의 조합을 포함하는 단면에 의해 특성화되는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  23. 청구항 9 내지 청구항 22 중 어느 한 항에 있어서,
    상기 홀들의 어레이는 상기 복수의 시트들에서 1 나노홀/㎛2 및 106 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  24. 청구항 9 내지 청구항 22 중 어느 한 항에 있어서,
    상기 홀들의 어레이는 상기 복수의 시트들에서 100 나노홀/㎛2 및 105 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  25. 청구항 9 내지 청구항 22 중 어느 한 항에 있어서,
    상기 홀들의 어레이는 상기 복수의 시트들에서 500 나노홀/㎛2 및 105 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  26. 청구항 9 내지 청구항 22 중 어느 한 항에 있어서,
    상기 홀들의 어레이는 상기 복수의 시트들에서 10 나노홀들/㎛2 및 105 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  27. 청구항 9 내지 청구항 22 중 어느 한 항에 있어서,
    상기 홀들의 어레이는 상기 복수의 시트들에서 100 나노홀들/㎛2 및 104 나노홀들/㎛2 사이에 있는 나노홀 밀도를 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  28. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 그래핀 기반 구조는 복수의 스택들을 포함하며, 상기 복수의 스택들은 상기 촉매 층상에 세로로(lengthwise) 배열되고, 상기 복수의 스택들에서의 각각의 개별적인 스택은 대응하는 복수의 그래핀 나노리본들을 포함하며,
    (i) 상기 대응하는 복수의 나노리본들에서의 제 1 그래핀 나노리본은 제 1 밴드 갭 또는 제 1 밴드 갭 범위에 의해 특성화되고, 상기 제 1 그래핀 나노리본은 상기 촉매 층의 제 1 부분 상에 오버레이하고,
    (ii) 제 1 광학적으로 투명한 절연체는 상기 제 1 나노리본을 오버레이하며,
    (iii) 상기 각각의 복수의 나노리본들에서의 제 2 나노리본은 제 2 밴드 갭에 의해 특성화되고, 상기 제 2 나노리본은 상기 제 1 절연체를 오버레이하며, 상기 제 1 밴드 갭은 상기 제 2 밴드 갭보다 작은, 그래핀 기반 나노구조를 제작하기 위한 방법.
  29. 청구항 28에 있어서,
    상기 복수의 스택들에서의 스택의 나노리본은 0.1 eV 및 2.2 eV 사이에 있는 밴드 갭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  30. 청구항 28에 있어서,
    상기 복수의 스택들에서의 스택의 제 1 나노리본은 0.1 eV 및 1.2 eV 사이에 있는 밴드 갭을 가지며 상기 스택의 제 2 나노리본은 0.8 eV 및 1.9 eV 사이에 있는 밴드 갭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  31. 청구항 28에 있어서,
    상기 복수의 스택들에서의 스택의 제 1 나노리본은 0.5 eV 및 1.5 eV 사이에 있는 밴드 갭을 가지며, 상기 스택의 제 2 나노리본은 1.2 eV 및 2.2 eV 사이에 있는 밴드 갭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  32. 청구항 28에 있어서,
    상기 복수의 스택들에서의 스택의 상기 제 1 나노리본은 0.8 eV 및 1.8 eV 사이에 있는 밴드 갭을 가지며, 상기 스택의 제 2 나노리본은 1.5 eV 및 2.2 eV 사이에 있는 밴드 갑을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  33. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택의 나노리본은 1 nm 및 60 nm 사이에 있는 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  34. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택의 제 1 나노리본은 20 nm 및 50 nm 사이에 있는 폭을 가지며, 상기 스택의 제 2 나노리본은 1 nm 내지 30 nm 사이에 있는 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  35. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택의 제 1 나노리본은 30 nm 및 40 nm 사이에 있는 폭을 가지며, 상기 스택의 제 2 나노리본은 10 nm 내지 20 nm 사이에 있는 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  36. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택의 제 1 나노리본은 5 nm 및 20 nm 사이에 있는 폭을 가지며, 상기 스택의 제 2 나노리본은 1 nm 내지 10 nm 사이에 있는 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  37. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택내 상기 복수의 그래핀 나노리본들은 1 및 300 그래핀 나노리본 시트들 사이에서 이루어지는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  38. 청구항 28 내지 청구항 32 중 어느 한 항에 있어서,
    상기 복수의 스택들에서의 스택내 상기 복수의 그래핀 나노리본들은 100 및 300 그래핀 나노리본 시트들 사이에서 이루어지는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  39. 청구항 28에 있어서,
    상기 대응하는 복수의 나노리본들에서의 상기 제 1 그래핀 나노리본은 25 nm 및 50 nm 사이에 있는 폭을 갖고,
    상기 각각의 복수의 나노리본들에서의 상기 제 2 나노리본은 15 nm 내지 40 nm 사이에 있는 폭을 가지며,
    상기 각각의 복수의 나노리본들에서의 제 3 나노리본은 1 nm 내지 20 nm 사이에 있는 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  40. 청구항 28에 있어서,
    상기 대응하는 복수의 나노리본들에서의 상기 제 1 그래핀 나노리본은 35 nm 및 45 nm 사이에 있는 폭을 갖고,
    상기 각각의 복수의 나노리본들에서의 상기 제 2 나노리본은 20 nm 내지 30 nm 사이에 있는 폭을 가지며,
    상기 각각의 복수의 나노리본들에서의 제 3 나노리본은 5 nm 내지 15 nm인 폭을 갖는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  41. 청구항 1 내지 청구항 40 중 어느 한 항에 있어서,
    상기 그래핀 기반 나노구조의 모두 또는 일 부분 상에 반사방지 층을 증착시키는 단계를 더 포함하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
  42. 청구항 41에 있어서,
    상기 반사방지 층은 SiO2 또는 TiO2를 포함하는, 그래핀 기반 나노구조를 제작하기 위한 방법.
KR20157005574A 2012-08-07 2013-08-01 패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들 KR20150038579A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261680650P 2012-08-07 2012-08-07
US61/680,650 2012-08-07
PCT/US2013/053237 WO2014025615A1 (en) 2012-08-07 2013-08-01 Methods for graphene fabrication on patterned catalytic metal

Publications (1)

Publication Number Publication Date
KR20150038579A true KR20150038579A (ko) 2015-04-08

Family

ID=50068493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20157005574A KR20150038579A (ko) 2012-08-07 2013-08-01 패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들

Country Status (2)

Country Link
KR (1) KR20150038579A (ko)
WO (1) WO2014025615A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190142018A (ko) * 2018-06-15 2019-12-26 광주과학기술원 전사공정 없이 직접 기판 위에 그래핀을 제조하는 방법
KR102072580B1 (ko) 2018-11-06 2020-02-03 한국과학기술연구원 헥사고날 보론 니트라이드 박막의 제조 방법 및 이를 이용한 다층 구조의 제조 방법 및 스위칭 소자의 제조 방법
US10777639B2 (en) 2016-07-01 2020-09-15 Konkuk University Industrial Cooperation Corp Two-dimensional semiconductor, manufacturing method therefor, and semiconductor device comprising same
US10815565B2 (en) 2018-11-12 2020-10-27 Korea Institute Of Science And Technology Method for synthesizing a graphene pattern

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014169258A1 (en) * 2013-04-11 2014-10-16 Pacific Integrated Energy, Inc. Photocatalytic metamaterial based on plasmonic near perfect optical absorbers
EP3131121B1 (en) * 2015-08-12 2018-05-09 Provenance Asset Group LLC Method for making a graphene-based field-effect apparatus
CN206976394U (zh) * 2017-02-17 2018-02-06 全普光电科技(上海)有限公司 一种石墨烯薄膜及半导体器件
CN111244222B (zh) * 2020-01-20 2022-05-27 中国科学院半导体研究所 六方氮化硼紫外光探测器及制备方法
CN111921369B (zh) * 2020-07-14 2022-06-14 安徽诚庄实业有限公司 一种具有释放负氧离子的薄膜的制备方法及薄膜
KR20220028935A (ko) 2020-08-31 2022-03-08 삼성전자주식회사 인터커넥트 구조체의 형성방법
CN114630455B (zh) * 2021-11-18 2023-05-16 杭州量春科技有限公司 一种基于网状结构的石墨烯加热膜及其制备方法
CN115785702B (zh) * 2022-11-28 2023-09-19 西安理工大学 用于再入飞行器缓解通信黑障的催化涂层及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768908B2 (ja) * 2001-03-27 2006-04-19 キヤノン株式会社 電子放出素子、電子源、画像形成装置
JP2006011296A (ja) * 2004-06-29 2006-01-12 Toshiba Corp 偏光素子、偏光素子の製造方法、及び露光装置の評価方法
US20090278556A1 (en) * 2006-01-26 2009-11-12 Nanoselect, Inc. Carbon Nanostructure Electrode Based Sensors: Devices, Processes and Uses Thereof
KR101251020B1 (ko) * 2010-03-09 2013-04-03 국립대학법인 울산과학기술대학교 산학협력단 그라펜의 제조 방법, 이를 포함하는 투명 전극, 활성층, 이를 구비한 표시소자, 전자소자, 광전소자, 태양전지 및 염료감응 태양전지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777639B2 (en) 2016-07-01 2020-09-15 Konkuk University Industrial Cooperation Corp Two-dimensional semiconductor, manufacturing method therefor, and semiconductor device comprising same
KR20190142018A (ko) * 2018-06-15 2019-12-26 광주과학기술원 전사공정 없이 직접 기판 위에 그래핀을 제조하는 방법
KR102072580B1 (ko) 2018-11-06 2020-02-03 한국과학기술연구원 헥사고날 보론 니트라이드 박막의 제조 방법 및 이를 이용한 다층 구조의 제조 방법 및 스위칭 소자의 제조 방법
US10815565B2 (en) 2018-11-12 2020-10-27 Korea Institute Of Science And Technology Method for synthesizing a graphene pattern

Also Published As

Publication number Publication date
WO2014025615A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
KR20150038579A (ko) 패터닝된 촉매 금속상에서의 그래핀 제작을 위한 방법들
US9478422B2 (en) Methods for fabricating refined graphite-based structures and devices made therefrom
US8664642B1 (en) Nonplanar graphite-based devices having multiple bandgaps
US9437425B2 (en) Methods for integrating lead and graphene growth and devices formed therefrom
US8580658B1 (en) Methods for fabricating graphene device topography and devices formed therefrom
US9688540B2 (en) Segmented graphene growth on surfaces of a patterned substrate layer and devices thereof
US7501146B2 (en) Carbon nanotube emitter and its fabrication method and field emission device (FED) using the carbon nanotube emitter and its fabrication method
US20070131646A1 (en) Method and apparatus for nano-pantography
US20080210662A1 (en) Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
WO2014138492A1 (en) Methods for fabricating graphite-based structures and devices made therefrom
CN109824009B (zh) 基于soi工艺的场发射离子中和器芯片的制造方法
CN101508419A (zh) 一种纳米柱森林的加工方法
CN103199004A (zh) 一种iii族氮化物纳米结构的制作方法
US10483073B2 (en) Fabrication of vacuum electronic components with self-aligned double patterning lithography
WO2014124308A2 (en) Multi-level graphene devices and methods for forming same
US20100291728A1 (en) Manufacturing method of the solar cell
CN100543583C (zh) 在感光材料表面覆盖并图形化碳基纳米结构的方法
JP2004182537A (ja) ナノカーボン材料配列構造の形成方法
US20060213774A1 (en) Method for enhancing homogeneity and effeciency of carbon nanotube electron emission source of field emission display
KR20080102698A (ko) 엑스레이 램프 및 엑스레이 램프용 필드 에미터의 제조방법
KR100920296B1 (ko) 능동 구동형 엑스레이 램프 및 그 엑스레이 램프에사용되는 필드 에미터의 제조방법
Anokhina Investigation of metal-assisted Si etching for fabrication of nanoimprint lithography stamps
Abdi et al. Variable electron beam diameter achieved by a titanium oxide/carbon nanotube hetero-structure suitable for nanolithography
US20070000782A1 (en) Method for batch fabricating electron emission source of electrophoresis deposited carbon nanotubes
KR20060047145A (ko) 카본나노튜브, 이를 포함한 전자 방출원 및 이를 구비한전자 방출 소자

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid