KR20150031728A - Flip chip light emitting diode and manufacturing method thereof - Google Patents

Flip chip light emitting diode and manufacturing method thereof Download PDF

Info

Publication number
KR20150031728A
KR20150031728A KR20130111296A KR20130111296A KR20150031728A KR 20150031728 A KR20150031728 A KR 20150031728A KR 20130111296 A KR20130111296 A KR 20130111296A KR 20130111296 A KR20130111296 A KR 20130111296A KR 20150031728 A KR20150031728 A KR 20150031728A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
light emitting
emitting diode
layer
Prior art date
Application number
KR20130111296A
Other languages
Korean (ko)
Inventor
곽용석
김기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20130111296A priority Critical patent/KR20150031728A/en
Publication of KR20150031728A publication Critical patent/KR20150031728A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention provides a flip chip light emitting diode and a method for manufacturing the same to increase the efficiency of optical extraction by transforming the shape of a substrate. The light emitting diode includes: the substrate having two or more slope side walls to be faced with each other; a first semiconductor layer which is formed on the rear of the substrate; an active layer which is formed on the first semiconductor; and a second semiconductor layer which is formed on the active layer.

Description

플립칩 구조의 발광다이오드 및 이의 제조방법{Flip chip light emitting diode and manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip light emitting diode (LED)

본 발명은 발광다이오드에 관한 것으로, 특히 광의 출광 분포를 넓혀 광 추출효율을 증가시킬 수 있는 플립칩(Flip chip) 구조의 발광다이오드 및 이의 제조방법에 관한 것이다.The present invention relates to a light emitting diode, and more particularly, to a light emitting diode having a flip chip structure capable of increasing light extraction efficiency by broadening an outgoing light distribution of light and a method of manufacturing the same.

발광다이오드(Light Emitting Diode; LED)는 기존의 형광등, 백열등 등의 조명 장치에 비해 수명이 길고 전력소모가 적으며, 친환경적인 장점이 있어 미래의 광원으로 주목받고 있다. Light emitting diodes (LEDs) have a long lifetime, low power consumption, and are environmentally friendly compared to conventional fluorescent lamps and incandescent lamps, and are attracting attention as a future light source.

특히, 질화물계 반도체를 이용하여 형성된 발광다이오드는 넓은 밴드갭을 가지기 때문에 녹색에서 청색, 근자외선 영역대의 빛을 발광할 수 있는 장점이 있어 LCD 및 휴대폰 백라이트, 자동차용 조명, 교통신호등 등으로 응용 분야가 크게 확대되고 있는 추세에 있다.Particularly, since a light emitting diode formed using a nitride-based semiconductor has a wide band gap, it can emit light in the range of green, blue, and near ultraviolet ray region, and can be applied to applications such as LCD and cellular backlight, Is increasing.

질화물반도체 발광다이오드는 정공이 다수의 p형 반도체와 전자가 다수인 n형 반도체를 접합하여 형성된다. 이러한 질화물반도체 발광다이오드에서 생성된 광은 질화물반도체층의 굴절률과 공기의 굴절률 차에 의한 임계각에 의해 결정된다. 그러나, 질화물반도체와 공기와의 굴절률은 그 차이가 커서 임계각이 작기 때문에 발광다이오드에서 생성된 광은 공기 중으로 방출되지 못하고 대부분 내부에서 소멸되어 열로 변환된다.The nitride semiconductor light emitting diode is formed by bonding a plurality of p-type semiconductors to an n-type semiconductor having a large number of electrons. The light generated in the nitride semiconductor light emitting diode is determined by the critical angle due to the difference between the refractive index of the nitride semiconductor layer and the refractive index of air. However, since the refractive index between the nitride semiconductor and air differs greatly and the critical angle is small, the light generated in the light emitting diode can not be emitted into the air, and is largely internally dissipated and converted into heat.

이를 극복하기 위해 질화물반도체층으로부터 광을 방출하지 않고 사파이어 기판으로부터 광을 방출하는 플립칩(Flip chip) 구조의 발광다이오드가 제안되었다. To overcome this problem, there has been proposed a flip chip structure light emitting diode which emits light from a sapphire substrate without emitting light from the nitride semiconductor layer.

도 1은 종래의 플립칩 구조의 발광다이오드를 나타내는 도면이고, 도 2는 도 1의 발광다이오드에서 광이 출사되는 것을 도시한 도면이다.FIG. 1 is a view showing a light emitting diode of a conventional flip chip structure, and FIG. 2 is a view showing light emitted from the light emitting diode of FIG.

도 1을 참조하면, 종래의 플립칩 구조의 발광다이오드(1)는 사파이어 기판(10) 상에 순차적으로 형성된 버퍼층(11), n형 반도체층(12), 활성층(13) 및 p형 반도체층(14)을 포함하여 구성된다. 또한, n형 반도체층(12)과 p형 반도체층(14) 상에 각각 형성된 n형 전극(15)과 p형 전극(16)을 더 포함한다.1, a conventional flip chip structure light emitting diode 1 includes a buffer layer 11, an n-type semiconductor layer 12, an active layer 13, and a p-type semiconductor layer 12 sequentially formed on a sapphire substrate 10, (14). The light emitting device further includes an n-type electrode 15 and a p-type electrode 16 formed on the n-type semiconductor layer 12 and the p-type semiconductor layer 14, respectively.

다시 말하면, 종래의 발광다이오드(1)는 기판(10) 상에 버퍼층(11)을 형성한다. 그리고, 버퍼층(11) 상에 질화물계 반도체로 이루어지는 n형 반도체층(12), 즉 n형 GaN층을 형성시키고, n형 반도체층(12) 상에 활성층(13)과 p형 반도체층(14), 즉 p형 GaN층을 순차적으로 결정성장 시킨다.In other words, the conventional light emitting diode 1 forms the buffer layer 11 on the substrate 10. An n-type semiconductor layer 12, that is, an n-type GaN layer made of a nitride-based semiconductor is formed on the buffer layer 11 and an active layer 13 and a p-type semiconductor layer 14 ), That is, the p-type GaN layer is successively grown by crystal growth.

이어, n형 반도체층(12), 활성층(13) 및 p형 반도체층(14)의 일부를 식각하여 n형 반도체층(12)을 노출시키고, 노출된 n형 반도체층(12) 상에 n형 전극(15)을 형성하고, 식각되지 않은 p형 반도체층(14) 상에 p형 전극(16)을 형성하여 발광다이오드(1)를 형성한다.Next, a part of the n-type semiconductor layer 12, the active layer 13 and the p-type semiconductor layer 14 is etched to expose the n-type semiconductor layer 12, and n Type electrode 15 is formed on the p-type semiconductor layer 14 and the p-type electrode 16 is formed on the un-etched p-type semiconductor layer 14 to form the light emitting diode 1.

상술한 종래의 발광다이오드(1)는 서브마운트(20)에 결합되어 패키지된다. 다시 말하면, 발광다이오드(1)의 n형 전극(15)과 p형 전극(16) 상에는 각각 제1솔더 메탈층(17)이 형성된다. 그리고, 서브마운트(20) 상에는 발광다이오드(1)에서 발생되는 열을 흡수하여 방열시키는 방열판(21)이 증착되고, 방열판(21)에는 발광다이오드(1)에 형성된 제1솔더 메탈층(17)과 대응되도록 제1솔더 메탈층(17)이 형성된다. 제1솔더 메탈층(17)과 제2솔더 메탈층(17) 사이에 솔더볼(25)이 위치하고, 열처리 등을 통하여 제1솔더 메탈층(17)과 제2솔더 메탈층(17)이 서로 결합됨으로써, 발광다이오드(1)와 서브마운트(20)는 서로 결합된다.The above-described conventional light emitting diode 1 is coupled to the submount 20 and packaged. In other words, the first solder metal layer 17 is formed on the n-type electrode 15 and the p-type electrode 16 of the light emitting diode 1, respectively. A heat sink 21 for absorbing and dissipating heat generated by the light emitting diode 1 is deposited on the sub mount 20. A first solder metal layer 17 formed on the light emitting diode 1 is formed on the heat sink 21, The first solder metal layer 17 is formed. The solder ball 25 is positioned between the first solder metal layer 17 and the second solder metal layer 17 and the first solder metal layer 17 and the second solder metal layer 17 are bonded to each other The light emitting diode 1 and the submount 20 are coupled to each other.

따라서, 상술한 종래의 플립칩 구조의 발광다이오드(1)는 서브마운트(20)로부터 발광다이오드(1)의 n형 전극(15)과 p형 전극(16)에 인가된 전압에 의해 활성층(13)에서 생성된 광이 사파이어 기판(10)을 통해 외부로 방출된다.The light emitting diode 1 of the conventional flip chip structure described above is formed by the voltage applied to the n-type electrode 15 and the p-type electrode 16 of the light emitting diode 1 from the submount 20, ) Is emitted to the outside through the sapphire substrate 10.

한편, 도 2를 참조하면, 종래의 발광다이오드(1)에서는 사파이어 기판(10)이 육면체 구조, 즉 단면이 사각형 형태인 구조로 형성된다. 이에 따라, 활성층(13)에서 생성된 광의 대부분은 사파이어 기판(10)이 상면으로 출광된다.2, in the conventional light emitting diode 1, the sapphire substrate 10 is formed in a hexahedron structure, that is, a rectangular section. Accordingly, most of the light generated in the active layer 13 is output to the upper surface of the sapphire substrate 10. [

다시 말하면, 발광다이오드(1)의 활성층(13)에서 생성된 광은 다양한 각도로 방출된다. 이때, 사파이어 기판(10)의 상면과 대략 수직한 각도로 방출되는 광들은 사파이어 기판(10)의 상면을 통해 외부로 출광된다. 그러나, 그 외의 각도로 방출되는 광들은 사파이어 기판(10)의 내부에서 전반사가 되어 외부로 방출되지 못하고 소멸된다.In other words, light generated in the active layer 13 of the light-emitting diode 1 is emitted at various angles. At this time, light emitted at an angle substantially perpendicular to the upper surface of the sapphire substrate 10 is output to the outside through the upper surface of the sapphire substrate 10. However, the light beams emitted at other angles are totally reflected within the sapphire substrate 10, and are not emitted to the outside, but disappear.

즉, 종래의 발광다이오드(1)에서는 대부분의 광이 사파이어 기판(10)의 상면을 통해 방출되므로 발광다이오드(1)가 배치된 부분과 인접되는 측면에서는 충분히 광이 퍼지지 않게 되어 출광 분포가 좁아진다.That is, in the conventional light emitting diode 1, most light is emitted through the upper surface of the sapphire substrate 10, so that light does not spread sufficiently on the side adjacent to the portion where the light emitting diode 1 is disposed, .

이에 따라, 종래의 발광다이오드(1)가 사용되는 백라이트 유닛에서 발광다이오드(1)가 배치된 부분의 상면에서 핫스팟(hot spot)이 발생되어 화상품질이 저하되는 문제가 발생된다.Accordingly, a hot spot is generated on the upper surface of the portion where the light emitting diode 1 is disposed in the backlight unit in which the conventional light emitting diode 1 is used, and the image quality is deteriorated.

더욱이, 이를 해결하기 위해 더 많은 발광다이오드(1)가 배치되거나 또는 발광다이오드(1)에 렌즈 등의 확산 구조를 더 추가해야 하므로 제조비가 상승되는 문제가 발생된다.Further, in order to solve this problem, a problem arises that the manufacturing cost is increased because more light emitting diodes 1 are disposed or diffusion structures such as lenses are added to the light emitting diodes 1.

본 발명은 상기한 문제점을 개선하기 위한 것으로, 기판의 형상을 변화시켜 광의 출광 분포를 변경시킴으로써 광 추출효율을 증가시킬 수 있는 플립칩 구조의 발광다이오드 및 이의 제조방법을 제공하고자 하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a flip chip structure light emitting diode capable of increasing the light extraction efficiency by changing the shape of the substrate and changing the outgoing light distribution of the substrate and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 플립칩 구조의 발광다이오드는, 서로 마주보는 두 개 이상의 경사진 측벽을 구비하는 기판; 상기 기판의 배면에 형성된 제1 반도체층; 상기 제1반도체층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제2 반도체층을 포함한다. 상기 활성층에서 생성된 광은 상기 기판의 두 개 이상의 경사진 측벽을 통해 상기 기판의 양측으로 출광된다.According to an aspect of the present invention, there is provided a flip chip type light emitting diode comprising: a substrate having two or more oblique side walls facing each other; A first semiconductor layer formed on a back surface of the substrate; An active layer formed on the first semiconductor layer; And a second semiconductor layer formed on the active layer. Light generated in the active layer is emitted to both sides of the substrate through at least two oblique side walls of the substrate.

상기 목적을 달성하기 위한 본 발명의 일 실시에에 따른 발광다이오드의 제조방법은, 기판의 일면에 제1반도체층, 활성층 및 제2반도체층을 순차적으로 형성하는 단계; 상기 제2반도체층의 상부에서 상기 제2반도체층, 상기 활성층 및 상기 제1반도체층의 일부를 식각하여 상기 제1반도체층을 노출시키는 단계; 및 상기 기판의 서로 마주보는 두 개 이상의 측벽을 경사지도록 변형하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a light emitting diode including sequentially forming a first semiconductor layer, an active layer, and a second semiconductor layer on one surface of a substrate; Exposing the first semiconductor layer by etching a portion of the second semiconductor layer, the active layer and the first semiconductor layer on the second semiconductor layer; And deforming the substrate to tilt two or more opposing side walls of the substrate.

본 발명의 플립칩 구조의 발광다이오드 및 이의 제조방법에 따르면, 추가적인 확산 구조물 없이 기판의 측부 형상을 경사지도록 변형하여 기판의 양 측면 방향으로도 광이 출광될 수 있도록 함으로써, 발광다이오드의 광 추출효율을 증가시킬 수 있다.According to the flip chip structure light emitting diode of the present invention and the method of manufacturing the same, light can be emitted even in both lateral directions of the substrate by deforming the side shape of the substrate so as to be inclined without additional diffusion structure, Can be increased.

이에 따라, 발광다이오드에 의한 핫스팟 현상을 방지할 수 있어 액정표시장치의 화상품질을 높일 수 있다.Accordingly, it is possible to prevent the hot spot phenomenon by the light emitting diode, thereby improving the image quality of the liquid crystal display device.

도 1은 종래의 플립칩 구조의 발광다이오드를 나타내는 도면이다.
도 2는 도 1의 발광다이오드에서 광이 출사되는 것을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 발광다이오드의 단면을 나타내는 도면이다.
도 4a 내지 도 4c는 도 3에 도시된 발광다이오드의 제조공정을 나타내는 도면들이다.
도 5a 내지 도 5d는 도 3에 도시된 기판의 다양한 실시예들을 나타내는 도면이다.
도 6은 본 발명에 따른 발광다이오드의 출광 분포를 나타내는 그래프이다.1 is a view showing a light emitting diode of a conventional flip chip structure.
FIG. 2 is a view showing light emitted from the light emitting diode of FIG. 1; FIG.
3 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.
4A to 4C are views showing a manufacturing process of the light emitting diode shown in FIG.
5A-5D are diagrams illustrating various embodiments of the substrate shown in FIG.
FIG. 6 is a graph showing an outgoing light distribution of a light emitting diode according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 플립칩 구조의 발광다이오드 및 이의 제조방법에 대해 상세히 설명한다. Hereinafter, a flip chip type light emitting diode according to the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 발광다이오드의 단면을 나타내는 도면이다.3 is a cross-sectional view of a light emitting diode according to an embodiment of the present invention.

도 3을 참조하면, 본 발명에 따른 발광다이오드(100)는 플립칩 구조로 형성될 수 있다. 즉, 본 발명의 발광다이오드(100)는 상부에 위치하는 기판(110)을 통해 광이 외부로 출광되는 플립칩 구조일 수 있다.Referring to FIG. 3, the light emitting diode 100 according to the present invention may be formed in a flip chip structure. That is, the light emitting diode 100 of the present invention may have a flip-chip structure in which light is output to the outside through the substrate 110 located at the upper part.

본 발명에 따른 발광다이오드(100)는 기판(110), 버퍼층(120), n형 반도체층(130), 활성층(140) 및 p형 반도체층(150)을 포함할 수 있다.The light emitting diode 100 according to the present invention may include a substrate 110, a buffer layer 120, an n-type semiconductor layer 130, an active layer 140, and a p-type semiconductor layer 150.

기판(110)은 질화물계 반도체로 형성된 n형 반도체층(130)과 p형 반도체층(150)을 성장시키기 위한 것이다. 기판(110)은 질화갈륨(GaN)기판이 사용될 수 있으나, GaN을 이용한 단결정 기판을 제조하기 어렵고 단가가 높다는 점으로 인하여 상대적으로 구하기 용이하고 단가가 낮은 사파이어(sapphire)가 사용될 수 있다. 여기서, 사파이어로 형성된 기판(110)은 대략 30~300um의 두께를 가지도록 형성될 수 있다.The substrate 110 is for growing an n-type semiconductor layer 130 and a p-type semiconductor layer 150 formed of a nitride-based semiconductor. The substrate 110 may be a gallium nitride (GaN) substrate. However, since it is difficult to manufacture a single crystal substrate using GaN and has a high unit price, sapphire, which is relatively easy to obtain and has a low unit price, may be used. Here, the substrate 110 formed of sapphire may have a thickness of about 30 to 300 um.

기판(110)의 적어도 하나의 측벽은 경사진 구조로 형성될 수 있다. 이때, 기판(110)의 단면은 삼각형 또는 사다리꼴 형태를 가질 수 있다.At least one side wall of the substrate 110 may be formed with a tilted structure. At this time, the cross section of the substrate 110 may have a triangular or trapezoidal shape.

다시 말하면, 기판(110)은 후술될 버퍼층(120)을 비롯한 반도체층이 형성되는 일면, 즉 배면을 제외한 나머지 부분들에서 측벽의 형상을 변형시켜 기판(110)의 전체적인 형상이 삼각형의 기둥 또는 뿔 형태를 가지도록 하거나 또는 사다리꼴의 기둥형태를 가지도록 형성될 수 있다. In other words, the substrate 110 may be formed by deforming the shape of the sidewall on one side of the semiconductor layer including the buffer layer 120 to be described later, that is, except the backside, so that the overall shape of the substrate 110 is a triangular pole, Or may have a trapezoidal column shape.

예컨대, 기판(110)은 상면과 배면 및 이들을 둘러싸는 측벽들로 구성될 수 있는데, 측벽들 중 서로 마주보는 측벽을 경사진 형태로 형성될 수 있다. 이때, 마주보는 측벽 각각을 기판(110)의 상면에서 하나의 점 또는 변으로 연결되도록 경사지게 형성함으로써 기판(110)은 삼각형의 기둥 또는 뿔 형태를 가질 수 있다. 또한, 마주보는 측벽 각각을 기판(110)의 상면에서 서로 다른 변으로 연결되도록 경사지게 형성함으로써 기판(110)은 사다리꼴의 기둥 형태를 가질 수 있다. 여기서, 기판(110)의 서로 마주보는 측벽 각각은 기판(110)의 배면에 대해 예각을 가지도록 하여 경사지게 형성될 수 있다.For example, the substrate 110 may include upper and lower surfaces and side walls that surround the upper and lower surfaces, and the side walls facing each other of the side walls may be formed to be inclined. At this time, each of the opposing side walls may be inclined so as to be connected to one point or side of the upper surface of the substrate 110, so that the substrate 110 may have a triangular pole or a horn shape. Further, the substrate 110 may have a trapezoidal column shape by forming opposing sidewalls so as to be inclined so as to be connected to each other on the upper surface of the substrate 110. Here, the opposing sidewalls of the substrate 110 may be inclined with respect to the back surface of the substrate 110 so as to have an acute angle.

이렇게, 본 발명에 따른 발광다이오드(100)는 기판(110)의 하나 이상의 측벽이 경사지도록 형성됨으로써, 후술될 활성층(140)에서 생성된 광이 기판(110)의 상면을 통해 발광다이오드(100)의 상부로 출광됨과 함께 기판(110)의 경사진 측벽을 통해 발광다이오드(100)의 양측으로도 출광될 수 있다. 따라서, 본 발명의 발광다이오드(100)는 외부로 출광되는 광의 출광 분포가 넓어질 수 있다. The light emitting diode 100 according to the present invention is formed such that at least one side wall of the substrate 110 is inclined so that light generated in the active layer 140 to be described later is emitted to the light emitting diode 100 through the upper surface of the substrate 110, And may be emitted to both sides of the light emitting diode 100 through inclined side walls of the substrate 110. [ Therefore, the light emitting diode 100 of the present invention can broaden the outgoing light distribution of the light emitted to the outside.

이러한 기판(110)의 경사진 측벽은 배면과 예각을 가지도록 형성될 수 있는데, 예컨대 경사진 측벽은 기판(110)의 배면과 대략 10~60°의 각도(θ)를 가질 수 있다. The sloped side wall of such a substrate 110 may be formed to have an acute angle with the backside, for example, the sloped side wall may have an angle ([theta]) of approximately 10 to 60 degrees with the backside of the substrate 110. [

또한, 이러한 경사진 측벽은 스텔스 다이싱(stealth dicing) 공정, 건식 또는 습식 식각 공정 또는 연마 등의 2차 가공공정을 통해 기판(110)을 가공함으로써 형성될 수 있으나, 이에 제한되지는 않는다.In addition, such oblique sidewalls may be formed by processing the substrate 110 through a secondary machining process such as, but not limited to, a stealth dicing process, a dry or wet etch process, or a polishing process.

버퍼층(120)은 기판(110)의 특성을 보완하는 것으로서, 기판(110) 상에 n형 반도체층(130)을 직접 성장시킬 경우 발생되는 격자 부정합을 방지할 수 있다. 즉, 버퍼층(120)은 기판(110)의 일면과 n형 반도체층(130) 사이에서 완충층의 역할을 하기 위해 형성된다.The buffer layer 120 serves to compensate the characteristics of the substrate 110 and can prevent lattice mismatch caused when the n-type semiconductor layer 130 is directly grown on the substrate 110. That is, the buffer layer 120 is formed to serve as a buffer layer between one surface of the substrate 110 and the n-type semiconductor layer 130.

한편, 도면에 도시하지는 않았으나, 버퍼층(120)과 접촉되는 기판(110)의 일면, 즉 배면에 요철 형상의 미세패턴(미도시)이 더 형성될 수 있다. 미세패턴은 활성층(140)에서 생성된 광을 난반사시킴으로써 더욱 다양한 방향으로 광이 출광되도록 할 수 있다. 이러한 미세패턴은 기판(110)에 접촉되는 버퍼층(120)의 일면에도 형성될 수 있다.Although not shown, fine patterns (not shown) may be further formed on one surface of the substrate 110, which is in contact with the buffer layer 120, that is, on the back surface. The fine pattern can diffuse light generated in the active layer 140 to diffuse light in various directions. Such a fine pattern may be formed on one side of the buffer layer 120 in contact with the substrate 110.

n형 반도체층(130)은 버퍼층(120)의 전면에 형성되어 활성층(140)에 전자를 공급할 수 있다. n형 반도체층(130)은 n형 불순물이 도핑된 질화갈륨(GaN) 반도체를 버퍼층(120)의 상부로 성장시킴으로써 형성되며, n형 불순물로는 실리콘(Si)이 대표적으로 사용될 수 있다. The n-type semiconductor layer 130 may be formed on the entire surface of the buffer layer 120 to supply electrons to the active layer 140. The n-type semiconductor layer 130 is formed by growing a gallium nitride (GaN) semiconductor doped with an n-type impurity on the buffer layer 120, and silicon (Si) is typically used as the n-type impurity.

또한, n형 반도체층(130)의 일부 영역에는 제1전극(161)이 형성될 수 있다. 제1전극(161)은 발광다이오드(100)가 제조된 후 패키지될 때 서브마운트(200)와 접합되는 부분으로 n형 반도체층(130)의 일부 영역이 식각된 부분에 형성될 수 있다.In addition, the first electrode 161 may be formed in a part of the n-type semiconductor layer 130. The first electrode 161 may be formed at a portion of the n-type semiconductor layer 130 where a portion of the n-type semiconductor layer 130 is etched, when the first electrode 161 is bonded to the submount 200 when the light emitting diode 100 is manufactured and then packaged.

활성층(140)은 n형 반도체층(130)과 후술될 p형 반도체층(150) 사이에 형성되며, n형 반도체층(130)으로부터 제공된 전자와 p형 반도체층(150)으로부터 제공된 정공을 결합시켜 발생되는 에너지를 광으로 변화시킬 수 있다. The active layer 140 is formed between the n-type semiconductor layer 130 and a p-type semiconductor layer 150 to be described later. The active layer 140 is formed by combining electrons provided from the n-type semiconductor layer 130 and holes provided from the p- Can be changed to light.

활성층(140)은 단일양자우물구조(Quantum Well; QW) 또는 효율을 높일 수 있는 다중양자우물구조(Multiple Quantum Well; MQW)를 가질 수 있으며, 우물층과 장벽층의 조성 및 두께를 제어하여 필요한 대역의 파장을 얻을 수 있도록 한다.The active layer 140 may have a single quantum well structure (QW) or multiple quantum well structures (MQW) to increase efficiency and may be formed by controlling the composition and thickness of the well layer and the barrier layer So that the wavelength of the band can be obtained.

p형 반도체층(150)은 활성층(140)의 전면에 형성되어 활성층(140)에 정공을 공급할 수 있다. p형 반도체층(150)은 p형 불순물이 도핑된 GaN 반도체를 활성층(140)의 상부로 성장시킴으로써 형성되며, p형 불순물로는 마그네슘(Mg)이 대표적으로 사용될 수 있다.The p-type semiconductor layer 150 may be formed on the entire surface of the active layer 140 to supply holes to the active layer 140. The p-type semiconductor layer 150 is formed by growing a GaN semiconductor doped with a p-type impurity on the active layer 140, and magnesium (Mg) may be typically used as the p-type impurity.

또한, p형 반도체층(150)의 일부 영역에는 제2전극(163)이 형성될 수 있다. 제2전극(163)은 앞서 설명된 제1전극(161)과 마찬가지로 서브마운트(200)에 접합되는 부분으로 식각되지 않은 p형 반도체층(150)의 일부 영역에 형성될 수 있다. 여기서, 제1전극(161)과 제2전극(163)은 동시에 형성될 수 있다.In addition, the second electrode 163 may be formed in a part of the p-type semiconductor layer 150. The second electrode 163 may be formed on a portion of the p-type semiconductor layer 150 that is not etched as a portion bonded to the submount 200, like the first electrode 161 described above. Here, the first electrode 161 and the second electrode 163 may be formed at the same time.

상술한 바와 같이, 기판(110), n형 반도체층(130), 활성층(140), p형 반도체층(150), 제1전극(161) 및 제2전극(163)을 포함하여 구성된 발광다이오드(100)는 칩 형태를 가질 수 있으며, 서브마운트(200) 등과 접합되어 패키지될 수 있다. 여기서, 서브마운트(200)의 상면에는 방열판(210)이 추가로 위치될 수 있으며, 발광다이오드(100)는 방열판(210)의 상면에 접합될 수 있다.As described above, the light emitting diode including the substrate 110, the n-type semiconductor layer 130, the active layer 140, the p-type semiconductor layer 150, the first electrode 161 and the second electrode 163 (100) may have a chip shape, and may be packaged by bonding with the submount 200 or the like. A heat sink 210 may be further disposed on the upper surface of the submount 200 and the light emitting diode 100 may be bonded to the upper surface of the heat sink 210.

다시 말하면, 발광다이오드(100)의 제1전극(161)과 제2전극(163) 각각의 상부에는 솔더 메탈층(170)이 형성될 수 있다. 그리고, 서브마운트(200)의 방열판(210)에도 대응되는 부분에 솔더 메탈층(170)이 형성될 수 있다.In other words, a solder metal layer 170 may be formed on each of the first electrode 161 and the second electrode 163 of the light emitting diode 100. A solder metal layer 170 may be formed on the portion corresponding to the heat sink 210 of the submount 200.

발광다이오드(100)의 솔더 메탈층(170)과 서브마운트(200)의 솔더 메탈층(170) 사이에는 솔더볼(180)이 위치될 수 있다. 그리고, 열처리 등을 통해 솔더볼(180)을 용융시킴으로써, 발광다이오드(100)의 솔더 메탈층(170)과 서브마운트(200)의 솔더 메탈층(170)은 서로 접합될 수 있다. 즉, 발광다이오드(100)의 제1전극(161)과 제2전극(163)은 서브마운트(200)의 방열판(210)에 각각 접합될 수 있다.The solder ball 180 may be positioned between the solder metal layer 170 of the light emitting diode 100 and the solder metal layer 170 of the submount 200. The solder metal layer 170 of the light emitting diode 100 and the solder metal layer 170 of the submount 200 may be bonded to each other by melting the solder ball 180 through heat treatment or the like. That is, the first electrode 161 and the second electrode 163 of the light emitting diode 100 may be bonded to the heat sink 210 of the submount 200, respectively.

여기서, 방열판(210)은 열 전도율이 높은 금속, 예컨대 알루미늄(Al) 등으로 형성될 수 있으며, 활성층(140)에서 생성된 광이 서브마운트(200) 쪽으로 출광될 때 이를 상부, 즉 기판(110) 쪽으로 반사시킬 수 있다. 또한, 방열판(210)은 제1전극(161)과 제2전극(163)이 서로 도통되지 않도록 이격되어 형성된 구조를 가질 수 있다. When the light generated in the active layer 140 is emitted toward the submount 200, the heat dissipation plate 210 may be formed of a metal having a high thermal conductivity, such as aluminum (Al) ). Also, the heat sink 210 may have a structure in which the first electrode 161 and the second electrode 163 are spaced apart from each other so as not to be electrically connected to each other.

한편, 도면에 도시하지는 않았으나, 발광다이오드(100)를 둘러싸는 투명한 봉지층(미도시)과 서브마운트(200)를 둘러싸는 몰드(미도시)가 더 구비될 수 있으며, 이를 통해 발광다이오드(100)는 패키지될 수 있다. Although not shown in the drawing, a transparent encapsulant (not shown) surrounding the LED 100 and a mold (not shown) surrounding the submount 200 may be further provided. The LED 100 ) Can be packaged.

또한, 하나의 서브마운트(200)에 다수개의 발광다이오드(100)가 접합될 수도 있다. 예컨대, 서브마운트(200)의 장축 방향으로 다수개의 발광다이오드(100)가 정렬되어 접합되어 하나의 발광다이오드 패키지를 형성할 수 있으며, 이에 따라 하나의 발광다이오드 패키지로부터 고휘도의 광이 출광될 수도 있다.In addition, a plurality of light emitting diodes 100 may be bonded to one submount 200. For example, a plurality of light emitting diodes 100 may be aligned and bonded in the longitudinal direction of the submount 200 to form one light emitting diode package, so that light of high luminance may be emitted from one light emitting diode package .

도 4a 내지 도 4c는 도 3에 도시된 발광다이오드의 제조공정을 나타내는 도면들이다.4A to 4C are views showing a manufacturing process of the light emitting diode shown in FIG.

도 4a를 보면, 소정의 두께를 가지는 사파이어로 형성된 기판(110) 상에 버퍼층(120), n형 반도체층(130), 활성층(140) 및 p형 반도체층(150)을 순차적으로 형성할 수 있다. 4A, a buffer layer 120, an n-type semiconductor layer 130, an active layer 140, and a p-type semiconductor layer 150 can be sequentially formed on a substrate 110 formed of sapphire having a predetermined thickness have.

버퍼층(120)은 기판(110)의 전면에 형성될 수 있으며, 기판(110)과 n형 반도체층(130) 사이에서 완충층 역할을 수행할 수 있다. 버퍼층(120)은 n형 반도체층(130)과 동일한 물질, 예컨대 질화물(GaN) 반도체로 형성될 수 있다. The buffer layer 120 may be formed on the entire surface of the substrate 110 and may serve as a buffer layer between the substrate 110 and the n-type semiconductor layer 130. The buffer layer 120 may be formed of the same material as the n-type semiconductor layer 130, for example, a nitride (GaN) semiconductor.

버퍼층(120)은 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD), 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy)를 이용하여 기판(110) 상에 GaN 반도체를 성장시켜 형성할 수 있다. The buffer layer 120 may be formed by metal organic chemical vapor deposition (MOCVD), metal organic chemical vapor deposition, liquid phase epitaxy, hydride vapor phase epitaxy, , Molecular beam epitaxy (MOVPE), or metal organic vapor phase epitaxy (MOVPE) to grow a GaN semiconductor on the substrate 110.

버퍼층(120) 상에는 n형 반도체층(130)을 형성할 수 있다. n형 반도체층(130)은 먼저 버퍼층(120)의 전면에 불순물이 도핑되지 않은 GaN 반도체를 소정의 두께로 증착시키고, 증착된 GaN 반도체 상부에서 n형 불순물인 Si 또는 붕소(B)를 도핑하여 형성할 수 있다. The n-type semiconductor layer 130 may be formed on the buffer layer 120. The n-type semiconductor layer 130 is formed by first depositing a GaN semiconductor with a predetermined thickness on the entire surface of the buffer layer 120 and doping Si or boron (B), which is an n-type impurity, on the deposited GaN semiconductor .

n형 반도체층(130) 상에는 장벽층과 우물층으로 이루어진 단일양자우물 구조(QW) 또는 다중양자우물구조(MQW)의 활성층(140)을 형성할 수 있다. 활성층(140)은 InxGa1-xN(0≤x≤1)의 물질로 형성될 수 있다. 활성층(140)의 우물층 또는 장벽층 중 적어도 하나의 층에는 n형 불순물을 도핑할 수도 있으며, 또한 인듐(In), Ga, Al의 조성비를 조절함으로써 다양한 밴드갭을 갖는 활성층(140)을 형성할 수도 있다.An active layer 140 of a single quantum well structure (QW) or a multiple quantum well structure (MQW) may be formed on the n-type semiconductor layer 130. The active layer 140 may include a barrier layer and a well layer. The active layer 140 may be formed of a material of InxGa1-xN (0? X? 1). At least one of the well layer and the barrier layer of the active layer 140 may be doped with an n-type impurity and an active layer 140 having various band gaps may be formed by controlling the composition ratio of indium (In), gallium (Ga) You may.

활성층(140) 상에는 p형 반도체층(150)을 형성할 수 있다. p형 반도체층(150)은 먼저 활성층(140)의 전면에 불순물이 도핑되지 않은 GaN 반도체를 소정 두께로 증착하고, 증착된 GaN 반도체 상부에서 p형 불순물인 Mg를 도핑하여 형성할 수 있다. A p-type semiconductor layer 150 may be formed on the active layer 140. The p-type semiconductor layer 150 may be formed by first depositing a GaN semiconductor without doping an impurity on the entire surface of the active layer 140 to a predetermined thickness and doping Mg, which is a p-type impurity, on the deposited GaN semiconductor.

한편, 도면에 도시하지는 않았으나, p형 반도체층(150) 상에 오믹(ohmic)접촉을 위한 투명전극층(미도시)을 더 형성할 수도 있다. 투명전극층은 투명한 메탈 또는 투명 전도성 산화물(Transparent Conductive Oxide; TCO)와 같은 물질로 형성될 수 있다. Although not shown in the drawing, a transparent electrode layer (not shown) for ohmic contact may be further formed on the p-type semiconductor layer 150. The transparent electrode layer may be formed of a transparent metal or a transparent conductive oxide (TCO).

도 4b를 보면, 기판(110) 상에 형성된 n형 반도체층(130), 활성층(140) 및 p형 반도체층(150)의 일부를 식각하여 n형 반도체층(130)을 노출시킬 수 있다. Referring to FIG. 4B, the n-type semiconductor layer 130, the active layer 140, and a part of the p-type semiconductor layer 150 formed on the substrate 110 may be etched to expose the n-type semiconductor layer 130.

다시 말하면, p형 반도체층(150)의 상부 일영역에서 이에 대응되는 활성층(140) 및 n형 반도체층(130) 일부분을 식각하여 n형 반도체층(130)을 노출시킬 수 있다. 이러한 식각공정으로는 건식 식각이 이용될 수 있으나, 이에 제한되지는 않는다.In other words, the n-type semiconductor layer 130 may be exposed by etching a part of the active layer 140 and the n-type semiconductor layer 130 corresponding to the upper portion of the p-type semiconductor layer 150. Dry etching may be used for this etching process, but is not limited thereto.

식각에 의해 노출된 n형 반도체층(130) 상면에는 제1전극(161)을 형성하고, 식각되지 않은 p형 반도체층(150) 상면에는 제2전극(163)을 형성할 수 있다. 본 실시예에서는 제1전극(161)과 제2전극(163)의 끝단이 정렬되도록 제1전극(161)을 두껍게 형성하는 것을 도시하였으나, 이에 제한되지는 않을 것이다.The first electrode 161 may be formed on the upper surface of the n-type semiconductor layer 130 exposed by etching and the second electrode 163 may be formed on the upper surface of the un-etched p-type semiconductor layer 150. In the present embodiment, the first electrode 161 is formed thick so that the ends of the first electrode 161 and the second electrode 163 are aligned with each other. However, the present invention is not limited thereto.

도 4c를 참조하면, 기판(110) 상에 버퍼층(120) 등의 반도체층들이 형성된 후. 그 영역을 제외한 기판(110)의 나머지 영역(A)의 형상을 변형할 수 있다.Referring to FIG. 4C, after semiconductor layers such as the buffer layer 120 are formed on the substrate 110, The shape of the remaining region A of the substrate 110 excluding the region can be modified.

다시 말하면, 앞서 도 4a 내지 도 4b를 참조하여 설명된 기판(110)은 적어도 하나의 측벽을 예각을 가지는 경사진 측벽으로 변형할 수 있으며, 이때 기판(110)의 수직한 단면은 삼각형 또는 사다리꼴 형태를 가질 수 있다. In other words, the substrate 110 described above with reference to FIGS. 4A-4B can be modified to be sloped sidewalls with at least one sidewall having an acute angle, wherein the vertical cross-section of the substrate 110 is a triangular or trapezoidal shape Lt; / RTI >

여기서, 기판(110)은 서로 마주보는 측벽들의 일부 영역들을 제거하여 경사지도록 형성할 수 있는데, 기판(110)의 측벽을 스텔스 다이싱(stealth dicing) 공정, 건식 또는 습식 식각 공정 또는 연마 등의 2차 가공공정을 통해 일부를 제거함으로써 경사지도록 형성할 수 있다.Here, the substrate 110 may be formed so as to be inclined by removing some regions of the side walls facing each other. The side walls of the substrate 110 may be formed by a stealth dicing process, a dry or wet etching process, It can be formed so as to be inclined by removing a part through a car processing step.

한편, 제조공정 상의 편의를 위하여, 도 4a 및 도 4b에 도시된 바와 같이 기판(110)의 상면에 n형 반도체층(130), 활성층(140), p형 반도체층(150), 제1전극(161) 및 제2전극(163)을 형성하고, 전체를 180도 회전시켜 기판(110)의 배면이 상부로 위치되도록 할 수 있다. 그리고, 도 4c에 도시한 바와 같이, 기판(110)의 측벽들의 형상을 변형할 수 있다.4A and 4B, an n-type semiconductor layer 130, an active layer 140, a p-type semiconductor layer 150, and a first electrode 150 are sequentially formed on a substrate 110. In addition, The first electrode 161 and the second electrode 163 are formed and the entire surface of the substrate 110 is rotated 180 degrees so that the back surface of the substrate 110 is positioned at the top. 4C, the shape of the sidewalls of the substrate 110 can be modified.

도 5a 내지 도 5d는 도 3에 도시된 기판의 다양한 실시예들을 나타내는 도면이다.5A-5D are diagrams illustrating various embodiments of the substrate shown in FIG.

도 5a 내지 도 5d를 참조하면, 본 발명의 발광다이오드(100)의 기판(110)은 다양한 형상으로 변형되어 형성될 수 있다. 5A to 5D, the substrate 110 of the light emitting diode 100 of the present invention may be modified into various shapes.

예컨대, 도 5a에 도시된 바와 같이, 기판(110)의 4개의 측벽들(111a~111d) 중에서 서로 마주보는 두 개의 측벽(111b, 111d)의 일부분을 절단, 식각 또는 연마하여 경사지도록 형성할 수 있다.For example, as shown in FIG. 5A, a portion of two side walls 111b and 111d facing each other among the four side walls 111a to 111d of the substrate 110 may be formed so as to be inclined by cutting, etching, or polishing have.

이때, 경사지게 형성된 두 개의 측벽(111b, 111d)은 기판(110)의 상부, 즉 기판(110)의 상면에서 하나의 변으로 연결될 수 있다. 이에 따라, 기판(110)은 그 수직한 단면이 삼각형 형상인 삼각기둥 형태로 형성될 수 있다. At this time, the two sidewalls 111b and 111d formed at an angle may be connected to one side of the upper surface of the substrate 110, that is, the upper surface of the substrate 110. [ Accordingly, the substrate 110 may be formed in a triangular prism shape having a triangular shape in its vertical section.

또한, 도 5b에 도시된 바와 같이, 기판(110)의 4개의 측벽들(111a~111d) 모두의 일부분을 절단, 식각 또는 연마하여 경사지도록 형성할 수 있다.In addition, as shown in FIG. 5B, a part of all of the four sidewalls 111a to 111d of the substrate 110 may be formed so as to be sloped by cutting, etching, or polishing.

이때, 경사지게 형성된 4개의 측벽(111a~111d)들은 기판(110)의 상부에서 하나의 꼭지점으로 연결될 수 있다. 이에 따라, 기판(110)은 그 수직한 단면이 삼각형 형상인 삼각뿔, 즉 피라미드 형태로 형성될 수 있다.At this time, the four sidewalls 111a to 111d formed at an angle may be connected to one vertex at the top of the substrate 110. Accordingly, the substrate 110 may be formed in a triangular pyramid shape having a triangular shape in its vertical section.

또한, 도 5c에 도시된 바와 같이, 기판(110)의 4개의 측벽들(111a~111d) 중에서 서로 마주보는 두 개의 측벽(111b, 111d)의 일부분을 절단, 식각 또는 연마하여 경사지도록 형성할 수 있다.5C, a portion of two side walls 111b and 111d facing each other among the four side walls 111a to 111d of the substrate 110 may be formed so as to be inclined by cutting, etching or polishing. have.

이때, 경사지게 형성된 두 개의 측벽(111b, 111d)은 기판(110)의 상부에서 서로 다른 변으로 각각 연결될 수 있다. 이에 따라, 기판(110)은 그 수직한 단면이 사다리꼴인 사다리꼴 기둥, 즉 상면(111e)이 평평한 피라미드 형태로 형성될 수 있다. 여기서, 기판(110)의 상면(111e)은 배면보다 작은 크기로 배면과 평행한 형태를 가질 수 있다.At this time, the two sidewalls 111b and 111d, which are formed obliquely, may be connected to different sides of the upper portion of the substrate 110, respectively. Accordingly, the substrate 110 may be formed in a trapezoidal column having a trapezoidal vertical cross section, that is, a pyramid shape in which the top surface 111e is flat. Here, the upper surface 111e of the substrate 110 may have a size smaller than the back surface and parallel to the back surface.

또한, 도 5d에 도시된 바와 같이, 기판(110)의 4개의 측벽들(111a~111d) 모두의 일부분을 절단, 식각 또는 연마하여 경사지도록 형성할 수 있다.In addition, as shown in FIG. 5D, a part of all of the four sidewalls 111a to 111d of the substrate 110 may be formed so as to be inclined by cutting, etching, or polishing.

이때, 경사지게 형성된 4개의 측벽(111a~111d)들은 기판(110)의 상부에서 서로 다른 변으로 연결될 수 있다. 이에 따라, 기판(110)은 그 수직한 단면이 사다리꼴인 사다리꼴 기둥, 즉 상면(111e)이 평평한 피라미드 형태로 형성될 수 있다. 여기서, 기판(110)의 상면(111e)은 배면보다 작은 크기로 배면과 평행한 형태를 가질 수 있다.At this time, the four sidewalls 111a to 111d formed obliquely can be connected to each other at the upper portion of the substrate 110. [ Accordingly, the substrate 110 may be formed in a trapezoidal column having a trapezoidal vertical cross section, that is, a pyramid shape in which the top surface 111e is flat. Here, the upper surface 111e of the substrate 110 may have a size smaller than the back surface and parallel to the back surface.

이렇게, 본 발명의 발광다이오드(100)는 기판(110)의 적어도 하나의 측벽을 경사지도록 형성함으로써, 앞서 도 3을 참조하여 설명한 바와 같이 활성층(140)에서 생성된 광이 기판(110)의 상면을 통해 발광다이오드(100)의 상부로 출광될 수 있을 뿐만 아니라 경사진 측벽을 통해 발광다이오드(100)의 양측으로도 출광될 수 있다. 이에 따라, 발광다이오드(100)의 출광 분포가 넓어질 수 있다.3, at least one side wall of the substrate 110 is inclined so that the light generated in the active layer 140 is incident on the upper surface 110 of the substrate 110, Not only the light can be emitted to the upper portion of the light emitting diode 100 through the light emitting diode 100 but also can be emitted to both sides of the light emitting diode 100 through the inclined side wall. Accordingly, the outgoing light distribution of the light emitting diode 100 can be widened.

도 6은 본 발명에 따른 발광다이오드의 출광 분포를 나타내는 그래프이다.FIG. 6 is a graph showing an outgoing light distribution of a light emitting diode according to the present invention.

도 6에 도시된 바와 같이, 본 발명에 의한 발광다이오드는 종래의 발광다이오드에 비하여 넓은 폭의 출광 분포(A)를 나타내는 것을 볼 수 있다.As shown in FIG. 6, the light emitting diode according to the present invention exhibits a wide light emission distribution A as compared with the conventional light emitting diode.

다시 말하면, 종래의 발광다이오드는 좁은 폭의 출광 분포(B)를 나타내고 있다. 이는 발광다이오드의 중심부, 즉 발광다이오드의 상면에서는 광의 출광 정도, 즉 광의 출광 세기가 강하게 나타나나, 중심부 이외의 영역, 즉 발광다이오드의 양측부에 인접하는 영역에서는 광의 출광 세기가 약하다. 이에 따라, 종래의 발광다이오드에서는 중심부와 인접부에서의 광의 출광 세기 차이에 의해 핫스팟 등과 같은 문제가 발생되었다.In other words, the conventional light emitting diode shows an outgoing light distribution B with a narrow width. That is, the outgoing light intensity of the light, that is, the outgoing light intensity, is strong at the central part of the light emitting diode, that is, at the upper surface of the light emitting diode. However, the outgoing light intensity is weak in the area other than the central part, that is, the area adjacent to both sides of the light emitting diode. Accordingly, in the conventional light emitting diode, a problem such as a hot spot or the like is caused by the difference in the outgoing light intensity between the center portion and the adjacent portion.

그러나, 본 발명에 따른 발광다이오드는 넓은 폭의 출광분포(A)를 나타내고 있다. 또한, 발광다이오드의 중심부에서는 종래의 발광다이오드에 비하여 광의 출광 세기가 약하게 나타나나 인접부에서는 종래의 발광다이오드에 비하여 광의 출광 세기가 강하게 나타난다. However, the light emitting diode according to the present invention exhibits a wide light output distribution (A). In addition, at the central portion of the light emitting diode, the outgoing light intensity of the light is weak compared to the conventional light emitting diode, but the outgoing light intensity of the light is stronger than that of the conventional light emitting diode at the adjacent portion.

즉, 종래의 발광다이오드에 비하여 본 발명에 따른 발광다이오드는 양측부에 인접하는 영역으로 소정 거리(?D)만큼 더 많은 광을 출광할 수 있어 광의 출광 분포가 넓어지며, 이에 따라 핫스팟 등과 같은 문제가 발생되지 않고 광 추출효율이 향상될 수 있다.In other words, the light emitting diode according to the present invention can emit more light by a predetermined distance (? D) to the region adjacent to both sides of the light emitting diode compared to the conventional light emitting diode, thereby widening the distribution of light output, The light extraction efficiency can be improved.

도 6의 그래프에서 x축은 광의 출광 분포(mm)를 나타내고, y축은 광의 출광 세기(intensity)를 나타낸다.In the graph of FIG. 6, the x-axis represents the outgoing light distribution (mm) of the light, and the y-axis represents the outgoing light intensity of the light.

다시 도 4c를 참조하면, 상술한 바와 같이 적어도 하나의 측벽, 예컨대 서로 마주보는 두 개 이상의 측벽이 경사지도록 형성된 기판(110)과, 상기 기판(110) 상에 형성된 버퍼층(120), n형 반도체층(130), 활성층(140), p형 반도체층(150), 제1전극(161) 및 제2전극(163)을 포함하는 발광다이오드(100)가 형성될 수 있다.Referring again to FIG. 4C, the substrate 110 is formed to have at least one sidewall, for example, two or more opposite sidewalls facing each other, as described above, a buffer layer 120 formed on the substrate 110, A light emitting diode 100 including a layer 130, an active layer 140, a p-type semiconductor layer 150, a first electrode 161, and a second electrode 163 may be formed.

그리고, 이렇게 형성된 발광다이오드(100)는 솔더 메탈층(170)과 솔더볼(180)에 의해 서브마운트(200)와 접합됨으로써 발광다이오드 패키지를 구성할 수 있다.The light emitting diode 100 thus formed is bonded to the submount 200 by the solder metal layer 170 and the solder ball 180, thereby forming a light emitting diode package.

한편, 본 발명에서는 발광다이오드(100)가 서브마운트(200)에 접합되기 전에 발광다이오드(100)의 기판(110) 형상을 변형하는 것을 설명하였다. 그러나, 발광다이오드(100)가 서브마운트(200)에 접합된 후 발광다이오드(100)의 기판(110) 형상을 변형하는 것도 가능할 것이다.In the present invention, the shape of the substrate 110 of the light emitting diode 100 is modified before the light emitting diode 100 is bonded to the submount 200. However, it is also possible to deform the shape of the substrate 110 of the light emitting diode 100 after the light emitting diode 100 is bonded to the submount 200.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.While a number of embodiments have been described in detail above, it should be construed as being illustrative of preferred embodiments rather than limiting the scope of the invention. Therefore, the invention should not be construed as limited to the embodiments described, but should be determined by equivalents to the appended claims and the claims.

100: 발광다이오드 110: 기판
120: 버퍼층 130: n형 반도체층
140: 활성층 150: p형 반도체층
200: 서브마운트100: light emitting diode 110: substrate
120: buffer layer 130: n-type semiconductor layer
140: active layer 150: p-type semiconductor layer
200: Submount

Claims (12)

서로 마주보는 두 개 이상의 경사진 측벽을 구비하는 기판;
상기 기판의 배면에 형성된 제1 반도체층;
상기 제1반도체층 상에 형성된 활성층; 및
상기 활성층 상에 형성된 제2 반도체층을 포함하고,
상기 활성층에서 생성된 광은 상기 기판의 두 개 이상의 경사진 측벽을 통해 상기 기판의 양측으로 출광되는 플립칩 구조의 발광다이오드.A substrate having two or more sloping side walls facing each other;
A first semiconductor layer formed on a back surface of the substrate;
An active layer formed on the first semiconductor layer; And
And a second semiconductor layer formed on the active layer,
Wherein the light generated in the active layer is emitted to both sides of the substrate through at least two oblique side walls of the substrate. 제1항에 있어서,
상기 경사진 측벽의 상부는 상기 기판의 상부에서 하나의 점 또는 하나의 변으로 연결되는 플립칩 구조의 발광다이오드.The method according to claim 1,
And an upper portion of the inclined side wall is connected to one point or one side of the upper portion of the substrate. 제1항에 있어서,
상기 경사진 측벽의 상부는 상기 기판의 상부에서 서로 다른 변으로 연결되는 플립칩 구조의 발광다이오드.The method according to claim 1,
And an upper portion of the inclined side wall is connected to the upper side of the substrate at different sides. 제1항에 있어서,
상기 기판의 수직 단면은 삼각형 또는 사다리꼴 형태인 플립칩 구조의 발광다이오드.The method according to claim 1,
Wherein the vertical cross section of the substrate is a triangular or trapezoidal shape. 제1항에 있어서,
상기 경사진 측벽은 상기 기판의 배면과 예각을 이루는 플립칩 구조의 발광다이오드.The method according to claim 1,
Wherein the inclined side wall has an acute angle with the back surface of the substrate. 기판의 일면에 제1반도체층, 활성층 및 제2반도체층을 순차적으로 형성하는 단계;
상기 제2반도체층의 상부에서 상기 제2반도체층, 상기 활성층 및 상기 제1반도체층의 일부를 식각하여 상기 제1반도체층을 노출시키는 단계; 및
상기 기판의 서로 마주보는 두 개 이상의 측벽을 경사지도록 변형하는 단계를 포함하는 발광다이오드의 제조방법.Sequentially forming a first semiconductor layer, an active layer, and a second semiconductor layer on one surface of a substrate;
Exposing the first semiconductor layer by etching a portion of the second semiconductor layer, the active layer and the first semiconductor layer on the second semiconductor layer; And
And deforming at least two opposing side walls of the substrate so as to be inclined. 제6항에 있어서,
상기 두 개 이상의 측벽을 경사지도록 변형하는 단계는, 상기 측벽의 상부가 상기 기판의 상부에서 하나의 점 또는 하나의 변으로 연결되도록 형성하는 발광다이오드의 제조방법.The method according to claim 6,
Wherein the step of deforming the at least two sidewalls so that the top of the sidewall is connected to one point or one side of the top of the substrate. 제6항에 있어서,
상기 두 개 이상의 측벽을 경사지도록 변형하는 단계는, 상기 측벽의 상부가 상기 기판의 상부에서 서로 다른 변으로 연결되도록 형성하는 발광다이오드의 제조방법.The method according to claim 6,
Wherein the step of deforming the at least two sidewalls so that the top of the sidewall is connected to the other side of the top of the substrate. 제6항에 있어서,
상기 두 개 이상의 측벽을 경사지도록 변형하는 단계는, 상기 기판의 일면을 제외한 나머지 부분을 절단, 식각 또는 연마 중 하나를 수행하여 형성하는 발광다이오드의 제조방법.The method according to claim 6,
Wherein the step of deforming the at least two sidewalls so as to be inclined is performed by cutting, etching or polishing the remaining portion of the substrate excluding the one surface. 제6항에 있어서,
상기 두 개 이상의 측벽을 경사지도록 변형하는 단계는, 상기 기판의 수직한 단면이 삼각형 또는 사다리꼴 형태를 가지도록 형성하는 발광다이오드의 제조방법.The method according to claim 6,
Wherein the step of deforming the at least two side walls to be inclined is such that the vertical cross section of the substrate has a triangular or trapezoidal shape. 제6항에 있어서,
상기 두 개 이상의 측벽을 경사지도록 변형하는 단계는, 상기 두 개 이상의 측벽이 상기 기판의 일면과 예각을 이루도록 형성하는 발광다이오드의 제조방법.The method according to claim 6,
Wherein the step of deforming the at least two sidewalls so as to be inclined is such that the at least two sidewalls form an acute angle with one surface of the substrate. 제6항에 있어서,
식각되어 노출된 제1반도체층 상에 제1전극을 형성하고, 식각되지 않은 제2반도체층 상에 제2전극을 형성하는 단계를 더 포함하는 발광다이오드의 제조방법.
The method according to claim 6,
Forming a first electrode on the etched and exposed first semiconductor layer, and forming a second electrode on the un-etched second semiconductor layer.
KR20130111296A 2013-09-16 2013-09-16 Flip chip light emitting diode and manufacturing method thereof KR20150031728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130111296A KR20150031728A (en) 2013-09-16 2013-09-16 Flip chip light emitting diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130111296A KR20150031728A (en) 2013-09-16 2013-09-16 Flip chip light emitting diode and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20150031728A true KR20150031728A (en) 2015-03-25

Family

ID=53025174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130111296A KR20150031728A (en) 2013-09-16 2013-09-16 Flip chip light emitting diode and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20150031728A (en)

Similar Documents

Publication Publication Date Title
KR101729263B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR100969100B1 (en) Light emitting device, method for fabricating the same and light emitting device package
US20240222564A1 (en) Light emitting diode having shallow viewing angle
US8981534B2 (en) Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
KR20160054776A (en) Light emitting module, backlight unit including the module, and the display apparatus including the unit
KR20130026094A (en) Light emitting device
US20140077153A1 (en) Photonic Devices with Embedded Hole Injection Layer to Improve Efficiency and Droop Rate
KR102189129B1 (en) Light emitting device module
KR20120134982A (en) Semiconductor light emitting device and method for menufacturing the same
US20140175474A1 (en) Semiconductor light emitting device and method of manufacturing the same
US7989826B2 (en) Semiconductor light emitting device
TW201526282A (en) Light emitting diode chip
KR101039880B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR102474695B1 (en) Light emitting device
KR101021988B1 (en) Semiconductor light emitting device
KR102261727B1 (en) Light emitting device and light emitting device package including the same
KR20100137524A (en) A light emitting diode structure, a lamp device and a method of forming a light emitting diode structure
KR20130075321A (en) Light emitting device
KR20150031728A (en) Flip chip light emitting diode and manufacturing method thereof
KR102007408B1 (en) Light emittng device
KR102237134B1 (en) Light emitting device and lighting system
KR102346720B1 (en) Light emittng device and light emitting device package including the same
KR102224132B1 (en) Light emitting device and lighting system
KR102163978B1 (en) Light emitting device and lighting system having the same
KR101462464B1 (en) Light emitting diode with donut-shaped hole array

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application