KR20150030712A - 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신 - Google Patents

통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신 Download PDF

Info

Publication number
KR20150030712A
KR20150030712A KR20157000698A KR20157000698A KR20150030712A KR 20150030712 A KR20150030712 A KR 20150030712A KR 20157000698 A KR20157000698 A KR 20157000698A KR 20157000698 A KR20157000698 A KR 20157000698A KR 20150030712 A KR20150030712 A KR 20150030712A
Authority
KR
South Korea
Prior art keywords
signal
data
communication channel
clock
edge
Prior art date
Application number
KR20157000698A
Other languages
English (en)
Other versions
KR101843031B1 (ko
Inventor
인열 이
배진 성
한웅 손
신제 탁
선우 백
챈들리 비. 해럴
Original Assignee
실리콘 이미지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 이미지, 인크. filed Critical 실리콘 이미지, 인크.
Publication of KR20150030712A publication Critical patent/KR20150030712A/ko
Application granted granted Critical
Publication of KR101843031B1 publication Critical patent/KR101843031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/015—Reducing echo effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/148—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using filters, including PLL-type filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0278—Band edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 실시예들은 전반적으로 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신에 관한 것이다. 송신 디바이스의 일 실시예는, 클럭 신호 및 데이터 신호를 포함하는 변조된 신호를 생성하는 변조기로서, 클럭 신호는 변조된 신호의 제 1 신호 에지에 의해 변조되고, 데이터 신호는 변조된 신호의 제 2 신호 에지의 위치에 의해 변조되는, 상기 변조기; 변조된 신호를 통신 채널 상에 드라이브하는 드라이버; 상기 통신 채널 상의 반사된 신호들을 제하는 에코 소거기; 및 통신 채널 상의 수신된 신호를 복원하는 데이터 복원 모듈로서, 수신된 신호는 제로 복귀(Return-to-Zero: RZ) 인코딩에 의해 인코딩되며, 신호는 통신 채널 상에 변조된 신호를 드라이빙하는 것과 동시에 수신되는, 상기 데이터 복원 모듈을 포함한다.

Description

통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신{SIMULTANEOUS TRANSMISSION OF CLOCK AND BIDIRECTIONAL DATA OVER A COMMUNICATION CHANNEL}
본 발명의 실시예들은 전반적으로 데이터 통신 분야에 관한 것으로서, 더 구체적으로, 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신에 관한 것이다.
클럭 포워딩(clock forwarding)을 사용하는 직렬 링크를 통한 송신이, 전체 시스템 단순성 및 이러한 송신의 개선된 잡음 성능을 위하여 HDMI™(2009년 5월 28일 발행된, High Definition Multimedia Interface 1.4 명세를 포함하는 High Definition Multimedia Interface) 및 MHL™(Mobile High-Definition Link)과 같은 멀티미디어 스트리밍 애플리케이션들에 사용된다. MHL은 모바일 디바이스 대 HDMI 디스플레이 디바이스의 연결을 제공하는 인터페이스 프로토콜이다. 이러한 프로토콜들은 특정 디바이스들 간에 고해상도 멀티미디어 데이터의 전송을 가능하게 한다.
클럭 포워딩 기법의 단점들 중 하나가 클럭 채널의 사용이다. 대역폭 사용과 관련하여, 전용 클럭 채널은 CDR(Clock and Data Recovery) 기반 직렬 링크에 비하여 추가적인 오버헤드(overhead)를 필요로 하며, 이는 클럭 채널이 어떠한 데이터도 전달하기 않기 때문이다. 이에 더하여, 일부 경우들에 있어, 장치 내의 커넥터 핀들 또는 케이블 와이어(wire)들의 수에 대해 물리적인 제한들이 존재하며, 이는 전용 클럭 채널의 사용을 복잡하게 하거나 또는 방지한다.
김 등의 미국 특허 제6,463,092호는, 동일한 송신 라인을 통해 클럭 및 데이터 신호들 둘 모두를 전송하는 송신기 및 데이터 신호들을 다시 송신기로 송신하기 위해 동일한 송신 라인을 사용하는 수신기를 포함하는, 클럭 신호 라인을 통한 데이터 신호들의 송신 및 수신에 관한 것이다.
리 등의 미국 특허출원 공개번호 제2010/0104029호는, 데이터 전송을 위한 가상 차동 쌍을 생성하기 위해 사용되는 차동 쌍들의 쌍들을 포함하는, 공통-모드 시그널링(signaling)을 사용하는 차동 쌍들을 통한 독립 링크들에 관한 것이다.
본 발명의 실시예들은 전반적으로 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신에 관한 것이다.
본 발명의 제 1 측면에 있어, 송신 디바이스의 일 실시예는, 클럭 신호 및 데이터 신호를 포함하는 변조된 신호를 생성하기 위한 변조기로서, 클럭 신호는 변조된 신호의 제 1 에지(edge)에 의해 변조되며, 데이터 신호는 변조된 신호의 제 2 에지의 위치에 의해 변조되는, 상기 변조기; 변조된 신호를 통신 채널 상에 드라이브(drive)하는 드라이버; 상기 통신 채널 상의 반사된 신호들을 제하는 에코 소거기; 및 통신 채널 상의 수신된 신호를 복원하는 데이터 복원 모듈로서, 수신된 신호는 제로 복귀(Return-to-Zero: RZ) 인코딩에 의해 인코딩되며, 신호는 통신 채널 상에 변조된 신호를 드라이빙하는 것과 동시에 수신되는, 상기 데이터 복원 모듈을 포함한다.
본 발명의 제 2 측면에 있어, 수신 디바이스의 일 실시예는, 통신 채널 상에서 수신되는 신호의 제 1 에지를 검출하기 위한 에지 검출기로서, 상기 에지 검출기는 수신된 신호로부터 클럭 신호를 추출하는, 상기 에지 검출기; 수신된 신호로부터 데이터 신호를 복원하기 위한 데이터 복원 모듈로서, 상기 데이터 신호는 수신된 신호의 제 2 에지의 위치에 의해 변조된, 상기 데이터 복원 모듈; 송신을 위해 신호를 인코딩하는 인코더로서, 상기 인코더는 제로 복귀(RZ) 인코딩을 사용하여 신호를 인코딩하는, 상기 인코더; 인코딩된 신호를 통신 채널로 드라이브하기 위한 드라이버로서, 상기 인코딩된 신호는 수신되는 신호의 수신과 동시에 드라이빙되는, 상기 드라이버; 및 상기 통신 채널 상의 반사된 신호들을 제하기 위한 에코 소거기를 포함한다.
본 발명의 실시예들이 제한적인 방식이 아니라 예시적인 방식으로 첨부된 도면들에 예시되며, 도면들 내에서 동일한 참조부호들은 동일한 구성요소들을 나타낸다.
도 1은 통신 채널을 통해 클럭 신호들 및 양방향 데이터의 송신을 위한 송신기 및 수신기의 일 실시예의 예시이다.
도 2는 클럭 신호 및 양방향 데이터 링크를 위한 송신 디바이스의 일 실시예를 예시한다.
도 3은 클럭 신호 및 양방향 데이터 링크를 위한 수신 디바이스의 일 실시예를 예시한다.
도 4a는 클럭 신호들 및 양방향 데이터의 송신의 일 실시예에서의 신호 에지 변조된 포워드 데이터에 대한 파형이다.
도 4b는 클럭 신호들 및 양방향 데이터의 송신의 일 실시예에서의 RZ(제로-복귀) 인코딩된 백워드(backward) 데이터에 대한 파형이다.
도 5는 리버스(reverse) 데이터의 수신 및 프로세싱과 동시에 클럭 신호들 및 포워드 데이터의 송신을 위한 방법의 일 실시예를 예시하는 순서도이다.
도 6은 클럭 신호들 및 포워드 데이터의 수신 및 프로세싱과 동시에 리버스 데이터의 송신을 위한 방법의 일 실시예를 예시하는 순서도이다.
본 발명의 실시예들은 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신에 관한 것이다.
일부 실시예들에 있어, 장치, 시스템, 및 방법은, Tx(송신기)로부터 Rx(수신기)로의 클럭 및 포워드 데이터의 송신 및 Rx로부터 Tx로의 백워드 데이터의 송신을 통신 채널을 통해 동시에 제공한다. 일부 실시예들에 있어, 포워드 클럭 및 데이터를 전송하는 송신기는 신호의 하강 에지의 변조일 수 있는 신호 에지 변조를 사용하며, 백워드 데이터를 전송하는 수신기는 백워드 데이터에 대한 RZ 인코딩을 사용한다.
일부 실시예들에 있어, 송신기 측 및 수신기 측에 구비된 에코 소거기들을 갖는 이중-종단형 채널(doubly-terminated channel)이 유입(incoming) 데이터를 복원한다. 일부 실시예들에 있어, 방법은, 송신기로부터 수신기로의 클럭 신호들 및 포워드 데이터의 전송 및 수신기로부터 송신기로의 백워드 데이터의 전송을 통신 채널을 통해 동시에 제공한다. 일부 실시예들에 있어, 장치 또는 시스템은 전용 클럭 채널 및 데이터 채널의 조합을 가능하게 하거나, 또는, 상이한 방식으로 프레이징된(phrased), 양방향 데이터 채널을 통한 클럭들의 전송을 가능하게 하며, 그에 따라 포워딩형 클럭 직렬 링크의 주요 단점을 제거한다.
클럭 신호 및 양방향 데이터의 송신을 위한 통신 채널은 상이한 실시예들에 있어 변화할 수 있다. 일부 실시예들에 있어, 클럭 신호 및 양방향 데이터는 싱글-엔디드(single ended) 와이어와 같은 단일 전도체를 갖는 채널을 통해 송신될 수 있다. 일부 실시예들에 있어, 클럭 신호 및 양방향 데이터(본 명세서에서 3중 통신으로도 지칭될 수 있는)는 와이어들의 차동 쌍들을 갖는 채널을 통해 차동 시그널링(signaling)을 사용하여 송신될 수 있으며, 여기에서 차동 시그널링은 차동 쌍을 통해 상보 신호들의 송신을 제공한다. 통신 채널은 임의의 수의 다른 채널들 및 전도체들을 갖는 케이블 내에 포함될 수 있다.
일부 실시예들에 있어, 구현예가 MHL에서와 같이 오디오-비디오 데이터의 송신을 위해 차동 쌍을 사용하는 경우, 장치는 MHL 표준의 요구사항들 또는 유사한 오디오-비디오 표준들 또는 구현예들의 요구사항들을 처리한다. 이러한 구현예에 있어, 클럭은 TMDS 데이터 쌍 상에서 전송되는 데이터의 비디오 레이트와 관련된다. 그러나, CBUS 데이터 레이트가 또한 클럭과 관련된다. 클럭이 비디오 레이트에 매이는 경우, 예를 들어, HD(고 해상도) 비디오가 150Mbps로 CBUS 데이터 채널을 구동할 수 있지만, SD(표준 해상도) 비디오 송신으로 스위칭될 때, CBUS가 27Mbps로 제한될 것이다. 일부 실시예들에 있어, 장치, 시스템, 또는 방법은 CBUS 상에서 상대적으로 안정적인 클럭 레이트를 유지하기 위해 비디오 클럭을 체배(multiply)하거나 또는 분주(divide)하는 것을 가능하게 한다. 일 예에 있어, CBUS 데이터 채널에 대하여 600 Mbps 목표가 설정된 경우, 27 MHz SD 클럭이 CBUS를 통해 전송되는 클럭을 생성하기 위해 22 또는 23(정수 경우에 있어)배 만큼 체배될 수 있다. 일부 실시예들에 있어, CBUS 상의 클럭 신호와 비디오 클럭 사이의 관계가, 구현 복잡도의 상이한 레벨들을 갖는, 정수, 유리수, 또는 부정(rational) 인자일 수 있다.
일부 실시예들에 있어, 종래 장치 또는 시스템과 대조적으로, 수신 장치는 수신기에서 클럭 추출부를 포함한다. 전-이중 링크의 에코 소거 방법이 자기-생성된 전압 신호를 제하도록(subtract) 동작할 수 있으며, 여기에서 신호는 드라이브 전류 I 곱하기 부하 임피던스이고, 부하 저항은 케이블 임피던스와 병렬인 종단 저항이다(Rterm∥Z0). Rterm = Z0라고 가정하면, 에코 소거기는 유입 신호를 추출하기 위해 수신기 입력 전압으로부터 0.5*I*Rterm을 뺄 수 있다. 그러나, 실제 애플리케이션에 있어, 케이블 임피던스 Z0가 정밀하게 제어되지 않으며 이상적인 값과 편차를 포함하고, 그에 따라 에코 소거 프로세스에 있어서 전압 오류를 야기한다. 종래의 전-이중 수신기에 대하여, 임피던스 미스매치(mismatch)가 상당히 크고 그에 따라 큰 전압 오류를 야기하지 않는 한, 이러한 오류가 비트 오류를 초래하지 않을 정도로 충분히 작을 수 있다. 그러나, 클럭 추출에 대하여, 미스매치에 기인하는 임의의 오류가 추출된 클럭에서 지터(jitter)를 야기하며, 그에 따라 링크 성능을 저하시킨다.
일부 실시예들에 있어, 클럭 추출시 지터를 방지하기 위하여, 장치, 시스템 또는 방법은 수신기로부터 송신기로의 백워드 데이터에 대해 RZ(제로-복귀(Return-to-Zero)) 인코딩을 사용한다. RZ 인코딩은 '1' 또는 '0'이 전송되었는지 여부와 무관하게 디폴트 레벨로 복귀한다. 일부 실시예들에 있어, 디폴트 기간이 수신기에서의 클럭 상승 에지 도착과 정렬되며, 그에 따라 추출된 클럭에 부가되는 미스매치-유도형 지터가 존재하지 않는다. 일부 실시예들에 있어, 장치, 시스템, 또는 방법은 송신된 클럭 신호에 대해 신호 에지(상승 신호 에지와 같은)를 보존하기 위해 RZ 인코딩된 데이터의 위상 조정을 사용한다.
도 1은 통신 채널을 통해 클럭 신호들 및 양방향 데이터를 동시에 송신하기 위한 송신기 및 수신기의 일 실시예의 예시이다. 이러한 예시에 있어, 송신 디바이스(110)로 예시된 제 1 디바이스가 케이블(150)의 제 1 말단에 연결되며, 여기에서 케이블(150)은 적어도 통신 채널을 포함한다. 일부 실시예들에 있어, 통신 채널은 차동 2-와이어(wire)(전도체) 채널이며, 일부 실시예들에 있어 채널은 단일 와이어(전도체) 채널이다. 케이블은 임의의 수의 다른 통신 채널들 또는 연결들을 포함할 수 있다. 수신 디바이스(160)로 표시된 제 2 디바이스가 케이블(150)의 제 2 말단에 연결된다.
일부 실시예들에 있어, 송신 디바이스(110) 및 수신 디바이스(160) 둘 모두가 반사된 신호들의 제거를 위한 그리고 데이터의 송신을 위한 드라이버(각기 130 및 180) 및 에코 소거기(각기 140 및 190)를 포함한다. 일부 실시예들에 있어, 송신 디바이스(110)는 케이블(150)의 통신 채널을 통해 수신 디바이스(160)로 포워드 데이터 및 클럭 신호들의 송신을 제공하며, 여기에서 수신 디바이스(160)는 포워드 데이터 및 클럭 신호들을 복원한다. 일부 실시예들에 있어, 포워드 데이터 및 클럭 신호들의 송신과 동시에 수신 디바이스(160)가 케이블(150)의 동일한 통신 채널을 통해 송신 디바이스(110)로 백워드 데이터(162)의 송신을 제공한다. 일부 실시예들에 있어, 포워드 데이터의 송신은 신호 에지 변조를 사용하며, 리버스 데이터의 송신은 제로-복귀 인코딩을 사용한다. 일부 실시예들에 있어, 송신 디바이스(110) 및 수신 디바이스(160)는 위상 고정 루프(phase locked loop: PLL) 회로 또는 모듈을 포함할 수 있으며, PLL(각기 125 및 175)은 송신 디바이스와 수신 디바이스 사이의 타이밍(timing) 관계를 유지한다.
본 출원에서 사용되는 바와 같은, "포워드 데이터"는 제 1 디바이스로부터 제 2 디바이스로 송신되는 데이터를 지칭하며, "리버스 데이터"는 제 2 디바이스로부터 제 1 디바이스로 송신되는 데이터를 지칭하고, 여기에서 포워드 데이터 및 리버스 데이터는 임의의 종류의 데이터일 수 있다. 일부 실시예들에 있어, 송신기 및 수신기 소스 임피던스(Rterm)가 고속 신호 반사를 방지하기 위하여 케이블 임피던스와 매칭되도록 설정될 수 있다.
일부 실시예들에 있어, 통신 채널은 차동 쌍이며, 송신 디바이스(110) 및 수신 디바이스(160)는 차동 시그널링(signaling)을 위해 요구되는 엘러먼트들을 포함하고, 차동 채널에 대해 요구되는 바와 같은 클럭 신호 및 양방향 데이터의 송신을 처리하며, 이는, 예를 들어, 3-레벨(tri-level) 시그널링을 처리하도록 동작할 수 있는 송신 디바이스(110) 및 수신 디바이스(160)를 포함할 수 있다.
통신 채널이 차동 쌍일 때, 다양한 구현들예들에 있어 상이한 인코딩 기법들이 가능하다. 각각의 이러한 구현예에 있어, Rx 에코 소거기의 불완전성에 기인하는 결과인 지터를 부가하는 것을 회피하려는 의도가 존재한다. 일부 실시예들에 있어, 지터를 회피하기 위한 수단은 포워드 클럭 에지가 Rx에 도착할 때 디폴트 상태인 Rx로부터 Tx로의 리버스 데이터를 포함한다. 차동 시그널링에 있어, 다음의 디폴트 상태들이 가능하다:
(1) 일부 실시예들에 있어, 로직 '0' 상태가 디폴트 상태이며, 여기에서 포지티브(positive)(+) 와이어 전압이 네거티브(negative)(-) 와이어 전압보다 더 낮다. 이러한 처리방식으로, Rx로부터 Tx로 전송되는 데이터와 무관하게 차동 전압이 LOW이며, 논리 '1'을 전송할 때에만 HIGH로 스위칭된다. 일부 실시예들에 있어, 이는 단일 와이어 RZ 시그널링의 간단한 확장을 제공한다.
(2) 처리방식 (1)의 문제는 DC 불균형이며, 이는 전압이 주로 LOW 상태에 있기 때문이다. 회로에서 DC-균형이 요구되는 경우에서와 같은, 이러한 실시예들에 있어, 장치 또는 시스템이 (+) 와이어 및 (-) 와이어가 동일한 전압을 갖는 비-구동 상태를 사용할 수 있다. 이러한 경우에 있어, Rx에서의 차동 드라이버가 RZ 펄스 기간 동안에만 차동 HIGH 또는 LOW 신호들을 전송한다.
도 2는 클럭 신호 및 양방향 데이터 링크를 위한 송신 디바이스의 일 실시예를 예시한다. 도 2는 통신 링크의 송신기 부분을 예시한다. 도 2에 예시된 송신 디바이스 및 도 3에 예시된 수신 디바이스 둘 모두가 전-이중 송수신기들이다. 전이중 송수신기는 단일 통신 채널을 통해 동시에 데이터를 전송 및 수신하며, 여기에서 전이중 송신기의 수신기 부분은 정상적으로 링크 내의 다른 송신기로부터 전송되는 데이터를 추출하는데 도움을 주기 위해, 결합된 신호로부터 셀프-드리븐(self-driven) 신호(에코)를 제하거나 또는 필터링한다.
이러한 예시에 있어, 송신 디바이스(210)가 케이블(250)에 연결될 수 있으며, 케이블은 임피던스 Z0을 갖는다. 일부 실시예들에 있어, 송신 디바이스는 포워드 데이터(212) 및 클럭 신호들(214)을 수신하는 에지 변조기(220)를 포함한다. 노드 A에서 출력되는 변조된 신호가 에코 소거기(240)뿐만 아니라 드라이버(230)에 의해 수신되며, 드라이버(230)는, 저항 Rterm을 갖는 종단부(224)와 연결된 변조된 데이터 및 클럭 신호들을 수신하는 전류 소스(232)로서 예시된 드라이버 전류 I를 포함한다. 일부 실시예들에 있어, 저항 Rterm은 고속 신호 반사를 방지하기 위하여 케이블 임피던스 Z0과 매칭되도록 설정된다. 포워드 데이터 및 클럭 신호들이 케이블(250)의 통신 채널(252) 상으로 드라이브된다.
일부 실시예들에 있어, 송신 디바이스(210)는 포워드 데이터 및 클럭 신호들의 송신과 동시에 백워드 데이터의 수신을 제공한다. 일부 실시예들에 있어, 신호들은 증폭기(246)의 제 1 입력에서 에코 소거기(240)에 의해 통신 채널(252) 상에서 수신된다. 에코 소거기는, 저항 Rterm을 갖는 종단부(224)에 걸쳐 전류 신호를 제공하고 에코 소거 신호를 생성하기 위하여, 변조된 포워드 데이터 및 클럭 신호들을 수신하는 전류 값 I/2의 전류 소스(242)를 포함하며, 에코 소거 신호는 증폭기(246)의 제 2 출력에서 수신된다.
일부 실시예들에 있어, 증폭기(246)의 출력(도 2의 노드 B에서의)이 데이터 복원 회로 또는 모듈(222)(일반적으로 데이터 복원부로 지칭되는)에서 수신되며, 데이터 복원부는 또한 클럭 신호(214)를 수신한다. 일부 실시예들에 있어, 데이터 복원부(222)는 백워드 데이터(216)를 복원하도록 동작한다.
일부 실시예들에 있어, 종래의 전-이중 송수신기와 대조적으로, 송신 디바이스(210)는 포워드 데이터(212)와 함께 클럭 신호들(214)을 송신한다. 일부 실시예들에 있어, 클럭 및 포워드 데이터가 신호 에지 변조를 사용하여 결합되며, 여기에서 신호 에지 변조는 변경되지 않은 클럭의 제 1 에지(상승 에지와 같은)를 유지하지만, 전송되는 데이터에 따라 제 2 에지(하강 에지와 같은)의 위치를 변경한다. 일부 실시예들에 있어, 이러한 에지 변조된 신호가 송신기 드라이버를 구동하며, 에코 소거기는 Rx로부터 전송되는 백워드 데이터를 추출함에 있어 신호 에지 변조된 신호를 사용한다.
도 3은 클럭 신호 및 양방향 데이터 링크에 대한 수신기의 일 실시예를 예시한다. 도 3은 통신 링크의 수신기 부분을 예시한다. 이러한 예시에 있어, 수신 디바이스(360)가 케이블(350)에 연결되며, 케이블은 통신 채널(352)을 포함하고 Z0의 임피던스를 갖는다. 일부 실시예들에 있어, 통신 채널(352)은 차동 쌍 또는 단일 와이어 채널일 수 있다.
일부 실시예들에 있어, 수신 디바이스(360)는 인코딩을 위해 백워드 데이터(366)가 제공되는 RZ 인코더(370)를 포함한다. 노드 C에서의 RZ 인코더(370)의 출력되는 인코딩된 데이터가 에코 소거기(390)뿐만 아니라 드라이버(380)에 의해 수신되며, 드라이버(380)는, 저항 Rterm을 갖는 종단부(384)와 연결되며 RZ 인코딩된 백워드 데이터를 수신하는 전류 I를 갖는 전류 소스(382)를 포함한다. 일부 실시예들에 있어, 저항 Rterm은 고속 신호 반사를 방지하기 위해 케이블 임피던스 Z0과 매칭되도록 설정된다. 백워드 데이터가 케이블(350)의 통신 채널(352) 상으로 드라이브된다.
일부 실시예들에 있어, 수신 디바이스(360)는 백워드 데이터의 송신과 동시에 포워드 데이터 및 클럭 신호들의 수신을 제공한다. 일부 실시예들에 있어, 통신 채널(352) 상의 신호들이 클럭 신호(364)를 추출하기 위한 상승 에지 검출기(374)에서 수신된다. 일부 실시예들에 있어, 통신 채널(352) 상의 신호들이 에코 소거기(390)에서의 증폭기(396)의 제 1 입력에서 또한 수신된다. 에코 소거기는, 저항 Rterm을 갖는 종단부(394)에 걸쳐 전류 신호를 제공하고 에코 소거 신호를 생성하기 위하여, RZ 인코더(370)로부터 인코딩된 리버스 데이터를 수신하는 전류 값 I/2의 전류 소스(392)를 더 포함하며, 에코 소거 신호는 증폭기(396)의 제 2 출력에서 수신된다.
일부 실시예들에 있어, 증폭기(396)의 출력(도 3의 노드 D에서의)이 데이터 복원 회로 또는 모듈(372)(데이터 복원부로서 일반적으로 지칭되는)에서 수신되며, 데이터 복원부는 추출된 클럭(364)을 또한 수신한다. 일부 실시예들에 있어, 데이터 복원부는 포워드 데이터(362)를 복원하도록 동작하며, 복원된 포워드 데이터(362)는 추출된 클럭(364)에 의해 클럭킹된다(clocked).
일부 실시예들에 있어, 추출된 클럭(364)은, 예를 들어, 다른 통신 채널 상의 TMDS(transition minimized differential signaling)에 대한 기준으로서와 같은 것을 포함하는, 하나 이상의 다른 채널들에 대한 동기화 기준으로서의 클럭 신호의 적용을 포함하여, 복원된 포워드 데이터를 클럭킹하는 것에 더하여 하나 이상의 목적들을 위해 사용될 수 있다. 일부 실시예들에 있어, 클럭 신호는, TMDS 채널 상의 비디오 레이트와 같은, 다른 채널 상의 데이터 레이트와 관계를 가질 수 있다. 일부 실시예들에 있어, 가변 다중 클럭 신호(variable multiple of clock signal)가 다른 채널의 송신되는 데이터 레이트의 변경들과 무관하게 제 1 채널의 동일한 또는 유사한 데이터 대역폭을 유지하는데 사용될 수 있다.
일부 실시예들에 있어, 종래의 장치 또는 시스템과 대조적으로, 수신 장치가 Rx에서 클럭 추출부를 포함한다. 전-이중 링크에서의 에코 소거 방법이 자기-생성된 전압 신호를 빼도록 동작할 수 있으며, 여기에서 신호는 드라이버 전류 I 곱하기 부하 임피던스이고, 부하 저항은 케이블 임피던스와 병렬인 종단 저항(Rterm∥Z0)이다. Rterm = Z0이라고 가정하면, 에코 소거기는 유입 신호를 추출하기 위하여 수신기 입력 전압으로부터 0.5*I*Rterm을 뺄 수 있다. 그러나, 실제 애플리케이션에 있어, 케이블 임피던스 Z0이 정밀하게 제어되지 않으며 이상적인 값과 편차를 가지며, 그에 따라 에코 소거 프로세스에 있어 전압 오류를 야기한다. 종래의 전-이중 수신기에 대하여, 임피던스 미스매치가 상당히 크고 그에 따라 큰 전압 오류를 야기하지 않는 한, 이러한 오류가 비트 오류를 초래하지 않을 정도로 충분히 작을 수 있다. 그러나, 클럭 추출에 대하여, 미스매치에 기인하는 임의의 오류가 추출된 클럭에서 지터를 야기하며, 그에 따라 링크 성능을 저하시킨다.
일부 실시예들에 있어, 클럭 추출시 지터를 방지하기 위하여, 장치, 시스템 또는 방법은 수신기로부터 송신기로의 백워드 데이터에 대해 RZ(제로-복귀(Return-to-Zero)) 인코딩을 사용한다. RZ 인코딩은 '1' 또는 '0'이 전송되었는지 여부와 무관하게 디폴트 레벨로 복귀한다. 일부 실시예들에 있어, 디폴트 기간이 수신기에서의 클럭 상승 에지 도착과 정렬되며, 그에 따라 추출된 클럭에 부가되는 미스매치-유도형 지터가 존재하지 않는다. 일부 실시예들에 있어, 수신 디바이스의 데이터 송신은 튜닝 알고리즘에 의해 조정되는 타이밍을 포함할 수 있으며, 여기에서 튜닝 알고리즘은 수신된 데이터 내의 클럭 신호에 대하여 상승 클럭 에지를 보존하기 위해 송신된 신호들의 상승 에지와 매칭되는 시간을 회피하는 위상으로 송신을 제공하도록 동작한다.
도 4a는 클럭 신호들 및 차동 데이터의 송신의 일 실시예에서의 신호 에지 변조된 포워드 데이터에 대한 파형이다. 도 4a는 도 2의 노드 A에서의 신호 에지 변조 후의 포워드 데이터의 파형을 나타낸다. 도 4a에서, T1은 클럭 상승 에지(또는 제 1 에지)(410)가 도착할 때의 시간이며, P2는 클럭의 주기이고, W3 및 W4는 이른 하강 에지(제 2 에지)(412) 및 늦은 하강 에지(414)를 갖는 펄스의 개별적인 폭들이다. 일부 실시예들에 있어, 클럭 신호 및 포워드 데이터는, 데이터 신호를 제공하는 하강 에지의 시간으로, 클럭 상승 에지(410)의 시간이 변경되지 않도록 결합된다. 일부 실시예들에 있어, 이른 하강 에지(412)는 전송되는 데이터 '0'을 나타낼 수 있으며, 늦은 하강 에지(414)는 전송되는 데이터 '1'을 나타낼 수 있거나, 또는 이의 역일 수 있다. 도 4a가 2개의 신호 값들을 예시하고 있지만, 실시예들이 이진수 '1' 및 '0' 값들로 제한되지 않는다. 일부 실시예들에 있어, 임의의 수의 값들이 하강 에지의 위치에 의해 변조될 수 있다.
일부 실시예들에 있어, 데이터 신호가 수신기로 전송되며, 에코 소거 후 도 3의 노드 D에서 나타난다. 일부 실시예들에 있어, 수신 디바이스에서의 데이터 복원이 시간 포인트 T5+D6에서 데이터 신호의 신호 레벨을 검사함으로써 수행되며, 이러한 T5는 추출된 클럭 상승 에지(450)의 시간이고, D6은 이른 하강 에지(404)와 늦은 하강 에지(406) 사이의 파형을 샘플링하기 위하여 값 W3<D6<W4로 설정된 지연이다.
도 4b는 클럭 신호들 및 데이터의 송신의 일 실시예에서의 RZ(제로 복귀) 인코딩된 백워드 데이터에 대한 파형이다. 추출된 클럭(450) 및 RZ 데이터 신호(475)가 도 4b에 예시된다. 도 4b는 도 2의 노드 B에서의 RZ-인코딩된 백워드 데이터의 파형을 도시한다. 일부 실시예들에 있어, 클럭 상승 에지가 Rx에 도착할 때 RZ 펄스 타이밍이 제로(디폴트)에 머무르도록 RZ 펄스 타이밍이 조정된다. 일부 실시예들에 있어, 이는 RZ 펄스 상승 에지를 도착하는 클럭 상승 에지 위치 T5로부터 지연 D7만큼 지연시킴으로써 달성된다. RZ 신호는 또한 송신기 디바이스에서의 에코 소거 후 도 2의 노드 B에서 나타난다.
일부 실시예들에 있어, 송신 디바이스와 수신 디바이스 사이의 링크의 신호들은 일반적으로 송신 디바이스 및 수신 디바이스 둘 모두에서의 클럭의 상승 에지로 동기화되며, 그에 따라 위상 추적에 대한 필요성이 존재하지 않는다. 일부 실시예들에 있어, 예외는 송신 디바이스에서의 백워드 데이터의 데이터 복원이다. 송신 디바이스에서 추출되는 RZ 펄스는 송신기 클럭과 비동기화되며, 그에 따라 백워드 데이터를 복원하는데 위상 추적이 사용될 수 있다.
일부 실시예들에 있어, 장치, 시스템, 또는 방법은 통신 채널을 공유하면서 클럭 주파수와 동일한 비트 레이트로 포워드 클럭 및 전-이중 데이터를 제공하며, 여기에서 통신 채널은, 예를 들어, 와이어들의 차동 쌍 또는 단일 와이어일 수 있고, 그에 따라 대역폭 사용을 개선하거나 또는 필요한 와이어들의 수를 감소시킨다. 일부 실시예들에 있어, 직렬 링크 기술이 MHL(Mobile High-definition Link)에 적용될 수 있다. 특정 구현예들에 있어, MHL은, 클럭 및 데이터 전송을 위해 하나의 차동 쌍 및 단일 와이어를 사용하여, 데이터를 위해 3개의 와이어들을 사용한다. MHL 동작시, 포워드 클럭 및 멀티미디어 데이터는 차동 쌍을 공유하며, 클럭이 차동 신호의 공통 모드 전압 변화로서 전송된다. 또한, 저속 제어 데이터는 단일 와이어를 통해 전송된다. MHL과 관련된 문제들은 모드 변환 현상(공통 모드 전압이 차동 전압으로 변환되는 것, 및 이의 역)을 통해 공통 모드 클럭 신호가 차동 데이터에 잡음을 부가하며, 차동 데이터가 공통 모드 클럭에 잡음을 부가하는 것을 포함할 수 있다. 일부 실시예들에 있어, 통신 채널을 통한 클럭 및 양방향 데이터의 송신이 MHL에 적용될 수 있다. 일부 실시예들에 있어, Tx 및 Rx가 MHL 모드에서 구동될 수 있거나, 또는 포워드 클럭 및 제어 데이터가 CBUS 와이어를 통해 전송되고 멀티미디어 데이터가 차동 쌍을 통해 전송되는 3중 시그널링으로 스위칭될 수 있다. 일부 실시예들에 있어, 장치 또는 시스템은 처음에 종래의 MHL(MHL1 또는 MHL2) 환경에서 동작할 수 있고, 장치 또는 시스템은, 교섭(negotiation)이 통신 링크의 말단들 둘 모두가 3중 채널 통신을 지원한다는 것을 결정한 후 클럭 및 양방향 데이터를 동시에 송신하는 3중 채널 통신으로 스위칭한다. 일부 실시예들에 있어, 클럭 및 데이터를 분리함으로써, 장치 또는 시스템은 클럭 및 데이터로부터의 잡음 주입을 방지하도록 동작한다.
특정 구현예에 대한 통신 채널의 선택은 환경에 기초할 수 있다. 마이크로-USB 커넥터 또는 작은 물리적 크기 및 제한된 수의 연결들을 갖는 다른 커넥터를 사용하는 것과 같은 제한된 핀-아웃(pin-out) 배열이 존재하는 구현예들을 포함하는 일부 실시예들에 있어, 장치 또는 시스템 내의 대안적인 링크 구성은 차동 쌍을 통해 차동 데이터를 전송하고 싱글 엔디드 와이어를 통해 클럭 신호 및 전 이중 데이터를 전송하는 것을 포함할 수 있다. 일부 실시예들에 있어, 장치 또는 시스템이 차동 데이터 신호 무결성을 개선하고 CBUS 데이터 레이트를 증가시키기 위해 사용될 수 있다.
이와 대조적으로, 핀-아웃들이 덜 제한되거나 또는 잡음이 많은 신호 환경들(예를 들어, 자동차 환경과 같은)에서의 실시예들을 포함하는, 일부 실시예들에 있어, 클럭 신호 및 양방향 데이터 통신의 3중 통신을 위한 링크 구성은 신호 및 양방향 데이터의 송신을 위한 차동 쌍의 사용을 포함할 수 있다. 일부 실시예들에 있어, 장치, 시스템, 또는 방법은, 비제한적으로 HDMI를 포함하는 하나 이상의 다른 표준들의 데이터에 대한 애플리케이션을 포함한다.
도 5는 리버스 데이터의 수신 및 프로세싱과 동시에 클럭 신호들 및 포워드 데이터의 송신을 위한 방법의 일 실시예를 예시하는 순서도이다. 일부 실시예들에 있어, 장치(도 2에 예시된 송신 디바이스와 같은)는 송신을 위한 데이터의 제 1 세트를 획득하고(505), 데이터의 제 1 세트는 포워드 데이터 스트림을 나타내며, 송신 디바이스는 클럭 신호를 수신하거나 또는 생성한다(510). 일부 실시예들에 있어, 장치는 포워드 데이터 스트림 및 클럭 신호를 함께 변조하며(515), 여기에서 변조는 클럭 신호로서 제 1 에지(상승 신호 에지와 같은)를 설정하는 것 및 데이터 스트림의 데이터 값을 인코딩하기 위하여 제 2 에지(하강 신호 에지와 같은)를 위치시키는 것을 포함한다. 예를 들어, 이른 하강 에지는 '0'을 인코딩할 수 있으며, 늦은 하강 에지는 '1'을 인코딩할 수 있거나, 이의 역일 수 있다. 일부 실시예들에 있어, 더 많은 수의 값들이 하강 에지의 추가적인 위치들에 의해 인코딩될 수 있다. 일부 실시예들에 있어, 변조된 신호가 통신 채널 상으로 드라이브될 수 있으며(520), 에코 소거에 사용될 수 있다(525).
일부 실시예들에 있어, 클럭 신호 및 포워드 데이터 스트림의 프로세싱 및 송신과 동시에, 장치가 동일한 통신 채널 상에서 백워드 데이터를 수신한다(555). 일부 실시예들에 있어, 장치는 변조된 신호들을 사용하여 통신 채널에 대한 에코 소거를 제공한다(560). 장치는 데이터의 제 2 세트(백워드 데이터로서 지칭될 수도 있는)를 검출하고(565), 장치에 대해 요구되는 바와 같이 데이터의 제 2 세트를 프로세싱한다(570).
도 6은 클럭 신호들 및 포워드 데이터의 수신 및 프로세싱과 동시에 리버스 데이터의 송신을 위한 방법의 일 실시예를 예시하는 순서도이다. 일부 실시예들에 있어, 장치(도 3에 예시된 수신 디바이스와 같은)가 송신을 위한 데이터의 제 1 세트(백워드 데이터 스트림을 나타내는)를 획득한다(605). 일부 실시예들에 있어, 장치는 제로 복귀(RZ) 인코딩을 사용하여 백워드 데이트 스트림을 인코딩한다(610). 일부 실시예들에 있어, RZ 인코딩된 데이터는 이하에서 설명되는 바와 같이 추출된 클럭 신호 이후에 소정의 기간만큼 지연될 수 있다. 일부 실시예들에 있어, 인코딩된 데이터가 통신 채널 상으로 드라이브될 수 있으며(620), 에코 소거에 사용될 수 있다(625).
일부 실시예들에 있어, 데이터의 제 1 세트의 프로세싱 및 송신과 동시에, 장치는 동일한 채널 상에서 클럭 신호 및 데이터의 제 2 세트(포워드 데이터 스트림)를 내포하는 데이터 신호들을 수신한다(655). 일부 실시예들에 있어, 장치는 변조된 신호들을 사용하여 통신 채널에 대한 에코 소거를 제공하며(660), 수신된 신호의 제 1 (상승) 에지의 검출을 제공한다(675). 그러면 장치는, 검출된 상승 에지를 사용하여 수신된 신호로부터 추출된 클럭 신호의 사용(680)을 포함하는, 포워드 데이터 스트림을 복원한다(665). 일부 실시예들에 있어, 데이터의 복원은, '0'으로서 검출되는 이른 하강 에지 및 '1'로서 검출되는 늦은 하강 에지, 또는 이의 역과 같은, 데이터 비트를 검출하기 위한 제 2 (하강) 신호 에지의 위치의 검출을 포함한다. 일부 실시예들에 있어, 장치는 장치에 대해 요구되는 바와 같은 복원된 포워드 데이터의 프로세싱을 제공한다(670). 일부 실시예들에 있어, 장치는 선택적으로 다른 목적들을 위해 추출된 클럭 신호를 사용할 수 있다(685).
일부 실시예들에 있어, 장치, 시스템, 또는 방법은 다음을 제공한다:
(1) 단일 통신 채널을 통해 송신기로부터 클럭 및 포워드 데이터를 수신기로 전송하고 수신기로부터 백워드 데이터를 송신기로 전송하는 3중 시그널링으로서, 여기에서 통신 채널은, 예를 들어, 와이어들의 차동 쌍 또는 단일 와이어일 수 있다.
(2) 3중 시그널링에서의 Tx 데이터에 대한 단일 에지 변조 기법의 사용으로서, 여기에서 신호는 데이터 '0'(제 1 값)을 전송하기 위한 이른 제 2 에지를 포함하고 데이터 '1'(제 2 값)을 전송하기 위한 늦은 제 2 에지를 포함하거나, 또는 이의 역을 포함한다.
(3) Rx 데이터에 대한 RZ 시그널링의 사용으로서, RZ 데이터는 지터 부가를 방지하기 위하여 특정 지연을 가지고 유입 데이터와 정렬된다.
(4) Tx와 Rx 사이의 타이밍 관계를 제어하기 위한 위상 고정 루프(PLL)의 사용.
(5) 용이한 바이트 정렬 및 감소된 추출된 클럭 지터를 제공하기 위한, IBM 8b10b 인코딩과 같은, 라인 코딩 기법의 사용.
(6) 2개의 값들(이른/늦은) 대신 신호 에지 변조의 미세-제어(에지 0, 1, ...., N)에 의한 클럭당 다중-비트들의 전송.
(7) RZ 펄스 지연 및 폭의 미세-제어에 의한 클럭당 다중-비트들의 전송.
(8) MHL 구성에서의 애플리케이션.
이상의 설명에 있어, 설명의 목적들을 위하여, 본 발명의 철저한 이해를 제공하기 위하여 다수의 특정 상세내용들이 기술되었다. 그러나, 본 발명이 이러한 특정 상세 내용들 중 일부 없이 구현될 수 있다는 것이 당업자에게 자명할 것이다. 다른 경우들에 있어, 공지된 구조들 및 디바이스들이 블록도 형태로 도시되었다. 예시된 컴포넌트들 사이에 중간 구조가 존재할 수 있다. 본 명세서에서 설명되거나 또는 예시된 컴포넌트들이 예시되지 않거나 또는 설명되지 않은 추가적인 입력들 또는 출력들을 가질 수 있다. 예시된 엘러먼트들 또는 컴포넌트들은 또한, 필드 크기들의 수정 또는 임의의 필드들의 재순서화를 포함하여, 상이한 배열들/또는 순서들로 배열될 수 있다.
본 발명은 다양한 프로세스들을 포함할 수 있다. 본 발명의 프로세스들은 하드웨어 컴포넌트들에 의해 수행될 수 있거나, 또는 명령들로 프로그래밍된 범용 또는 전용 프로세서 또는 로직 회로들이 프로세스들을 수행하게 하는데 사용될 수 있는 컴퓨터-판독가능 명령들로 구현될 수 있다. 대안적으로, 프로세스들은 하드웨어 및 소프트웨어의 조합에 의해 수행될 수 있다.
본 발명의 부분들은, 컴퓨터(또는 다른 전자 디바이스들)가 본 발명에 따른 프로세스를 수행하도록 프로그래밍하는데 사용될 수 있는 저장된 컴퓨터 프로그램 명령들을 갖는 컴퓨터-판독가능 저장 매체를 포함할 수 있는, 컴퓨터 프로그램 제품으로서 제공될 수 있다. 컴퓨터-판독가능 저장 매체는, 비제한적으로, 플로피 디스켓들, 광 디스크들, CD-ROM(compact disk read-only memory)들, 및 자기-광 디스크들, ROM(read-only memory)들, RAM(random access memory)들, EPROM(erasable programmable read-only memory)들, EEPROM(electrically-erasable programmable read-only memory)들, 자기 또는 광 카드들, 플래시 메모리, 또는 전자 명령들을 저장하기에 적합한 다른 유형의 매체/컴퓨터-판독가능 매체를 포함할 수 있다. 또한, 본 발명이 컴퓨터 프로그램 제품으로서도 다운로드될 수 있으며, 여기에서 프로그램이 원격 컴퓨터로부터 요청 컴퓨터로 전송될 수 있다.
다수의 방법들이 그들의 가장 기본적인 형태로 설명되었지만, 본 발명의 기본적인 범위로부터 벗어나지 않고, 프로세스들이 방법들 중 임의의 방법에 부가되거나 또는 이로부터 제거될 수 있으며, 정보가 설명된 메시지들 중 임의의 메시지에 부가되거나 이로부터 제해질 수 있다. 다수의 추가적인 수정들 및 개조들이 이루어질 수 있다는 것이 당업자들에게 자명할 것이다. 특정 실시예들은 본 발명을 제한하려는 것이 아니라 본 발명을 예시하기 위해 제공된다.
엘러먼트 "A"가 엘러먼트 "B"와 연결된다고 언급되는 경우, 엘러먼트 A가 엘러먼트 B에 직접적으로 연결되거나, 또는 예를 들어 엘러먼트 C를 통해 간접적으로 연결될 수 있다. 상세한 설명이 컴포넌트, 특징, 구조, 프로세스, 또는 특성 A가 컴포넌트, 특징, 구조, 프로세스, 또는 특성 B를 야기한다고 언급할 때, 이는 "A"가 적어도 "B"의 부분적인 원인이지만, "B"를 야기하는데 도움을 주는 적어도 하나의 다른 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 또한 존재할 수 있다는 것을 의미한다. 상세한 설명이 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 포함될 수 있다고 표현하는 경우, 그러한 특정 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 반드시 포함되어야만 하는 것은 아니다. 상세한 설명이 "일" 엘러먼트를 언급하는 경우, 설명된 엘러먼트들 중 오직 하나만이 존재한다는 것을 의미하지는 않는다.
실시예는 본 발명의 일 구현예 또는 예이다. 상세한 설명에서의 "일 실시예", "하나의 실시예", "일부 실시예들", 또는 "다른 실시예들"에 대한 언급은 실시예들과 함께 설명된 특정 특징, 구조, 특성이 적어도 일부 실시예들에 포함되지만, 필수적으로 모든 실시예들에 포함되어야만 하지는 않다는 것을 의미한다. "일 실시예", "하나의 실시예", "일부 실시예들"의 다양한 모습들이 반드시 모두 동일한 실시예들에 대하여 언급하는 것은 아니다. 본 발명의 예시적인 실시예들의 이상의 설명들에 있어, 본 발명의 다양한 특징들이, 다양한 진보적인 측면들 중 하나 이상의 이해를 돕고 본 발명을 간소화하기 위한 목적들을 위해, 때때로 단일 실시예, 특징, 또는 설명에서 함께 그룹화된다는 것이 이해되어야 한다.
일부 실시예들에 있어, 송신 디바이스는, 클럭 신호 및 데이터 신호를 포함하는 변조된 신호를 생성하기 위한 변조기로서, 클럭 신호는 변조된 신호의 제 1 신호 에지에 의해 변조되고, 데이터 신호는 변조된 신호의 제 2 신호 에지의 위치에 의해 변조되는, 상기 변조기; 통신 채널 상으로 변조된 신호를 드라이브하기 위한 드라이버; 통신 채널 상에서 반사된 신호들을 제하기 위한 에코 소거기; 및 통신 채널 상에서 수신된 신호를 복원하기 위한 신호 복원 모듈로서, 수신된 신호는 제로 복귀(RZ) 인코딩에 의해 인코딩되며, 신호는 통신 채널 상에서 변조된 신호를 드라이브하는 것과 동시에 수신되는, 상기 신호 복원 모듈을 포함한다.
일부 실시예들에 있어, 통신 채널은 단일 와이어 채널이다.
일부 실시예들에 있어, 통신 채널은 차동 쌍 채널이다.
일부 실시예들에 있어, 데이터 신호의 변조는 제 1 위치에서 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 여기에서 제 2 위치는 제 1 위치보다 더 늦은 신호 에지 위치이다.
일부 실시예들에 있어, 송신 디바이스는 수신 디바이스와의 타이밍 관계를 제어하기 위한 위상 고정 루프 회로를 더 포함한다.
일부 실시예들에 있어, 수신 디바이스는, 통신 채널 상에서 수신되는 신호의 제 1 에지를 검출하기 위한 에지 검출기로서, 상기 에지 검출기는 수신된 신호로부터 클럭 신호를 추출하는, 상기 에지 검출기; 수신된 신호로부터 데이터 신호를 복원하기 위한 데이터 복원 모듈로서, 데이터 신호는 수신된 신호의 제 2 에지의 위치에 의해 변조된, 상기 데이터 복원 모듈; 송신을 위해 신호를 인코딩하기 위한 인코더로서, 상기 인코더는 제로 복귀(RZ) 인코딩을 사용하여 신호를 인코딩하는, 상기 인코더; 통신 채널 상으로 인코딩된 신호를 드라이브하기 위한 드라이버로서, 인코딩된 신호는 수신되는 신호의 수신과 동시에 드라이브되는, 상기 드라이버; 및 통신 채널 상에서 반사된 신호들을 제하기 위한 에코 소거기를 포함한다.
일부 실시예들에 있어, 통신 채널은 단일 와이어 채널이다.
일부 실시예들에 있어, 통신 채널은 차동 쌍 채널이다.
일부 실시예들에 있어, 수신된 신호의 변조는 제 1 위치에서 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 여기에서 제 2 위치는 제 1 위치보다 더 늦은 신호 에지 위치이다. 일부 실시예들에 있어, 수신 디바이스의 데이터 송신은 튜닝 알고리즘에 의해 조정된 타이밍을 포함하며, 튜닝 알고리즘은 수신된 데이터 내의 클럭 신호에 대한 상승 클럭 에지를 보존하기 위하여 송신되는 신호들의 상승 에지와 매칭되는 시간을 회피하는 위상에서 송신을 제공하도록 동작한다.
일부 실시예들에 있어, 수신 디바이스는 송신 디바이스와의 타이밍 관계를 제어하기 위한 위상 고정 루프 회로를 더 포함한다.
일부 실시예들에 있어, 방법은, 클럭 신호 및 데이터의 제 1 세트를 함께 변조하는 단계로서, 상기 변조는 클럭 신호로서 제 1 신호 에지를 설정하는 것 및 데이터 스트림의 데이터 값을 인코딩하기 위하여 제 2 신호 에지를 위치시키는 것을 포함하는 단계, 통신 채널 상으로 변조된 신호를 드라이브하는 단계, 및 에코 소거를 위해 변조된 신호를 제공하는 단계를 포함하는, 통신 채널 상에 클럭 신호 및 데이터의 제 1 세트를 송신하는 단계; 및 통신 채널 상에서 신호들을 수신하는 단계, 변조된 신호를 사용하여 통신 채널 상에서 신호 에코를 소거하는 단계, 및 수신된 신호들에서 데이터의 제 2 세트를 검출하는 단계로서, 신호들의 제 2 세트는 제로 복귀 인코딩으로 인코딩된 단계를 포함하는, 동일한 통신 채널 상에서 데이터의 제 2 세트를 수신하는 단계를 포함한다. 일부 실시예들에 있어, 클럭 신호 및 데이터의 제 1 세트의 송신은 데이터의 제 2 세트의 수신과 동시에 발생한다.
일부 실시예들에 있어, 데이터의 제 1 세트의 변조는 제 1 위치에서 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 여기에서 제 2 위치는 제 1 위치보다 더 늦은 신호 에지 위치이다.
일부 실시예들에 있어, 방법은, 데이터의 제 1 세트를 인코딩하는 단계로서, 신호들의 제 1 세트는 제로 복귀 인코딩으로 인코딩되는 단계, 인코딩된 신호를 통신 채널 상으로 드라이브하는 단계, 에코 소거를 위해 인코딩된 신호를 제공하는 단계를 포함하는, 통신 채널 상에서 데이터의 제 1 세트를 송신하는 단계; 및 통신 채널 상에서 신호들을 수신하는 단계, 클럭 신호를 추출하기 위해 수신된 신호들의 제 1 에지를 검출하는 단계를 포함하는, 동일한 통신 채널 상에서 클럭 신호 및 데이터의 제 2 세트를 수신하는 단계; 인코딩된 신호를 사용하여 통신 채널 상에서 신호 에코를 소거하는 단계, 및 추출된 클럭 신호를 사용하여 수신된 신호들 내에서 데이터의 제 2 세트를 검출하는 단계를 포함하며, 데이터의 제 2 세트의 변조는 데이터의 제 2 세트의 데이터 값을 인코딩하기 위한 제 2 신호 에지의 위치결정을 포함한다. 일부 실시예들에 있어, 클럭 신호 및 데이터의 제 2 세트의 수신은 데이터의 제 1 세트의 송신과 동시에 발생한다.
일부 실시예들에 있어, 방법은, 추출된 클럭 신호와 관련하여 시간의 특정 기간 동안 데이터의 제 1 세트의 인코딩된 신호의 송신을 지연시키는 단계를 더 포함한다.
일부 실시예들에 있어, 방법은, 제 2 통신 채널에 대한 동기화 기준으로서 추출된 클럭 신호를 적용하는 단계를 더 포함한다.
일부 실시예들에 있어, 가변 다중 클럭 신호가 제 2 통신 채널의 송신 데이터 레이트의 변경들과 무관하게 통신 채널의 동일한 또는 유사한 데이터 대역폭을 유지하는데 사용된다.

Claims (17)

  1. 송신 디바이스로서,
    클럭(clock) 신호 및 데이터 신호를 포함하는 변조된 신호를 생성하기 위한 변조기로서, 상기 클럭 신호는 상기 변조된 신호의 제 1 신호 에지(edge)에 의해 변조되고, 상기 데이터 신호는 상기 변조된 신호의 제 2 신호 에지의 위치에 의해 변조되는, 상기 변조기;
    통신 채널 상으로 상기 변조된 신호를 드라이브(drive)하기 위한 드라이버;
    상기 통신 채널 상에서 반사된 신호들을 제하기(subtract) 위한 에코 소거기(echo canceller); 및
    상기 통신 채널 상에서 수신된 신호를 복원하기 위한 신호 복원 모듈로서, 상기 수신된 신호는 제로 복귀(Return-to-Zero: RZ) 인코딩에 의해 인코딩되며, 상기 신호는 상기 통신 채널 상에서 상기 변조된 신호를 드라이브하는 것과 동시에 수신되는, 상기 신호 복원 모듈을 포함하는, 송신 디바이스.
  2. 청구항 1에 있어서,
    상기 통신 채널은 단일 와이어(wire) 채널인, 송신 디바이스.
  3. 청구항 1에 있어서,
    상기 통신 채널은 차동 쌍 채널인, 송신 디바이스.
  4. 청구항 1에 있어서,
    상기 데이터 신호의 변조는 제 1 위치에서의 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서의 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 상기 제 2 위치는 상기 제 1 위치보다 더 늦은 신호 에지 위치인, 송신 디바이스.
  5. 청구항 1에 있어서,
    수신 디바이스와의 타이밍 관계(timing relationship)를 제어하기 위한 위상 고정 루프 회로를 더 포함하는, 송신 디바이스.
  6. 수신 디바이스로서,
    통신 채널 상에서 수신된 신호의 제 1 에지를 검출하기 위한 에지 검출기로서, 상기 에지 검출기는 상기 수신된 신호로부터 클럭 신호를 추출하는, 상기 에지 검출기;
    상기 수신된 신호로부터 데이터 신호를 복원하기 위한 데이터 복원 모듈로서, 상기 데이터 신호는 상기 수신된 신호의 제 2 에지의 위치에 의해 변조된, 상기 데이터 복원 모듈;
    송신을 위해 신호를 인코딩하기 위한 인코더로서, 상기 인코더는 제로 복귀(Return-to-Zero: RZ) 인코딩을 사용하여 상기 신호를 인코딩하는, 상기 인코더;
    상기 통신 채널 상으로 상기 인코딩된 신호를 드라이브하기 위한 드라이버로서, 상기 인코딩된 신호는 상기 수신되는 신호의 수신과 동시에 드라이브되는, 상기 드라이버; 및
    상기 통신 채널 상에서 반사된 신호들을 제하기 위한 에코 소거기를 포함하는, 수신 디바이스.
  7. 청구항 6에 있어서,
    상기 통신 채널은 단일 와이어 채널인, 수신 디바이스.
  8. 청구항 6에 있어서,
    상기 통신 채널은 차동 쌍 채널인, 수신 디바이스.
  9. 청구항 6에 있어서,
    상기 수신된 신호의 변조는 제 1 위치에서의 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서의 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 상기 제 2 위치는 상기 제 1 위치보다 더 늦은 신호 에지 위치인, 수신 디바이스.
  10. 청구항 6에 있어서,
    상기 수신 디바이스의 데이터 송신은, 튜닝 알고리즘(tuning algorithm)에 의해 조정된 타이밍(timing)을 포함하며, 상기 튜닝 알고리즘은 상기 수신된 데이터 내의 상기 클럭 신호에 대한 상승 클럭 에지를 보존하기 위하여 상기 송신되는 신호들의 상승 에지와 매칭되는 시간을 회피하는 위상으로 송신을 제공하도록 동작하는, 수신 디바이스.
  11. 청구항 6에 있어서,
    송신 디바이스와의 타이밍 관계를 제어하기 위한 위상 고정 루프 회로를 더 포함하는, 수신 디바이스.
  12. 방법으로서,
    통신 채널 상에서 클럭 신호 및 데이터의 제 1 세트를 송신하는 단계로서:
    상기 클럭 신호 및 데이터의 상기 제 1 세트를 함께 변조하는 단계로서, 상기 변조는 상기 클럭 신호로서 제 1 신호 에지를 설정하는 것 및 데이터 스트림의 데이터 값을 인코딩하기 위하여 제 2 신호 에지를 위치시키는 것을 포함하는 단계, 및
    상기 통신 채널 상으로 상기 변조된 신호를 드라이브하고 에코 소거를 위해 상기 변조된 신호를 제공하는 단계를 포함하는, 단계; 및
    동일한 상기 통신 채널 상에서 데이터의 제 2 세트를 수신하는 단계로서:
    상기 통신 채널 상에서 신호들을 수신하는 단계,
    상기 변조된 신호를 사용하여 상기 통신 채널 상에서 신호 에코를 소거하는 단계, 및
    상기 수신된 신호들에서 데이터의 상기 제 2 세트를 검출하는 단계로서, 신호들의 상기 제 2 세트는 제로 복귀 인코딩으로 인코딩된, 단계를 포함하며,
    상기 클럭 신호 및 데이터의 상기 제 1 세트의 상기 송신은 데이터의 상기 제 2 세트의 수신과 동시에 발생하는, 방법.
  13. 청구항 12에 있어서,
    데이터의 상기 제 1 세트의 상기 변조는 제 1 위치에서의 신호 에지에 의해 인코딩되는 제 1 값 및 제 2 위치에서의 신호 에지에 의해 인코딩되는 제 2 값을 포함하며, 상기 제 2 위치는 상기 제 1 위치보다 더 늦은 신호 에지 위치인, 방법.
  14. 방법으로서,
    통신 채널 상에서 데이터의 제 1 세트를 송신하는 단계로서:
    데이터의 상기 제 1 세트를 인코딩하는 단계로서, 신호들의 상기 제 1 세트는 제로 복귀 인코딩으로 인코딩되는, 단계, 및
    상기 인코딩된 신호를 통신 채널 상으로 드라이브하고, 에코 소거를 위해 상기 인코딩된 신호를 제공하는 단계를 포함하는, 단계; 및
    동일한 상기 통신 채널 상에서 클럭 신호 및 데이터의 제 2 세트를 수신하는 단계로서:
    상기 통신 채널 상에서 신호들을 수신하는 단계,
    상기 클럭 신호를 추출하기 위해 상기 수신된 신호들의 제 1 에지를 검출하는 단계,
    상기 인코딩된 신호를 사용하여 통신 상에서 신호 에코를 소거하는 단계, 및
    상기 추출된 클럭 신호를 사용하여 상기 수신된 신호들 내에서 데이터의 상기 제 2 세트를 검출하는 단계로서, 데이터의 상기 제 2 세트의 변조는 데이터의 제 2 세트의 데이터 값을 인코딩하기 위한 상기 제 2 신호 에지의 위치결정(position)을 포함하는, 단계를 포함하는, 단계를 포함하며,
    상기 클럭 신호 및 데이터의 상기 제 2 세트의 수신은 데이터의 상기 제 1 세트의 송신과 동시에 발생하는, 방법.
  15. 청구항 14에 있어서,
    상기 추출된 클럭 신호와 관련하여 시간의 특정 기간 동안 데이터의 제 1 세트의 인코딩된 신호의 송신을 지연시키는 단계를 더 포함하는, 방법.
  16. 청구항 14에 있어서,
    제 2 통신 채널에 대한 동기화 기준으로서 상기 추출된 클럭 신호를 적용하는 단계를 더 포함하는, 방법.
  17. 청구항 16에 있어서,
    상기 제 2 통신 채널의 송신 데이터 레이트의 변경들과 무관하게 상기 통신 채널의 동일한 또는 유사한 데이터 대역폭을 유지하기 위해 가변 다중(variable multiple) 클럭 신호를 사용하는 단계를 더 포함하는, 방법.
KR1020157000698A 2012-06-12 2013-05-08 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신 KR101843031B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261658875P 2012-06-12 2012-06-12
US61/658,875 2012-06-12
US13/834,927 2013-03-15
US13/834,927 US8958497B2 (en) 2012-06-12 2013-03-15 Simultaneous transmission of clock and bidirectional data over a communication channel
PCT/US2013/040211 WO2013188022A1 (en) 2012-06-12 2013-05-08 Simultaneous transmission of clock and bidirectional data over a communication channel

Publications (2)

Publication Number Publication Date
KR20150030712A true KR20150030712A (ko) 2015-03-20
KR101843031B1 KR101843031B1 (ko) 2018-03-28

Family

ID=49715300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000698A KR101843031B1 (ko) 2012-06-12 2013-05-08 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신

Country Status (7)

Country Link
US (3) US8958497B2 (ko)
EP (1) EP2859698A4 (ko)
JP (1) JP6267693B2 (ko)
KR (1) KR101843031B1 (ko)
CN (1) CN104365075B (ko)
TW (1) TWI611669B (ko)
WO (1) WO2013188022A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051550A (ko) * 2014-07-02 2017-05-11 주식회사 아나패스 양방향 통신 방법 및 이를 이용한 양방향 통신 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9218359B2 (en) 2010-07-02 2015-12-22 Code Systems Corporation Method and system for profiling virtual application resource utilization patterns by executing virtualized application
WO2014105725A1 (en) * 2012-12-28 2014-07-03 Volcano Corporation Intravascular ultrasound imaging apparatus, interface architecture, and method of manufacturing
JP5849997B2 (ja) * 2013-06-24 2016-02-03 株式会社デンソー データ通信システム、スレーブ及びマスタ
US9479310B2 (en) * 2013-08-06 2016-10-25 Infineon Technologies Ag Method, apparatus and system to communicate with a device
TWI556650B (zh) * 2014-02-25 2016-11-01 宏正自動科技股份有限公司 雙向傳輸裝置
US11310075B2 (en) 2014-04-02 2022-04-19 Aten International Co., Ltd. Asymmetric duplex transmission device and switching system thereof
US9703729B2 (en) * 2014-04-04 2017-07-11 Lattice Semiconductor Corporation Detecting the orientation of a multimedia link connected to a device
WO2016037349A1 (en) * 2014-09-12 2016-03-17 Lattice Semiconductor Corporation Calibration for echo cancellation in a full duplex communication system
CN104243873A (zh) * 2014-09-22 2014-12-24 李世聪 Tmds时钟信号的传输方法和装置
CN107210777B (zh) * 2015-01-05 2019-09-13 美国莱迪思半导体公司 全双工收发器、执行全双工通信的方法以及计算机可读存储介质
US10476583B2 (en) 2015-08-13 2019-11-12 Viasat, Inc. Managed time division duplexed baseband signaling
CN107517404A (zh) * 2016-06-17 2017-12-26 晨星半导体股份有限公司 电子装置及相关的信号处理方法
US10594892B2 (en) 2017-05-18 2020-03-17 Analog Devices Global High speed serial link for video interfaces
US10528515B2 (en) * 2017-06-27 2020-01-07 Intel Corporation Memory channel driver with echo cancellation
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム
CN109104338B (zh) * 2018-11-12 2020-10-16 北京天融信网络安全技术有限公司 链路智能探测方法、存储介质及计算机设备
US11408919B2 (en) * 2018-12-31 2022-08-09 Tektronix, Inc. Device signal separation for full duplex serial communication link
JP2020167634A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 送信装置、受信装置、及び伝送システム
CN109901115B (zh) * 2019-04-04 2023-12-08 加特兰微电子科技(上海)有限公司 雷达数据的传输装置和雷达系统
US11552676B2 (en) 2020-02-11 2023-01-10 Samsung Electronics Co., Ltd. Mobile device for performing power line communication and operating method thereof
CN114285487B (zh) * 2021-11-15 2023-10-03 北京理工大学 对信号在光纤链路中的时间抖动进行直接消除的采样方法
GB2619963A (en) * 2022-06-24 2023-12-27 Data Conv Systems Ltd A transmitter and a receiver

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE416367B (sv) * 1976-09-07 1980-12-15 Western Electric Co Ekoelimineringsanordning
US4074086A (en) * 1976-09-07 1978-02-14 Bell Telephone Laboratories, Incorporated Joint adaptive echo canceller and equalizer for two-wire full-duplex data transmission
JPS6035858B2 (ja) * 1978-11-13 1985-08-16 富士電機株式会社 双方向伝送方式
US6738417B1 (en) * 1998-09-10 2004-05-18 Silicon Image, Inc. Method and apparatus for bidirectional data transfer between a digital display and a computer
US6463092B1 (en) * 1998-09-10 2002-10-08 Silicon Image, Inc. System and method for sending and receiving data signals over a clock signal line
US7139342B1 (en) * 2000-05-12 2006-11-21 National Semiconductor Corporation System and method for cancelling signal echoes in a full-duplex transceiver front end
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
EP1334594A2 (en) 2000-11-10 2003-08-13 Silicon Image, Inc. Apparatus and method for sending and receiving data signals over a clock signal line by pulse width modulation
US7158593B2 (en) 2001-03-16 2007-01-02 Silicon Image, Inc. Combining a clock signal and a data signal
US6963643B1 (en) * 2002-06-14 2005-11-08 Xilinx, Inc. Method and apparatus for canceling echo in a telephone communication system
US7289560B2 (en) * 2003-01-17 2007-10-30 Freesystems Pte. Ltd. Digital modulation and demodulation technique for reliable wireless (both RF and IR) and wired high bandwidth data transmission
US7388904B2 (en) * 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
CN101567778B (zh) * 2004-04-16 2011-05-18 哉英电子股份有限公司 接收电路
EP1737174B1 (en) * 2004-04-16 2015-05-27 Thine Electronics, Inc. Transmitter circuit, receiver circuit, data transmitting method and system
US7627044B2 (en) * 2005-10-31 2009-12-01 Silicon Image, Inc. Clock-edge modulated serial link with DC-balance control
US8442099B1 (en) * 2008-09-25 2013-05-14 Aquantia Corporation Crosstalk cancellation for a common-mode channel
US20100104029A1 (en) 2008-10-27 2010-04-29 Inyeol Lee Independent link(s) over differential pairs using common-mode signaling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170051550A (ko) * 2014-07-02 2017-05-11 주식회사 아나패스 양방향 통신 방법 및 이를 이용한 양방향 통신 장치
KR101880700B1 (ko) * 2014-07-02 2018-07-20 주식회사 아나패스 양방향 통신 방법 및 이를 이용한 양방향 통신 장치

Also Published As

Publication number Publication date
KR101843031B1 (ko) 2018-03-28
EP2859698A1 (en) 2015-04-15
JP2015528224A (ja) 2015-09-24
CN104365075B (zh) 2017-12-08
EP2859698A4 (en) 2016-01-27
US20150117580A1 (en) 2015-04-30
JP6267693B2 (ja) 2018-01-24
TW201351900A (zh) 2013-12-16
TWI611669B (zh) 2018-01-11
US9071410B2 (en) 2015-06-30
CN104365075A (zh) 2015-02-18
US20130329828A1 (en) 2013-12-12
US20150270946A1 (en) 2015-09-24
WO2013188022A1 (en) 2013-12-19
US9490965B2 (en) 2016-11-08
US8958497B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
KR101843031B1 (ko) 통신 채널을 통한 클럭 및 양방향 데이터의 동시 송신
US6463092B1 (en) System and method for sending and receiving data signals over a clock signal line
US10116413B2 (en) Determining a high data rate for backchannel communications for initialization of high-speed networks
CN112241384B (zh) 一种通用的高速串行差分信号分路电路及方法
US10461918B2 (en) Data transmission system
US9071357B1 (en) Data communications system including an optical fiber data link disposed between serial bidirectional electrical data busses
EP3646520B1 (en) Frequency/phase-shift-keying for back-channel serdes communication
US11509410B2 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
US11309995B2 (en) Parallel channel skew for enhanced error correction
KR20020081248A (ko) 클럭신호선을 통해 데이터신호를 송수신하기 위한 시스템및 방법
US20190341963A1 (en) Differential termination modulation for back-channel communication
KR102346845B1 (ko) 다중 레벨 브레이드 신호법을 이용한 송수신 장치 및 그 동작 방법
Hard Transceiver Protocol Configurations in Cyclone V Devices

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant